KR102482627B1 - 웨이퍼를 처리하는 방법 - Google Patents

웨이퍼를 처리하는 방법 Download PDF

Info

Publication number
KR102482627B1
KR102482627B1 KR1020210025560A KR20210025560A KR102482627B1 KR 102482627 B1 KR102482627 B1 KR 102482627B1 KR 1020210025560 A KR1020210025560 A KR 1020210025560A KR 20210025560 A KR20210025560 A KR 20210025560A KR 102482627 B1 KR102482627 B1 KR 102482627B1
Authority
KR
South Korea
Prior art keywords
wafer
protective film
applying
opposite
processing
Prior art date
Application number
KR1020210025560A
Other languages
English (en)
Other versions
KR20210025034A (ko
Inventor
칼 하인츠 프리바서
히토시 호시노
디트마르 메이어
Original Assignee
가부시기가이샤 디스코
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시기가이샤 디스코 filed Critical 가부시기가이샤 디스코
Publication of KR20210025034A publication Critical patent/KR20210025034A/ko
Application granted granted Critical
Publication of KR102482627B1 publication Critical patent/KR102482627B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/38—Removing material by boring or cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02013—Grinding, lapping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02016—Backside treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H01L2221/68336—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding involving stretching of the auxiliary support post dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Plasma & Fusion (AREA)
  • Mechanical Engineering (AREA)
  • Dicing (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Laser Beam Processing (AREA)

Abstract

본 발명은 복수의 디바이스(27)를 갖는 디바이스 영역(2)을 일 측(1)에 갖는 웨이퍼(W)를 처리하는 방법에 관한 것이다. 특히, 본 발명은 보호막(4)을 제공하는 것, 및 보호막(4)의 전면(4a)의 적어도 중앙 영역이 일 측(1)과는 반대측에 있는 웨이퍼(W)의 측(6)과 직접 접촉하도록, 일 측(1)과는 반대측에 있는 웨이퍼(W)의 측(6)에 보호막(4)을 도포하는 것을 포함하는 방법에 관한 것이다. 방법은 보호막(4)이 일 측(1)과는 반대측에 있는 웨이퍼(W)의 측(6)에 부착되도록, 일 측(1)과는 반대측에 있는 웨이퍼(W)의 측(6)에 보호막(4)을 도포하는 중 및/또는 후에 보호막(4)에 외부 자극을 인가하는 것, 및 웨이퍼(W)의 일 측(1) 및/또는 일 측(1)과는 반대측에 있는 웨이퍼(W)의 측(6)을 처리하는 것을 더 포함한다.

Description

웨이퍼를 처리하는 방법{METHOD OF PROCESSING A WAFER}
본 발명은 복수의 디바이스를 갖는 디바이스 영역을 일 측에 갖는, 반도체 웨이퍼와 같은 웨이퍼를 처리하는 방법에 관한 것이다.
반도체 디바이스 제조 프로세스에서, 통상적으로 복수의 분할선에 의해 분할되어 있는 복수의 디바이스를 갖는 디바이스 영역을 갖는 웨이퍼가 개별 다이로 분할된다. 이 제조 프로세스는 일반적으로 웨이퍼의 두께를 조정하기 위한 그라인딩 단계 및 개별 다이를 얻기 위해 분할선을 따라 웨이퍼를 절단하는 절단 단계를 포함한다. 그라인딩 단계는 디바이스 영역이 형성되는 웨이퍼 전측(front side)과는 반대측에 있는 웨이퍼의 후면측으로부터 수행된다. 더욱이, 또한 폴리싱 및/또는 에칭과 같은 다른 처리 단계가 웨이퍼의 후면측 상에 수행될 수도 있다. 웨이퍼는 그 전측 또는 그 후면측으로부터 분할선을 따라 절단될 수도 있다.
예를 들어, 파괴, 변형 및/또는 부스러기(debris), 그라인딩수 또는 절단수에 의한 오염으로부터, 웨이퍼에 형성된 디바이스를 보호하기 위해, 웨이퍼의 처리 동안, 보호막 또는 시팅(sheeting)이 처리 전에 웨이퍼의 전측에 도포될 수도 있다.
디바이스의 이러한 보호는 디바이스 영역이 불균일한 표면 구조체를 가지면 특히 중요하다. 예를 들어, 웨이퍼 레벨 칩 스케일 패키지(Wafer Level Chip Scale Package: WLCSP)와 같은 공지의 반도체 디바이스 제조 프로세스에서, 웨이퍼의 디바이스 영역은 웨이퍼의 평면 표면으로부터 돌출하는 범프(bump)와 같은 복수의 돌기를 갖고 형성된다. 이들 돌기는 예를 들어, 휴대폰 및 퍼스널 컴퓨터와 같은 전자 장비 내에 다이를 합체할 때, 예를 들어 개별 다이 내의 디바이스와 전기 콘택트를 설정하기 위해 사용된다.
이러한 전자 장비의 크기 감소를 성취하기 위해, 반도체 디바이스는 크기가 감소되어야 한다. 따라서, 디바이스가 그 위에 형성되어 있는 웨이퍼는 ㎛ 범위의, 예를 들어 20 내지 100 ㎛의 범위의 두께로 상기에 언급된 그라인딩 단계에서 그라인딩된다.
공지의 반도체 디바이스 제조 프로세스에서, 범프와 같은 돌기가 디바이스 영역 내에 존재하면, 예를 들어 그라인딩 단계에서, 처리 동안 문제가 발생할 수도 있다. 특히, 이들 돌기의 존재에 기인하여, 처리 동안 웨이퍼의 파괴의 위험이 상당히 증가된다. 또한, 웨이퍼가 작은 두께, 예를 들어 ㎛ 범위의 두께로 그라인딩되면, 웨이퍼의 전측의 디바이스 영역의 돌기는 웨이퍼 후면측의 변형을 유발할 수도 있고, 따라서 최종 다이의 품질을 손상시킨다.
따라서, 보호막 또는 시팅의 사용은 이러한 불균일한 표면 구조체를 갖는 디바이스 영역을 갖는 웨이퍼를 처리할 때 특히 중요하다.
그러나, 특히, MEMS와 같은 민감성 디바이스의 경우에, 웨이퍼 상의 디바이스 구조체가 보호막 또는 시팅에 형성된 접착층의 접착력에 의해 손상될 수도 있고 또는 필름 또는 시팅이 웨이퍼로부터 박리될 때, 디바이스 상의 접착제 잔류물에 의해 오염될 수도 있는 점에서 문제가 있다.
보호막 또는 시팅은 예를 들어, 웨이퍼를 절단하는 단계 동안, 예를 들어 파괴, 변형 및/또는 부스러기에 의한 오염으로부터 웨이퍼를 보호하기 위해, 처리 전에 웨이퍼의 후면측에 도포될 수도 있다.
이 경우에도, 웨이퍼가 보호막에 형성된 접착층의 접착력에 의해 손상될 수도 있고 또는 필름 또는 시팅이 웨이퍼로부터 박리될 때, 웨이퍼 상의 접착제 잔류물에 의해 오염될 수도 있는 점에서 문제가 있다.
따라서, 웨이퍼의 오염 및 손상의 임의의 위험이 최소화되게 하는, 신뢰적이고 효율적인 디바이스 영역을 갖는 웨이퍼를 처리하는 방법에 대한 요구가 남아 있다.
이에 따라, 본 발명의 목적은 웨이퍼의 오염 및 손상의 임의의 위험이 최소화되게 하는, 신뢰적이고 효율적인 디바이스 영역을 갖는 웨이퍼를 처리하는 방법을 제공하는 것이다. 이 목적은 청구항 1의 기술적 특징들을 갖는 웨이퍼 처리 방법에 의해, 청구항 9의 기술적 특징들을 갖는 웨이퍼 처리 방법에 의해 그리고 청구항 19의 기술적 특징들을 갖는 웨이퍼 처리 방법에 의해 성취된다. 본 발명의 바람직한 실시예는 종속 청구항으로부터 이어진다.
본 발명은 복수의 디바이스를 갖는 디바이스 영역을 일 측에 갖는 웨이퍼를 처리하는 방법을 제공한다. 방법은 보호막 또는 시트를 제공하는 것 및 보호막 또는 시트의 전면(front surface)의 적어도 중앙 영역이 일 측과는 반대측에 있는 웨이퍼의 측과 직접 접촉하도록, 일 측과는 반대측에 있는 웨이퍼의 측에 보호막 또는 시트를 도포하는 것을 포함한다. 또한, 방법은 보호막 또는 시트가 일 측과는 반대측에 있는 웨이퍼의 측에 부착되도록, 일 측과는 반대측에 있는 웨이퍼의 측에 보호막 또는 시트를 도포하는 동안 그리고/또는 일 측과는 반대측에 있는 웨이퍼의 측에 보호막 또는 시트를 도포한 후에 보호막 또는 시트에 외부 자극을 인가하는 것, 및 웨이퍼의 일 측 및/또는 일 측과는 반대측에 있는 웨이퍼의 측을 처리하는 것을 포함한다.
보호막은 보호막의 전면의 적어도 중앙 영역이 일 측과는 반대측에 있는 웨이퍼의 측과 직접 접촉하도록, 일 측과는 반대측에 있는 웨이퍼의 측에, 즉 웨이퍼 후면측에 도포된다. 따라서, 어떠한 재료도, 특히 어떠한 접착제도 보호막의 전면의 적어도 중앙 영역과 일 측과는 반대측에 있는 웨이퍼의 측 사이에 존재하지 않는다.
따라서, 예를 들어 웨이퍼 상의 접착층 또는 접착제 잔류물의 접착력에 기인하는 웨이퍼의 가능한 오염 또는 손상의 위험이 상당히 감소되거나 심지어 제거될 수 있다.
일 측과는 반대측에 있는 웨이퍼의 측에 보호막을 도포하는 동안 그리고/또는 일 측과는 반대측에 있는 웨이퍼의 측에 보호막을 도포한 후에, 외부 자극이 보호막에 인가되어, 보호막은 일 측과는 반대측에 있는 웨이퍼의 측에 부착되게 된다. 보호막을 웨이퍼 상의 그 위치에 유지하는, 보호막과 웨이퍼 사이의 부착력이 따라서 외부 자극의 인가를 통해 발생된다. 따라서, 일 측과는 반대측에 있는 웨이퍼의 측에 보호막을 부착하기 위해 부가의 접착 재료가 필요하지 않다.
특히, 보호막에 외부 자극을 인가함으로써, 포지티브 끼워맞춤부(positive fit)와 같은 형상 끼워맞춤부(form fit) 및/또는 접착 결합(adhesive bond)과 같은 재료 결합(material bond)이 보호막과 웨이퍼 사이에 형성될 수도 있다. 용어 "재료 결합" 및 "접착 결합"은 이들 2개의 구성요소 사이에 작용하는 원자력 및/또는 분자력에 기인하는 보호막과 웨이퍼 사이의 부착부 또는 연결부를 정의한다.
용어 "접착 결합"은 웨이퍼에 보호막을 부착하거나 접착하기 위해 작용하는 이들 원자력 및/또는 분자력의 존재에 관련되고, 보호막과 웨이퍼 사이의 부가의 접착제의 존재를 암시하지 않는다. 오히려, 보호막의 전면의 적어도 중앙 영역은 상기에 상세히 설명된 바와 같이, 일 측과는 반대측에 있는 웨이퍼의 측과 직접 접촉한다.
본 발명의 방법은 따라서 디바이스 영역을 갖는 웨이퍼의 신뢰적이고 효율적인 처리를 가능하게 하여, 웨이퍼의 오염 및 손상의 임의의 위험을 최소화한다.
웨이퍼 후면은 실질적으로 편평한 균일한 표면, 또는 편평한 균일한 표면일 수도 있다. 대안적으로, 웨이퍼의 두께 방향을 따라 평면 웨이퍼 표면으로부터 돌출하는 돌기 또는 돌출부가 웨이퍼의 후면측 상에 존재할 수도 있다.
보호막에 외부 자극을 인가하는 것은 보호막을 가열하는 것 및/또는 보호막을 냉각하는 것 및/또는 보호막에 진공을 인가하는 것 및/또는 예를 들어, 레이저빔을 사용하여, 광과 같은 방사선을 보호막에 조사하는 것을 포함하거나 이들로 이루어질 수도 있다.
외부 자극은 화학 화합물 및/또는 전자 또는 플라즈마 조사 및/또는 기계적 처리, 예로서 압력, 마찰 또는 초음파 인가, 및/또는 정전기일 수도 있고 또는 이들을 포함할 수도 있다.
특히 바람직하게는, 보호막에 외부 자극을 인가하는 것은 보호막을 가열하는 것을 포함하거나 이루어진다. 예를 들어, 보호막에 외부 자극을 인가하는 것은 보호막을 가열하는 것 및 보호막에 진공을 인가하는 것을 포함하거나 이들로 이루어질 수도 있다. 이 경우에, 진공은 보호막을 가열하는 동안 그리고/또는 보호막을 가열하기 전에 그리고/또는 보호막을 가열한 후에 보호막에 인가될 수도 있다.
보호막에 외부 자극을 인가하는 것이 보호막을 가열하는 것을 포함하거나 이루어지면, 방법은 가열 프로세스 후에 보호막이 냉각되게 하는 것을 더 포함할 수도 있다. 특히, 보호막은 그 초기 온도로, 즉 가열 프로세스 전의 그 온도로 냉각되도록 허용될 수도 있다. 보호막은 웨이퍼의 일 측, 즉 웨이퍼 전측, 및/또는 일 측과는 반대측에 있는 웨이퍼의 측, 즉 웨이퍼 후면측을 처리하기 전에, 예를 들어 그 초기 온도로 냉각되도록 허용될 수도 있다.
보호막과 웨이퍼 사이의 부착력은 가열 프로세스를 통해 발생된다. 웨이퍼로의 보호막의 부착은 가열 프로세스 자체에서 그리고/또는 보호막이 냉각되게 하는 후속의 프로세스에서 야기될 수도 있다.
보호막은 예를 들어, 일 측과는 반대측에 있는 웨이퍼의 측 상의 웨이퍼 표면에 합치하여, 예를 들어 웨이퍼 토포그래피(topography)를 흡수하기 위해 가열 프로세스에 의해 연화될 수도 있다. 예를 들어, 그 초기 온도로 냉각시에, 보호막은 예를 들어, 웨이퍼로의 형상 끼워맞춤부 및/또는 재료 결합을 생성하기 위해 재경화될 수도 있다.
보호막은 180℃ 이상의 온도까지, 바람직하게는 220℃ 이상의 온도까지, 더 바람직하게는 250℃ 이상의 온도까지, 더욱 더 바람직하게는 300℃ 이상의 온도까지 열저항성이 있을 수도 있다.
보호막은 30℃ 내지 250℃, 바람직하게는 50℃ 내지 200℃, 더 바람직하게는 60℃ 내지 150℃ 및 더욱 더 바람직하게는 70℃ 내지 110℃의 범위의 온도로 가열될 수도 있다. 특히 바람직하게는, 보호막은 대략 80℃의 온도로 가열된다.
보호막은 일 측과는 반대측에 있는 웨이퍼의 측에 보호막을 도포하는 동안 그리고/또는 일 측과는 반대측에 있는 웨이퍼의 측에 보호막을 도포한 후에, 30초 내지 10분, 바람직하게는 1분 내지 8분, 더 바람직하게는 1분 내지 6분, 더욱 더 바람직하게는 1분 내지 4분, 또한 더 바람직하게는 1분 내지 3분의 범위의 기간에 걸쳐 가열될 수도 있다.
보호막에 외부 자극을 인가하는 것이 보호막을 가열하는 것을 포함하거나 이루어지면, 보호막은 직접 및/또는 간접 가열될 수도 있다.
보호막은 예를 들어, 가열된 롤러, 가열된 스탬프 등과 같은 열 인가 수단, 또는 열 방사 수단을 사용하여, 그에 열을 직접 인가함으로써 가열될 수도 있다. 보호막 및 웨이퍼는 진공 챔버와 같은 리셉터클 또는 챔버 내에 배치될 수도 있고, 리셉터클 또는 챔버의 내부 체적은 보호막을 가열하기 위해 가열될 수도 있다. 리셉터클 또는 챔버에는 열 방사 수단이 제공될 수도 있다.
보호막은 예를 들어 일 측과는 반대측에 있는 웨이퍼의 측에 보호막을 도포하기 전에 그리고/또는 보호막을 도포하는 동안 그리고/또는 보호막을 도포한 후에 웨이퍼를 가열함으로써 간접 가열될 수도 있다. 예를 들어, 웨이퍼는 척 테이블과 같은 지지체 또는 캐리어 상에 웨이퍼를 배치하고 지지체 또는 캐리어를 가열함으로써 가열될 수도 있다.
예를 들어, 척 테이블과 같은 지지체 또는 캐리어는 30℃ 내지 250℃, 바람직하게는 50℃ 내지 200℃, 더 바람직하게는 60℃ 내지 150℃ 및 더욱 더 바람직하게는 70℃ 내지 110℃의 범위의 온도로 가열될 수도 있다. 특히 바람직하게는, 지지체 또는 캐리어는 대략 80℃의 온도로 가열될 수도 있다.
이들 접근법은 예를 들어, 가열된 롤러 등과 같은 열 인가 수단, 또는 보호막을 직접 가열하기 위한 열 방사 수단을 사용함으로써, 그리고 또한 웨이퍼를 통해 보호막을 간접 가열함으로써 조합될 수도 있다.
보호막에 외부 자극을 인가하는 것이 보호막을 가열하는 것을 포함하거나 이루어지면, 보호막은 그 가열된 상태에 있을 때 유연성, 탄성, 가요성, 연신성, 연성 및/또는 압축성인 것이 바람직하다. 이 방식으로, 보호막이 일 측과는 반대측에 있는 웨이퍼의 측 상의 웨이퍼 표면에 합치하여, 예를 들어 웨이퍼 토포그래피를 흡수하는 것이 특히 신뢰적으로 보장될 수 있다. 이하에 더 상세히 설명되는 바와 같이, 웨이퍼의 두께 방향을 따라 돌출하는 표면 불균일부 또는 조면화부(roughness), 범프, 광학 요소 등과 같은 돌기가 웨이퍼 후면측에 존재하면 특히 유리하다.
바람직하게는, 보호막은 냉각된 상태에서 더 강성 및/또는 강인성이 되게 하기 위해, 냉각시에 적어도 어느 정도로 경화되거나 경직화된다. 이 방식으로, 웨이퍼를 절단하는 것과 같은, 웨이퍼의 후속의 처리 동안의 웨이퍼의 특히 신뢰적인 보호가 보장될 수 있다.
방법은 일 측과는 반대측에 있는 웨이퍼의 측에 보호막을 도포하는 동안 그리고/또는 일 측과는 반대측에 있는 웨이퍼의 측에 보호막을 도포한 후에, 그 전면과는 반대측에 있는 보호막의 후면에 압력을 인가하는 것을 더 포함할 수도 있다. 이 방식으로, 보호막의 전면은 일 측과는 반대측에 있는 웨이퍼의 측에 대해 가압된다. 따라서, 보호막이 웨이퍼에 신뢰적으로 부착되는 것이 특히 효율적으로 보장될 수 있다.
보호막에 외부 자극을 인가하는 것이 보호막을 가열하는 것을 포함하면, 보호막을 가열하기 전에 그리고/또는 보호막을 가열하는 동안 그리고/또는 보호막을 가열한 후에 압력이 보호막의 후면에 인가될 수도 있다. 압력은 웨이퍼의 전측 및/또는 후면측을 처리하기 전에 보호막의 후면에 인가될 수도 있다.
압력은 롤러, 스탬프, 멤브레인 등과 같은 압력 인가 수단에 의해 보호막의 후면에 인가될 수도 있다.
특히 바람직하게는, 가열된 롤러 또는 가열된 스탬프와 같은 조합형 열 및 압력 인가 수단이 사용될 수도 있다. 이 경우에, 압력은 동시에 보호막을 가열하면서 보호막의 후면에 인가될 수 있다.
압력은 이하에 더 상세히 설명되는 바와 같이, 진공 챔버 내에서 보호막의 후면에 인가될 수도 있다.
보호막은 감압 분위기에서, 특히 진공 하에서 웨이퍼의 후면측에 도포되고 그리고/또는 부착될 수도 있다. 이 방식으로, 공극(void) 및/또는 공기 기포가 보호막과 웨이퍼 사이에 존재하지 않는 것이 신뢰적으로 보장될 수 있다. 따라서, 예를 들어, 이러한 공기 기포가 가열 프로세스에서 확장되는 것에 기인하는, 그 전측 및/또는 후면측을 처리하는 동안 웨이퍼 상의 임의의 응력 또는 스트레인이 회피된다.
예를 들어, 일 측과는 반대측에 있는 웨이퍼의 측에 보호막을 도포하고 그리고/또는 부착하는 단계 또는 단계들이 진공 챔버 내에서 수행될 수도 있다. 특히, 보호막은 진공 라미네이터(vacuum laminator)를 사용하여 일 측과는 반대측에 있는 웨이퍼의 측에 도포되고 그리고/또는 부착될 수도 있다. 이러한 진공 라미네이터에서, 웨이퍼는 웨이퍼 전측이 척 테이블의 상부면과 접촉하고 웨이퍼 후면측이 상향으로 배향되어 있는 상태에서 진공 챔버 내에서 척 테이블 상에 배치된다. 척 테이블은 예를 들어, 가열된 척 테이블일 수도 있다.
웨이퍼 후면측에 도포될 보호막은 환형 프레임에 의해 그 주변부에 유지되고 진공 챔버 내에서 웨이퍼 후면측 위에 배치된다. 척 테이블 및 환형 프레임 위에 위치된 진공 챔버의 상부 부분에는 확장가능 고무 멤브레인에 의해 폐쇄된 공기 입구 포트가 제공된다.
웨이퍼 및 보호막이 진공 챔버 내에 로딩된 후에, 챔버는 진공배기되고(evacuated) 공기가 공기 입구 포트를 통해 고무 멤브레인에 공급되어, 고무 멤브레인이 진공배기된 챔버 내로 확장되게 한다. 이 방식으로, 고무 멤브레인은 웨이퍼 후면측에 대해 보호막을 압박하여, 주변 웨이퍼부를 보호막으로 밀봉하고 웨이퍼 후면측에 대해 필름을 가압하기 위해 진공 챔버 내에서 하향으로 이동된다. 따라서, 보호막은 이러한 돌기 또는 돌출부가 존재하면, 예를 들어 돌기 또는 돌출부의 윤곽을 따르도록, 웨이퍼 후면측에 밀접하게 도포될 수 있다.
보호막은 예를 들어, 척 테이블을 가열함으로써, 일 측과는 반대측에 있는 웨이퍼의 측으로의 그 도포 동안 그리고/또는 후에 가열될 수도 있다.
그 후에, 진공 챔버 내의 진공은 해제되고, 보호막은 가열 프로세스를 통해 발생된 부착력 및 진공 챔버 내의 양의 압력에 의해 웨이퍼 후면측 상에서 그 위치에 유지된다.
대안적으로, 고무 멤브레인은 연성 스탬프 또는 연성 롤러, 예를 들어 가열된 연성 스탬프 또는 가열된 연성 롤러로 대체될 수 있다.
방법은 그 전측 및/또는 후면측을 처리한 후에 웨이퍼로부터 보호막을 제거하는 것을 더 포함할 수도 있다. 웨이퍼로부터 보호막의 제거 전에 그리고/또는 웨이퍼로부터 보호막의 제거 동안, 열과 같은 외부 자극이 보호막에 인가될 수도 있다. 이 방식으로, 제거 프로세스가 용이해질 수 있다.
웨이퍼는 디바이스를 갖지 않고 디바이스 영역 주위에 형성되어 있는 주변 가장자리 영역을, 그 전측에 더 가질 수도 있다.
웨이퍼는 예를 들어, 반도체 웨이퍼, 유리 웨이퍼, 사파이어 웨이퍼, 알루미나(Al2O3) 세라믹 웨이퍼와 같은 세라믹 웨이퍼, 석영 웨이퍼, 지르코니아 웨이퍼, PZT(납 지르코네이트 티타네이트) 웨이퍼, 폴리카보네이트 웨이퍼, 금속(예를 들어, 구리, 철, 스테인레스강, 알루미늄 등) 또는 금속화된 재료 웨이퍼, 페라이트 웨이퍼, 광학 결정 재료 웨이퍼, 수지, 예를 들어, 에폭시 수지 코팅된 또는 성형된 웨이퍼 등일 수도 있다.
특히, 웨이퍼는 예를 들어, Si 웨이퍼, GaAs 웨이퍼, GaN 웨이퍼, GaP 웨이퍼, InAs 웨이퍼, InP 웨이퍼, SiC 웨이퍼, SiN 웨이퍼, LT(리튬 탄탈레이트) 웨이퍼, LN(리튬 니오베이트) 웨이퍼 등일 수도 있다.
웨이퍼는 단일의 재료, 또는 상이한 재료의 조합, 예를 들어 전술된 재료의 2개 이상으로 제조될 수도 있다. 예를 들어, 웨이퍼는 Si로 제조된 웨이퍼 요소가 유리로 제조된 웨이퍼 요소에 접합되는 Si 및 유리 접합 웨이퍼일 수도 있다.
웨이퍼는 임의의 유형의 형상을 가질 수도 있다. 그 평면도에서, 웨이퍼는 예를 들어, 원형 형상, 난형 형상(oval shape), 타원형 형상 또는 직사각형 형상 또는 정사각형 형상과 같은 다각형 형상을 가질 수도 있다.
보호막은 임의의 유형의 형상을 가질 수도 있다. 그 평면도에서, 보호막 또는 시트는 예를 들어, 원형 형상, 난형 형상, 타원형 형상 또는 직사각형 형상 또는 정사각형 형상과 같은 다각형 형상을 가질 수도 있다.
보호막은 웨이퍼와 실질적으로 동일한 형상 또는 동일한 형상을 가질 수도 있다.
보호막은 웨이퍼의 외경보다 큰 외경을 가질 수도 있다. 이 방식으로, 웨이퍼의 처리, 취급 및/또는 운송이 용이해질 수 있다. 특히, 보호막의 외주부는 이하에 상세히 설명되는 바와 같이, 환형 프레임에 부착될 수 있다.
보호막은 웨이퍼의 외경보다 작은 외경을 가질 수도 있다.
보호막은 웨이퍼의 외경과 실질적으로 동일한 외경을 가질 수도 있다.
방법은 보호막을 절단하는 것을 더 포함할 수도 있다. 보호막은, 웨이퍼의 외경보다 큰 또는 웨이퍼의 외경보다 작은 또는 웨이퍼의 외경과 실질적으로 동일한 외경을 갖도록 절단될 수도 있다.
보호막을 절단하는 단계는 웨이퍼에 보호막을 도포하기 전 또는 후에 수행될 수도 있다.
보호막을 절단하는 단계는 웨이퍼에 보호막을 부착하기 전 또는 후에 수행될 수도 있다.
방법은 환형 프레임에 보호막의 외주부를 부착하는 것을 더 포함할 수도 있다. 특히, 보호막의 외주부는 환형 프레임에 부착될 수도 있어, 보호막이 환형 프레임의 중앙 개구, 즉 환형 프레임의 내경 내부의 영역을 폐쇄하게 된다. 이 방식으로, 보호막에, 특히 그 중앙부에 부착된 웨이퍼는 보호막을 통해 환형 프레임에 의해 유지된다. 따라서, 웨이퍼, 보호막 및 환형 프레임을 포함하는 웨이퍼 유닛이 형성되어, 웨이퍼의 처리, 취급 및/또는 운송을 용이하게 한다.
환형 프레임에 보호막의 외주부를 부착하는 단계는 웨이퍼에 보호막을 도포하기 전 또는 후에 수행될 수도 있다.
환형 프레임에 보호막의 외주부를 부착하는 단계는 웨이퍼에 보호막을 부착하기 전 또는 후에 수행될 수도 있다.
환형 프레임에 보호막의 외주부를 부착하는 단계는 웨이퍼의 전측 및/또는 후면측을 처리하기 전 또는 후에 수행될 수도 있다.
웨이퍼의 일 측에 적어도 하나의 분할선이 형성될 수도 있다. 복수의 분할선이 웨이퍼의 일 측에 형성될 수도 있다. 하나 이상의 분할선은 디바이스 영역에 형성된 디바이스들을 분할한다.
적어도 하나의 분할선의 폭은 30 ㎛ 내지 200 ㎛, 바람직하게는 30 ㎛ 내지 150 ㎛, 더 바람직하게는 30 ㎛ 내지 100 ㎛의 범위일 수도 있다.
방법은 웨이퍼의 일 측, 즉 웨이퍼 전측을 처리하는 것을 포함할 수도 있다. 웨이퍼의 일 측을 처리하는 것은 적어도 하나의 분할선을 따라 웨이퍼 재료를 제거하는 것을 포함하거나 이루어질 수도 있다. 복수의 분할선이 웨이퍼의 일 측에 형성되면, 웨이퍼의 일 측을 처리하는 것은 복수의 분할선의 각각을 따라 웨이퍼 재료를 제거하는 것을 포함하거나 이루어질 수도 있다.
웨이퍼 재료는 웨이퍼의 전체 두께 전체에 걸쳐 적어도 하나의 분할선을 따라 제거될 수도 있다. 이 경우에, 웨이퍼는 웨이퍼 재료 제거 프로세스에 의해 복수의 칩 또는 다이로 적어도 하나의 분할선을 따라 분할된다.
대안적으로, 웨이퍼 재료는 웨이퍼의 두께 중 일부만을 따라 적어도 하나의 분할선을 따라 제거될 수도 있다. 예를 들어, 웨이퍼 재료는 웨이퍼의 두께의 20% 이상, 30% 이상, 40% 이상, 50% 이상, 60% 이상, 70% 이상, 80% 이상, 또는 90% 이상을 따라 제거될 수도 있다.
이 경우에, 웨이퍼를 분할하는, 즉 완전히 분할하는 프로세스는 예를 들어, 파괴 프로세스를 채택하고, 예를 들어 확장 테이프를 사용하여, 웨이퍼에 외력을 인가함으로써, 또는 기계적 절단 또는 다이싱 프로세스, 레이저 절단 또는 다이싱 프로세스 또는 플라즈마 절단 또는 다이싱 프로세스와 같은, 절단 또는 다이싱 프로세스를 채택함으로써 수행될 수도 있다. 예를 들어, 보호막을 방사상으로 확장시킴으로써, 즉 확장 테이프로서 보호막을 사용함으로써, 외력이 웨이퍼에 인가될 수도 있다. 또한, 이들 프로세스의 2개 이상의 조합이 또한 채용될 수도 있다.
더욱이, 웨이퍼는 이하에 더 상세히 설명되는 바와 같이, 일 측과는 반대측에 있는 웨이퍼의 측을 그라인딩함으로써 분할될 수도 있다.
웨이퍼 재료는 적어도 하나의 분할선을 따라 기계적으로 제거될 수도 있다. 특히, 웨이퍼 재료는 예를 들어, 블레이드 다이싱 또는 소잉(sawing)에 의해, 적어도 하나의 분할선을 따라 웨이퍼를 기계적으로 절단함으로써 적어도 하나의 분할선을 따라 제거될 수도 있다. 이 경우에, 웨이퍼는 그 전측으로부터 절단된다.
대안적으로 또는 게다가, 웨이퍼 재료는 레이저 절단에 의해 그리고/또는 플라즈마 절단에 의해 적어도 하나의 분할선을 따라 제거될 수도 있다.
웨이퍼는 단일의 기계적 절단 단계, 단일의 레이저 절단 단계 또는 단일의 플라즈마 절단 단계에서 절단될 수도 있다. 대안적으로, 웨이퍼는 기계적 절단 및/또는 레이저 절단 및/또는 플라즈마 절단 단계의 시퀀스에 의해 절단될 수도 있다.
레이저 절단은 예를 들어, 어블레이션(ablation) 레이저 절단에 의해 그리고/또는 스텔스(stealth) 레이저 절단에 의해, 즉 이하에 더 상세히 설명되는 바와 같이, 레이저빔의 인가에 의해 웨이퍼 내에 개질된 구역(modified region)을 형성함으로써, 그리고/또는 레이저빔의 인가에 의해 웨이퍼 내에 복수의 구멍 구역을 형성함으로써 수행될 수도 있다. 이들 구멍 구역의 각각은 개질된 구역 및 웨이퍼의 표면으로 개방되어 있는 개질된 구역 내의 공간으로 구성될 수도 있다.
웨이퍼 후면측에 부착된 보호막을 가짐으로써, 절단 단계 동안 인가된 압력이 절단 동안 웨이퍼 전체에 걸쳐 더 균일하게 그리고 균질하게 분포되고, 따라서 절단 단계에서, 웨이퍼의 손상, 예를 들어 최종 칩 또는 다이의 측벽의 균열의 임의의 위험을 감소시키거나 또는 심지어 최소화하는 것이 보장될 수 있다.
방법은 웨이퍼의 일 측을 처리하는 것을 포함할 수도 있고, 웨이퍼의 일 측을 처리하는 것은 펄스화된 레이저빔을 웨이퍼의 일 측으로부터 웨이퍼에 인가하는 것을 포함하거나 이루어지고, 웨이퍼는 펄스화된 레이저빔에 대해 투명한 재료로 제조되고, 적어도 하나의 분할선을 따라 웨이퍼 내에 복수의 개질된 구역을 형성하기 위해, 펄스화된 레이저빔의 초점(focal point)이 웨이퍼의 일 측으로부터, 일 측과는 반대측에 있는 웨이퍼의 측을 향하는 방향으로, 웨이퍼의 일 측으로부터 일정 거리에 위치된 상태에서, 적어도 하나의 분할선을 따라 적어도 복수의 위치에서 웨이퍼에 펄스화된 레이저빔이 인가되고,
이 경우에, 웨이퍼는 펄스화된 레이저빔에 대해 투명한 재료로 제조된다. 따라서, 복수의 개질된 구역이 웨이퍼를 통한 레이저빔의 투과를 허용하는 파장을 갖는 펄스화된 레이저빔의 인가에 의해 웨이퍼 내에 형성된다. 예를 들어, 웨이퍼가 Si 웨이퍼후면, 펄스화된 레이저빔은 1.0 ㎛ 이상의 파장을 가질 수도 있다.
펄스화된 레이저빔은 예를 들어 1 ns 내지 300 ns의 범위의 펄스폭을 가질 수도 있다.
개질된 구역은 균열이 형성되어 있는 비결정질 구역 또는 구역들을 포함할 수도 있고, 또는 균열이 형성되어 있는 비결정질 구역 또는 구역들일 수도 있다. 특히 바람직한 실시예에서, 개질된 구역은 비결정질 구역을 포함하거나 비결정질 구역이다.
각각의 개질된 구역은 웨이퍼 재료 내부에 공간, 예를 들어 캐비티를 포함할 수도 있고, 공간은 균열이 형성되어 있는 비결정질 구역 또는 구역들에 의해 둘러싸인다.
각각의 개질된 구역은 웨이퍼 재료 내부에 공간, 예를 들어 캐비티 및 공간을 둘러싸는 균열이 형성되어 있는 비결정질 구역 또는 구역들로 구성될 수도 있다.
개질된 구역이 균열이 형성되는, 즉 균열이 형성되어 있는 구역을 포함하거나 이러한 구역후면, 균열은 미세균열일 수도 있다. 균열은 ㎛ 범위의 치수, 예를 들어 길이 및/또는 폭을 가질 수도 있다. 예를 들어, 균열은 5 ㎛ 내지 100 ㎛의 범위의 폭 및/또는 100 ㎛ 내지 1000 ㎛의 범위의 길이를 가질 수도 있다.
이 방법에 따르면, 펄스화된 레이저빔은 적어도 하나의 분할선을 따라 웨이퍼 내에 복수의 개질된 구역을 형성하기 위해, 적어도 하나의 분할선을 따른 적어도 복수의 위치에서 웨이퍼의 일 측으로부터 웨이퍼에 인가된다. 이들 개질된 구역을 형성함으로써, 개질된 구역이 형성되어 있는 그 영역 내의 웨이퍼의 강도가 감소된다. 따라서, 복수의 개질된 구역이 형성되어 있는 적어도 하나의 분할선을 따른 웨이퍼의 분할이 매우 용이해진다. 이러한 웨이퍼 분할 프로세스에서, 웨이퍼의 디바이스 영역에 제공된 개별 디바이스는 칩 또는 다이로서 얻어진다.
방법은 웨이퍼 내에 복수의 개질된 구역을 형성한 후에, 적어도 하나의 분할 라인을 따라 웨이퍼를 분할하는 것을 포함할 수도 있다. 웨이퍼를 분할하는 프로세스는 예를 들어, 파괴 프로세스를 채택하고, 예를 들어 확장 테이프를 사용하여, 웨이퍼에 외력을 인가함으로써, 또는 기계적 절단 또는 다이싱 프로세스, 레이저 절단 또는 다이싱 프로세스 또는 플라즈마 절단 또는 다이싱 프로세스와 같은, 절단 또는 다이싱 프로세스를 채택함으로써 다양한 방식으로 수행될 수도 있다. 예를 들어, 보호막을 방사상으로 확장시킴으로써, 즉 확장 테이프로서 보호막을 사용함으로써, 외력이 웨이퍼에 인가될 수도 있다. 또한, 이들 프로세스의 2개 이상의 조합이 또한 채용될 수도 있다.
방법은 일 측과는 반대측에 있는 웨이퍼의 측을 처리하는 것을 포함할 수도 있다. 일 측과는 반대측에 있는 웨이퍼의 측을 처리하는 것은 펄스화된 레이저빔을 일 측과는 반대측에 있는 웨이퍼의 측으로부터 웨이퍼에 인가하는 것을 포함하거나 이루어질 수도 있고, 보호막은 펄스화된 레이저빔에 대해 투명한 재료로 제조되고, 웨이퍼는 펄스화된 레이저빔에 대해 투명한 재료로 제조되고, 적어도 하나의 분할선을 따라 웨이퍼 내에 복수의 개질된 구역을 형성하기 위해, 펄스화된 레이저빔의 초점이 일 측과는 반대측에 있는 웨이퍼의 측으로부터 웨이퍼의 일 측을 향하는 방향으로, 일 측과는 반대측에 있는 웨이퍼의 측으로부터 일정 거리에 위치된 상태에서, 적어도 하나의 분할선을 따라 적어도 복수의 위치에서 웨이퍼에 펄스화된 레이저빔이 인가되고,
웨이퍼의 후면측으로부터 인가된 펄스화된 레이저빔은 웨이퍼의 전측으로부터 인가된 것과 동일한 펄스화된 레이저빔 또는 상이한 펄스화된 레이저빔일 수도 있다.
펄스화된 레이저빔을 웨이퍼의 후면측으로부터 인가함으로써 형성된 개질된 구역은 펄스화된 레이저빔을 웨이퍼의 전측으로부터 인가함으로써 형성된 개질된 구역과 실질적으로 동일한 방식으로 형성될 수도 있다.
보호막은 일 측과는 반대측에 있는 웨이퍼의 측에 도포될 수도 있어, 보호막의 전면이 일 측과는 반대측에 있는 웨이퍼의 측과 접촉하게 되는 전체 구역에서, 보호막의 전면이 일 측과는 반대측에 있는 웨이퍼의 측과 직접 접촉하게 된다. 따라서, 어떠한 재료도, 특히 어떠한 접착제도 보호막의 전면과 일 측과는 반대측에 있는 웨이퍼의 측 사이에 존재하지 않는다.
이 방식으로, 예를 들어 웨이퍼 상의 접착층 또는 접착제 잔류물의 접착력에 기인하는 웨이퍼의 가능한 오염 또는 손상의 위험이 신뢰적으로 제거될 수 있다.
대안적으로, 보호막에는 접착층이 제공될 수도 있고, 접착층은 단지 보호막의 전면의 주변 영역에만 제공되고, 주변 영역은 보호막의 전면의 중앙 영역을 둘러싸고, 보호막은 접착층이 일 측과는 반대측에 있는 웨이퍼의 측의 주변부와만 접촉하도록, 일 측과는 반대측에 있는 웨이퍼의 측에 도포된다. 일 측과는 반대측에 있는 웨이퍼의 측의 주변부는 웨이퍼의 일 측에 형성된 주변 가장자리 영역에 대응할 수도 있다.
이 방식으로, 웨이퍼로의 보호막의 부착이 더 향상될 수 있다. 접착층은 보호막의 전면의 주변 영역에만 제공되기 때문에, 보호막 및 웨이퍼가 접착층에 의해 서로 부착되어 있는 영역은, 접착층이 보호막의 전체 전면 상에 제공되는 경우에 비교하여 상당히 감소된다. 따라서, 보호막은 웨이퍼로부터 더 용이하게 탈착될 수 있고, 웨이퍼의, 특히 그 후면측에 형성된 돌기의 손상의 위험이 상당히 감소된다.
접착층의 접착제는 열, UV 방사선, 전기장 및/또는 화학 작용제(chemical agent)와 같은 외부 자극에 의해 경화가능할 수도 있다. 이 방식으로, 보호막은 처리 후에 웨이퍼로부터 특히 용이하게 제거될 수 있다. 외부 자극은 그 접착력을 저하시켜, 따라서 보호막의 용이한 제거를 허용하기 위해, 접착제에 인가될 수도 있다.
예를 들어, 접착층은 실질적으로 환형 형상, 개방형 직사각형 형상 또는 개방형 정사각형 형상, 즉 접착층의 중심에 개구를 갖는 직사각형 또는 정사각형 형상을 각각 가질 수도 있다.
보호막은 확장가능할 수 있다. 보호막은 일 측과는 반대측에 있는 웨이퍼의 측에 도포될 때 확장될 수도 있다. 돌기가 일 측과는 반대측에 있는 웨이퍼의 측에 존재하면, 보호막은 이들 돌기의 윤곽을 밀접하게 또는 적어도 부분적으로 따르도록 일 측과는 반대측에 있는 웨이퍼의 측에 도포될 때 확장될 수도 있다.
특히, 보호막은 그 원래 크기의 2배 이상, 바람직하게는 그 원래 크기의 3배 이상, 더 바람직하게는 그 원래 크기의 4배 이상으로 확장가능할 수도 있다. 이 방식으로, 특히, 그 원래 크기의 3배 또는 4배 이상으로의 확장의 경우에, 보호막이 돌기의 윤곽을 따르는 것이 신뢰적으로 보장될 수 있다.
보호막이 확장가능하면, 이는 디바이스들을 서로 분리하기 위해 사용될 수도 있다. 특히, 방법은, 웨이퍼의 일 측 및/또는 일 측과는 반대측에 있는 웨이퍼의 측을 처리한 후에, 디바이스들을 서로 분리하기 위해 보호막을 방사상으로 확장시키는 것을 더 포함할 수도 있다.
예를 들어, 웨이퍼는 예를 들어, 기계적 절단 프로세스, 레이저 절단 프로세스 또는 플라즈마 절단 프로세스에 의해, 또는 그라인딩 프로세스 전에 다이싱에 의해 완전히 분할될 수도 있다. 그 후에, 칩 또는 다이의 형태일 수도 있는 완전히 분할된 디바이스는 보호막을 방사상으로 확장시킴으로써 서로로부터 이격하여 이동될 수도 있어, 이에 의해 인접한 디바이스들 사이의 거리를 증가시킨다.
대안적으로, 웨이퍼는 스텔스 프로세스, 즉 개질된 구역이 전술되어 있는 바와 같이, 레이저빔의 인가에 의해 웨이퍼 내에 형성되는 프로세스를 받게 될 수도 있다. 그 후에, 웨이퍼는 개질된 구역이 보호막을 방사상으로 확장시킴으로써 형성되는 적어도 하나의 분할선을 따라 분할될, 예를 들어 파단될 수도 있어, 이에 의해 개별 칩 또는 다이를 얻는다.
보호막을 방사상으로 확장시키는 것에 대안으로서, 개별 확장 테이프는 예를 들어, 보호막을 제거한 후에 웨이퍼 후면측에 부착될 수도 있다. 그 후에, 디바이스는 확장 테이프를 방사상으로 확장시킴으로써 서로 분리될 수도 있다.
보호막은 단일의 재료, 특히 단일의 균질 재료로 제조될 수도 있다.
보호막은 폴리머와 같은 플라스틱 재료로 제조될 수도 있다. 특히 바람직하게는, 보호막은 폴리올레핀으로 제조된다. 예를 들어, 보호막은 폴리에틸렌(PE), 폴리프로필렌(PP) 또는 폴리부틸렌(PB)으로 제조될 수도 있다.
폴리올레핀 필름은, 특히 보호막에 외부 자극을 인가하는 것이 보호막을 가열하는 것을 포함하거나 이루어지면, 본 발명의 웨이퍼 처리 방법에 사용을 위해 특히 유리한 재료 특성을 갖는다. 폴리올레핀 필름은 예를 들어, 60℃ 내지 150℃의 범위의 온도로 가열될 때, 가열된 상태에서 유연성, 연신성 및 연성이다. 따라서, 보호막이 일 측과는 반대측에 있는 웨이퍼의 측 상의 웨이퍼 표면에 합치하여, 예를 들어 웨이퍼 토포그래피를 흡수하는 것이 특히 신뢰적으로 보장될 수 있다. 이는 웨이퍼 후면측이 웨이퍼의 평면 표면으로부터 돌출하는 돌기 또는 돌출부를 갖고 형성되면 특히 유리하다.
또한, 폴리올레핀 필름은 냉각된 상태에서 더 강성 및 강인성이 되게 하기 위해, 냉각시에 경화되고 경직화된다. 따라서, 웨이퍼를 절단하는 것과 같은, 웨이퍼의 후속의 처리 동안 웨이퍼의 특히 신뢰적인 보호가 보장될 수 있다.
보호막은 5 내지 200 ㎛, 바람직하게는 8 내지 100 ㎛, 더 바람직하게는 10 내지 80 ㎛, 더욱 더 바람직하게는 12 내지 50 ㎛의 범위의 두께를 가질 수도 있다. 특히 바람직하게는, 보호막은 80 내지 150 ㎛의 범위의 두께를 갖는다.
이 방식으로, 보호막은 이러한 돌기가 존재하면 웨이퍼 후면측에 형성된 돌기의 윤곽에 충분히 합치하도록 충분히 가요성이고 유연성이며, 동시에 그 전측 및/또는 후면측을 처리하는 동안 웨이퍼를 신뢰적으로 그리고 효율적으로 보호하기 위해 충분한 두께를 나타내는 것이 특히 신뢰적으로 보장될 수 있다.
완충층(cushioning layer)이 그 전면과는 반대측에 있는 보호막의 후면에 부착될 수도 있다.
이 접근법은, 표면 불균일부 또는 조면화부, 범프, 광학 요소, 예를 들어 광학 렌즈, 다른 구조체 등과 같은 돌기 또는 돌출부가 웨이퍼의 두께 방향을 따라 일 측과는 반대측에 있는 웨이퍼의 측으로부터 돌출하고, 연장하거나 튀어나오면 특히 유리하다. 이 경우에, 돌기 또는 돌출부는 웨이퍼 후면측의 표면 구조 또는 토포그래피를 규정하여, 이 측을 불균일하게 한다.
완충층이 보호막의 후면에 부착되면, 이러한 돌기는 완충층 내에 매립될 수 있다. 따라서, 절단과 같은 후속 웨이퍼 처리 단계에서 돌기의 존재로부터 발생하는 표면 불균일부의 임의의 부정적인 영향이 제거될 수 있다. 특히, 완충층은 절단 프로세스 동안 압력의 특히 균일하고 균질한 분포를 성취하는 것에 상당히 기여할 수 있다.
완충층 내에 돌기를 매립함으로써, 예를 들어 광학 요소 또는 다른 구조체와 같은 돌기는 웨이퍼 처리 동안, 예를 들어 후속의 절단 단계에서 임의의 손상으로부터 신뢰적으로 보호된다.
완충층의 재료는 특히 한정되는 것은 아니다. 특히, 완충층은 웨이퍼의 두께 방향을 따라 돌출하는 돌기가 그 내에 매립되게 하는 임의의 유형의 재료로 형성될 수도 있다. 예를 들어, 완충층은 수지, 접착제, 겔 등으로 형성될 수도 있다.
완충층은 UV 방사선, 열, 전기장 및/또는 화학 작용제와 같은 외부 자극에 의해 경화가능할 수도 있다. 이 경우에, 완충층은 외부 자극의 인가시에 적어도 어느 정도로 경화된다. 예를 들어, 완충층은 경화성 수지, 경화성 접착제, 경화성 겔 등으로 형성될 수도 있다.
완충층은 그 경화 후에 어느 정도의 압축성, 탄성 및/또는 가요성을 나타내도록, 즉 경화 후에 압축성, 탄성 및/또는 가요성이 되도록 구성될 수도 있다. 예를 들어, 완충층은 경화에 의해 고무형 상태로 되도록 이루어질 수도 있다. 대안적으로, 완충층은 경화 후에 강성, 경성 상태에 도달하도록 구성될 수도 있다.
본 발명의 방법에서 완충층으로서 사용을 위한 UV 경화성 수지의 바람직한 예는 DISCO Corporation에 의한 ResiFlat 또는 DENKA에 의한 TEMPLOC이다.
방법은 웨이퍼를 처리하기, 예를 들어 절단하기 전에, 완충층을 경화시키기 위해 완충층에 외부 자극을 인가하는 것을 더 포함할 수도 있다. 이 방식으로, 절단 동안 웨이퍼의 보호 및 절단 정확도가 더 향상될 수 있다.
완충층은 180℃ 이상의 온도까지, 바람직하게는 220℃ 이상의 온도까지, 더 바람직하게는 250℃ 이상의 온도까지, 더욱 더 바람직하게는 300℃ 이상의 온도까지 열저항성이 있을 수도 있다.
완충층은 10 내지 300 ㎛, 바람직하게는 20 내지 250 ㎛, 더 바람직하게는 50 내지 200 ㎛의 범위의 두께를 가질 수도 있다.
완충층은 일 측과는 반대측에 있는 웨이퍼의 측에 보호막을 도포하기 전에 보호막의 후면에 부착될 수도 있다.
이 경우에, 보호막 및 완충층은 먼저 적층될 수도 있어, 완충층 및 완충층에 부착된 보호막을 포함하는 보호 시팅을 형성한다. 이 방식으로 형성된 보호 시팅은 이후에 일 측과는 반대측에 있는 웨이퍼의 측에 도포될 수도 있어, 예를 들어 웨이퍼의 평면 표면으로부터 돌출하는 돌기 또는 돌출부가 보호막에 의해 커버되고 보호막 및 완충층 내에 매립되게 된다. 보호 시팅은 완충층의 후면이 웨이퍼의 일 측과 실질적으로 평행하도록 도포될 수도 있다. 보호막의 전면은 보호 시팅이 일 측과는 반대측에 있는 웨이퍼의 측에 도포될 때 일 측과는 반대측에 있는 웨이퍼의 측에 도포된다.
이 방식으로, 웨이퍼 처리 방법은 특히 간단하고 효율적인 방식으로 수행될 수 있다. 예를 들어, 보호 시팅은 미리 준비되고, 이후의 사용을 위해 보관되고, 요구될 때 웨이퍼 처리를 위해 사용될 수 있다. 보호 시팅은 따라서 대량으로 제조될 수도 있어, 그 제조를 시간 및 비용의 모두의 견지에서 특히 효율적이게 한다.
완충층은 일 측과는 반대측에 있는 웨이퍼의 측에 보호막을 도포한 후에 보호막의 후면에 부착될 수도 있다.
이 경우에, 보호막은 일 측과는 반대측에 있는 웨이퍼의 측에 먼저 도포되고, 보호막이 그에 도포되어 있는 일 측과는 반대측에 있는 웨이퍼의 측은 이후에 완충층의 전면에 부착되어, 예를 들어 웨이퍼의 평면 표면으로부터 돌출하는 돌기 또는 돌출부가 보호막 및 완충층 내에 매립되게 되고, 완충층의 후면이 웨이퍼의 일 측과 실질적으로 평행하게 된다. 이 접근법은 특히 웨이퍼의 평면 표면으로부터 돌출하는 돌기 또는 돌출부에 관하여, 특히 고도의 정확도로 일 측과는 반대측에 있는 웨이퍼의 측에 보호막이 부착되게 한다.
완충층은 웨이퍼의 일 측에 보호막을 부착하기 전에 그리고/또는 보호막을 부착하는 동안 그리고/또는 보호막을 부착한 후에 보호막의 후면에 부착될 수도 있다.
방법은 웨이퍼로부터 보호막 및 완충층을 제거하는 것을 더 포함할 수도 있다. 보호막 및 완충층은 웨이퍼를 절단하는 것과 같이, 처리한 후에 웨이퍼로부터 제거될 수도 있다.
완충층 및 보호막은 개별적으로, 즉 차례로 제거될 수도 있다. 예를 들어, 완충층이 먼저 제거될 수도 있고, 이어서 보호막 또는 시트의 제거가 이어진다. 대안적으로, 완충층 및 보호막은 함께 제거될 수도 있다.
베이스 시트가 보호막에 부착되는 그 전면과는 반대측에 있는 완충층의 후면에 부착될 수도 있다.
베이스 시트의 재료는 특히 한정되는 것은 아니다. 베이스 시트는 예를 들어, 폴리염화비닐(PVC), 에틸렌 비닐 아세테이트(EVA) 또는 폴리올레핀과 같은, 예를 들어 폴리머 재료와 같은 연성 또는 유연성 재료로 제조될 수도 있다.
대안적으로, 베이스 시트는 폴리에틸렌 테레프탈레이트(PET) 및/또는 실리콘 및/또는 유리 및/또는 스테인레스강(SUS)과 같은 강성 또는 경성 재료로 제조될 수도 있다.
예를 들어, 베이스 시트가 폴리에틸렌 테레프탈레이트(PET) 또는 유리로 제조되고 완충층이 외부 자극에 의해 경화가능하면, 완충층은 폴리에틸렌 테레프탈레이트(PET)를 통해 투과 가능한 방사선, 예를 들어 UV 방사선으로 경화될 수도 있다. 베이스 시트가 실리콘 또는 스테인레스강(SUS)으로 제조되면, 비용 효율적인 베이스 시트가 제공된다.
또한, 베이스 시트는 상기에 열거된 재료의 조합으로 형성될 수도 있다.
베이스 시트는 180℃ 이상의 온도까지, 바람직하게는 220℃ 이상의 온도까지, 더 바람직하게는 250℃ 이상의 온도까지, 더욱 더 바람직하게는 300℃ 이상의 온도까지 열저항성이 있을 수도 있다.
베이스 시트는 30 내지 1500 ㎛의 범위, 바람직하게는 40 내지 1200 ㎛, 더 바람직하게는 50 내지 1000 ㎛의 범위의 두께를 가질 수도 있다.
완충층 및 베이스 시트는 웨이퍼의 후면에 보호막을 도포하기 전 또는 후에 보호막의 후면에 부착될 수도 있다. 특히, 보호막, 완충층 및 베이스 시트는 먼저 적층될 수도 있어, 베이스 시트, 완충층 및 완충층에 부착된 보호막을 포함하는 보호 시팅을 형성한다. 이 방식으로 형성된 보호 시팅은 이후에 웨이퍼 후면측에 도포될 수도 있다.
베이스 시트의 전면은 완충층의 후면과 접촉할 수도 있고, 그 전면과는 반대측에 있는 베이스 시트의 후면은 웨이퍼의 일 측과 실질적으로 평행할 수도 있다. 따라서, 웨이퍼의 일 측을 처리할, 예를 들어 절단할 때, 적합한 역압(counter pressure)이 예를 들어, 척 테이블 상에 이 후면을 배치함으로써, 베이스 시트의 후면에 인가될 수 있다.
이 경우에, 베이스 시트의 평면 후면은 웨이퍼의 전측과 실질적으로 평행하기 때문에, 예를 들어, 절단 장치의 절단 또는 다이싱 블레이드에 의한, 절단 프로세스와 같은 처리 동안 웨이퍼에 인가된 압력은 웨이퍼에 걸쳐 더 균일하고 균질하게 분포되어, 따라서 웨이퍼의 파괴의 임의의 위험을 최소화한다. 또한, 베이스 시트의 편평한 균일한 후면과 웨이퍼의 전측의 실질적으로 평행한 정렬은 고도의 정밀도로 절단 단계가 수행되게 하여, 따라서 양호하게 규정된 형상 및 크기를 갖는 고품질의 다이 또는 칩의 제조를 성취한다.
방법은 특히, 웨이퍼에 보호막을 도포하기 전에, 일 측과는 반대측에 있는 웨이퍼의 측을 그라인딩 및/또는 폴리싱 및/또는 에칭, 예를 들어 플라즈마 에칭하는 것을 더 포함할 수도 있다. 일 측과는 반대측에 있는 웨이퍼의 측은 웨이퍼의 두께를 조정하기 위해 그라인딩될 수도 있다.
본 발명은 복수의 디바이스를 갖는 디바이스 영역을 일 측에 갖는 웨이퍼를 처리하는 방법을 또한 제공하고, 웨이퍼의 일 측에 적어도 하나의 분할선이 형성되어 있다. 방법은 웨이퍼의 일 측으로부터 적어도 하나의 분할선을 따라 웨이퍼 재료를 제거하는 것, 보호막을 제공하는 것, 및 적어도 하나의 분할선을 따라 웨이퍼 재료를 제거한 후에, 보호막의 전면의 적어도 중앙 영역이 웨이퍼의 일 측과 직접 접촉하도록, 웨이퍼의 일 측에, 웨이퍼 상의 디바이스들을 커버하기 위해 보호막을 도포하는 것을 포함한다. 방법은 보호막이 웨이퍼의 일 측에 부착되도록, 웨이퍼의 일 측에 보호막을 도포하는 동안 그리고/또는 웨이퍼의 일 측에 보호막을 도포한 후에 보호막에 외부 자극을 인가하는 것, 및 보호막에 외부 자극을 인가한 후에, 웨이퍼의 두께를 조정하기 위해 일 측과는 반대측에 있는 웨이퍼의 측을 그라인딩하는 것을 더 포함한다. 웨이퍼 재료는 웨이퍼의 두께 중 일부만을 따라 제거되고, 일 측과는 반대측에 있는 웨이퍼의 측을 그라인딩하는 것은 적어도 하나의 분할선을 따라 웨이퍼를 분할하기 위해, 웨이퍼 재료가 제거되지 않은 웨이퍼의 두께 중 나머지 부분을 따라 수행된다.
웨이퍼는 상기에 상세히 설명된 특성, 특징 및 특징부를 가질 수도 있다.
웨이퍼는 임의의 유형의 형상을 가질 수도 있다. 그 평면도에서, 웨이퍼는 예를 들어, 원형 형상, 난형 형상(oval shape), 타원형 형상 또는 직사각형 형상 또는 정사각형 형상과 같은 다각형 형상을 가질 수도 있다.
보호막은 상기에 상세히 설명된 특성, 특징 및 특징부를 가질 수도 있다. 특히, 보호막은 상기에 상세히 설명된 바와 같은 완충층과 조합하여 또는 완충층 및 베이스 시트와 조합하여 사용될 수도 있다.
보호막은 임의의 유형의 형상을 가질 수도 있다. 그 평면도에서, 보호막은 예를 들어, 원형 형상, 난형 형상, 타원형 형상 또는 직사각형 형상 또는 정사각형 형상과 같은 다각형 형상을 가질 수도 있다.
보호막은 웨이퍼와 실질적으로 동일한 형상 또는 동일한 형상을 가질 수도 있다.
보호막은 일 측과는 반대측에 있는 웨이퍼의 측에 보호막을 도포하기 위해 상기에 상세히 설명된 바와 동일한 방식으로 웨이퍼의 일 측에 도포될 수도 있다.
특히, 보호막은 보호막의 전면의 적어도 중앙 영역이 웨이퍼의 일 측과 직접 접촉하도록, 웨이퍼의 일 측에, 즉 웨이퍼 전측에 도포된다. 따라서, 어떠한 재료도, 특히 어떠한 접착제도 보호막의 전면의 적어도 중앙 영역과 웨이퍼의 일 측 사이에 존재하지 않는다.
따라서, 예를 들어 웨이퍼 상의 접착층 또는 접착제 잔류물의 접착력에 기인하는 웨이퍼, 특히 디바이스 영역에 형성된 디바이스의 가능한 오염 또는 손상의 위험이 상당히 감소되거나 심지어 제거될 수 있다.
외부 자극 및 보호막에 외부 자극을 인가하는 프로세스는 상기에 상세히 설명된 특성, 특징 및 특징부를 가질 수도 있다.
특히, 보호막에 외부 자극을 인가하는 것은 보호막을 가열하는 것 및/또는 보호막을 냉각하는 것 및/또는 보호막에 진공을 인가하는 것 및/또는 예를 들어, 레이저빔을 사용하여, 광과 같은 방사선을 보호막에 조사하는 것을 포함하거나 이들로 이루어질 수도 있다.
외부 자극은 화학 화합물 및/또는 전자 또는 플라즈마 조사 및/또는 기계적 처리, 예로서 압력, 마찰 또는 초음파 인가, 및/또는 정전기일 수도 있고 또는 이들을 포함할 수도 있다.
특히 바람직하게는, 보호막에 외부 자극을 인가하는 것은 보호막을 가열하는 것을 포함하거나 이루어진다. 예를 들어, 보호막에 외부 자극을 인가하는 것은 보호막을 가열하는 것 및 보호막에 진공을 인가하는 것을 포함하거나 이들로 이루어질 수도 있다. 이 경우에, 진공은 보호막을 가열하는 동안 그리고/또는 보호막을 가열하기 전에 그리고/또는 보호막을 가열한 후에 보호막에 인가될 수도 있다.
보호막에 외부 자극을 인가하는 것이 보호막을 가열하는 것을 포함하거나 이루어지면, 방법은 가열 프로세스 후에 보호막이 냉각되게 하는 것을 더 포함할 수도 있다. 특히, 보호막은 그 초기 온도로, 즉 가열 프로세스 전의 그 온도로 냉각되도록 허용될 수도 있다. 보호막은 일 측과는 반대측에 있는 웨이퍼의 측, 즉 웨이퍼 후면측을 그라인딩하기 전에, 예를 들어 그 초기 온도로 냉각되도록 허용될 수도 있다.
웨이퍼 재료는 상기에 상세히 설명된 바와 동일한 방식으로 적어도 하나의 분할선을 따라 제거될 수도 있다.
특히, 웨이퍼 재료는 적어도 하나의 분할선을 따라 기계적으로 제거될 수도 있다. 예를 들어, 웨이퍼 재료는 예를 들어, 블레이드 다이싱 또는 소잉에 의해, 적어도 하나의 분할선을 따라 웨이퍼를 기계적으로 절단함으로써 적어도 하나의 분할선을 따라 제거될 수도 있다. 대안적으로 또는 게다가, 웨이퍼 재료는 레이저 절단에 의해 그리고/또는 플라즈마 절단에 의해 적어도 하나의 분할선을 따라 제거될 수도 있다.
적어도 하나의 분할선을 따라 웨이퍼 재료를 제거하는 프로세스는, 웨이퍼의 평면에서, 웨이퍼 재료가 웨이퍼의 측방향 에지로 줄곧 제거되도록, 또는 웨이퍼가 재료가 웨이퍼의 주변부에서, 예를 들어 주변 가장자리 영역에서 제거되지 않도록 수행될 수도 있다. 웨이퍼 재료가 웨이퍼의 주변부에서 제거되지 않으면, 디바이스 영역은 오염에 대해 특히 신뢰적으로 보호될 수 있다. 특히, 보호막은 웨이퍼 표면에 특히 밀접하게 접촉하여 웨이퍼의 주변부에 부착될 수 있어, 따라서 디바이스 영역을 효율적으로 밀봉한다.
방법에서, 일 측과는 반대측에 있는 웨이퍼의 측을 그라인딩하는 것은 적어도 하나의 분할선을 따라 웨이퍼를 분할하기 위해, 웨이퍼 재료가 제거되지 않은 웨이퍼의 두께 중 나머지 부분을 따라 수행된다. 이 방식으로 그라인딩 단계에서 웨이퍼를 분할함으로써, 웨이퍼는 특히 신뢰적이고 정확하고 효율적인 방식으로 처리될 수 있다. 특히, 적어도 하나의 분할선을 따라 웨이퍼 재료를 제거하는 단계는 그라인딩 전에, 즉 그 두께의 감소 전에 웨이퍼 상에 수행된다. 따라서, 적어도 하나의 분할선을 따른, 재료 제거 동안, 예를 들어 절단 동안 웨이퍼 왜곡 등과 같은, 웨이퍼의 임의의 변형이 회피될 수 있다. 또한, 적어도 하나의 분할선을 따른 웨이퍼 재료 제거 동안 웨이퍼에 인가된 응력은 상당히 감소되어, 증가된 다이 강도를 갖는 칩 또는 다이가 얻어지게 한다. 균열 또는 후면측 칩핑(chipping)과 같은 최종 칩 또는 다이의 임의의 손상이 방지될 수 있다.
더욱이, 웨이퍼 재료는 웨이퍼의 두께 중 일부만을 따른 적어도 하나의 분할선을 따라 제거되기 때문에, 웨이퍼 재료 제거 프로세스의 효율, 특히 처리 속도가 향상된다. 또한, 웨이퍼 재료 단계를 위해 사용된 수단, 예를 들어 절단 수단의 서비스 수명이 연장된다.
웨이퍼의 일 측에 보호막을 도포하는 동안 그리고/또는 웨이퍼의 일 측에 보호막을 도포한 후에, 외부 자극이 보호막에 인가되어, 보호막은 웨이퍼의 일 측에 부착되게 된다. 보호막을 웨이퍼 상의 그 위치에 유지하는, 보호막과 웨이퍼 사이의 부착력이 따라서 외부 자극의 인가를 통해 발생된다. 따라서, 웨이퍼의 일 측에 보호막을 부착하기 위해 부가의 접착 재료가 필요하지 않다. 특히, 보호막에 외부 자극을 인가함으로써, 포지티브 끼워맞춤부와 같은 형상 끼워맞춤부 및/또는 접착 결합과 같은 재료 결합이 보호막과 웨이퍼 사이에 형성될 수도 있다.
본 발명의 방법은 따라서 디바이스 영역을 갖는 웨이퍼의 신뢰적이고 효율적인 처리를 가능하게 하여, 웨이퍼의 오염 및 손상의 임의의 위험을 최소화한다.
웨이퍼 전면은 실질적으로 편평한 균일한 표면, 또는 편평한 균일한 표면일 수도 있다.
대안적으로, 디바이스 영역은 웨이퍼의 평면 표면으로부터 돌출하는 복수의 돌기 또는 돌출부를 갖고 형성될 수도 있다. 웨이퍼의 평면 표면으로부터 돌출하는 돌기 또는 돌출부는 보호막 내에 매립될 수도 있다.
범프와 같은 돌기 또는 돌출부는 실질적으로 편평한 표면인 웨이퍼의 평면 표면으로부터 돌출하고, 연장하거나 튀어나올 수도 있다. 돌기 또는 돌출부는 웨이퍼의 일 측, 즉 그 전측의 표면 구조 또는 토포그래피를 형성할 수도 있다.
이들 돌기 또는 돌출부는 예를 들어, 휴대폰 및 퍼스널 컴퓨터와 같은 전자 장비 내에 칩 또는 다이를 합체할 때, 예를 들어 웨이퍼가 분할된 후에 개별 칩 또는 다이 내의 디바이스와 전기 콘택트를 설정하기 위해 사용될 수도 있다.
돌기는 불규칙적으로 배열되거나 규칙적 패턴으로 배열될 수도 있다. 돌기 중 일부만이 규칙적 패턴으로 배열될 수도 있다.
돌기는 임의의 유형의 형상을 가질 수도 있다. 예를 들어, 돌기의 일부 또는 모두는 구, 반구, 기둥 또는 칼럼의 형상, 예를 들어 원형, 타원형 또는 삼각형, 정사각형 등과 같은 다각형 단면 또는 베이스 영역, 원추, 절두 원추 또는 단차부를 갖는 기둥 또는 칼럼의 형상일 수도 있다.
돌기의 적어도 일부는 웨이퍼의 평면 표면에 형성된 요소로부터 발생할 수도 있다. 돌기의 적어도 일부는 예를 들어, 스루 실리콘 비아(through silicon via: TSV)의 경우에, 그 두께 방향에서 웨이퍼를 부분적으로 또는 완전히 관통하는 요소로부터 발생할 수도 있다. 이들 후자의 요소는 웨이퍼의 두께의 부분을 따라 또는 전체 웨이퍼의 두께를 따라 연장할 수도 있다.
돌기는 20 내지 500 ㎛, 바람직하게는 30 내지 400 ㎛, 더 바람직하게는 40 내지 250 ㎛, 더욱 더 바람직하게는 50 내지 200 ㎛ 및 또한 더욱 더 바람직하게는 70 내지 150 ㎛의 범위의 웨이퍼의 두께 방향에서의 높이를 가질 수도 있다.
모든 돌기는 실질적으로 동일한 형상 및/또는 크기를 가질 수도 있다. 대안적으로, 돌기의 적어도 일부는 형상 및/또는 크기가 서로 상이할 수도 있다.
본 발명의 방법에서, 웨이퍼의 평면 표면으로부터 돌출하는 돌기 또는 돌출부는 보호막 내에 매립될 수도 있다. 따라서, 특히 웨이퍼 후면측을 그라인딩하는, 후속 웨이퍼 처리 단계에서 디바이스 영역 내의 돌기의 존재로부터 발생하는 표면 불균일부의 임의의 부정적인 영향이 감소되거나 또한 심지어 제거될 수 있다.
특히, 보호막 내에 돌기를 매립함으로써, 돌기는 예를 들어 후속 그라인딩 단계에서, 웨이퍼 처리 동안 임의의 손상으로부터 보호될 수 있다.
또한, 웨이퍼가 작은 두께, 예를 들어 ㎛ 범위의 두께로 그라인딩되면, 웨이퍼의 전측의 디바이스 영역의 돌기는 그라인딩 프로세스에서 웨이퍼의 감소된 두께 및 그에 인가된 압력에 기인하여, 웨이퍼 후면측의 변형을 유발할 수도 있다. 이 후자의 효과는, 웨이퍼 전측의 돌기의 패턴이 웨이퍼 후면측에 전사되고, 웨이퍼의 후면의 바람직하지 않은 불균일성을 야기하여, 따라서 최종 칩 또는 다이의 품질을 손상시키기 때문에, "패턴 전사"라 칭한다.
보호막은 웨이퍼 전측과 예를 들어 웨이퍼 전측이 웨이퍼 후면측을 처리, 예를 들어 그라인딩 및/또는 폴리싱하는 동안 놓이는 지지체 또는 캐리어 사이의 완충부 또는 버퍼로서 작용하고, 따라서 처리 동안 압력의 균일하고 균질한 분포를 성취하는 데 기여한다. 따라서, 그 후면측을 처리, 특히 그라인딩하는 동안 웨이퍼의 패턴 전사 또는 파괴가 방지될 수 있다.
보호막은 확장가능할 수 있다. 보호막은 웨이퍼의 일 측에 도포될 때 확장될 수도 있다. 돌기가 웨이퍼의 일 측에 존재하면, 보호막은 이들 돌기의 윤곽을 밀접하게 또는 적어도 부분적으로 따르도록 웨이퍼의 일 측에 도포될 때 확장될 수도 있다.
특히, 보호막은 그 원래 크기의 2배 이상, 바람직하게는 그 원래 크기의 3배 이상, 더 바람직하게는 그 원래 크기의 4배 이상으로 확장가능할 수도 있다. 이 방식으로, 특히, 그 원래 크기의 3배 또는 4배 이상으로의 확장의 경우에, 보호막이 돌기의 윤곽을 따르는 것이 신뢰적으로 보장될 수 있다.
보호막이 확장가능하면, 이는 디바이스들을 서로 분리하기 위해 사용될 수도 있다. 특히, 방법은 일 측과는 반대측에 있는 웨이퍼의 측을 그라인딩한 후에, 디바이스들을 서로 분리하기 위해 보호막을 방사상으로 확장시키는 것을 더 포함할 수도 있다.
웨이퍼는 상기에 상세히 설명된 바와 같이, 그 후면측을 그라인딩함으로써 적어도 하나의 분할 라인을 따라 완전히 분할된다. 그 후에, 칩 또는 다이의 형태일 수도 있는 완전히 분할된 디바이스는 보호막을 방사상으로 확장시킴으로써 서로로부터 이격하여 이동될 수도 있어, 이에 의해 인접한 디바이스들 사이의 거리를 증가시킨다. 이 방식으로, 그 사이의 의도되지 않은 접촉에 기인하는, 예를 들어 인접한 디바이스가 서로에 터치하거나 서로에 대해 마찰하는 것에 기인하는 디바이스의 임의의 손상이 신뢰적으로 회피될 수 있다.
방법은 일 측과는 반대측에 있는 웨이퍼의 측을 그라인딩한 후에, 확장 테이프와 같은 확장가능 접착 테이프를 일 측과는 반대측에 있는 웨이퍼의 측에 부착하는 것, 및 디바이스들을 서로 분리하기 위해 접착 테이프를 방사상으로 확장시키는 것을 포함할 수도 있다. 또한 이 방식으로, 완전히 분할된 디바이스가 서로로부터 이격하여 이동될 수도 있어, 이에 의해 인접한 디바이스들 사이의 거리를 증가시킨다. 이 접근법은 확장가능하지 않은 보호막이 사용되면 특히 유리하다.
일 측과는 반대측에 있는 웨이퍼의 측에 접착 테이프를 부착하기 전에, 보호막은 제거될 수도 있다.
방법은 일 측과는 반대측에 있는 웨이퍼의 측을 그라인딩한 후에, 일 측과는 반대측에 있는 웨이퍼의 측을 폴리싱 및/또는 에칭, 예를 들어 플라즈마 에칭하는 것을 더 포함할 수도 있다.
보호막은 웨이퍼의 일 측에 도포될 수도 있어, 보호막의 전면이 웨이퍼의 일 측과 접촉하게 되는 전체 구역에서, 보호막의 전면이 웨이퍼의 일 측과 직접 접촉하게 된다. 따라서, 어떠한 재료도, 특히 어떠한 접착제도 보호막의 전면과 웨이퍼의 일 측 사이에 존재하지 않는다.
이 방식으로, 웨이퍼 상의 접착층 또는 접착제 잔류물의 접착력에 기인하는 웨이퍼, 특히 디바이스 영역에 형성된 디바이스의 가능한 오염 또는 손상의 위험이 신뢰적으로 제거될 수 있다.
대안적으로, 보호막에는 접착층이 제공될 수도 있고, 접착층은 단지 보호막의 전면의 주변 영역에만 제공되고, 주변 영역은 보호막의 전면의 중앙 영역을 둘러싸고, 보호막은 접착층이 주변 가장자리 영역과 같은, 웨이퍼의 일 측의 주변부와만 접촉하도록, 웨이퍼의 일 측에 도포된다.
이 방식으로, 웨이퍼로의 보호막의 부착이 더 향상될 수 있다. 접착층은 보호막의 전면의 주변 영역에만 제공되기 때문에, 보호막 및 웨이퍼가 접착층에 의해 서로 부착되어 있는 영역은, 접착층이 보호막의 전체 전면 상에 제공되는 경우에 비교하여 상당히 감소된다. 따라서, 보호막은 웨이퍼로부터 더 용이하게 탈착될 수 있고, 예를 들어, 디바이스 영역에서, 웨이퍼의, 특히 그 전측에 형성된 돌기의 손상의 위험이 상당히 감소되거나 심지어 제거된다.
접착층의 접착제는 열, UV 방사선, 전기장 및/또는 화학 작용제와 같은 외부 자극에 의해 경화가능할 수도 있다. 이 방식으로, 보호막은 처리 후에 웨이퍼로부터 특히 용이하게 제거될 수 있다. 외부 자극은 그 접착력을 저하시켜, 따라서 보호막의 용이한 제거를 허용하기 위해, 접착제에 인가될 수도 있다.
예를 들어, 접착층은 실질적으로 환형 형상, 개방형 직사각형 형상 또는 개방형 정사각형 형상을 가질 수도 있다.
완충층이 그 전면과는 반대측에 있는 보호막의 후면에 부착될 수도 있다.
완충층은 상기에 상세히 설명된 특성, 특징 및 특징부를 가질 수도 있다. 완충층이 상기에 상세히 설명된 바와 동일한 방식으로 보호막의 후면에 부착될 수도 있다. 완충층에 관하여 상기에 제공된 개시내용이 완전히 적용된다.
보호막의 후면에 완충층을 부착하는 것은, 돌기 또는 돌출부가 특히 디바이스 영역에서, 웨이퍼의 일 측에 존재하면 특히 유리하다. 이 경우에, 돌기 또는 돌출부는 웨이퍼 전측의 표면 구조 또는 토포그래피를 규정하여, 이 측을 불균일하게 한다.
완충층이 보호막의 후면에 부착되면, 이러한 돌기는 완충층 내에 매립될 수 있다. 따라서, 특히 웨이퍼 후면측을 그라인딩하는, 후속 웨이퍼 처리 단계에서 돌기의 존재로부터 발생하는 표면 불균일부의 임의의 부정적인 영향이 제거될 수 있다. 특히, 완충층은 그라인딩 프로세스 동안 압력의 특히 균일하고 균질한 분포를 성취하는 것에 상당히 기여할 수 있다. 완충층 내에 돌기를 매립함으로써, 돌기는 웨이퍼 처리 동안, 예를 들어 그라인딩 단계에서 임의의 손상으로부터 신뢰적으로 보호된다.
완충층은 보호막의 후면에 부착될 수도 있어, 완충층의 후면이 일 측과는 반대측에 있는 웨이퍼의 측과 실질적으로 평행하게 된다.
완충층은 UV 방사선, 열, 전기장 및/또는 화학 작용제와 같은 외부 자극에 의해 경화가능할 수도 있다.
방법은 웨이퍼의 일 측에 보호막을 도포한 후에, 완충층을 경화시키기 위해 완충층에 외부 자극을 인가하는 것을 더 포함할 수도 있다.
베이스 시트가 완충층의 후면에 부착될 수도 있다.
베이스 시트는 상기에 상세히 설명된 특성, 특징 및 특징부를 가질 수도 있다. 베이스 시트가 상기에 상세히 설명된 바와 동일한 방식으로 완충층의 후면에 부착될 수도 있다. 베이스 시트에 관하여 상기에 제공된 개시내용이 완전히 적용된다.
베이스 시트의 전면은 완충층의 후면과 접촉할 수도 있다. 그 전면과는 반대측에 있는 베이스 시트의 후면은 일 측과는 반대측에 있는 웨이퍼의 측과 실질적으로 평행할 수도 있다.
이 경우에, 베이스 시트의 평면 후면은 웨이퍼의 후면측과 실질적으로 평행하기 때문에, 예를 들어, 그라인딩 장치의 그라인딩 휠에 의한, 그라인딩과 같은 처리 동안 웨이퍼에 인가된 압력은 웨이퍼에 걸쳐 균일하고 균질하게 분포되어, 따라서 패턴 전사, 즉 처리될 디바이스 영역에서, 특히 그라인딩된 웨이퍼 후면측에서 돌기 또는 돌출부에 의해 형성된 패턴의 전사, 및 웨이퍼의 파괴의 임의의 위험을 최소화한다. 또한, 베이스 시트의 편평한 균일한 후면과 웨이퍼의 후면측의 실질적으로 평행한 정렬은 그라인딩 단계가 고도의 정밀도로 수행되게 하여, 따라서 그라인딩 후에 특히 균일하고 균질한 웨이퍼의 두께를 성취한다.
또한, 보호막은 웨이퍼 전측과 완충층 사이의 추가의 완충부 또는 버퍼로서 작용하고, 따라서 그라인딩과 같은 처리 동안 압력의 균일하고 균질한 분포에 또한 기여한다. 따라서, 처리 동안 웨이퍼의 패턴 전사 또는 파괴가 신뢰적으로 방지될 수 있다.
본 발명은 복수의 디바이스를 갖는 디바이스 영역을 일 측에 갖는 웨이퍼를 처리하는 방법을 또한 제공한다. 방법은 접착층을 갖는 보호막을 제공하는 것, 보호막의 전면의 중앙 영역이 웨이퍼의 일 측과 직접 접촉하도록, 웨이퍼의 일 측에, 웨이퍼 상의 디바이스를 커버하기 위해 보호막을 도포하는 것, 보호막이 웨이퍼의 일 측에 부착되도록, 웨이퍼의 일 측에 보호막을 도포하는 동안 그리고/또는 웨이퍼의 일 측에 보호막을 도포한 후에 보호막에 외부 자극을 인가하는 것, 및 일 측과는 반대측에 있는 웨이퍼의 측을 처리하는 것을 포함한다. 접착층은 보호막의 전면의 주변 영역에만 제공되고, 주변 영역은 보호막의 전면의 중앙 영역을 둘러싼다. 보호막은, 접착층이 웨이퍼의 주변 가장자리 영역과 같은, 웨이퍼의 일 측의 주변부와만 접촉하도록, 웨이퍼의 일 측에 도포된다.
웨이퍼는 상기에 상세히 설명된 특성, 특징 및 특징부를 가질 수도 있다.
웨이퍼는 임의의 유형의 형상을 가질 수도 있다. 그 평면도에서, 웨이퍼는 예를 들어, 원형 형상, 난형 형상(oval shape), 타원형 형상 또는 직사각형 형상 또는 정사각형 형상과 같은 다각형 형상을 가질 수도 있다.
보호막은 상기에 상세히 설명된 특성, 특징 및 특징부를 가질 수도 있다. 특히, 보호막은 상기에 상세히 설명된 바와 같은 완충층과 조합하여 또는 완충층 및 베이스 시트와 조합하여 사용될 수도 있다.
보호막은 임의의 유형의 형상을 가질 수도 있다. 그 평면도에서, 보호막은 예를 들어, 원형 형상, 난형 형상, 타원형 형상 또는 직사각형 형상 또는 정사각형 형상과 같은 다각형 형상을 가질 수도 있다.
보호막은 웨이퍼와 실질적으로 동일한 형상 또는 동일한 형상을 가질 수도 있다.
보호막은 상기에 상세히 설명된 바와 동일한 방식으로 웨이퍼의 일 측에 도포될 수도 있다.
특히, 보호막은 보호막의 전면의 중앙 영역이 웨이퍼의 일 측과 직접 접촉하도록, 웨이퍼의 일 측에, 즉 웨이퍼 전측에 도포된다. 따라서, 어떠한 재료도, 특히 어떠한 접착제도 보호막의 전면의 중앙 영역과 웨이퍼의 일 측 사이에 존재하지 않는다.
따라서, 예를 들어 웨이퍼 상의 접착층 또는 접착제 잔류물의 접착력에 기인하는 웨이퍼, 특히 디바이스 영역에 형성된 디바이스의 가능한 오염 또는 손상의 위험이 상당히 감소될 수 있다.
웨이퍼 전면은 실질적으로 편평한 균일한 표면, 또는 편평한 균일한 표면일 수도 있다. 대안적으로, 웨이퍼의 두께 방향을 따라 평면 웨이퍼 표면으로부터 돌출하는 돌기 또는 돌출부가 특히 디바이스 영역에서, 웨이퍼의 전측 상에 존재할 수도 있다.
외부 자극 및 보호막에 외부 자극을 인가하는 프로세스는 상기에 상세히 설명된 특성, 특징 및 특징부를 가질 수도 있다.
특히, 보호막에 외부 자극을 인가하는 것은 보호막을 가열하는 것 및/또는 보호막을 냉각하는 것 및/또는 보호막에 진공을 인가하는 것 및/또는 예를 들어, 레이저빔을 사용하여, 광과 같은 방사선을 보호막에 조사하는 것을 포함하거나 이들로 이루어질 수도 있다.
외부 자극은 화학 화합물 및/또는 전자 또는 플라즈마 조사 및/또는 기계적 처리, 예로서 압력, 마찰 또는 초음파 인가, 및/또는 정전기일 수도 있고 또는 이들을 포함할 수도 있다.
특히 바람직하게는, 보호막에 외부 자극을 인가하는 것은 보호막을 가열하는 것을 포함하거나 이루어진다. 예를 들어, 보호막에 외부 자극을 인가하는 것은 보호막을 가열하는 것 및 보호막에 진공을 인가하는 것을 포함하거나 이들로 이루어질 수도 있다. 이 경우에, 진공은 보호막을 가열하는 동안 그리고/또는 보호막을 가열하기 전에 그리고/또는 보호막을 가열한 후에 보호막에 인가될 수도 있다.
보호막에 외부 자극을 인가하는 것이 보호막을 가열하는 것을 포함하거나 이루어지면, 방법은 가열 프로세스 후에 보호막이 냉각되게 하는 것을 더 포함할 수도 있다. 특히, 보호막은 그 초기 온도로, 즉 가열 프로세스 전의 그 온도로 냉각되도록 허용될 수도 있다. 보호막은 일 측과는 반대측에 있는 웨이퍼의 측, 즉 웨이퍼 후면측을 처리하기 전에, 예를 들어 그 초기 온도로 냉각되도록 허용될 수도 있다.
일 측과는 반대측에 있는 웨이퍼의 측을 처리하는 것은 상기에 상세히 설명된 방식으로 수행될 수도 있다.
웨이퍼의 일 측에 보호막을 도포하는 동안 그리고/또는 웨이퍼의 일 측에 보호막을 도포한 후에, 외부 자극이 보호막에 인가되어, 보호막은 웨이퍼의 일 측에 부착되게 된다. 보호막을 웨이퍼 상의 그 위치에 유지하는, 보호막과 웨이퍼 사이의 부착력이 따라서 외부 자극의 인가를 통해 발생된다. 특히, 보호막에 외부 자극을 인가함으로써, 포지티브 끼워맞춤부(positive fit)와 같은 형상 끼워맞춤부(form fit) 및/또는 접착 결합과 같은 재료 결합이 보호막과 웨이퍼 사이에 형성될 수도 있다. 게다가, 보호막은 접착층에 의해 웨이퍼에 부착된다. 이 방식으로, 웨이퍼로의 보호막의 부착이 더 향상된다.
접착층은 보호막의 전면의 주변 영역에만 제공되기 때문에, 보호막 및 웨이퍼가 접착층에 의해 서로 부착되어 있는 영역은, 접착층이 보호막의 전체 전면 상에 제공되는 경우에 비교하여 상당히 감소된다. 따라서, 보호막은 웨이퍼로부터 더 용이하게 탈착될 수 있고, 웨이퍼의, 특히 그 전측에 형성된 돌기의 손상의 위험이 상당히 감소된다.
본 발명의 방법은 따라서 디바이스 영역을 갖는 웨이퍼의 신뢰적이고 효율적인 처리를 가능하게 하여, 웨이퍼의 오염 및 손상의 임의의 위험을 최소화한다.
접착층의 접착제는 열, UV 방사선, 전기장 및/또는 화학 작용제와 같은 외부 자극에 의해 경화가능할 수도 있다. 이 방식으로, 보호막은 처리 후에 웨이퍼로부터 특히 용이하게 제거될 수 있다. 외부 자극은 그 접착력을 저하시켜, 따라서 보호막의 용이한 제거를 허용하기 위해, 접착제에 인가될 수도 있다.
예를 들어, 접착층은 실질적으로 환형 형상, 개방형 직사각형 형상 또는 개방형 정사각형 형상을 가질 수도 있다.
완충층이 그 전면과는 반대측에 있는 보호막의 후면에 부착될 수도 있다.
완충층은 상기에 상세히 설명된 특성, 특징 및 특징부를 가질 수도 있다. 완충층이 상기에 상세히 설명된 바와 동일한 방식으로 보호막의 후면에 부착될 수도 있다. 완충층에 관하여 상기에 제공된 개시내용이 완전히 적용된다.
보호막의 후면에 완충층을 부착하는 것은, 돌기 또는 돌출부가 특히 디바이스 영역에서, 웨이퍼의 일 측에 존재하면 특히 유리하다. 이 경우에, 돌기 또는 돌출부는 웨이퍼 전측의 표면 구조 또는 토포그래피를 규정하여, 이 측을 불균일하게 한다.
완충층이 보호막의 후면에 부착되면, 이러한 돌기는 완충층 내에 매립될 수 있다. 따라서, 그라인딩, 절단 또는 폴리싱와 같은 후속 웨이퍼 처리 단계에서 돌기의 존재로부터 발생하는 표면 불균일부의 임의의 부정적인 영향이 제거될 수 있다. 특히, 완충층은 이러한 처리 동안 압력의 특히 균일하고 균질한 분포를 성취하는 것에 상당히 기여할 수 있다. 완충층 내에 돌기를 매립함으로써, 돌기는 웨이퍼 처리 동안, 예를 들어 그라인딩 단계에서 임의의 손상으로부터 신뢰적으로 보호된다.
완충층은 보호막의 후면에 부착될 수도 있어, 완충층의 후면이 일 측과는 반대측에 있는 웨이퍼의 측과 실질적으로 평행하게 된다.
완충층은 UV 방사선, 열, 전기장 및/또는 화학 작용제와 같은 외부 자극에 의해 경화가능할 수도 있다.
방법은 웨이퍼의 일 측에 보호막을 도포한 후에, 완충층을 경화시키기 위해 완충층에 외부 자극을 인가하는 것을 더 포함할 수도 있다.
베이스 시트가 완충층의 후면에 부착될 수도 있다.
베이스 시트는 상기에 상세히 설명된 특성, 특징 및 특징부를 가질 수도 있다. 베이스 시트가 상기에 상세히 설명된 바와 동일한 방식으로 완충층의 후면에 부착될 수도 있다. 베이스 시트에 관하여 상기에 제공된 개시내용이 완전히 적용된다.
베이스 시트의 전면은 완충층의 후면과 접촉할 수도 있다. 그 전면과는 반대측에 있는 베이스 시트의 후면은 일 측과는 반대측에 있는 웨이퍼의 측과 실질적으로 평행할 수도 있다.
이 경우에, 베이스 시트의 평면 후면은 웨이퍼의 후면측과 실질적으로 평행하기 때문에, 예를 들어, 그라인딩 장치의 그라인딩 휠에 의한, 그라인딩과 같은 처리 동안 웨이퍼에 인가된 압력은 웨이퍼에 걸쳐 균일하고 균질하게 분포되어, 따라서 상기에 상세히 설명된 바와 같이, 패턴 전사의 임의의 위험을 최소화한다. 또한, 베이스 시트의 편평한 균일한 후면과 웨이퍼의 후면측의 실질적으로 평행한 정렬은 그라인딩 단계가 고도의 정밀도로 수행되게 하여, 따라서 그라인딩 후에 특히 균일하고 균질한 웨이퍼의 두께를 성취한다.
또한, 보호막은 웨이퍼 전측과 완충층 사이의 추가의 완충부 또는 버퍼로서 작용하고, 따라서 그라인딩과 같은 처리 동안 압력의 균일하고 균질한 분포에 또한 기여한다. 따라서, 처리 동안 웨이퍼의 패턴 전사 또는 파괴가 신뢰적으로 방지될 수 있다.
일 측과는 반대측에 있는 웨이퍼의 측을 처리하는 것은, 웨이퍼의 두께를 조정하기 위해 일 측과는 반대측에 있는 웨이퍼의 측을 그라인딩하는 것을 포함하거나 이루어질 수도 있다.
일 측과는 반대측에 있는 웨이퍼의 측을 처리하는 것은, 예를 들어 일 측과는 반대측에 있는 웨이퍼의 측을 그라인딩한 후에, 일 측과는 반대측에 있는 웨이퍼의 측을 폴리싱하는 것을 포함하거나 폴리싱하는 것으로 이루어질 수도 있다.
웨이퍼의 일 측에 적어도 하나의 분할선이 형성될 수도 있다. 복수의 분할선이 웨이퍼의 일 측에 형성될 수도 있다. 하나 이상의 분할선은 디바이스 영역에 형성된 디바이스들을 분할한다.
일 측과는 반대측에 있는 웨이퍼의 측을 처리하는 것은, 예를 들어 일 측과는 반대측에 있는 웨이퍼의 측을 그라인딩한 후에, 적어도 하나의 분할선을 따라 웨이퍼 재료를 제거하는 것을 포함하거나 이루어질 수도 있다. 복수의 분할선이 웨이퍼의 일 측에 형성되면, 일 측과는 반대측에 있는 웨이퍼의 측을 처리하는 것은, 예를 들어 일 측과는 반대측에 있는 웨이퍼의 측을 그라인딩한 후에, 복수의 분할선의 각각을 따라 웨이퍼 재료를 제거하는 것을 포함하거나 이루어질 수도 있다.
웨이퍼 재료는 웨이퍼의 전체 두께 전체에 걸쳐 적어도 하나의 분할선을 따라 제거될 수도 있다. 이 경우에, 웨이퍼는 웨이퍼 재료 제거 프로세스에 의해 복수의 칩 또는 다이로 적어도 하나의 분할선을 따라 분할된다.
대안적으로, 웨이퍼 재료는 웨이퍼의 두께 중 일부만을 따라 적어도 하나의 분할선을 따라 제거될 수도 있다. 예를 들어, 웨이퍼 재료는 웨이퍼의 두께의 20% 이상, 30% 이상, 40% 이상, 50% 이상, 60% 이상, 70% 이상, 80% 이상, 또는 90% 이상을 따라 제거될 수도 있다.
이 경우에, 웨이퍼를 분할하는, 즉 완전히 분할하는 프로세스는 예를 들어, 파괴 프로세스를 채택하고, 예를 들어 확장 테이프를 사용하여, 웨이퍼에 외력을 인가함으로써, 또는 기계적 절단 또는 다이싱 프로세스, 레이저 절단 또는 다이싱 프로세스 또는 플라즈마 절단 또는 다이싱 프로세스와 같은, 절단 또는 다이싱 프로세스를 채택함으로써 수행될 수도 있다. 예를 들어, 보호막을 방사상으로 확장시킴으로써, 즉 확장 테이프로서 보호막을 사용함으로써, 외력이 웨이퍼에 인가될 수도 있다. 또한, 이들 프로세스의 2개 이상의 조합이 또한 채용될 수도 있다.
웨이퍼 재료는 적어도 하나의 분할선을 따라 기계적으로 제거될 수도 있다. 특히, 웨이퍼 재료는 예를 들어, 블레이드 다이싱 또는 소잉에 의해, 적어도 하나의 분할선을 따라 웨이퍼를 기계적으로 절단함으로써 적어도 하나의 분할선을 따라 제거될 수도 있다. 이 경우에, 웨이퍼는 그 후면측으로부터 절단된다.
대안적으로 또는 게다가, 웨이퍼 재료는 레이저 절단에 의해 그리고/또는 플라즈마 절단에 의해 적어도 하나의 분할선을 따라 제거될 수도 있다.
웨이퍼는 단일의 기계적 절단 단계, 단일의 레이저 절단 단계 또는 단일의 플라즈마 절단 단계에서 절단될 수도 있다. 대안적으로, 웨이퍼는 기계적 절단 및/또는 레이저 절단 및/또는 플라즈마 절단 단계의 시퀀스에 의해 절단될 수도 있다.
레이저 절단은 예를 들어, 어블레이션 레이저 절단에 의해 그리고/또는 스텔스 레이저 절단에 의해, 즉 상기에 상세히 설명된 바와 같이, 레이저빔의 인가에 의해 웨이퍼 내에 개질된 구역을 형성함으로써, 그리고/또는 레이저빔의 인가에 의해 웨이퍼 내에 복수의 구멍 구역을 형성함으로써 수행될 수도 있다. 이들 구멍 구역의 각각은 개질된 구역 및 웨이퍼의 표면으로 개방되어 있는 개질된 구역 내의 공간으로 구성될 수도 있다.
이러한 스텔스 레이저 절단 또는 스텔스 다이싱 프로세스에서, 펄스화된 레이저빔이 일 측과는 반대측에 있는 웨이퍼의 측으로부터 웨이퍼에 인가될 수도 있고, 웨이퍼는 펄스화된 레이저빔에 대해 투명한 재료로 제조되고, 적어도 하나의 분할선을 따라 웨이퍼 내에 복수의 개질된 구역을 형성하기 위해, 펄스화된 레이저빔의 초점이 일 측과는 반대측에 있는 웨이퍼의 측으로부터 웨이퍼의 일 측을 향하는 방향으로, 일 측과는 반대측에 있는 웨이퍼의 측으로부터 일정 거리에 위치된 상태에서, 적어도 하나의 분할선을 따라 적어도 복수의 위치에서 웨이퍼에 펄스화된 레이저빔이 인가되고,
방법은 웨이퍼 내에 복수의 개질된 구역을 형성한 후에, 적어도 하나의 분할 라인을 따라 웨이퍼를 분할하는 것을 포함할 수도 있다. 웨이퍼를 분할하는 프로세스는 예를 들어, 파괴 프로세스를 채택하고, 예를 들어 확장 테이프를 사용하여, 웨이퍼에 외력을 인가함으로써, 또는 기계적 절단 또는 다이싱 프로세스, 레이저 절단 또는 다이싱 프로세스 또는 플라즈마 절단 또는 다이싱 프로세스와 같은, 절단 또는 다이싱 프로세스를 채택함으로써 다양한 방식으로 수행될 수도 있다. 예를 들어, 이하에 더 상세히 설명되는 바와 같이, 보호막을 방사상으로 확장시킴으로써, 즉 확장 테이프로서 보호막을 사용함으로써, 외력이 웨이퍼에 인가될 수도 있다. 또한, 이들 프로세스의 2개 이상의 조합이 또한 채용될 수도 있다.
보호막은 확장가능할 수 있다. 이 경우에, 보호막은 디바이스들을 서로 분리하기 위해 사용될 수도 있다. 특히, 방법은 일 측과는 반대측에 있는 웨이퍼의 측을 처리한 후에, 디바이스들을 서로 분리하기 위해 보호막을 방사상으로 확장시키는 것을 더 포함할 수도 있다.
예를 들어, 웨이퍼는 예를 들어, 기계적 절단 프로세스, 레이저 절단 프로세스 또는 플라즈마 절단 프로세스에 의해 완전히 분할될 수도 있다. 그 후에, 칩 또는 다이의 형태일 수도 있는 완전히 분할된 디바이스는 보호막을 방사상으로 확장시킴으로써 서로로부터 이격하여 이동될 수도 있어, 이에 의해 인접한 디바이스들 사이의 거리를 증가시킨다.
대안적으로, 웨이퍼는 스텔스 레이저 절단 또는 스텔스 다이싱 프로세스를 받게 될 수도 있다. 그 후에, 웨이퍼는 개질된 구역이 보호막을 방사상으로 확장시킴으로써 형성되는 적어도 하나의 분할선을 따라 분할될, 예를 들어 파단될 수도 있어, 이에 의해 개별 칩 또는 다이를 얻는다.
보호막을 방사상으로 확장시키는 것에 대안으로서, 개별 확장 테이프는 예를 들어, 보호막을 제거한 후에 웨이퍼 전측 또는 후면측에 부착될 수도 있다. 그 후에, 디바이스는 확장 테이프를 방사상으로 확장시킴으로써 서로 분리될 수도 있다.
방법은 예를 들어, 웨이퍼의 후면측을 그라인딩한 후에, 확장 테이프와 같은 확장가능 접착 테이프를 웨이퍼 후면측에 부착하는 것을 포함할 수도 있다. 웨이퍼 후면측에 접착 테이프를 부착하기 전 또는 후에, 보호막은 웨이퍼 전측을 노출하기 위해 제거될 수도 있다.
방법은 예를 들어, 웨이퍼 후면측에 접착 테이프를 부착하고 그리고/또는 보호막을 제거한 후에, 적어도 하나의 분할선을 따라 웨이퍼 재료를 제거하는 것을 포함할 수도 있다. 웨이퍼 재료는 웨이퍼 전측으로부터 적어도 하나의 분할선을 따라 제거될 수도 있다.
적어도 하나의 분할선을 따라 웨이퍼 재료를 제거하는 것은 상기에 상세히 설명된 방식으로 수행될 수도 있다. 예를 들어, 웨이퍼는 웨이퍼 전측으로부터 적어도 하나의 분할선을 따라 절단될 수도 있고, 또는 스텔스 레이저 절단 또는 스텔스 다이싱 프로세스는 웨이퍼 전측으로부터 적어도 하나의 분할선을 따라 수행될 수도 있다.
적어도 하나의 분할선을 따라 웨이퍼 재료를 제거한 후에 또는 스텔스 레이저 절단 또는 스텔스 다이싱 프로세스를 수행한 후에, 디바이스는 예를 들어, 접착 테이프를 방사상으로 확장시킴으로써, 서로 분리될 수도 있다.
이하, 본 발명의 비한정적인 예가 도면을 참조하여 설명된다.
도 1은 본 발명의 방법에 의해 처리될 웨이퍼를 도시하고 있는 단면도.
도 2는 도 1에 도시되어 있는 웨이퍼의 사시도.
도 3은 본 발명에 따른 웨이퍼를 처리하는 방법에 사용될 보호 시팅의 실시예를 도시하고 있는 단면도.
도 4는 본 발명의 실시예에 따른 웨이퍼를 처리하는 방법에서 도 1에 도시되어 있는 웨이퍼에 도 3에 도시되어 있는 보호 시팅을 도포하는 단계를 도시하고 있는 단면도.
도 5는 본 발명의 다른 실시예에 따른 웨이퍼를 처리하는 방법에서 도 1에 도시되어 있는 웨이퍼에 도 3에 도시되어 있는 보호 시팅을 도포하는 단계를 도시하고 있는 단면도.
도 6은 웨이퍼에 보호 시팅을 부착하는 단계의 결과를 도시하고 있는 단면도.
도 7은 도 6에 도시되어 있는 웨이퍼 및 보호 시팅의 배열의 사시도.
도 8은 도 6 및 도 7에 도시되어 있는 웨이퍼 상에 수행된 절단 단계를 도시하고 있는 단면도.
도 9는 본 발명의 다른 실시예에 따른 웨이퍼를 처리하는 방법에서 웨이퍼에 보호막을 부착하는 단계의 결과를 도시하고 있는 단면도.
도 10은 도 9에 도시되어 있는 웨이퍼 상에 수행된 절단 단계를 도시하고 있는 단면도.
도 11은 도 10에 도시되어 있는 절단 단계 후에 수행된 디바이스 분리 단계를 도시하고 있는 단면도.
도 12는 도 9에 도시되어 있는 웨이퍼 상에 수행된 스텔스 다이싱 단계를 도시하고 있는 단면도.
도 13은 본 발명의 다른 실시예에 따른 웨이퍼를 처리하는 방법에서 웨이퍼 재료를 제거하는 단계의 결과를 도시하고 있는 단면도.
도 14는 도 13에 도시되어 있는 웨이퍼에 보호막을 부착하는 단계의 결과를 도시하고 있는 단면도.
도 15a는 도 13에 도시되어 있는 웨이퍼의 평면도.
도 15b는 웨이퍼 재료를 제거하는 수정된 단계의 결과를 도시하고 있는 웨이퍼의 평면도.
도 16은 도 14에 도시되어 있는 웨이퍼의 후면측을 그라인딩하는 단계의 결과를 도시하고 있는 단면도.
도 17은 도 16에 도시되어 있는 웨이퍼에 접착 테이프를 부착하는 단계의 결과를 도시하고 있는 단면도.
도 18은 도 17에 도시되어 있는 부착 단계 후에 수행된 디바이스 분리 단계를 도시하고 있는 단면도.
도 19는 본 발명의 방법에 의해 처리될 웨이퍼를 도시하고 있는 단면도.
도 20은 본 발명의 방법의 다른 실시예에 따른 웨이퍼에 보호막을 도포하는 단계를 도시하고 있는 단면도.
도 21은 도 20에 도시되어 있는 실시예에 따른 웨이퍼에 보호막을 도포하는 단계를 도시하고 있는 사시도.
도 22는 웨이퍼에 보호막을 부착하는 단계의 결과를 도시하고 있는 단면도.
도 23은 도 22에 도시되어 있는 웨이퍼의 후면측을 그라인딩하는 단계의 결과를 도시하고 있는 단면도.
도 24는 도 23에 도시되어 있는 웨이퍼 상에 수행된 절단 단계를 도시하고 있는 단면도.
도 25는 도 24에 도시되어 있는 절단 단계 후에 수행된 디바이스 분리 단계를 도시하고 있는 단면도.
도 26은 도 23에 도시되어 있는 웨이퍼에 접착 테이프를 부착하는 단계의 결과를 도시하고 있는 단면도.
도 27은 도 26에 도시되어 있는 웨이퍼 상에 수행된 절단 단계를 도시하고 있는 단면도.
본 발명의 바람직한 실시예들이 이제 첨부 도면을 참조하여 설명될 것이다. 바람직한 실시예들은 웨이퍼(W)를 처리하기 위한 방법에 관한 것이다.
웨이퍼(W)는 예를 들어, 그 전측(1)의 표면에 형성된 MEMS 디바이스를 갖는 MEMS 웨이퍼일 수 있다(도 1 참조). 그러나, 웨이퍼(W)는 MEMS 웨이퍼에 한정되는 것은 아니고, 또한 그 전측(1)에 형성된, 바람직하게는 솔리드-스테이트 촬상 디바이스로서 CMOS 디바이스를 갖는 CMOS 웨이퍼 또는 전측(1) 상에 다른 유형의 디바이스를 갖는 웨이퍼일 수도 있다.
웨이퍼(W)는 반도체, 예를 들어 실리콘(Si)으로 제조될 수도 있다. 이러한 실리콘 웨이퍼(W)는 실리콘 기판 상에, IC(integrated circuit: 집적 회로) 및 LSI(large scale integration: 고밀도 집적 회로)와 같은 디바이스를 포함할 수 있다. 대안적으로, 웨이퍼는 예를 들어, 세라믹, 유리 또는 사파이어의 무기 재료 기판 상에, LED(light emitting diode: 발광 다이오드)와 같은 광학 디바이스를 형성함으로써 구성된 광학 디바이스 웨이퍼일 수도 있다. 웨이퍼(W)는 이에 한정되는 것은 아니고, 임의의 다른 방식으로 형성될 수 있다. 더욱이, 또한 전술된 예시적인 웨이퍼 디자인의 조합이 가능하다.
웨이퍼(W)는 ㎛ 범위의, 바람직하게는 625 내지 925 ㎛의 범위의 그라인딩전 두께를 가질 수 있다.
웨이퍼(W)는 바람직하게는 원형 형상을 나타낸다. 그러나, 웨이퍼(W)의 형상은 특히 한정되는 것은 아니다. 다른 실시예에서, 웨이퍼(W)는 예를 들어, 난형 형상, 타원형 형상 또는 직사각형 형상 또는 정사각형 형상과 같은 다각형 형상을 가질 수도 있다.
웨이퍼(W)에는 그 전측(1)에 형성된, 스트리트(street)라 또한 명명되는 복수의 교차 분할선(11)(도 2 참조)이 제공되어, 이에 의해 전술된 것들과 같은 디바이스(27)가 각각 형성되어 있는 복수의 직사각형 구역으로 웨이퍼(W)를 분할한다. 이들 디바이스(27)는 웨이퍼(W)의 디바이스 영역(2)에 형성된다. 원형 웨이퍼(W)의 경우에, 이 디바이스 영역(2)은 바람직하게는 원형이고 웨이퍼(W)의 외주와 동심으로 배열된다.
디바이스 영역(2)은 도 1 및 도 2에 개략적으로 도시되어 있는 바와 같이, 환형 주변 가장자리 영역(3)에 의해 둘러싸인다. 이 주변 가장자리 영역(3)에는, 디바이스가 형성되지 않는다. 주변 가장자리 영역(3)은 바람직하게는 디바이스 영역(2) 및/또는 웨이퍼(W)의 외주에 동심으로 배열된다. 주변 가장자리 영역(3)의 방사상 연장폭은 mm 범위일 수 있고, 바람직하게는 1 내지 3 mm의 범위이다.
웨이퍼(W)는 전측(1)과는 반대측에 있는 후면측(6)을 더 갖는다(도 1 참조). 후면측(6)은 예를 들어, 도 1에 개략적으로 도시되어 있는 바와 같이, 웨이퍼(W)의 두께 방향을 따라 돌출하는 복수의 돌기(14)를 갖는다. 돌기(14)는 예를 들어, 표면 불균일부 또는 조면화부, 범프, 광학 요소, 예를 들어 광학 렌즈, 다른 구조체 등일 수도 있다. 웨이퍼(W)의 두께 방향에서 돌기(14)의 높이는 예를 들어, 5 내지 300 ㎛의 범위일 수도 있다. 예를 들어, 도 1에 도시되어 있는 돌기(14)는 실제 축척대로 도시되어 있는 것은 아니라, 더 양호한 제시성을 위해 확대 형태로 도시되어 있다.
이하, 본 발명의 실시예에 따른 웨이퍼(W)를 처리하는 방법이 도 1 내지 도 8을 참조하여 설명될 것이다.
도 1은 본 발명의 방법에 의해 처리될 웨이퍼(W)의 단면도를 도시하고 있다. 도 2는 도 1에 단면도로 도시되어 있는 웨이퍼(W)의 사시도를 도시하고 있다. 도 3은 웨이퍼(W)를 처리하는 방법에 사용될 보호 시팅(5)의 단면도를 도시하고 있다.
도 3에 도시되어 있는 바와 같이, 보호 시팅(5)은 베이스 시트(7), 베이스 시트(7)의 전면(17)에 도포된 완충층(13), 그 후면이 완충층(13)에 부착되어 있는 보호막(4), 및 그 후면과는 반대측에 있는 보호막(4)의 전면(4a)의 부분에 부착된 접착층(9)을 포함한다. 특히, 접착층(9)은 환형 형상을 갖고, 보호막(4)의 전면(4a)의 원주 또는 주변 영역에만 제공된다. 원주 또는 주변 영역은 보호막(4)의 전면(4a)의 중앙 영역을 둘러싼다.
베이스 시트(7) 및 완충층(13)은 실질적으로 원형 형상을 갖는다. 베이스 시트(7) 및 완충층(13)의 외경은 서로 그리고 접착층(9)의 외경에 실질적으로 동일하다.
베이스 시트(7)는 예를 들어, 500 내지 1000 ㎛의 범위의 두께를 가질 수도 있다. 보호막(4)은 5 내지 200 ㎛의 범위의 두께를 가질 수도 있다. 완충층(13)은 10 내지 300 ㎛의 범위, 바람직하게는 50 내지 200 ㎛의 두께를 가질 수도 있다.
완충층(13)은 UV 방사선, 열, 전기장 및/또는 화학 작용제와 같은 외부 자극에 의해 경화가능하다. 특히, 완충층(13)은 DISCO Corporation에 의한 ResiFlat 또는 DENKA에 의한 TEMPLOC과 같은 경화성 수지로 형성될 수도 있다.
보호 시팅(5)은 보호막(4)과 그 전면(17)에 도포된 완충층(13)을 갖는 베이스 시트(7)를 적층함으로써 형성된다.
도 4는 웨이퍼(W)의 후면측(6)에 보호막(4)의 전면(4a)을 도포하는 단계를 도시하고 있다.
도 4에 도시되어 있는 바와 같이, 환형 접착층(9)은 환형 프레임(25)의 내경보다 큰 외경을 갖는다. 또한, 환형 접착층(9)은 웨이퍼(W)의 외경보다 작지만 디바이스 영역(2)의 외경보다 큰 내경을 갖는다. 따라서, 접착층(9)의 접착제는 웨이퍼(W)의 전측(1)의 주변 가장자리 영역(3)에 대응하는 웨이퍼(W)의 후면측(6)의 주변부와만 접촉하게 되는 것이 신뢰적으로 보장될 수 있다.
웨이퍼(W)에 보호 시팅(5)을 도포하기 전에, 보호 시팅(5)의 주변부는 환형 프레임(25) 상에 장착된다. 또한, 그 전면(17)과는 반대측에 있는 베이스 시트(7)의 후면(18)은 척 테이블(20) 상에 배치된다. 그 후에, 도 4에 화살표에 의해 지시되어 있는 바와 같이, 웨이퍼(W)는 척 테이블(20) 상에 배치된 보호 시팅(5)에 도포되어, 이에 의해 보호막(4)의 전면(4a)을 웨이퍼(W)의 후면측(6)에 도포하고 보호막(4)을 접착층(9)에 의해 후면측(6)의 주변부에 부착한다. 또한, 웨이퍼(W)의 후면측(6) 상에 돌출하는 돌기(14)는 도 6에 개략적으로 도시되어 있는 바와 같이, 완충층(13) 내에 매립된다.
보호막(4)은 돌기(14)를 커버하고, 따라서 손상 또는 오염에 대해 이들을 보호한다. 또한, 보호막(4)은 이하에 상세히 설명되는 바와 같이, 후속의 절단 단계에서 부가의 완충부 또는 버퍼로서 작용한다.
접착층(9)을 형성하는 접착제는 열, UV 방사선, 전기장 및/또는 화학 작용제와 같은 외부 자극에 의해 경화가능할 수도 있다. 이 방식으로, 보호 시팅(5)은 처리 후에 웨이퍼(W)로부터 특히 용이하게 제거될 수 있다.
특히, 접착제는 아크릴 수지 또는 에폭시 수지일 수도 있다. 접착제를 위한 UV 경화성 수지의 바람직한 예는 예를 들어, 우레탄 아크릴레이트 올리고머이다.
또한, 접착제는 예를 들어, 수용성 수지일 수도 있다.
보호막(4)은 폴리올레핀으로 제조된다. 예를 들어, 보호막(4)은 폴리에틸렌(PE) 또는 폴리프로필렌(PP)으로 제조될 수도 있다.
보호막(4)은 유연성이고, 그 원래 직경의 대략 3배까지 확장가능하다.
보호 시팅(5)에 웨이퍼(W)를 도포할 때, 보호막(4)은 도 6에 개략적으로 도시되어 있는 바와 같이, 돌기(14)의 윤곽을 밀접하게 따르기 위해, 예를 들어 그 원래 직경의 대략 3배까지 확장된다.
베이스 시트(7)의 후면(18)은 도 6에 점선 화살표에 의해 지시되어 있는 바와 같이, 웨이퍼(W)의 전면(1)과 실질적으로 평행하다.
보호 시팅(5)은 웨이퍼(W)의 후면측(6)에 도포되어, 보호막(4)의 전면(4a)의 중앙 영역, 즉 환형 접착층(9) 내부의 전면(4a)의 영역이 웨이퍼(W)의 후면측(6)과 직접 접촉하게 된다(도 4 및 도 6 참조). 따라서, 어떠한 재료도, 특히 어떠한 접착제도 보호막(4)의 전면(4a)의 중앙 영역과 웨이퍼(W)의 후면측(7) 사이에 존재하지 않는다.
웨이퍼(W)의 후면측(6)에 보호 시팅(5)을 도포한 후에, 외부 자극이 보호막(4)에 인가되어, 보호막(4), 및 따라서 보호 시팅(5)이 웨이퍼(W)의 후면측(6)에 부착되게, 즉 완전히 부착되게 된다.
보호막(4)에 외부 자극을 인가하는 것은 보호막(4)을 가열하는 것 및/또는 보호막(4)을 냉각하는 것 및/또는 보호막(4)에 진공을 인가하는 것 및/또는 예를 들어, 레이저빔을 사용하여, 광과 같은 방사선을 보호막(4)에 조사하는 것을 포함하거나 이들로 이루어질 수도 있다.
외부 자극은 화학 화합물 및/또는 전자 또는 플라즈마 조사 및/또는 기계적 처리, 예로서 압력, 마찰 또는 초음파 인가, 및/또는 정전기일 수도 있고 또는 이들을 포함할 수도 있다.
특히 바람직하게는, 보호막(4)에 외부 자극을 인가하는 것은 보호막(4)을 가열하는 것을 포함하거나 이루어진다. 예를 들어, 보호막(4)에 외부 자극을 인가하는 것은 보호막(4)을 가열하는 것 및 보호막(4)에 진공을 인가하는 것을 포함하거나 이들로 이루어질 수도 있다. 이 경우에, 진공은 보호막(4)을 가열하는 동안 그리고/또는 보호막(4)을 가열하기 전에 그리고/또는 보호막(4)을 가열한 후에 보호막(4)에 인가될 수도 있다.
특히, 보호막(4)은 예를 들어, 60℃ 내지 150℃의 범위의 온도로 척 테이블(20)(도 4 내지 도 6 참조)을 가열함으로써 가열될 수도 있다. 특히 바람직하게는, 척 테이블(20)은 대략 80℃의 온도로 가열된다. 척 테이블(20)은 예를 들어, 1분 내지 10분의 범위의 기간에 걸쳐 가열될 수도 있다.
또한, 압력은 웨이퍼(W)의 후면측(6)에 대해 보호막(4)을 가압하기 위해 보호 시팅(5) 및/또는 웨이퍼(W)에 인가될 수도 있다. 이 목적으로, 롤러, 예를 들어 가열된 롤러와 같은 압력 인가 수단(도시 생략)이 사용될 수도 있다. 가열된 척 테이블(20)을 통해 보호막(4)을 가열하는 것에 추가하여, 또는 그 대안으로서, 열이 이러한 가열된 롤러에 의해 보호막(4)에 인가될 수도 있다.
보호막(4)을 가열함으로써, 가열된 척 테이블(20) 및/또는 가열된 롤러를 사용하여, 보호막(4)은 웨이퍼(W)의 후면측(6)에 부착되는 데, 즉 완전히 부착된다.
특히, 보호막(4)의 전면(4a)의 중앙 영역과 웨이퍼(W)의 후면측(6) 사이의 부착력은 가열 프로세스를 통해 발생된다. 특히, 보호막(4)을 가열함으로써, 형상 끼워맞춤부 및/또는 재료 결합이 이 중앙 영역에서 보호막(4)과 웨이퍼(W) 사이에 형성된다.
또한, 보호막(4)의 전면(4a)의 주변 영역은 접착층(9)에 의해 웨이퍼(W)의 후면측(6)의 주변부에 접착되어, 따라서 보호 시팅(5)의 특히 강인한 신뢰적인 부착을 보장한다.
도 6에 도시되어 있는 보호 시팅(5)의 부착된 상태에서, 웨이퍼(W)의 평면 후면측 표면으로부터 돌출하는 돌기(14)는 보호 시팅(5) 내에 완전히 매립된다.
전술된 방식으로 웨이퍼(W)에 보호 시팅(5)을 부착함으로써, 도 6 및 도 7에 도시되어 있는 바와 같이, 웨이퍼(W), 보호막(4), 완충층(13) 및 베이스 시트(7)로 이루어지는 웨이퍼 유닛이 형성된다.
웨이퍼(W)에 보호 시팅(5)을 부착하는 대안적인 접근법이 도 5에 도시되어 있다.
특히, 이 도면에 도시되어 있는 바와 같이, 웨이퍼(W)의 전측(1)은 후면측(6)이 상향으로 배향되도록 척 테이블(20) 상에 배치될 수도 있다. 그 후에, 보호 시팅(5)은 도 5에 화살표에 의해 지시되어 있는 바와 같이, 척 테이블(20) 상에 유지된 웨이퍼(W)의 후면측(6)에 도포되어 부착될 수도 있어, 돌기(14)가 완충층(13) 내에 매립되고 베이스 시트(7)의 후면(18)이 웨이퍼(W)의 전측(1)과 실질적으로 평행하게 된다. 웨이퍼(W)와 보호 시팅(5)을 서로 부착하는 이 대안적인 단계는 예를 들어, 진공 챔버, 예를 들어 전술된 진공 챔버와 같은 진공 장착기 내에서 수행될 수 있다.
웨이퍼(W)와 보호 시팅(5)을 서로 부착한 후에, 다른 외부 자극이 완충층(13)을 경화시키기 위해 완충층(13)에 인가된다. 예를 들어, 열 경화가능한, 예를 들어 열경화성 완충층(13)의 경우에, 완충층(13)은 오븐 내에서 가열에 의해 경화될 수도 있다. UV 경화성 완충층(13)의 경우에, PET 또는 유리와 같은, 이 유형의 방사선에 대해 투명한 베이스 시트 재료가 사용되면, 완충층(13)은 UV 방사선의 인가에 의해, 예를 들어 베이스 시트(7)를 통해 경화된다.
따라서, 돌기(14)는 경화된 완충층(13) 내에 견고하게 유지되고, 베이스 시트 후면(18)과 패턴측(1)의 실질적으로 평행한 상대 정렬이 추가의 처리 전체에 걸쳐 특히 신뢰적으로 유지된다.
그러나, 전술된 완충층(13)을 경화시키는 단계는 선택적이라는 것이 주목되어야 한다. 대안적으로, 완충층(13)은 비경화성 접착제, 비경화성 수지 또는 비경화성 겔과 같은 비경화성 재료로 형성될 수도 있고, 또는 완충층(13)은 경화성 재료로 형성되지만 웨이퍼(W)의 처리 방법에서 경화되지 않을 수도 있다.
그 후에, 완충층(13)을 경화시키는 선택적 단계 후에, 웨이퍼(W)의 전측(1)은 평면 편평한 표면인 베이스 시트(7)의 후면(18)이 척 테이블(20)(도 6 참조)의 상부면에 배치되어 있는 상태에서 처리된다. 특히, 처리 단계는 웨이퍼(W)의 전측(1)을 절단하는, 예를 들어 분할선(11)을 따라 웨이퍼(W)를 절단하는 단계를 포함하거나 이루어질 수도 있다. 이 방식으로, 웨이퍼(W)는 개별 칩 또는 다이로 분할될 수 있고, 각각의 칩 또는 다이는 각각의 디바이스(27)(도 2 참조)를 갖는다.
분할선(11)을 따라 웨이퍼(W)를 절단하는 단계는 도 8에 점선에 의해 지시되어 있다. 이 도면에 도시되어 있는 바와 같이, 본 실시예에서, 웨이퍼(W)는 그 전측(1)으로부터 절단된다. 웨이퍼(W)의 절단은 기계적 절단에 의해, 예를 들어 블레이드 다이싱 또는 소잉에 의해, 및/또는 레이저 절단에 의해 및/또는 플라즈마 절단에 의해 수행될 수도 있다. 예를 들어, 레이저 절단은 레이저 어블레이션에 의해 또는 레이저 조사에 의해 분할선(11)을 따라 웨이퍼(W) 내부에 개질층을 형성함으로써 수행될 수도 있다. 웨이퍼(W)는 단일의 기계적 절단 단계, 단일의 레이저 절단 단계 또는 단일의 플라즈마 절단 단계에서 절단될 수도 있다. 대안적으로, 웨이퍼(W)는 기계적 절단 및/또는 레이저 절단 및/또는 플라즈마 절단 단계의 시퀀스에 의해 절단될 수도 있다. 더욱이, 절단 프로세스는 상이한 절단폭을 갖는 절단 단계의 시퀀스를 사용하여 수행될 수도 있다.
절단 장치(도시 생략)의 부분을 형성할 수도 있는 척 테이블(20)의 상부면 상에 배치된 베이스 시트(7)의 평면 후면(18)은 웨이퍼(W)의 전측(1)과 실질적으로 평행하기 때문에, 절단 프로세스 동안 예를 들어 절단 블레이드 또는 쏘우(saw)에 의해 웨이퍼(W)에 인가된 압력은 웨이퍼(W)에 걸쳐 균일하게 그리고 균질하게 분포된다. 따라서, 웨이퍼(W)의 임의의 파괴 위험이 최소화될 수 있다. 또한, 베이스 시트(7)의 편평한 균일한 후면(18)과 웨이퍼(W)의 전측(1)의 실질적으로 평행한 정렬은 절단 단계가 고도의 정밀도로 수행되게 하여, 따라서 최종 칩 또는 다이의 특히 양호하게 규정된 균일한 형상 및 크기를 성취한다.
보호막(4)은 웨이퍼(W)의 후면측(6)에 형성된 돌기(14)를 커버하고, 따라서 예를 들어 완충층(13)을 형성하는 재료의 잔류물에 의한, 손상 및 오염으로부터 돌기(14)를 보호한다. 더욱이, 보호막(4)은 웨이퍼(W)의 후면측(6)과 완충층(13) 사이의 부가의 완충부 또는 버퍼로서 기능하고, 따라서 절단과 같은 처리 동안 압력의 균일하고 균질한 분포에 또한 기여한다. 따라서, 절단 프로세스 동안 웨이퍼(W)의 파괴가 특히 신뢰적으로 방지될 수 있다.
칩 또는 다이가 절단 단계에서 서로로부터 완전히 분할된 후에, 이들은 픽업 디바이스(도시 생략)에 의해 픽업될 수도 있다.
이 픽업 단계를 수행하기 전에, 베이스 시트(7) 및 완충층(13)은 분할된 웨이퍼(W)로부터 함께 제거될 수도 있어, 칩 또는 다이가 보호막(4) 상에 잔류하게 된다. 이 방식으로, 분리된 다이 또는 칩은 특히 간단하고 효율적인 방식으로 보호막(4)으로부터 픽업될 수 있다. 예를 들어, 보호막(4)은 확장 드럼 등을 사용하여 방사상으로 확장될 수도 있어, 이에 의해 인접한 칩 또는 다이 사이의 간극을 증가시키고 따라서 픽업 프로세스를 용이하게 한다. 보호막(4)이 중앙 영역 및 보호막(4)의 전면(4a)의 주변 영역에서 웨이퍼(W)의 후면측(6)에 부착되기 때문에, 외부 자극의 인가에 의해 그리고 접착층(9)에 의해 각각, 서로로부터 칩 또는 다이를 분리하는 이 프로세스는 특히 신뢰적이고 효율적인 방식으로 수행될 수 있다.
완충층(13)은 경화 후에 어느 정도의 압축성, 탄성 및/또는 가요성, 예를 들어 고무와 같은 거동을 나타낼 수도 있어, 따라서 웨이퍼(W)로부터 그 특히 용이한 제거를 허용한다. 대안적으로 또는 부가적으로, 고온수와 같은 다른 외부 자극이 제거 프로세스를 더 용이하게 하기 위해 경화된 완충층(13)을 연화하기 위해, 그 제거 전에 경화된 완충층(13)에 인가될 수도 있다.
보호막(4)은 웨이퍼(W)의 후면측(6) 상에 배열되어 접착층(9)의 접착제가 웨이퍼(W)의 전측(1) 상의 주변 가장자리 영역(3)에 대응하는 후면측(6)의 주변부와만 접촉하게 된다. 어떠한 재료도, 특히 어떠한 접착제도 보호막(4)의 전면(4a)의 중앙 영역과 웨이퍼 후면측(6) 사이에, 즉 보호막(4)과 분리된 칩 또는 다이 사이에 존재하지 않는다. 따라서, 예를 들어 픽업 프로세스에서 칩 또는 다이 상의 접착층(9) 또는 접착제 잔류물의 접착력에 기인하는 칩 또는 다이의 가능한 오염 또는 손상의 위험이 제거된다.
이하, 본 발명의 다른 실시예에 따른 웨이퍼(W)를 처리하는 방법이 도 9 내지 도 12를 참조하여 설명될 것이다.
도 9 내지 도 12의 실시예에 따른 방법은, 보호 시팅(5)보다는 단지 보호막(4)만이 사용되고 어떠한 접착제도 전면(4a) 및 웨이퍼 후면측(6)이 서로 접촉하고 있는 전체 영역에서 보호막(4)의 전면(4a) 상에 제공되지 않는 점에서 주로 도 1 내지 도 8의 실시예에 따른 방법과는 상이하다. 또한, 어떠한 돌기 또는 돌출부가 웨이퍼(W)의 후면측(6) 상에 존재하지 않는다. 본 실시예의 설명에서, 도 1 내지 도 8의 실시예의 것들과 유사하거나 실질적으로 동일한 요소는 동일한 도면 부호에 의해 나타내고, 그 반복된 상세한 설명은 생략된다.
도 9에 도시되어 있는 웨이퍼(W)의 디바이스 영역(2)은 웨이퍼(W)의 평면 표면으로부터 돌출하는 복수의 돌기(24)를 갖고 형성된다. 돌기(24)는 예를 들어, 분리된 칩 또는 다이 내의 디바이스 영역(2)의 디바이스와의 전기 콘택트를 설정하기 위한 범프일 수도 있다. 웨이퍼(W)의 두께 방향에서 돌기(24)의 높이는 예를 들어, 20 내지 500 ㎛의 범위일 수도 있다.
웨이퍼(W)에 보호막(4)을 도포하기 전에, 보호막(4)의 주변부는 환형 프레임(25)(도 5 참조) 상에 장착된다. 그 후에, 보호막(4)은 웨이퍼(W)의 후면측(6)에 도포되어, 보호막(4)의 전면(4a)이 웨이퍼 후면측(6)과 접촉하게 되는 전체 구역에서, 보호막(4)의 전면(4a)이 후면측(6)과 직접 접촉하게 된다. 따라서, 어떠한 재료도, 특히 어떠한 접착제도 전면(4a)과 후면측(6) 사이에 존재하지 않는다.
웨이퍼(W)의 후면측(6)에 보호막(4)을 도포한 후에, 외부 자극이 보호막(4)에 인가되어 보호막(4)이 웨이퍼(W)의 후면측(6)에 부착되게 된다. 보호막(4)으로의 외부 자극의 인가는 특히 보호막(4)을 가열함으로써, 도 1 내지 도 8의 실시예에 대해 전술된 것과 실질적으로 동일한 방식으로 수행될 수도 있다. 이 부착 단계의 결과는 도 9에 도시되어 있다.
그 후에, 웨이퍼(W)는 처리되는 데, 즉 도 10에 화살표 및 점선에 의해 지시되어 있는 바와 같이, 그 전측(1)으로부터, 분할선(11)(도 2 참조)을 따라 절단된다. 절단 단계는 도 1 내지 도 8의 실시예에 대해 전술된 바와 실질적으로 동일한 방식으로 수행될 수도 있다.
이 절단 프로세스에서, 웨이퍼(W)는 예를 들어, 기계적 절단 프로세스, 레이저 절단 프로세스 또는 플라즈마 절단 프로세스에 의해, 개별 칩 또는 다이로 완전히 분할될 수도 있다. 그 후에, 완전히 분할된 칩 또는 다이는, 도 11에 도시되어 있는 바와 같이, 예를 들어, 확장 드럼 등을 사용하여 보호막(4)을 방사상으로 확장시켜, 이에 의해 인접한 칩들 또는 다이들 사이의 거리를 증가시킴으로써 서로로부터 이격하여 이동될 수도 있다. 이 방식으로, 예를 들어 픽업 디바이스(도시 생략)에 의해 칩 또는 다이를 픽업하는 후속 단계가 상당히 용이해진다.
보호막(4)을 방사상으로 확장시킴으로써 서로로부터 이격하여 칩 또는 다이를 이동시키는 것은 칩 또는 다이가 특히 효율적인 방식으로 분리되게 한다. 특히, 예를 들어 확장 테이프와 같은 개별 접착 테이프 상의 웨이퍼(W)의 재장착이 필요하지 않아, 프로세스 단계의 수가 감소되게 된다.
대안적으로, 개별 칩 또는 다이를 얻기 위해, 웨이퍼(W)는 스텔스 다이싱 프로세스, 즉 개질된 구역이 전술된 바와 같이, 레이저빔의 인가에 의해 웨이퍼(W) 내에 형성되는 프로세스를 받게 될 수도 있다. 레이저빔은 그 전측(1)으로부터 웨이퍼(W)에 인가된다. 그 후에, 웨이퍼(W)는 도 11에 2개의 화살표에 의해 지시되어 있는 바와 같이, 보호막(4)을 방사상으로 확장시킴으로써 개질된 구역이 형성되어 있는 분할선(11)을 따라 분할, 예를 들어 파단될 수도 있다.
어떠한 재료도, 특히 어떠한 접착제도 보호막(4)의 전면(4a)과 웨이퍼 후면(6) 사이에, 즉 보호막(4)과 분리된 칩 또는 다이 사이에 존재하지 않는다. 따라서, 예를 들어 픽업 프로세스에서 칩 또는 다이 상의 접착층 또는 접착제 잔류물의 접착력에 기인하는 칩 또는 다이의 가능한 오염 또는 손상의 위험이 제거된다.
웨이퍼(W)를 분할하는 대안적인 방식이 도 12에 도시되어 있다. 이 접근법에서, 웨이퍼(W)의 전측(1)으로부터 절단 또는 스텔스 다이싱 프로세스를 수행하기보다는, 웨이퍼(W)는 그 후면측(6)으로부터 스텔스 다이싱을 받게 된다. 특히, 펄스화된 레이저빔이 도 12에 화살표에 의해 지시되어 있는 바와 같이, 그 후면측(6)으로부터 웨이퍼(W)에 인가된다. 보호막(4)은 펄스화된 레이저빔에 대해 투명한 재료로 제조된다. 따라서, 레이저빔은 보호막(4)을 통해 전송되고, 분할선(11)을 따라 웨이퍼(W) 내에 복수의 개질된 구역(도 12에 점선에 의해 지시되어 있음)을 형성한다. 웨이퍼(W) 내의 이들 개질된 구역을 형성한 후에, 웨이퍼(W)는 보호막(4)(도 11 참조)을 방사상으로 확장시킴으로써 분할선(11)을 따라 분할되는 데, 예를 들어 파단될 수도 있다.
웨이퍼(W)의 후면측(6)으로부터 스텔스 다이싱을 수행하는 것은, 금속 구조체 등과 같은 요소가 펄스화된 레이저빔에 영향을 미치거나 심지어 차단하는 웨이퍼 전측(1)에 제공되면 특히 유리하다.
이하, 본 발명의 다른 실시예에 따른 웨이퍼(W)를 처리하는 방법이 도 13 내지 도 18을 참조하여 설명될 것이다.
본 실시예의 설명에 있어서, 이전의 실시예들의 것들과 유사하거나 실질적으로 동일한 요소는 동일한 도면 부호로 나타내고 그 반복된 상세한 설명은 생략된다. 특히, 도 13에 도시되어 있는 웨이퍼(W)는 도 9에 도시되어 있는 것에 실질적으로 동일하다.
본 실시예의 방법에 있어서, 웨이퍼 재료는 웨이퍼(W)의 전측(1)으로부터 분할선(11)(도 15a 및 도 15b 참조)을 따라 제거된다. 이 프로세스에서, 웨이퍼 재료는 도 13, 도 15a 및 도 15b에 도시되어 있는 바와 같이, 분할선(11)을 따라 연장하는 홈(28)을 형성하기 위해 웨이퍼(W)의 두께 중 일부만을 따라 제거된다.
웨이퍼 재료는 상기에 상세히 설명된 바와 동일한 방식으로 분할선(11)을 따라 제거될 수도 있다. 특히, 웨이퍼 재료는 분할선(11)을 따라 기계적으로 제거될 수도 있다. 예를 들어, 웨이퍼 재료는 예를 들어, 블레이드 다이싱 또는 소잉에 의해, 분할선(11)을 따라 웨이퍼(W)를 기계적으로 절단함으로써 분할선(11)을 따라 제거될 수도 있다. 대안적으로 또는 게다가, 웨이퍼 재료는 레이저 절단에 의해 그리고/또는 플라즈마 절단에 의해 분할선(11)을 따라 제거될 수도 있다.
도 15a에 도시되어 있는 바와 같이, 분할선(11)을 따라 웨이퍼 재료를 제거하는 프로세스는 홈(28)이 웨이퍼(W)의 측방향 에지로 줄곧 연장하지 않도록 수행될 수도 있다. 이 경우에, 웨이퍼(W)의 주변부에서 웨이퍼 재료가 제거되지 않는다. 이 방식으로, 디바이스 영역(2)은 오염에 대해 특히 신뢰적으로 보호될 수 있다. 특히, 보호막(4)은 웨이퍼 표면에 특히 밀접하게 접촉하여 웨이퍼(W)의 주변부에 부착될 수 있어, 따라서 디바이스 영역(2)을 효율적으로 밀봉한다.
대안적으로, 도 15b에 도시되어 있는 바와 같이, 분할선(11)을 따라 웨이퍼 재료를 제거하는 프로세스는 홈(28)이 웨이퍼(W)의 측방향 에지로 줄곧 연장하도록 수행될 수도 있다.
분할선(11)을 따라 웨이퍼 재료를 제거한 후에, 웨이퍼(W) 상의 디바이스들(27)을 커버하기 위한 보호막(4)이 웨이퍼(W)의 전측(1)에 도포되어, 보호막(4)의 전면(4a)이 웨이퍼 전측(1)과 접촉하고 있는 전체 구역에서, 보호막(4)의 전면(4a)이 전측(1)과 직접 접촉하게 된다. 따라서, 어떠한 재료도, 특히 어떠한 접착제도 보호막(4)의 전면(4a)과 웨이퍼 전측(1) 사이에 존재하지 않는다. 보호막(4)은 바람직하게는 웨이퍼(W)와 동일한 형상, 즉 본 실시예에서 원형 형상을 갖고, 그에 동심으로 부착된다. 보호막(4)의 직경은 도 14에 개략적으로 도시되어 있는 바와 같이, 웨이퍼(W)의 직경과 대략 동일하다.
웨이퍼(W)의 전측(1)에 보호막(4)을 도포한 후에, 외부 자극이 보호막(4)에 인가되어 보호막(4)이 전측(1)에 부착되게 된다. 보호막(4)으로의 외부 자극의 인가는 특히, 보호막(4)을 가열함으로써, 도 1 내지 도 8의 실시예에 대해 전술된 바와 실질적으로 동일한 방식으로 수행될 수도 있다. 이 부착 단계의 결과는 도 14에 도시되어 있다. 보호막(4)의 부착된 상태에서, 웨이퍼 전측(1)의 평면 표면으로부터 돌출하는 돌기(24)는 보호막(4) 내에 완전히 매립된다.
그 후에, 웨이퍼(W)의 후면측(6)은 웨이퍼의 두께를 조정하도록 그라인딩된다. 웨이퍼 후면측(6)을 그라인딩하는 것은 분할선(11)을 따라 웨이퍼(W)를 분할하여, 이에 의해 개별 칩 또는 다이를 얻기 위해, 웨이퍼 재료가 제거되어 있지 않은 웨이퍼(W)의 두께 중 나머지 부분을 따라 수행된다. 이 그라인딩 단계의 결과는 도 16에 도시되어 있다. 웨이퍼(W)의 후면측(6)을 그라인딩한 후에, 후면측(6)은 폴리싱되고 그리고/또는 에칭될, 예를 들어 플라즈마 에칭될 수도 있다.
후속 단계에서, 확장 테이프와 같은 확장가능 접착 테이프(30)가 웨이퍼(W)의 그라인딩된 후면측(6)에 부착된다. 접착 테이프(30)의 주변부가 환형 프레임(25) 상에 장착된다. 이 부착 단계의 결과는 도 17에 도시되어 있다.
접착 테이프(30)가 그라인딩된 웨이퍼 후면측(6)에 부착된 후에, 보호막(4)이 제거된다. 접착 테이프(30)는 이어서, 분할된 칩 또는 다이를 서로로부터 이격하여 이동하여, 이에 의해 인접한 칩들 또는 다이들 사이의 거리를 증가시키기 위해, 도 18에 2개의 화살표에 의해 지시되어 있는 바와 같이, 예를 들어 확장 드럼 등을 사용하여 방사상으로 확장된다. 그 후에, 칩 또는 다이는 예를 들어 픽업 디바이스(도시 생략)를 사용함으로써 픽업될 수도 있다.
이하, 본 발명의 다른 실시예에 따른 웨이퍼(W)를 처리하는 방법이 도 19 내지 도 27을 참조하여 설명될 것이다.
본 실시예의 설명에 있어서, 이전의 실시예들의 것들과 유사하거나 실질적으로 동일한 요소는 동일한 도면 부호로 나타내고 그 반복된 상세한 설명은 생략된다. 특히, 도 19에 도시되어 있는 웨이퍼(W)는 도 9에 도시되어 있는 것에 실질적으로 동일하다.
본 실시예의 방법에서, 웨이퍼(W) 상의 디바이스들(27)을 커버하기 위해, 접착층(9)을 갖는 보호막이 웨이퍼(W)의 전측(1)에 도포되어(도 20에 화살표에 의해 지시되어 있는 바와 같이), 보호막(4)의 전면(4a)의 중앙 영역이 웨이퍼(W)의 전측(1)과 직접 접촉하게 된다. 따라서, 어떠한 재료도, 특히 어떠한 접착제도 보호막(4)의 전면(4a)의 중앙 영역과 웨이퍼 전측(1) 사이에 존재하지 않는다.
접착층(9)은 환형 형상을 갖고, 보호막(4)의 전면(4a)의 주변 영역에만 제공된다. 주변 영역은 보호막(4)의 전면(4a)의 중앙 영역을 둘러싼다. 보호막(4)은, 접착층(9)의 접착제가 전측(1)의 주변부와만 접촉하도록 웨이퍼 전측(1)에 도포된다. 이 전측(1)의 주변부는 디바이스(27)가 형성되어 있지 않은 주변 가장자리 영역(3) 내에 배열된다. 이와 관련하여, 접착층(9)은 더 간단한 제시를 위해 도 22 내지 도 24에는 도시되어 있지 않다는 것이 주목되어야 한다.
보호막(4)은 바람직하게는 웨이퍼(W)와 동일한 형상, 즉 본 실시예에서 원형 형상을 갖고, 그에 동심으로 부착된다. 보호막(4)의 직경은 도 21 및 도 22에 개략적으로 도시되어 있는 바와 같이, 웨이퍼(W)의 직경과 대략 동일하다.
보호막(4)은 돌기(24)를 포함하여, 디바이스 영역(2)에 형성된 디바이스들(27)을 커버하여, 디바이스들(27)을 손상 또는 오염에 대해 보호한다. 또한, 보호막(4)은 웨이퍼(W)의 후속 처리에서, 예를 들어 후속 그라인딩 단계에서 완충부로서 작용한다.
웨이퍼(W)의 전측(1)에 보호막(4)을 도포한 후에, 외부 자극이 보호막(4)에 인가되어 보호막(4)이 웨이퍼 전측(1)에 부착되게, 즉 완전히 부착되게 된다. 보호막(4)으로의 외부 자극의 인가는 특히, 보호막(4)을 가열함으로써, 도 1 내지 도 8의 실시예에 대해 전술된 바와 실질적으로 동일한 방식으로 수행될 수도 있다. 이 부착 단계의 결과는 도 22에 도시되어 있다. 보호막(4)의 부착된 상태에서, 웨이퍼 전측(1)의 평면 표면으로부터 돌출하는 돌기(24)는 보호막(4) 내에 완전히 매립된다.
보호막(4)의 전면(4a)의 중앙 영역과 웨이퍼(W)의 전측(1) 사이의 부착력이 외부 자극의 인가, 예를 들어 가열 프로세스를 통해 발생된다. 특히, 보호막(4)을 가열함으로써, 형상 끼워맞춤부 및/또는 재료 결합이 이 중앙 영역에서 보호막(4)과 웨이퍼(W) 사이에 형성될 수도 있다.
또한, 보호막(4)의 전면(4a)의 주변 영역은 접착층(9)에 의해 웨이퍼(W)의 전측(1)의 주변부에 접착되어, 따라서 보호막(4)의 특히 강인한 신뢰적인 부착을 보장한다.
웨이퍼(W)의 전측(1)에 보호막(4)을 부착한 후에, 웨이퍼(W)의 후면측(6)이 처리된다. 웨이퍼(W)의 후면측(6)은 그라인딩 및/또는 폴리싱 및/또는 에칭 및/또는 절단에 의해 처리될 수도 있다.
본 실시예의 방법에서, 웨이퍼 후면측(6)은 웨이퍼 전측(1)에 보호막(4)을 부착한 후에 웨이퍼의 두께를 조정하도록 그라인딩된다. 이 그라인딩 단계의 결과는 도 23에 도시되어 있다. 웨이퍼(W)의 후면측(6)을 그라인딩한 후에, 후면측(6)은 폴리싱되고 그리고/또는 에칭될, 예를 들어 플라즈마 에칭될 수도 있다.
그 후에, 그라인딩된 웨이퍼 후면측(6)은 도 24에 화살표 및 점선에 의해 지시되어 있는 바와 같이, 더 처리되는 데, 즉 분할선(11)(도 21 참조)을 따라 절단된다. 절단 단계는 도 1 내지 도 8의 실시예에 대해 전술된 바와 실질적으로 동일한 방식으로 수행될 수도 있다.
이 절단 프로세스에서, 웨이퍼(W)는 예를 들어, 기계적 절단 프로세스, 레이저 절단 프로세스 또는 플라즈마 절단 프로세스에 의해, 개별 칩 또는 다이로 완전히 분할될 수도 있다. 그 후에, 확장 테이프와 같은 확장가능 접착 테이프(30)가 웨이퍼(W)(도 25 참조)의 그라인딩된 후면측(6)에 부착될 수도 있다.
접착 테이프(30)가 그라인딩된 웨이퍼 후면측(6)에 부착된 후에, 보호막(4)이 제거될 수도 있다. 접착 테이프(30)는 이어서, 분할된 칩 또는 다이를 서로로부터 이격하여 이동하여, 이에 의해 인접한 칩들 또는 다이들 사이의 거리를 증가시키기 위해, 도 25에 2개의 화살표에 의해 지시되어 있는 바와 같이, 예를 들어 확장 드럼 등을 사용하여 방사상으로 확장될 수도 있다. 그 후에, 칩 또는 다이는 예를 들어 픽업 디바이스(도시 생략)를 사용함으로써 픽업될 수도 있다.
대안적으로, 개별 칩 또는 다이를 얻기 위해, 웨이퍼(W)는 그 그라인딩된 후면측(6)으로부터 스텔스 다이싱 프로세스를 받게 될 수도 있다. 그 후에, 접착 테이프(30)는 웨이퍼(W)의 그라인딩된 후면측(6)에 부착될 수도 있고, 보호막(4)은 제거될 수도 있고, 웨이퍼(W)는 개질된 구역이 접착 테이프(30)(도 25 참조)를 방사상으로 확장시킴으로써 형성되어 있는 분할선(11)을 따라 분할되는 데, 예를 들어 파단될 수도 있다.
웨이퍼(W)를 분할하는 대안적인 방식이 도 26 및 도 27에 도시되어 있다. 이 접근법에서, 웨이퍼(W)의 후면측(6)을 그라인딩한 후에, 접착 테이프(30)는 그라인딩된 웨이퍼 후면측(6)에 부착되고, 보호막(4)은 제거된다. 접착 테이프(30)의 주변부는 환형 프레임(25)에 장착된다. 이들 부착 및 제거 단계의 결과는 도 26에 도시되어 있다. 그 후에, 웨이퍼(W)는 도 27에 화살표 및 점선에 의해 지시되어 있는 바와 같이, 그 전측(1)으로부터 분할선(11)을 따른 절단 또는 스텔스 다이싱을 받게 된다.

Claims (22)

  1. 복수의 디바이스(27)를 갖는 디바이스 영역(2)을 일 측(1)에 갖는 웨이퍼(W)를 처리하는 방법으로서,
    보호막(4)을 제공하는 단계;
    상기 보호막(4)의 전면(front surface)(4a)의 적어도 중앙 영역이 상기 일 측(1)과는 반대측에 있는 상기 웨이퍼(W)의 측(6)과 직접 접촉하도록, 상기 일 측(1)과는 반대측에 있는 상기 웨이퍼(W)의 측(6)에 상기 보호막(4)을 도포하는 단계;
    상기 보호막(4)이 상기 일 측(1)과는 반대측에 있는 상기 웨이퍼(W)의 측(6)에 부착되도록, 상기 일 측(1)과는 반대측에 있는 상기 웨이퍼(W)의 측(6)에 상기 보호막(4)을 도포하는 동안 상기 보호막(4)에 외부 자극을 인가하는 단계 또는 상기 일 측(1)과는 반대측에 있는 상기 웨이퍼(W)의 측(6)에 상기 보호막(4)을 도포한 후에 상기 보호막(4)에 외부 자극을 인가하는 단계 중 적어도 한 단계; 및
    상기 웨이퍼(W)의 일 측(1) 또는 상기 일 측(1)과는 반대측에 있는 상기 웨이퍼(W)의 측(6) 중 적어도 하나를 처리하는 단계
    를 포함하고,
    상기 보호막(4)에 상기 외부 자극을 인가하는 것에 의해, 상기 보호막(4)과 상기 웨이퍼(W) 사이에 재료 결합(material bond)이 형성되고,
    상기 보호막(4)에 외부 자극을 인가하는 것은, 상기 보호막(4)을 가열하는 것과 동시에 상기 보호막(4)의 전면(4a)의 반대측에 있는 상기 보호막(4)의 후면에 압력을 가하는 것을 포함하는 것인, 웨이퍼 처리 방법.
  2. 제1항에 있어서,
    상기 웨이퍼(W)의 일 측(1)에 적어도 하나의 분할선(11)이 형성되고,
    상기 방법은 상기 웨이퍼(W)의 일 측(1)을 처리하는 단계를 포함하며,
    상기 웨이퍼(W)의 일 측(1)을 처리하는 단계는 상기 적어도 하나의 분할선(11)을 따라 웨이퍼 재료를 제거하는 단계를 포함하는 것인, 웨이퍼 처리 방법.
  3. 제2항에 있어서, 상기 웨이퍼 재료는 상기 적어도 하나의 분할선(11)을 따라 기계적으로 제거되는 것인, 웨이퍼 처리 방법.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 웨이퍼(W)의 일 측(1)에 적어도 하나의 분할선(11)이 형성되고,
    상기 방법은 상기 웨이퍼(W)의 일 측(1)을 처리하는 단계를 포함하며,
    상기 웨이퍼(W)의 일 측(1)을 처리하는 단계는, 펄스화된 레이저빔을 상기 웨이퍼(W)의 일 측(1)으로부터 상기 웨이퍼(W)에 인가하는 단계를 포함하고, 상기 웨이퍼(W)는 상기 펄스화된 레이저빔에 대해 투명한 재료로 제조되며, 상기 적어도 하나의 분할선(11)을 따라 상기 웨이퍼(W) 내에 복수의 개질된 구역을 형성하기 위해, 상기 펄스화된 레이저빔의 초점(focal point)이 상기 웨이퍼(W)의 일 측(1)으로부터, 상기 일 측(1)과는 반대측에 있는 상기 웨이퍼(W)의 측(6)을 향하는 방향으로, 상기 웨이퍼(W)의 일 측(1)으로부터 일정 거리에 위치된 상태에서, 상기 적어도 하나의 분할선(11)을 따라 적어도 복수의 위치에서 상기 웨이퍼(W)에 상기 펄스화된 레이저빔이 인가되는 것인, 웨이퍼 처리 방법.
  5. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 웨이퍼(W)의 일 측(1)에 적어도 하나의 분할선(11)이 형성되고,
    상기 방법은 상기 일 측(1)과는 반대측에 있는 상기 웨이퍼(W)의 측(6)을 처리하는 단계를 포함하며,
    상기 일 측(1)과는 반대측에 있는 상기 웨이퍼(W)의 측(6)을 처리하는 단계는, 펄스화된 레이저빔을 상기 일 측(1)과는 반대측에 있는 상기 웨이퍼(W)의 측(6)으로부터 상기 웨이퍼(W)에 인가하는 단계를 포함하고, 상기 보호막(4)은 상기 펄스화된 레이저빔에 대해 투명한 재료로 제조되고, 상기 웨이퍼(W)는 상기 펄스화된 레이저빔에 대해 투명한 재료로 제조되며, 상기 적어도 하나의 분할선(11)을 따라 상기 웨이퍼(W) 내에 복수의 개질된 구역을 형성하기 위해, 상기 펄스화된 레이저빔의 초점이 상기 일 측(1)과는 반대측에 있는 상기 웨이퍼(W)의 측(6)으로부터 상기 웨이퍼(W)의 일 측(1)을 향하는 방향으로, 상기 일 측(1)과는 반대측에 있는 상기 웨이퍼(W)의 측(6)으로부터 일정 거리에 위치된 상태에서, 상기 적어도 하나의 분할선(11)을 따라 적어도 복수의 위치에서 상기 웨이퍼(W)에 상기 펄스화된 레이저빔이 인가되는 것인, 웨이퍼 처리 방법.
  6. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 보호막(4)에는 접착층(9)이 제공되고,
    상기 접착층(9)은 상기 보호막(4)의 전면(4a)의 주변 영역 - 상기 주변 영역은 상기 보호막(4)의 전면(4a)의 중앙 영역을 둘러쌈 - 에만 제공되며,
    상기 보호막(4)은, 상기 접착층(9)이 상기 일 측(1)과는 반대측에 있는 상기 웨이퍼(W)의 측(6)의 주변부와만 접촉하도록, 상기 일 측(1)과는 반대측에 있는 상기 웨이퍼(W)의 측(6)에 도포되는 것인, 웨이퍼 처리 방법.
  7. 제6항에 있어서, 상기 접착층(9)은 환형 형상, 개방형 직사각형 형상 또는 개방형 정사각형 형상을 갖는 것인, 웨이퍼 처리 방법.
  8. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 보호막(4)은 확장가능하고,
    상기 방법은, 상기 웨이퍼(W)의 일 측(1) 또는 상기 일 측(1)과는 반대측에 있는 상기 웨이퍼(W)의 측(6) 중 적어도 하나를 처리한 후에, 상기 디바이스들(27)을 서로 분리하기 위해 상기 보호막(4)을 방사상으로 확장시키는 단계를 더 포함하는 것인, 웨이퍼 처리 방법.
  9. 복수의 디바이스(27)를 갖는 디바이스 영역(2)을 일 측(1)에 갖는 웨이퍼(W)를 처리하는 방법으로서, 상기 웨이퍼(W)의 일 측(1)에 적어도 하나의 분할선(11)이 형성되고, 상기 방법은,
    상기 웨이퍼(W)의 일 측(1)으로부터 상기 적어도 하나의 분할선(11)을 따라 웨이퍼 재료를 제거하는 단계;
    보호막(4)을 제공하는 단계;
    상기 적어도 하나의 분할선(11)을 따라 웨이퍼 재료를 제거한 후에, 상기 보호막(4)의 전면(4a)의 적어도 중앙 영역이 상기 웨이퍼(W)의 일 측(1)과 직접 접촉하도록, 상기 웨이퍼(W)의 일 측(1)에, 상기 웨이퍼(W) 상의 상기 디바이스들(27)을 커버하기 위해 상기 보호막(4)을 도포하는 단계;
    상기 보호막(4)이 상기 웨이퍼(W)의 일 측(1)에 부착되도록, 상기 웨이퍼(W)의 일 측(1)에 상기 보호막(4)을 도포하는 동안 상기 보호막(4)에 외부 자극을 인가하는 단계 또는 상기 웨이퍼(W)의 일 측(1)에 상기 보호막(4)을 도포한 후에 상기 보호막(4)에 외부 자극을 인가하는 단계 중 적어도 한 단계; 및
    상기 보호막(4)에 상기 외부 자극을 인가한 후에, 상기 웨이퍼의 두께를 조정하기 위해 상기 일 측(1)과는 반대측에 있는 상기 웨이퍼(W)의 측(6)을 그라인딩하는 단계로서, 상기 웨이퍼 재료는 상기 웨이퍼(W)의 두께 중 일부만을 따라 제거되는 것인, 상기 일 측(1)과는 반대측에 있는 상기 웨이퍼(W)의 측(6)을 그라인딩하는 단계
    를 포함하고,
    상기 일 측(1)과는 반대측에 있는 상기 웨이퍼(W)의 측(6)을 그라인딩하는 단계는, 상기 적어도 하나의 분할선(11)을 따라 상기 웨이퍼(W)를 분할하기 위해, 웨이퍼 재료가 제거되지 않은 상기 웨이퍼(W)의 두께 중 나머지 부분을 따라 수행되고,
    상기 보호막(4)에 상기 외부 자극을 인가하는 것에 의해, 상기 보호막(4)과 상기 웨이퍼(W) 사이에 재료 결합이 형성되고,
    상기 보호막(4)에 외부 자극을 인가하는 것은, 상기 보호막(4)을 가열하는 것과 동시에 상기 보호막(4)의 전면(4a)의 반대측에 있는 상기 보호막(4)의 후면에 압력을 가하는 것을 포함하는 것인, 웨이퍼 처리 방법.
  10. 제9항에 있어서,
    상기 보호막(4)은 확장가능하고,
    상기 방법은, 상기 일 측(1)과는 반대측에 있는 상기 웨이퍼(W)의 측(6)을 그라인딩한 후에, 상기 디바이스들(27)을 서로 분리하기 위해 상기 보호막(4)을 방사상으로 확장시키는 단계를 더 포함하는 것인, 웨이퍼 처리 방법.
  11. 제9항에 있어서, 상기 일 측(1)과는 반대측에 있는 상기 웨이퍼(W)의 측(6)을 그라인딩한 후에,
    상기 일 측(1)과는 반대측에 있는 상기 웨이퍼(W)의 측(6)에 접착 테이프(30)를 부착하는 단계, 및
    상기 디바이스들(27)을 서로 분리하기 위해 상기 접착 테이프(30)를 방사상으로 확장시키는 단계를 더 포함하는, 웨이퍼 처리 방법.
  12. 제9항 내지 제11항 중 어느 한 항에 있어서, 상기 일 측(1)과는 반대측에 있는 상기 웨이퍼(W)의 측(6)을 그라인딩한 후에, 상기 일 측(1)과는 반대측에 있는 상기 웨이퍼(W)의 측(6)을 폴리싱하는 단계를 더 포함하는, 웨이퍼 처리 방법.
  13. 제9항 내지 제11항 중 어느 한 항에 있어서,
    상기 보호막(4)에는 접착층(9)이 제공되고,
    상기 접착층(9)은 상기 보호막(4)의 전면(4a)의 주변 영역 - 상기 주변 영역은 상기 보호막(4)의 전면(4a)의 중앙 영역을 둘러쌈 - 에만 제공되며,
    상기 보호막(4)은, 상기 접착층(9)이 상기 웨이퍼(W)의 일 측(1)의 주변부와만 접촉하도록, 상기 웨이퍼(W)의 일 측(1)에 도포되는 것인, 웨이퍼 처리 방법.
  14. 제9항 내지 제11항 중 어느 한 항에 있어서, 상기 보호막(4)의 전면(4a)과는 반대측에 있는 상기 보호막(4)의 후면(4b)에 완충층(cushioning layer)(13)이 부착되는 것인, 웨이퍼 처리 방법.
  15. 제14항에 있어서, 상기 완충층(13)의 후면에 베이스 시트(base sheet)(7)가 부착되는 것인, 웨이퍼 처리 방법.
  16. 제15항에 있어서,
    상기 베이스 시트(7)의 전면(17)은 상기 완충층(13)의 후면과 접촉하고,
    상기 베이스 시트(7)의 전면(17)과는 반대측에 있는 상기 베이스 시트(7)의 후면(18)은 상기 일 측(1)과는 반대측에 있는 상기 웨이퍼(W)의 측(6)과 평행한 것인, 웨이퍼 처리 방법.
  17. 제14항에 있어서, 상기 완충층(13)은 UV 방사선, 열, 전기장 또는 화학 작용제(chemical agent) 중 적어도 하나와 같은 외부 자극에 의해 경화가능한 것인, 웨이퍼 처리 방법.
  18. 제17항에 있어서, 상기 웨이퍼(W)의 일 측(1)에 상기 보호막(4)을 도포한 후에, 상기 완충층(13)을 경화시키기 위해 상기 완충층(13)에 상기 외부 자극을 인가하는 단계를 더 포함하는, 웨이퍼 처리 방법.
  19. 복수의 디바이스(27)를 갖는 디바이스 영역(2)을 일 측(1)에 갖는 웨이퍼(W)를 처리하는 방법으로서,
    접착층(9)을 갖는 보호막(4)을 제공하는 단계;
    상기 보호막(4)의 전면(4a)의 중앙 영역이 상기 웨이퍼(W)의 일 측(1)과 직접 접촉하도록, 상기 웨이퍼(W)의 일 측(1)에 상기 웨이퍼(W) 상의 상기 디바이스들(27)을 커버하기 위해 상기 보호막(4)을 도포하는 단계;
    상기 보호막(4)이 상기 웨이퍼(W)의 일 측(1)에 부착되도록, 상기 웨이퍼(W)의 일 측(1)에 상기 보호막(4)을 도포하는 동안 상기 보호막(4)에 외부 자극을 인가하는 단계 또는 상기 웨이퍼(W)의 일 측(1)에 상기 보호막(4)을 도포한 후에 상기 보호막(4)에 외부 자극을 인가하는 단계 중 적어도 한 단계; 및
    상기 일 측(1)과는 반대측에 있는 상기 웨이퍼(W)의 측(6)을 처리하는 단계
    를 포함하고,
    상기 접착층(9)은 상기 보호막(4)의 전면(4a)의 주변 영역 - 상기 주변 영역은 상기 보호막(4)의 전면(4a)의 중앙 영역을 둘러쌈 - 에만 제공되고,
    상기 보호막(4)은, 상기 접착층(9)이 상기 웨이퍼(W)의 일 측(1)의 주변부와만 접촉하도록, 상기 웨이퍼(W)의 일 측(1)에 도포되고,
    상기 보호막(4)에 상기 외부 자극을 인가하는 것에 의해, 상기 보호막(4)과 상기 웨이퍼(W) 사이에 재료 결합이 형성되고,
    상기 보호막(4)에 외부 자극을 인가하는 것은, 상기 보호막(4)을 가열하는 것과 동시에 상기 보호막(4)의 전면(4a)의 반대측에 있는 상기 보호막(4)의 후면에 압력을 가하는 것을 포함하는 것인, 웨이퍼 처리 방법.
  20. 제19항에 있어서, 상기 일 측(1)과는 반대측에 있는 상기 웨이퍼(W)의 측(6)을 처리하는 단계는, 상기 웨이퍼의 두께를 조정하기 위해 상기 일 측(1)과는 반대측에 있는 상기 웨이퍼(W)의 측(6)을 그라인딩하는 단계를 포함하는 것인, 웨이퍼 처리 방법.
  21. 제1항 내지 제3항, 제9항 내지 제11항, 제19항 및 제20항 중 어느 한 항에 있어서, 상기 보호막(4)에 상기 외부 자극을 인가하는 단계는, 상기 보호막(4)을 냉각하는 단계 또는 상기 보호막(4)에 진공을 인가하는 단계 또는 상기 보호막(4)을 광으로 조사하는 단계 중 적어도 한 단계를 더 포함하는 것인, 웨이퍼 처리 방법.
  22. 제1항 내지 제3항, 제9항 내지 제11항, 제19항 및 제20항 중 어느 한 항에 있어서, 상기 보호막(4)은 폴리머로 제조되는 것인, 웨이퍼 처리 방법.
KR1020210025560A 2018-01-16 2021-02-25 웨이퍼를 처리하는 방법 KR102482627B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102018200656.3 2018-01-16
DE102018200656.3A DE102018200656A1 (de) 2018-01-16 2018-01-16 Verfahren zum Bearbeiten eines Wafers
KR1020190005697A KR20190087334A (ko) 2018-01-16 2019-01-16 웨이퍼를 처리하는 방법

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020190005697A Division KR20190087334A (ko) 2018-01-16 2019-01-16 웨이퍼를 처리하는 방법

Publications (2)

Publication Number Publication Date
KR20210025034A KR20210025034A (ko) 2021-03-08
KR102482627B1 true KR102482627B1 (ko) 2022-12-28

Family

ID=67068447

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020190005697A KR20190087334A (ko) 2018-01-16 2019-01-16 웨이퍼를 처리하는 방법
KR1020210025560A KR102482627B1 (ko) 2018-01-16 2021-02-25 웨이퍼를 처리하는 방법

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020190005697A KR20190087334A (ko) 2018-01-16 2019-01-16 웨이퍼를 처리하는 방법

Country Status (7)

Country Link
US (2) US11133219B2 (ko)
JP (2) JP7056844B2 (ko)
KR (2) KR20190087334A (ko)
CN (1) CN110047745B (ko)
DE (1) DE102018200656A1 (ko)
SG (2) SG10202109757WA (ko)
TW (1) TWI713976B (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102017208405B4 (de) * 2017-05-18 2024-05-02 Disco Corporation Verfahren zum Bearbeiten eines Wafers und Schutzfolie
JP7229844B2 (ja) * 2019-04-25 2023-02-28 株式会社ディスコ ウエーハの加工方法
DE102019211540A1 (de) * 2019-08-01 2021-02-04 Disco Corporation Verfahren zum bearbeiten eines substrats
JP7303704B2 (ja) * 2019-08-27 2023-07-05 株式会社ディスコ ウェーハの分割方法
JP7396863B2 (ja) * 2019-11-06 2023-12-12 株式会社ディスコ 保護部材の形成方法
JP7511976B2 (ja) * 2020-06-10 2024-07-08 株式会社ディスコ ウェーハの加工方法
DE102020210104A1 (de) 2020-08-10 2022-02-10 Disco Corporation Verfahren zum bearbeiten eines substrats
JP7529478B2 (ja) * 2020-08-13 2024-08-06 株式会社ディスコ ウェーハの加工方法
DE102021209979A1 (de) 2021-09-09 2023-03-09 Disco Corporation Verfahren zur bearbeitung eines substrats
CN114551248A (zh) * 2022-02-16 2022-05-27 江苏芯德半导体科技有限公司 一种晶圆级芯片封装工艺

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007035880A (ja) 2005-07-26 2007-02-08 Matsushita Electric Works Ltd バンプ付きウエハの製造方法、バンプ付きウエハ、半導体装置
JP2007165636A (ja) 2005-12-14 2007-06-28 Nippon Zeon Co Ltd 半導体素子の製造方法
JP2008078430A (ja) 2006-09-22 2008-04-03 Matsushita Electric Ind Co Ltd 電子部品の製造方法
JP2010045189A (ja) 2008-08-12 2010-02-25 Nitto Denko Corp 半導体ウエハの保護テープ貼付け方法およびその装置
JP5320058B2 (ja) 2008-12-26 2013-10-23 株式会社ディスコ 樹脂被覆方法および樹脂被覆装置
JP2016012585A (ja) 2014-06-27 2016-01-21 株式会社ディスコ テープ拡張装置
JP2017041469A (ja) 2015-08-17 2017-02-23 日東電工株式会社 保護テープ貼付け方法
WO2017036512A1 (en) 2015-08-31 2017-03-09 Karl Heinz Priewasser Method of processing wafer and protective sheeting for use in this method
WO2018002035A2 (en) 2016-06-28 2018-01-04 Karl Heinz Priewasser Method of processing wafer

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5823591B2 (ja) 1979-03-22 1983-05-16 株式会社日立国際電気 移動体の位置検知装置
DE10121556A1 (de) * 2001-05-03 2002-11-14 Infineon Technologies Ag Verfahren zum Rückseitenschleifen von Wafern
JP3892703B2 (ja) * 2001-10-19 2007-03-14 富士通株式会社 半導体基板用治具及びこれを用いた半導体装置の製造方法
JP2005191296A (ja) * 2003-12-25 2005-07-14 Jsr Corp バックグラインドテープ及び半導体ウェハの研磨方法
JP2005191297A (ja) * 2003-12-25 2005-07-14 Jsr Corp ダイシングフィルム及び半導体ウェハの切断方法
JP4642436B2 (ja) * 2004-11-12 2011-03-02 リンテック株式会社 マーキング方法および保護膜形成兼ダイシング用シート
DE102004059599B3 (de) * 2004-12-09 2006-08-17 Infineon Technologies Ag Verfahren zum Aufbringen einer Klebstoffschicht auf dünngeschliffene Halbleiterchips eines Halbleiterwafers
DE102005011107A1 (de) * 2005-03-10 2006-09-21 Infineon Technologies Ag Verfahren und Vorrichtung zum Bearbeiten von Wafern auf Montageträgern
JP4478053B2 (ja) 2005-03-29 2010-06-09 株式会社ディスコ 半導体ウエーハ処理方法
JP2009117441A (ja) * 2007-11-02 2009-05-28 Creative Technology:Kk ワーク保持装置
KR20110128863A (ko) * 2009-02-12 2011-11-30 스미토모 베이클리트 컴퍼니 리미티드 다이싱 시트 첨부 반도체 보호막 형성용 필름, 이것을 이용한 반도체 장치의 제조 방법 및 반도체 장치
JP2011077429A (ja) * 2009-10-01 2011-04-14 Disco Abrasive Syst Ltd ワーク分割方法
JP5846470B2 (ja) * 2011-02-02 2016-01-20 株式会社東京精密 レーザダイシング装置及び方法並びにウェーハ処理方法
JP5830250B2 (ja) * 2011-02-15 2015-12-09 日東電工株式会社 半導体装置の製造方法
JP5666335B2 (ja) * 2011-02-15 2015-02-12 日東電工株式会社 保護層形成用フィルム
US8969177B2 (en) 2012-06-29 2015-03-03 Applied Materials, Inc. Laser and plasma etch wafer dicing with a double sided UV-curable adhesive film
WO2014030699A1 (ja) * 2012-08-23 2014-02-27 リンテック株式会社 保護膜形成層付ダイシングシートおよびチップの製造方法
JP6061590B2 (ja) * 2012-09-27 2017-01-18 株式会社ディスコ 表面保護部材および加工方法
KR102046534B1 (ko) * 2013-01-25 2019-11-19 삼성전자주식회사 기판 가공 방법
JP6054234B2 (ja) 2013-04-22 2016-12-27 株式会社ディスコ ウエーハの加工方法
JP6230381B2 (ja) * 2013-11-15 2017-11-15 株式会社ディスコ 加工方法
JP6385133B2 (ja) * 2014-05-16 2018-09-05 株式会社ディスコ ウェーハの加工方法及び中間部材
US9130057B1 (en) * 2014-06-30 2015-09-08 Applied Materials, Inc. Hybrid dicing process using a blade and laser
JP5823591B1 (ja) * 2014-10-01 2015-11-25 古河電気工業株式会社 半導体ウエハ表面保護用粘着テープおよび半導体ウエハの加工方法
JP6360411B2 (ja) * 2014-10-09 2018-07-18 株式会社ディスコ ウエーハの加工方法
JP2016167552A (ja) * 2015-03-10 2016-09-15 株式会社ディスコ 単結晶基板の加工方法
US9601375B2 (en) * 2015-04-27 2017-03-21 Applied Materials, Inc. UV-cure pre-treatment of carrier film for wafer dicing using hybrid laser scribing and plasma etch approach
CN107635769B (zh) * 2015-05-19 2020-09-15 康宁股份有限公司 使片材与载体粘结的制品和方法
GB201518756D0 (en) * 2015-10-22 2015-12-09 Spts Technologies Ltd Apparatus for plasma dicing
JP6876614B2 (ja) * 2015-11-04 2021-05-26 リンテック株式会社 半導体装置の製造方法および保護膜形成用シート
CN109075046B (zh) 2016-04-28 2023-07-18 琳得科株式会社 带保护膜的半导体芯片的制造方法及半导体装置的制造方法
DE102016111834B4 (de) 2016-06-28 2019-01-10 Dirk Junge An- und Ausziehhilfe für Kompressionsstrümpfe

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007035880A (ja) 2005-07-26 2007-02-08 Matsushita Electric Works Ltd バンプ付きウエハの製造方法、バンプ付きウエハ、半導体装置
JP2007165636A (ja) 2005-12-14 2007-06-28 Nippon Zeon Co Ltd 半導体素子の製造方法
JP2008078430A (ja) 2006-09-22 2008-04-03 Matsushita Electric Ind Co Ltd 電子部品の製造方法
JP2010045189A (ja) 2008-08-12 2010-02-25 Nitto Denko Corp 半導体ウエハの保護テープ貼付け方法およびその装置
JP5320058B2 (ja) 2008-12-26 2013-10-23 株式会社ディスコ 樹脂被覆方法および樹脂被覆装置
JP2016012585A (ja) 2014-06-27 2016-01-21 株式会社ディスコ テープ拡張装置
JP2017041469A (ja) 2015-08-17 2017-02-23 日東電工株式会社 保護テープ貼付け方法
WO2017036512A1 (en) 2015-08-31 2017-03-09 Karl Heinz Priewasser Method of processing wafer and protective sheeting for use in this method
WO2018002035A2 (en) 2016-06-28 2018-01-04 Karl Heinz Priewasser Method of processing wafer

Also Published As

Publication number Publication date
KR20210025034A (ko) 2021-03-08
TW201933513A (zh) 2019-08-16
JP2019125785A (ja) 2019-07-25
SG10202109757WA (en) 2021-10-28
JP7458964B2 (ja) 2024-04-01
US11626324B2 (en) 2023-04-11
JP2021048407A (ja) 2021-03-25
US20210183704A1 (en) 2021-06-17
TWI713976B (zh) 2020-12-21
DE102018200656A1 (de) 2019-07-18
US20190221480A1 (en) 2019-07-18
JP7056844B2 (ja) 2022-04-19
SG10201900223QA (en) 2019-08-27
KR20190087334A (ko) 2019-07-24
CN110047745A (zh) 2019-07-23
US11133219B2 (en) 2021-09-28
CN110047745B (zh) 2023-11-03

Similar Documents

Publication Publication Date Title
KR102482627B1 (ko) 웨이퍼를 처리하는 방법
TWI724020B (zh) 處理晶圓的方法及用於該方法的保護片
KR102351842B1 (ko) 웨이퍼 처리 방법
JP7205810B2 (ja) ウェハを処理する方法
CN110858564B (zh) 加工基板的方法
US11676833B2 (en) Protective sheet for use in processing wafer, handling system for wafer, and combination of wafer and protective sheeting
CN115775725A (zh) 加工基板的方法

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant