CN110047745A - 处理晶圆的方法 - Google Patents

处理晶圆的方法 Download PDF

Info

Publication number
CN110047745A
CN110047745A CN201910030538.XA CN201910030538A CN110047745A CN 110047745 A CN110047745 A CN 110047745A CN 201910030538 A CN201910030538 A CN 201910030538A CN 110047745 A CN110047745 A CN 110047745A
Authority
CN
China
Prior art keywords
wafer
protective film
opposite
attached
cut
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910030538.XA
Other languages
English (en)
Other versions
CN110047745B (zh
Inventor
卡尔·海因茨·普利瓦西尔
星野仁志
D·迈尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Corp filed Critical Disco Corp
Publication of CN110047745A publication Critical patent/CN110047745A/zh
Application granted granted Critical
Publication of CN110047745B publication Critical patent/CN110047745B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/38—Removing material by boring or cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02013—Grinding, lapping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02016—Backside treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H01L2221/68336—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding involving stretching of the auxiliary support post dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Plasma & Fusion (AREA)
  • Mechanical Engineering (AREA)
  • Dicing (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Laser Beam Processing (AREA)

Abstract

处理晶圆的方法。本发明涉及一种处理晶圆(W)的方法，晶圆(W)在一侧(1)上具有器件区域(2)，器件区域(2)具有多个器件(27)。特别地，该发明涉及一种方法，其包括：提供保护膜(4)，以及将保护膜(4)贴到晶圆(W)的与一侧(1)相反的侧(6)，使得保护膜(4)的前表面(4a)的至少中心区域与晶圆(W)的与一侧(1)相反的侧(6)直接接触。该方法还包括：在将保护膜(4)贴到晶圆(W)的与一侧(1)相反的侧(6)期间和/或之后，向保护膜(4)施加外部刺激，使得保护膜(4)附接到晶圆(W)的与一侧(1)相反的侧(6)，以及处理晶圆(W)的一侧(1)和/或晶圆(W)的与一侧(1)相反的侧(6)。

Description

处理晶圆的方法
技术领域
本发明涉及处理诸如半导体晶圆的晶圆的方法，该晶圆在一侧上具有器件区域，该器件区域具有多个器件。
背景技术
在半导体器件制造工艺中，带有具有多个器件(通常通过多条分割线划分)的器件区域的晶圆被分割成各个晶片。这种制造工艺通常包括用于调节晶圆厚度的研磨步骤以及沿着分割线切割晶圆以获得各个晶片的切割步骤。从与形成有器件区域的晶圆前侧相反的晶圆的后侧执行研磨步骤。此外，也可在晶圆后侧上执行诸如抛光和/或蚀刻的其它处理步骤。可沿着分割线从其前侧或其后侧切割晶圆。
为了在晶圆的处理期间保护形成在晶圆上的器件例如免于由碎片、研磨水或切割水导致的破裂、变形和/或污染，可在处理之前向晶圆前侧施加保护膜或片材。
如果器件区域具有不平整的表面结构，则器件的这种保护特别重要。例如，在诸如晶圆级芯片尺寸封装(WLCSP)的已知半导体器件制造工艺中，晶圆的器件区域形成有从晶圆的平面表面突出的多个突起(protrusion)，例如，凸块(bump)。这些突起例如用于与各个晶片中的器件建立电接触，例如，在将晶片结合入诸如移动电话和个人计算机的电子设备中时。
为了实现这种电子设备的尺寸减小，半导体器件必须减小尺寸。因此，在上面提到的研磨步骤中将其上形成有器件的晶圆研磨至μm范围内(例如，20至100μm的范围内)的厚度。
在已知的半导体器件制造工艺中，如果器件区域中存在突起(例如，凸块)，则在处理期间(例如，在研磨步骤中)可能出现问题。特别地，由于这些突起的存在，在处理期间晶圆破损的风险显著增加。此外，如果晶圆被研磨至小的厚度(例如，μm范围内的厚度)，则晶圆的前侧的器件区域的突起可能导致晶圆后侧的变形，因此损害了所得晶片的质量。
因此，当处理带有具有这样的不平整表面结构的器件区域的晶圆时，保护膜或片材的使用特别重要。
然而，特别地，对于诸如MEMS的敏感器件的情况，存在这样的问题：当膜或片材从晶圆被剥离时，晶圆上的器件结构可能由于形成在保护膜或片材上的粘合剂层的粘合力而损坏，或者可能被器件上残留的粘合剂污染。
例如在切割晶圆的步骤中为了保护晶圆例如免于由碎片导致的破裂、变形和/或污染，可在处理之前向晶圆后侧施加保护膜或片材。
同样在该情况下，存在这样的问题：当膜或片材从晶圆被剥离时，晶圆可能由于形成在保护膜或片材上的粘合剂层的粘合力而损坏，或者可能被晶圆上残留的粘合剂污染。
因此，仍需要一种处理具有器件区域的晶圆的可靠且有效的方法，其允许污染和损坏晶圆的任何风险最小化。
发明内容
因此，本发明的目的在于提供一种处理具有器件区域的晶圆的可靠且有效的方法，其允许污染和损坏晶圆的任何风险最小化。该目标通过具有权利要求1的技术特征的晶圆处理方法、具有权利要求9的技术特征的晶圆处理方法以及具有权利要求19的技术特征的晶圆处理方法来实现。本发明的优选实施方式从从属权利要求得出。
本发明提供了一种处理晶圆的方法，该晶圆在一侧上具有器件区域，该器件区域具有多个器件。该方法包括：提供保护膜或片并且将保护膜或片贴到晶圆的与所述一侧相反的侧，使得保护膜或片的前表面的至少中心区域与晶圆的与所述一侧相反的侧直接接触。此外，该方法包括：在将保护膜或片贴到晶圆的与所述一侧相反的侧期间和/或之后，向保护膜或片施加外部刺激，使得保护膜或片被附加至晶圆的与所述一侧相反的侧；以及处理晶圆的所述一侧和/或晶圆的与所述一侧相反的所述侧。
将保护膜贴到晶圆的与所述一侧相反的侧，即贴到晶圆后侧，使得保护膜的前表面的至少中心区域与晶圆的与所述一侧相反的侧直接接触。因此，在保护膜的前表面的至少中心区域与晶圆的与所述一侧相反的侧之间不存在材料，特别地，不存在粘合剂。
因此，可显著减少或者甚至消除例如由于粘合剂层的粘合力或残留在晶圆上的粘合剂导致的可能污染或损坏晶圆的风险。
在将保护膜贴到晶圆的与所述一侧相反的侧期间和/或之后，向保护膜施加外部刺激，使得保护膜被附接至晶圆的与所述一侧相反的侧。因此通过施加外部刺激生成保护膜和晶圆之间的附接力，该附接力将保护膜保持在其在晶圆上的位置。因此，不需要附加粘合材料来将保护膜附接到晶圆的与所述一侧相反的侧。
特别地，通过向保护膜施加外部刺激，可在保护膜与晶圆之间形成诸如正配合(positive fit)和/或材料结合(例如，粘合结合)的形状(form)配合。术语“材料结合”和“粘合结合”限定了保护膜与晶圆之间由于作用在这两个组件之间的原子力和/或分子力而附接或连接。
术语“粘合结合”涉及作用以使保护膜附接或粘附到晶圆的这些原子力和/或分子力的存在，并非暗示在保护膜与晶圆之间存在附加粘合剂。而是，如上文详述的，保护膜的前表面的至少中心区域与晶圆的与所述一侧相反的侧直接接触。
本发明的方法因此能够可靠且有效地处理具有器件区域的晶圆，从而使污染和损坏晶圆的任何风险最小化。
晶圆后侧表面可以是大致平坦、均匀的表面或者是平坦、均匀的表面。另选地，可以在晶圆的后侧上存在沿晶圆的厚度方向从平面晶圆表面突出的突起或凸起。
向保护膜施加外部刺激可以包括或包含：对保护膜进行加热和/或对保护膜进行冷却和/或向保护膜施加真空和/或例如通过使用激光束利用诸如光的辐射来照射保护膜。
外部刺激可包括或者可以是化学化合物和/或电子或等离子体辐照和/或机械处理，例如压力、摩擦或超声波应用和/或静电。
特别优选地，向保护膜施加外部刺激包括或包含对保护膜进行加热。例如，向保护膜施加外部刺激可以包括或包含：对保护膜进行加热以及向保护膜施加真空。在这种情况下，可在对保护膜进行加热期间和/或之前和/或之后向保护膜施加真空。
如果向保护膜施加外部刺激包括或包含对保护膜进行加热，则该方法还可包括在加热工艺之后允许保护膜冷却。特别地，可允许保护膜冷却至其初始温度(即，其在加热工艺之前的温度)。可在处理晶圆的一侧(即，晶圆前侧)和/或晶圆的与所述一侧相反的侧(即，晶圆后侧)之前允许保护膜冷却至例如其初始温度。
保护膜与晶圆之间的附接力通过加热工艺来生成。可在加热工艺本身中和/或在允许保护膜冷却的后续工艺中使得保护膜附接到晶圆。
可通过加热工艺使保护膜软化，以例如适形于晶圆的与所述一侧相反的侧上的晶圆表面(例如，吸收晶圆形貌)。在冷却至例如其初始温度时，保护膜可重新硬化，以例如形成与晶圆的形状配合和/或材料结合。
保护膜可耐热至180℃或更高的温度，优选至220℃或更高的温度，更优选至250℃或更高的温度，并且甚至更优选至300℃或更高的温度。
保护膜可被加热至30℃至250℃，优选50℃至200℃，更优选60℃至150℃，以及甚至更优选70℃至110℃的范围内的温度。特别优选地，保护膜被加热至大约80℃的温度。
在将保护膜贴到晶圆的与所述一侧相反的侧期间和/或之后，保护膜可在30秒至10分钟，优选1分钟至8分钟，更优选1分钟至6分钟，甚至更优选1分钟至4分钟，还更优选1分钟至3分钟的范围内的持续时间内加热。
如果向保护膜施加外部刺激包括或包含对保护膜进行加热，则可对保护膜直接和/或间接进行加热。
保护膜可通过例如使用热施加装置(例如，受热辊、受热印模等)或热辐射装置直接对其施加热来加热。保护膜和晶圆可被放置在容器或腔室(例如，真空室)中，并且容器或腔室的内部容积可被加热，以加热保护膜。容器或腔室可设置有热辐射装置。
可例如通过在将保护膜贴到晶圆的与所述一侧相反的侧之前和/或期间和/或之后对晶圆加热来间接对保护膜加热。例如，可通过将晶圆放置在支撑件或载体(例如，卡盘台)上并加热支撑件或载体来对晶圆加热。
例如，支撑件或载体(例如，卡盘台)可被加热至30℃至250℃，优选50℃至200℃，更优选60℃至150℃，甚至更优选70℃至110℃的范围内的温度。特别优选地，支撑件或载体可被加热至大约80℃的温度。
这些方法也可被组合，例如，通过使用热施加装置(例如，受热辊等)或热辐射装置以用于直接加热保护膜，并且还通过晶圆间接加热保护膜。
如果向保护膜施加外部刺激包括或包含对保护膜进行加热，优选的是，保护膜在处于其受热状态时为易弯的、弹性的、柔性的、可拉伸的、柔软的和/或可压缩的。这样，可特别可靠地确保保护膜适形于晶圆的与所述一侧相反的侧上的晶圆表面(例如，吸收晶圆形貌)。如下面将进一步详述的，如果在晶圆后侧上存在沿晶圆的厚度方向突出的突起，例如表面不平整或粗糙、凸块、光学元件等，则这是特别有利的。
优选地，保护膜在冷却时至少在一定程度上硬化或变硬，以在冷却状态下变得更刚性和/或坚固。这样，可确保在晶圆的后续处理(例如，切割晶圆)期间晶圆的特别可靠的保护。
所述方法还可包括在将保护膜贴到晶圆的与所述一侧相反的侧期间和/或之后，对保护膜的与其前表面相反的后表面施加压力。这样，保护膜的前表面被压靠在晶圆的与所述一侧相反的侧。因此，可特别有效地确保保护膜可靠地附接到晶圆。
如果向保护膜施加外部刺激包括对保护膜进行加热，则可在对保护膜进行加热之前和/或期间和/或之后向保护膜的后表面施加压力。可在处理晶圆前侧和/或后侧之前对保护膜的后表面施加压力。
可通过压力施加装置(例如，辊、印模、膜等)对保护膜的后表面施加压力。
特别优选地，可使用组合的热和压力施加装置(例如，受热辊或受热印模)。在这种情况下，可在对保护膜加热的同时对保护膜的后表面施加压力。
如下面将进一步详述的，可在真空室中对保护膜的后表面施加压力。
保护膜可在压力减小的气氛中(特别地，在真空下)被施加和/或附接到晶圆后侧。这样，可可靠地确保在保护膜与晶圆之间不存在空隙和/或气泡。因此，避免了在处理晶圆的前侧和/或后侧期间晶圆上的任何应力或应变(例如，由于这些气泡在加热工艺中扩展)。
例如，将保护膜施加和/或附接到晶圆的与所述一侧相反的侧的一个或更多个步骤可在真空室中进行。特别地，可使用真空层压机将保护膜施加和/或附接到晶圆的与所述一侧相反的侧。在这种真空层压机中，在晶圆正面与卡盘台的上表面接触并且晶圆后侧朝上的状态下将晶圆放置在真空室中的卡盘台上。卡盘台可以是例如受热卡盘台。
要贴到晶圆后侧的保护膜在其外围部分处通过环形框架保持并且被放置在真空室中的晶圆后侧上方。位于卡盘台和环形框架上方的真空室的上部设置有通过可拉伸橡胶膜封闭的进气口。
在晶圆和保护膜已被加载到真空室中之后，室被抽真空，并且通过进气口向橡胶膜供应空气，使得橡胶膜拉伸到抽真空的室中。这样，橡胶膜在真空室中向下移动，以推动保护膜抵靠晶圆后侧，从而利用保护膜密封外围晶圆部分并将膜压靠至晶圆后侧。因此，保护膜可被紧密地贴到晶圆后侧，以例如遵循突起或凸起的轮廓(如果这种突起或凸起存在的话)。
保护膜可在其被贴到晶圆的与所述一侧相反的侧期间和/或之后例如通过加热卡盘台来被加热。
随后，真空室中的真空被释放，并且保护膜通过经由加热工艺生成的附接力以及真空室中的正压被保持在其在晶圆后侧的位置。
另选地，橡胶膜可由软印模或软辊(例如，受热软印模或受热软辊)代替。
所述方法还可包括：在处理其前侧和/或后侧之后将保护膜从晶圆移除。在将保护膜从晶圆移除之前和/或期间，可以向保护膜施加外部刺激，例如热。这样，可方便移除工艺。
晶圆还可在其前侧上具有外围边缘区域，该外围边缘区域没有器件并且围绕器件区域形成。
晶圆可以是例如半导体晶圆、玻璃晶圆、蓝宝石晶圆、陶瓷晶圆(例如，氧化铝(Al2O3)陶瓷晶圆)、石英晶圆、氧化锆晶圆、PZT(锆钛酸铅)晶圆、聚碳酸酯晶圆、金属(例如，铜、铁、不锈钢、铝等)或金属化材料晶圆、铁氧体晶圆、光学晶体材料晶圆、树脂(例如，环氧树脂)、涂布或模制晶圆等。
特别地，晶圆可以是例如Si晶圆、GaAs晶圆、GaN晶圆、GaP晶圆、InAs晶圆、InP晶圆、SiC晶圆、SiN晶圆、LT(钽酸锂)晶圆、LN(铌酸锂)晶圆等。
晶圆可由单一材料或者不同材料(例如，上述材料中的两种或更多种)的组合制成。例如，晶圆可以是Si和玻璃结合晶圆，其中由Si制成的晶圆元件结合到由玻璃制成的晶圆元件。
晶圆可具有任何类型的形状。在其俯视图中，晶圆可具有例如圆形形状、卵形(oval)形状、椭圆形(elliptical)形状或多边形形状(例如，矩形形状或正方形形状)。
保护膜可具有任何类型的形状。在其俯视图中，保护膜或片可具有例如圆形形状、卵形形状、椭圆形形状或多边形形状(例如，矩形形状或正方形形状)。
保护膜可具有与晶圆基本上相同的形状或具有与晶圆相同的形状。
保护膜的外径可大于晶圆的外径。这样，可方便晶圆的处理、操控和/或运输。特别地，如下面将详述的，保护膜的外周部分可附接到环形框架。
保护膜可具有小于晶圆的外径的外径。
保护膜可具有可基本上与晶圆的外径相同的外径。
所述方法还可包括切割保护膜。保护膜可被切割使得其具有大于晶圆的外径的外径或者小于晶圆的外径的外径或者基本上与晶圆的外径相同的外径。
切割保护膜的步骤可在将保护膜贴到晶圆之前或之后执行。
切割保护膜的步骤可在将保护膜附接到晶圆之前或之后执行。
所述方法还可包括将保护膜的外周部分附接到环形框架。特别地，保护膜的外周部分可附接到环形框架使得保护膜封闭环形框架的中心开口(即，环形框架的内径内的区域)。这样，附接到保护膜(特别地，附接到其中心部分)的晶圆由环形框架通过保护膜保持。因此，形成包括晶圆、保护膜和环形框架的晶圆单元，从而方便晶圆的处理、操控和/或运输。
将保护膜的外周部分附接到环形框架的步骤可在将保护膜贴到晶圆之前或之后执行。
将保护膜的外周部分附接到环形框架的步骤可在将保护膜附接到晶圆之前或之后执行。
将保护膜的外周部分附接到环形框架的步骤可在处理晶圆前侧和/或后侧之前或之后执行。
至少一条分割线可形成在晶圆的所述一侧上。多条分割线可形成在晶圆的所述一侧上。一条或多条分割线对形成在器件区域中的器件进行划分。
至少一条分割线的宽度可在30至200μm，优选30至150μm，更优选30至100μm范围内。
所述方法可包括处理晶圆的所述一侧，即晶圆前侧。处理晶圆的所述一侧可包括或包含沿至少一条分割线将晶圆材料移除。如果多条分割线形成在晶圆一侧上，则处理晶圆一侧可包括或包含沿多条分割线中的每条将晶圆材料移除。
可贯穿晶圆的整个厚度沿至少一条分割线将晶圆材料移除。在这种情况下，通过晶圆材料移除工艺沿至少一条分割线将晶圆划分成多个芯片或晶片。
另选地，可沿晶圆的的厚度仅一部分沿至少一条分割线将晶圆材料移除。例如，可沿晶圆的的厚度的20％或更多，30％或更多，40％或更多，50％或更多，60％或更多，70％或更多，80％或更多，或者90％或更多将晶圆材料移除。
在这种情况下，可例如通过采用断开工艺、向晶圆施加外力(例如使用拉伸带)，或者通过采用切割或切片工序(例如机械切割或切片工艺、激光切割或切片工艺或者等离子体切割或切片工艺)来执行分割(即完全分割)晶圆的工艺。例如，可通过径向拉伸保护膜，即通过使用保护膜作为拉伸带，向晶圆施加外力。进一步地，还可以采用这些工艺中的两种或更多种的组合。
而且，如下面将进一步详述的，可通过研磨晶圆的与所述一侧相反的侧来分割晶圆。
可沿至少一条分割线来对晶圆材料进行机械移除。特别地，可通过沿至少一条分割线对晶圆进行机械切割(例如通过刀片划片或锯切)沿至少一条分割线将晶圆材料移除。在这种情况下，从晶圆的前侧来切割晶圆。
另选地或另外，可通过激光切割和/或通过等离子体切割沿至少一条分割线将晶圆材料移除。
晶圆可在单个机械切割步骤、单个激光切割步骤或单个等离子体切割步骤中切割。另选地，晶圆可通过一系列机械切割和/或激光切割和/或等离子体切割步骤来切割。
可例如通过烧蚀激光切割和/或通过隐形激光切割(即，通过施加激光束以在晶圆内形成改性区域，如下面将进一步详述的，和/或通过施加激光束以在晶圆中形成多个孔区域)来执行激光切割。这些孔区域中的每一个可包括改性区域以及在改性区域中向晶圆的表面开放的空间。
通过使保护膜附接到晶圆后侧，可确保在切割步骤期间施加的压力在切割期间贯穿晶圆更一致地和均匀地分布，因此减小或者甚至最小化在切割步骤中损坏晶圆的任何风险(例如，所得芯片或晶片的侧壁开裂)。
所述方法可包括处理晶圆的一侧，其中，处理晶圆的所述一侧包括或包含从晶圆的所述一侧向晶圆施加脉冲激光束，晶圆是由对脉冲激光束透明的材料制成的，并且在脉冲激光束的焦点位于在从晶圆的所述一侧朝向晶圆的与所述一侧相反的侧的方向上距晶圆的所述一侧一定距离的情况下，至少在沿至少一条分割线的多个位置处将脉冲激光束施加到晶圆，以在晶圆中沿至少一条分割线形成多个改性区域。
在这种情况下，晶圆是由对脉冲激光束透明的材料制成的。因此，通过施加具有允许激光束透过晶圆的波长的脉冲激光束，在晶圆中形成多个改性区域。例如，如果晶圆是Si晶圆，则脉冲激光束可具有1.0μm或更长的波长。
脉冲激光束可具有例如1ns至300ns范围内的脉冲宽度。
改性区域可包括非晶区域或形成裂隙的区域，或者可以是非晶区域或形成裂隙的区域。在特别优选的实施方式中，改性区域包括或者是非晶区域。
每个改性区域可包括晶圆材料内部的空间(例如，腔体)，该空间被非晶区域或形成裂隙的区域围绕。
每个改性区域可由晶圆材料内部的空间(例如，腔体)组成，并且非晶区域或形成裂隙的区域围绕该空间。
如果改性区域包括或者是形成裂隙的区域(即，裂隙已经形成)，则裂隙可以是微裂隙。裂隙可具有尺寸(例如，μm范围内的长度和/或宽度)。例如，裂隙可具有5μm至100μm范围内的宽度和/或100μm至1000μm范围内的长度。
根据该方法，至少在沿至少一条分割线的多个位置处从晶圆的所述一侧向晶圆施加脉冲激光束，从而在晶圆中沿至少一条分割线形成多个改性区域。通过形成这些改性区域，在形成改性区域的晶圆的区域中，晶圆的强度降低。因此，在已经形成多个改性区域的情况下沿至少一条分割线分割晶圆是非常方便的。在该晶圆分割工艺中，获得设置在晶圆的器件区域中的各个器件作为芯片或晶片。
所述方法还可包括：在在晶圆中形成多个改性区域之后，沿至少一条分割线分割晶圆。可通过各种方式，例如通过采用断开工艺、向晶圆施加外力(例如使用拉伸带)，或者通过采用切割或切片工序(例如机械切割或切片工艺、激光切割或切片工艺或者等离子体切割或切片工艺)来执行分割晶圆的工艺。例如，可通过径向拉伸保护膜，即通过使用保护膜作为拉伸带，向晶圆施加外力。进一步地，还可以采用这些工艺中的两种或更多种的组合。
所述方法可包括处理晶圆的与所述一侧相反的侧。处理晶圆的与所述一侧相反的侧的步骤可包括或包含从晶圆的与所述一侧相反的侧向晶圆施加脉冲激光束，其中，保护膜是由对脉冲激光束透明的材料制成的，晶圆是由对脉冲激光束透明的材料制成的，并且在脉冲激光束的焦点位于在从晶圆的与所述一侧相反的侧朝向晶圆的所述一侧的方向上距晶圆的与所述一侧相反的侧一定距离的情况下，至少在沿至少一条分割线的多个位置处将脉冲激光束施加到晶圆，以在晶圆中沿至少一条分割线形成多个改性区域。
从晶圆的后侧施加的脉冲激光束可以是与从晶圆的前侧施加的脉冲激光束相同的脉冲激光束或是不同的脉冲激光束。
可基本上按照与通过从晶圆的前侧施加脉冲激光束来形成改性区域相同的方式来形成通过从晶圆的后侧施加脉冲激光束而形成的改性区域。
可以将保护膜贴到晶圆的与所述一侧相反的侧，使得在保护膜的前表面与晶圆的与所述一侧相反的侧接触的整个区域中，保护膜的前表面与晶圆的与所述一侧相反的侧直接接触。因此，在保护膜的前表面与晶圆的与所述一侧相反的侧之间不存在材料(特别是，粘合剂)。
这样，能可靠地消除例如由于粘合剂层的粘合力或残留在晶圆上的粘合剂导致的可能污染或损坏晶圆的风险。
另选地，保护膜可设置有粘合剂层，其中，粘合剂层仅被设置在保护膜的前表面的外围区域中，该外围区域围绕保护膜的前表面的中心区域，并且保护膜被贴到晶圆的与所述一侧相反的侧，使得粘合剂层仅与晶圆的与所述一侧相反的侧的外围部分接触。晶圆的与所述一侧相反的侧的外围部分可对应于形成在晶圆的一侧上的外围边缘区域。
这样，可进一步改进保护膜至晶圆的附接。由于粘合剂层仅设置在保护膜的前表面的外围区域中，保护膜和晶圆通过粘合剂层彼此附接的区域与粘合剂层设置在保护膜的整个前表面上的情况相比显著减小。因此，可更容易将保护膜从晶圆分离，并且损坏晶圆(特别是，形成在其后侧的突起)的风险大大降低。
粘合剂层的粘合剂可通过外部刺激(例如，热、UV辐射、电场和/或化学试剂)固化。这样，可在处理之后特别容易地将保护膜从晶圆移除。外部刺激可被施加到粘合剂以降低其粘合力，因此允许容易地移除保护膜。
例如，粘合剂层可分别具有大致环形形状、开放的矩形形状或开放的方形形状，即矩形或方形形状，在粘合剂层的中心具有开口。
保护膜可为可拉伸的。保护膜在被贴到晶圆的与所述一侧相反的侧时可被拉伸。如果在晶圆的与所述一侧相反的侧上存在突起，则保护膜可在被贴到晶圆的与所述一侧相反的侧时拉伸，以紧密地或至少部分遵循这些突起的轮廓。
特别地，保护膜可拉伸到其原始尺寸的两倍或以上，优选其原始尺寸的三倍或以上，更优选其原始尺寸的四倍或以上。这样，特别地，对于拉伸到其原始尺寸的三倍或四倍或以上的情况，能够可靠地确保保护膜遵循突起的轮廓。
如果保护膜可拉伸，则其可被用于将器件彼此分离。特别地，该方法还可包括：在处理晶圆的所述一侧和/或晶圆的与所述一侧相反的侧之后，径向拉伸保护膜以使器件彼此分离。
例如，在研磨工艺之前，例如通过机械切割工艺、激光切割工艺或等离子体切割工艺，或通过切片来完全分割晶圆。随后，可呈芯片或晶片形式的完全分割的器件可通过径向拉伸保护膜而彼此远离地移动，从而增加相邻器件之间的距离。
另选地，晶圆可经受隐形切片工艺，即如上文已经详述的，通过施加激光束在晶圆内部形成改性区域的工艺。随后，可沿至少一条分割线来分割(例如断开)晶圆，其中，通过径向拉伸保护膜形成改性区域，从而获得各个芯片或晶片。
作为径向拉伸保护膜的另选方案，可例如在移除保护膜之后将单独拉伸带附接至晶圆后侧。随后，可通过使拉伸带径向拉伸将器件彼此分离。
保护膜可由单一材料制成，特别是单一均质材料。
保护膜可由诸如聚合物的塑料材料制成。特别优选地，保护膜由聚烯烃制成。例如，保护膜可由聚乙烯(PE)或聚丙烯(PP)或聚丁烯(PB)制成。
聚烯烃膜具有特别有利于在本发明的晶圆处理方法中使用的材料性质，特别是如果向保护膜施加外部刺激包括或包含加热保护膜。聚烯烃膜在受热状态下(例如，当被加热到60℃至150℃范围内的温度时)是易弯的、可拉伸的并且柔软的。因此，可特别可靠地确保保护膜适形于晶圆的与所述一侧相反的侧上的晶圆表面(例如，吸收晶圆形貌)。如果晶圆后侧形成有从晶圆的平面表面突出的突起或凸起，则这特别有益。
此外，聚烯烃膜在冷却时硬化和变硬，以在冷却状态下变得更刚性和坚固。因此，可确保在晶圆的后续处理(例如，切割晶圆)期间晶圆的特别可靠的保护。
保护膜可具有5至200μm，优选8至100μm，更优选10至80μm，甚至更优选12至50μm的范围内的厚度。特别优选地，保护膜具有80至150μm的范围内的厚度。
这样，可特别可靠地确保保护膜是足够柔性和易弯的以充分适形于晶圆后侧形成的突起的轮廓(如果存在这种突起的话)，并且同时，保护膜呈现出足够的厚度以便在处理其前侧和/或后侧期间可靠地且有效地保护晶圆。
缓冲层可附接到保护膜的与其前表面相反的后表面。
如果突起或凸起(例如表面不平整或粗糙度、凸块、光学元件(例如光学透镜)、其他结构等)沿晶圆的厚度方向从晶圆的与所述一侧相反的侧突起、延伸或突出，则这种方法特别有利。在这种情况下，突起或凸起限定晶圆后侧的表面结构或形貌，使得该侧不平整。
如果缓冲层被附接到保护膜的后表面，则可将这种突起嵌入到缓冲层中。因此，可消除由突起的存在引起的表面不平整对后续晶圆处理步骤(例如，切割)的任何负面影响。特别地，缓冲层可显著有助于在切割过程中实现特别一致和均匀的压力分布。
通过将突起嵌入到缓冲层中，在晶圆处理期间，例如在后续的切割步骤中，可靠地保护诸如例如光学元件或其他结构的突起免受任何损害。
缓冲层的材料不受特别限制。特别地，缓冲层可由允许沿晶圆的厚度方向突出的突起嵌入其中的任何类型的材料形成。例如，缓冲层可由树脂、粘合剂、凝胶等形成。
缓冲层可通过外部刺激(例如，UV辐射、热、电场和/或化学试剂)来固化。在这种情况下，缓冲层在被施加外部刺激时至少一定程度地硬化。例如，缓冲层可由可固化树脂、可固化粘合剂、可固化凝胶等形成。
缓冲层可被配置以在其固化之后呈现出一定程度的可压缩性、弹性和/或柔性，即，在固化之后为可压缩的、弹性的和/或柔性的。例如，缓冲层可使得其通过固化而进入类似橡胶的状态。另选地，缓冲层可被配置为在固化之后达到刚性、坚硬状态。
在本发明的方法中用作缓冲层的可UV固化树脂的优选示例是DISCO公司的ResiFlat以及DENKA的TEMPLOC。
所述方法还可包括：在处理(例如，切割)晶圆之前向缓冲层施加外部刺激，以使缓冲层固化。这样，切割期间晶圆的保护以及切割精度可进一步改进。
缓冲层可耐热至180℃或更高的温度，优选至220℃或更高的温度，更优选至250℃或更高的温度，并且甚至更优选至300℃或更高的温度。
缓冲层可具有10至300μm，优选20至250μm，更优选50至200μm的范围内的厚度。
在将保护膜贴到晶圆的与所述一侧相反的侧之前，可将缓冲层附接到保护膜的后表面。
在这种情况下，保护膜和缓冲层可首先被层压，从而形成包括缓冲层以及附接到缓冲层的保护膜的保护片材。通过这种方式形成的保护片材随后可被施加到晶圆的与所述一侧相反的侧，例如使得从晶圆的平面表面突出的突起或凸起被保护膜覆盖并且被嵌入到保护膜和缓冲层中。可施加保护片材以使得缓冲层的后表面与晶圆的所述一侧大致平行。当将保护片材施加到晶圆的与所述一侧相反的侧时，将保护膜的前表面贴到晶圆的与所述一侧相反的侧。
这样，可以特别简单和有效的方式执行晶圆处理方法。例如，保护片材可被预先制备，储存以供稍后使用，并且在需要时用于晶圆处理。保护片材因此可大量制造，使得其生产在时间和成本方面均特别有效。
在将保护膜贴到晶圆的与所述一侧相反的侧之后，可将缓冲层附接到保护膜的后表面。
在这种情况下，保护膜首先被贴到晶圆的与所述一侧相反的侧，并且施加了保护膜的晶圆的与所述一侧相反的侧随后被附接到缓冲层的前表面，例如使得从晶圆的平面表面突出的突起或凸起被嵌入保护膜和缓冲层中，并且缓冲层的后表面与晶圆的一侧大致平行。该方法允许保护膜以特别高的精度(特别地，相对于从晶圆的平面表面突出的突起或凸起)附接到晶圆的与所述一侧相反的侧。
缓冲层可在将保护膜附接到晶圆的所述一侧之前和/或期间和/或之后附接到保护膜的后表面。
所述方法还可包括将保护膜和缓冲层从晶圆移除。可在处理(例如，切割)晶圆之后将保护膜和缓冲层从晶圆移除。
缓冲层和保护膜可被单独(即，一个接一个地)移除。例如，缓冲层可被首先移除，然后移除保护膜或片。另选地，缓冲层和保护膜可一起被移除。
基片可被附接到缓冲层的与其前表面相反的后表面，该缓冲层的前表面附接到保护膜。
基片的材料不受特别限制。基片可由柔软或易弯的材料制成，例如诸如聚合物材料，例如聚氯乙烯(PVC)、乙烯乙酸乙烯酯(EVA)或聚烯烃。
另选地，基片可由刚性或坚硬的材料制成，例如聚对苯二甲酸乙二醇酯(PET)和/或硅和/或玻璃和/或不锈钢(SUS)。
例如，如果基片由聚对苯二甲酸乙二醇酯(PET)或玻璃制成并且缓冲层可通过外部刺激固化，则可利用可透射穿过聚对苯二甲酸乙二醇酯(PET)或玻璃的辐射(例如，UV辐射)来使缓冲层固化。如果基片由硅或不锈钢(SUS)制成，则提供具有成本效益的基片。
另外，基片可由上面所列的材料的组合形成。
基片可耐热高达180℃或更高的温度，优选高达220℃或更高的温度，更优选高达250℃或更高的温度，并且甚至更优选高达300℃或更高的温度。
基片可具有30至1500μm，优选40至1200μm，更优选50至1000μm的范围内的厚度。
缓冲层和基片可在将保护膜贴到晶圆后侧之前或之后附接到保护膜的后表面。特别地，保护膜、缓冲层和基片可首先被层压，从而形成包括基片、缓冲层以及附接到缓冲层的保护膜的保护片材。通过这种方式形成的保护片材可随后被施加到晶圆后侧。
基片的前表面可与缓冲层的后表面接触，并且基片的与其前表面相反的后表面可与晶圆的所述一侧大致平行。因此，当处理(例如，切割)晶圆的所述一侧时，例如可通过将基片的后表面放置在卡盘台上来向该后表面施加合适的反压。
在这种情况下，由于基片的平面后表面与晶圆的前侧大致平行，在诸如例如通过切割装置的切割或切片刀片的切割工艺的处理期间施加到晶圆的压力在晶圆上更加一致和均匀地分布，从而使晶圆破损的任何风险最小化。此外，基片的平坦、均匀后表面与晶圆的前侧的大致平行对准允许切割步骤以高精度执行，从而实现生产具有明确形状和尺寸的高质量的晶片或芯片。
所述方法还可包括特别地在将保护膜贴到晶圆之前研磨和/或抛光和/或蚀刻(例如，等离子体蚀刻)晶圆的与所述一侧相反的所述侧。可研磨晶圆的与所述一侧相反的侧，以调整晶圆厚度。
本发明还提供一种处理晶圆的方法，该晶圆在一侧上具有器件区域，该器件区域具有多个器件，其中，在晶圆的所述一侧上形成至少一条分割线。该方法包括：从晶圆的所述一侧沿所述至少一条分割线将晶圆材料移除；提供保护膜；以及在沿所述至少一条分割线将晶圆材料移除之后，将用于覆盖晶圆上的器件的保护膜贴到晶圆的所述一侧，使得保护膜的前表面的至少中心区域与晶圆的所述一侧直接接触。所述方法还包括：在将保护膜贴到晶圆的所述一侧期间和/或之后向保护膜施加外部刺激，使得保护膜被附接到晶圆的所述一侧；以及在向保护膜施加外部刺激之后，研磨晶圆的与所述一侧相反的所述侧，以调整晶圆厚度。沿晶圆的厚度的仅一部分将晶圆材料移除，并且沿晶圆的尚未移除晶圆材料的厚度的剩余部分执行研磨晶圆的与所述一侧相反的所述侧的步骤，从而沿所述至少一条分割线来分割晶圆。
晶圆可具有上面详细描述的性质、特性和特征。
晶圆可具有任何类型的形状。在其俯视图中，晶圆可具有例如圆形形状、卵形形状、椭圆形形状或多边形形状(例如，矩形形状或正方形形状)。
保护膜可具有上面详细描述的性质、特性和特征。特别地，如上面详细描述的，保护膜可与缓冲层组合使用或与缓冲层和基片组合使用。
保护膜可具有任何类型的形状。在其俯视图中，保护膜可具有例如圆形形状、卵形形状、椭圆形形状或多边形形状(例如，矩形形状或正方形形状)。
保护膜可具有与晶圆基本上相同的形状或具有与晶圆相同的形状。
可与如上详述的用于将保护膜贴到晶圆的与所述一侧相反的所述侧相同的方式来将保护膜贴到晶圆的所述一侧。
特别地，保护膜被贴到晶圆的所述一侧(即，晶圆前侧)，使得保护膜的前表面的至少中心区域与晶圆的所述一侧直接接触。因此，在保护膜的前表面的至少中心区域与晶圆的所述一侧之间不存在材料，特别地，不存在粘合剂。
因此，可显著减小或者甚至消除例如由于粘合剂层的粘合力或残留在晶圆上的粘合剂导致的可能污染或损坏晶圆(特别是形成在器件区域中的器件)的风险。
外部刺激和向保护膜施加外部刺激的工艺可具有上面详细描述的性质、特性和特征。
特别地，向保护膜施加外部刺激可包括或包含：对保护膜进行加热和/或对保护膜进行冷却和/或向保护膜施加真空和/或例如通过使用激光束利用诸如光的辐射来照射保护膜。
外部刺激可包括或者可以是化学化合物和/或电子或等离子体辐照和/或机械处理，例如压力、摩擦或超声波应用和/或静电。
特别优选地，向保护膜施加外部刺激包括或包含对保护膜进行加热。例如，向保护膜施加外部刺激可以包括或包含：对保护膜进行加热以及向保护膜施加真空。在这种情况下，可在对保护膜进行加热期间和/或之前和/或之后向保护膜施加真空。
如果向保护膜施加外部刺激的步骤包括或包含对保护膜进行加热，则所述方法还可包括在加热工艺之后允许保护膜冷却。特别地，可允许保护膜冷却至其初始温度(即，其在加热工艺之前的温度)。可在研磨晶圆的与所述一侧相反的侧(即，晶圆后侧)之前允许保护膜冷却至例如其初始温度。
可通过与上文详述的相同的方式沿至少一条分割线移除晶圆材料。
特别地，可沿至少一条分割线来以机械的方式移除晶圆材料。例如，可通过沿至少一条分割线对晶圆进行机械切割(例如通过刀片划片或锯切)来沿至少一条分割线将晶圆材料移除。另选地或另外，可通过激光切割和/或通过等离子体切割沿至少一条分割线将晶圆材料移除。
可执行沿至少一条分割线移除晶圆材料的工艺，使得在晶圆的平面上将晶圆材料一直移除直至晶圆的侧边缘，或者使得在晶圆的外围部分(例如，在外围边缘区域)中不移除晶圆材料。如果在晶圆的外围部分不移除晶圆材料，则能特别可靠地保护器件区域免受污染。特别地，保护膜可被附接到晶圆的外围部分与晶圆表面特别紧密地接触，从而有效地有效密封器件区域。
在所述方法中，沿晶圆的尚未移除晶圆材料的厚度的剩余部分执行研磨晶圆的与所述一侧相反的侧，从而沿所述至少一条分割线来分割晶圆。通过在研磨步骤中以这种方式分割晶圆，可通过特别可靠、精确且有效的方式来处理晶圆。具体地，在研磨之前，即在其厚度减小之前，对晶圆执行沿至少一条分割线移除晶圆材料的步骤。因此，能可靠地避免在沿至少一条分割线移除材料的期间(例如在切割期间)晶圆的任何变形，例如晶圆扭曲等。此外，在沿至少一条分割线的晶圆材料的移除期间施加到晶圆的应力显著减小，从而允许获得具有提高了的晶片强度的芯片或晶片。可防止对所得芯片或晶片的任何损坏，例如裂隙的形成或后侧剥落。
而且，由于仅沿部分的晶圆厚度沿至少一条分割线移除了晶圆材料，因此增强了晶圆材料移除工艺的效率，特别是处理速度。同样，延长了用于晶圆材料移除步骤的装置(例如，切割装置)的使用寿命。
在将保护膜贴到晶圆的所述一侧期间和/或之后，向保护膜施加外部刺激，使得保护膜附接到晶圆的所述一侧。因此通过施加外部刺激生成保护膜和晶圆之间的附接力，该附接力将保护膜或保持在其在晶圆上的位置。因此，不需要附加粘合材料来将保护膜附接到晶圆的所述一侧。特别地，通过向保护膜施加外部刺激，可在保护膜与晶圆之间形成诸如正配合和/或材料结合(例如，粘合结合)的形状配合。
本发明的方法因此使得能够实现具有器件区域的晶圆的可靠且有效的处理，从而使对晶圆的任何污染和损坏的风险最小化。
晶圆前侧表面可以是大致平坦、均匀的表面或者是平坦、均匀的表面。
另选地，器件区域可形成有从晶圆的平面表面突出的多个突起或凸起。从晶圆的平面表面突出的突起或凸起可被嵌入保护膜中。
突起或凸起(例如，凸块)可从晶圆的平面表面(其是基本上平坦的表面)突出、延伸或凸出。突起或凸起可限定晶圆的所述一侧(即，其前侧)的表面结构或形貌，从而使得这一侧不平整。
这些突起或凸起可用于例如在晶圆已被分割之后(例如，在将芯片或晶片结合入电子设备(例如，移动电话和个人计算机)中时)与各个芯片或晶片中的器件建立电接触。
突起可不规则地布置或者以规则图案布置。仅一些突起可以规则图案布置。
突起可具有任何类型的形状。例如，一些或所有突起可为球形、半球形、支柱形或柱形(例如，具有圆形、椭圆形或多边形(例如，三角形、正方形等)的横截面或底部区域的支柱形或柱形)、锥形、截锥形或台阶形。
至少一些突起可源自形成在晶圆的平面表面上的元件。至少一些突起可源自在其厚度方向上部分或完全穿透晶圆的元件(例如，对于硅通孔(TSV)的情况)。后面的这些元件可沿着晶圆厚度的一部分或者沿着整个晶圆厚度延伸。
突起在晶圆的厚度方向上的高度可在20至500μm，优选30至400μm，更优选40至250μm，甚至更优选50至200μm，还甚至更优选70至150μm的范围内。
所有突起可具有基本上相同的形状和/或尺寸。另选地，至少一些突起可在形状和/或尺寸上彼此不同。
在本发明的方法中，从晶圆的平面表面突出的突起或凸起可被嵌入保护膜中。因此，可减小或者甚至消除由器件区域中的突起的存在引起的表面不平整对后续晶圆处理步骤(特别是研磨晶圆后侧)的任何负面影响。
特别地，通过将突起嵌入保护膜中，可在晶圆处理期间(例如，在后续研磨步骤中)保护突起免受任何损坏。
此外，如果晶圆被研磨至较小的厚度(例如，μm范围内的厚度)，则由于晶圆的减小的厚度以及在研磨工艺中对其施加的压力，晶圆前侧的器件区域的突起可能导致晶圆后侧的变形。这后一种效应被称为“图案转印”，因为晶圆前侧上的突起的图案被转印到晶圆后侧，并且导致晶圆的后侧表面的不期望的不平整，因此有损所得芯片或晶片的质量。
保护膜在处理(例如，研磨和/或抛光)晶圆后侧期间充当晶圆前侧与例如晶圆前侧所搁在的支撑件或载体之间的垫层或缓冲物，因此有助于在处理期间实现压力的一致且均匀的分布。因此，可防止在处理(特别是研磨)其后侧期间晶圆的图案转印或破裂。
保护膜可为可拉伸的。保护膜在被贴到晶圆的一侧时可拉伸。如果在晶圆的所述一侧上存在突起，则保护膜可在被贴到晶圆的所述一侧时拉伸，以紧密地或至少部分遵循这些突起的轮廓。
特别地，保护膜可拉伸到其原始尺寸的两倍或以上，优选其原始尺寸的三倍或以上，并且更优选其原始尺寸的四倍或以上。这样，特别地，对于拉伸到其原始尺寸的三倍或四倍或以上的情况，能够可靠地确保保护膜遵循突起的轮廓。
如果保护膜是可拉伸的，则其可被用于将器件彼此分离。特别地，所述方法还可包括：在研磨晶圆的与所述一侧相反的侧之后，径向拉伸保护膜以使器件彼此分离。
如上文详述的，通过研磨晶圆的后侧沿至少一条分割线来完全分割晶圆。随后，可呈芯片或晶片形式的完全分割的器件可通过径向拉伸保护膜而彼此远离地移动，从而增加相邻器件之间的距离。这样，能可靠地避免由于器件之间的无意接触(例如由于相邻器件相互接触或相互摩擦)而导致的对器件的任何损坏。
所述方法可包括：在研磨晶圆的与所述一侧相反的侧之后，将可拉伸粘合带(例如拉伸带)附接到晶圆的与所述一侧相反的侧，以及径向拉伸粘合带以将器件彼此分离。同样以这种方式，可使完全分割的器件彼此远离地移动，从而增大相邻器件之间的距离。如果使用不可拉伸的保护膜，则该方法特别有利。
在将粘合带附接到晶圆的与所述一侧相反的侧之前，可移除保护膜。
所述方法还可包括：在研磨晶圆的与所述一侧相反的侧之后，抛光和/或蚀刻(例如，等离子体蚀刻)晶圆的与所述一侧相反的侧。
可以将保护膜贴到晶圆的所述一侧，使得在保护膜的前表面与晶圆的所述一侧接触的整个区域中，保护膜的前表面与晶圆的所述一侧直接接触。因此，在保护膜的前表面与晶圆的所述一侧之间没有材料，特别地，没有粘合剂。
这样，能可靠地消除例如由于粘合剂层的粘合力或残留在晶圆上的粘合剂导致的可能污染或损坏晶圆(特别是形成在器件区域中的器件)的风险。
另选地，保护膜可设置有粘合剂层，其中，粘合剂层仅被设置在保护膜的前表面的外围区域中，该外围区域围绕保护膜的前表面的中心区域，并且保护膜被贴到晶圆的所述一侧，使得粘合剂层仅与晶圆的所述一侧的外围部分(例如外围边缘区域)接触。
这样，可进一步改进保护膜至晶圆的附接。由于粘合剂层仅设置在保护膜的前表面的外围区域中，保护膜和晶圆通过粘合剂层彼此附接的区域与粘合剂层设置在保护膜的整个前表面上的情况相比显著减小。因此，可更容易将保护膜从晶圆分离，并且大大降低或甚至消除例如在器件区域中损坏晶圆(特别地，损坏形成在晶圆前侧的突起)的风险。
粘合剂层的粘合剂可通过外部刺激(例如，热、UV辐射、电场和/或化学试剂)固化。这样，可在处理之后特别容易地将保护膜从晶圆移除。外部刺激可被施加到粘合剂以降低其粘合力，因此允许容易地移除保护膜。
例如，粘合剂层可具有大致环形形状、开放的矩形形状或开放的方形形状。
缓冲层可附接到保护膜的与其前表面相反的后表面。
缓冲层可具有上面详细描述的性质、特性和特征。缓冲层可按照如上面详述的相同方式附接到保护膜的后表面。以上关于缓冲层提供的公开完全适用。
如果在晶圆的一侧(特别是在器件区域中)存在突起或凸起，则将缓冲层附接到保护膜的后表面特别有利。在这种情况下，突起或凸起限定晶圆前侧的表面结构或形貌，使得该侧不平整。
如果缓冲层被附接到保护膜的后表面，则可将这种突起嵌入到缓冲层中。因此，可消除由突起的存在引起的表面不平整对后续晶圆处理步骤(特别是研磨晶圆后侧)的任何负面影响。特别地，缓冲层可显著有助于在研磨过程中实现特别一致和均匀的压力分布。通过将突起嵌入缓冲层中，在晶圆处理期间(例如，在研磨步骤中)可靠地保护突起免受任何损坏。
缓冲层可被附接到保护膜的后表面，使得缓冲层的后表面与晶圆的与所述一侧相反的所述侧大致平行。
缓冲层可通过外部刺激(例如，UV辐射、热、电场和/或化学试剂)来固化。
所述方法还可包括在将保护膜贴到晶圆的所述一侧之后，对缓冲层施加外部刺激以使缓冲层固化。
基片可被附接到缓冲层的后表面。
基片可具有上面详细描述的性质、特性和特征。基片可按照如上面详述的相同方式附接到缓冲层的后表面。以上关于基片提供的公开完全适用。
基片的前表面可与缓冲层的后表面接触。基片的与其前表面相反的后表面可基本上平行于晶圆的与所述一侧相反的所述侧。
在这种情况下，由于基片的平面后表面与晶圆后侧大致平行，所以在处理(例如，诸如通过研磨设备的磨轮研磨)期间施加于晶圆的压力在晶圆上平均且均匀地分布，因此使图案转印(即，由器件区域中的突起或凸起限定的图案转印到处理的(特别地，研磨的)晶圆后侧)以及晶圆破裂的任何风险最小化。此外，基片的平坦、均匀后表面与晶圆的后侧的基本上平行的对准允许研磨步骤以高精度执行，因此在研磨之后实现特别一致和均匀的晶圆厚度。
另外，保护膜充当晶圆前侧与缓冲层之间的另外的垫层或缓冲物，因此进一步有助于诸如研磨的处理期间压力的一致且均匀的分布。因此，可特别可靠地防止在处理期间图案转印或晶圆破裂。
本发明还提供了一种处理晶圆的方法，该晶圆在一侧上具有器件区域，该器件区域具有多个器件。该方法包括：提供具有粘合剂层的保护膜；将用于覆盖晶圆上的器件的保护膜贴到晶圆的所述一侧，使得保护膜的前表面的中心区域与晶圆的所述一侧直接接触；在将保护膜贴到晶圆的所述一侧期间和/或之后向保护膜施加外部刺激，使得保护膜被附接到晶圆的所述一侧；以及处理晶圆的与所述一侧相反的所述侧。粘合剂层仅被设置在保护膜的前表面的外围区域中，其中，该外围区域围绕保护膜的前表面的中心区域。保护膜被贴到晶圆的所述一侧，使得粘合剂层仅与晶圆的所述一侧的外围部分(例如晶圆的外围边缘区域)接触。
晶圆可具有上面详细描述的性质、特性和特征。
晶圆可具有任何类型的形状。在其俯视图中，晶圆可具有例如圆形形状、卵形形状、椭圆形形状或多边形形状(例如，矩形形状或正方形形状)。
保护膜可具有上面详细描述的性质、特性和特征。特别地，如上面详细描述的，保护膜可与缓冲层组合或与缓冲层和基片组合使用。
保护膜可具有任何类型的形状。在其俯视图中，保护膜可具有例如圆形形状、卵形形状、椭圆形形状或多边形形状(例如，矩形形状或正方形形状)。
保护膜可具有与晶圆基本上相同的形状或具有与晶圆相同的形状。
可按照如上面详述的相同方式将保护膜贴到晶圆的所述一侧。
特别地，保护膜被贴到晶圆的所述一侧(即，晶圆前侧)，使得保护膜的前表面的中心区域与晶圆的所述一侧直接接触。因此，在保护膜的前表面的中心区域与晶圆的所述一侧之间不存在材料，具体地，不存在粘合剂。
因此，可显著减小例如由于粘合剂层的粘合力或残留在晶圆上的粘合剂导致的可能污染或损坏晶圆(特别是形成在器件区域中的器件)的风险。
晶圆前侧表面可以是大致平坦、均匀的表面或者是平坦、均匀的表面。另选地，可以在晶圆的前侧(特别是在器件区域中)存在沿晶圆的厚度方向从平面晶圆表面突出的突起或凸起。
外部刺激和向保护膜施加外部刺激的工艺可具有上面详细描述的属性、特性和特征。
特别地，向保护膜施加外部刺激包括或包含：对保护膜进行加热和/或对保护膜进行冷却和/或向保护膜施加真空和/或例如通过使用激光束利用诸如光的辐射来照射保护膜。
外部刺激可包括或者可以是化学化合物和/或电子或等离子体辐照和/或机械处理，例如压力、摩擦或超声波应用和/或静电。
特别优选地，向保护膜施加外部刺激的步骤包括或包含对保护膜进行加热。例如，向保护膜施加外部刺激的步骤可以包括或包含：对保护膜进行加热以及向保护膜施加真空。在这种情况下，可在对保护膜进行加热期间和/或之前和/或之后向保护膜施加真空。
如果向保护膜施加外部刺激包括或包含对保护膜进行加热，则该方法还可包括在加热工艺之后允许保护膜冷却。特别地，可允许保护膜冷却至其初始温度(即，其在加热工艺之前的温度)。可在处理晶圆的与所述一侧相反的侧(即，晶圆后侧)之前允许保护膜冷却至例如其初始温度。
处理晶圆的与所述一侧相反的侧的步骤可按照上面详述的方式来执行。
在将保护膜贴到晶圆的所述一侧期间和/或之后，向保护膜施加外部刺激，使得保护膜附接到晶圆的所述一侧。因此通过施加外部刺激生成保护膜和晶圆之间的附接力，该附接力将保护膜保持在其在晶圆上的位置。特别地，通过向保护膜施加外部刺激，可在保护膜与晶圆之间形成诸如正配合和/或材料结合(例如，粘合结合)的形状配合。另外，保护膜可通过粘合剂层附接到晶圆。这样，进一步改进保护膜至晶圆的附接。
由于粘合剂层仅设置在保护膜的前表面的外围区域中，保护膜和晶圆通过粘合剂层彼此附接的区域与粘合剂层设置在保护膜的整个前表面上的情况相比显著减小。因此，可更容易将保护膜从晶圆分离，并且损坏晶圆(特别地，形成在晶圆前侧的突起)的风险大大降低。
本发明的方法因此允许具有器件区域的晶圆的可靠且有效的处理，从而使对晶圆的任何污染和损坏的风险最小化。
粘合剂层的粘合剂可通过外部刺激(例如，热、UV辐射、电场和/或化学试剂)固化。这样，可在处理之后特别容易地将保护膜从晶圆移除。外部刺激可被施加到粘合剂以降低其粘合力，因此允许容易地移除保护膜。
例如，粘合剂层可具有大致环形形状、开放的矩形形状或开放的方形形状。
缓冲层可被附接到保护膜的与其前表面相反的后表面。
缓冲层可具有上面详细描述的性质、特性和特征。缓冲层可按照如上面详述的相同方式附接到保护膜的后表面。上述关于缓冲层提供的公开完全适用。
如果在晶圆的一侧(特别是在器件区域中)存在突起或凸起，则将缓冲层附接到保护膜的后表面是特别有利的。在这种情况下，突起或凸起限定晶圆前侧的表面结构或形貌，使得该侧不平整。
如果缓冲层被附接到保护膜的后表面，则可将这种突起嵌入到缓冲层中。因此，可消除由突起的存在引起的表面不平整对后续晶圆处理步骤(例如，研磨、切割或抛光)的任何负面影响。特别地，缓冲层可显著有助于在这种处理中实现特别一致和均匀的压力分布。通过将突起嵌入缓冲层中，在晶圆处理期间(例如，在研磨步骤中)可靠地保护突起免受任何损坏。
缓冲层可被附接到保护膜的后表面，使得缓冲层的后表面与晶圆的与所述一侧相反的侧大致平行。
缓冲层可通过外部刺激(例如，UV辐射、热、电场和/或化学试剂)来固化。
所述方法还可包括在将保护膜贴到晶圆的所述一侧之后，对缓冲层施加外部刺激以使缓冲层固化。
基片可被附接到缓冲层的后表面。
基片可具有上面详细描述的性质、特性和特征。基片可按照如上面详述的相同方式附接到缓冲层的后表面。上述关于基片提供的公开完全适用。
基片的前表面可与缓冲层的后表面接触。基片的与其前表面相反的后表面可基本上平行于晶圆的与所述一侧相反的所述侧。
在这种情况下，如上文已经详述的，由于基片的平面后表面与晶圆的后侧大致平行，在诸如例如通过研磨装置的研磨轮的研磨的处理期间施加到晶圆的压力在晶圆上平均且均匀地分布，从而使图案转印的任何风险最小化。此外，基片的平坦、均匀后表面与晶圆的背面的基本上平行的对准允许研磨步骤以高精度执行，因此在研磨之后实现特别一致和均匀的晶圆厚度。
另外，保护膜充当晶圆前侧与缓冲层之间的另外的垫层或缓冲物，因此进一步有助于在诸如研磨的处理期间一致且均匀的压力分布。因此，可特别可靠地防止在处理期间图案转印或晶圆破裂。
处理晶圆的与所述一侧相反的侧可包括或包含研磨晶圆的与所述一侧相反的侧以用于调节晶圆厚度。
处理晶圆的与所述一侧相反的侧可包括或包含例如在研磨晶圆的与所述一侧相反的侧之后抛光晶圆的与所述一侧相反的侧。
至少一条分割线可形成在晶圆的一侧上。多条分割线可形成在晶圆的一侧上。一条或多条分割线对形成在器件区域中的器件进行划分。
处理晶圆的与所述一侧相反的侧可包括或包含例如在研磨晶圆的与所述一侧相反的侧之后沿至少一条分割线移除晶圆材料。如果在晶圆的一侧形成多条分割线，则处理晶圆的与所述一侧相反的侧可包括或包含例如在研磨晶圆的与所述一侧相反的侧之后沿多条分割线中的每条分割线移除晶圆材料。
可贯穿晶圆的整个厚度沿至少一条分割线将晶圆材料移除。在这种情况下，通过晶圆材料移除工艺沿至少一条分割线将晶圆划分成多个芯片或晶片。
另选地，可沿晶圆的厚度的仅一部分沿至少一条分割线将晶圆材料移除。例如，可沿晶圆的厚度的20％或更多，30％或更多，40％或更多，50％或更多，60％或更多，70％或更多，80％或更多，或者90％或更多将晶圆材料移除。
在这种情况下，可例如通过采用断开工艺、向晶圆施加外力(例如使用拉伸带)，或者通过采用切割或切片工序(例如机械切割或切片工艺、激光切割或切片工艺或者等离子体切割或切片工艺)来执行分割(即完全分割)晶圆的工艺。例如，可通过径向拉伸保护膜，即通过使用保护膜作为拉伸带，向晶圆施加外力。进一步地，还可以采用这些工艺中的两种或更多种的组合。
可沿至少一条分割线来以机械的方式移除晶圆材料。特别地，可通过沿至少一条分割线对晶圆进行机械切割(例如通过刀片划片或锯切)来沿至少一条分割线将晶圆材料移除。在这种情况下，从其后侧来切割晶圆。
另选地或另外，可通过激光切割和/或通过等离子体切割沿至少一条分割线将晶圆材料移除。
晶圆可在单个机械切割步骤、单个激光切割步骤或单个等离子体切割步骤中切割。另选地，晶圆可通过一系列机械切割和/或激光切割和/或等离子体切割步骤来切割。
可例如通过烧蚀激光切割和/或通过隐形激光切割(即，通过施加激光束以在晶圆内形成改性区域，如上文详述的，和/或通过施加激光束以在晶圆中形成多个孔区域)来执行激光切割。这些孔区域中的每一个可包括改性区域以及改性区域中向晶圆的表面开放的空间。
在这种隐形激光切割或隐形晶片工艺中，可从晶圆的与所述一侧相反的侧向晶圆施加脉冲激光束，其中，晶圆是由对脉冲激光束透明的材料制成的，并且在脉冲激光束的焦点位于在从晶圆的与所述一侧相反的侧朝向晶圆的所述一侧的方向上距晶圆的与所述一侧相反的侧一定距离的情况下，至少在沿至少一条分割线的多个位置处将脉冲激光束施加到晶圆，从而在晶圆中沿至少一条分割线形成多个改性区域。
所述方法还可包括：在在晶圆中形成多个改性区域之后，沿至少一条分割线分割晶圆。可通过各种方式，例如通过采用断开工艺、向晶圆施加外力(例如使用拉伸带)，或者通过采用切割或切片工序(例如机械切割或切片工艺、激光切割或切片工艺或者等离子体切割或切片工艺)来执行分割晶圆的工艺。例如，可通过径向拉伸保护膜，即通过使用保护膜作为拉伸带，向晶圆施加外力，如将在下面进一步详细说明的。进一步地，还可以采用这些工艺中的两种或更多种的组合。
保护膜可为可拉伸的。在这种情况下，保护膜可被用于将器件彼此分离。特别地，所述方法还可包括：在处理晶圆的与所述一侧相反的侧之后，径向拉伸保护膜以使器件彼此分离。
例如，可例如通过机械切割工艺、激光切割工艺或等离子体切割工艺来完全分割晶圆。随后，可呈芯片或晶片形式的完全分割的器件可通过径向拉伸保护膜而彼此远离地移动，从而增加相邻器件之间的距离。
另选地，晶圆可经受隐形激光切割或隐形切片工艺。随后，可沿至少一条分割线来分割(例如断开)晶圆，其中通过径向拉伸保护膜形成改性区域，从而获得各个芯片或晶片。
作为径向拉伸保护膜的另选，可例如在移除保护膜之后将单独拉伸带附接至晶圆前侧或后侧。随后，可通过使拉伸带径向拉伸将器件彼此分离。
所述方法可包括例如在研磨晶圆的后侧之后，将诸如拉伸带的可拉伸粘合带附接到晶圆后侧。在将粘合带附接到晶圆后侧之前或之后，可移除保护膜以暴露晶圆前侧。
所述方法可包括例如在将粘合带附接到晶圆后侧和/或移除保护膜之后，沿至少一条分割线移除晶圆材料。可从晶圆前侧沿至少一条分割线来移除晶圆材料。
可按照上文详述的方式执行沿至少一条分割线移除晶圆材料。例如，可从晶圆前侧沿至少一条分割线来切割晶圆，或者可从晶圆前侧沿至少一条分割线来执行隐形激光切割或隐形切片工艺。
在沿至少一条分割线移除晶圆材料之后或者执行隐形激光切割或隐形切片工艺之后，可例如通过径向拉伸粘合带使器件彼此分离。
附图说明
以下，参照附图说明本发明的非限制性示例，在附图中：
图1是示出要通过本发明的方法处理的晶圆的横截面图；
图2是图1中所示的晶圆的立体图；
图3是示出在根据本发明的处理晶圆的方法中使用的保护片材的实施方式的横截面图；
图4是例示出在根据本发明的实施方式的处理晶圆的方法中将图3中所示的保护片材施加到图1中所示的晶圆的步骤的横截面图；
图5是示出在根据本发明的另一实施方式的处理晶圆的方法中将图3中所示的保护片材施加到图1中所示的晶圆的步骤的横截面图；
图6是示出将保护片材附接到晶圆的步骤的结果的横截面图；
图7是图6中所示的晶圆和保护片材的布置方式的立体图；
图8是例示出对图6和图7中所示的晶圆执行切割步骤的横截面图；
图9是示出在根据本发明的另一实施方式的在处理晶圆的方法中将保护膜附接到晶圆的步骤的结果的横截面图；
图10是例示出对图9中所示的晶圆执行切割步骤的横截面图；
图11是例示出在图10中所示的切割步骤之后执行的器件分离步骤的横截面图；
图12是例示出对图9中所示的晶圆执行隐形切片步骤的横截面图；
图13是示出在根据本发明的另一实施方式的在处理晶圆的方法中移除晶圆材料的步骤的结果的横截面图；
图14是示出图13中所示的将保护膜附接到晶圆的步骤的结果的横截面图；
图15A是图13中所示的晶圆的俯视图；
图15B是示出移除晶圆材料的改性步骤的结果的晶圆的俯视图；
图16是示出图14中所示的研磨晶圆的后侧的步骤的结果的横截面图；
图17是示出图16中所示的将粘合带附接到晶圆的步骤的结果的横截面图；
图18是例示出在图17中所示的附接步骤之后执行的器件分离步骤的横截面图；
图19是示出要通过本发明的方法处理的晶圆的横截面图；
图20是例示出根据本发明的方法的另一实施方式的将保护膜贴到晶圆的步骤的横截面图；
图21是例示出根据图20中所示的实施方式的将保护膜贴到晶圆的步骤的立体图；
图22是示出将保护膜附接到晶圆的步骤的结果的横截面图；
图23是示出图22中所示的研磨晶圆的后侧的步骤的结果的横截面图；
图24是例示出对图23中所示的晶圆执行的切割步骤的横截面图；
图25是例示出在图24中所示的切割步骤之后执行的器件分离步骤的横截面图；
图26是示出图23中所示的将粘合带附接到晶圆的步骤的结果的横截面图；以及
图27是例示出对图26中所示的晶圆执行的切割步骤的横截面图。
具体实施方式
现在将参照附图描述本发明的优选实施方式。优选实施方式涉及用于处理晶圆W的方法。
晶圆W可以是例如具有在其前侧1的表面上形成的MEMS器件的MEMS晶圆(参见图1)。然而，晶圆W不限于MEMS晶圆，而是也可以是具有在其前侧1上形成的CMOS器件(优选作为固态成像器件)的CMOS晶圆或者具有在前侧1上的其它类型的器件的晶圆。
晶圆W可由半导体(例如，硅)制成。这种硅晶圆W可包括在硅基板上的诸如IC(集成电路)和LSI(大规模集成)的器件。另选地，晶圆可以是通过在例如陶瓷、玻璃或蓝宝石的无机材料基板上形成诸如LED(发光二极管)的光学器件而配置的光学器件晶圆。晶圆W不限于此，可以任何其它方式形成。另外，上述示例性晶圆设计的组合也是可以的。
晶圆W在研磨之前可具有在μm范围内的厚度，优选在625至925μm的范围内的厚度。
晶圆W优选呈现出圆形形状。然而，晶圆W的形状不受特别限制。在其它实施方式中，晶圆W可具有例如卵形形状、椭圆形形状或多边形形状(例如，矩形形状或正方形形状)。
晶圆W设置有形成在其前侧1上的多条交叉分割线11(参见图2)(也称为街道)，从而将晶圆W划分成其中分别形成有诸如先前所述的器件的器件27的多个矩形区域。这些器件27形成在晶圆W的器件区域2中。在圆形晶圆W的情况下，该器件区域2优选为圆形并且与晶圆W的外圆周同心地布置。
如图1和图2中示意性地示出的，器件区域2被环形外围边缘区域3围绕。在该外围边缘区域3中，没有形成器件。外围边缘区域3优选与器件区域2和/或晶圆W的外圆周同心地布置。外围边缘区域3的径向延伸可在mm范围内，并且优选在1至3mm的范围内。
晶圆W还具有与前侧1相反的后侧6(参见图1)。如例如在图1中示意性地示出的，后侧6具有沿晶圆W的厚度方向突出的多个突起14。突起14可例如是表面不平整或粗糙、凸块、光学元件(例如光学透镜)、其他结构等。突起14在晶圆W的厚度方向上的高度可例如在5至300μm的范围内。为了更好的进行表示，例如图1中所例示的突起14没有按比例绘制，而是以放大的形式示出。
在下文中，将参照图1至图8描述根据本发明的实施方式的处理晶圆W的方法。
图1示出要通过本发明的方法处理的晶圆W的横截面图。图2示出图1中以横截面示出的晶圆W的立体图。图3示出在处理晶圆W的方法中使用的保护片材5的横截面图。
如图3所示，保护片材5包括基片7；缓冲层13，其被施加到基片7的前表面17；保护膜4，其后表面附接到缓冲层13；以及粘合剂层9，其被施加到保护膜4的与其后表面相反的前表面4a的一部分。具体地，粘合剂层9具有环形形状并且仅设置在保护膜4的前表面4a的圆周或外围区域中。圆周或外围区域围绕保护膜4的前表面4a的中心区域。
基片7和缓冲层13具有大致圆形的形状。基片7和缓冲层13的外径基本上彼此相同并且与粘合剂层9的外径基本上相同。
基片7可例如具有500至1000μm的范围内的厚度。保护膜4可具有5至200μm的范围内的厚度。缓冲层13可具有10至300μm，优选50至200μm的范围内的厚度。
缓冲层13可通过外部刺激(例如，UV辐射、热、电场和/或化学试剂)固化。特别地，缓冲层13可由诸如DISCO公司的ResiFlat或DENKA的TEMPLOC的可固化树脂形成。
保护片材5通过将保护膜4与其前表面17施加有缓冲层13的基片7层压来形成。
图4例示出将保护膜4的前表面4a贴到晶圆W的后侧6的步骤。
如图4所示，环形粘合剂层9具有大于环形框架25的内径的外径。此外，环形粘合剂层9的内径小于晶圆W的外径，但是大于器件区域2的外径。因此，能可靠地确保粘合剂层9的粘合剂仅与晶圆W的后侧6的外围部分接触，该外围部分对应于晶圆W的前侧1的外围边缘区域3。
在将保护片材5施加到晶圆W之前，将保护片材5的周边部分安装在环形框架25上。此外，基片7的与其前表面17相反的后表面18被放置在卡盘台20上。随后，如图4中的箭头所指示的，晶圆W施加到放置在卡盘台20上的保护片材5，从而将保护膜4的前表面4a贴到晶圆W的后侧6并通过粘合剂层9将保护膜4粘附到后侧6的外围部分。此外，如图6中示意性地示出的，在晶圆W的后侧6突出的突起14被嵌入缓冲层13中。
保护膜4覆盖突起14，从而保护突起免受损坏或污染。此外，如下面将详述的，保护膜4在后续切割步骤中充当附加垫层或缓冲物。
形成粘合剂层9的粘合剂可通过外部刺激(例如，热、UV辐射、电场和/或化学试剂)固化。这样，保护片材5可在处理之后特别容易地从晶圆W移除。
特别地，粘合剂可以是丙烯酸树脂或环氧树脂。用于粘合剂的可UV固化型树脂的优选示例例如为聚氨酯丙烯酸酯低聚物。
此外，粘合剂可以是例如水溶性树脂。
保护膜4由聚烯烃制成。例如，保护膜4可由聚乙烯(PE)或聚丙烯(PP)制成。
保护膜4是易弯的并且可拉伸到其原始直径的大约三倍。
在将晶圆W施加到保护片材5时，保护膜4例如拉伸到其原始直径的大约三倍，以紧密地遵循突起14的轮廓，如图6中示意性地示出的。
基片7的后表面18与晶圆W的前侧1大致平行，如图6中的虚线箭头所指示的。
将保护片材5施加到晶圆W的后侧6，使得保护膜4的前表面4a的中心区域(即，环形粘合剂层9内部的前表面4a的区域)与晶圆W的后侧6直接接触(参见图4和图6)。因此，在保护膜4的前表面4a的中心区域与晶圆W的后侧6之间不存在材料，特别地，不存在粘合剂。
在将保护片材5施加到晶圆W的后侧6之后，向保护膜4施加外部刺激，使得保护膜4并因此保护片材5附接(即，完全附接)到晶圆W的后侧6。
向保护膜4施加外部刺激可包括或包含：对保护膜4进行加热和/或对保护膜4进行冷却和/或向保护膜4施加真空和/或例如通过使用激光束利用诸如光的辐射来照射保护膜4。
外部刺激可包括或者可以是化学化合物和/或电子或等离子体辐照和/或机械处理，例如压力、摩擦或超声波应用和/或静电。
特别优选地，向保护膜4施加外部刺激骤包括或包含对保护膜4进行加热。例如，向保护膜4施加外部刺激可包括或包含：对保护膜4进行加热以及向保护膜4施加真空。在这种情况下，可在对保护膜4进行加热期间和/或之前和/或之后向保护膜4施加真空。
特别地，可通过将卡盘台20加热(参见图4至图6)到例如60℃到150℃的范围内的温度来加热保护膜4。特别优选地，卡盘台20被加热至大约80℃的温度。卡盘台20可例如在1分钟至10分钟范围内的持续时间内加热。
此外，可向保护片材5和/或晶圆W施加压力，以将保护膜4压靠在晶圆W的后侧6。为此，可使用压力施加装置(未示出)，诸如辊(例如，受热辊)。除了通过受热卡盘台20对保护膜4加热之外，或者作为其替代，可通过这种受热辊对保护膜4施加热。
通过使用受热卡盘台20和/或受热辊对保护膜4加热，保护膜4附接(即，完全附接)到晶圆W的后侧6。
具体地，保护膜4的前表面4a的中心区域与晶圆W的后侧6之间的附接力通过加热工艺产生。特别地，通过对保护膜4加热，在该中心区域中在保护膜4与晶圆W之间形成形状配合和/或材料结合。
此外，保护膜4的前表面4a的外围区域通过粘合剂层9粘附到晶圆W的后侧6的外围部分，从而确保保护片材5的特别坚固和可靠的附接。
在图6所示的保护片材5的附接状态下，从晶圆W的平面后侧表面突出的突起14被完全嵌入到保护片材5中。
通过按照上述方式将保护片材5附接到晶圆W，如图6和图7所示，形成由晶圆W、保护膜4、缓冲层13和基片7组成的晶圆单元。
图5例示出将保护片材5附接到晶圆W的替代方法。
具体地，如该图中所示，晶圆W的前侧1可被放置在卡盘台20上以使得后侧6朝上。随后，如图5中的箭头所指示的，保护片材5可被施加且附接到保持在卡盘台20上的晶圆W的后侧6，以使得突起14被埋入缓冲层13中并且基片7的后表面18与晶圆W的前侧1大致平行。这种将晶圆W和保护片材5彼此附接的另选步骤可例如在真空贴装机(例如，真空室，例如上述真空室)中执行。
在将晶圆W和保护片材5彼此附接之后，对缓冲层13施加另一外部刺激以使缓冲层13固化。例如，对于可热固化(例如，热固性)缓冲层13的情况，可通过在烘箱中加热来使缓冲层13固化。对于可UV固化缓冲层13的情况，如果使用对这种类型的辐射透明的基片材料(例如，PET或玻璃)，则通过施加UV辐射例如穿过基片7来使缓冲层13固化。因此，突起14被牢牢地保持在固化的缓冲层13中，并且在整个进一步的处理中特别可靠地维持基片后表面18与图案侧1的大致平行的相对对准。
然而，要注意的是，使上述缓冲层13固化的步骤是可选的。另选地，缓冲层13可由不可固化材料(例如，不可固化粘合剂、不可固化树脂或不可固化凝胶)形成，或者缓冲层13可由可固化材料形成，但是在处理晶圆W的方法中不固化。
随后，在使缓冲层13固化的可选步骤之后，在为平面、平坦表面的基片7的后表面18被放置在卡盘台20的顶表面上(参见图6)的状态下处理晶圆W的前侧1。特别地，处理步骤可包括或包含切割晶圆W的前侧1的步骤，例如沿分割线11切割晶圆W。这样，可将晶圆W分割成各个芯片或晶片，每个芯片或晶片具有各自的器件27(参见图2)。
沿分割线11切割晶圆W的步骤在图8中由虚线指示。如该图中所例示，在本实施方式中，将晶圆W从其前侧1进行切割。可通过机械切割(例如，通过刀片切片或锯切)和/或通过激光切割和/或通过等离子体切割来执行晶圆W的切割。例如，可通过激光烧蚀或通过由激光辐射沿分割线11在晶圆W内部形成改性层来执行激光切割。晶圆W可在单个机械切割步骤、单个激光切割步骤或单个等离子体切割步骤中切割。另选地，晶圆W可通过一系列机械切割和/或激光切割和/或等离子体切割步骤来切割。而且，可使用具有不同切割宽度的一系列切割步骤来执行切割工艺。
由于放置在可形成切割装置的一部分(未示出)的卡盘台20的顶表面上的基片7的平面后表面18与晶圆W的前侧1大致平行，所以在切割工艺期间例如由切割刀片或锯片施加到晶圆W的压力在晶圆W上平均且均匀地分布。因此，可使晶圆W破损的任何风险最小化。此外，基片7的平坦、均匀后表面18与晶圆W的前侧1的大致平行对准允许以高精度执行切割步骤，因此实现所得到的芯片或晶片具有特别明确且均匀的形状和尺寸。
保护膜4覆盖形成在晶圆W的后侧6上的突起14，因此保护突起14免受(例如，由形成缓冲层13的材料的残留物引起的)损坏和污染。此外，保护膜4用作晶圆W的后侧6与缓冲层13之间的附加垫层或缓冲物，因此进一步促使诸如切割的处理期间的压力的一致且均匀的分布。因此，可特别可靠地防止切割工艺期间的晶圆W破损。
在切割步骤中将芯片或晶片彼此完全分割之后，可通过拾取装置(未示出)来拾取它们。
在执行该拾取步骤之前，基片7和缓冲层13可从被分割的晶圆W一起被移除，使得芯片或晶片保留在保护膜4上。这样，可通过特别简单且有效的方式从保护膜4拾取所分离的晶片或芯片。例如，可使用拉伸鼓等来径向拉伸保护膜4，从而增大相邻芯片或晶片之间的间隙并因此便于拾取工艺。由于在保护膜4的前表面4a的中心区域和外围区域中分别通过施加外部刺激和通过粘合剂层9将保护膜4附接到晶圆W的后侧6，所以能以特别可靠且有效的方式来执行使芯片或晶片彼此分离的该工艺。
缓冲层13可在切割之后呈现出一定程度的可压缩性、弹性和/或柔性(例如，类似橡胶的行为)，因此允许特别容易地将缓冲层13从晶圆W移除。另选地或另外地，可在移除固化缓冲层13之前对固化的缓冲层13施加另一外部刺激(例如，热水)，以使固化的缓冲层13软化以进一步方便移除工艺。
将保护膜4布置在晶圆W的后侧6以使得粘合剂层9的粘合剂仅与后侧6的外围部分接触，该外围部分对应于晶圆W的前侧1上的外围边缘区域3。在保护膜4的前表面4a的中心区域与晶圆后侧6之间(即，在保护膜4与所分离芯片或晶片之间)不存在材料，特别是不存在粘合剂。因此，例如由于粘合剂层9的粘合力或残留在芯片或晶片上的粘合剂导致的可能污染或损坏芯片或晶片的风险被消除。
在下文中，将参照图9至图12描述根据本发明的另一实施方式的处理晶圆W的方法。
根据图9至图12的实施方式的方法与根据图1至图8的实施方式的方法的不同之处主要在于仅使用保护膜4而不是保护片材5，并且在于在前表面4a与晶圆后侧6彼此接触的整个区域中在保护膜4的前表面4a上不设置粘合剂。此外，在晶圆W的后侧6不存在突起或凸起。在当前实施方式的描述中，与图1至图8的实施方式的元件相似或大致相同的元件用相同的附图标记表示，并且省略其重复的详细描述。
图9中所示的晶圆W的器件区域2形成有从晶圆W的平面表面突出的多个突起24。突起24可以是例如用于与分离的芯片或晶片中的器件区域2的器件建立电接触的凸块。突起24在晶圆W的厚度方向上的高度可在20至500μm的范围内。
在将保护膜4贴到晶圆W之前，将保护膜4的外围部分安装在环形框架25上(参见图5)。随后，将保护膜4贴到晶圆W的后侧6，使得在保护膜4的前表面4a与晶圆后侧6接触的整个区域中，保护膜4的前表面4a与后侧6直接接触。因此，在前表面4a与后侧6之间没有材料，特别地，没有粘合剂。
在将保护膜4贴到晶圆W的后侧6之后，向保护膜4施加外部刺激使得保护膜4附接到晶圆W的后侧6。可基本上按照上面针对图1至图8的实施方式详述的相同方式(特别是通过加热保护膜4)来执行向保护膜4施加外部刺激。图9中示出该附接步骤的结果。
随后，如图10中的箭头和虚线所指示的，晶圆W从其前侧1进行处理(即，沿分割线11进行切割(参见图2))。可基本上按照上面针对图1至图8的实施方式详述的相同方式执行切割步骤。
在该切割工艺中，可例如通过机械切割工艺、激光切割工艺或等离子体切割工艺将晶圆W完全分割成各个芯片或晶片。随后，如图11所示，可通过例如使用拉伸鼓等径向拉伸保护膜4使完全分割的芯片或晶片彼此远离地移动，从而增大相邻芯片或晶片之间的距离。这样，大大便利了例如通过拾取设备(未示出)拾取芯片或晶片的以下步骤。
通过径向拉伸保护膜4使芯片或切片彼此远离地移动允许芯片或切片以特别有效的方式分离。特别地，不需要将晶圆W重新安装例如到单独的粘合带(例如，拉伸带)上，使得工艺步骤的数量减少。
另选地，为了获得各个芯片或切片，晶圆W可经受隐形切片工艺，即如上文已经详述的，通过施加激光束在晶圆W内部形成改性区域的工艺。从晶圆W的前侧1向晶圆W施加激光束。随后，如图11中的两个箭头所指示的，可沿分割线11来分割(例如，断开)晶圆W，其中通过径向拉伸保护膜4形成改性区域。
在保护膜4的前表面4a与晶圆后侧6之间(即，在保护膜4与所分离芯片或晶片之间)不存在材料，特别是不存在粘合剂。因此，在拾取工艺中例如由于粘合剂层的粘合力或残留在芯片或晶片上的粘合剂导致的可能污染或损坏芯片或晶片的风险被消除。
图12例示出分割晶圆W的替代方式。在该方法中，晶圆W经受从其后侧6的隐形切片，而不从晶圆W的前侧1执行切割或隐形切片工艺。特别地，如图12中的箭头所指示的，从晶圆W的后侧6向晶圆W施加脉冲激光束。保护膜4由对脉冲激光束透明的材料制成。因此，激光束通过保护膜4进行传输并在晶圆W中沿分割线11形成多个改性区域(通过图12中的虚线指示)。在在晶圆W中形成这些改性区域之后，可通过径向拉伸保护膜4沿分割线11来分割(例如，断开)晶圆W(参见图11)。
如果在晶圆前侧1设置有影响或甚至阻挡脉冲激光束的传输的元件(例如，金属结构等)，则从晶圆W的后侧6执行隐形切片是特别有利的。
在下文中，将参照图13至图18描述根据本发明的另一实施方式的处理晶圆W的方法。
在当前实施方式的描述中，与先前实施方式的那些元件相似或基本上相同的元件由相同的附图标记表示，并且省略其重复的详细描述。特别地，图13所示的晶圆W与图9所示的晶圆W大致相同。
在该实施方式的方法中，从晶圆W的前侧1沿分割线11(参见图15A和图15B)将晶圆材料移除。在该工艺中，如图13、图15A和图15B中所示，沿晶圆W的厚度的仅一部分将晶圆材料移除，从而形成沿分割线11延伸的槽28。
可通过与上文详述的相同的方式沿分割线11移除晶圆材料。特别地，可沿分割线11以机械的方式移除晶圆材料。例如，可通过沿分割线11对晶圆进行机械切割(例如通过刀片划片或锯切)来沿分割线11将晶圆材料移除。另选地或另外，可通过激光切割和/或通过等离子体切割沿分割线11将晶圆材料移除。
如图15A中所示，可沿分割线11执行移除晶圆材料的工艺，使得槽28不会一直延伸到晶圆W的侧边缘。在这种情况下，在晶圆W的外围部分不移除晶圆材料。这样，可特别可靠地保护器件区域2免受污染。特别地，保护膜4可被附接到晶圆W的外围部分与晶圆表面特别紧密地接触，从而有效地密封器件区域2。
另选地，如图15B中所示，可沿分割线11执行移除晶圆材料的工艺，使得槽28一直延伸到晶圆W的侧边缘。
在沿分割线11移除晶圆材料之后，将用于覆盖晶圆W上的器件27的保护膜4贴到晶圆W的前侧1，使得在保护膜4的前表面4a与晶圆前侧1接触的整个区域中，保护膜4的前表面4a与前侧1直接接触。因此，在保护膜4的前表面4a与晶圆前侧1之间没有材料，特别地，没有粘合剂。保护膜4优选具有与晶圆W相同的形状(即，在本实施方式中，圆形形状)，并且与其同心地附接。保护膜4的直径与晶圆W的直径近似相同，如在图14中示意性地示出的。
在将保护膜4贴到晶圆W的前侧1之后，向保护膜4施加外部刺激使得保护膜4附接到前侧1。可基本上以上面针对图1至图8的实施方式详述的相同方式(特别是通过加热保护膜4)来执行向保护膜4施加外部刺激。图14中示出了该附接步骤的结果。在保护膜4的附接状态下，从晶圆前侧1的平面表面突出的突起24被完全嵌入保护膜4中。
随后，对晶圆W的后侧6进行研磨以调整晶圆厚度。沿晶圆W的尚未移除晶圆材料的厚度的剩余部分执行研磨晶圆W的后侧6的步骤，以沿分割线11分割晶圆W，从而获得各个芯片或晶片。图16中示出了此研磨步骤的结果。在研磨晶圆W的后侧6之后，可对后侧6进行抛光和/或蚀刻(例如，等离子体蚀刻)。
在下面的步骤中，将诸如拉伸带的可拉伸粘合带30附接到晶圆W的经研磨的后侧6。粘合带30的外围部分安装在环形框架25上。图17中示出该附接步骤的结果。
在已经将粘合带30附接到研磨的晶圆后侧6之后，将保护膜4移除。如图18中的两个箭头所指示的，然后例如通过使用拉伸鼓等使粘合带30径向拉伸，以使所分割芯片或切片彼此远离地移动，从而增大相邻芯片或切片之间的距离。随后，可例如通过使用拾取设备(未示出)来拾取芯片或晶片。
在下文中，将参照图19至图27描述根据本发明的另一实施方式的处理晶圆W的方法。
在当前实施方式的描述中，与先前实施方式中的元件相似或基本上相同的元件由相同的附图标记表示，并且省略其重复的详细描述。特别地，图19所示的晶圆W与图9所示的晶圆W大致相同。
在该实施方式的方法中，将用于覆盖晶圆W上的器件27的具有粘合剂层9的保护膜4贴到晶圆W的前侧1(如图20中的箭头所指示的)，使得保护膜4的前表面4a的中心区域与晶圆W的前侧1直接接触。因此，在保护膜4的前表面4a的中心区域与晶圆前侧1之间没有材料，特别地，没有粘合剂。
粘合剂层9具有环形形状并且仅设置在保护膜4的前表面4a的外围区域中。外围区域围绕保护膜4的前表面4a的中心区域。将保护膜4贴到晶圆前侧1使得粘合剂层9的粘合剂仅与前侧1的外围部分接触。前侧1的该外围部分布置在没有形成器件27的外围边缘区域3内。在这方面，要注意的是，为了更简单的呈现，在图22至图24中没有示出粘合剂层9。
保护膜4优选具有与晶圆W相同的形状(即，在本实施方式中，圆形形状)，并且与其同心地附接。保护膜4的直径与晶圆W的直径近似相同，如图21和图22中示意性地示出的。
保护膜4覆盖形成在器件区域2中的器件27(包括突起24)，因此保护器件27免受损坏或污染。此外，保护膜4在晶圆W的后续处理中(例如，在后续研磨步骤中)充当垫层。
在将保护膜4贴到晶圆W的前侧1之后，向保护膜4施加外部刺激，使得保护膜4附接(即，完全附接)到晶圆前侧1。可基本上按照上面针对图1至图8的实施方式详述的相同方式(特别是通过加热保护膜4)来执行向保护膜4施加外部刺激。图22中示出该附接步骤的结果。在保护膜4的附接状态下，从晶圆前侧1的平面表面突出的突起24被完全嵌入保护膜4中。
保护膜4的前表面4a的中心区域与晶圆W的前侧1之间的附接力通过施加外部刺激(例如，加热工艺)产生。特别地，通过对保护膜4加热，在该中心区域中在保护膜4与晶圆W之间可形成形状配合和/或材料结合。
此外，保护膜4的前表面4a的外围区域通过粘合剂层9粘附到晶圆W的前侧1的外围部分，从而确保保护膜4的特别坚固和可靠的附接。
在将保护膜4附接到晶圆W的前侧1之后，对晶圆W的后侧6进行处理。可通过研磨和/或抛光和/或蚀刻和/或切割来处理晶圆W的后侧6。
在当前实施方式的方法中，在将保护膜4附接到晶圆前侧1之后对晶圆后侧6进行研磨以调整晶圆厚度。图23中示出了此研磨步骤的结果。在研磨晶圆W的后侧6之后，可对后侧6进行抛光和/或蚀刻(例如，等离子体蚀刻)。
随后，如图24中的箭头和虚线所指示的，进一步处理经研磨的晶圆后侧6(即，沿分割线11进行切割)(参见图21)。可基本上按照上面针对图1至图8的实施方式详述的相同的方式执行切割步骤。
在该切割工艺中，例如，可例如通过机械切割工艺、激光切割工艺或等离子体切割工艺将晶圆W完全分割成各个芯片或晶片。随后，可将诸如拉伸带的可拉伸粘合带30附接到晶圆W的经研磨的后侧6(参见图25)。
在已经将粘合带30附接到经研磨的晶圆后侧6之后，可将保护膜4移除。如图25中的两个箭头所指示的，然后可例如通过使用拉伸鼓等使粘合带30径向拉伸，以使所分割芯片或切片彼此远离地移动，从而增大相邻芯片或切片之间的距离。随后，可例如通过使用拾取设备(未示出)来拾取芯片或切片。
另选地，为了获得各个芯片或切片，可使晶圆W从其经研磨的后侧6经受隐形切片工艺。随后，可将粘合带30附接到晶圆W的经研磨的后侧6，可移除保护膜4，并且可沿分割线11来分割(例如，断开)晶圆W，其中，通过径向拉伸粘合带30形成改性区域(参见图25)。
图26和图27中例示出了分割晶圆W的替代方式。在该方法中，在研磨晶圆W的后侧6之后，将粘合带30附接到经研磨的晶圆后侧6并将保护膜4移除。粘合带30的外围部分安装到环形框架25。图26中示出了这些附接步骤和移除步骤的结果。随后，如图27中的箭头和虚线所指示的，晶圆W从其前侧1沿分割线11经受切割或隐形切片。

Claims (22)

1.一种处理晶圆(W)的方法，所述晶圆(W)在一侧(1)上具有器件区域(2)，所述器件区域(2)具有多个器件(27)，其中，所述方法包括以下步骤：
提供保护膜(4)；
将所述保护膜(4)贴到所述晶圆(W)的与所述一侧(1)相反的侧(6)，使得所述保护膜(4)的前表面(4a)的至少中心区域与所述晶圆(W)的与所述一侧(1)相反的所述侧(6)直接接触；
在将所述保护膜(4)贴到所述晶圆(W)的与所述一侧(1)相反的所述侧(6)期间和/或之后，向所述保护膜(4)施加外部刺激，使得所述保护膜(4)附接到所述晶圆(W)的与所述一侧(1)相反的所述侧(6)；以及
处理所述晶圆(W)的所述一侧(1)和/或所述晶圆(W)的与所述一侧(1)相反的所述侧(6)。
2.根据权利要求1所述的方法，其中
在所述晶圆(W)的所述一侧(1)形成有至少一条分割线(11)，
所述方法包括处理所述晶圆(W)的所述一侧(1)；并且
处理所述晶圆(W)的所述一侧(1)的步骤包括沿所述至少一条分割线(11)移除晶圆材料，优选地沿所述晶圆(W)的厚度的仅一部分或者贯穿所述晶圆(W)的整个厚度而沿所述至少一条分割线(11)移除晶圆材料。
3.根据权利要求2所述的方法，其中，沿所述至少一条分割线(11)以机械的方式移除所述晶圆材料，特别地通过沿所述至少一条分割线(11)对所述晶圆(W)进行机械切割来沿所述至少一条分割线(11)以机械的方式移除所述晶圆材料。
4.根据前述权利要求中的任一项所述的方法，其中，
在所述晶圆(W)的所述一侧(1)形成有至少一条分割线(11)，
所述方法包括处理所述晶圆(W)的所述一侧(1)，并且
处理所述晶圆(W)的所述一侧(1)的步骤包括：从所述晶圆(W)的所述一侧(1)向所述晶圆(W)施加脉冲激光束，其中，所述晶圆(W)是由对所述脉冲激光束透明的材料制成的，并且在所述脉冲激光束的焦点位于在从所述晶圆(W)的所述一侧(1)朝向所述晶圆(W)的与所述一侧(1)相反的所述侧(6)的方向上距所述晶圆(W)的所述一侧(1)一定距离的情况下，至少在沿所述至少一条分割线(11)的多个位置处将所述脉冲激光束施加到所述晶圆(W)，以在所述晶圆(W)中沿所述至少一条分割线(11)形成多个改性区域。
5.根据前述权利要求中的任一项所述的方法，其中，
在所述晶圆(W)的所述一侧(1)形成有至少一条分割线(11)，
所述方法包括处理所述晶圆(W)的与所述一侧(1)相反的所述侧(6)，并且
处理所述晶圆(W)的与所述一侧(1)相反的所述侧(6)的步骤包括：从所述晶圆(W)的与所述一侧(1)相反的所述侧(6)向所述晶圆(W)施加脉冲激光束，其中，所述保护膜(4)是由对所述脉冲激光束透明的材料制成的，所述晶圆(W)是由对所述脉冲激光束透明的材料制成的，并且在所述脉冲激光束的焦点位于在从所述晶圆(W)的与所述一侧(1)相反的所述侧(6)朝向所述晶圆(W)的所述一侧(1)的方向上距所述晶圆(W)的与所述一侧(1)相反的所述侧(6)一定距离的情况下，至少在沿所述至少一条分割线(11)的多个位置处将所述脉冲激光束施加到所述晶圆(W)，以在所述晶圆(W)中沿所述至少一条分割线(11)形成多个改性区域。
6.根据前述权利要求中的任一项所述的方法，其中，
所述保护膜(4)设置有粘合剂层(9)，
所述粘合剂层(9)仅被设置在所述保护膜(4)的所述前表面(4a)的外围区域中，该外围区域围绕所述保护膜(4)的所述前表面(4a)的所述中心区域，并且
所述保护膜(4)被贴到所述晶圆(W)的与所述一侧(1)相反的所述侧(6)，使得所述粘合剂层(9)仅与所述晶圆(W)的与所述一侧(1)相反的所述侧(6)的外围部分接触。
7.根据权利要求6所述的方法，其中，所述粘合剂层(9)具有大致环形形状、开放的矩形形状或开放的方形形状。
8.根据前述权利要求中的任一项所述的方法，其中，
所述保护膜(4)是可拉伸的，并且
所述方法还包括：在处理所述晶圆(W)的所述一侧(1)和/或所述晶圆(W)的与所述一侧(1)相反的所述侧(6)之后，径向拉伸所述保护膜(4)以使所述器件(27)彼此分离。
9.一种处理晶圆(W)的方法，所述晶圆(W)在一侧(1)上具有器件区域(2)，所述器件区域(2)具有多个器件(27)，其中，在所述晶圆(W)的所述一侧(1)形成有至少一条分割线(11)，并且所述方法包括以下步骤：
从所述晶圆(W)的所述一侧(1)沿所述至少一条分割线(11)移除晶圆材料；
提供保护膜(4)；
在沿所述至少一条分割线(11)移除晶圆材料之后，将用于覆盖所述晶圆(W)上的所述器件(27)的所述保护膜(4)贴到所述晶圆(W)的所述一侧(1)，使得所述保护膜(4)的前表面(4a)的至少中心区域与所述晶圆(W)的所述一侧(1)直接接触；
在将所述保护膜(4)贴到所述晶圆(W)的所述一侧(1)期间和/或之后，向所述保护膜(4)施加外部刺激，使得所述保护膜(4)附接到所述晶圆(W)的所述一侧(1)；并且
在向所述保护膜(4)施加所述外部刺激之后，研磨所述晶圆(W)的与所述一侧(1)相反的所述侧(6)以调整晶圆厚度，其中，
沿所述晶圆(W)的厚度的仅一部分移除所述晶圆材料，并且
沿所述晶圆(W)的尚未移除晶圆材料的厚度的剩余部分执行研磨所述晶圆(W)的与所述一侧(1)相反的所述侧(6)的处理，以沿所述至少一条分割线(11)分割所述晶圆(W)。
10.根据权利要求9所述的方法，其中，
所述保护膜(4)是可拉伸的，并且
所述方法还包括：在研磨所述晶圆(W)的与所述一侧(1)相反的所述侧(6)之后，径向拉伸所述保护膜(4)以将所述器件(27)彼此分离。
11.根据权利要求9所述的方法，所述方法还包括：在研磨所述晶圆(W)与所述一侧(1)相反的所述侧(6)之后：
将粘合带(30)附接到所述晶圆(W)的与所述一侧(1)相反的所述侧(6)，并且
径向拉伸所述粘合带(30)，以将所述器件(27)彼此分离。
12.根据权利要求9至11中的任一项所述的方法，所述方法还包括：在研磨所述晶圆(W)的与所述一侧(1)相反的所述侧(6)之后，对所述晶圆(W)的与所述一侧(1)相反的所述侧(6)进行抛光。
13.根据权利要求9至12中的任一项所述的方法，其中，
所述保护膜(4)设置有粘合剂层(9)，
所述粘合剂层(9)仅被设置在所述保护膜(4)的所述前表面(4a)的外围区域中，该外围区域围绕所述保护膜(4)的所述前表面(4a)的所述中心区域，并且
所述保护膜(4)被贴到所述晶圆(W)的所述一侧(1)，使得所述粘合剂层(9)仅与所述晶圆(W)的所述一侧(1)的外围部分接触。
14.根据权利要求9至13中的任一项所述的方法，其中，缓冲层(13)被附接到所述保护膜(4)的与所述保护膜(4)的所述前表面(4a)相反的后表面(4b)。
15.根据权利要求14项所述的方法，其中，基片(7)被附接到所述缓冲层(13)的后表面。
16.根据权利要求15所述的方法，其中，
所述基片(7)的前表面(17)与所述缓冲层(13)的所述后表面接触，并且
所述基片(7)的与所述基片(7)的所述前表面(17)相反的后表面(18)与所述晶圆(W)的与所述一侧(1)相反的所述侧(6)大致平行。
17.根据权利要求14至16中的任一项所述的方法，其中，所述缓冲层(13)能够通过诸如UV辐射、热、电场和/或化学试剂的外部刺激固化。
18.根据权利要求17所述的方法，所述方法还包括：在将所述保护膜(4)贴到所述晶圆(W)的所述一侧(1)之后，向所述缓冲层(13)施加所述外部刺激以使所述缓冲层(13)固化。
19.一种处理晶圆(W)的方法，所述晶圆(W)在一侧(1)上具有器件区域(2)，所述器件区域(2)具有多个器件(27)，其中，所述方法包括以下步骤：
提供具有粘合剂层(9)的保护膜(4)；
将用于覆盖所述晶圆(W)上的所述器件(27)的所述保护膜(4)贴到所述晶圆(W)的所述一侧(1)，使得所述保护膜(4)的前表面(4a)的中心区域与所述晶圆(W)的所述一侧(1)直接接触；
在将所述保护膜(4)贴到所述晶圆(W)的所述一侧(1)期间和/或之后，向所述保护膜(4)施加外部刺激，使得所述保护膜(4)附接到所述晶圆(W)的所述一侧(1)；以及
处理所述晶圆(W)的与所述一侧(1)相反的所述侧(6)，其中，
所述粘合剂层(9)仅被设置在所述保护膜(4)的所述前表面(4a)的外围区域中，该外围区域围绕所述保护膜(4)的所述前表面(4a)的所述中心区域，并且
所述保护膜(4)被贴到所述晶圆(W)的所述一侧(1)，使得所述粘合剂层(9)仅与所述晶圆(W)的所述一侧(1)的外围部分接触。
20.根据权利要求19所述的方法，其中，处理所述晶圆(W)的与所述一侧(1)相反的所述侧(6)的步骤包括研磨所述晶圆(W)的与所述一侧(1)相反的所述侧(6)以调节晶圆厚度。
21.根据前述权利要求中的任一项所述的方法，其中，向所述保护膜(4)施加所述外部刺激的步骤包括：加热所述保护膜(4)和/或冷却所述保护膜(4)和/或向所述保护膜(4)施加真空和/或用光照射所述保护膜(4)。
22.根据前述权利要求中的任一项所述的方法，其中，所述保护膜(4)由聚合物制成，特别是由聚烯烃制成。
CN201910030538.XA 2018-01-16 2019-01-14 处理晶圆的方法 Active CN110047745B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102018200656.3A DE102018200656A1 (de) 2018-01-16 2018-01-16 Verfahren zum Bearbeiten eines Wafers
DE102018200656.3 2018-01-16

Publications (2)

Publication Number Publication Date
CN110047745A true CN110047745A (zh) 2019-07-23
CN110047745B CN110047745B (zh) 2023-11-03

Family

ID=67068447

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910030538.XA Active CN110047745B (zh) 2018-01-16 2019-01-14 处理晶圆的方法

Country Status (7)

Country Link
US (2) US11133219B2 (zh)
JP (2) JP7056844B2 (zh)
KR (2) KR20190087334A (zh)
CN (1) CN110047745B (zh)
DE (1) DE102018200656A1 (zh)
SG (2) SG10201900223QA (zh)
TW (1) TWI713976B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102017208405B4 (de) * 2017-05-18 2024-05-02 Disco Corporation Verfahren zum Bearbeiten eines Wafers und Schutzfolie
JP7229844B2 (ja) * 2019-04-25 2023-02-28 株式会社ディスコ ウエーハの加工方法
DE102019211540A1 (de) 2019-08-01 2021-02-04 Disco Corporation Verfahren zum bearbeiten eines substrats
JP7303704B2 (ja) * 2019-08-27 2023-07-05 株式会社ディスコ ウェーハの分割方法
JP7396863B2 (ja) * 2019-11-06 2023-12-12 株式会社ディスコ 保護部材の形成方法
JP7511976B2 (ja) * 2020-06-10 2024-07-08 株式会社ディスコ ウェーハの加工方法
DE102020210104A1 (de) 2020-08-10 2022-02-10 Disco Corporation Verfahren zum bearbeiten eines substrats
JP7529478B2 (ja) * 2020-08-13 2024-08-06 株式会社ディスコ ウェーハの加工方法
DE102021209979A1 (de) 2021-09-09 2023-03-09 Disco Corporation Verfahren zur bearbeitung eines substrats
CN114551248A (zh) * 2022-02-16 2022-05-27 江苏芯德半导体科技有限公司 一种晶圆级芯片封装工艺

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102034696A (zh) * 2009-10-01 2011-04-27 株式会社迪思科 工件的分割方法
JP2012160659A (ja) * 2011-02-02 2012-08-23 Tokyo Seimitsu Co Ltd レーザダイシング装置及び方法並びにウェーハ処理方法
US9130057B1 (en) * 2014-06-30 2015-09-08 Applied Materials, Inc. Hybrid dicing process using a blade and laser
JP5823591B1 (ja) * 2014-10-01 2015-11-25 古河電気工業株式会社 半導体ウエハ表面保護用粘着テープおよび半導体ウエハの加工方法
US20160270151A1 (en) * 2015-03-10 2016-09-15 Disco Corporation Method of processing single-crystal substrate
WO2017036512A1 (en) * 2015-08-31 2017-03-09 Karl Heinz Priewasser Method of processing wafer and protective sheeting for use in this method
WO2018002035A2 (en) * 2016-06-28 2018-01-04 Karl Heinz Priewasser Method of processing wafer

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5823591B2 (ja) 1979-03-22 1983-05-16 株式会社日立国際電気 移動体の位置検知装置
DE10121556A1 (de) * 2001-05-03 2002-11-14 Infineon Technologies Ag Verfahren zum Rückseitenschleifen von Wafern
JP3892703B2 (ja) * 2001-10-19 2007-03-14 富士通株式会社 半導体基板用治具及びこれを用いた半導体装置の製造方法
JP2005191296A (ja) * 2003-12-25 2005-07-14 Jsr Corp バックグラインドテープ及び半導体ウェハの研磨方法
JP2005191297A (ja) * 2003-12-25 2005-07-14 Jsr Corp ダイシングフィルム及び半導体ウェハの切断方法
JP4642436B2 (ja) * 2004-11-12 2011-03-02 リンテック株式会社 マーキング方法および保護膜形成兼ダイシング用シート
DE102004059599B3 (de) * 2004-12-09 2006-08-17 Infineon Technologies Ag Verfahren zum Aufbringen einer Klebstoffschicht auf dünngeschliffene Halbleiterchips eines Halbleiterwafers
DE102005011107A1 (de) * 2005-03-10 2006-09-21 Infineon Technologies Ag Verfahren und Vorrichtung zum Bearbeiten von Wafern auf Montageträgern
JP4478053B2 (ja) 2005-03-29 2010-06-09 株式会社ディスコ 半導体ウエーハ処理方法
JP2007035880A (ja) * 2005-07-26 2007-02-08 Matsushita Electric Works Ltd バンプ付きウエハの製造方法、バンプ付きウエハ、半導体装置
JP4930679B2 (ja) * 2005-12-14 2012-05-16 日本ゼオン株式会社 半導体素子の製造方法
JP5151104B2 (ja) * 2006-09-22 2013-02-27 パナソニック株式会社 電子部品の製造方法
JP2009117441A (ja) * 2007-11-02 2009-05-28 Creative Technology:Kk ワーク保持装置
JP5216472B2 (ja) * 2008-08-12 2013-06-19 日東電工株式会社 半導体ウエハの保護テープ貼付け方法およびその装置
JP5320058B2 (ja) * 2008-12-26 2013-10-23 株式会社ディスコ 樹脂被覆方法および樹脂被覆装置
CN102318059A (zh) * 2009-02-12 2012-01-11 住友电木株式会社 带切割片的半导体保护膜形成用膜、使用该膜的半导体装置的制造方法及半导体装置
JP5830250B2 (ja) * 2011-02-15 2015-12-09 日東電工株式会社 半導体装置の製造方法
JP5666335B2 (ja) * 2011-02-15 2015-02-12 日東電工株式会社 保護層形成用フィルム
US8969177B2 (en) 2012-06-29 2015-03-03 Applied Materials, Inc. Laser and plasma etch wafer dicing with a double sided UV-curable adhesive film
WO2014030699A1 (ja) 2012-08-23 2014-02-27 リンテック株式会社 保護膜形成層付ダイシングシートおよびチップの製造方法
JP6061590B2 (ja) * 2012-09-27 2017-01-18 株式会社ディスコ 表面保護部材および加工方法
KR102046534B1 (ko) * 2013-01-25 2019-11-19 삼성전자주식회사 기판 가공 방법
JP6054234B2 (ja) 2013-04-22 2016-12-27 株式会社ディスコ ウエーハの加工方法
JP6230381B2 (ja) * 2013-11-15 2017-11-15 株式会社ディスコ 加工方法
JP6385133B2 (ja) * 2014-05-16 2018-09-05 株式会社ディスコ ウェーハの加工方法及び中間部材
JP6270642B2 (ja) * 2014-06-27 2018-01-31 株式会社ディスコ テープ拡張装置
JP6360411B2 (ja) * 2014-10-09 2018-07-18 株式会社ディスコ ウエーハの加工方法
US9601375B2 (en) * 2015-04-27 2017-03-21 Applied Materials, Inc. UV-cure pre-treatment of carrier film for wafer dicing using hybrid laser scribing and plasma etch approach
KR102573207B1 (ko) * 2015-05-19 2023-08-31 코닝 인코포레이티드 시트와 캐리어의 결합을 위한 물품 및 방법
JP2017041469A (ja) * 2015-08-17 2017-02-23 日東電工株式会社 保護テープ貼付け方法
GB201518756D0 (en) * 2015-10-22 2015-12-09 Spts Technologies Ltd Apparatus for plasma dicing
WO2017077809A1 (ja) * 2015-11-04 2017-05-11 リンテック株式会社 半導体装置の製造方法
KR102410096B1 (ko) 2016-04-28 2022-06-17 린텍 가부시키가이샤 보호막이 형성된 반도체 칩의 제조 방법 및 반도체 장치의 제조 방법
DE102016111834B4 (de) 2016-06-28 2019-01-10 Dirk Junge An- und Ausziehhilfe für Kompressionsstrümpfe

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102034696A (zh) * 2009-10-01 2011-04-27 株式会社迪思科 工件的分割方法
JP2012160659A (ja) * 2011-02-02 2012-08-23 Tokyo Seimitsu Co Ltd レーザダイシング装置及び方法並びにウェーハ処理方法
US9130057B1 (en) * 2014-06-30 2015-09-08 Applied Materials, Inc. Hybrid dicing process using a blade and laser
JP5823591B1 (ja) * 2014-10-01 2015-11-25 古河電気工業株式会社 半導体ウエハ表面保護用粘着テープおよび半導体ウエハの加工方法
US20160270151A1 (en) * 2015-03-10 2016-09-15 Disco Corporation Method of processing single-crystal substrate
WO2017036512A1 (en) * 2015-08-31 2017-03-09 Karl Heinz Priewasser Method of processing wafer and protective sheeting for use in this method
WO2018002035A2 (en) * 2016-06-28 2018-01-04 Karl Heinz Priewasser Method of processing wafer

Also Published As

Publication number Publication date
US11133219B2 (en) 2021-09-28
US20210183704A1 (en) 2021-06-17
US20190221480A1 (en) 2019-07-18
US11626324B2 (en) 2023-04-11
CN110047745B (zh) 2023-11-03
JP7458964B2 (ja) 2024-04-01
SG10202109757WA (en) 2021-10-28
SG10201900223QA (en) 2019-08-27
KR20190087334A (ko) 2019-07-24
JP2021048407A (ja) 2021-03-25
KR102482627B1 (ko) 2022-12-28
TWI713976B (zh) 2020-12-21
JP7056844B2 (ja) 2022-04-19
KR20210025034A (ko) 2021-03-08
JP2019125785A (ja) 2019-07-25
TW201933513A (zh) 2019-08-16
DE102018200656A1 (de) 2019-07-18

Similar Documents

Publication Publication Date Title
CN110047745A (zh) 处理晶圆的方法
CN108140609B (zh) 处理晶圆的方法以及用在该方法中的保护片材
JP6312343B2 (ja) ウェハを処理する方法
CN105931956B (zh) 晶片分割方法
JP6962523B2 (ja) ウェハの処理方法
JP7205810B2 (ja) ウェハを処理する方法
TW201909333A (zh) 處理晶圓的方法
JP6859581B2 (ja) 基板を処理する方法
US11676833B2 (en) Protective sheet for use in processing wafer, handling system for wafer, and combination of wafer and protective sheeting

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant