JP6312343B2 - ウェハを処理する方法 - Google Patents

ウェハを処理する方法 Download PDF

Info

Publication number
JP6312343B2
JP6312343B2 JP2016163515A JP2016163515A JP6312343B2 JP 6312343 B2 JP6312343 B2 JP 6312343B2 JP 2016163515 A JP2016163515 A JP 2016163515A JP 2016163515 A JP2016163515 A JP 2016163515A JP 6312343 B2 JP6312343 B2 JP 6312343B2
Authority
JP
Japan
Prior art keywords
wafer
protective film
carrier
curable resin
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016163515A
Other languages
English (en)
Other versions
JP2017050536A5 (ja
JP2017050536A (ja
Inventor
ハインツ プリーヴァッサー カール
ハインツ プリーヴァッサー カール
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Corp filed Critical Disco Corp
Publication of JP2017050536A publication Critical patent/JP2017050536A/ja
Publication of JP2017050536A5 publication Critical patent/JP2017050536A5/ja
Application granted granted Critical
Publication of JP6312343B2 publication Critical patent/JP6312343B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02013—Grinding, lapping
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00777—Preserve existing structures from alteration, e.g. temporary protection during manufacturing
    • B81C1/00825—Protect against mechanical threats, e.g. against shocks, or residues
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00865—Multistep processes for the separation of wafers into individual elements
    • B81C1/00896—Temporary protection during separation into individual elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/05—Temporary protection of devices or parts of the devices during manufacturing
    • B81C2201/053—Depositing a protective layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/11001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/11009—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for protecting parts during manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13012—Shape in top view
    • H01L2224/13014—Shape in top view being circular or elliptic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Dicing (AREA)

Description

本発明は、複数の分割ラインによって区切られた複数のデバイスを備えたデバイス領域と、デバイスを持たず、デバイス領域の周りに形成される周辺限界領域とを一面に有する半導体ウェハのような、ウェハを処理する方法に関する。
技術的背景
半導体デバイス製造処理では、複数の分割ラインによって区切られた複数のデバイスを備えたデバイス領域と、そのデバイス領域の周りにデバイスが形成されない周辺限界領域とを一面に有するウェハが個々のダイに分割される。この製造処理は、一般的に、ウェハの厚さを調整する研削ステップと、ダイを得る為に分割ラインに沿ってウェハを切断する切断ステップとを備える。研削ステップは、デバイス領域が形成されるウェハ表面の反対側にあるウェハ裏面から行われる。
ウェハレベルチップスケールパッケージ（ＷＬＣＳＰ）のような知られた半導体デバイス製造処理において、ウェハのデバイス領域は、ウェハの平坦面から突出する複数の突出部（バンプなど）で形成される。これらの突出部は、例えば、携帯電話やパーソナルコンピュータのような電気機器にダイを組み入れるときに、例えば、個々のダイにおけるデバイスとの電気的接触を確立する為に使用される。
そのような電気機器の小型化を達成するため、半導体デバイスの大きさを減少しなければならない。このため、表面にデバイスが形成されたウェハは、前述された研磨ステップで、μｍ範囲の厚さまで（例えば、３０−１００μｍの範囲で）研削される。
しかしながら、知られた半導体デバイス製造処理において、ウェハの平坦面から突出する突出部（バンプなど）がデバイス領域に存在する場合、問題が生じる。特に、これらの突出部が存在するため、研削中にウェハが割れるリスクが著しく高まる。さらに、ウェハが小さな厚さ（例えば、μｍ範囲の厚さ）で研削される場合、ウェハ表面上のデバイス領域の突出部は、ウェハ厚さの減少および研削処理で加えられる圧力のため、ウェハ裏面の変形の原因になる。ウェハ表面上の突出部のパターンは、ウェハ裏面に転写されることから、この後者の影響は「パターン転写」と呼ばれ、ウェハ裏面側の望ましくないむらが生じるので、結果として生じるダイの品質を危うくする。
さらに、ウェハのデバイス領域における突出部の存在は、前述した切断ステップにおいて、ウェハに対する損傷リスクを著しく高める。特に、研削処理後、ウェハ厚さは減少するため、ダイ側壁は切断処理において割れが入るため、結果として生じるダイを激しく損傷する場合がある。
このため、突出部が形成されたデバイス領域を一面に有するウェハを処理する信頼性良く効率的な方法であって、ウェハに対する損傷リスクを最小にできる方法が必要である。
したがって、本発明は、ウェハに対する損傷リスクを最小にする為に、ウェハの一面に形成された突出部と共にデバイス領域を有するウェハを処理する信頼性良く効率的な方法を提供することを目的とする。この目的は、請求項１の技術的特徴を備えたウェハ処理方法によって達成される。本発明の好ましい実施形態は、従属形式請求項から続く。
本発明は、複数の分割ラインによって区切られた複数のデバイスを備えたデバイス領域と、デバイスを持たず、デバイス領域の周りに形成される周辺限界領域とを一面に有するウェハを処理する方法を提供し、デバイス領域は、ウェハの平坦な面から突出し、延びて、出っぱる複数の突出部（protrusions）または突起（projections）を備えて形成される。当該方法は、ウェハ上にデバイスを覆う為に、接着材でウェハの一面の少なくとも一部に付けられる保護フィルムを付けるステップと、硬化性樹脂が表の面に加えられるキャリアを準備するステップとを含む。当該方法は、保護フィルムが付けられたウェハの一面をキャリアの表の面（front surface）に付けるステップと、ウェハを調整する為に一面の反対側にあるウェハの面を研削するステップとを更に含み、ウェハの平坦面から突出する突出部は硬化性樹脂に埋め込まれ、或いは、受容され、表の面の反対側にあるキャリアの裏の面（back surface）は、一面の反対側にあるウェハ面に対して実質的に平行である。
バンプのような突出部または突起は、実質的に平らな面であるウェハの平坦面から突出して延び、或いは、出っぱっている。突出部または突起は、この一面を不均等にする、ウェハの一面のトポグラフィ又は表面構造を定める。
突出部は、不規則的に配置され、或いは、規則正しいパターンで配置される。一部の突出部だけが規則正しいパターンで配置されてもよい。
突出部は、どのような種類の形状を有してもよい。例えば、一部または全部の突出部が球、半球、支柱（pillars）、円柱（columns）、例えば、円形を備えた支柱または円柱、楕円、多角形（例えば、三角、四角など）、横断面または底面積、円錐、円錐台、段状の形状でもよい。
少なくとも一部の突出部は、ウェハの平坦面に形成された要素から起き上がってもよい。スルーシリコンビア（ＴＳＶ）の場合、少なくとも一部の突出部は、ウェハの厚さ方向にウェハを部分的または全体的に貫通する要素から持ち上がってもよい。これら後者の要素は、ウェハ厚さの一部に沿って延びてもよく、或いは、全体のウェハ厚さに沿って延びてもよい。
突出部は、２０−３００μｍ、好ましくは４０−２５０μｍ、より好ましくは５０−２００μｍ、更により好ましくは７０−１５０μｍの範囲で、ウェハの厚さ方向の高さを有してもよい。
突出部の全ては、実質的に同一形状および／または大きさを有してもよい。あるいは、突出部の少なくとも一部は、互いに形状および／または大きさが異なってもよい。
本発明のウェハ処理方法によると、デバイス領域に形成された突出部が硬化性樹脂に埋め込まれ、キャリアの平坦な裏の面が一面の反対側にあるウェハの面（すなわち、ウェハ裏面）に対して実質的に平行になるように、保護フィルムがウェハの一面（すなわち、ウェハ表面）に付けられ、保護フィルムが付けられたウェハの一面がキャリアの表の面に付けられる。このように、ウェハ、保護フィルム、硬化性樹脂が取り付けられたキャリアを備えるウェハユニットが形成され、これが、排除されるべき後のウェハ処理ステップにおいて、デバイス領域における突出部の存在から起こる表面むらの否定的影響を考慮に入れる。
特に、キャリアの表の面に加えられた樹脂に突出部を埋め込むことにより、突出部はウェハ処理（例えば、後の研削ステップ、切断ステップ）中の損傷から信頼性良く保護される。
前述されたウェハユニットの第１面を形成するキャリアの裏の面およびウェハユニットの第２面を形成するウェハの裏面は、互いに実質的に平行になっている。このため、ウェハの厚さを調整するため、ウェハの裏面を研削するとき、例えば、この裏の面をチャックテーブル上に配置することによって、適したカウンタ圧力をキャリアの裏の面に加えることができる。
キャリアの平坦な裏の面はウェハの裏面に対して実質的に平行になっていることから、研削処理中、（例えば、研削装置の研削ホィールによって）ウェハに加えられる圧力は、ウェハにわたって、均一かつ均質に分布される。そのため、パターン転写（すなわち、デバイス領域の突出部によって定められるパターが研削済みウェハの裏面に転写されること）およびウェハの破壊の危険性を最小にする。さらに、キャリアの平らな均一な裏の面とウェハの裏面との実質的に平行な整列は、高精度で研削ステップを実行することを可能にするので、研削後、特に一様かつ均質なウェハの厚さを達成する。
保護フィルムは、ウェハのデバイス領域に形成されたデバイスを覆うので、例えば、硬化性樹脂の残渣による損傷および汚染からデバイスを保護する。さらに、保護フィルムは、研削後、硬化性樹脂を備えたキャリアをウェハから取り外すことを容易にする。また、保護フィルムは、ウェハ表面と樹脂との間の緩衝物あるいはクッションとして作用するので、研削中、圧力の一様かつ均質分布に更に寄与する。このため、研削処理中、ウェハの割れまたはパターン転写は、特に信頼性良く避けられる。
この点で、保護フィルムが圧縮でき、弾性を有し、柔軟性および／またはしなやかさであることは特に好ましい。このように、保護フィルムのクッション性または緩衝効果を更に強化できる。
そのため、本発明のウェハ処理方法は、パターン転写やウェハ割れのようなウェハに対する損傷の危険性を、信頼性良く効率的な方法で最小にできる。
ウェハは、例えば、半導体ウェハ、ガラスウェハ、サファイヤウェハ、アルミナ（Ａｌ2Ｏ3）のようなセラミックウェハ、石英ウェハ、ジルコニアウェハ、ＰＺＴ（ジルコン酸チタン酸鉛）ウェハ、ポリカーボネートウェハ、金属（例えば、銅、鉄、鋼、アルミニウムなど）または金属で被覆された材料のウェハ、フェライトウェハ、光学的結晶ウェハ、樹脂（例えば、エポキシ樹脂）、被覆または成形されたウェハなどでもよい。
特に、ウェハは、例えば、Ｓｉウェハ、ＧａＡｓウェハ、ＧａＮウェハ、ＧａＰウェハ、ＩｎＡｓウェハ、ＩｎＰウェハ、ＳｉＣウェハ、ＳｉＮウェハ、ＬＴ（タンタル酸リチウム）ウェハ、ＬＮ（ニオブ酸リチウム）ウェハなどでもよい。
ウェハは、単一材料で形成されてもよく、或いは、異なる材料の組合せ（例えば、２種以上の上記識別された材料）で形成されてもよい。例えば、ウェハは、Ｓｉで形成されたウェハ要素がガラスで形成されたウェハ要素に結合されるＳｉ・ガラス結合ウェハでもよい。
当該方法は、分割ラインに沿ってウェハを切断するステップを更に含んでもよい。ウェハは、その表面または裏面から切断されてもよい。
この切断は、機械的切断（例えば、ブレードダイシング、鋸引き）により、および／または、レーザ切断により、および／または、プラズマ切断により行われてもよい。ウェハは、単一の機械的切断ステップ、単一のレーザ切断ステップ、或いは、単一のプラズマ切断ステップで切断されてもよい。あるいは、ウェハは、連続した機械的切断ステップおよび／またはレーザ切断ステップおよび／またはプラズマ切断ステップによって切断されてもよい。
ウェハの切断は、保護フィルムおよびキャリアがウェハに付けられた状態で行われてもよい。このように、切断中、ウェハの至る所で、切断ステップ中に加えられる圧力が一様になり、均質に分布されるので、切断ステップにおいて、ウェハに対する損傷リスク（例えば、結果として生じるダイ側壁のクラッキング）が最小になることが確実である。この場合、ウェハが、その裏面から切断される点で特に好ましい。
硬化性樹脂は、ＵＶ線、熱、電界および／または化学剤のような外部刺激によって硬化可能であってもよい。この場合、硬化性樹脂は、それに対して外部刺激が加えられることによって、少なくとも、ある程度まで硬くなる。
硬化性樹脂は、その硬化後、ある程度の圧縮性、弾性および／または柔軟性を呈する樹脂（すなわち、圧縮性、弾性および／または柔軟性がある樹脂）でもよい。例えば、硬化性樹脂は、硬化によってゴムのような状態にもたらされるものでもよい。あるいは、硬化性樹脂は、硬化後、剛性があり、硬い状態に達する樹脂でもよい。
本発明の処理方法で使用されるＵＶ硬化性樹脂の好ましい実施例は、DISCO株式会社によるResiFlatとDENKAによるTEMPLOCである。
当該方法は、一面の反対側にある面（すなわち、ウェハ裏面）を研削する前に樹脂を硬化する為に、硬化性樹脂に外部刺激を加えるステップを更に含んでもよい。このように、研削中のウェハの保護および研削精度が更に改善できる。
当該方法は、キャリアに加えられた硬化性樹脂または硬化済み樹脂を備えたキャリアおよび保護フィルムをウェハから取り外すステップを更に含んでもよい。たとえば、キャリアおよび保護フィルムは、研削後、あるいは、研削および切断の後、ウェハから取り外されてもよい。このように、単純かつ信頼性の良い方法で、個々のダイを分離し、ピックアップすることができる。
前述されたように、保護フィルムは、キャリアに加えられた硬化性樹脂または硬化済み樹脂をウェハから取り外すことを容易にする。特に、保護フィルムが存在するため、樹脂を備えたキャリアは、信頼性良く単純な方法で取り外すことができ、デバイス領域内の、どんな樹脂の残留も防ぐので、デバイスの汚染を防止し、取り外し処理における突出物の損傷リスクを最小にする。
硬化性樹脂が、ある程度の圧縮性、弾性および／または柔軟性を呈する樹脂である場合（すなわち、圧縮性があり、弾性があり、さらに／または柔軟性がある、例えば、硬化後にゴム状になる場合）、特に信頼性良く効率的な方法で、硬化済み樹脂を備えたキャリアを、硬化後に取り外すことができる。
硬化性樹脂が、硬化の際、剛性があり、硬い状態に達する樹脂である場合、硬化済み樹脂に外部刺激を加え、少なくとも、ある程度、樹脂を軟化あるいは取り外すことによって、キャリアおよび硬化済み樹脂の、ウェハからの取り外しを容易にしてもよい。例えば、DENKAによるTEMPLOCのような一部の硬化性樹脂は、硬化済み樹脂を軟化し、ウェハから樹脂およびキャリアを特に容易に取り外すことを可能にするため、硬化後、当該樹脂に熱湯を加えることによって処置されてもよい。
キャリアに加えられた硬化性樹脂または硬化済みの樹脂を備えたキャリアおよび保護フィルムをウェハから取り外すステップにおいて、キャリア、樹脂、フィルムが、単一の処理ステップで一緒に取り外されてもよい。このアプローチは、特に効率的な取り外し処理を可能にする。
あるいは、キャリア、樹脂、保護フィルムが、個々に、すなわち、次々と取り外されてもよい。さらに、キャリアおよび樹脂が最初に一緒に取り外され、その次に、保護フィルムが取り外されてもよい。他の実施形態において、キャリアが最初に取り外され、その次に、樹脂および保護フィルムが一緒に取り外されてもよい。
キャリアに加えられた硬化性樹脂または硬化済み樹脂を備えたキャリアおよび保護フィルムをウェハから取り外した後に、ウェハの切断が行われてもよい。このアプローチは、切断ステップの直後に、個々のダイが分離され、ピックアップされることを可能にする。この場合、ウェハの表面から切断ステップを行うのが特に好ましい。
接着材は、ウェハおよび保護フィルムの一面の全体接触領域にわたって設けられてもよい。このように、ウェハの一面の所定位置に、保護フィルムが特に信頼性良く保持されることを確実にすることができる。さらに、ウェハの切断後、保護フィルムによって、結果として分離されるダイをしっかりと保持できるので、ダイの望ましくない移動や運動が避けられる。
特に、接着材は、ウェハの一面と接触する保護フィルムの全面にわたって設けられてもよい。
接着材は、熱、ＵＶ線、電界および／または化学剤のような外部刺激によって硬化可能であってもよい。このように、処理後、ウェハから特に簡単に保護フィルムを取り外すことができる。外部刺激は、接着材の接着力を低下させるように接着材に加えられるので、保護フィルムの簡単な取り外しが可能になる。
ウェハの一面に保護フィルムを付けるステップは、真空チャンバ内で実行されてもよい。特に、保護フィルムは、真空ラミネート装置を使用することによって、ウェハの一面に付けられてもよい。そのようなラミネート装置において、ウェハは、ウェハ裏面がチャックテーブルの上面と接触してウェハ表面が上方に向けられる状態で、真空チャンバ内のチャックテーブル上に置かれる。ウェハ表面に付けられる保護フィルムは、環状フレームによって、その周辺部分に保持され、真空チャンバ内のウェハ表面の上方に置かれる。チャックテーブルの上方に位置される真空チャンバの上部と環状フレームには、拡張可能なゴム製膜によって空気入口ポートが設けられる。
ウェハおよび保護フィルムが真空チャンバにロードされた後、チャンバは排気され、空気がゴム製膜に空気入口ポートを通って供給され、ゴム製膜を排気済みチャンバに拡張させる。このように、ゴム製膜は、保護フィルムをウェハ表面に抗して押すように真空チャンバ内を下方に移動され、周辺ウェハ部分を保護フィルムで密封し、フィルムをウェハ表面上のデバイスに抗して圧縮する。このため、デバイス領域内の突出部の外形に追従するように、保護フィルムをウェハ表面に密接に付けることができる。
続いて、真空チャンバ内の真空が解除され、保護フィルムは、真空チャンバ内の正圧および接着材によって、ウェハ表面上の所定位置に保持される。
あるいは、柔らかいスタンプまたは軟らかいローラによってゴム製膜を置き換えることができる。
保護フィルムは、フィルムだけが部分的に突出部の外形に追従するように、ウェハの一面に付けられてもよい。例えば、保護フィルムは、ウェハの厚さ方向において、突出部の上の部分だけに従ってもよい。そのような保護フィルムの配置が、キャリアに加えられた硬化性又は硬化済み樹脂を備えたキャリアおよび保護フィルムをウェハから特に簡単に取り外すことを可能にしてもよい。
あるいは、保護フィルムは、突出部の外形に密接に追従するようにウェハ表面に付けられてもよい。このように、突出部は、そこに付けられた保護フィルムと共に、硬化性樹脂に特に信頼性良く埋め込まれる。
保護フィルムは、拡張可能であってもよい。保護フィルムは、ウェハの一面に付けられるとき、ウェハの平坦面から突出する突出部の外形に追従するように拡張されてもよい。
特に、保護フィルムは、その当初の大きさから２倍以上、好ましくは３倍以上、より好ましくは４倍以上に拡張されてもよい。このように、特に、当初の大きさから３倍以上または４倍以上に拡張される場合、保護フィルムが突出部の外形に密接に追従することを信頼性良く確実にすることができる。
当該方法は、キャリアに加えられた硬化性樹脂または硬化済み樹脂を備えたキャリアの一部分を切り離すステップを更に含んでもよく、硬化性樹脂または硬化済み樹脂は、一面の反対側にあるウェハの面を研削する前に、ウェハの周囲を越えて側方に拡張する。このように、研削および後の可能な処理ステップの最中、ウェハ、保護フィルム、キャリアに加えられた硬化性樹脂または硬化済み樹脂を備えたキャリアを含むウェハユニットを取り扱うステップは、更に容易にされる。
キャリアは、ＰＥＴおよび／またはシリコンおよび／またはガラスおよび／またはＳＵＳのような剛性又は硬い材料で形成されてもよい。例えば、キャリアがＰＥＴまたはガラスで形成され、樹脂が外部刺激によって硬化可能である場合、ＰＥＴ又はガラスを透過可能な放射線（例えば、ＵＶ線）で樹脂が硬化されてもよい。キャリアがシリコン又はＳＵＳで形成される場合、費用効果に優れたキャリアが設けられる。また、前述した材料の組合せも可能である。
キャリアは、２００−１５００μｍ、好ましくは４００−１２００μｍ、より好ましくは５００−１０００μｍの範囲の厚さを有してもよい。
保護フィルムは、５−２００μｍ、好ましくは５−１００μｍ、より好ましくは８−８０μｍ、更により好ましくは１０−５０μｍの範囲の厚さを有してもよい。このように、保護フィルムは、デバイス領域内の突出部の外形に有効に適合するのに十分な、柔軟でしなやかであること、同時に、前述されたクッション性又は緩衝効果を信頼性良く効率的に与える為に有効な厚さを呈することを確実にすることができる。
保護フィルムは、ポリ塩化ビニル（ＰＶＣ）、エチレン酢酸ビニル（ＥＶＡ）のような高分子材料で形成されてもよい。例えば、保護フィルムは「サラン」ラップ状の材料でもよい。
保護フィルムの直径は、その付けられた状態で、ウェハの直径とほぼ同一でもよい。
以下、図面を参照して、本発明の非限定実施例を説明する。
図１は、本発明の方法に従って処理されるウェハを示す横断面図である。 図２は、本発明の第１実施形態に従うウェハを処理する方法の第１ステップを示す横断面図である。 図３は、本発明の第１実施形態に従うウェハを処理する方法の第１ステップを示す斜視図である。 図４は、本発明の第１実施形態に従うウェハを処理する方法の第１ステップの結果を示す横断面図である。 図５は、図４の左側の拡大図である。 図６は、本発明の第１実施形態に従うウェハを処理する方法の第２ステップを示す横断面図である。 図７は、本発明の第１実施形態に従うウェハを処理する方法の第３ステップを示す横断面図である。 図８は、本発明の第１実施形態に従うウェハを処理する方法の第４ステップを示す横断面図である。 図９は、本発明の第１実施形態に従うウェハを処理する方法の第５ステップを示す横断面図である。 図１０は、本発明の第１実施形態に従うウェハを処理する方法の第６ステップを示す横断面図である。 図１１は、本発明の第１実施形態に従うウェハを処理する方法の第７ステップを図示す横断面図である。 図１２は、本発明の第１実施形態に従うウェハを処理する方法の第７ステップの結果を示す斜視図である。 図１３は、本発明の第１実施形態に従うウェハを処理する方法の第８ステップを示す横断面図である。 図１４は、本発明の第２実施形態に従うウェハを処理する方法の第６ステップを示す横断面図である。 図１５は、本発明の第２実施形態に従うウェハを処理する方法の第７ステップを示す横断面図である。
好ましい実施形態の詳細な説明
以下、添付図面を参照して、本発明の好ましい実施形態を説明する。好ましい実施形態は、ウェハＷを処理する為の方法に関する。
ウェハＷは、例えば、ＭＥＭＳウェハでもよく、ＭＥＭＳウェハは、その表面にＭＥＭＳデバイスが形成され、以下の説明ではパターン面１と呼ぶ。しかしながら、ウェハＷは、ＭＥＭＳウェハに限定されるものではなく、好ましくは固体撮像装置のようなＣＭＯＳデバイスがパターン面１に形成されたＣＭＯＳウェハ、またはパターン面１上の他の型式のデバイスを備えたウェハでもよい。
ウェハＷは、半導体（例えば、シリコン）で形成されてもよい。そのようなシリコンウェハＷは、シリコン基板上の、ＩＣ（集積回路）やＬＳＩ（大規模集積回路）のようなデバイスを含んでもよい。あるいは、ウェハは、セラミック、ガラス、サファイヤの有機材料基板上にＬＥＤ（発光ダイオード）のような光学デバイスを形成することによって構成される光学デバイスウェハでもよい。ウェハＷは、これに限定されるものではなく、他の方法で形成可能である。さらに、前述された例示的ウェハ設計の組合せも可能である。
ウェハＷは、研削の前に、μｍの範囲、好ましくは、６２５〜９２５μｍの範囲の厚さを有してもよい。
ウェハＷは、好ましくは、円形状を呈する。ウェハＷには、そのパターン面１に形成されたストリートと呼ばれる複数の交差分割ライン１１（図３を参照）が設けられ、それによって、前述されたようなデバイスがそれぞれ形成される複数の矩形区域にウェハＷが区切られる。これらのデバイスは、ウェハＷのデバイス領域２に形成される。円形ウェハＷの場合、このデバイス領域２は、好ましくは、円形であり、ウェハＷの外周と同心で配置される。
デバイス領域２は、例えば、図１−図３に概略的に示されるように、環状周辺限界領域３によって囲まれる。この周辺限界領域３には、デバイスが形成されない。周辺限界領域３は、好ましくは、ウェハＷの外周および／またはデバイス領域２に対して同心で配置される。周辺限界領域３の径方向拡張部は、ｍｍ範囲、好ましくは、１−３ｍｍである。
デバイス領域２は、複数の突出部１４で形成され、突出部１４は、例えば、図１−図２に概略的に示されるように、ウェハＷの平坦な面から突出している。突出部１４は、例えば、分離されたダイにおけるデバイス領域のデバイスと電気的接触を確立する為のバンプでもよい。ウェハＷの厚さ方向における突出部１４の高さは、７０−２００μｍの範囲でもよい。
以下、図１−図１３を参照して、本発明の第１実施形態に従うウェハＷを処理する方法を説明する。
図１は、本発明の第１実施形態に従う方法によって処理されるウェハＷの横断面図を示す。図２及び図３は、この第１実施形態に従う方法を処理する第１ステップを示す。この第１ステップにおいて、ウェハＷ上でデバイスを覆う為の保護フィルム４は、図２において矢印で表示されるように、ウェハＷのパターン面１に付けられる。
保護フィルム４は、ウェハＷと同一形状、すなわち、本実施形態では円形状を有し、ウェハＷに同心で付けられるのが好ましい。保護フィルム４の直径は、図２および図３に概略的に示されるように、ウェハＷの直径とほぼ同一である。
保護フィルム４は、突出部１４を含む、デバイス領域２に形成されたデバイスを覆うので、損傷または汚染からデバイスを保護する。さらに、保護フィルム４は、後述するように、後の研削ステップにおいて、更なるクッションとして作用する。
保護フィルム４は、接着材（図示せず）を用いてウェハＷのパターン面１に付けられる。接着材は、ウェハＷのパターン面１と保護フィルム４との全体の接触領域にわたって設けられる。特に、接着材は、ウェハＷのパターン面１と接触する保護フィルム４の全面にわたって設けられる。
接着材は、熱、ＵＶ線、電界および／または化学剤のような外部刺激によって硬化可能でもよい。このように、保護フィルム４は、処理後、ウェハＷから特に簡単に取り外すことができる。
特に、接着剤は、アクリル樹脂またはエポキシ樹脂でもよい。接着材の為のＵＶ硬化型樹脂の好ましい実施例は、例えば、ウレタンアクリレートオリゴマーである。さらに、接着材は、例えば、水溶性樹脂でもよい。
保護フィルム４は、５−２００μｍの範囲、例えば、８０μｍの厚さを有してもよい。保護フィルム４は、ＰＶＣまたはＥＶＡのような高分子材料で形成されてもよい。
保護フィルム４は、しなやかで、当初の直径の、およそ３倍まで拡張可能である。
例えば、保護フィルム４をウェハＷのパターン面１に付けるステップは、前述されたような真空ラミネート装置を使用することによって、真空チャンバ内で行われてもよい。
図４は、本発明の第１実施形態に従う処理方法の第１ステップの結果を概略的に示す。図５は、図４の左側の拡大図を示す。この第１ステップにおいて、保護フィルム４は、ウェハＷのパターン面１に付けられるとき、その当初の直径の、ほぼ３倍に拡張され、図４および図５に概略的に示されるように、突出部１４の外形に密接に追従する。
図６は、本発明の第１実施形態に従うウェハを処理する方法の第２ステップを示す。この第２ステップにおいて、硬化性樹脂１３が表の面１７に加えられるキャリア７が設けられる。キャリア７は、ポリエチレンテレフタレート（ＰＥＴ）、シリコン、ガラス、ＳＵＳのような剛性材料から形成される。
好ましくは、キャリア７は、図６に示されるように、ウェハＷと同一形状、すなわち、本実施形態において円形状を有し、ウェハＷと同心で配置される。
キャリア７は、例えば、５００−１０００μｍの範囲の厚さを有してもよい。
硬化性樹脂１３は、ＵＶ線、熱、電界および／または化学剤のような外部刺激によって硬化可能である。特に、硬化性樹脂１３は、DISCO株式会社によるResiFlat、DENKAによるTEMPLOCでもよい。キャリア７の表の面１７に形成された硬化性樹脂１３の層は、キャリア７の厚さ方向において、ほぼ５０−１０００μｍの範囲、好ましくは、２００−１０００μｍの範囲の高さを有してもよい。
さらに、本発明の第１実施形態に従う処理方法の第２ステップにおいて、保護フィルム４が付けられたウェハＷのパターン面１は、図６において矢印で表示されるように、キャリア７の表の面１７に付けられ、突出部１４は硬化性樹脂１３に埋め込まれ、その表の面１７の反対側にあるキャリア７の裏の面１８は、パターン面１（すなわち、ウェハの裏面６）の反対側にあるウェハＷの面に対して実質的に平行になる（図１−図３）。キャリアの裏の面１８とウェハ裏面６の実質的に平行な整列は、図７における矢印（点線）によって表示されている。
例えば、取付けチャンバ内で、硬化性樹脂１３内に信頼性良く突出部１４を埋め込むように、更に、キャリアの裏の面１８およびウェハ裏面６の実質的に平行な整列を達するように、ウェハ裏面６およびキャリア７の裏の面１８に平行圧縮力を加えることによって、特に、保護フィルムが付けられたウェハＷと、硬化性樹脂１３を備えたキャリア７とが一緒に圧縮される。樹脂として、DISCO株式会社によるResiFlatを使用する場合、この目的に適した圧縮機器および圧縮操作の詳細は、JP 5320058 B2およびJP 5324212 B2に説明されている。
図７は、本発明の第１実施形態に従う方法の第３ステップを示す。この第３ステップにおいて、ウェハＷ、保護フィルム４，樹脂１３、キャリア７から成るウェハユニットは、チャックテーブル２０上に置かれ、樹脂１３を硬化するように硬化性樹脂１３に外部刺激が加えられる。
例えば、熱硬化性（例えば、熱硬化性樹脂１３）である場合、樹脂１３は、オーブン内の加熱によって硬化されてもよい。ＵＶ硬化性樹脂１３の場合、この型式の照射に対し透過性があるキャリア材料が使用される場合、樹脂１３は、例えば、キャリア７を通して、ＵＶ線を加えることによって硬化される。
このため、突出部１４は、しっかりと硬化済み樹脂１３に保持され、キャリア裏の面１８およびウェハ裏面６の、実質的に平行な相対的整列が信頼性良く維持される。
図７に示されるように、ウェハユニットは、チャックテーブル２０上に配置され、キャリア裏の面１８は、チャックテーブル２０の最上面２１と接触する。チャックテーブル２０は図８および図９で省略されているが、これらの図に示されたステップでは、図７に示された同一または類似のチャックテーブル配置が同様に使用される。
図８は、本発明の第１実施例に従う処理方法の任意の第４ステップを示す。この第４ステップにおいて、硬化済み樹脂が加えられたキャリア７の一部分２３は、ウェハＷの周囲を越えて側方に延びているが、これは、図８において点線で表示されるように切り離される。一部分２３は、例えば、ブレードまたは鋸を使用する機械的切断、レーザ切断、プラズマ切断によって切り離される。一部分２３の切り離しは、後の処理ステップにおいて、ウェハユニットの取り扱いを容易にする。
図９は、本発明の第１実施形態に従う処理方法の第５ステップの結果を示す。この第５ステップにおいて、キャリア７の裏の面１８は、平坦で平らな面であるが、チャックテーブル（図示せず）の最上面に置かれる（チャックテーブルは、図７におけるチャックテーブル２０と同一であってもよい）。続いて、ウェハＷの裏面６は、ウェハの厚さを、例えば、およそ３０−１００μｍの範囲の値に調整するように研削される。厚さは、ダイ２６（図１３を参照）の最終厚さでもよい。
ウェハＷの裏面６の研削は、研削装置（図示せず）を使用して行われてもよい。研削装置は、スピンドルハウジングと、スピンドルハウジング内に回転できるように収容されたスピンドルと、スピンドルの下端に装着された研削ホィールとを備えてもよい。複数の研磨部材が研削ホィールの下面に固定されてもよく、各研磨部材は、金属結合や樹脂結合のような結合でダイヤモンド研磨粒子を固定することによって構成されたダイヤモンド研磨部材から形成されてもよい。研磨部材を有する研削ホィールは、例えば、モータを使用してスピンドルを駆動することによって高速で回転される。
研削ステップにおいて、ウェハユニットを保持するチャックテーブルと研削装置の研削ホィールとが回転し、研削ホィールの研磨部材をウェハＷの裏面６と接触させるように研削ホィールが下降するので、裏面６が研削される。
キャリア７の平坦な裏の面１８は、研削装置のチャックテーブルの最上面に置かれ、ウェハＷの裏面６と実質的に平行であるので、研削処理中に研削ホィールによってウェハＷに加えられる圧力は、ウェハＷにわたって、均一かつ均質に分布される。このため、ウェハＷの割れやパターン転写の危険性は最小になる。さらに、キャリア７の平らな均一な裏の面１８とウェハＷの裏面６との実質的に平行な整列は、高精度で研削ステップが実行されることを可能にするので、研削後、特に一様な均質なウェハの厚さを達成する。
保護フィルム４は、ウェハのデバイス領域２に形成されたデバイスを覆うので、例えば、硬化性樹脂１３の残留による損傷および汚染からデバイスを保護する。さらに、保護フィルム４は、パターン面１と樹脂１３との間のクッション又は緩衝物として機能するので、研削中、圧力の一様かつ均質分布に更に寄与する。そのため、研削処理中のウェハＷの割れまたはパターン転写は、特に信頼性良く避けられる。
ウェハＷの裏面６が研削された後、ウェハＷは第１実施形態の処理方法の第６ステップの対象になり、その結果が図１０に示されている。この第６ステップにおいて、図１０に示されるように、ウェハユニットは、ウェハＷの研削済み面が接着ピックアップテープ２４と接触するように、接着ピックアップテープ２４上に置かれる。接着ピックアップテープ２４の周辺部分は、環状フレーム２５に装着される。このように、ウェハＷ、保護フィルム４，硬化済み樹脂１３、キャリア７を備えるウェハユニットは、接着ピックアップテープ２４および環状フレーム２５によってしっかりと保持される。
図１１は、第１実施形態に従う処理方法の第１１ステップを示す。この第７ステップにおいて、硬化済み樹脂１３および保護フィルム４は、ウェハから取り外される。
特に、図１１において矢印で表示されるように、本実施形態において、キャリア７および硬化済み樹脂１３は、保護フィルム４が加えられたウェハＷから最初に共に取り外される。ウェハＷのパターン面１に保護フィルム４が存在することによって、キャリア７および硬化済み樹脂１３を容易に取り外すことができる。
樹脂１３は、硬化後、ある程度の圧縮性、弾性および／または柔軟性（例えば、ゴム状性質）を呈する樹脂でもよく、ウェハＷからの、特に簡単な取り外しを可能にする。代替又は追加で、硬化済み樹脂１３を軟化し、更に取り外し処理を容易にするため、熱湯のような他の外部刺激が、取り外しの前に、硬化済み樹脂１３に加えられてもよい。
続いて、キャリア７および硬化済み樹脂１３の取り外し後、保護フィルム４がウェハＷのパターン面１から取り外される。特に、ウェハＷのパターン面１と接触する保護フィルム４の全面にわたって設けられた接着材が、ＵＶ線、熱、電界および／または化学剤のような外部刺激によって硬化可能である場合、その外部刺激は、その接着力を低下させる為に接着材に加えられる。このように、保護フィルム４を、特に単純かつ信頼できる方法でウェハＷから取り外すことができる。
本実施形態の第７ステップの結果は、概略的に図１２に示されている。特に、図１２は、接着ピックアップテープ２４を介して環状フレーム２５に付けられたウェハＷであって、そこから、保護フィルム４、硬化済み樹脂、キャリア７が取り外されたものを示す。
図１３は、本発明の第１実施形態に従う処理方法の第７ステップを示す。この第８ステップにおいて、ウェハＷは、図１３の点線によって表示されるように、分割ライン１１に沿って、そのパターン面１から切断される。このように、ダイ２６が、互いに十分に分離される。ウェハＷの切断は、例えば、ブレードや鋸を使用する機械的切断、および／またはレーザによる切断および／またはプラズマによる切断によって行われてもよい。
切断ステップにおいて、ダイ２６が完全に互いに分離された後、それらは、それぞれ、接着ピックアップテープ２４に接着する。個々に分離されたダイ２６は、ピックアップデバイス（図示せず）によって接着ピックアップテープ２４からピックアップ可能である。ピックアップ処理を容易にするため、例えば、拡張ドラムを使用することによって、個々のダイ２６の間隔を径方向に拡張または伸びるピックアップテープ２４により増やすことができる。
以下、図１４及び図１５を参照して、本発明の第２実施形態に従うウェハＷを処理する方法を説明する。第２実施形態の方法は、図１４および図１５に示される第６ステップおよび第７ステップにおいて、第１実施形態の方法とは異なる。
特に、第２実施形態の方法における第６ステップとして、図１４において点線によって表示されているように、保護フィルム４、硬化済み樹脂１３、キャリア７がウェハＷに付けられた状態で、ウェハＷの切断が行われる。
図１４に概略的に示されるように、この切断処理は、ウェハＷの研削済み裏面側から行われる。この切断処理において、キャリア７の裏の面１８は、図７に示されるチャックテーブル２０と同一でもよいが、チャックテーブル（図示せず）の最上面に置かれる。突出部１４は硬化済み樹脂１３に埋め込まれ、キャリア７の裏の面１８はチャックテーブルの最上面によって支持されることから、切断中、ウェハＷ又はダイ２６の損傷リスク（割れなど）は最小にされる。ウェハＷは、例えばブレードや鋸を使用する機械的切断、および／またはレーザによる切断および／またはプラズマによる切断によって切断されてもよい。
このようにウェハＷを切断することによって、ダイ２６は十分に互いに分離され、もはやウェハＷによって互いに接続されていない。しかしながら、図１４に示された状態において、ダイ２６は、互いにしっかりと、硬化済み樹脂１３によって保持されている。
第２実施形態に従う処理方法の第７ステップにおいて、その結果が図１５に示されているが、ウェハＷ，保護フィルム４，硬化済み樹脂１３、キャリア７を備えるウェハユニットは、環状フレーム２５に装着された接着ピックアップテープ２４上に置かれている。ウェハユニットは、図１５に示されるように、切断されたウェハＷの、研磨済み裏面側が接着ピックアップテープ２４と接触するように、接着ピックアップテープ２４上に置かれる。
続いて、キャリア７、硬化済み樹脂１３、保護フィルム４は、第１実施形態に従う処理方法の為に前述され、図１１に示された方法と実質的に同一の方法で、ウェハＷから取り外される。
キャリア７，硬化済み樹脂１３，保護フィルム４がウェハＷから取り外された後、個々の分離されたダイ２６は、ピックアップデバイス（図示せず）によって接着ピックアップテープ２４からピックアップ可能である。ピックアップ処理を容易にするため、例えば、拡張ドラムを使用することによって、径方向に拡張または伸びるピックアップテープ２４により個々のダイ２６の間隔を増やすことができる。

Claims (12)

  1. 複数の分割ライン（１１）によって区切られた複数のデバイスを備えたデバイス領域（２）と、デバイスを持たず、デバイス領域（２）の周りに形成される周辺限界領域（３）とを一面（１）に有するウェハ（Ｗ）を処理する方法において、
    前記デバイス領域（２）は、前記ウェハ（Ｗ）の平坦面から突出する複数の突出部（１４）で形成され、当該方法は、
    前記ウェハ（Ｗ）上の前記デバイスを覆う為に、保護フィルム（４）を前記ウェハ（Ｗ）の前記一面（１）に付けるステップであって、前記保護フィルム（４）が接着材で前記ウェハ（Ｗ）の前記一面（１）の少なくとも一部に付けられる、前記ステップと、
    表の面（１７）に硬化性樹脂（１３）が加えられるキャリア（７）を準備するステップと、
    前記保護フィルム（４）が付けられた前記ウェハ（Ｗ）の前記一面（１）を前記キャリア（７）の前記表の面（１７）に付けるステップであって、前記ウェハ（Ｗ）の前記平坦面から突出する突出部（１４）は、前記硬化性樹脂（１３）に埋め込まれ、前記キャリア（７）の前記表の面（１７）の反対側にある裏の面（１８）は、前記一面（１）の反対側にある前記ウェハ（Ｗ）の面（６）に対して実質的に平行である、前記ステップと、
    前記ウェハ（Ｗ）の厚さを調整する為、前記一面（１）の反対側にある前記ウェハ（Ｗ）の前記面（６）を研削するステップと、
    を含む、方法。
  2. 前記分割ライン（１１）に沿って前記ウェハ（Ｗ）を切断するステップを更に含む、請求項１に記載の方法。
  3. 前記硬化性樹脂（１３）が加えられた前記キャリア（７）および前記保護フィルム（４）を前記ウェハ（Ｗ）から取り外すステップを更に含む、請求項１または２に記載の方法。
  4. 前記ウェハ（Ｗ）を切断するステップは、前記硬化性樹脂（１３）が加えられた前記キャリア（７）および前記保護フィルム（４）を前記ウェハ（Ｗ）から取り外すステップの後に行われる、請求項２に従属する請求項３に記載の方法。
  5. 前記ウェハ（Ｗ）を切断するステップは、前記保護フィルム（４）および前記キャリア（７）が前記ウェハ（Ｗ）に付けられた状態で行われる、請求項２または、請求項２に従属する３に記載の方法。
  6. 前記接着材は、前記ウェハ（Ｗ）の前記一面（１）および前記保護フィルム（４）の全体の接触領域にわたって設けられる、請求項１〜５のいずれか一項に記載の方法。
  7. 前記保護フィルム（４）は拡張可能であり、前記保護フィルム（４）は、前記ウェハ（Ｗ）の前記平坦面から突出する前記突出部（１４）の外形に追従するように、前記ウェハ（Ｗ）の前記一面（１）に付けられるときに拡張される、請求項１〜６のいずれか一項に記載の方法。
  8. 前記硬化性樹脂（１３）は、ＵＶ線、熱、電界および／または化学剤のような外部刺激によって硬化可能である、請求項１〜７のいずれか一項に記載の方法。
  9. 前記一面（１）の反対側にある前記ウェハ（Ｗ）の前記面（６）を研削する前に前記樹脂（１３）を硬化する為に、前記外部刺激を前記硬化性樹脂（１３）に加えるステップを更に含む、請求項８に記載の方法。
  10. 加えられた前記硬化性樹脂（１３）と共に前記キャリア（７）の一部分（２３）を切り離すステップを更に含み、前記一部分（２３）は、前記一面（１）の反対側にある前記ウェハ（Ｗ）の前記面（６）を研削する前に、前記ウェハ（Ｗ）の周囲を越えて側面に延びている、請求項１〜９のいずれか一項に記載の方法。
  11. 前記キャリア（７）は、ＰＥＴおよび／またはシリコンおよび／またはガラスおよび／またはＳＵＳのような剛性材料で形成される、請求項１〜１０のいずれか一項に記載の方法。
  12. 前記保護フィルム（４）は、５〜２００μmの範囲の厚さを有する、請求項１〜１１のいずれか一項に記載の方法。
JP2016163515A 2015-08-31 2016-08-24 ウェハを処理する方法 Active JP6312343B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102015216619.8 2015-08-31
DE102015216619.8A DE102015216619B4 (de) 2015-08-31 2015-08-31 Verfahren zum Bearbeiten eines Wafers

Publications (3)

Publication Number Publication Date
JP2017050536A JP2017050536A (ja) 2017-03-09
JP2017050536A5 JP2017050536A5 (ja) 2017-12-21
JP6312343B2 true JP6312343B2 (ja) 2018-04-18

Family

ID=58010729

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016163515A Active JP6312343B2 (ja) 2015-08-31 2016-08-24 ウェハを処理する方法

Country Status (6)

Country Link
US (1) US10256148B2 (ja)
JP (1) JP6312343B2 (ja)
KR (1) KR101860210B1 (ja)
CN (1) CN106486408B (ja)
DE (1) DE102015216619B4 (ja)
TW (1) TWI654716B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018526826A (ja) * 2015-08-31 2018-09-13 プリーヴァッサー， カール ハインツＰＲＩＥＷＡＳＳＥＲ， Ｋａｒｌ Ｈｅｉｎｚ ウェーハを処理する方法および該方法で使用するための保護シート
KR20220023699A (ko) 2020-08-21 2022-03-02 가부시기가이샤 디스코 보호 부재 형성 장치
JP7475232B2 (ja) 2020-07-22 2024-04-26 株式会社ディスコ 保護部材形成装置

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6500230B2 (ja) * 2015-09-03 2019-04-17 パナソニックＩｐマネジメント株式会社 マスクパターンの形成方法および基板の加工方法ならびに素子チップの製造方法
GB2551732B (en) * 2016-06-28 2020-05-27 Disco Corp Method of processing wafer
JP6906843B2 (ja) * 2017-04-28 2021-07-21 株式会社ディスコ ウェーハの加工方法
JP6837717B2 (ja) * 2017-05-11 2021-03-03 株式会社ディスコ ウェーハの加工方法
JP6925714B2 (ja) * 2017-05-11 2021-08-25 株式会社ディスコ ウェーハの加工方法
KR102345923B1 (ko) 2017-05-18 2022-01-03 가부시기가이샤 디스코 웨이퍼를 프로세싱하는데 사용하기 위한 보호 시팅, 웨이퍼에 대한 핸들링 시스템, 및 웨이퍼 및 보호 시팅의 조합체
DE102017208405B4 (de) * 2017-05-18 2024-05-02 Disco Corporation Verfahren zum Bearbeiten eines Wafers und Schutzfolie
JP6914587B2 (ja) * 2017-05-25 2021-08-04 株式会社ディスコ ウェーハの加工方法
JP2019009372A (ja) * 2017-06-28 2019-01-17 株式会社ディスコ ウエーハの研削方法
JP6999322B2 (ja) * 2017-07-31 2022-01-18 株式会社ディスコ ウエーハの研削方法
JP7025171B2 (ja) 2017-10-12 2022-02-24 株式会社ディスコ 被加工物の研削方法
JP7071782B2 (ja) * 2017-12-28 2022-05-19 株式会社ディスコ ウェーハの加工方法
DE102018202254A1 (de) 2018-02-14 2019-08-14 Disco Corporation Verfahren zum Bearbeiten eines Wafers
JP2019149451A (ja) * 2018-02-27 2019-09-05 株式会社ディスコ 板状物の加工方法
JP7034809B2 (ja) * 2018-04-09 2022-03-14 株式会社ディスコ 保護シート配設方法
JP7214364B2 (ja) * 2018-05-01 2023-01-30 株式会社ディスコ ウエーハの加工方法
DE102019110402A1 (de) 2018-05-25 2019-11-28 Infineon Technologies Ag Ein Verfahren zum Bearbeiten eines Halbleiterwafers, eine Halbleiter-Verbundstruktur und eine Stützstruktur für einen Halbleiterwafer
JP7114176B2 (ja) * 2018-06-01 2022-08-08 株式会社ディスコ 樹脂パッケージ基板の加工方法
JP2019212825A (ja) * 2018-06-06 2019-12-12 株式会社ディスコ ウェーハの加工方法
FR3085230B1 (fr) * 2018-08-27 2023-01-13 Ommic Separation d’une plaque en composants individuels
JP2020035918A (ja) * 2018-08-30 2020-03-05 株式会社ディスコ 被加工物の加工方法
FR3091621B1 (fr) 2019-01-04 2020-12-11 Commissariat Energie Atomique Procede de mise en courbure collective d’un ensemble de puces electroniques
CN113165136B (zh) * 2019-02-26 2023-06-13 株式会社迪思科 用于磨削背面的胶粘片及半导体晶片的制造方法
CN113226638B (zh) * 2019-02-26 2023-02-17 株式会社迪思科 用于磨削背面的胶粘片及半导体晶片的制造方法
FR3099290B1 (fr) 2019-07-26 2021-07-02 Commissariat Energie Atomique Procédé de mise en courbure collective d’un ensemble de puces électroniques
JP7286250B2 (ja) 2019-08-07 2023-06-05 株式会社ディスコ 保護部材形成装置
JP7266953B2 (ja) 2019-08-07 2023-05-01 株式会社ディスコ 保護部材形成方法及び保護部材形成装置
JP7355568B2 (ja) * 2019-09-17 2023-10-03 株式会社ディスコ ウエーハの加工方法
JP7399565B2 (ja) * 2019-12-23 2023-12-18 株式会社ディスコ 被加工物の加工方法
CN111900083B (zh) * 2020-07-01 2022-08-16 上海华虹宏力半导体制造有限公司 Igbt晶圆的减薄方法
DE102020210104A1 (de) * 2020-08-10 2022-02-10 Disco Corporation Verfahren zum bearbeiten eines substrats
JP7562333B2 (ja) * 2020-08-20 2024-10-07 株式会社東京精密 フライカット装置
JP2022041447A (ja) * 2020-09-01 2022-03-11 株式会社ディスコ ウェーハの加工方法
JP2022122206A (ja) 2021-02-09 2022-08-22 株式会社ディスコ シート貼着装置
JP2022184107A (ja) 2021-05-31 2022-12-13 株式会社ディスコ 樹脂シート、樹脂シートの製造方法、及び樹脂被覆方法
DE102021209979A1 (de) 2021-09-09 2023-03-09 Disco Corporation Verfahren zur bearbeitung eines substrats
JP2023119102A (ja) 2022-02-16 2023-08-28 株式会社ディスコ 被覆方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5320058B2 (ja) * 1974-03-25 1978-06-24
JPS5131723A (ja) * 1974-09-13 1976-03-18 Mizusawa Industrial Chem Setsuchakuseinokaizensareta mizugarasusoseibutsu
DE10121556A1 (de) * 2001-05-03 2002-11-14 Infineon Technologies Ag Verfahren zum Rückseitenschleifen von Wafern
US6777267B2 (en) * 2002-11-01 2004-08-17 Agilent Technologies, Inc. Die singulation using deep silicon etching
CN102044413B (zh) * 2002-12-27 2012-11-21 富士通株式会社 基板处理装置
CN1808692A (zh) * 2004-12-22 2006-07-26 国家淀粉及化学投资控股公司 热熔性底部填充胶组合物及其涂覆方法
JP2007266191A (ja) * 2006-03-28 2007-10-11 Nec Electronics Corp ウェハ処理方法
JP2008060361A (ja) * 2006-08-31 2008-03-13 Nitto Denko Corp 半導体ウェハの加工方法、及びそれに用いる半導体ウェハ加工用粘着シート
JP2008159985A (ja) 2006-12-26 2008-07-10 Matsushita Electric Ind Co Ltd 半導体チップの製造方法
TWI324802B (en) * 2007-02-16 2010-05-11 Advanced Semiconductor Eng Method of thinning wafer
JP2009212300A (ja) * 2008-03-04 2009-09-17 Hitachi Chem Co Ltd 半導体ウエハのバックグラインド方法、半導体ウエハのダイシング方法、及び半導体チップの実装方法
JP5320058B2 (ja) 2008-12-26 2013-10-23 株式会社ディスコ 樹脂被覆方法および樹脂被覆装置
JP5324212B2 (ja) 2008-12-26 2013-10-23 株式会社ディスコ 樹脂被覆方法および樹脂被覆装置
TW201141258A (en) * 2009-08-03 2011-11-16 Htc Corp Method of updating management information and related communication device
JP5545640B2 (ja) * 2010-05-11 2014-07-09 株式会社ディスコ 研削方法
JP2012079910A (ja) * 2010-10-01 2012-04-19 Disco Abrasive Syst Ltd 板状物の加工方法
JP2012099622A (ja) * 2010-11-02 2012-05-24 Panasonic Corp 半導体装置の製造方法および製造装置
JP2012119594A (ja) * 2010-12-03 2012-06-21 Disco Abrasive Syst Ltd 板状物の加工方法
WO2012124123A1 (ja) * 2011-03-17 2012-09-20 富士通株式会社 画像処理装置、画像処理方法及び画像処理プログラム
JP2013162096A (ja) * 2012-02-08 2013-08-19 Fujitsu Semiconductor Ltd 半導体チップの製造方法及びラミネート装置
JP5770677B2 (ja) * 2012-05-08 2015-08-26 株式会社ディスコ ウェーハの加工方法
JP6061590B2 (ja) 2012-09-27 2017-01-18 株式会社ディスコ 表面保護部材および加工方法
US9184083B2 (en) 2013-07-29 2015-11-10 3M Innovative Properties Company Apparatus, hybrid laminated body, method and materials for temporary substrate support

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018526826A (ja) * 2015-08-31 2018-09-13 プリーヴァッサー， カール ハインツＰＲＩＥＷＡＳＳＥＲ， Ｋａｒｌ Ｈｅｉｎｚ ウェーハを処理する方法および該方法で使用するための保護シート
US11437275B2 (en) 2015-08-31 2022-09-06 Disco Corporation Method of processing wafer and protective sheeting for use in this method
JP7475232B2 (ja) 2020-07-22 2024-04-26 株式会社ディスコ 保護部材形成装置
KR20220023699A (ko) 2020-08-21 2022-03-02 가부시기가이샤 디스코 보호 부재 형성 장치

Also Published As

Publication number Publication date
CN106486408B (zh) 2019-06-11
US10256148B2 (en) 2019-04-09
KR20170026301A (ko) 2017-03-08
DE102015216619B4 (de) 2017-08-10
US20170062278A1 (en) 2017-03-02
TWI654716B (zh) 2019-03-21
KR101860210B1 (ko) 2018-05-21
DE102015216619A1 (de) 2017-03-02
JP2017050536A (ja) 2017-03-09
CN106486408A (zh) 2017-03-08
TW201719814A (zh) 2017-06-01

Similar Documents

Publication Publication Date Title
JP6312343B2 (ja) ウェハを処理する方法
KR102118270B1 (ko) 웨이퍼 프로세싱 방법 및 이 방법에서의 사용을 위한 보호 시팅
JP6740542B2 (ja) ウェハ処理方法
JP7205810B2 (ja) ウェハを処理する方法
JP7056844B2 (ja) ウェハの処理方法
TWI795402B (zh) 在處理晶圓中使用的保護片、用於晶圓之處置系統、及晶圓與保護片之組合

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170615

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170725

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20170921

A524 Written submission of copy of amendment under article 19 pct

Free format text: JAPANESE INTERMEDIATE CODE: A524

Effective date: 20171109

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180220

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180319

R150 Certificate of patent or registration of utility model

Ref document number: 6312343

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250