CN107799406A - 用于加工晶片的方法和用于加工载体的方法 - Google Patents

用于加工晶片的方法和用于加工载体的方法 Download PDF

Info

Publication number
CN107799406A
CN107799406A CN201710769935.XA CN201710769935A CN107799406A CN 107799406 A CN107799406 A CN 107799406A CN 201710769935 A CN201710769935 A CN 201710769935A CN 107799406 A CN107799406 A CN 107799406A
Authority
CN
China
Prior art keywords
area
chip
defect sturcture
laser beam
carrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710769935.XA
Other languages
English (en)
Other versions
CN107799406B (zh
Inventor
K·皮尔希
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN107799406A publication Critical patent/CN107799406A/zh
Application granted granted Critical
Publication of CN107799406B publication Critical patent/CN107799406B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H01L21/681—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment using optical controlling means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment

Abstract

根据多种实施例，一种用于加工晶片的方法包括：在晶片之上扫描聚焦激光束，以在晶片内形成缺陷结构，所述缺陷结构限定出：晶片的位于缺陷结构的第一侧的第一区域、晶片的位于缺陷结构的与第一侧相反的第二侧的第二区域以及侧向围绕所述缺陷结构且从晶片的第一表面延伸到晶片的与所述第一表面相反第二表面的边缘区域。所述第一区域的表面积大于所述边缘区域的表面积，所述第二区域通过所述边缘区域连接到所述第一区域。所述方法还可包括：沿着所述缺陷结构将所述第一区域和所述第二区域彼此分离，并使第一区域保持为一体。

Description

用于加工晶片的方法和用于加工载体的方法
技术领域
多种实施例总体上涉及一种用于加工晶片的方法和一种用于加工载体的方法。
背景技术
通常，在微电子学、微系统、生物医学和其它领域中可能存在各种薄芯片或超薄芯片的应用，所述薄芯片或超薄芯片例如在厚度在约几十微米范围内的载体上、例如在厚度小于约50μm的硅晶片上形成。用于制造这种薄或超薄晶片的一种方法可以是晶片磨削。通常用于基于晶片的机械处理薄化晶片的晶片磨削技术可将缺陷引入晶片中，并且可能难以控制，这可导致产量损失并因此导致高成本。然而，可能会尝试基于晶片预加工制造超薄芯片，其中，在CMOS加工之后，多个超薄芯片中的每个单芯片可以经由所谓的Pick,Crack&PlaceTM工艺单独地从预加工后的晶片移除。
发明内容
根据多种实施例，一种用于加工晶片的方法可包括：在晶片之上扫描聚焦激光束，以在晶片内形成缺陷结构，所述缺陷结构限定出：晶片的位于缺陷结构的第一侧的第一区域、晶片的位于缺陷结构的与第一侧相反的第二侧的第二区域以及侧向围绕所述缺陷结构且从晶片的第一表面延伸到晶片的与所述第一表面相反第二表面的边缘区域。所述第一区域的表面积大于所述边缘区域的表面积，所述第二区域通过所述边缘区域连接到所述第一区域。所述方法还可包括：沿着所述缺陷结构将所述第一区域和所述第二区域彼此分离，并使第一区域保持为一体。
附图说明
在附图中，相同的附图标记通常在不同的视图中指代相同的部分。附图不一定按比例绘制，而是通常重点用于说明本发明的原理。在下面的描述中，参见以下附图描述本发明的多种实施例，其中：
图1示出了根据多种实施例的用于加工晶片的方法的示意性流程图；
图2A至图2C以示意图分别示出了根据多种实施例的在各种加工阶段的晶片；
图3A至图3C以示意图分别示出了根据多种实施例的在各种加工阶段的晶片；
图4A和4B以示意图分别示出了根据多种实施例的在各种加工阶段的晶片；
图5示出了根据多种实施例的用于加工晶片的方法的示意性流程图；
图6示出了根据多种实施例的用于加工晶片的方法的示意性流程图；
图7A示出了根据多种实施例的用于加工晶片的方法的示意性流程图；
图7B至7G以各种示意图示出了根据多种实施例的经由聚焦激光束的晶片加工；和
图8A和8B以示意图分别示出了根据多种实施例的晶片和芯片。
具体实施方式
以下详细描述参考了附图，所述附图通过图示说明可以实施本发明的具体细节和实施例。
对这些实施例进行了详细描述而足以使本领域技术人员能够实施本发明。在不脱离本发明的范围的情况下，可以使用其它实施例，并且可以进行结构、逻辑和电改变。各个实施例不一定是相互排斥的，因为一些实施例可以与一个或多于一个的其它实施例组合以形成新的实施例。针对方法描述了多种实施例，并且针对装置描述了多种实施例。然而，可以理解，针对方法描述的实施例可以类似地应用于装置，反之亦然。
术语“至少一个”和“一个或多于一个”可以被理解为包括大于或等于1的任何整数，即一个、二个、三个、四个、…等。术语“多个”或短语“一个以上”可以被理解为包括大于或等于2的任何整数，即二个、三个、四个、五个、…等。
这里使用“之上”一词来描述在一侧或表面之上形成一个特征、例如一个层，可以用来表示所述特征、例如所述层可以“直接地”形成在所指侧或表面上、例如直接接触所指侧或表面形成。这里使用“之上”一词来描述在一侧或表面之上形成一个特征、例如一个层，也可以用来表示所述特征、例如所述层可以“间接地”形成在所指侧或表面上而使得一个或多于一个的附加层布置在所指侧或表面与形成的层之间。
类似地，这里使用的“覆盖”一词来描述一个特征置于另一特征之上、例如一个层“覆盖”一侧或表面，可以用来表示所述特征、例如所述层可以被布置在所指侧或表面之上并与所指侧或表面直接接触。这里使用的“覆盖”一词来描述一个特征置于另一特征之上、例如一个层“覆盖”一侧或表面，也可以用来表示所述特征、例如所述层可以被间接接触地布置在所指侧或表面之上而使得一个或多于一个的附加层布置在所指侧或表面与覆盖层之间。
关于设置在载体(例如，层、衬底、晶片或半导体工件)上或中的结构(或结构元件)的“侧向”延伸中所使用的术语“侧向”、“侧向”邻近或“侧向”方向在本文中可以用于表示沿着载体的表面的延伸或位置关系。这意味着载体的表面(例如，衬底的表面、晶片的表面或工件的表面)可以用作通常被称为主加工表面的基准。此外，关于结构(或结构元件)的“宽度”中所使用的术语“宽度”在本文中可以用于表示结构的侧向延伸尺度。另外，关于结构(或结构元件)的高度中所使用的术语“高度”在本文中可以用于表示沿垂直于载体的表面(例如垂直于载体的主加工面)的方向的结构的延伸尺度。关于层的“厚度”中所使用的术语“厚度”在本文中可以用于表示垂直于沉积有所述层的支撑体(材料或材料结构)的表面的层的空间延伸尺度。如果支撑体的表面平行于载体的表面(例如平行于主加工表面)，则沉积在支撑体的表面上的层的“厚度”可以与层的高度相同。晶片或晶片区域的厚度可以理解为垂直于晶片的主加工表面的晶片的空间延伸尺度。通常，晶片可以具有前侧表面、例如主加工表面和与前侧表面相反的背侧表面。晶片的这两个表面在本文中被称为第一表面和第二表面，而不失一般性。
根据多种实施例，半导体晶片(或任何其它合适的半导体载体)可以由硅制成或可以包含硅。然而，各种类型的其它半导体材料可以以类似的方式使用，例如锗、第III至V族材料(例如SiC)或其它类型材料、包括例如聚合物。在一个实施例中，半导体层是由硅制成(例如p型掺杂或n型掺杂)的晶片。在一个替代实施例中，半导体层是绝缘体上硅(SOI：silicon on insulator)晶片。
图1示出了根据多种实施例的用于加工晶片(例如晶片尺寸和/或晶片形状的载体)的方法100的示意性流程图，其中，所述方法100可以包括：在110中，在晶片之上扫过聚焦激光束，以在晶片内形成缺陷结构(也称为穿孔结构)，所述缺陷结构限定出：所述晶片的位于所述缺陷结构的第一侧的第一区域、所述晶片的位于所述缺陷结构的与所述第一侧相反的第二侧的第二区域以及侧向围绕所述缺陷结构并且从所述晶片的第一表面延伸到所述晶片的与第一表面相反的第二表面的边缘区域，其中，所述第一区域的表面积大于边缘区域的表面积，第二区域通过边缘区域连接到第一区域，然后在120中，沿着所述缺陷结构将第一区域和第二区域彼此分离，并使第一个区域保持为一体。
示例性地，与第一区域相比，边缘区域可以较小，以允许第一区域在第一区域和第二区域彼此分离之后用作薄化晶片。作为示例，晶片可以具有圆形形状，边缘区域可以是晶片的外周缘。
图2A和2B分别示出了加工期间的晶片200，例如，在方法100的工序110实施期间或者在方法100的工序110已经实施之后，图2C示出了加工期间的晶片200，例如，在方法100的工序120实施期间或者在方法100的工序120已经实施之后。可以通过图5所示的方法500或图6所示的方法600以类似的方式加工晶片200。
图2A以示意图示出了根据多种实施例的在晶片200内已经形成缺陷结构204之后的晶片200的横截面。
图2B示出了晶片200的示意性俯视图。晶片200可以具有第一表面200s。第一表面200s可以是晶片200的所谓的加工表面、主加工表面或前侧。此外，晶片200可以具有与第一表面200s相反的第二表面200r。第二表面200r可以是晶片200的所谓的背侧表面。所述晶片200可以具有沿着方向201的侧向延伸尺度200w、也称为晶片200的宽度或直径，以及沿着垂直于方向201的方向205的竖直延伸尺度200t，也称为晶片200的厚度。根据多种实施例，晶片200的侧向延伸尺度200w可以大于约50mm，例如在约50mm至约450mm的范围内，或甚至大于450mm。根据多种实施例，晶片200的竖直延伸尺度200t可以大于约100μm，例如在约0.1mm至约2mm的范围内，例如在约0.5mm至约1mm的范围内。
根据多种实施例，晶片200可以具有基本上圆形的形状，例如如图2B所示。具有圆形形状的晶片200可以用于例如半导体加工中。然而，晶片200也可以具有任何其它合适的板形，例如多边形、例如长方形或方形。如果晶片200可以具有多边形形状，则晶片200可以具有圆滑或被倒角的拐角，例如用于光伏装置(例如太阳能电池)中。
根据多种实施例，晶片200可以包括设置在晶片内的缺陷结构204(也称为预定的破坏结构或缺陷结构204)。如本文所述，缺陷结构204可以经由聚焦激光束形成。聚焦激光束可以用于局部地损坏晶片材料的晶体(例如改变晶体结构)，从而在晶片200内形成缺陷结构204。缺陷结构204可以理解为由于通过聚焦激光束对晶片200进行局部修改形成的预定的破坏面(例如预定的破坏层)。晶片200可以包括硅，或者可以是硅晶片，例如包括或由单晶硅制成。根据多种实施例，聚焦激光束可以用于在单晶硅中局部地产生晶体损坏，从而提供缺陷结构204。缺陷结构204可以包括多晶和/或非晶晶片材料，例如多晶和/或非晶硅。
根据多种实施例，所述缺陷结构204可以限定晶片200的第一区域202a和晶片200的第二区域202b，所述第一区域202a设置在缺陷结构204以上(或换句话说是之上)，所述第二区域202b设置在缺陷结构204以下(或换句话说是之下)。换句话说，所述缺陷结构204可以限定晶片200的位于缺陷结构204的第一侧的第一区域202a和晶片200的位于缺陷结构204的与第一侧相反的第二侧的第二区域202b。示例性地，所述缺陷结构204将晶片200的第一区域202a(例如表面区域)与晶片200的第二区域202b(例如基体区域)彼此在空间上分离。第一区域202a可以包括第一表面202s，第二区域202b可以包括第二表面202r。
根据多种实施例，所述缺陷结构204可以侧向延伸完全穿过晶片200，如图2A至2C所示。换句话说，缺陷结构204的侧向延伸尺度可以与晶片200的侧向延伸尺度200w相同。在这种情况下，只有缺陷结构204可以在第一区域202a和第二区域202b彼此分离之前将它们彼此连接。图2C以示意图示出了沿着缺陷结构204彼此分离的第一区域202a和第二区域202b的横截面。根据多种实施例，第一区域202a和第二区域202b可以通过破坏(或换句话说是裂开)缺陷结构204彼此分离。因此，所述晶片200可能例如通过弯曲晶片200而经受机械应力，以辅助或产生缺陷结构204的破坏。根据多种实施例，在将第一区域202a和第二区域202b彼此分离之后，缺陷结构204的一部分204a可以附接到第一区域202a，和/或缺陷结构204的另一部分204b可以附接到第二区域202b。替代性地，在将第一区域202a和第二区域202b彼此分离之后，缺陷结构204可以仅附接在第一区域202a或仅附接在第二区域202b。
如果需要，根据多种实施例，可以在将第一区域202a和第二区域202b彼此分离之后例如通过蚀刻、磨削等去除缺陷结构204的剩余部分204a、204b。
作为参见图2A至图2C描述的实施例的替代方式，所述缺陷结构204可以以边缘区域302侧向围绕缺陷结构204的方式形成，如图3A至3B所示。在这种情况下，缺陷结构204的侧向延伸尺度307可以小于晶片200的侧向延伸尺度200w。图3A以示意图示出了根据多种实施例的在晶片200内已经形成缺陷结构204之后的晶片200的横截面。图3B示出了晶片200的示意性俯视图。
根据多种实施例，边缘区域302可以从晶片200的第一表面200s延伸到晶片200的与第一表面200s相反的第二表面200r，如图3A所示。边缘区域302的侧向延伸尺度302w可以由缺陷结构204的侧向延伸尺度307和晶片200的侧向延伸尺度200w限定。在晶片200具有圆形形状的情况下，如图3B示例性地所示，边缘区域302的宽度302w可以是晶片200的直径200w与缺陷结构204的直径307之差的一半。
根据多种实施例，缺陷结构204可以具有大于约100μm，例如大于约1mm，例如大于约1cm，例如大于约10cm的侧向延伸尺度307。然而，缺陷结构204的侧向延伸尺度307可能受晶片200的侧向延伸尺度的限制(例如考虑边缘区域302的宽度302w)。根据多种实施例，与晶片200的侧向延伸尺度200w相比，边缘区域302的宽度302w可能较小，例如，边缘区域302的宽度302w可能小于晶片200的侧向延伸尺度200w的约10％。
根据多种实施例，第一区域202a的表面积可以大于边缘区域302的表面积。第一区域202a的表面积可以由缺陷结构204的侧向延伸尺度307和形状限定。因此，边缘区域302的表面积可以由缺陷结构204的侧向延伸尺度307和形状以及晶片200的侧向延伸尺度200w和形状限定。示例性地，相对于(例如投影到)由方向201、203所形成的几何平面、例如相对于由晶片的第一表面202s限定的几何平面，第一区域的表面积可以与缺陷结构204的面积相同。换句话说，可以相对于由晶片200的表面200s限定的几何平面彼此比较本文所述的不同面积。
根据多种实施例，晶片200的侧向延伸尺度200w可以在约150mm至约450mm的范围内，其中，方法100可以不受晶片200的侧向延伸尺度200w限制。因此，缺陷结构204的侧向延伸尺度307可以小于晶片200的侧向延伸尺度200w，例如在149mm至约449mm的范围内。根据多种实施例，边缘区域302的表面积可以在晶片200的表面积的约0.01％至约20％的范围内，例如在约0.1％至约10％的范围内。
根据多种实施例，第一区域202a的表面积可以大于边缘区域302的表面积，例如表面积比(第一区域面积/边缘区域面积)可以大于3、或例如大于4、或例如大于5、或例如大于6、或例如大于7、或例如大于8，或例如大于9、或例如大于10、或例如大于20、或例如大于50、或例如大于100、或例如大于200、或例如大于500。换句话说，第一区域202a的表面积可以尽可能大，边缘区域302的表面积可以尽可能小(例如由边缘区域302的期望的宽度302w限制)。如前所述，第一区域202a的表面积和边缘区域302的表面积可以例如相对于由方向201、203所形成的几何平面来测量。
根据多种实施例，所述第二区域202b可以由边缘区域302和缺陷结构204连接到第一区域202a。因此，将第一区域202a和第二区域202b彼此分离可以包括如前参见图2C所述的破坏缺陷结构204以及分离由边缘区域302提供的连接。根据多种实施例，将第一区域202a和第二区域202b彼此分离可以包括破坏缺陷结构204和例如通过使晶片200经受机械应力(参见图3C)破坏晶片200的边缘区域302。替代性地，可以形成分离结构以辅助将第一区域202a和第二区域202b彼此分离(参见图4A和4B)。
图3C以示意图示出了通过破坏缺陷结构204和破坏边缘区域302(参见图2C)，第一区域202a和第二区域202b沿着缺陷结构204彼此分离的横截面。
图4A以示意图示出了根据多种实施例的在晶片200内已经形成缺陷结构204之后且在晶片200内已经形成分离结构414之后的晶片200的横截面。
根据多种实施例，所述分离结构414可以从晶片200的第二表面200r延伸到晶片200中并到达缺陷结构204。根据多种实施例，所述分离结构414可以部分地或完全地侧向围绕晶片200的第二区域202b。根据多种实施例，所述分离结构414可以包括有助于将第一区域202a和第二区域202b彼此分离的沟槽结构、另外的缺陷结构和/或任何其它结构。根据多种实施例，所述分离结构414可以是如本文所述地通过聚焦激光束形成的另外的缺陷结构。
如果所述分离结构仅部分地侧向围绕第二区域202b，则连接结构可以保持将第二区域202b连接到边缘区域302。因此，将第二区域202b和第一区域彼此分离也可以包括破坏(例如裂开)所述连接结构。
根据多种实施例，所述分离结构414可以替代性地从晶片200的第一表面200s延伸到晶片200中并到达缺陷结构204。在这种情况下，所述分离结构414可以部分地或完全地侧向围绕晶片200的第一区域202a。
图4B以示意图示出了第一区域202a和第二区域202b沿着缺陷结构204和沿着分离结构414彼此分离的横截面。根据多种实施例，所述边缘区域302可以在第一区域202a和第二区域202b彼此分离之后保持连接到第一区域200s。示例性地，去除的第二区域202b的尺寸和形状可以由缺陷结构204和分离结构414的相应位置限定。替代性地，仅边缘区域302的一部分可以在第一区域202a和第二区域202b彼此分离之后保持与第一区域200s连接。
如前所述，方法100可以用于产生厚度小于晶片200的厚度200t的第一区域202a。因此，方法100可以允许将晶片200薄化到由第一区域202a的垂直延伸尺度限定的期望厚度。示例性地，所述第一区域202a可以用作如在半导体工业中传统加工的薄化晶片。缺陷结构204的位置和尺寸可以被选择成为第一区域202a提供期望厚度，例如小于约50μm。如果第一区域202a对于操作晶片可能太薄，则边缘区域302可以用于机械地支撑第一区域202a的形状。示例性地，边缘区域302可以是以与所谓的TAIKO晶片相似的方式围绕和稳定第一区域202a的环形支撑结构。
此外，切割带可以用于支撑第一区域202a或将第一区域202a从第二区域202b分离。切割带可以层压在晶片200的第一表面200s上。在将第一区域202a和第二区域202b彼此分离之后，第一区域可以附接在切割带处。
在晶片200中已经形成缺陷结构204之后，可以使用任何合适的工艺来从第一区域202a移除第二区域202b。第二区域202b可以从第一区域202a一体地移除。
第一区域202a的表面积(其可以是由作为薄或超薄载体或晶片的第一区域202a提供的新的加工区域)可以基本上与已经形成第一区域202a的初始晶片200的表面积一样大，例如第一区域202a的表面积可以大于晶片200的表面积的至少80％，或者例如第一区域202a的表面积可以大于晶片200的表面积的至少90％，或者例如第一区域202a的表面积可以大于晶片200的表面积的至少95％，或者例如第一区域202a的表面积可以大于晶片200的表面积的至少99％。这可以允许为晶片薄化，或者换句话说，为形成薄的或超薄的载体202a提供高效的工艺。示例性地，从第一区域202a移除第二区域202b可以被理解为薄化晶片200。薄化的晶片202a由第一区域202a提供，所述第一区域202a可以在制造期间保持为一体，即一直保持到将第一区域202a切割成多个芯片。
根据多种实施例，第一区域202a和第二区域202b可以通过使用任何合适的工具或工艺彼此分离，例如根据多种实施例，通过被晶片带或胶带覆盖的印模或板进行。此外，常用的切割工艺，如激光切割、锯切、刻蚀等也可用在缺陷结构204形成后将第一区域202a和第二区域202b彼此分离。
根据多种实施例，第一区域202a可以包括多个芯片区域。此外，在第一区域202a和第二区域202b已经彼此分离之后，可以将多个芯片区域单个化为多个芯片。
图5示出了根据多种实施例的用于加工载体200(例如晶片尺寸和/或晶片形状的载体)的方法500的示意性流程图，其中，方法500可以包括：在510中，通过在载体200内扫描激光束的聚焦区域在载体200内形成缺陷结构204(也称为穿孔结构或预定的破坏结构)，缺陷结构204限定出：载体200的位于缺陷结构204的第一侧的第一区域202a、载体200的位于缺陷结构204的与第一侧相反的第二侧的第二区域202b以及侧向围绕缺陷结构204并从载体200的第一表面200s延伸到载体200的与第一表面200s相反的第二表面200r的边缘区域302，其中，所述缺陷结构204形成在大于第一表面200s的80％之下，第二区域202b通过边缘区域302连接到第一区域202a，随后在520中，通过破坏缺陷结构204使第一区域202a和第二区域202b彼此分离，并使至少第一区域保持为一体。此外，第二区域202b也可以在将第二区域202b和第一区域202a彼此分离期间保持为一体。所述边缘区域302也可以侧向围绕第一区域202a和第二区域202b。
根据多种实施例，激光束的聚焦区域可以沿着二维破坏平面(参见图2A至4B)或沿着三维破坏图案(参见图8)在载体200内扫描。边缘区域302可以在第二区域202b已经从第一区域202a和边缘区域302移除之后以机械方式支撑第一区域202a。
图6示出了根据多种实施例的用于加工晶片200(例如晶片尺寸和/或晶片形状的载体)的方法600的示意性流程图。方法600可以包括：在610中，通过在晶片200内扫描激光束的聚焦区域来在晶片200内形成缺陷结构204，所述缺陷结构204侧向延伸穿过晶片200，并且限定出晶片200的位于缺陷结构204之上的第一区域202a和晶片200的位于缺陷结构204之下的第二区域202b，随后在620中，通过破坏缺陷结构204使第一区域202a和第二区域202b彼此分离，并使第一区域202a保持为一体。此外，第二区域202b也可以在将第一区域202a和第二区域202b彼此分离期间保持为一体。
根据多种实施例，激光束的聚焦区域可以沿着二维破坏平面(参见图2A至4B)或沿着三维破坏图案(参见图8)在载体200内扫描。根据多种实施例，可以控制激光器沿着预定的平面或图案在载体200内扫描激光束的聚焦区域。可以使用反馈回路控制相应产生的缺陷结构204是否与预定的平面或图案对齐。可能出现的偏差可以通过相应地调整激光束的聚焦区域的位置来补偿。根据多种实施例，所述缺陷结构204可以形成在大于晶片200的加工表面200s的80％之下(参见图3A至4B)。所述缺陷结构204还可以形成为侧向延伸完全穿过晶片(参见图2A至2C)。
根据多种实施例，聚焦激光束可用于通过在晶片200内形成缺陷结构204(也称为穿孔结构)薄化晶片200(或任何其它合适的载体)。所述缺陷结构204可以用于将晶片200的第一区域202a(例如薄表面区域)从晶片200的其余部分(例如，从基体区域)分离。聚焦激光束的产生以及为了产生和引导聚焦激光束而对激光器的控制将在下面更详细地描述。
一般而言，晶片薄化可能是芯片制造工艺中的高要求的规程。在这个应用领域中，对厚度低于例如20μm和高性能(例如，总厚度变化TTV小于约1μm)的硅晶片的要求的增加可能会使常规的薄化方法、例如磨削逼近它们的物理极限。
到目前为止，主要是花费大量精力进一步开发研究机械薄化工序。性能百分之几的增长通常会显着增加成本和复杂性。总之，高端晶片薄化可能依赖于将诸如带、玻璃载体或硅晶片的载体系统安装到生产性晶片上，随后进行磨削、损坏去除和拆卸工序。因此，传统使用的晶片薄化工艺可能包括昂贵的载体/结合系统和/或高的操作成本(例如由于带、玻璃、轮、化学制品等产生的成本)。此外，传统使用的晶片薄化工艺可能由于机械加工而具有高的晶片报废风险和/或由于操作薄的晶片而具有高的晶片报废风险。此外，传统使用的晶片薄化工艺可能具有增加的前侧和背侧缺陷密度、较差的最终厚度和/或较差的总厚度变化性能。传统使用的高性能TTV工序可能甚至更复杂和昂贵，包括例如带计划、安装玻璃、玻璃上的带、平坦化带、磨削硅和脱带。
根据多种实施例，本文所述的用于薄化晶片的方法可以包括在商业上可获得的厚晶片(例如，具有约700μm或大于约700μm的厚度)中形成缺陷结构，以将晶片分离成薄的表面区域(例如，厚度小于约50μm，或小于约20μm)和基体区域。所述薄的表面区域可用于制造半导体技术中的一种或多于一种的电子装置。
图7A以示意图示出了如本文所述的有关加工晶片200或载体的工艺流程。根据多种实施例，裸晶片200可以在初始加工阶段710中提供。替代性地，所述晶片200可以在该初始加工阶段710中包括一个或多于一个的电子电路结构。在晶片200包括设置在晶片的第一表面200s处的一个或多于一个的电子电路结构且所述一个或多于一个的电子电路结构可能影响用于产生缺陷结构204的激光束的情况下，可以使激光束从背侧表面200r、例如穿过晶片200的第二表面200r进入晶片200。
如图7A所示，如本文所述，缺陷结构204可以在加工阶段720(也称为穿孔或穿孔工艺)形成在晶片200中，例如，参见图2A、图3A和/或图8。
此外，根据多种实施例，可以在加工阶段730中确认第一区域202a的最终厚度。第一区域202a的最终厚度可以理解为由第一区域202a提供的薄化晶片的最终厚度。
此外，根据多种实施例，一个或多于一个的芯片制造工艺可以在加工阶段740中执行。例如，可以在第一区域202a中形成一个或多于一个的集成电路结构、传感器结构、发光装置等。根据多种实施例，可以例如在第一区域202a和第二区域202b彼此分离之前在晶片200的第一区域202a中加工出任何期望的结构。在该加工阶段740中，晶片200可能已被准备好薄化，即晶片200包括缺陷结构204，但是第一区域202a和第二区域202b可能仍然彼此连接。因此，晶片200仍然可以容易地被操作。
根据多种实施例，可以在加工阶段750中去除第二区域202b。在这种情况下，所述第一区域202a从第二区域202b分离。可选地，如前所述，边缘环302(例如，边缘区域302)可以保留在第一区域上，从而机械地支撑第一区域202a，参见例如图4B。
根据多种实施例，在第二区域202b已经移除之后，可以在加工阶段750中在第一区域202a的暴露的背侧表面处执行一种或多于一种的背侧制造工艺。背侧制造工艺可以包括抛光、蚀刻、层形成(例如形成金属化层)等中的至少一种。
根据多种实施例，在将第一区域202a和第二区域202b彼此分离之前，多个集成电路结构可以形成到第一区域202a中。为了制造所述多个集成电路结构，晶片200可以由硅或任何其它合适的半导体材料制成。为了在已经形成缺陷结构204之后避免再结晶过程，可以仅通过低温处理、例如在低于硅(或晶片的相应半导体材料)的再结晶温度的温度下形成所述多个集成电路结构。换句话说，在加工阶段720和750之间，即在形成缺陷结构204之后但在分离第一区域202a和第二区域202b之前，必须避免高于晶片材料的相应再结晶温度的高温过程。由于再结晶作用可以使缺陷结构204的缺陷退火而使晶片200的第一区域202a和第二区域202b不能再分离。示例性地，缺陷结构204可以由于再结晶作用通过高温退火而被去除。然而，这可以在将晶片200的第一区域202a和第二区域202b彼此分离之后使用，参见图2C、图3C或图4B。
图7B以示意图示出了如本文所述的有关穿孔加工的流程(参见例如图7A中的加工阶段720)。根据多种实施例，高度聚焦的聚焦激光束可在720a中产生。聚焦激光束的聚焦区域可以具有高能量密度并且足够小，以在晶片200中以所需的精度形成缺陷结构204。可以通过操作适当配置的激光器(例如，激光器系统或激光器配置)来提供聚焦激光束。聚焦激光束可以以高功率密度、低瑞利长度(例如小于约1μm)和良好限定的光束腰(例如小于约1μm)产生，参见图7C和7D。所述光束腰垂直于光轴(例如垂直于激光束的传播方向)测量。激光束的最高能量密度存在于聚焦激光束具有最小腰的位置处，即聚焦区域处。
为了在晶片200内产生缺陷结构204，可以相应地测量和调整最小腰(也称为聚焦区域)的位置。根据多种实施例，可以使用激光器来产生聚焦激光束。激光器可以包括光学元件(例如至少一个透镜或至少一个反射镜)，以沿着z方向在期望的z位置(以及也可选地在x-y平面内的期望位置)提供聚焦激光束的聚焦区域。此外，可以使用晶片台来相对于聚焦激光束的聚焦区域布置晶片200以及在垂直于z方向的x-y平面(以及也可选地在z方向上)内移动晶片。晶片200相对于聚焦激光束的聚焦区域的位置的布置可以被控制而使得聚焦激光束被提供在晶片200内，以在晶片200的第一表面200s和第二表面200r之间形成缺陷结构204。
聚焦激光束以如下方式提供：能量可以在相应的晶片材料(例如硅)的损坏阈值以上施加到晶片200中。这可在晶片200中产生损坏的晶体的局部壳层。局部损坏的晶片材料可以提供缺陷结构。局部损坏的晶片材料(例如缺陷结构204)可以具有与未损坏的晶片材料的折射率不同的折射率。
晶片200相对于聚焦激光束的聚焦区域的位置的布置可以被控制而使得聚焦激光束根据预定的图案在晶片200内移动，以在晶片内提供缺陷结构204。示例性地，所述聚焦激光束可以扫描经过晶片200。聚焦激光束具有位于晶片内并在晶片内扫描的聚焦区域。根据多种实施例，激光可以以产生期望形状和尺寸的缺陷结构204的任何几何图案来扫描。作为一个示例，可以扫描激光以形成具有平面形状或具有在晶片200内侧向延伸的三维图案的缺陷结构204。也可以控制缺陷结构204相对于晶片200的表面202s、202r的位置。
在扫描聚焦激光束经过晶片200的期间，可以测量晶片200内的缺陷结构204的厚度和/或位置，并且如果需要可以调整聚焦激光束。
根据多种实施例，如本文所述，脉冲式的高度聚焦激光束可用于产生缺陷结构204。因此，可以施加(换句话说引入)高剂量的能量到晶片200的局部区域中，从而导致体效应(例如晶体损坏的局部壳层)。然而，表面效应可以避免，因为它们可导致脱层、熔化、开裂、蒸发和其它不期望的效果。在透明介质中，与诸如光电离(多光子，隧道电离)或雪崩电离的非线性效应不同，光的线性性吸收被抑制。这些非线性效应促进电子从价带到导带，从而吸收光子获得能量并随晶格散射导致碰撞电离。
尽管对于长激光脉冲持续时间(tau)来说，热扩散必须被考虑，但短脉冲(例如小于约1ns(ns，纳秒))将导致具有低的热扩散的基体材料永久性的重构。根据多种实施例，如本文所述，晶片200的热效应或局部加热可能不会导致缺陷结构204的形成。在晶片200的基体材料内产生穿孔平面或穿孔图案的关键是，使用短脉冲(例如小于约1ns)、高于基体材料的损坏阈值的高功率密度(例如，对于硅，大于1E10W/cm2，例如在约1E10W/cm2至约1E15W/cm2的范围内，例如在约1E11W/cm2至约1E14W/cm2的范围内，例如在约1E13W/cm2至约5E13W/cm2的范围内)、短瑞利长度(例如，小于约10μm，例如小于约5μm，例如小于约1μm)和短的最小腰(例如，小于约10μm，例如小于约5μm，例如小于约1μm)来精确定位和产生缺陷结构204。
例如如图7C所示，可以使用高斯光束模型描述聚焦激光束的光束路径。聚焦激光束的腰(也称为高斯光束宽度)w沿聚焦激光束的传播方向705(例如沿笛卡尔坐标系中的z轴)变化。聚焦激光束的聚焦区域可以由最小的腰w0限定，因此也可以通过聚焦激光束的最小横截面积来限定。瑞利长度(也称为瑞利范围)zR可以由沿着z轴的两个位置(参见图7C中的w0，w2)来限定；第一位置w0由聚焦激光束的最小横截面积(垂直于z方向测量，即，在最小腰处)限定，在第二位置，激光束的横截面积是最小光束腰的横截面积的两倍。瑞利长度还可以限定焦深fd(参见图7C)。此外，聚焦激光束可以具有总角度扩展量Θ和预定光束质量参数M。
聚焦在晶片200内的激光束的瑞利长度可以估计如下：
其中
其中，lambda是聚焦激光束的波长，f是用于聚焦激光束的透镜或透镜系统的焦距，D是在透镜或透镜系统处的激光束的直径，n是晶片材料的折射率(例如，对于硅，约为3.6)。
由于在产生缺陷结构204期间应避免表面效应，可以在晶片材料对于激光束来说基本上是透明的范围内为聚焦激光束选择波长。如果晶片200例如包括硅，则波长必须在红外范围内，例如大于约800nm，例如在约800nm至约1500nm的范围内，例如在约1000nm至约1100nm的范围内。
图7D示出了聚焦激光束的聚焦区域720f周围的激光强度特性。聚焦区域720f中的激光强度(也称为功率密度)可高于相应晶片材料的损坏阈值。聚焦区域720f外的激光强度可低于损坏阈值。因此，晶片材料可仅在聚焦区域720f中被损坏。根据多种实施例，如本文所述，聚焦激光束可以扫描经过晶片200，使得聚焦区域720f在晶片200中产生缺陷结构204。
根据多种实施例，聚焦区域720f的延伸尺度可以低于1微米。此外，聚焦区域720f的延伸尺度可仍高于衍射极限。聚焦区域720f的期望延伸尺度可能与小的瑞利长度和小的最小腰有关。
由于在产生缺陷结构204期间应避免表面效应，所以激光器可以以脉冲模式操作来产生脉冲聚焦激光束。
根据多种实施例，聚焦激光束可以以大于约1kHz、例如约1kHz至约20kHz的范围内的脉冲频率被脉冲化。此外，聚焦激光束可以以小于约1ns、例如小于约100ps、例如约1ps至约1ns的范围内的脉冲持续时间被脉冲化。
作为一个示例，激光器可以提供约10W的连续光束功率，并且可以以脉冲模式操作。产生的脉冲式聚焦激光束可以具有约10kHz的脉冲频率和约20ps的脉冲持续时间。可以以约1064nm的波长产生脉冲式聚焦激光束。使用例如这些操作参数，可以避免表面效应，并且可以导致基体缺陷以形成缺陷结构204。
图7E和图7F分别示出了通过聚焦激光束740在晶片200内产生缺陷结构204的示意图。聚焦激光束可以在平面740p(也称为穿孔平面或缺陷平面)内扫描。红外在线厚度测量730可用于在扫描期间检查缺陷结构204的位置和/或延伸尺度。基于该测量，可以确定(例如确认)第一区域202a的最终厚度。可以使用透镜750或透镜配置750(例如包括多个透镜)来聚焦激光束740。通过沿z轴(例如垂直于晶片200的第一表面200s)移动750m透镜750或透镜配置750，可以改变聚焦区域720f的z位置。因此，可以控制晶片200中的缺陷结构204的位置和/或形状。为了移动透镜750或透镜配置750，可以使用快速致动器，例如，压电致动器。
根据多种实施例，红外线激光可以用于红外在线厚度测量730。红外在线厚度测量可以基于被聚焦激光束740损坏后的晶片材料的折射率n的变化。红外在线厚度测量730和聚焦激光束740可以以共焦设置提供。
根据多种实施例，通过在晶片200之上扫描聚焦激光束形成缺陷结构204可以包括以下工艺要求中的至少一个：配置为产生短激光脉冲的高功率激光器，现场测量系统(例如红外干涉仪，例如以共焦设置)，用于激光光斑(聚焦区域)对准的反馈回路，用于激光光斑对准的快速致动器(例如高速超声波压电致动器)。
缺陷结构204的尺寸可以由激光几何特征限定。可以以共焦设置来执行晶片放置以及缺陷结构204的位置和/或延伸尺度的在线(红外线)测量。然而，聚焦激光束也可以在(红外线)测量激光器的测量点之前运行。
根据多种实施例，测量结果提供的(红外线)测量值可以作为变量来致动750m激光斑定位透镜750。晶片200可以移动到激光和(红外线)测量设备之下。
图7G示出了通过聚焦激光束740在晶片200内产生分离结构414的示意图，参见例如图4A和4B。聚焦激光束可以沿着侧向围绕第二区域202b的边缘区域302移动(例如环形地)，并且可以通过改变聚焦区域720f的z位置来形成分离结构414。如本文所述，分离结构414的范围可以从缺陷结构204到晶片200的第二表面200r(例如背侧)。
根据多种实施例，可以打开背侧盖，并且覆盖物(例如分离的第二区域202b)可以被抬起进行背侧加工。边缘区域302可以可选地类似于Taiko加工用于为薄的第一区域202a提供维持环。因此，如果需要，可以达到较高的操作稳定性。替代性地，薄的第一区域202a可以通过粘附到第一区域202a的切割带进行加工。
图8A以剖视图示出了根据多种实施例的、例如在方法100的工艺110已经被执行后的晶片200。缺陷结构204可以具有三维图案。然而，缺陷结构204也可以如上面示例性地针对平面(即二维)缺陷结构204所述那样在晶片200内侧向延伸。
根据多种实施例，聚焦激光束可以在距晶片200的第一表面200s具有第一距离805a的第一平面800a上扫描。第一平面800a可以与晶片200的第一表面200s平行地设置。此外，聚焦激光束可以在距第一表面200s具有第二距离805b的第二平面800b上扫描。第二平面800b可以与第一表面200s平行设置。第二距离805b可以大于第一距离805a。
根据多种实施例，第一平面800a可以在第一区域202a中限定多个芯片区域202c。此外，第二平面800b可以在第一区域202a中限定多个切口区域202k和/或芯片边缘区域802e。切口区域202k分别侧向围绕芯片区域202c。在沿着切口区域202k将所述多个芯片区域202c单个化为单个芯片802之后，每个芯片802可以包括侧向围绕相应的芯片802的芯片边缘区域802e，如图8B示意性所示。芯片边缘区域802e可以通过从第一区域202a移除第二区域202b而从暴露的芯片背面802r突出。
根据多种实施例，以类似的方式，可以在晶片中形成任何期望的缺陷结构204，以将第一区域202a和第二区域202b彼此分离。
如本文所述，可以提供这样一种方法100、500、600，其允许两个晶片区域202a、202b分离，使得晶片区域202a、202b中的一个具有期望的最终厚度，以用作类似于薄或超薄晶片的用于半导体加工的衬底。本文描述的方法可以允许精确控制最终厚度和总厚度变化(TTV)。最终厚度可以在裸晶片上预先验证。环形支撑系统可以容易地集成到加工中。该方法可使得操作成本降低，因为可不需要载体系统(例如带、玻璃、结合部等)。也可不需要载体系统的回收工序。本文所述的方法可代替传统磨削工艺使用而避免例如轮消耗。此外，本文所述的方法可具有低的由于薄晶片操作引起的晶片报废的风险，并且可具有低的由于标准工序引起的缺陷密度引起的晶片报废的风险。此外，因为与传统的高品质机械晶片薄化相比，可以节省许多工艺步骤，因此可以减小流程因素。此外，本文所述的方法可以提供高的灵活性。此外，被穿孔的芯片格是可能的，从而使得边缘切削减少。此外，可以进行背侧衬底成型。
在制造半导体结构之前，穿孔箔可以沉积在晶片上。借助于激光束，表面(与半导体结构相反)被精确地照射到使得穿孔箔之下的硅和穿孔箔本身都可拆下的深度处。
示例1是一种用于加工晶片的方法，所述方法包括：在晶片之上扫描聚焦激光束，以在晶片内形成缺陷结构，所述缺陷结构限定出：晶片的位于缺陷结构的第一侧的第一区域、晶片的位于缺陷结构的与第一侧相反的第二侧的第二区域以及侧向围绕所述缺陷结构且从晶片的第一表面延伸到晶片的与所述第一表面相反第二表面的边缘区域，其中，所述第一区域的表面积大于所述边缘区域的表面积，所述第二区域通过所述边缘区域连接到所述第一区域；然后沿着所述缺陷结构将所述第一区域和所述第二区域彼此分离，并使第一区域保持为一体。
在示例2中，示例1的方法可以可选地包括：将所述第一区域和所述第二区域彼此分离进一步包括从所述第一区域一体地分拆下所述第二区域。
在示例3中，示例1或2的方法可以可选地包括：所述第一表面是晶片的主加工表面。
在示例4中，示例1至3中任一项的方法可以可选地包括：所述缺陷结构形成在大于晶片的第一表面的80％之下。
在示例5中，示例1至4中任一项的方法可以可选地包括：在晶片之上扫描聚焦激光束进一步包括控制聚焦激光束相对于晶片的第一表面的聚焦位置。聚焦位置可以是沿着聚焦激光束的传播方向聚焦激光束具有最小腰的位置。聚焦位置可以限定聚焦区域。
在示例6中，示例5的方法可以可选地包括：在晶片之上扫描聚焦激光束进一步包括控制晶片相对于聚焦位置的对准。
在示例7中，示例6的方法可以可选地包括：控制聚焦激光束的聚焦位置并控制晶片相对于聚焦位置的对准包括测量以下特性中的至少一个：缺陷结构的位置；缺陷结构的延伸尺度；晶片的放置。
在示例8中，示例7的方法可以可选地包括：在晶片之上扫描聚焦激光束基于所测量的特性中的至少一个经由反馈回路控制。反馈回路可以被配置为检查产生的缺陷结构的图案是否与预定图案对齐。
在示例9中，示例7或8的方法可以可选地包括：经由红外测量装置测量缺陷结构的位置和缺陷结构的延伸尺度中的至少一个。
在示例10中，示例9的方法可以可选地包括：红外测量装置和聚焦激光束以共焦设置提供。
在示例11中，示例1至10中任一项的方法可以可选地包括：聚焦激光束在与晶片的第一表面平行的单个平面上扫描，以形成平面缺陷结构。
在示例12中，示例1至11中任一项的方法可以可选地包括：聚焦激光束在距离所述第一表面具有第一距离并与所述第一表面平行的第一平面上以及在距离所述第一表面具有第二距离并与所述第一表面平行的第二平面上扫描，其中，所述第二距离大于所述第一距离。
在示例13中，示例12的方法可以可选地包括：所述第一平面在第一区域中限定出芯片区域，所述第二平面限定出分别侧向围绕所述芯片区域的切口区域和芯片边缘区域。
在示例14中，示例1至13中任一项的方法可以可选地包括：第一区域的厚度小于第二区域的厚度。
在示例15中，示例1至14中任一项的方法可以可选地包括：第一区域的厚度小于约50μm。
在示例16中，示例1至15中任一项的方法可以可选地包括：在晶片之上扫描聚焦激光束包括：以定义一脉冲频率、一脉冲持续时间和一功率密度的脉冲模式操作激光器。
在示例17中，示例16的方法可以可选地包括：所述晶片包括具有一功率密度损坏阈值的材料，选择脉冲能量，以使聚焦激光束具有大于所述功率密度损坏阈值的功率密度。
在示例18中，示例17的方法可以可选地包括：材料是硅。示例18可以进一步包括：功率密度大于约1×1010W/cm2。
在示例19中，示例16至18中任一项的方法可以可选地包括：脉冲持续时间小于约1ns。
在示例20中，示例16至19中任一项的方法可以可选地包括：脉冲频率大于约1kHz。
在示例21中，示例1至20中任一项的方法可以可选地包括：聚焦激光束具有红外波长。
在示例22中，示例1至21中任一项的方法可以可选地包括：聚焦激光束具有小于约10μm的瑞利长度。
在示例23中，示例1至22中任一项的方法可以可选地进一步包括：在将第一区域和第二区域彼此分离之前，形成从晶片的第二表面延伸到晶片中并到达缺陷结构的分离结构，所述分离结构完全侧向围绕第二区域。
在示例24中，示例1至23中任一项的方法可以可选地包括：将第一区域和第二区域彼此分离包括形成从晶片的第二表面延伸到晶片中并达到缺陷结构的分离结构，所述分离结构侧向围绕第二区域，所述分离结构部分地具有将第二区域连接到边缘区域的连接结构，然后从第一区域和边缘区域移除第二区域，从而裂开连接结构。
在示例25中，示例23或24的方法可以可选地包括：分离结构包括沟槽结构和另外的缺陷结构中的至少一个。
在示例26中，示例1至25中任一项的方法可以可选地包括：将第一区域和第二区域彼此分离包括使晶片经受机械应力，以破坏缺陷结构。
在示例27中，示例1至26中任一项的方法可以可选地包括：所述晶片包括单晶硅。
在示例28中，示例27的方法可以可选地包括：所述缺陷结构包括无序硅。无序硅可以包括例如多晶硅和/或非晶硅。
在示例29中，示例1至28中任一项的方法可以可选地进一步包括：在将第一区域和第二区域彼此分离之前但在晶片内形成缺陷结构之后，在晶片的第一区域中形成多个集成电路结构。
在示例30中，示例29的方法可以可选地包括：在晶片内形成缺陷结构之后和在将第一区域和第二区域彼此分离之前，晶片不经受高温处理。
在示例31中，示例1至30中任一项的方法可以可选地进一步包括：在将第一区域和第二区域彼此分离之后，在第一区域的暴露的背侧表面上形成背侧金属化部。
示例32是一种用于加工载体的方法，所述方法包括：通过在载体内扫描激光束的聚焦区域在载体内形成缺陷结构，所述缺陷结构限定出：载体的位于缺陷结构的第一侧的第一区域、载体的位于缺陷结构的与第一侧相反的第二侧的第二区域以及侧向围绕所述缺陷结构且从所述载体的第一表面延伸到载体的与第一表面相反的第二表面的边缘区域，其中，所述缺陷结构形成在大于第一表面的80％之下，第二区域通过边缘区域连接到第一区域，然后通过破坏所述缺陷结构将所述第一区域和所述第二区域彼此分离，并至少使第一区域保持为一体。
在示例33中，示例32的方法可以可选地包括：在从第一区域移除第二区域之后边缘区域机械地支撑第一区域。
在示例34中，示例32或33的方法可以可选地包括：所述载体是晶片。
在示例35中，示例32至34中任一项的方法可以可选地包括：第一区域包括多个芯片区域。
在示例36中，示例35的方法可以可选地进一步包括：在将第一区域和第二区域彼此分离之后，将所述多个芯片区域单个化成多个芯片。
示例37是一种用于加工晶片的方法，所述方法包括：通过在晶片内扫描激光束的聚焦区域来在晶片内形成缺陷结构，所述缺陷结构侧向延伸穿过晶片并限定出晶片的位于所述缺陷结构之上的第一区域和晶片的位于所述缺陷结构之下的第二区域，然后通过破坏所述缺陷结构将所述第一区域和所述第二区域彼此分离，并使所述第一区域保持为一体。
在示例38中，示例37的方法可以可选地进一步包括：在将第一区域和第二区域彼此分离之前，将多个集成电路结构形成到第一区域中。
在示例39中，示例38的方法可以可选地包括：所述晶片由硅制成，并且形成所述多个集成电路结构仅包括在温度低于硅的再结晶温度下的一个或多于一个的低温处理。
在示例40中，示例37至39中任一项的方法可以可选地包括：缺陷结构形成在大于晶片的加工表面的80％之下。
在示例41中，示例37至40中任一项的方法可以可选地包括：缺陷结构侧向延伸完全穿过晶片。
虽然已经参考具体实施例特别示出和描述了本发明，但是本领域技术人员应当理解，在不脱离由所附权利要求限定的本发明的精神和范围的情况下，可以在形式和细节上进行各种改变。因此，本发明的范围由所附权利要求指示，因此意欲包含处于权利要求的等同物的含义和范围内的所有改变。

Claims (20)

1.一种用于加工晶片的方法，所述方法包括：
在晶片之上扫描聚焦激光束，以在晶片内形成缺陷结构，所述缺陷结构限定出：晶片的位于缺陷结构的第一侧的第一区域、晶片的位于缺陷结构的与第一侧相反的第二侧的第二区域以及侧向围绕所述缺陷结构且从晶片的第一表面延伸到晶片的与所述第一表面相反第二表面的边缘区域，其中，所述第一区域的表面积大于所述边缘区域的表面积，所述第二区域通过所述边缘区域连接到所述第一区域，然后
沿着所述缺陷结构将所述第一区域和所述第二区域彼此分离，并使第一区域保持为一体。
2.根据权利要求1所述的方法，
其中，将所述第一区域和所述第二区域彼此分离进一步包括：从所述第一区域一体地分拆下所述第二区域。
3.根据权利要求1至2中任一项所述的方法，
其中，所述缺陷结构形成在大于晶片的第一表面的80％之下。
4.根据权利要求1至3中任一项所述的方法，
其中，在晶片之上扫描聚焦激光束进一步包括：控制聚焦激光束的聚焦位置并且控制所述晶片相对于所述聚焦位置的对准。
5.根据权利要求4所述的方法，
其中，在晶片之上扫描聚焦激光束经由反馈回路控制，所述反馈回路被配置成检查产生的缺陷结构的图案是否与预定图案对准。
6.根据权利要求4或5所述的方法，
其中，在晶片之上扫描聚焦激光束经由红外测量装置控制。
7.根据权利要求1至6中任一项所述的方法，
其中，聚焦激光束在平行于晶片的第一表面的单个平面上扫描，以形成平面缺陷结构。
8.根据权利要求1至6中任一项所述的方法，
其中，聚焦激光束在距离所述第一表面具有第一距离并与所述第一表面平行的第一平面上以及在距离所述第一表面具有第二距离并与所述第一表面平行的第二平面上扫描，其中，所述第二距离大于所述第一距离。
9.根据权利要求8所述的方法，
其中，所述第一平面在第一区域中限定出芯片区域，所述第二平面限定出分别侧向围绕所述芯片区域的切口区域和芯片边缘区域。
10.根据权利要求1至9中任一项所述的方法，
其中，所述第一区域的厚度小于约50μm。
11.根据权利要求1至10中任一项所述的方法，
其中，在晶片之上扫描聚焦激光束包括：以定义一脉冲频率、一脉冲持续时间和一功率密度的脉冲模式操作激光器。
12.根据权利要求11所述的方法，
其中，所述晶片包括具有一功率密度损坏阈值的材料，选择脉冲能量，以使聚焦激光束具有大于所述功率密度损坏阈值的功率密度。
13.根据权利要求12所述的方法，
其中，所述材料是硅，所述功率密度大于约1×1010W/cm2。
14.根据权利要求11至13中任一项所述的方法，
其中，所述脉冲持续时间小于约1ns。
15.根据权利要求11至14中任一项所述的方法，
其中，所述脉冲频率大于约1kHz。
16.根据权利要求1至15中任一项所述的方法，进一步包括：
在将第一区域和第二区域彼此分离之前，形成从晶片的第二表面延伸到晶片中并到达缺陷结构的分离结构，所述分离结构侧向围绕第二区域。
17.根据权利要求16所述的方法，
其中，所述分离结构包括另外的缺陷结构。
18.根据权利要求1至17中任一项所述的方法，
其中，将所述第一区域和所述第二区域彼此分离包括：使所述晶片经受机械应力，以破坏所述缺陷结构。
19.一种用于加工载体的方法，所述方法包括：
通过在载体内扫描激光束的聚焦区域在载体内形成缺陷结构，所述缺陷结构限定出：载体的位于缺陷结构的第一侧的第一区域、载体的位于缺陷结构的与第一侧相反的第二侧的第二区域以及侧向围绕所述缺陷结构且从所述载体的第一表面延伸到载体的与第一表面相反的第二表面的边缘区域，其中，所述缺陷结构形成在大于第一表面的80％之下，第二区域通过边缘区域连接到第一区域，然后，
通过破坏所述缺陷结构将所述第一区域和所述第二区域彼此分离，并至少使第一区域保持为一体。
20.一种用于加工载体的方法，所述方法包括：
通过在载体内扫描激光束的聚焦区域，在载体内形成缺陷结构，所述缺陷结构侧向延伸穿过载体并且限定出载体的位于缺陷结构之上的第一区域和载体的位于缺陷结构之下的第二区域，然后，
通过破坏所述缺陷结构将所述第一区域和所述第二区域彼此分离。
CN201710769935.XA 2016-08-31 2017-08-31 用于加工晶片的方法和用于加工载体的方法 Active CN107799406B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102016116241.8 2016-08-31
DE102016116241.8A DE102016116241A1 (de) 2016-08-31 2016-08-31 Verfahren zum bearbeiten eines wafers und verfahren zum bearbeiten eines trägers

Publications (2)

Publication Number Publication Date
CN107799406A true CN107799406A (zh) 2018-03-13
CN107799406B CN107799406B (zh) 2022-09-02

Family

ID=61167070

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710769935.XA Active CN107799406B (zh) 2016-08-31 2017-08-31 用于加工晶片的方法和用于加工载体的方法

Country Status (3)

Country Link
US (1) US10373855B2 (zh)
CN (1) CN107799406B (zh)
DE (1) DE102016116241A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7123583B2 (ja) * 2018-03-14 2022-08-23 株式会社ディスコ ウエーハの生成方法およびウエーハの生成装置
CN111446165A (zh) * 2020-04-16 2020-07-24 绍兴同芯成集成电路有限公司 一种晶圆热处理工艺以及晶圆双面电镀工艺

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060041687A (ko) * 2004-11-09 2006-05-12 히다찌 컴퓨터 기끼 가부시끼가이샤 레이저 결정화 장치
US20090056513A1 (en) * 2006-01-24 2009-03-05 Baer Stephen C Cleaving Wafers from Silicon Crystals
CN101625995A (zh) * 2008-07-11 2010-01-13 株式会社迪思科 晶片处理方法
US20110256736A1 (en) * 2010-04-14 2011-10-20 Cho Sung-Il Method for processing a substrate using a laser beam
JP2012038932A (ja) * 2010-08-06 2012-02-23 Sumco Corp 半導体ウェーハの薄厚化方法および貼り合せウェーハの製造方法
US20150318166A1 (en) * 2014-05-05 2015-11-05 Infineon Technologies Dresden Gmbh Wafer, a method for processing a wafer, and a method for processing a carrier
WO2016083609A2 (de) * 2014-11-27 2016-06-02 Siltectra Gmbh Laserbasiertes trennverfahren

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6482425B2 (ja) * 2015-07-21 2019-03-13 株式会社ディスコ ウエーハの薄化方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060041687A (ko) * 2004-11-09 2006-05-12 히다찌 컴퓨터 기끼 가부시끼가이샤 레이저 결정화 장치
US20090056513A1 (en) * 2006-01-24 2009-03-05 Baer Stephen C Cleaving Wafers from Silicon Crystals
CN101625995A (zh) * 2008-07-11 2010-01-13 株式会社迪思科 晶片处理方法
US20110256736A1 (en) * 2010-04-14 2011-10-20 Cho Sung-Il Method for processing a substrate using a laser beam
JP2012038932A (ja) * 2010-08-06 2012-02-23 Sumco Corp 半導体ウェーハの薄厚化方法および貼り合せウェーハの製造方法
US20150318166A1 (en) * 2014-05-05 2015-11-05 Infineon Technologies Dresden Gmbh Wafer, a method for processing a wafer, and a method for processing a carrier
WO2016083609A2 (de) * 2014-11-27 2016-06-02 Siltectra Gmbh Laserbasiertes trennverfahren

Also Published As

Publication number Publication date
CN107799406B (zh) 2022-09-02
US10373855B2 (en) 2019-08-06
DE102016116241A1 (de) 2018-03-01
US20180061695A1 (en) 2018-03-01

Similar Documents

Publication Publication Date Title
US7179722B2 (en) Wafer dividing method
US9929054B2 (en) Systems and methods for laser splitting and device layer transfer
CN104508800B (zh) 加工对象物切断方法
US7449396B2 (en) Wafer dividing method
US20170330800A1 (en) Laser-based separation method
CA2330866A1 (en) Method and apparatus for manufacturing semiconductor device
KR20150044851A (ko) 가공 대상물 절단 방법
JP2014019120A (ja) 内部加工層形成単結晶部材の製造方法
CN104508799B (zh) 加工对象物切断方法
CN107799406A (zh) 用于加工晶片的方法和用于加工载体的方法
US20060255431A1 (en) Semiconductor wafer
JP2015074002A (ja) 内部加工層形成単結晶部材およびその製造方法
JPWO2020136624A5 (zh)
KR102642496B1 (ko) 적층형 소자의 제조 방법
US10297710B2 (en) Method of processing wafer
US9721809B2 (en) Method of forming gettering layer
KR102629098B1 (ko) 웨이퍼의 가공 방법
JP6265522B2 (ja) 表面３次元構造部材の製造方法
JP2015074003A (ja) 内部加工層形成単結晶部材およびその製造方法
Friedmann et al. Laser wafering for silicon solar.
JP6925902B2 (ja) 積層型素子の製造方法
JP6980444B2 (ja) 積層型素子の製造方法
JP6808526B2 (ja) ウエーハの加工方法
US11367656B2 (en) Wafer processing method
JP2022031745A (ja) 積層型素子の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant