TW201347033A - 提供結晶半導體材料薄層之方法及相關結構與裝置 - Google Patents

提供結晶半導體材料薄層之方法及相關結構與裝置 Download PDF

Info

Publication number
TW201347033A
TW201347033A TW102106329A TW102106329A TW201347033A TW 201347033 A TW201347033 A TW 201347033A TW 102106329 A TW102106329 A TW 102106329A TW 102106329 A TW102106329 A TW 102106329A TW 201347033 A TW201347033 A TW 201347033A
Authority
TW
Taiwan
Prior art keywords
crystalline germanium
layer
metal
germanium layer
etching
Prior art date
Application number
TW102106329A
Other languages
English (en)
Other versions
TWI588886B (zh
Inventor
Mariam Sadaka
Ionut Radu
Original Assignee
Soitec Silicon On Insulator
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US13/402,464 external-priority patent/US9136134B2/en
Priority claimed from FR1252148A external-priority patent/FR2987936B1/fr
Application filed by Soitec Silicon On Insulator filed Critical Soitec Silicon On Insulator
Publication of TW201347033A publication Critical patent/TW201347033A/zh
Application granted granted Critical
Publication of TWI588886B publication Critical patent/TWI588886B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)
  • Weting (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

製造半導體裝置之方法包括在結晶矽層之一部分中形成金屬矽化物，及使用相對於結晶矽對金屬矽化物具選擇性之蝕刻劑蝕刻該金屬矽化物，得到薄結晶矽層。絕緣體上矽(SOI)基板可藉由如下步驟形成：在基礎基板上提供結晶矽層，其中在結晶聚矽氧層與基礎基板之間具有介電材料，及藉由在結晶矽之一部分中形成金屬矽化物層使結晶矽層變薄，及隨後使用相對於結晶矽對金屬矽化物層具選擇性之蝕刻劑蝕刻金屬矽化物層。

Description

提供結晶半導體材料薄層之方法及相關結構與裝置
本發明係關於在用於半導體裝置製造之製程中的接受結構上提供半導體材料薄層的方法，且係關於使用該等方法製造之結構及裝置。
在半導體裝置製造製程中，在用於各種目的(包括例如製造絕緣體上半導體(SeOI)型基板及在所謂「三維(3D)整合」製程中垂直堆疊半導體材料及裝置)之接受結構上提供半導體材料薄層。
在該等製程中，可能需要在接受結構上提供半導體材料層，其平均層厚度小至數百奈米或數百奈米以下，且在一些應用中甚至為一百奈米(100 nm)或100 nm以下。此外，半導體材料層宜具有均一厚度(例如不均一性小於半導體材料層厚度之5%)。另外，可能需要半導體材料層極其平滑。舉例而言，可能需要形成半導體材料層以使半導體材料層之主要暴露表面的表面粗糙度(Ra)低至五奈米(5 nm)或5 nm以下。
此項技術中已提出在接受結構上提供該薄且平滑半導體材料層的各種方法。然而，此項技術中仍需要可在接受結構上提供薄、均一且平滑半導體材料層之改良方法。
提供此發明內容以便以簡化形式引入所選構思。此等構思更詳細描述於以下本發明之例示性實施例之詳細描述中。此發明內容既不欲鑑別所主張標的物之關鍵特徵或基本特徵，亦不欲用於限制所主張標的物之範疇。
在一些實施例中，本發明包括製造半導體裝置之方法。根據該等方法，在接受結構上提供結晶矽層，在結晶矽中鄰近結晶矽層之主要暴露表面的一部分中形成金屬矽化物，且使用相對於結晶矽對金屬矽化物具選擇性之蝕刻劑蝕刻金屬矽化物。
在其他實施例中，本發明包括形成絕緣體上矽(SOI)基板之方法。在該等方法中，可在基礎基板上提供結晶矽層，其中結晶聚矽氧層與基礎基板之間具有介電材料，且可使結晶矽層變薄至厚度為約500 nm或500 nm以下。為使結晶矽層變薄，在結晶矽層中鄰近結晶矽層之主要暴露表面的部分中形成大體上平坦之金屬矽化物層，且使用相對於結晶矽對金屬矽化物層具選擇性之蝕刻劑蝕刻金屬矽化物層。
本發明之其他實施例包括使用該等方法製造之半導體結構及裝置。
100‧‧‧半導體結構
102‧‧‧結晶矽層/結晶矽
102'‧‧‧部分
103‧‧‧暴露表面/主要暴露表面
104‧‧‧基板
106‧‧‧中間層
108‧‧‧指向箭頭
109‧‧‧平面
110‧‧‧半導體結構
112‧‧‧金屬矽化物/金屬矽化物層
114‧‧‧金屬層
120‧‧‧半導體結構
122‧‧‧主動裝置結構
124A‧‧‧額外層
124B‧‧‧額外層
124C‧‧‧額外層
130‧‧‧半導體結構
140‧‧‧半導體結構
200‧‧‧供體結構
202‧‧‧離子植入平面
204‧‧‧指向箭頭
300‧‧‧半導體結構
310‧‧‧半導體結構
320‧‧‧半導體結構
D‧‧‧所選深度
TF‧‧‧最終平均層厚度
TI‧‧‧初始平均層厚度
儘管本說明書用尤其指出且明確主張何者被視為本發明實施例的申請專利範圍結束，但本發明實施例之優點可由本發明實施例之某些實例的描述在結合隨附圖式閱讀時更容易地確定，其中：圖1至4說明在半導體裝置製造中可用於使結晶矽層變薄之方法的例示性實施例；圖1為基板上結晶矽層之簡化橫截面圖，其中結晶矽層與基板之間具有介電材料；圖2為說明使結晶矽層之主要暴露表面變平滑後圖1之結構的簡 化橫截面圖；圖3為說明在結晶矽層之一部分中形成金屬矽化物材料後圖2之結構的簡化橫截面圖；圖4為說明在移除圖3中所示之金屬矽化物材料後結晶矽之剩餘部分的簡化橫截面圖；圖5為說明可在圖4之變薄結晶矽層中及/或變薄結晶矽層上製造之主動裝置結構的簡化橫截面圖；圖6為說明在3D整合製程中在圖5之結構上形成之其他主動裝置結構層的簡化橫截面圖；圖7為類似於圖2之橫截面圖且說明向結晶矽層中植入金屬離子以說明可用於在圖3中所示之結晶矽層部分中形成金屬矽化物材料之方法的一個實施例；圖8為類似於圖2之橫截面圖且說明在退火製程前沈積在結晶矽層上之金屬層以說明可用於在圖3中所示之結晶矽層部分中形成金屬矽化物材料之方法的另一實施例；圖9及圖10說明可用於提供圖1中所示之結構之方法的一例示性實施例，該結構包括在基板上之結晶矽層；圖9為說明向包含塊狀結晶矽之供體結構中植入離子以在其中界定薄弱離子植入平面之簡化橫截面圖；圖10說明黏合至包含圖1之基板的接受結構的圖9之供體結構；圖11至15說明類似於參考圖1至10所描述內容之方法的其他例示性實施例，但其中結晶矽層中包括先前製造之主動裝置結構；圖11為基板上結晶矽層之簡化橫截面圖，其中該半導體材料與基板之間具有介電材料，該結晶矽層中包括至少部分形成之主動裝置結構；圖12為說明使結晶矽層之主要暴露表面變平滑後圖11之結構的簡 化橫截面圖；圖13為說明在結晶矽層之一部分中形成金屬矽化物材料後圖12之結構的簡化橫截面圖；圖14為說明在移除圖13中所示之金屬矽化物材料後結晶矽之剩餘部分的簡化橫截面圖；且圖15為說明在3D整合製程中在圖14之結構上形成之其他主動裝置結構層的簡化橫截面圖。
本文所提供之說明不欲為任何特定半導體材料、結構、裝置或方法的實際視圖，而僅為用於描述本發明實施例之理想化呈現。
本文所用之任何標題不應認為限制由以下申請專利範圍及其合法等效物界定之本發明實施例的範疇。任何特定標題中所述之構思一般適用於整個說明書中之其他部分。
本文引用諸多參考文獻，與本文中如何表徵無關，所引用之參考文獻均不應視為關於本文所主張標的物之發明的先前技術。
如本文所用之術語「第III-V族半導體材料」意謂且包括至少主要包含一或多種來自週期表第IIIA族(B、Al、Ga、In及Ti)之元素及一或多種來自週期表第VA族(N、P、As、Sb及Bi)之元素的任何半導體材料。舉例而言，第III-V族半導體材料包括(但不限於)GaN、GaP、GaAs、InN、InP、InAs、AlN、AlP、AlAs、InGaN、InGaP、GaInN、InGaNP、GaInNAs等。
本文所揭示方法之實施例可用於在半導體裝置製造中使材料層變薄以提供具有所選適宜平均層厚度之結晶矽層。
圖1說明半導體結構100，其包括包含結晶矽之結晶矽層102、基板104及在結晶矽層102與基板104之間的中間層106。在此組態中，半導體結構100可包含絕緣體上矽(SOI)型基板。基板104可包含上面提 供結晶矽層102之接受結構。
結晶矽層102包含結晶矽。在一些實施例中，結晶矽層102可包含單晶矽。換言之，結晶矽可包含單晶矽。結晶矽層102中上面及/或內部欲製造(或已製造)主動裝置結構的部分可稱作「主動」部分，且結晶矽層102中不欲包括該等主動裝置結構的另一部分可構成犧牲部分。舉例而言，結晶矽層102中在平面109(圖1之透視圖)下方的部分可構成結晶矽層102之主動部分，且結晶矽層102中在平面109(圖1之透視圖)上方的部分可構成結晶矽層102之犧牲部分。
上面安置結晶矽層102之基板104可包含半導體材料(例如矽、鍺、第III-V族半導體材料等)；陶瓷材料，諸如氧化物(例如氧化鋁、氧化矽、氧化鋯等)、氮化物(例如氮化矽)或碳化物(例如碳化矽)。在其他實施例中，基板104可包含金屬基板。舉例而言，基板104可包含一或多種金屬或金屬合金，諸如銅、鉬或不鏽鋼。在其他實施例中，基板104可包含石墨烯基板或鑽石基板。在一些實施例中，基板104可包含多層基板(例如絕緣體上半導體(SeOI)型基板，諸如絕緣體上矽(SOI)基板或絕緣體上鍺(GeOI)基板)。其他適合基板為此項技術中已知且可用於本發明之實施例中。在一些實施例中，基板104可包含至少部分製造之半導體裝置(例如晶粒或晶圓)，且可包括一或多個積體電路(例如電子信號處理器電路、記憶體裝置電路等)。舉例而言(但不限制)，基板104可比結晶矽層102厚，且平均層厚度可為例如約一微米(1 μm)或1 μm以上、約十微米(10 μm)或10 μm以上或甚至約一百微米(100 μm)或100 μm以上。
中間層106可包含例如氧化物，諸如氧化矽(SiO2)。在該等實施例中，中間層106可包含此項技術中通常稱為「內埋氧化物」層者。可用於中間層106中之其他適合介電材料包括氮化物(例如氮化矽(Si3N4))及氮氧化物(例如氮氧化矽(SiOxNy))。在一些實施例中，中間 層106可包含用於將結晶矽層102黏合於基板104之黏合層。在該等實施例中，中間層106可包含介電材料，諸如上述介電材料、金屬層(例如銅、銀、鋁、鈦、鎢等之層)或不同於結晶矽層102之半導體材料層。中間層106可包含沈積在基板104及結晶矽層102中之一者或兩者上的材料層之連續層。在其他實施例中，中間層106可能不連續，且可經圖案化從而在中間層106之不同位置上包括在其中之凹陷或穿過其中之孔隙。
舉例而言(但不限制)，中間層106可比結晶矽層102薄，且平均層厚度可為例如約一百奈米(100 nm)或100 nm以下、約五十奈米(50 nm)或50 nm以下或甚至約十奈米(10 nm)或10 nm以下。
根據本發明之實施例，結晶矽層102可如下文更詳細論述變薄以具有所選最終厚度。在一些實施例中，結晶矽層102之暴露表面103可相對粗糙(如圖1以放大方式所示)。因此，在使結晶矽層102變薄前，可視情況如圖2所示使結晶矽層102之主要暴露表面103變平滑，隨後使結晶矽層102變薄。可使用例如機械研磨或拋光製程、化學蝕刻製程、化學-機械拋光(CMP)製程或離子修整製程(例如使用簇離子束)中之一或多者使主要暴露表面103變平滑。
在一些實施例中，結晶矽層102在變薄(如下所述)前可具有初始平均層厚度TI，其可為約五百奈米(500 nm)或500 nm以下、約兩百奈米(200 nm)或200 nm以下或甚至約一百奈米(100 nm)或100 nm以下。
根據本發明之實施例，可藉由在結晶矽層102之一部分102'中形成金屬矽化物材料且隨後自結晶矽層102移除金屬矽化物材料而使結晶矽層102自初始平均層厚度TI(圖2)變薄至最終平均層厚度TF(圖4)。舉例而言，參看圖3，可使結晶矽中鄰近結晶矽層102之主要暴露表面103的一部分102'轉化為金屬矽化物112(圖3中藉由點刻法呈現)而形成半導體結構110。金屬矽化物112可構成平均層厚度為約二奈米(2 nm) 至約九十奈米(90 nm)之金屬矽化物層112。更特定言之，金屬矽化物層112之平均層厚度可為約五奈米(5 nm)至約七十奈米(70 nm)。此外，更特定言之，金屬矽化物層112之平均層厚度可為約十奈米(10 nm)至約五十奈米(50 nm)。
下文參考圖7及圖8描述可用於形成金屬矽化物層112之方法的實例。一般而言，可將金屬離子引入結晶矽層中，在結晶矽層中，金屬離子可與矽離子反應形成金屬矽化物112化合物。
參看圖7，在一些實施例中，如由指向箭頭108所呈現，可將金屬離子穿過主要表面103植入結晶矽層102之部分102'中以將部分102'中之結晶矽轉化為金屬矽化物112。金屬離子之能量可經選擇性設定以使金屬離子自主要表面103植入結晶矽層102中達所選深度D。深度D可經選擇以定位於結晶矽層102之結晶矽內所期望主動層之邊界上方但接近該邊界。此外，結晶矽層102之部分102'所經受之所植入金屬離子之能量以及所植入金屬離子之劑量可經選擇以降低或最小化結晶矽層102中之所謂「範圍末端」或「EOR」缺陷。因此，可在結晶矽層102內鄰近其主要表面103形成所選層厚度小於結晶矽層102之初始層厚度TI(圖2)的金屬矽化物層112。
植入結晶矽層102中之金屬離子可包含元素金屬離子。該等元素金屬離子可包含與結晶矽層102中之矽原子一起形成金屬矽化物112之元素。舉例而言，若金屬矽化物112包含矽化鎳(例如Ni2Si)，則金屬離子可包含鎳離子。若金屬矽化物112包含矽化鈦(例如TiSi2)，則金屬離子可包含鈦離子。若金屬矽化物112包含矽化鎢(例如WSi2)，則金屬離子可包含鎢離子。作為另一實例，若金屬矽化物112包含矽化鈷(例如CoSi2)，則金屬離子可包含鈷離子。金屬矽化物112可在將金屬離子植入結晶矽層102中時形成，無需進一步處理來形成金屬矽化物112。在其他實施例中，在將金屬離子植入半導體材料層102之部分 102'中後，可對該結構進行退火製程(例如高溫)以形成金屬矽化物112。
參看圖8，在其他實施例中，可在結晶矽層102上沈積金屬層114以形成結構116，隨後在高溫下使結構116退火以使金屬114之金屬元素或元素擴散至結晶矽層102中且形成金屬矽化物112，藉此在結晶矽層102之部分102'中形成金屬矽化物112(圖3)。
舉例而言，金屬層114可包含鈦、鎳、鎢及鈷中之一或多者的層。金屬層114之平均層厚度可為例如約十奈米(10 nm)至數微米或數微米以上。
退火製程可在熔爐中進行。在一些實施例中，退火製程可包含快速熱退火(RTA)製程、快速退火製程或雷射退火製程。退火製程可在所選溫度下進行所選時間以控制金屬元素在結晶矽層102中之擴散深度及由此控制其中形成之所得金屬矽化物層112之厚度。應注意，矽化可藉由高度摻雜矽而變慢。因此，在一些實施例中，結晶矽層102之一部分可高度摻雜(例如N摻雜或P摻雜)且摻雜部分可充當矽化製程之障壁。可選擇性控制摻雜部分之厚度，或至少結晶矽層102內摻雜矽區之位置，以選擇性控制金屬矽化物112在結晶矽層102中之形成深度。
若退火製程後仍剩餘任何金屬層114，則金屬層114之剩餘部分可使用例如拋光製程、蝕刻製程、離子修整製程或該等製程之組合加以移除，隨後進行進一步處理。
在一些實施例中，用於形成金屬矽化物112之製程可在相對低溫下進行以避免無意破壞結晶矽層102之其他部分及/或其中任何主動裝置結構。舉例而言，可在約攝氏七百度(700℃)或700℃以下、約攝氏五百度(500℃)或500℃以下或甚至約攝氏三百度(300℃)或300℃以下之溫度下在部分102'中形成金屬矽化物112。舉例而言，可在約300℃ 之溫度下形成矽化鎳(例如Ni2Si)，且可在約400℃與約500℃之間之溫度下形成矽化鈦(例如TiSi2)。
參看圖4，在於結晶矽層102之部分102'(圖2)中形成金屬矽化物112(圖3)後，可使用相對於結晶矽對金屬矽化物112具選擇性之蝕刻劑蝕刻且移除金屬矽化物112而形成半導體結構120。換言之，可選擇將以第一蝕刻速率蝕刻部分102'中之金屬矽化物112的蝕刻劑，該第一蝕刻速率高於該蝕刻劑將蝕刻結晶矽層102之第二蝕刻速率。第一蝕刻速率可為第二蝕刻速率之至少約十(10)倍、第二蝕刻速率之至少約一百(100)倍或在一些實施例中甚至為第二蝕刻速率之至少約一千(1,000)倍。在此組態中，結晶矽層102可在用於移除上覆金屬矽化物112之蝕刻製程中充當蝕刻終止層。換言之，隨著金屬矽化物112以第一蝕刻速率自主要暴露表面103逐漸經移除，當金屬矽化物112至少實質上經移除且下伏結晶矽表面暴露時，蝕刻製程將有效地停止，因為蝕刻速率將顯著降至較慢第二蝕刻速率。
用於蝕刻金屬矽化物112之蝕刻製程可包含濕式蝕刻製程、乾式蝕刻製程(例如電漿蝕刻製程)或電化蝕刻製程。
蝕刻製程中所用之蝕刻劑的組成將取決於金屬矽化物112及結晶矽之組成。此項技術中已知用於結晶矽之多種適合蝕刻劑且該等蝕刻劑可用於本發明之實施例中。作為一個非限制性實例，蝕刻劑可包含氫氟酸(HF)。在該等實施例中，HF可能經稀釋或可能不經稀釋，且可呈液態或氣態。在一些實施例中，蝕刻劑可包含經緩衝氫氟酸(BHF)。
在一些實施例中，用於移除金屬矽化物112之蝕刻製程可在約攝氏一百度(100℃)或100℃以下、約攝氏五十度(50℃)或50℃以下或甚至約攝氏二十五度(25℃)或25℃以下之溫度下進行。因此，蝕刻製程可在室溫或在一些實施例中甚至低於室溫下進行。該等實施例可特別 用於結晶矽層102包括預先製造之主動裝置結構之情況，如下文參考圖11至圖15更詳細論述。
繼續參考圖4，在藉由將結晶矽層102之一部分102'(圖2)轉化為金屬矽化物112(圖3)且隨後移除金屬矽化物112使結晶矽層102變薄後，結晶矽層102之最終平均層厚度TF將小於結晶矽層102之初始平均層厚度TI(圖2)。在一些實施例中，移除金屬矽化物112後可形成結晶矽層102，其最終平均層厚度TF為約五百奈米(500 nm)或500 nm以下、約一百奈米(100 nm)或100 nm以下或甚至約五十奈米(50 nm)或50 nm以下。
在一些實施例中，移除金屬矽化物112後，結晶矽層102之主要暴露表面103的平均表面粗糙度(Ra)可為約五奈米(5 nm)或5 nm以下或甚至約二奈米(2 nm)或2 nm以下。視情況，在使結晶矽層102變薄後，可使結晶矽層102之主要暴露表面103變平滑而使主要暴露表面103之表面粗糙度降至所需或所要之該等值。
舉例而言，可使用濕式清洗製程、化學-機械拋光(CMP)製程、電漿清洗製程及離子修整製程中之一或多者使主要暴露表面103變平滑。作為一非限制性實例，主要暴露表面103可經歷此項技術中稱為「SC-1」清洗製程之清洗製程及/或此項技術中稱為「SC-2」清洗製程之清洗製程。在SC-1製程中，可在約攝氏七十五度(75℃)至約攝氏八十度(80℃)之溫度下用氫氧化銨(NH4OH)、過氧化氫(H2O2)及水(H2O)之1：1：5溶液清洗半導體結構120，繼而在約攝氏二十五度(25℃)之溫度下用氫氟酸(HF)與水(H2O)之1：50溶液清洗。可在各清洗步驟之前及之後用去離子水沖洗半導體結構120。在SC-2製程中，可在約攝氏七十五度(75℃)至約攝氏八十度(80℃)之溫度下用鹽酸(HCl)、過氧化氫(H2O2)及水(H2O)之1：1：6溶液清洗半導體結構120。同樣，可在各清洗步驟之前及之後用去離子水沖洗半導體結構120。在其他實施 例中，可使用臭氧清洗結晶矽層102之主要表面103。
如先前所述，圖4中所示之半導體結構120可包含絕緣體上矽(SOI)型基板。半導體結構120可用於製造多個各種不同類型半導體裝置(包含結晶矽層102之一或多個部分)中之任一者。該等半導體裝置包括例如電子信號處理器、記憶體裝置、發光二極體、雷射二極體、光電池等。
參看圖5，為製造該等半導體裝置，可在結晶矽層102上及/或結晶矽層102中製造主動裝置結構122以形成半導體結構130。該等主動裝置結構122可包含例如PN結、電晶體、導線及傳導通道中之一或多者。
視情況，可在結晶矽層102中及/或結晶矽層102上形成之主動裝置結構122上提供主動裝置結構122的各種額外層。舉例而言，圖6說明另一半導體結構140，其包括在結晶矽層102中及/或結晶矽層102上形成之主動裝置結構122上提供的兩個額外層124A、124B。該等額外層124A、124B可藉由沈積或磊晶生長結晶矽之額外層且在各個別結晶矽層中形成額外主動裝置結構122而形成。在其他實施例中，該等額外層124A、124B可分別製造且隨後使用3D整合製程轉移且黏合在結晶矽層102上。
再參看圖1，在一些實施例中，初始半導體結構100可藉由將結晶矽層102自供體結構轉移至包含基板104之接受結構而提供。舉例而言(但不限制)，可使用此項技術中稱為SMART-CUT®製程之製程將結晶矽層102自供體結構轉移至基板104。SMART-CUT®製程描述於例如Bruel之美國專利第RE39,484號(2007年2月6日頒佈)、Aspar等人之美國專利第6,303,468號(2001年10月16日頒佈)、Aspar等人之美國專利第6,335,258號(2002年1月1日頒佈)、Moriceau等人之美國專利第6,756,286號(2004年6月29日頒佈)、Aspar等人之美國專利第6,809,044 號(2004年10月26日頒佈)及Aspar等人之美國專利第6,946,365號(2005年9月20日)中。
下文參考圖9及圖10簡單描述SMART-CUT®製程。參看圖9，可將複數種離子(例如氫、氦或惰性氣體離子中之一或多者)沿離子植入平面202植入供體結構200中。供體結構200可包含塊狀結晶矽(例如單晶矽)。圖9中藉由指向箭頭204呈現離子植入。沿離子植入平面202植入之離子在供體結構200內界定薄弱平面，供體結構200隨後可沿該平面破裂或以其他方式斷裂。如此項技術中已知，離子在供體結構200中之植入深度至少部分隨離子植入供體結構200中所用之能量變化。一般而言，用較小能量植入之離子將植入相對較淺之深度，而用較高能量植入之離子將植入相對較深之深度。
參看圖10，將供體結構200黏合至包含基板104之另一接受結構，之後供體結構200沿離子植入平面202破裂或以其他方式斷裂。為將供體結構200黏合至基板104，可氧化供體結構200及基板104之黏合表面以在其上提供氧化物材料層，且可使氧化物層直接實體接觸從而在基板104與供體結構200之間建立氧化物-氧化物直接分子鍵。如圖10所示，黏合之氧化物層一起形成中間層106。在其他實施例中，中間層106可包含藉由在該等材料之兩個層之間建立直接分子鍵而形成之金屬或半導體材料。
黏合製程後，黏合之供體結構200可沿離子植入平面202破裂或以其他方式斷裂而形成圖1中所示之結構。舉例而言，可加熱供體結構200及接受結構而使供體結構200沿離子植入平面202斷裂。視情況，可向供體結構200施加機械力以有助於供體結構200沿離子植入平面202破裂。
在供體結構200已沿離子植入平面202破裂或以其他方式斷裂後，供體結構200之一部分仍黏合於接受結構之基板104，該部分界定 圖1中所示之結晶矽層102。供體結構200之其餘部分可再用於其他SMART-CUT®製程中以將供體結構200之其他部分轉移至接受結構。
斷裂製程後，結晶矽層102之主要暴露表面103包含供體結構200之斷裂表面且可在結晶矽層102之晶格中包括離子雜質及缺陷。結晶矽層102可經處理以試圖在結晶矽層102中降低雜質含量且改良晶格品質(亦即降低接近主要暴露表面103之晶格中的缺陷數)。該等處理可包括研磨、拋光、蝕刻及熱退火中之一或多者。
在其他實施例中，可藉由在基板104及中間層106上磊晶生長或以其他方式沈積結晶矽層102、或藉由在基板104及中間層106上黏合塊狀結晶矽且隨後使用研磨製程、拋光製程及蝕刻製程(例如化學-機械拋光製程)中之一或多者使塊狀結晶矽變薄至初始平均層厚度TI而在基板104上提供結晶矽層102。
在一些實施例中，結晶矽層102可經選擇以在其中包含主動裝置結構122，隨後參考圖3及圖4執行上述變薄製程。下文參考圖11至圖15描述該等方法。
圖11說明包括結晶矽層102及在結晶矽102上及/或結晶矽102中形成之主動裝置結構122的半導體結構300。主動裝置結構122可包含例如PN結、電晶體、導線及傳導通道中之一或多者。在一些實施例中，主動裝置結構122可內埋在結晶矽層102內。在一些實施例中，可在層轉移製程中將其中具有主動裝置結構122之結晶矽層102轉移且黏合至基板104。
如圖12所示，在使結晶矽層102變薄前，可視情況如先前參考圖2所述使結晶矽層102之主要暴露表面103變平滑。可使用例如機械研磨或拋光製程、化學蝕刻製程及化學-機械拋光(CMP)製程中之一或多者使主要暴露表面103變平滑。
可使結晶矽層102之一部分102'轉化為金屬矽化物112以形成圖13 中所示之半導體結構300。舉例而言(但不限制)，金屬矽化物112可使用先前參考圖7及圖8描述之方法形成。在結晶矽層102包含主動裝置結構122之實施例中，可在約攝氏七百度(700℃)或700℃以下、約攝氏五百度(500℃)或500℃以下或甚至約攝氏三百度(300℃)或300℃以下之溫度下在部分102'中形成金屬矽化物112以避免破壞先前形成之主動裝置結構122。
在半導體材料層102中形成金屬矽化物112後，可如先前參考圖4所述使用蝕刻製程移除金屬矽化物112以形成圖14中所示之半導體結構310。因此，可使結晶矽層102自圖12中所示之初始平均層厚度TI變薄至圖14中所示之所選最終平均層厚度TF。
視情況，可在主動裝置結構122及結晶矽層102上提供主動裝置結構122的各種額外層。舉例而言，圖15說明另一半導體結構320，其包括在主動裝置結構122及結晶矽層102上提供的三個額外層124A、124B、124C。該等額外層124A、124B、124C可藉由沈積或磊晶生長結晶矽之額外層且在各個別結晶矽層中形成額外主動裝置結構122而形成。在其他實施例中，該等額外層124A、124B、124C-可分別製造且隨後使用3D整合製程轉移且黏合在結晶矽層102上。
下文闡述本發明之其他非限制性例示性實施例：
實施例1：一種製造半導體裝置之方法，其包含：在接受結構上提供結晶矽層；在結晶矽中鄰近結晶矽層之主要暴露表面的一部分中形成金屬矽化物；及使用相對於結晶矽對金屬矽化物具選擇性之蝕刻劑蝕刻金屬矽化物。
實施例2：如實施例1之方法，其中在接受結構上提供結晶矽層包含將結晶矽層自供體結構轉移至接受結構。
實施例3：如實施例2之方法，其進一步包含選擇結晶矽層以包含主動裝置結構。
實施例4：如實施例3之方法，其另外包含選擇結晶矽層以包括PN結、電晶體、導線及傳導通道中之一或多者。
實施例5：如實施例1至4中任一項之方法，其進一步包含選擇結晶矽以包含單晶矽。
實施例6：如實施例1至5中任一項之方法，其中在結晶矽中鄰近結晶矽層之主要暴露表面的部分中形成金屬矽化物包含：在結晶矽層之主要暴露表面上沈積金屬；及使所沈積金屬及結晶矽層退火以形成金屬矽化物。
實施例7：如實施例1至5中任一項之方法，其中在結晶矽中鄰近結晶矽層之主要暴露表面的部分中形成金屬矽化物包含將金屬離子植入結晶矽中以形成金屬矽化物。
實施例8：如實施例7之方法，其進一步包含選擇金屬離子以包含鈦、鎳、鈷及鎢中之至少一者。
實施例9：如實施例1至8中任一項之方法，其中在結晶矽之該部分中形成金屬矽化物包含在約700℃或700℃以下之溫度下在結晶矽之該部分中形成金屬矽化物。
實施例10：如實施例9之方法，其中在約700℃或700℃以下之溫度下在結晶矽之該部分中形成金屬矽化物包含在約500℃或500℃以下之溫度下在結晶矽之該部分中形成金屬矽化物。
實施例11：如實施例10之方法，其中在約500℃或500℃以下之溫度下在結晶矽之該部分中形成金屬矽化物包含在約300℃或300℃以下之溫度下在結晶矽之該部分中形成金屬矽化物。
實施例12：如實施例1至11中任一項之方法，其中蝕刻金屬矽化物包含使用濕式蝕刻製程、乾式蝕刻製程及電化蝕刻製程中之一或多者蝕刻金屬矽化物。
實施例13：如實施例1至12中任一項之方法，其中蝕刻金屬矽化 物包含至少實質上移除金屬矽化物且暴露結晶矽之表面。
實施例14：如實施例13之方法，其進一步包含使用濕式清洗製程、化學-機械拋光製程、電漿清洗製程及離子修整製程中之一或多者使結晶矽之表面變平滑。
實施例15：如實施例1至14中任一項之方法，其中蝕刻金屬矽化物包含在約攝氏一百度(100℃)或100℃以下之溫度下蝕刻金屬矽化物。
實施例16：如實施例15中任一項之方法，其中在約攝氏一百度(100℃)或100℃以下之溫度下蝕刻金屬矽化物包含在約攝氏二十五度(25℃)或25℃以下之溫度下蝕刻金屬矽化物。
實施例17：如實施例1至16中任一項之方法，其中使用相對於結晶矽對金屬矽化物具選擇性之蝕刻劑蝕刻金屬矽化物包含用HF蝕刻金屬矽化物。
實施例18：如實施例1至17中任一項之方法，其進一步包含形成SOI型基板，該基板包含結晶矽、接受結構及其間之介電層。
實施例19：如實施例1至18中任一項之方法，其進一步包含形成包含結晶矽之電子信號處理器、記憶體裝置、發光二極體、雷射二極體及光電池中之一或多者。
實施例20：如實施例1至19中任一項之方法，其進一步包含形成結晶矽層以在蝕刻金屬矽化物後使平均層厚度為約500 nm或500 nm以下。
實施例21：如實施例20之方法，其進一步包含形成結晶矽層以在蝕刻金屬矽化物後使平均層厚度為約100 nm或100 nm以下。
實施例22：如實施例1至21中任一項之方法，其進一步包含在蝕刻金屬矽化物後使結晶矽層之主要暴露表面的平均表面粗糙度Ra為約5.0 nm或5.0 nm以下。
實施例23：如實施例22之方法，其進一步包含在蝕刻金屬矽化物後使結晶矽層之主要暴露表面的平均表面粗糙度Ra為約2.0 nm或2.0 nm以下。
實施例24：一種形成絕緣體上矽(SOI)基板之方法，其包含：在基板上提供結晶矽層，其中在結晶聚矽氧層與基礎基板之間具有介電材料；及使結晶矽層變薄至約500 nm或500 nm以下之厚度。使結晶矽層變薄包含：在結晶矽層中鄰近結晶矽層之主要暴露表面的一部分中形成大體上平坦之金屬矽化物層；及使用相對於結晶矽對金屬矽化物層具選擇性之蝕刻劑蝕刻金屬矽化物層。
實施例25：如實施例24之方法，其中在結晶矽中鄰近結晶矽層之主要暴露表面的部分中形成金屬矽化物包含：在結晶矽層之主要暴露表面上沈積金屬；及使沈積之金屬及結晶矽層退火以形成金屬矽化物。
實施例26：如實施例24之方法，其中在結晶矽中鄰近結晶矽層之主要暴露表面的部分中形成金屬矽化物包含將金屬離子植入結晶矽中以形成金屬矽化物。
實施例27：如實施例26之方法，其進一步包含選擇金屬離子以包含鈦、鎳、鈷及鎢中之至少一者。
實施例28：如實施例24至27中任一項之方法，其中在結晶矽之該部分中形成金屬矽化物包含在約700℃或700℃以下之溫度下在結晶矽之該部分中形成金屬矽化物。
實施例29：如實施例28之方法，其中在約700℃或700℃以下之溫度下在結晶矽之該部分中形成金屬矽化物包含在約500℃或500℃以下之溫度下在結晶矽之該部分中形成金屬矽化物。
實施例30：如實施例29之方法，其中在約500℃或500℃以下之溫度下在結晶矽之該部分中形成金屬矽化物包含在約300℃或300℃以 下之溫度下在結晶矽之該部分中形成金屬矽化物。
實施例31：如實施例24至30中任一項之方法，其中蝕刻金屬矽化物包含在約攝氏一百度(100℃)或100℃以下之溫度下蝕刻金屬矽化物。
實施例32：如實施例31之方法，其中在約攝氏一百度(100℃)或100℃以下之溫度下蝕刻金屬矽化物包含在約攝氏二十五度(25℃)或25℃以下之溫度下蝕刻金屬矽化物。
實施例33：如實施例24至32中任一項之方法，其進一步包含形成結晶矽層以在蝕刻金屬矽化物後使平均層厚度為約100 nm或100 nm以下。
實施例34：如實施例24至33中任一項之方法，其進一步包含在蝕刻金屬矽化物後使結晶矽層之主要暴露表面的平均表面粗糙度Ra為約5.0 nm或5.0 nm以下。
實施例35：如實施例34之方法，其進一步包含在蝕刻金屬矽化物後使結晶矽層之主要暴露表面的平均表面粗糙度Ra為約2.0 nm或2.0 nm以下。
上述本發明之例示性實施例不限制本發明之範疇，因為此等實施例僅為本發明實施例之實例，本發明之範疇由隨附申請專利範圍及其合法等效物之範疇界定。任何等效實施例預期均屬於本發明之範疇。實際上，除本文中所示及所述者外，本發明之各種修改(諸如所述元件之替代可用組合)對於熟習此項技術者將由該描述顯而易見。換言之，本文所述之一個例示性實施例的一或多個特徵可與本文所述之另一例示性實施例的一或多個特徵組合以提供本發明之其他實施例。該等修改及實施例亦意欲屬於隨附申請專利範圍之範疇。
100‧‧‧半導體結構
102‧‧‧結晶矽層/結晶矽
103‧‧‧暴露表面/主要暴露表面
104‧‧‧基板
106‧‧‧中間層
109‧‧‧平面

Claims (16)

  1. 一種製造半導體裝置之方法，其包含：在接受結構上提供結晶矽層；在該結晶矽中鄰近該結晶矽層之主要暴露表面的一部分中形成金屬矽化物；及使用相對於該結晶矽對該金屬矽化物具選擇性之蝕刻劑蝕刻該金屬矽化物。
  2. 如請求項1之方法，其中在該接受結構上提供該結晶矽層包含將該結晶矽層自供體結構轉移至該接受結構。
  3. 如請求項2之方法，其進一步包含選擇該結晶矽層以包含主動裝置結構。
  4. 如請求項1之方法，其中在該結晶矽中鄰近該結晶矽層之該主要暴露表面的該部分中形成該金屬矽化物包含：在該結晶矽層之該主要暴露表面上沈積金屬；及使該所沈積金屬及該結晶矽層退火以形成該金屬矽化物。
  5. 如請求項1之方法，其中在該結晶矽中鄰近該結晶矽層之該主要暴露表面的該部分中形成該金屬矽化物包含向該結晶矽中植入金屬離子以形成該金屬矽化物。
  6. 如請求項5之方法，其進一步包含選擇該等金屬離子以包含鈦、鎳、鈷及鎢中之至少一者。
  7. 如請求項1之方法，其中在該結晶矽中之該部分中形成該金屬矽化物包含在約700℃或700℃以下之溫度下在該結晶矽之該部分中形成該金屬矽化物。
  8. 如請求項1之方法，其中蝕刻該金屬矽化物包含使用濕式蝕刻製程、乾式蝕刻製程及電化蝕刻製程中之一或多者蝕刻該金屬矽 化物。
  9. 如請求項1之方法，其中蝕刻該金屬矽化物包含至少實質上移除該金屬矽化物及暴露該結晶矽之表面。
  10. 如請求項9之方法，其進一步包含使用濕式清洗製程、化學-機械拋光製程、電漿清洗製程及離子修整製程中之一或多者使該結晶矽之表面變平滑。
  11. 如請求項1之方法，其中蝕刻該金屬矽化物包含在約攝氏一百度(100℃)或100℃以下之溫度下蝕刻該金屬矽化物。
  12. 如請求項1之方法，其中使用相對於該結晶矽對該金屬矽化物具選擇性之該蝕刻劑蝕刻該金屬矽化物包含用HF蝕刻該金屬矽化物。
  13. 如請求項1之方法，其進一步包含形成SOI型基板，該基板包含該結晶矽、該接受結構及其間之介電層。
  14. 如請求項1之方法，其進一步包含形成包含該結晶矽之電子信號處理器、記憶體裝置、發光二極體、雷射二極體及光電池中的一或多者。
  15. 如請求項1之方法，其進一步包含形成該結晶矽層以在蝕刻該金屬矽化物後使平均層厚度為約100 nm或100 nm以下。
  16. 如請求項1之方法，其進一步包含在蝕刻該金屬矽化物後使該結晶矽層之該主要暴露表面的平均表面粗糙度Ra為約2.0 nm或2.0 nm以下。
TW102106329A 2012-02-22 2013-02-22 製造半導體裝置之方法 TWI588886B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/402,464 US9136134B2 (en) 2012-02-22 2012-02-22 Methods of providing thin layers of crystalline semiconductor material, and related structures and devices
FR1252148A FR2987936B1 (fr) 2012-03-09 2012-03-09 Procedes de fabrication de fines couches de materiau semi-conducteur cristallin, et structures et dispositifs connexes

Publications (2)

Publication Number Publication Date
TW201347033A true TW201347033A (zh) 2013-11-16
TWI588886B TWI588886B (zh) 2017-06-21

Family

ID=47901230

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102106329A TWI588886B (zh) 2012-02-22 2013-02-22 製造半導體裝置之方法

Country Status (6)

Country Link
JP (1) JP6193271B2 (zh)
KR (1) KR102031725B1 (zh)
CN (1) CN104115259B (zh)
SG (1) SG11201404576TA (zh)
TW (1) TWI588886B (zh)
WO (1) WO2013124719A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112382555A (zh) * 2020-11-12 2021-02-19 广东先导先进材料股份有限公司 一种磷化铟衬底的清洗方法
WO2023234368A1 (ja) * 2022-06-02 2023-12-07 セントラル硝子株式会社 基材の処理方法、および基材の製造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5223081A (en) * 1991-07-03 1993-06-29 Doan Trung T Method for roughening a silicon or polysilicon surface for a semiconductor substrate
FR2681472B1 (fr) 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
JP3187498B2 (ja) * 1992-01-27 2001-07-11 株式会社東芝 半導体装置
JPH07254574A (ja) * 1994-03-16 1995-10-03 Sony Corp 電極形成方法
KR100199064B1 (ko) * 1995-10-17 1999-07-01 구자홍 박막 트랜지스터 제조방법
FR2755537B1 (fr) 1996-11-05 1999-03-05 Commissariat Energie Atomique Procede de fabrication d'un film mince sur un support et structure ainsi obtenue
FR2767416B1 (fr) 1997-08-12 1999-10-01 Commissariat Energie Atomique Procede de fabrication d'un film mince de materiau solide
FR2773261B1 (fr) 1997-12-30 2000-01-28 Commissariat Energie Atomique Procede pour le transfert d'un film mince comportant une etape de creation d'inclusions
FR2795865B1 (fr) 1999-06-30 2001-08-17 Commissariat Energie Atomique Procede de realisation d'un film mince utilisant une mise sous pression
FR2818010B1 (fr) 2000-12-08 2003-09-05 Commissariat Energie Atomique Procede de realisation d'une couche mince impliquant l'introduction d'especes gazeuses
US7256104B2 (en) * 2003-05-21 2007-08-14 Canon Kabushiki Kaisha Substrate manufacturing method and substrate processing apparatus
FR2855908B1 (fr) * 2003-06-06 2005-08-26 Soitec Silicon On Insulator Procede d'obtention d'une structure comprenant au moins un substrat et une couche ultramince
JPWO2006117900A1 (ja) * 2005-04-26 2008-12-18 シャープ株式会社 半導体装置の製造方法及び半導体装置
WO2007063908A1 (ja) * 2005-11-29 2007-06-07 Sharp Kabushiki Kaisha 半導体装置及びその製造方法
JP4380709B2 (ja) * 2007-01-31 2009-12-09 セイコーエプソン株式会社 半導体装置の製造方法
KR100875432B1 (ko) * 2007-05-31 2008-12-22 삼성모바일디스플레이주식회사 다결정 실리콘층의 제조 방법, 이를 이용하여 형성된박막트랜지스터, 그의 제조방법 및 이를 포함하는유기전계발광표시장치

Also Published As

Publication number Publication date
SG11201404576TA (en) 2014-10-30
TWI588886B (zh) 2017-06-21
CN104115259A (zh) 2014-10-22
JP2015515122A (ja) 2015-05-21
KR102031725B1 (ko) 2019-10-14
JP6193271B2 (ja) 2017-09-06
KR20140129116A (ko) 2014-11-06
WO2013124719A1 (en) 2013-08-29
CN104115259B (zh) 2017-03-22

Similar Documents

Publication Publication Date Title
JP5338443B2 (ja) Ｓｏｉウェーハの製造方法
JP4509488B2 (ja) 貼り合わせ基板の製造方法
TWI573198B (zh) 在三度空間集積製程中轉移材料層之方法及其相關結構與元件
JP5636152B2 (ja) 混合マイクロテクノロジー構造を製造する方法、およびそれによって得られる構造
KR100510112B1 (ko) 다적층 3차원 고밀도 반도체 디바이스 및 그 제조 방법
US7629666B2 (en) Method and structure for implanting bonded substrates for electrical conductivity
KR101431780B1 (ko) 패턴화된 얇은 ｓｏｉ
JP2018509002A (ja) 半導体オン・インシュレータ構造の製造において使用するための熱的に安定した電荷トラップ層
US9087767B2 (en) Process for manufacturing a semiconductor structure comprising a functionalized layer on a support substrate
CN102339769A (zh) 临时半导体结构键合方法和相关的键合半导体结构
US20120061794A1 (en) Methods of forming through wafer interconnects in semiconductor structures using sacrificial material, and semiconductor structures formed by such methods
US8673733B2 (en) Methods of transferring layers of material in 3D integration processes and related structures and devices
US7547609B2 (en) Method and structure for implanting bonded substrates for electrical conductivity
JP5009124B2 (ja) 半導体基板の製造方法
TWI588886B (zh) 製造半導體裝置之方法
US10427937B2 (en) Method for producing a multilayer MEMS component, and corresponding multilayer MEMS component
CN105874571B (zh) 局部层转移的系统和方法
JP2013537363A (ja) 犠牲材料を使用して半導体構造体中にウェーハ貫通相互接続部を形成する方法、及びかかる方法により形成される半導体構造体
US9136134B2 (en) Methods of providing thin layers of crystalline semiconductor material, and related structures and devices
JP2007173694A (ja) 半導体基板の作製方法
CN113889432A (zh) 绝缘体上半导体结构的制造方法
JP5096780B2 (ja) Ｓｏｉウエーハの製造方法
FR2987936A1 (fr) Procedes de fabrication de fines couches de materiau semi-conducteur cristallin, et structures et dispositifs connexes
TW202324779A (zh) 光電積體電路晶片及其製作方法
WO2022179615A1 (zh) 绝缘体上半导体结构的制造方法