JP4380709B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP4380709B2
JP4380709B2 JP2007020875A JP2007020875A JP4380709B2 JP 4380709 B2 JP4380709 B2 JP 4380709B2 JP 2007020875 A JP2007020875 A JP 2007020875A JP 2007020875 A JP2007020875 A JP 2007020875A JP 4380709 B2 JP4380709 B2 JP 4380709B2
Authority
JP
Japan
Prior art keywords
substrate
adhesive
sealing material
uncured
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007020875A
Other languages
English (en)
Other versions
JP2008187094A (ja
Inventor
哲治 加峯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2007020875A priority Critical patent/JP4380709B2/ja
Priority to US11/971,346 priority patent/US7704777B2/en
Priority to CNA2008100089486A priority patent/CN101236919A/zh
Publication of JP2008187094A publication Critical patent/JP2008187094A/ja
Application granted granted Critical
Publication of JP4380709B2 publication Critical patent/JP4380709B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133351—Manufacturing of individual cells out of a plurality of cells, e.g. by dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6835—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during build up manufacturing of active devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68368—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0302—Properties and characteristics in general
    • H05K2201/0317—Thin film conductor layer; Thin film passive component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1147—Sealing or impregnating, e.g. of pores
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1476—Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/311—Flexible OLED
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/842—Containers
    • H10K50/8426—Peripheral sealing arrangements, e.g. adhesives, sealants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/80—Manufacture or treatment specially adapted for the organic devices covered by this subclass using temporary substrates

Description

本発明は、転写技術を用いた半導体装置の製造方法に関するものである。
近年、薄型、軽量で自由に折り曲げることのできるフレキシブルデバイスの開発が進められている。例えば、電子ペーパーに代表されるフレキシブルディスプレイは、携帯時の軽さに加え、衝撃に対する吸収や、手に馴染む柔軟性など、ユビキタス社会の一役を担う電子機器となり得るものである。このような電子機器としては、例えば特許文献１に開示されるように、可撓性を有するプラスチック基板上に転写技術を用いて薄膜トランジスタ等の薄膜素子を転写したものが知られている。
従来の転写工程では、まず転写元基板であるガラス基板上に剥離層を形成し、その上に通常のプロセスを用いて被転写層である薄膜素子を形成する。そして、転写元基板と転写先基板であるプラスチック基板とを接着剤により接着し、光、熱等により剥離層と転写元基板との密着力を弱め、転写先基板へ被転写層を転写する。プラスチック基板への転写は２回以上の転写工程を用いて行われる場合もある。例えば特許文献２では、転写元基板から第１転写先基板であるガラス基板へ被転写層を転写し、その後、第２転写先基板であるプラスチック基板へ転写を行う。これにより、転写元基板上に積層したのと同じ積層関係で転写先基板上に転写を行うことができる。
このような電子機器においては、転写先基板と被転写層との間隔は接着剤の厚みによって規定される。そのため、接着剤の厚みは転写領域全体で均一に形成する必要がある。例えば、転写元基板と転写先基板との重ね合わせ（貼り合わせ）には液状の接着剤が用いられるが、この場合、両基板を平行に重ね合わせたつもりでも、重量の偏りによって基板が傾いてしまうことがある。傾いて硬化した接着剤によって保持される被転写層は、転写先基板の平面に対して均等な高さで配置されないため、実装上様々な問題を生ずる場合がある。この問題は基板が大型化した場合に特に顕著となる。
このような問題を解決するために、特許文献２では、接着剤の塗布領域の周囲に均一な厚みに制御された囲み部材を設け、その中に接着剤を充填する方法が開示されている。囲み部材の材料としては、均一に形成することが可能で、一時的な間隔保持に耐え得るような強度を有する材料が用いられる。特許文献２には、そのような材料として、窒化膜や酸化膜を公知のＣＶＤ法やスパッタ法で一定膜厚に成膜したものや、樹脂膜をフォトリソグラフィ法によりパターニングしたものが開示されている。
特開２００４−１４０３８３号公報 特開２００４−３２７８３６号公報
しかしながら、ＣＶＤ法やスパッタ法では、一般に必要とする厚みを形成するために長時間が必要であり、フォトリソグラフィ法では、囲み部材をパターニングするためのマスクが必要となる。例えば、転写元基板と転写先基板とを十分な強度で接着するためには、接着剤の厚みとして１０μｍ〜１００μｍ程度が必要であるが、その厚みをＣＶＤ法やスパッタ法で均一に成膜することは実質的に不可能である。印刷法によりエポキシ樹脂を枠状に形成し、これを囲み部材として用いることもできるが、その場合には、囲み部材を硬化するための新たな工程が必要となる。囲み部材を硬化せずに接着剤を塗布する方法も考えられるが、囲み部材として用いられるエポキシ樹脂と、接着剤として通常用いられるアクリル樹脂とは互いに溶解してしまうため、そのまま塗布した場合には、転写元基板と転写先基板との間で十分な接着力が得られない場合がある。また、シール材の強度も低下するため、転写元基板と転写先基板とを重ね合わせたときに、接着剤がシール材を突き破り、外部に漏れ出してしまう可能性もある。
本発明はこのような事情に鑑みてなされたものであって、簡単な方法で被転写層を転写先基板に転写することのできる半導体装置の製造方法を提供することを目的とする。また、このような半導体装置を備えることにより、低コストで信頼性に優れた電子機器を提供することを目的とする。
上記の課題を解決するため、本発明の半導体装置の製造方法は、第１基板上に配置された被転写層と第２基板とを接着する工程と、前記被転写層を前記第１基板から剥離する工程とを含む半導体装置の製造方法であって、前記被転写層と前記第２基板とを接着する工程は、前記第１基板の前記被転写層が配置された面又は前記第２基板の前記第１基板と対向する面に枠状のシール材を配置する工程と、前記シール材の枠内の領域に接着剤を配置する工程と、前記第１基板の前記被転写層が配置された面と前記第２基板とを前記シール材及び前記接着剤を介して重ね合わせる工程と、含み、前記シール材と前記接着剤とは互いに相溶性のない材料によって構成され、前記シール材を配置する工程から前記第１基板の前記被転写層が配置された面と前記第２基板とを重ね合わせる工程において、前記シール材及び前記接着剤を硬化させないことを特徴とする。この方法によれば、シール材と接着剤とを互いに相溶性のない材料としたため、被転写層と第２基板を重ね合わせる際に両者が溶解することはない。このため、被転写層と第２基板とを強固に接着することができる。また、シール材の強度が低下しないので、基板を重ね合わせる際の圧力によって接着剤がシール材を突き破ることがない。さらに、基板を重ね合わせる際にシール材を硬化する必要がないので、工程が簡略化され、製造コストを低減できる。以上のように、本発明によれば、低コストで信頼性に優れた半導体装置及び電子機器を提供することができる。
ここで、本発明において「被転写層」とは、薄膜トランジスタ、ダイオード、抵抗、インダクタ、キャパシタ、その他能動素子、受動素子を問わない単体の素子、一定の機能を奏するように素子が集積され配線された集積回路等の回路（チップ）、さらに複数の素子の組み合わせからなる回路の一部、集積回路等の回路を１以上組み合わせて一定の機能を奏するように構成された装置の全部又は一部を意味し、被転写層の構成や形状、大きさに限定はない。
また、本発明においてシール材と接着剤は第１基板と第２基板のいずれの基板に配置しても良い。被転写層がシール材又は接着剤によって劣化する場合には、シール材及び接着剤は被転写層が配置されていない基板に形成することが望ましい。
また、本発明において被転写層の転写回数は１回に限られない。第１基板は転写元基板であっても良く、転写先基板であっても良い。すなわち、「被転写層が配置された第１基板」とは、被転写層が形成された転写元基板又は被転写層が転写された転写先基板の双方を含む概念である。なお、「転写元基板」とは被転写体が１つ又は２つ以上集積して形成される基板をいい、「転写先基板」とは被転写層が転写される対象をいう。転写元基板及び転写先基板は必ずしも平板である必要はなく、球状等の部材であっても良い。また、転写元基板及び転写先基板は必ずしも剛性を有している必要はなく、可撓性を有するフィルムのように剛性を有しないものでも良い。
本発明においては、前記被転写層と前記第２基板とを接着した後、前記被転写層を前記第１基板から剥離する工程と、前記被転写層の前記第１基板から剥離した面を第３基板に接着する工程と、前記被転写層を前記第２基板から剥離する工程と、前記被転写層の前記第２基板から剥離した面に付着した前記接着剤を除去する工程と、を含み、前記接着剤は水溶性の接着剤であることが望ましい。この方法によれば、接着剤を除去する際に溶剤を用いる必要がないので、環境に対する影響を極力小さくすることができる。
本発明においては、式（１）で表される前記シール材の主成分の溶解度パラメータσ（σ１）と前記接着剤の主成分の溶解度パラメータσ（σ２）との差｜σ１−σ２｜は２以上であることが望ましい。この方法によれば、シール材と接着剤との相溶性を低く抑えることができ、シール材の硬化又は乾燥等の工程を経ることなく接着剤の塗布、基板の重ね合わせを行うことができる。
Figure 0004380709
ここで、「溶解度パラメータ」とは、式（２）で表されるHildebrandの式にでてくる物質固有のパラメータである。式（２）のΔＥＭは２つの溶液の混合のし易さ（溶解度）を推測する上で重要なものであり、一般にΔＥＭの絶対値が大きいほど混合ににくく、ΔＥＭの絶対値が小さいほど混合し易いと推測することができる。
Figure 0004380709
溶解度パラメータはＳＰ値と呼ばれることもある。２つの成分を混合したときの混合のし易さ（溶解のし易さ）はＳＰ値の差によってある程度決定づけることができる。一般に２つの成分のＳＰ値の差が１以下である場合には溶解し易く、１よりも大きい場合には溶解しにくいと考えられている。例えば水のＳＰ値は２３であり、ヘキサンのＳＰ値は７．２であり、水とヘキサンは相溶しない。本発明ではシール材と接着剤のＳＰ値の差を２以上としているため、両者は殆ど溶解せず、相溶性のないものとなる。
本発明においては、前記シール材の溶解度パラメータσ（σ１）は８以下であることが望ましい。一般に接着剤として流通しているアクリル樹脂等のＳＰ値は１０以上である。そのため、シール材としてＳＰ値が８以下のものを用いれば、シール材と接着剤のＳＰ値の差は２以上となり、互いに相溶性のないものとなる。このようにシール材としてＳＰ値の低い特殊な材料を用いた場合、接着剤の材料選択の幅を広げることができるため、被転写層との関係で適切な材料を選択することができる。例えば、被転写層が耐湿性の低い材料で形成されている場合には、接着材としてガスバリア性の高い材料を選択することで信頼性の高い半導体装置及び電子機器を提供することができる。
本発明においては、前記シール材はシリコーン系接着剤であることが望ましい。シリコーン系接着剤はＳＰ値が非常に小さい材料であり、一般に接着剤として流通しているアクリル樹脂等（ＳＰ値は一般に１０以上）との間で大きなＳＰ値の差を実現することができる。例えばシリコーン系接着剤の主な組成であるポリシロキサン構造をもつシリコーンゴムのＳＰ値は７．３〜７．５であり、他のシリコーン系接着剤のＳＰ値も概ね８以下である。
本発明においては、前記第１基板の前記被転写層が配置された面と前記第２基板とを前記シール材及び前記接着剤を介して重ね合わせた後、前記シール材と前記接着剤とを共通の硬化方法により硬化する工程を含むことが望ましい。シール材と接着剤とが共に紫外線硬化樹脂である場合等、両者が同一の方法によって硬化される場合には、接着剤のみを硬化させシール材を硬化させないことが、かえってプロセスを複雑化させる場合がある。そのような場合には、シール材と接着剤とを同時に硬化することで、製造工程を簡略化することができる。
本発明においては、前記シール材と前記接着剤とを硬化する工程は、紫外線を照射することにより行われることが望ましい。この方法によれば、熱処理等により硬化を行う場合に比べて被転写層へのダメージを少なくすることができる。
本発明においては、前記第１基板の前記被転写層が配置された面と前記第２基板とを重ね合わせる工程の後、前記シール材を硬化せずに前記接着剤を硬化する工程を含むことが望ましい。シール材は接着剤の囲み部材としてのみ機能し、後工程で除去すべきものだからである。本発明ではシール材を硬化しないため、被転写層を転写した後、洗浄等によりシール材を容易に除去することができる。そのため、製造工程が簡単になり、生産性の向上やコストダウンを図ることができる。
本発明においては、前記シール材中に前記第１基板と前記第２基板とのギャップを保持するギャップ材が混合されていることが望ましい。この方法によれば、接着剤の厚みを均一化することができる。
以下、図面を参照して本発明の実施の形態について説明する。かかる実施の形態は本発明の一態様を示すものであり、この発明を限定するものではない。下記の実施形態において、各構成部材の諸形状や組み合わせ等は一例であって、本発明の主旨から逸脱しない範囲において設計要求等に基づき種々変更可能である。また、以下の図面においては、各構成をわかりやすくするために、実際の構造と各構造における縮尺や数等が異なっている。
図１〜図５は本発明の半導体装置の一実施形態であるアクティブマトリクス方式の電気光学パネル用基板の製造方法の説明図である。該電気光学パネル用基板は電子機器の一実施形態である電気光学パネルの素子基板として用いられるものである。図１〜図５では電気光学パネル用基板の製造工程に必要な構成要素のみを記載し、カラーフィルタ等の付帯的な構成要素については省略する。
図１（ａ）に示すように、本実施形態の電気光学パネル用基板の製造方法では、まず転写元基板１０上に剥離層１１及び被転写層１２を形成する。転写元基板１０は電気光学パネル複数分のパネル領域Ｐを含む大型基板である。転写元基板１０には、ガラス、石英、プラスチック等の透光性を備えた基板が用いられる。転写元基板１０は、被転写層１２を転写前後で変わらず維持できるものであれば良く、可撓性を有するフィルムのように剛性を有しないものでも良い。ただし、被転写層１２のプロセス温度に耐え得るような耐熱性を備えていることが必要である。例えば、被転写層１２を形成する際の最高温度をＴｍａｘとしたとき、歪点（ガラス転移温度Ｔｇ又は軟化点）がＴｍａｘ以上のものを用いることが望ましい。低温ポリシリコン半導体層を備えた被転写層１２を形成する場合には、歪点が３５０℃以上であることが好ましく、５００℃以上であることがより好ましい。
剥離層１１はエネルギーの付与によって層内又は界面において剥離（以下、「層内剥離」又は「界面剥離」という）を生じるような性質を有するものであり、好ましくは、光の照射により剥離層１１を構成する物質の原子間又は分子間の結合力が消失又は減少すること、すなわち、アブレーションが生じて層内剥離又は界面剥離に至るものが良い。光の照射により剥離層１１から気体が放出され、分離効果が発現される場合もある。すなわち、剥離層１１に含有されていた成分が気体となって放出される場合と、剥離層１１が光を吸収して一瞬気体となり、その蒸気が放出され、分離に寄与する場合とがある。剥離層１１としては、アモルファスシリコン、水素含有アモルファスシリコン、窒素含有アモルファスシリコン、水素含有合金、窒素含有合金、多層膜、セラミックス、金属、有機高分子材料等、特許文献２に開示されるような公知の材料を用いることができる。
被転写層１２は、例えば薄膜トランジスタその他の能動素子や受動素子又はそれらの組み合わせからなる回路である。被転写層１２は、個々の素子であったり、集積回路等の独立した機能を有するチップであったり、さらに両者の中間の独立した機能は奏しないが他の素子や回路と組み合わせることにより独立して機能する回路の部分であったりする。したがって、その構造やサイズに限定はない。被転写層１２は同じ機能の素子又は回路を複数形成する場合の他、異なる機能の素子又は回路を複数形成したり、異なる種類の素子又は回路をそれぞれ複数個ずつ形成したりしても良い。
いずれにせよ、被転写層１２は同一基板上に形成されるものであるため、同様な製造プロセスで製造可能なものである。このような薄膜素子の例として、薄膜トランジスタの他、薄膜ダイオードや、シリコンＰＩＮ接合からなる光電変換素子（光センサ、太陽電池）、シリコン抵抗素子、その他の薄膜半導体デバイス、電極、スイッチング素子、メモリ、圧電素子等のアクチュエータ、マイクロミラー（ピエゾ薄膜セラミックス等）、磁気記録薄膜ヘッド、コイル、インダクタ、抵抗、キャパシタ、薄膜高透磁材料及びそれらを組み合わせたマイクロ磁気デバイス、フィルタ、反射膜、ダイクロイックミラー等がある。
被転写層１２は、複数のパネル領域Ｐにそれぞれ対応した複数の転写対象領域を含む。それぞれの転写対象領域には、マトリクス状に配置された複数の画素スイッチング素子を含む画素回路と、該画素回路の周囲に配置されたデータ線駆動回路及び走査線駆動回路等の周辺駆動回路とを含む一組の薄膜素子を備えている。本実施形態の場合、画素スイッチング素子と周辺駆動回路は低温ポリシリコン半導体層を含む薄膜トランジスタを備えている。そして、これらが同一基板上に一体に形成されることにより周辺駆動回路内蔵型の電気光学パネルが構成されるようになっている。
次に、図１（ｂ）に示すように、第１転写先基板２０上に剥離層２１及びシール材２２を形成する。第１転写先基板２０は電気光学パネル複数分のパネル領域Ｐを含む大型基板である。第１転写先基板２０には、ガラス、石英、プラスチック等の透光性を備えた基板が用いられる。第１転写先基板２０は、転写後に形態を保持することができ、被転写層１２を転写前後で変わらず維持できるものであれば良く、可撓性を有するフィルムのように剛性を有しないものでも良い。
第１転写先基板２０は、被転写層１２が形成される転写元基板１０に比べて耐熱性や耐食性に劣るものでも良い。転写元基板１０と異なり、第１転写先基板２０に要求される特性、特に耐熱性は、被転写層形成の際の温度条件に依存しないからである。したがって、被転写層１２を形成する際の最高温度をＴｍａｘとしたとき、歪点（ガラス転移温度Ｔｇ又は軟化点）がＴｍａｘ以下のものを用いることができる。
剥離層２１はエネルギーの付与によって層内又は界面において剥離（以下、「層内剥離」又は「界面剥離」という）を生じるような性質を有するものであり、好ましくは、光の照射により剥離層２１を構成する物質の原子間又は分子間の結合力が消失又は減少すること、すなわち、アブレーションが生じて層内剥離又は界面剥離に至るものが良い。剥離層２１の材料としては、剥離層１１と同様のものを用いることができる。
シール材２２は複数のパネル領域Ｐの外周を囲むように第１転写先基板２０の辺端に沿って閉じた枠状に形成される。シール材２２の材料は、シール材２２の枠内に配置される接着剤２３（図１（ｃ）で後述する）に対して溶解度パラメータσ（ＳＰ値）が大きく離れている材料が望ましく、その材料、組成、主成分等は接着剤２３との組み合わせにより適宜選択される。本実施形態の場合、シール材２２として紫外線硬化型シリコーン系接着剤であるシリコーンゴムが用いられる。その理由は、シリコーン系接着剤中の成分のＳＰ値が通常低いこと、一般に流通しているアクリル系接着剤等の他の接着剤との混合が起こりにくいこと、等の理由による。シール材２２はディスペンサ等の公知の印刷装置４０によって１０μｍ〜２０μｍ程度の厚みに形成される。
溶解度パラメータは２成分系溶液の溶解度の目安となるものである。溶解度パラメータはＳＰ値と呼ばれることもある。２つの成分を混合したときの混合のし易さ（溶解のし易さ）はＳＰ値の差によってある程度決定づけることができる。一般に２つの成分のＳＰ値の差が１以下である場合には溶解し易く、１よりも大きい場合には溶解しにくいと考えられている。本実施形態で用いるシリコーン系接着剤はＳＰ値が非常に小さい材料であり、一般に接着剤として流通しているアクリル樹脂等（ＳＰ値は１０以上）との間で大きなＳＰ値の差を実現することができる。例えばシリコーン系接着剤の一種であるシリコーンゴムのＳＰ値は７．３〜７．５であり、他のシリコーン系接着剤のＳＰ値も概ね８以下となっている。このようにシール材２２にＳＰ値の極めて小さい材料を用いた場合、シール材２２の枠内に配置する接着剤２３の材料選択の幅が広がり、被転写層との関係で適切な組成の接着剤２３を選択することができる。
シール材２２若しくは接着剤２３又はこれらの両方に、水素結合可能な官能基が導入されていないことが望ましい。また、シール材２２の化学構造と接着剤２３の化学構造とは似ていないことが望ましい。水素結合可能であったり化学構造が似通っていたりすると、ＳＰ値が離れている場合でも相溶することがあるからである。また、シール材２２及び接着剤２３の各成分である物質のモル分子容が大きいことが望ましい。
シール材２２の粘度は接着剤２３の塗布方法及び目的とするシール材２２の高さを調整するために適宜調整される。十分な高さを保つために粘度は２０Ｐａ・ｓ以上であることが望ましい。シール材２２中にはシール材２２の高さを一定に保つためのギャップ材を混合しても良い。ギャップ材は、微小チップや、微粒子、ファイバ等がペーストにされ拡散されたものをいい、シリカ微粒子、プラスチック微粒子、グラスファイバ等が利用可能である。ギャップ材の種類、量は、その目的、シール材２２の材料等により適宜組み合わせて用いることができる。
第１転写先基板２０上にシール材２２を形成したら、図１（ｃ）に示すように、シール材２２の枠内に接着剤２３を塗布する。接着剤２３の種類としては、反応性硬化型接着剤、熱硬化型接着剤、光硬化型接着剤（紫外線硬化型接着剤等）、嫌気硬化型接着剤、その他の各種硬化型接着剤を用いることができる。具体的には、アクリル系接着剤、エポキシ系接着剤、シリコーン系接着剤、天然ゴム系接着剤、ポリウレタン系接着剤、フェノール系接着剤、酢酸ビニル系接着剤、シアノアクリレート系接着剤、ポリビニルアルコール系接着剤、ポリイミド系接着剤、ポリアミド系接着剤等を用いることができ、これらを目的に合わせて変性する等しても良い。
２回以上転写する場合には、接着剤２３は工程中に容易に除去できることが望ましい。２回以上転写する場合には、接着剤２３は途中の工程で除去されるからである。例えば、所定の方法により高分子化（硬化）した後においても、各種デバイスを汚染又は腐食させないように、水、有機溶媒等で除去できることが望ましい。水に可溶とするためには、ポリビニルアルコール、水溶性アクリル系高分子材料を用いることが望ましい。
接着剤２３の材料は、シール材２２に対して溶解度パラメータσ（ＳＰ値）が大きく離れている材料が望ましく、その材料、組成、主成分等はシール材２２との組み合わせにより適宜選択される。接着剤２３とシール材２２との組み合わせの一例を表１に示す。
Figure 0004380709
接着剤２３は液体噴射装置等の公知の印刷装置によって印刷される。本実施形態の場合、液体噴射装置の一種であるインクジェット装置を用いてシール材２２の枠内に接着剤２３を塗布している。具体的には、インクジェット装置のノズルをシール材２２の枠内で移動させ、適宜選択された紫外線硬化型の水溶性アクリル系接着剤２３をシール材２２の枠内に均一な密度で吐出する。
接着剤２３をシール材２２の枠内に充填した後、転写元基板１０と第１転写先基板２０とを重ね合わせる前に（図２（ａ）で後述する）、接着剤２３中の気泡を除去することが望ましい。具体的には、接着剤２３を塗布した後、減圧環境下で気泡を除去し、そのまま基板の重ね合わせを行う。こうすることで、気泡の混入による転写不良の発生、またそれによる剥離時の被転写層１２の破壊、断線、動作不良等を防止することができる。
次に、図２（ａ）に示すように、転写元基板１０のパネル領域Ｐと第１転写先基板２０のパネル領域Ｐとが重なるように転写元基板１０と第１転写先基板２０とを位置合わせし、接着剤２３及びシール材２２を介して２枚の基板１０，２０を重ね合わせる。そして、図２（ｂ）に示すように、第１転写先基板２０側から紫外線４１を照射して接着剤２３及びシール材２２を硬化する。硬化処理は接着剤２３の種類によって定める。本実施形態の場合、接着剤２３及びシール材２２として紫外線・湿気硬化型の接着剤を用いるため硬化処理として紫外線照射を行うが、熱硬化型接着剤を用いた場合には基板全体の温度を上げたり、レーザ光やマイクロ波を照射したりして一部の温度を上昇させて接着剤２３を順次硬化していく。
なお、シール材２２は必ずしも硬化する必要はない。シール材２２を硬化せずに接着剤２３のみを硬化することもできる。シール材２２は接着剤２３の囲み部材としてのみ機能し、後工程で除去すべきものだからである。ただし、接着剤２３のみを硬化することがプロセス上困難である場合又はプロセスをかえって複雑化させる場合には、シール材２２を接着剤２３と同時に硬化することが望ましい。
接着剤２３が硬化するまでは何らかの外部の力により２枚の基板１０，２０が相対的に動くことなく仮固定することが望ましい。仮固定を行う方法としては、基板法線方向に圧力をかけて圧着し、基板間の密着力を高める方法がある。このときシール材２２は硬化を行っておらず流動するため、圧着時にシール材２２が圧縮され、シール材２２の枠内の体積が減少し、シール材２２の枠内に封入された接着剤２３がシール材２２を突き破って外部に漏れ出すことが考えられる。この場合、シール材２２の中にギャップ材を混合しておけば、体積の減少を低減でき、接着剤２３の流出も防止できる。ただし、ギャップ材を混合した場合であっても、シール材２２が破れ或いはギャップ材がつぶれないように、シール材２２及びギャップ材の物性等を考慮して圧着時の圧力を調節することが望ましい。また、圧着用の冶具は、接着剤の厚みを均一化するため、圧着面が十分に平坦化され、凹凸のない面で均一に圧力をかけられるものであることが望ましい。
接着剤２３を硬化させたら、図３（ａ）に示すように、転写元基板１０側から剥離層１１（図１（ａ）参照）に対して光４２を照射し、剥離層１１の密着力を弱める。剥離層１１は光４２が照射されると剥離（層内剥離又は界面剥離）を生じる。層内剥離又は界面剥離が生じる原理は、剥離層１１の構成材料にアブレーションが生じること、また剥離層１１に含まれるガスの放出、さらには照射直後に生じる溶融、蒸散等の相変化によるものである。
ここで、アブレーションとは、照射光を吸収した剥離層１１の構成材料が光化学的又は熱的に励起され、その表面や内部の原子又は分子の結合が切断されて放出することをいい、主に剥離層１１の構成材料の全部又は一部が溶融、蒸散（気化）等の相変化を生じる現象として現れる。また、前記相変化によって微小な発泡状態となり、結合力が低下することもある。剥離層１１が層内剥離を生じるか界面剥離を生じるか又はその両方であるかは、剥離層１１の組成やその他種々の要因に左右され、その要因の１つとして、照射される光の種類、波長、強度、到達深さ等の条件が挙げられる。
照射する光４２としては、剥離層１１に層内剥離又は界面剥離を起こさせるものであればいかなるものでも良く、例えば、Ｘ線、紫外線、可視光、赤外線（熱線）、レーザ光、ミリ波、マイクロ波、電子線、放射線（α波、β波、γ波）等が挙げられる。中でも剥離層１１の剥離（アブレーション）を生じさせ易く、且つ高精度の局部照射が可能である点でレーザ光が好ましい。レーザ光はコヒーレント光であり、転写下基板１０を介して剥離層１１に高出力パルス光を照射して高精度で所望部分に剥離を生じさせるのに好適である。したがって、レーザ光の使用によって容易に且つ確実に被転写層１２を剥離させることができる。
レーザ光を発生させる装置としては、各種気体レーザ、固体レーザ（半導体レーザ）等が挙げられるが、エキシマレーザ、Ｎｄ−ＹＡＧレーザ、Ａｒレーザ、ＣＯ２レーザ、ＣＯレーザ、Ｈｅ−Ｎｅレーザ等が好適に用いられる。レーザ光としては、波長１００ｎｍ〜３５０ｎｍを有するレーザ光が望ましい。このように短波長のレーザ光を用いることにより、光照射精度が高められると共に剥離層１１における剥離を効果的に行うことができる。かかるレーザ光としてはエキシマレーザを用いることができる。エキシマレーザであれば転写元基板１０に温度上昇を殆ど生じさせることなく極めて短時間に剥離層１１にアブレーションを生じさせることができ、被転写層１２の劣化、損傷を防止できる。
剥離層１１の結合力を弱めたら、転写元基板１０と第１転写先基板２０とを引き離す力を加え、転写元基板１０を第１転写先基板２０から剥離する。剥離後、転写された被転写層１２の底面又は転写した第１転写先基板２０の表面に剥離層１１の残渣が付着している場合がある。この残渣を完全に取り除く方法としては、例えば洗浄、エッチング、アッシング、研磨等の方法又はこれらを組み合わせた方法の中から適宜選択して採用することができる。
転写後、第１転写先基板２０に残ったシール材２２は、エッチング、アッシング、研磨等の方法又はこれらを組み合わせた方法で、残った剥離層を除去する前又は除去した後でも、適宜工程に合わせて除去することが望ましい。具体的には、シール材２２を塗布した部分については切断し、又は物理的、化学的な方法で除去することができる。
第１転写先基板２０に被転写層１２を転写したら、図３（ｂ）に示すように、第２転写先基板３０と第１転写先基板２０とを対向させ、接着剤３２を介して２枚の基板２０，３０を重ね合わせる。
第２転写先基板３０は電気光学パネル複数分のパネル領域Ｐを含む大型基板である。第２転写先基板３０には、ガラス、石英、プラスチック、ステンレス等の基板が用いられる。第２転写先基板３０は、転写後に形態を保持することができ、被転写層１２を転写前後で変わらず維持できるものであれば良く、可撓性を有するフィルムのように剛性を有しないものでも良い。また紙や木等を用いても良い。第２転写先基板３０は、被転写層１２が形成される転写元基板１０に比べて耐熱性や耐食性に劣るものでも良い。転写元基板１０と異なり、第２転写先基板３０に要求される特性、特に耐熱性は、被転写層形成の際の温度条件に依存しないからである。したがって、被転写層１２を形成する際の最高温度をＴｍａｘとしたとき、歪点（ガラス転移温度Ｔｇ又は軟化点）がＴｍａｘ以下のものを用いることができる。
第２転写先基板３０上にはシール材３１を形成する。シール材３１は複数のパネル領域Ｐの外周を囲むように第２転写先基板３０の辺端に沿って閉じた枠状に形成される。シール材３１の材料は、シール材３１の枠内に配置される接着剤３２に対して溶解度パラメータσ（ＳＰ値）が大きく離れている材料が望ましく、その材料、組成、主成分等は接着剤３２との組み合わせにより適宜選択される。本実施形態の場合、シール材３１として紫外線硬化型シリコーン系接着剤であるシリコーンゴムが用いられる。シール材３１はディスペンサ等の公知の印刷装置によって１０μｍ〜１００μｍの厚みに形成される。
シール材３１若しくは接着剤３２又はこれらの両方に、水素結合可能な官能基が導入されていないことが望ましい。また、シール材３１の化学構造と接着剤３２の化学構造とは似ていないことが望ましい。水素結合可能であったり化学構造が似通っていたりすると、ＳＰ値が離れている場合でも相溶することがあるからである。また、シール材３１及び接着剤３２の各成分である物質のモル分子容が大きいことが望ましい。
シール材３１の粘度は接着剤３２の塗布方法及び目的とするシール材３１の高さを調整するために適宜調整される。十分な高さを保つために粘度は２０Ｐａ・ｓ以上であることが望ましい。シール材３１中にはシール材３１の高さを一定に保つためのギャップ材を混合しても良い。ギャップ材は、微小チップや、微粒子、ファイバ等がペーストにされ拡散されたものをいい、シリカ微粒子、プラスチック微粒子、グラスファイバ等が利用可能である。ギャップ材の種類、量は、その目的、シール材３１の材料等により適宜組み合わせて用いることができる。
接着剤３２の種類としては、反応性硬化型接着剤、熱硬化型接着剤、紫外線硬化型接着剤等の光硬化型接着剤、嫌気硬化型接着剤、その他の各種硬化型接着剤を用いることができる。具体的には、アクリル系接着剤、エポキシ系接着剤、シリコーン系接着剤、天然ゴム系接着剤、ポリウレタン系接着剤、フェノール系接着剤、酢酸ビニル系接着剤、シアノアクリレート系接着剤、ポリビニルアルコール系接着剤、ポリイミド系接着剤、ポリアミド系接着剤等を用いることができ、これらを目的に合わせて変性する等しても良い。
接着剤３２をシール材３１の枠内に充填した後、第１転写先基板２０と第２転写先基板３０とを重ね合わせる前に、接着剤３２中の気泡を除去することが望ましい。具体的には、接着剤３２を塗布した後、減圧環境下で気泡を除去し、そのまま基板の重ね合わせを行う。こうすることで、気泡の混入による転写不良の発生、またそれによる剥離時の被転写層１２の破壊、断線、動作不良等を防止することができる。
第１転写先基板２０と第２転写先基板３０とは互いのパネル領域Ｐが重なり合うように位置合わせして重ね合わされる。そして、図４（ａ）に示すように、第２転写先基板３０側から紫外線４３を照射して接着剤３２及びシール材３１を硬化する。硬化処理は接着剤３２の種類によって定める。本実施形態の場合、接着剤３２及びシール材３１として紫外線硬化型の接着剤を用いるため硬化処理として紫外線照射を行うが、熱硬化型接着剤を用いた場合には基板全体の温度を上げたり、レーザ光やマイクロ波を照射したりして一部の温度を上昇させて接着剤３２を順次硬化していく。
接着剤３２を硬化させたら、図４（ｂ）に示すように、第１転写先基板２０側から剥離層２１（図４（ａ）参照）に対して光４４を照射し、剥離層２１の密着力を弱める。剥離層２１は光４４が照射されると剥離（層内剥離又は界面剥離）を生じる。層内剥離又は界面剥離が生じる原理は、剥離層２１の構成材料にアブレーションが生じること、また剥離層２１に含まれるガスの放出、さらには照射直後に生じる溶融、蒸散等の相変化によるものである。
剥離層２１の結合力を弱めたら、第１転写先基板２０と第２転写先基板３０とを引き離す力を加え、第２転写先基板２０を第２転写先基板３０から剥離する。剥離後、転写された被転写層１２の表面に剥離層２１の残渣が付着している場合がある。この残渣を完全に取り除く方法としては、例えば洗浄、エッチング、アッシング、研磨等の方法又はこれらを組み合わせた方法の中から適宜選択して採用することができる。
また、被転写層１２の表面に付着した接着剤２３は、洗浄、エッチング、アッシング、研磨等の方法又はこれらを組み合わせた方法で除去する。本実施形態の場合、接着剤２３として水溶性の接着剤を用いるため、接着剤２３を除去する際に溶剤を用いる必要がない。このため、環境に対する影響を極力小さくすることができる。
以上により被転写層１２が第２転写先基板３０に転写される。図５は第２転写先基板３０上に被転写層１２が転写された電気光学パネル用基板５０の概略構成図である。電気光学パネル用基板５０は点線で示した切断ラインＧ１，Ｇ２に沿って切断され、パネル領域Ｐ毎に分離される。電気光学パネル用基板５０は電気光学パネルの素子基板として用いられる。例えば、電気光学パネルとして液晶装置を作製する場合には、電気光学パネル用基板と対向基板とを重ね合わせ、該基板間に液晶を注入する。電気光学パネル用基板５０の切断工程は電気光学パネルを作製する前又は作製した後に行うことができる。このようにして製造された電気光学パネルは、第２転写先基板３０としてプラスチック基板等の任意の基板が採用できるため、電子ペーパー等のフレキシブルな電子機器に適用できる。また、被転写層１２はガラス基板等の歪点の高い基板上に形成できるため、ポリシリコンプロセス等の比較的高いプロセス温度を必要とする薄膜素子を作製でき、高性能な電気光学パネルが提供できる。
以上説明したように、本実施形態においては、シール材と接着剤とを互いに相溶性のない材料としたため、基板を重ね合わせる際に両者が溶解することはない。このため、被転写層１２と基板とを強固に接着することができる。また、シール材の強度が低下しないので、基板を重ね合わせる際の圧力によって接着剤がシール材を突き破ることがない。さらに、基板を重ね合わせる際にシール材を硬化する必要がないので、工程が簡略化され、製造コストを低減できる。以上のように、本実施形態によれば、低コストで信頼性に優れた電気光学パネルを提供することができる。
なお、本実施形態では２回転写の場合について説明したが、転写回数は２回に限られない。特開平１０−１２５９３１に開示されているような１回転写の場合でも同様に本発明を適用できる。また本実施形態では、第１転写先基板２０と転写元基板１０とを重ね合わせる際に、第１転写先基板２０にシール材２２及び接着剤２３を配置したが、シール材２２及び接着剤２３は第１転写先基板２０又は転写元基板１０のいずれの基板に配置しても良い。同様に、第２転写先基板３０と第１転写先基板２０とを重ね合わせる際に、シール材３１及び接着剤３２は第２転写先基板３０又は第１転写先基板１０のいずれの基板に配置しても良い。
［実施例］
実施例として、上記実施形態の方法により実際に転写元基板から第１転写先基板に被転写層を転写した。シール材にはシリコーンゴムを用い、接着剤には水溶性アクリル系接着剤を用いた。シール材のＳＰ値は７．２〜７．５である。接着剤のＳＰ値は、該接着剤の主成分（６０％〜７０％の成分）のＳＰ値をFedors法により計算し、１０．１と推定した。この場合、シール材を硬化しなくても問題なく被転写層の転写を行うことができた。
［比較例］
比較例として、接着剤は上記実施例と同様であるが、シール材を紫外線硬化型エポキシ系接着剤として同様の転写工程を行った。シール材のＳＰ値は主成分（５０％〜７５％の成分）のＳＰ値をFedors法により計算し、９．７〜１０．９と推定した。この場合、接着剤の充填工程においてシール材が接着剤に溶け出し、封入することができなかった。
電気光学パネル用基板の製造方法の説明図である。 電気光学パネル用基板の製造方法の説明図である。 電気光学パネル用基板の製造方法の説明図である。 電気光学パネル用基板の製造方法の説明図である。 電気光学パネル用基板の製造方法の説明図である。
符号の説明
１０…転写元基板、１２…被転写層、２０…第１転写先基板、２２…シール材、２３…接着剤、３０…第２転写先基板、３１…シール材、３２…接着剤

Claims (8)

  1. 第１基板上に配置された被転写層と第２基板とを接着する工程と、前記被転写層を前記第１基板から剥離する工程とを含む半導体装置の製造方法であって、
    前記被転写層と前記第２基板とを接着する工程は、
    前記第１基板の前記被転写層が配置された面又は前記第２基板の前記第１基板と対向する面に未硬化の枠状のシール材を配置する工程と、
    前記未硬化のシール材の枠内の領域に、前記未硬化のシール材とは相溶性のない材料によって構成された未硬化の接着剤を配置する工程と、
    前記第１基板の前記被転写層が配置された面と前記第２基板とを前記未硬化のシール材及び前記未硬化の接着剤を介して重ね合わせる工程と、含み、
    前記シール材を配置する工程から前記第１基板の前記被転写層が配置された面と前記第２基板とを重ね合わせる工程において、前記シール材及び前記接着剤を硬化させず、
    前記第１基板の前記被転写層が配置された面と前記第２基板とを重ね合わせた後に、前記未硬化のシール材の枠内に配置された前記未硬化の接着剤を硬化させる工程を含み、
    式（１）で表される前記シール材の主成分の溶解度パラメータσ（σ １ ）と前記接着剤の主成分の溶解度パラメータσ（σ ２ ）との差｜σ １ −σ ２ ｜は２以上であることを特徴とする半導体装置の製造方法。
    Figure 0004380709
  2. 前記被転写層と前記第２基板とを接着した後、
    前記被転写層を前記第１基板から剥離する工程と、
    前記被転写層の前記第１基板から剥離した面を第３基板に接着する工程と、
    前記被転写層を前記第２基板から剥離する工程と、
    前記被転写層の前記第２基板から剥離した面に付着した前記接着剤を除去する工程と、を含み、
    前記接着剤は水溶性の接着剤であることを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 前記シール材の溶解度パラメータσ（σ１）は８以下であることを特徴とする請求項１又は２に記載の半導体装置の製造方法。
  4. 前記シール材はシリコーン系接着剤であることを特徴とする請求項３に記載の半導体装置の製造方法。
  5. 前記未硬化のシール材の枠内に配置された前記未硬化の接着剤を硬化させる工程では、前記未硬化のシール材と前記未硬化の接着剤とを共通の硬化方法により硬化することを特徴とする請求項１〜４のいずれかの項に記載の半導体装置の製造方法。
  6. 前記未硬化のシール材と前記未硬化の接着剤とを硬化する工程は、紫外線を照射することにより行われることを特徴とする請求項５に記載の半導体装置の製造方法。
  7. 前記未硬化のシール材の枠内に配置された前記未硬化の接着剤を硬化させる工程では、前記未硬化のシール材を硬化せずに前記未硬化の接着剤を硬化することを特徴とする請求項１〜４のいずれかの項に記載の半導体装置の製造方法。
  8. 前記未硬化のシール材中に前記第１基板と前記第２基板とのギャップを保持するギャップ材が混合されていることを特徴とする請求項１〜７のいずれかの項に記載の半導体装置の製造方法。
JP2007020875A 2007-01-31 2007-01-31 半導体装置の製造方法 Expired - Fee Related JP4380709B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2007020875A JP4380709B2 (ja) 2007-01-31 2007-01-31 半導体装置の製造方法
US11/971,346 US7704777B2 (en) 2007-01-31 2008-01-09 Method for producing semiconductor device
CNA2008100089486A CN101236919A (zh) 2007-01-31 2008-01-31 半导体装置的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007020875A JP4380709B2 (ja) 2007-01-31 2007-01-31 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2008187094A JP2008187094A (ja) 2008-08-14
JP4380709B2 true JP4380709B2 (ja) 2009-12-09

Family

ID=39668465

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007020875A Expired - Fee Related JP4380709B2 (ja) 2007-01-31 2007-01-31 半導体装置の製造方法

Country Status (3)

Country Link
US (1) US7704777B2 (ja)
JP (1) JP4380709B2 (ja)
CN (1) CN101236919A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101876912B1 (ko) * 2010-11-19 2018-07-11 소이텍 무선 주파수 또는 전력 응용들을 위한 전자 장치 및 그와 같은 장치를 제조하는 프로세스

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5460984B2 (ja) * 2007-08-17 2014-04-02 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5268305B2 (ja) 2007-08-24 2013-08-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI360862B (en) * 2008-10-31 2012-03-21 Ind Tech Res Inst Methods of forming gas barriers on electronic devi
CN102013429B (zh) * 2010-09-25 2012-06-27 友达光电股份有限公司 可挠性显示面板
JP2013080897A (ja) * 2011-09-22 2013-05-02 Sumitomo Chemical Co Ltd 複合基板の製造方法
WO2013124719A1 (en) * 2012-02-22 2013-08-29 Soitec Methods of providing thin layers of crystalline semiconductor material, and related structures and devices
WO2015019971A1 (en) 2013-08-06 2015-02-12 Semiconductor Energy Laboratory Co., Ltd. Peeling method
TWI794098B (zh) 2013-09-06 2023-02-21 日商半導體能源研究所股份有限公司 發光裝置以及發光裝置的製造方法
US9937698B2 (en) 2013-11-06 2018-04-10 Semiconductor Energy Laboratory Co., Ltd. Peeling method and light-emitting device
JP6822858B2 (ja) 2016-01-26 2021-01-27 株式会社半導体エネルギー研究所 剥離の起点の形成方法及び剥離方法
CN108336227B (zh) * 2018-01-19 2022-01-25 云谷（固安）科技有限公司 显示屏的衬底结构、柔性显示装置及其制备方法和显示屏
JP2022039212A (ja) * 2020-08-28 2022-03-10 株式会社ジャパンディスプレイ 表示装置の製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4619645B2 (ja) * 1996-08-27 2011-01-26 セイコーエプソン株式会社 薄膜素子の転写方法
JP4619462B2 (ja) * 1996-08-27 2011-01-26 セイコーエプソン株式会社 薄膜素子の転写方法
JP3696131B2 (ja) * 2001-07-10 2005-09-14 株式会社東芝 アクティブマトリクス基板及びその製造方法
JP2004327836A (ja) * 2003-04-25 2004-11-18 Seiko Epson Corp 被転写体の転写方法、被転写体の製造方法、回路基板の製造方法、電気光学装置、及び電子機器
US20050067949A1 (en) * 2003-09-30 2005-03-31 Sriram Natarajan Solvent mixtures for an organic electronic device
JP4711163B2 (ja) * 2004-02-10 2011-06-29 セイコーエプソン株式会社 薄膜デバイスの製造方法
JP4882244B2 (ja) * 2005-03-01 2012-02-22 セイコーエプソン株式会社 転写方法、転写物の製造方法及び回路基板の製造方法
JP2006328256A (ja) * 2005-05-27 2006-12-07 Nanshin Kako:Kk ポリウレタン製品およびその成形方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101876912B1 (ko) * 2010-11-19 2018-07-11 소이텍 무선 주파수 또는 전력 응용들을 위한 전자 장치 및 그와 같은 장치를 제조하는 프로세스

Also Published As

Publication number Publication date
US20080182385A1 (en) 2008-07-31
CN101236919A (zh) 2008-08-06
JP2008187094A (ja) 2008-08-14
US7704777B2 (en) 2010-04-27

Similar Documents

Publication Publication Date Title
JP4380709B2 (ja) 半導体装置の製造方法
JP5022552B2 (ja) 電気光学装置の製造方法及び電気光学装置
JP5246001B2 (ja) 基板の加工方法および半導体チップの製造方法ならびに樹脂接着層付き半導体チップの製造方法
JP4151421B2 (ja) デバイスの製造方法
WO2009119064A1 (ja) 基板の加工方法および半導体チップの製造方法ならびに樹脂接着層付き半導体チップの製造方法
WO2009128359A1 (ja) ガラス積層体、支持体付き表示装置用パネルおよびこれらの製造方法
JP2020188037A (ja) ディスプレイ装置の製造方法、およびソース基板構造体
JP2011233711A (ja) 半導体装置の製造方法
US8293652B2 (en) Substrate processing method, semiconductor chip manufacturing method, and resin-adhesive-layer-backed semiconductor chip manufacturing method
JP2009224437A (ja) 薄膜電子デバイスの製造装置及び薄膜電子デバイスの製造方法
JP4882244B2 (ja) 転写方法、転写物の製造方法及び回路基板の製造方法
JP2004327836A (ja) 被転写体の転写方法、被転写体の製造方法、回路基板の製造方法、電気光学装置、及び電子機器
JP2003174041A (ja) 素子の実装方法、電子機器、フラットパネルディスプレイ、システムインパッケージ型ｉｃおよびオプティカルエレクトリカルｉｃ
JP2011165788A (ja) 半導体素子基板の製造方法
JP4711163B2 (ja) 薄膜デバイスの製造方法
JP2003068995A (ja) 薄膜デバイス基板の製造方法
JP2005302835A (ja) 半導体装置及びその製造方法
JP2006245207A (ja) 転写方法、転写物の製造方法、回路基板の製造方法、電気光学装置及び電子機器
JP2008192703A (ja) 半導体装置の製造方法
JP3906599B2 (ja) 組み合わせ基板の接合方法
JP2006310398A (ja) 薄膜素子の製造方法、及び電子機器
JP4748351B2 (ja) 薄膜素子の製造方法
JP2011020440A (ja) 液体吐出ヘッドおよびその製造方法
JP2005191271A (ja) 基板、電気光学装置、電子機器、転写方法及び実装基板の製造方法
JP3927818B2 (ja) 液晶表示装置およびその製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081104

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090106

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090309

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090901

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090914

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121002

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4380709

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121002

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131002

Year of fee payment: 4

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees