WO2009119064A1 - 基板の加工方法および半導体チップの製造方法ならびに樹脂接着層付き半導体チップの製造方法 - Google Patents

基板の加工方法および半導体チップの製造方法ならびに樹脂接着層付き半導体チップの製造方法 Download PDF

Info

Publication number
WO2009119064A1
WO2009119064A1 PCT/JP2009/001277 JP2009001277W WO2009119064A1 WO 2009119064 A1 WO2009119064 A1 WO 2009119064A1 JP 2009001277 W JP2009001277 W JP 2009001277W WO 2009119064 A1 WO2009119064 A1 WO 2009119064A1
Authority
WO
WIPO (PCT)
Prior art keywords
liquid repellent
liquid
resin
repellent pattern
mask
Prior art date
Application number
PCT/JP2009/001277
Other languages
English (en)
French (fr)
Inventor
土師宏
有田潔
Original Assignee
パナソニック株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by パナソニック株式会社 filed Critical パナソニック株式会社
Priority to US12/921,252 priority Critical patent/US8158494B2/en
Priority to CN2009801100199A priority patent/CN101978478B/zh
Publication of WO2009119064A1 publication Critical patent/WO2009119064A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body

Definitions

  • the present invention relates to a substrate processing method for performing processing for partially removing a substrate such as a semiconductor wafer, a semiconductor chip manufacturing method to which the substrate processing method is applied, and a semiconductor chip with a resin adhesive layer. Regarding the method.
  • a semiconductor device mounted on a substrate of an electronic device or the like is manufactured by dividing a semiconductor chip composed of individual semiconductor devices in which an integrated circuit is formed in a wafer state into individual pieces from a semiconductor wafer.
  • plasma dicing has been proposed in which dicing for cutting a semiconductor wafer into pieces of semiconductor chips is performed by plasma etching.
  • Plasma dicing is a process in which a semiconductor wafer is cut along a scribe line by etching the semiconductor wafer with plasma in a state where a portion other than the scribe line indicating the lattice-shaped division position is masked by a resist film mask. . Therefore, a step of forming a mask on the semiconductor wafer is required for plasma dicing.
  • This mask formation is conventionally performed by a photolithography method in which a scribe line pattern is transferred using a photosensitive material (see Patent Document 1), or in a mask layer formed on the surface of a semiconductor wafer, the region of the scribe line is irradiated with laser light. It has been performed by a method of removing the mask by irradiation to form a mask (see Patent Document 2).
  • the photolithography method is originally a method aiming at a high-precision pattern such as an integrated circuit, and it is difficult to avoid an increase in cost because a complicated process and expensive equipment are required. Further, in the mask formation with laser light, it is difficult to form a low-cost mask due to the equipment cost for laser light irradiation.
  • the high cost for forming such a mask is not limited to plasma dicing, but various processes using plasma etching, such as a process of providing a through hole in a substrate, and a MEMS (microelectromechanical system) This is also common in substrate processing methods such as processing for a substrate, and further forming an integrated circuit in a transparent panel for display. JP 2004-172364 A JP 2005-191039 A
  • the present invention relates to a substrate processing method capable of forming a mask for etching using plasma processing at a low cost, a semiconductor chip manufacturing method to which this substrate processing method is applied, and a semiconductor chip with a resin adhesive layer. Provide a method.
  • the substrate processing method of the present invention is a substrate processing method for performing processing for partially removing the substrate by etching using plasma processing. Then, a liquid-repellent pattern forming step for forming a liquid-repellent pattern by printing a liquid-repellent liquid on a region to be removed by etching on the surface to be processed of the substrate, and a processing target surface of the substrate on which the liquid-repellent pattern is formed
  • a resin film forming step of forming a resin film having a thickness larger than the thickness of the liquid repellent pattern in an area where the liquid repellent pattern is not formed and curing the resin film by etching
  • the liquid repellent liquid is printed on the region to be etched on the surface to be processed to form the liquid repellent pattern, and this liquid repellent pattern is formed.
  • a liquid resin is supplied to the processing target surface of the substrate on which the pattern is formed to form a resin film having a thickness greater than the thickness of the liquid repellent pattern in an area where the liquid repellent pattern is not formed.
  • the semiconductor chip manufacturing method of the present invention comprises a semiconductor wafer comprising a plurality of semiconductor devices on a circuit forming surface, and a semiconductor wafer comprising individual semiconductor devices by etching a semiconductor wafer having a protective sheet for protecting the circuit forming surface attached thereto.
  • a liquid-repellent liquid is applied to a region to be etched on the surface to be processed.
  • a liquid-repellent pattern is formed by printing, and a liquid resin is supplied to the processing target surface of the semiconductor wafer on which the liquid-repellent pattern is formed, so that an area where the liquid-repellent pattern is not formed is larger than the thickness of the liquid-repellent pattern.
  • an individual semiconductor is provided by etching a semiconductor wafer having a plurality of semiconductor devices on a circuit forming surface and a protective sheet for protecting the circuit forming surface attached thereto by plasma treatment.
  • This is a method of manufacturing a semiconductor chip with a resin adhesive, which manufactures a semiconductor chip with a resin adhesive having a resin adhesive layer for die bonding on the back surface by plasma dicing divided into apparatuses.
  • a liquid repellent pattern is formed by printing a liquid repellent liquid on a scribe line that is a boundary between semiconductor chips, and a liquid resin is supplied to the back surface of the semiconductor wafer on which the liquid repellent pattern is formed.
  • FIG. 1A is a process explanatory diagram of the substrate processing method according to Embodiment 1 of the present invention.
  • FIG. 1B is a process explanatory diagram of the substrate processing method according to Embodiment 1 of the present invention.
  • FIG. 1C is a process explanatory diagram of the substrate processing method according to Embodiment 1 of the present invention.
  • FIG. 1D is a process explanatory diagram of the substrate processing method according to Embodiment 1 of the present invention.
  • FIG. 1E is a process explanatory diagram of the substrate processing method according to Embodiment 1 of the present invention.
  • FIG. 1F is a process explanatory diagram of the substrate processing method according to Embodiment 1 of the present invention.
  • FIG. 1A is a process explanatory diagram of the substrate processing method according to Embodiment 1 of the present invention.
  • FIG. 1B is a process explanatory diagram of the substrate processing method according to Embodiment 1 of the present invention.
  • FIG. 1C is
  • FIG. 2 is a plan view of a semiconductor wafer which is a target of the substrate processing method according to the first embodiment of the present invention.
  • FIG. 3 is an enlarged view of a liquid repellent pattern in the substrate processing method according to the first embodiment of the present invention.
  • FIG. 4 is an enlarged cross-sectional view of a semiconductor wafer that is a target of the substrate processing method according to the first embodiment of the present invention.
  • FIG. 5 is an enlarged view showing a liquid resin and a liquid repellent pattern in the substrate processing method according to the first embodiment of the present invention.
  • FIG. 6 is a cross-sectional view of a resin layer and a mask in the substrate processing method according to Embodiment 1 of the present invention.
  • FIG. 7A is a process explanatory diagram of the method of manufacturing the semiconductor chip with a resin adhesive according to the second embodiment of the present invention.
  • FIG. 7B is a process explanatory diagram of the method of manufacturing the semiconductor chip with a resin adhesive according to the second embodiment of the present invention.
  • FIG. 7C is a process explanatory diagram of the method of manufacturing the semiconductor chip with a resin adhesive according to the second embodiment of the present invention.
  • FIG. 7D is a process explanatory diagram of the method of manufacturing the semiconductor chip with a resin adhesive according to the second embodiment of the present invention.
  • FIG. 7E is a process explanatory diagram of the method of manufacturing the semiconductor chip with a resin adhesive according to the second embodiment of the present invention.
  • FIG. 7F is a process explanatory diagram of the method of manufacturing the semiconductor chip with a resin adhesive according to the second embodiment of the present invention.
  • FIG. 8 is an enlarged view of a liquid repellent pattern in the method of manufacturing a semiconductor chip with a resin adhesive according to the second embodiment of the present invention.
  • FIG. 9 is an enlarged cross-sectional view of a semiconductor wafer that is a target of plasma dicing in the method of manufacturing a semiconductor chip with a resin adhesive according to the second embodiment of the present invention.
  • FIG. 10A is a process explanatory diagram showing a bonding method for a semiconductor chip with a resin adhesive manufactured by the method for manufacturing a semiconductor chip with a resin adhesive according to Embodiment 2 of the present invention.
  • FIG. 10B is a process explanatory diagram illustrating a method for bonding a semiconductor chip with a resin adhesive manufactured by the method for manufacturing a semiconductor chip with a resin adhesive according to Embodiment 2 of the present invention.
  • FIG. 10C is a process explanatory diagram showing a bonding method for a semiconductor chip with a resin adhesive manufactured by the method for manufacturing a semiconductor chip with a resin adhesive according to Embodiment 2 of the present invention.
  • FIG. 10D is a process explanatory view showing a method for bonding a semiconductor chip with a resin adhesive manufactured by the method for manufacturing a semiconductor chip with a resin adhesive according to Embodiment 2 of the present invention.
  • FIG. 1A to 1F are process explanatory views of a substrate processing method according to Embodiment 1 of the present invention.
  • FIG. 2 is a plan view of a semiconductor wafer which is a target of the substrate processing method according to the first embodiment of the present invention.
  • FIG. 3 is an enlarged view of a liquid repellent pattern in the substrate processing method according to the first embodiment of the present invention.
  • FIG. 4 is an enlarged cross-sectional view of a semiconductor wafer that is a target of the substrate processing method according to the first embodiment of the present invention.
  • FIG. 5 is an enlarged view showing a liquid resin and a liquid repellent pattern in the substrate processing method according to the first embodiment of the present invention.
  • FIG. 6 is a cross-sectional view of a resin layer and a mask in the substrate processing method according to Embodiment 1 of the present invention.
  • the liquid repellent pattern and mask used in the first embodiment will be described.
  • a resin (liquid repellent) that exhibits liquid repellency with respect to a solvent contained in a liquid resin used for mask formation described later is used.
  • a liquid (liquid repellent liquid) in which a liquid repellent is dissolved in a solvent is printed in a predetermined pattern by transfer printing, screen printing, dispensing, ink jet, etc., and the liquid component is volatilized by volatilizing the solvent component. The pattern is complete.
  • the mask is made of a resin (resist) that is not removed by fluorine gas plasma but can be easily removed (ashed) by oxygen or oxygen-containing gas plasma.
  • resins include hydrocarbon resins.
  • the liquid repellent be a combination that exhibits liquid repellency with respect to the solvent contained in the liquid resin used for mask formation.
  • the solvent must be selected to be compatible with the resist resin.
  • the resist is a hydrocarbon resin (SP value 7.0 to 8.0)
  • SP value 7.0 to 8.0 a saturated hydrocarbon solvent having an SP value of 7.0 to 8.0 is used as the solvent.
  • the solvent used for the liquid repellent and the liquid resin a combination of materials having different SP values, preferably a combination of which the difference of SP values is 1.0 or more is selected.
  • the solvent is a saturated hydrocarbon solvent (SP value 7.0 to 8.0)
  • acrylic resin SP value 9.2
  • fluorine resin SP value 3.6
  • a saturated hydrocarbon solvent having an SP value of 8.0 a silicon resin (SP value 7.0) can be used as a liquid repellent.
  • the liquid resin used for mask formation on the surface to be processed other than the liquid repellent pattern can be easily obtained. Can be arranged.
  • This substrate processing method performs a process of partially removing the material constituting the substrate by etching using plasma processing.
  • a substrate a semiconductor wafer partitioned into a plurality of semiconductor devices by a scribe line is used as a substrate, and the portion of the scribe line is partially removed by etching using plasma.
  • An example of plasma dicing divided into one semiconductor chip is shown.
  • the first embodiment includes a plurality of semiconductor devices on a circuit formation surface, and a semiconductor wafer made up of individual semiconductor devices by etching a semiconductor wafer on which a protective sheet for protecting the circuit formation surface is attached by plasma treatment.
  • a method of manufacturing a semiconductor chip that is divided into chips is shown.
  • a semiconductor wafer 1 as a substrate is formed with a plurality of semiconductor chips on which integrated circuits (semiconductor devices) are formed.
  • a protective sheet 2 for protecting the integrated circuit is attached to the circuit forming surface 1a on the semiconductor wafer 1 where the integrated circuit is formed.
  • the back surface 1b opposite to the circuit forming surface 1a is thinned to a thickness of 100 ⁇ m or less by removing the surface layer by mechanical grinding in the thinning step of the previous step.
  • a scribe line 1c for dividing the semiconductor wafer 1 into individual semiconductor chips 1e on the back surface 1b of the semiconductor wafer 1 (corresponding to a processing target surface to be etched in the substrate) (see FIG. 2).
  • a liquid repellent pattern is formed along a lattice line corresponding to (liquid repellent pattern forming step).
  • the liquid repellent pattern forming process includes a printing process in which a liquid repellent liquid is printed in a predetermined pattern on the surface to be processed, and a solvent component of the printed liquid repellent liquid is volatilized to dispose the liquid repellent on the surface to be processed. And a baking step for forming the liquid repellent film 3 in a fixed manner.
  • a method capable of supplying a liquid-repellent liquid in a linear form such as transfer printing, screen printing, dispensing, and inkjet, is used. That is, as shown in FIG. 3, the liquid to be the liquid repellent film 3 is applied to the printing width b (20 ⁇ m) within the width range of the scribe line 1c set in consideration of the dicing allowance of the section width B (about 50 ⁇ m to 60 ⁇ m). About), printing is performed along the lattice shape of the scribe line 1c. At this time, as the position of the liquid repellent film 3 in the width direction, it is sufficient that the liquid repellent film 3 is within the range of the section width B of the scribe line 1c. Is done.
  • the linearity of the edges 3a on both sides in the width direction of the liquid repellent film 3 is not required to have high linear accuracy, and may have a somewhat wavy shape.
  • the semiconductor wafer 1 is sent to the baking process, where it is heated to about 40 ° C. to 50 ° C., thereby forming the liquid repellent film 3 with the liquid repellent adhered to the back surface 1b.
  • the thickness t1 of the liquid repellent film 3 is about 0.1 ⁇ m to 2 ⁇ m.
  • the baking process is performed in a vacuum state, the baking temperature can be lowered and the expansion of the printing width b can be prevented.
  • a solvent component volatilizes during a printing process, it is not necessary to perform a baking process.
  • a liquid resin for mask formation is supplied to the back surface 1b, which is the processing target surface of the semiconductor wafer 1 on which the liquid repellent pattern is formed by the liquid repellent film 3.
  • the liquid resin is repelled from the surface of the liquid repellent film 3 having liquid repellency and adheres only to the region where the liquid repellent film 3 does not exist.
  • the resin film 4 is formed in the area
  • the resin (resist) contained in the liquid resin used here is not removed by plasma etching performed for the purpose of removing silicon, which is the material of the semiconductor wafer 1, but by plasma ashing for subsequent mask removal.
  • a hydrocarbon-based resin that can be easily removed is used.
  • the resin film 4 is formed using a solution obtained by dissolving the hydrocarbon resin in a saturated hydrocarbon solvent. The concentration of the hydrocarbon-based resin in the solution affects not only the viscosity of the liquid resin but also the planar spread (mask shape) of the resin film 4 with respect to the liquid-repellent pattern. deep.
  • Various methods such as dipping, spin coating, dispensing, and inkjet can be used for forming the resin film 4.
  • FIG. 5 shows an enlarged view of the contact state between the liquid repellent film 3 and the resin film 4 after the resin film forming step.
  • the edges 3a on both sides in the width direction of the liquid repellent film 3 have a minute wavy shape (sawtooth shape), but the outline 4a (shown by a broken line in FIG. 5) of the resin film 4 in contact therewith is almost linear. Smooth lines. This is because the resin film 4 is liquid and has surface tension, and has a characteristic that it is difficult to follow the minute irregularities of the edge 3a by the action of the surface tension. This property is very convenient for making a mask with smooth edges.
  • a mask having an edge (smooth edge) corresponding to the outline 4a is formed.
  • the semiconductor wafer 1 on which the resin film 4 is formed is sent again to the baking process, and the semiconductor wafer 1 is heated to a temperature within the range of 40 ° C. to 70 ° C., thereby volatilizing the solvent of the resin film 4.
  • a mask 4m is formed on the back surface 1b, which is the surface to be processed (mask forming process), covering a region other than the region (the range of the liquid repellent film 3 set along the scribe line 1c) to be removed by etching by plasma treatment.
  • FIG. 6 is a sectional view of the resin film and the mask.
  • the solvent evaporates from the resin film 4, so that the mask thickness t3 is smaller than the resin film thickness t2.
  • the adjustment of the mask thickness t3 is performed by adjusting the film thickness t2 of the resin film 4, that is, by controlling the coating amount of the liquid resin.
  • the required mask thickness t3 is determined in consideration of etching resistance and ashing time.
  • the value of t3 is preferably in the range of 5 ⁇ m to 20 ⁇ m. Further, the relationship (shrinkage rate) between t2 and t3 can be obtained by experiments or the like.
  • the film thickness t2 of the resin film 4 necessary for obtaining the required mask thickness t3 is obtained from the shrinkage rate and the thickness t3.
  • the amount of liquid resin necessary for the film thickness t2 is also obtained by geometric calculation.
  • a process of dissolving the liquid repellent pattern formed by the liquid repellent film 3 with a solvent and removing it from the back surface 1b, which is the processing target surface, is performed (liquid repellent pattern removing process).
  • a solvent such as ketones, polyhydric alcohols, cyclic ethers, lactones, and esters is supplied to the back surface 1b after the mask is formed, and the resin component of the liquid repellent film 3 is dissolved together with the solvent. This is done by removing.
  • a solvent having a small difference from the SP value of the substance used for the liquid repellent film 3 is selected.
  • a method for removing the liquid repellent film 3 by supplying a solvent to the back surface 1b dipping, spin etching, spray injection, or the like can be used.
  • the liquid-repellent pattern removal step may be performed by plasma ashing using oxygen gas plasma. That is, the plasma of oxygen gas is irradiated from the back surface 1b side on the semiconductor wafer 1 after the mask formation process. Thereby, the liquid repellent film 3 and the mask 4m, both of which are organic substances, are ashed and removed by the ashing action of the oxygen gas plasma, but the thickness t3 of the mask 4m is sufficiently larger than the thickness t1 of the liquid repellent film 3. Therefore, even after the lyophobic film 3 is removed by ashing, the mask 4m remains on the back surface 1b with a sufficient film thickness and can function as a mask in etching using plasma.
  • etching for dicing is performed on the semiconductor wafer 1 by plasma treatment from the back surface 1b side, which is the processing target surface of the semiconductor wafer 1, until the protective sheet 2 is exposed (etching step).
  • the semiconductor wafer 1 is sent to the plasma processing apparatus, and the semiconductor wafer 1 is irradiated with the plasma P (FIG. 1E) of fluorine-based gas such as SF6 from the back surface 1b side.
  • the plasma P FOG. 1E
  • the semiconductor wafer 1 in a range exposed to the plasma P without being covered with the mask 4m on the back surface 1b is removed by the etching action of the plasma P to form an etching groove 1d, and the etching groove 1d is formed in the semiconductor wafer.
  • the semiconductor wafer 1 is divided into individual semiconductor chips 1e as shown in FIG. 1E.
  • the mask 4m having a smooth edge is formed, so that a smooth cut surface without unevenness is realized even at the dicing edge of the semiconductor chip 1e divided into pieces. Therefore, it is possible to suppress the occurrence of defects that reduce the reliability of the semiconductor chip, such as defects that are likely to occur when the cut surface is rough, that is, fine cracks caused by stress concentration in fine irregularities. .
  • a process for removing the mask 4m from the back surface 1b that is the processing target surface is performed on the semiconductor wafer 1 after the etching process is completed (mask removal process).
  • This mask removal is performed by ashing in which the resin film 4 containing a hydrocarbon-based resin as a component is incinerated by plasma of oxygen gas.
  • a method of mechanically peeling the mask 4m from the back surface 1b or a method of removing the wet mask with a chemical solution may be used.
  • the aggregate of the semiconductor chips 1e is sent to a die bonding apparatus, and each individual semiconductor chip 1e is held by a bonding head and taken out from a dicing sheet.
  • the liquid repellent liquid 3 is printed by printing the liquid repellent liquid on the portion to be etched.
  • the liquid repellent pattern is formed, a liquid resin is supplied to the processing target surface of the semiconductor wafer 1 on which the liquid repellent pattern is formed, and the thickness of the liquid repellent film 3 is applied to a region where the liquid repellent pattern is not formed.
  • a method of forming a mask 4m that covers a region other than the region to be removed by etching is formed by forming a thick resin film 4 and processing the semiconductor wafer on which the resin film 4 is formed in a baking process. Yes.
  • liquid repellent pattern in the above method does not require high positional accuracy and shape accuracy, it can be handled at low cost by existing technology using simple and inexpensive equipment. Therefore, a mask for etching by plasma treatment can be formed at a low cost without using a high-cost method such as a photolithography method or a laser irradiation method.
  • FIG. 2 is a process explanatory views of a method of manufacturing a semiconductor chip with a resin adhesive according to the second embodiment of the present invention.
  • FIG. 8 is an enlarged view of a liquid repellent pattern in the method of manufacturing a semiconductor chip with a resin adhesive according to the second embodiment of the present invention.
  • FIG. 9 is an enlarged cross-sectional view of a semiconductor wafer that is a target of plasma dicing in the method of manufacturing a semiconductor chip with a resin adhesive according to the second embodiment of the present invention.
  • 10A to 10D are process explanatory views showing a bonding method for a semiconductor chip with a resin adhesive manufactured by the method for manufacturing a semiconductor chip with a resin adhesive according to Embodiment 2 of the present invention.
  • a resin film formed for use as a mask for etching by plasma treatment in a semiconductor chip manufacturing method to which the substrate processing method shown in the first embodiment is applied is used for die bonding.
  • the example used as a resin adhesive layer for this is shown.
  • FIG. 7A to FIG. 9 the same components as those in the first embodiment are denoted by the same reference numerals, and only elements having different configurations are denoted by different reference numerals.
  • the liquid repellent pattern used in the second embodiment will be described.
  • a resin (liquid repellent) that exhibits liquid repellency with respect to a solvent contained in a liquid resin used for forming a resin adhesive layer described later is used.
  • the liquid repellent pattern is formed by printing a liquid repellent liquid in a predetermined pattern by transfer printing, screen printing, dispensing, ink jet or the like, and volatilizing the solvent component, as in the first embodiment.
  • thermosetting resin is used for the resin forming the resin adhesive layer.
  • a liquid resin obtained by dissolving a thermosetting resin in a solvent is applied to the surface to be processed of the substrate on which the above-described liquid repellent pattern is formed by a method such as dispensing, inkjet, spin coating or the like. Since the solvent of the liquid resin applied to the surface to be processed is repelled by the liquid repellent, only the region of the surface to be processed excluding the liquid repellent pattern portion is spread. Then, the substrate coated with the liquid resin is heated to volatilize the solvent component, and the thermosetting resin is semi-cured to form a resin adhesive layer.
  • the liquid repellent be a combination that exhibits liquid repellency with respect to the solvent contained in the liquid resin used for forming the resin adhesive layer.
  • the solvent must be selected to be compatible with the thermosetting resin. Therefore, if the thermosetting resin is an epoxy thermosetting resin (SP value 10.9), an alcohol solvent having an SP value of 10.0 to 11.9 is used as the solvent. In this case, acrylic resin (SP value 9.2), silicon resin (SP value 7.0), and fluorine resin (SP value 3.6) can be used as the liquid repellent.
  • FIG. 7A a semiconductor wafer 1 as a substrate is formed with a plurality of semiconductor chips on which integrated circuits (semiconductor devices) are formed, and an integrated circuit is formed on the circuit forming surface 1a on which the integrated circuits are formed on the semiconductor wafer 1.
  • a protective sheet 2 for protecting the circuit is attached.
  • the back surface 1b of the circuit forming surface 1a is thinned to a thickness of 100 ⁇ m or less by removing the surface layer by mechanical grinding in the thinning step of the previous step.
  • a scribe line 1c which is a boundary for dividing the semiconductor wafer 1 into individual semiconductor chips 1e.
  • a liquid repellent pattern is formed along the grid lines to be formed (liquid repellent pattern forming step). Since this liquid repellent pattern forming step is the same as that of the first embodiment, detailed description thereof is omitted.
  • a liquid resin for forming a resin adhesive layer is supplied to the back surface 1b of the semiconductor wafer 1 on which the liquid repellent pattern is formed by the liquid repellent film 3.
  • the liquid resin is repelled from the surface of the liquid repellent film 3 having liquid repellency and adheres only to the region where the liquid repellent film 3 does not exist.
  • a resin film 40 having a thickness t2 larger than the thickness t1 of the liquid repellent pattern is formed in a region where the liquid repellent pattern is not formed on the back surface 1b of the semiconductor wafer 1 (resin film forming step).
  • the liquid resin used here is not removed by plasma etching performed for the purpose of removing silicon, which is the material of the semiconductor wafer 1, and is further bonded by resin bonding in die bonding of the semiconductor chip after the semiconductor wafer 1 is divided.
  • An epoxy-based thermosetting resin that functions as a layer is selected.
  • Various methods such as dipping, spin coating, dispensing, and ink jet can be used for forming the resin film 40.
  • FIG. 8 shows an enlarged view of the vicinity of the liquid repellent film 3 on the back surface 1b after the resin film forming step.
  • the edges 3a on both sides in the width direction of the liquid repellent film 3 have a minute wavy shape (sawtooth shape), but the outline 40a (shown by a broken line in FIG. 8) of the resin film 40 in contact with the edge 3a is almost linear. Smooth lines. This is because the resin film 40 is liquid and has a surface tension, and has a characteristic that it is difficult to follow the minute irregularities of the edge 3a due to the action of the surface tension. This property is very convenient for making a mask with smooth edges. When the resin film 40 having the smooth outline 40a is processed in the subsequent baking process, a mask having an edge (smooth edge) corresponding to the outline 40a is formed.
  • the semiconductor wafer 1 on which the resin film 40 is formed is sent to a curing process, and the semiconductor wafer 1 is heated to a temperature of about 90 ° C.
  • the resin film 40 is semi-cured to a B stage state, and the resin adhesive layer 40m is formed (resin adhesive layer forming step).
  • the resin adhesive layer 40m covers a region other than the region (the range of the liquid repellent film 3 set along the scribe line 1c) that is removed by the etching by the plasma processing, Acts as a mask.
  • the thickness of the resin adhesive layer 40m is reduced by the amount of the solvent evaporated from the shape after application.
  • FIG. 9 is a cross-sectional view of the resin film and the resin adhesive layer. Since the solvent evaporates from the resin film 40 in the resin adhesive layer forming step, the thickness t5 of the resin adhesive layer 40m is thinner than the film thickness t4 of the resin film 40. For this reason, the adjustment of the thickness t5 of the resin adhesive layer 40m is performed by adjusting the thickness t4 of the resin film 40, that is, controlling the application amount of the liquid resin.
  • the required thickness t5 of the resin adhesive layer 40m is determined by the thickness of the semiconductor chip 1e to be bonded, the thickness of the adhesive layer after bonding, and the like.
  • the value of t5 is determined by the thickness of the adhesive layer for die-bonding the semiconductor chip 1e, and a range of 20 ⁇ m to 30 ⁇ m is a reasonable value. Further, the relationship (shrinkage rate) between t4 and t5 can be obtained by experiments or the like. Accordingly, the film thickness t4 of the resin film 40 necessary for obtaining the required thickness t5 of the resin adhesive layer 40m is obtained from the shrinkage rate and the thickness t5. When the film thickness t2 is obtained, the amount of liquid resin necessary for the film thickness t2 is also obtained by geometric calculation.
  • liquid repellent pattern removing step a process of dissolving the liquid repellent pattern by the liquid repellent film 3 with a solvent and removing it from the back surface 1b is performed (liquid repellent pattern removing step). Since this process is the same as the liquid repellent pattern removing process of the first embodiment, the description thereof is omitted.
  • the resin adhesive layer 40m is used as a mask to the semiconductor wafer 1 for dicing from the back surface 1b that is the processing target surface. Etching is performed (etching process).
  • the semiconductor wafer 1 is sent to the plasma processing apparatus, and the semiconductor wafer 1 is irradiated with the fluorine-based plasma P (FIG. 7E) such as SF6 from the back surface 1b side.
  • the fluorine-based plasma P FIG. 7E
  • the semiconductor wafer 1 in the range exposed to the plasma P without being covered with the resin adhesive layer 40m on the back surface 1b is removed by the etching action of the plasma P to form an etching groove 1d.
  • the semiconductor wafer 1 is divided into individual semiconductor chips 1e as shown in FIG. 7E.
  • the thermal action of the plasma P reaches the resin adhesive layer 40m.
  • the surface temperature of the resin adhesive layer 40m is the thermosetting of the selected epoxy resin. It is required to control the temperature conditions so as not to exceed the temperature (100 ° C. to 150 ° C.).
  • This temperature condition is controlled by appropriately adjusting the plasma processing conditions in the plasma processing apparatus to be used, for example, by adjusting the output of the high frequency power supply device, or circulating the cooling medium in the electrode portion on which the semiconductor wafer 1 to be processed is placed.
  • a method is used in which the temperature is controlled by cooling means such as to prevent the temperature of the semiconductor wafer 1 from rising beyond an appropriate range.
  • the semiconductor wafer 1 to which the protective sheet 2 for protecting the circuit forming surface 1a is attached is divided by plasma dicing, so that a plurality of semiconductors with resin adhesive layers are obtained.
  • a semiconductor chip assembly 10 divided into chips 1f is completed.
  • the semiconductor chip 1f with a resin adhesive layer has a configuration in which a resin adhesive layer 40m for die bonding is provided on the back surface 1b of the semiconductor chip 1e.
  • Each semiconductor chip 1f with a resin adhesive layer is formed from the semiconductor chip assembly 10. It is taken out individually and becomes the object of bonding to the substrate.
  • a semiconductor chip assembly 10 in a state where a plurality of semiconductor chips 1f with a resin adhesive layer are held on a protective sheet 2 is a wafer having a configuration in which a holding sheet 11 is extended on an annular wafer ring 12a. It is held by the jig 12. That is, the semiconductor chip assembly 10 is held by the wafer jig 12 by attaching the resin adhesive layer 40 m to the holding sheet 11 with the protective sheet 2 as the upper surface side.
  • the protective sheet 2 is peeled from the semiconductor chip assembly 10 so that each semiconductor chip 1f with a resin adhesive layer is exposed with the circuit formation surface 1a of the semiconductor chip 1e facing upward. It becomes. Then, the semiconductor chip assembly 10 is sent to the die bonding apparatus in this state, and the wafer ring 12a is held by the wafer holding mechanism 13 of the die bonding apparatus as shown in FIG. The semiconductor chip 1f can be taken out.
  • the bonding tool 14 and the ejector device 15 are aligned with the semiconductor chip 1f with the resin adhesive layer to be taken out, and the ejector pins 16 provided in the ejector device 15 are used for taking out the semiconductor chip 1f.
  • the semiconductor chip 1e is sucked and held by the bonding tool 14 while the semiconductor chip 1f with the resin adhesive layer is pushed up from below.
  • the bonding tool 14 has a built-in heating means, and the semiconductor chip 1f with a resin adhesive layer is heated to a predetermined temperature by being held by the bonding tool 14.
  • the bonding tool 14 that sucks and holds the semiconductor chip 1f with the resin adhesive layer moves to above the heating receiving portion 17 that holds the substrate 18 to be bonded.
  • the substrate 18 is heated to a predetermined temperature in advance by a heating mechanism (not shown) provided in the heating receiving portion 17.
  • a heating mechanism not shown
  • the semiconductor chip 1f with a resin adhesive layer is positioned at the bonding position, the bonding tool 14 is lowered, and the resin adhesive layer 40m is landed on the upper surface of the substrate 18.
  • the semiconductor chip 1 f with a resin adhesive layer is pressed with a predetermined pressure by the bonding tool 14, and the resin adhesive layer 40 m is pressed against the substrate 18.
  • the thermosetting reaction of the semi-cured resin adhesive layer 40m proceeds, and the semiconductor chip 1e is bonded to the substrate 18 by the thermosetting resin adhesive layer 40m.
  • the circuit formation surface of the semiconductor wafer 1 is formed.
  • a liquid repellent liquid is printed on the scribe line 1c that is the boundary of the semiconductor chip 1e on the back surface 1b that is the opposite side of 1a to form a liquid repellent pattern, and the back surface 1b of the semiconductor wafer 1 on which the liquid repellent pattern is formed.
  • a resin film 40 having a thickness larger than the thickness of the liquid repellent pattern is formed in a region where the liquid repellent pattern is not formed, and then the resin film 40 is semi-cured to form a resin.
  • the resin adhesive layer 40m is used as a mask for the semiconductor wafer 1. It is to adopt a method of performing etching from the back surface 1b side. Accordingly, a mask for etching using plasma treatment can be formed at low cost, and this mask can be used as the resin bonding layer 40m for die bonding.
  • an example in which the processing of dividing a semiconductor wafer as a substrate into individual semiconductor chips by plasma dicing is an object of the present invention, but the present invention is not limited to this.
  • the present invention can be applied to any form that is not intended to be processed and that requires mask formation along with etching by plasma treatment.
  • an application example in which through-hole processing on a semiconductor substrate is performed by etching using plasma and in the manufacturing process of MEMS (microelectromechanical system), a semiconductor process technology is applied to form a micro mechanical device using plasma.
  • MEMS microelectromechanical system
  • the present invention can be applied to various types of processing for a substrate such as an application example performed by etching and an application example for forming a circuit pattern in a transparent panel for display.
  • the substrate processing method and the semiconductor chip manufacturing method of the present invention are characterized in that a mask for etching by plasma can be formed at low cost, and a semiconductor wafer as a substrate is divided into individual semiconductors by plasma dicing. This is useful for processing various substrates such as processing to divide into chips.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Dicing (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

半導体ウェハをプラズマ処理を用いたエッチングによって個片の半導体チップに分割するプラズマダイシングに用いられるマスク形成において、裏面のエッチングの対象となる領域に撥液性の液体を印刷して撥液膜より成る撥液パターンを形成し、この撥液パターンが形成された裏面に液状の樹脂を供給して撥液膜の存在しない領域にこの撥液膜の厚みよりも厚い膜厚の樹脂膜を形成し、さらにこの樹脂膜を硬化させてエッチングにおいて除去される領域以外を覆うマスクを形成する方法を採用する。これによりフォトリソグラフィ法などの高コストの方法を用いることなく、エッチングのためのマスクを低コストで形成することができる。

Description

基板の加工方法および半導体チップの製造方法ならびに樹脂接着層付き半導体チップの製造方法
　本発明は、半導体ウェハなどの基板を対象としてこの基板を部分的に除去する加工を行う基板の加工方法およびこの基板の加工方法を応用した半導体チップの製造方法ならびに樹脂接着層付き半導体チップの製造方法に関する。
　電子機器の基板などに実装される半導体デバイスは、ウェハ状態で集積回路の形成が行われた個々の半導体装置から成る半導体チップを半導体ウェハから個片に分割することにより製造される。近年、半導体チップの薄化が進んで取り扱い難度が増大したのに伴い、半導体ウェハを切断して個片の半導体チップに分割するダイシングを、プラズマエッチングによって行うプラズマダイシングが提案されている。
　プラズマダイシングは、格子状の分割位置を示すスクライブライン以外の部位をレジスト膜のマスクによってマスキングした状態で、プラズマによって半導体ウェハをエッチングすることにより、半導体ウェハをスクライブラインに沿って切断するものである。そのため、プラズマダイシングに際しては、半導体ウェハにマスクを形成する工程が必要とされる。このマスク形成は、従来より感光性材料を用いてスクライブラインのパターンを転写するフォトリソグラフィ法（特許文献１参照）や、半導体ウェハの表面に形成されたマスク層においてスクライブラインの領域をレーザ光の照射により除去してマスクを形成する方法（特許文献２参照）によって行われていた。
　しかしながら上述の先行技術例には、いずれもマスク形成に高いコストを要する。すなわち、フォトリソグラフィ法は本来集積回路など高精度のパターンを目的とする手法であり、複雑な工程や高価な設備が必要なためコストが高くなることが避けがたい。またレーザ光によるマスク形成においては、レーザ光照射のための設備費用に起因して、低コストのマスク形成が困難であった。このようなマスク形成に多くの費用がかかることは、プラズマダイシングのみに限らず、プラズマによるエッチングを応用した各種の加工、例えば基板に貫通穴を設ける加工や、ＭＥＭＳ（微小電子機械システム）用の基板を対象とする加工、さらには表示用の透明パネルにおける集積回路の形成などの基板の加工方法においても共通するものであった。
特開２００４－１７２３６４号公報 特開２００５－１９１０３９号公報
　本発明は、プラズマ処理を用いたエッチングのためのマスクを低コストで形成することができる基板の加工方法およびこの基板の加工方法を応用した半導体チップの製造方法ならびに樹脂接着層付き半導体チップの製造方法を提供する。
　本発明の基板の加工方法は、プラズマ処理を用いたエッチングによって基板を部分的に除去する加工を行う基板の加工方法である。そして、基板の加工対象面においてエッチングによって除去される領域に撥液性の液体を印刷して撥液パターンを形成する撥液パターン形成工程と、撥液パターンが形成された基板の加工対象面に液状の樹脂を供給することにより、撥液パターンの形成されていない領域にこの撥液パターンの厚みよりも厚い膜厚の樹脂膜を形成する樹脂膜形成工程と、樹脂膜を硬化させてエッチングによって除去される領域以外を覆うマスクを前記加工対象面に形成するマスク形成工程と、マスク形成工程の後、撥液パターンを加工対象面から除去する撥液パターン除去工程と、撥液パターン除去工程の後、基板の加工対象面側よりプラズマ処理によってエッチングを行うエッチング工程と、エッチング工程終了後、マスクを加工対象面から除去するマスク除去工程とを含む。
　このような構成によれば、プラズマ処理を用いたエッチングに伴うマスク形成において、加工対象面のエッチングの対象となる領域に撥液性の液体を印刷して撥液パターンを形成し、この撥液パターンが形成された基板の加工対象面に液状の樹脂を供給して撥液パターンの形成されていない領域にこの撥液パターンの厚みよりも厚い膜厚の樹脂膜を形成し、さらにこの樹脂膜を硬化させてエッチングにおいて除去される領域以外を覆うマスクを形成する方法を採用することにより、フォトリソグラフィ法などの高コストの方法を用いることなく、プラズマ処理を用いたエッチングのためのマスクを低コストで形成することができる。
　本発明の半導体チップの製造方法は、回路形成面に複数の半導体装置を備えるとともにこの回路形成面を保護する保護シートが貼り付けられた半導体ウェハをプラズマ処理によるエッチングによって個々の半導体装置から成る半導体チップに分割する半導体チップの製造方法である。そして、半導体ウェハの回路形成面の反対側面である加工対象面において半導体チップの境界であるスクライブラインに撥液性の液体を印刷して撥液パターンを形成する撥液パターン形成工程と、撥液パターンが形成された半導体ウェハの加工対象面に液状の樹脂を供給することにより、撥液パターンの形成されていない領域にこの撥液パターンの厚みよりも厚い膜厚の樹脂膜を形成する樹脂膜形成工程と、樹脂膜を硬化させてエッチングによって除去される領域以外を覆うマスクを加工対象面に形成するマスク形成工程と、マスク形成工程の後、撥液パターンを加工対象面から除去する撥液パターン除去工程と、撥液パターン除去工程の後、加工対象面側から保護シートが露呈するまで、半導体ウェハに対して加工対象面側からエッチングを行うエッチング工程と、エッチング工程終了後、マスクを前記加工対象面から除去するマスク除去工程とを含む。
　このような構成によれば、半導体ウェハをプラズマ処理によるエッチングによって個々の半導体装置から成る半導体チップに分割する半導体チップの製造において、加工対象面のエッチングの対象となる領域に撥液性の液体を印刷して撥液パターンを形成し、この撥液パターンが形成された半導体ウェハの加工対象面に液状の樹脂を供給して撥液パターンの形成されていない領域にこの撥液パターンの厚みよりも厚い膜厚の樹脂膜を形成し、さらにこの樹脂膜を硬化させてエッチングにおいて除去される領域以外を覆うマスクを形成する方法を採用することにより、プラズマ処理を用いたエッチングのためのマスクを低コストで形成して、半導体チップを低コストで製造することができる。
　本発明の樹脂接着層付き半導体チップの製造方法は、回路形成面に複数の半導体装置を備えるとともにこの回路形成面を保護する保護シートが貼り付けられた半導体ウェハをプラズマ処理によるエッチングにより個々の半導体装置に分割するプラズマダイシングによって裏面にダイボンディングのための樹脂接着層を備えた樹脂接着剤付き半導体チップを製造する樹脂接着剤付き半導体チップの製造方法である。そして、半導体ウェハの回路形成面の反対側面である裏面において半導体チップの境界であるスクライブラインに撥液性の液体を印刷して撥液パターンを形成する撥液パターン形成工程と、撥液パターンが形成された半導体ウェハの前記裏面に液状の樹脂を供給することにより、撥液パターンの形成されていない領域にこの撥液パターンの厚みよりも厚い膜厚の樹脂膜を形成する樹脂膜形成工程と、樹脂膜を半硬化させて樹脂接着層を形成する樹脂接着層形成工程と、樹脂接着層形成工程の後、撥液パターンを前記裏面から除去する撥液パターン除去工程と、撥液パターン除去工程の後、裏面側から保護シートが露呈するまで、半導体ウェハに対して樹脂接着層をマスクとして裏面側からエッチングを行うエッチング工程とを含む。
　このような構成によれば、半導体ウェハをプラズマ処理によるエッチングによって個々の半導体装置から成る樹脂接着層付き半導体チップに分割する半導体チップの製造において、半導体ウェハの回路形成面の反対側面である裏面において半導体チップの境界であるスクライブラインに撥液性の液体を印刷して撥液パターンを形成し、この撥液パターンが形成された半導体ウェハの裏面に液状の樹脂を供給することにより、撥液パターンの形成されていない領域にこの撥液パターンの厚みよりも厚い膜厚の樹脂膜を形成し、次いでこの樹脂膜を半硬化させて樹脂接着層を形成して撥液パターンを裏面から除去した後に、半導体ウェハに対して樹脂接着層をマスクとして裏面側からエッチングを行う方法を採用することにより、プラズマ処理を用いたエッチングのためのマスクを低コストで形成するとともに、このマスクをダイボンディング用の樹脂接着層として用いることができる。
図１Ａは本発明の実施の形態１の基板の加工方法の工程説明図である。 図１Ｂは本発明の実施の形態１の基板の加工方法の工程説明図である。 図１Ｃは本発明の実施の形態１の基板の加工方法の工程説明図である。 図１Ｄは本発明の実施の形態１の基板の加工方法の工程説明図である。 図１Ｅは本発明の実施の形態１の基板の加工方法の工程説明図である。 図１Ｆは本発明の実施の形態１の基板の加工方法の工程説明図である。 図２は本発明の実施の形態１の基板の加工方法の対象となる半導体ウェハの平面図である。 図３は本発明の実施の形態１の基板の加工方法における撥液パターンの拡大図である。 図４は本発明の実施の形態１の基板の加工方法の対象となる半導体ウェハの拡大断面図である。 図５は本発明の実施の形態１の基板の加工方法における液状の樹脂と撥液パターンを示す拡大図である。 図６は本発明の実施の形態１の基板の加工方法における樹脂層とマスクの断面図である。 図７Ａは本発明の実施の形態２の樹脂接着剤付き半導体チップの製造方法の工程説明図である。 図７Ｂは本発明の実施の形態２の樹脂接着剤付き半導体チップの製造方法の工程説明図である。 図７Ｃは本発明の実施の形態２の樹脂接着剤付き半導体チップの製造方法の工程説明図である。 図７Ｄは本発明の実施の形態２の樹脂接着剤付き半導体チップの製造方法の工程説明図である。 図７Ｅは本発明の実施の形態２の樹脂接着剤付き半導体チップの製造方法の工程説明図である。 図７Ｆは本発明の実施の形態２の樹脂接着剤付き半導体チップの製造方法の工程説明図である。 図８は本発明の実施の形態２の樹脂接着剤付き半導体チップの製造方法における撥液パターンの拡大図である。 図９は本発明の実施の形態２の樹脂接着剤付き半導体チップの製造方法におけるプラズマダイシングの対象となる半導体ウェハの拡大断面図である。 図１０Ａは本発明の実施の形態２の樹脂接着剤付き半導体チップの製造方法によって製造された樹脂接着剤付き半導体チップのボンディング方法を示す工程説明図である。 図１０Ｂは本発明の実施の形態２の樹脂接着剤付き半導体チップの製造方法によって製造された樹脂接着剤付き半導体チップのボンディング方法を示す工程説明図である。 図１０Ｃは本発明の実施の形態２の樹脂接着剤付き半導体チップの製造方法によって製造された樹脂接着剤付き半導体チップのボンディング方法を示す工程説明図である。 図１０Ｄは本発明の実施の形態２の樹脂接着剤付き半導体チップの製造方法によって製造された樹脂接着剤付き半導体チップのボンディング方法を示す工程説明図である。
符号の説明
　１　　半導体ウェハ
　１ａ　　回路形成面
　１ｂ　　裏面（加工対象面）
　１ｃ　　スクライブライン
　１ｅ，１ｆ　　半導体チップ
　２　　保護シート
　３　　撥液膜
　４　　樹脂膜
　４ｍ　　マスク
　４０　　樹脂膜
　４０ｍ　　樹脂接着層
　Ｐ　　プラズマ
　（実施の形態１）
　図１Ａ～図１Ｆは本発明の実施の形態１の基板の加工方法の工程説明図である。図２は本発明の実施の形態１の基板の加工方法の対象となる半導体ウェハの平面図である。図３は本発明の実施の形態１の基板の加工方法における撥液パターンの拡大図である。図４は本発明の実施の形態１の基板の加工方法の対象となる半導体ウェハの拡大断面図である。図５は本発明の実施の形態１の基板の加工方法における液状の樹脂と撥液パターンを示す拡大図である。図６は本発明の実施の形態１の基板の加工方法における樹脂層とマスクの断面図である。
　まず、本実施の形態１で使用する撥液パターンとマスクについて説明する。撥液パターンとしては、後述のマスク形成に用いる液状の樹脂に含まれる溶媒に対して撥液性を発揮する樹脂（撥液剤）を使用する。撥液パターンの形成に際しては撥液剤を溶剤に溶かした液体（撥液性の液体）を転写印刷、スクリーン印刷、ディスペンス、インクジェット等により所定のパターンに印刷し、溶剤成分を揮発させることで撥液パターンは完成する。
　マスクには、フッ素系ガスのプラズマでは除去されず酸素または酸素を含むガスのプラズマでの除去（アッシング）が容易な樹脂（レジスト）を使用する。このような樹脂としては炭化水素系樹脂がある。マスクの形成に際してはレジストを溶媒に溶かした液状の樹脂を前述の撥液パターンが形成された基板の加工対象面にディスペンス、インクジェット、スピンコートなどの方法により塗布する。加工対象面に塗布された液状の樹脂はその溶媒が撥液剤にはじかれるため、加工対象面のうち撥液パターンの部分を除いた領域のみに広がる。そして、ベーク工程にて液状の樹脂の溶媒を揮発させることでレジストを加工対象面に固着させる。これにより、液パターンによってパターンニングされたマスクが完成する。
　本発明では撥液剤がマスク形成に用いる液状の樹脂に含まれる溶媒に対して撥液性を発揮する組み合わせであることが必要である。加えて、溶媒にはレジストとなる樹脂と溶け合うものを選定しなければならない。一般に２種類の化学物質は、それぞれの物質が持つＳＰ値（溶解度パラメータ）が近いほど溶け合いやすく、ＳＰ値が離れるほどはじき合うという性質を有している。従って、レジストが炭化水素系樹脂（ＳＰ値７．０～８．０）であれば溶媒にはＳＰ値が７．０～８．０の飽和炭化水素系溶媒を使用する。撥液剤と液状の樹脂で使用される溶媒には、各々のＳＰ値が相違する組み合わせ、好ましくはＳＰ値の差が１．０以上となるような組み合わせとなる物質を選定する。よって、溶媒が飽和炭化水素系溶媒（ＳＰ値７．０～８．０）であれば、撥液剤としてはアクリル系樹脂（ＳＰ値９．２），フッ素系樹脂（ＳＰ値３．６）を使用することができる。またＳＰ値が８．０の飽和炭化水素系溶媒を使用する場合は撥液剤としてシリコン系樹脂（ＳＰ値７．０）を使用することもできる。
　このように液状の樹脂で使用される溶媒に対してＳＰ値が１．０以上異なる物質を撥液剤として使用することによって撥液パターン以外の加工対象面にマスク形成に用いる液状の樹脂を容易に配置することができる。
　次に基板の加工方法について、図１Ａ～図１Ｆに沿って各図を参照しながら説明する。この基板の加工方法は、プラズマ処理を用いたエッチングによって基板を構成する材質を部分的に除去する加工を行うものである。ここでは、基板の加工例として、スクライブラインによって複数の半導体装置に区画された半導体ウェハを基板とし、プラズマを用いたエッチングによってスクライブラインの部分を部分的に除去することにより、この半導体ウェハを個片の半導体チップに分割するプラズマダイシングの例を示している。すなわち本実施の形態１には、回路形成面に複数の半導体装置を備えるとともに、この回路形成面を保護する保護シートが貼り付けられた半導体ウェハをプラズマ処理によるエッチングによって個々の半導体装置から成る半導体チップに分割する半導体チップの製造方法が示されている。
　図１Ａにおいて、基板としての半導体ウェハ１には集積回路（半導体装置）が形成された半導体チップが複数作り込まれている。半導体ウェハ１において集積回路が形成された回路形成面１ａには、集積回路を保護するための保護シート２が貼着されている。回路形成面１ａの反対側の裏面１ｂは、前工程の薄化工程において機械研削によって表面層が除去されて、１００μｍ以下の厚みまで薄化されている。
　次いで図１Ｂに示すように、半導体ウェハ１の裏面１ｂ（基板においてエッチングの対象となる加工対象面に相当）において、半導体ウェハ１を個々の半導体チップ１ｅに区分するスクライブライン１ｃ（図２参照）に相当する格子線に沿って撥液パターンを形成する（撥液パターン形成工程）。この撥液パターン形成工程は、撥液性の液体を加工対象面に所定のパターンで印刷する印刷工程と、印刷された撥液性の液体の溶剤成分を揮発させて撥液剤を加工対象面上に固着して撥液膜３を形成するベーク工程を含む。印刷工程では、転写印刷、スクリーン印刷、ディスペンスおよびインクジェットなど、撥液性液体を線状に供給可能な方法が用いられる。すなわち、図３に示すように、区分幅Ｂ（５０μｍ～６０μｍ程度）のダイシング代を見込んで設定されたスクライブライン１ｃの幅範囲内に、撥液膜３となる液体を、印刷幅ｂ（２０μｍ程度）でスクライブライン１ｃの格子形状に沿って印刷する。このとき、撥液膜３の幅方向の位置としては、スクライブライン１ｃの区分幅Ｂの範囲内に撥液膜３が収まっていればよいことから、±２０μｍ程度の幅方向の位置誤差が許容される。また撥液膜３の幅方向の両側のエッジ３ａの直線性も高い直線精度は必要とされず、幾分かの波打ち形状となっていても差し支えない。印刷工程の後、半導体ウェハ１はベーク工程に送られ、ここで４０℃～５０℃程度に加熱されることにより、撥液剤が裏面１ｂに固着した撥液膜３が形成される。図４に示すように、撥液膜３の厚みｔ１は０．１μｍ～２μｍ程度となる。さらにベーク工程を真空状態で行うとベーク温度が低温化でき、印刷幅ｂの拡大を防ぐことができる。なお、印刷工程中に溶剤成分が揮発してしまうような場合はベーク工程を行う必要はない。
　次いで図１Ｃ、図１Ｄに示すように、撥液膜３によって撥液パターンが形成された半導体ウェハ１の加工対象面である裏面１ｂに、マスク形成のための液状の樹脂を供給する。このとき、液状の樹脂は撥液性を有する撥液膜３の表面から撥かれ、撥液膜３が存在しない領域にのみ付着する。これにより、半導体ウェハ１の裏面１ｂにおいて撥液パターンの形成されていない領域に樹脂膜４が形成される（樹脂膜形成工程）。ここで用いられる液状の樹脂に含まれる樹脂（レジスト）には、半導体ウェハ１の材質であるシリコンを除去する目的で行われるプラズマエッチングによっては除去されず、後のマスク除去のためのプラズマアッシングによって容易に除去可能な炭化水素系の樹脂が用いられる。そして樹脂膜４の形成には、この炭化水素系の樹脂を飽和炭化水素系の溶媒に溶解した溶液を用いる。溶液中の炭化水素系の樹脂の濃度は、液状の樹脂の粘度のみならず、撥液パターンに対する樹脂膜４の平面的な広がり具合（マスクの形状）にも影響を及ぼす為適切に調整しておく。樹脂膜４の形成には、ディッピング、スピンコート、ディスペンス、インクジェットなど、各種の方法を用いることができる。
　図５は樹脂膜形成工程後の撥液膜３と樹脂膜４の接触状態を拡大して示している。撥液膜３の幅方向の両側のエッジ３ａは微小な波打ち形状（鋸歯形状）となっているが、これに接する樹脂膜４の輪郭４ａ（図５にて破線で図示）はほぼ直線的で滑らかな線となる。これは、樹脂膜４は液状で表面張力を有するためであり、表面張力の作用でエッジ３ａの微小な凹凸に追従しにくいという特性を有するからである。この特性は滑らかなエッジを有するマスクを作成するには非常に好都合である。なめらかな輪郭４ａを有する樹脂膜４をこの後のベーク工程で処理すると輪郭４ａに対応するエッジ（滑らかなエッジ）を備えたマスクが形成される。次いで、樹脂膜４が形成された半導体ウェハ１は再度ベーク工程に送られ、４０℃～７０℃の範囲内の温度に半導体ウェハ１が加熱されることにより、樹脂膜４の溶媒を揮発させてプラズマ処理によるエッチングにおいて除去される領域（スクライブライン１ｃに沿って設定された撥液膜３の範囲）以外を覆うマスク４ｍを、加工対象面である裏面１ｂに形成する（マスク形成工程）。
　図６は樹脂膜とマスクの断面図である。マスク形成工程では樹脂膜４から溶媒が蒸発するため、マスクの厚さｔ３は樹脂膜の厚さｔ２よりも薄くなる。このため、マスクの厚さｔ３の調整は、樹脂膜４の膜厚ｔ２の調整、すなわち液状の樹脂の塗布量の制御で行われる。必要とされるマスクの厚さｔ３は耐エッチング性とアッシングの作業時間を考慮して決める。本実施の形態において、ｔ３の値は５μｍ～２０μｍの範囲が好ましい。また、ｔ２とｔ３の関係（収縮率）は実験等で求めることができる。従って、必要とされるマスクの厚さｔ３を得るために必要な樹脂膜４の膜厚ｔ２は、収縮率と厚さｔ３より求める。膜厚ｔ２が求まるとそれに必要な液状の樹脂の量も幾何学的な計算で求まる。
　マスク形成工程の後、溶剤によって撥液膜３による撥液パターンを溶解させて加工対象面である裏面１ｂから除去する処理が行われる（撥液パターン除去工程）。この処理は、ケトン類、多価アルコール類、環式エーテル類、ラクトン類、エステル類などの溶剤をマスク形成後の裏面１ｂに供給して、撥液膜３の樹脂成分を溶解させて溶剤とともに除去することにより行われる。このとき用いる溶剤としては、撥液膜３に用いられた物質のＳＰ値との差が小さいものが選定される。溶剤を裏面１ｂに供給して撥液膜３を除去する方法としては、ディッピング、スピンエッチ、スプレー噴射などを用いることができる。
　なお、撥液パターン除去工程を酸素ガスのプラズマを用いたプラズマアッシングによって行ってもよい。すなわち、マスク形成工程後の半導体ウェハ１を対象として、裏面１ｂ側から酸素ガスのプラズマを照射する。これにより、いずれも有機物である撥液膜３やマスク４ｍは酸素ガスのプラズマのアッシング作用によって灰化して除去されるが、マスク４ｍの厚さｔ３は撥液膜３の厚みｔ１よりも十分大きいことから、撥液膜３がアッシングによって除去された後においてもなお、マスク４ｍは十分な膜厚で裏面１ｂに残存し、プラズマを用いたエッチングにおけるマスクとしての機能を果たすことができる。
　この撥液パターン除去工程の後、半導体ウェハ１の加工対象面である裏面１ｂ側より、保護シート２が露呈するまで半導体ウェハ１に対してプラズマ処理によってダイシングのためのエッチングを行う（エッチング工程）。すなわち半導体ウェハ１はプラズマ処理装置に送られ、裏面１ｂ側から半導体ウェハ１に対してＳＦ６などのフッ素系ガスのプラズマＰ（図１Ｅ）を照射する。これにより、裏面１ｂにおいてマスク４ｍによって覆われずにプラズマＰに対して曝露された範囲の半導体ウェハ１がプラズマＰのエッチング作用によって除去されてエッチング溝１ｄが形成され、このエッチング溝１ｄが半導体ウェハ１の全厚み範囲を貫通することにより、図１Ｅに示すように、半導体ウェハ１は個片の半導体チップ１ｅに分割される。
　このプラズマＰによるエッチングにおいては、スムーズなエッジを有するマスク４ｍが形成されることから、個片に分割された半導体チップ１ｅのダイシングエッジにおいても凹凸のないスムーズな切断面が実現される。したがって、切断面が粗い形状である場合に発生しやすい不具合、すなわち微細な凹凸における応力集中に起因して生じる微細なクラックなど、半導体チップの信頼性を低下させる欠陥の発生を抑制することができる。
　そして、図１Ｆに示すように、エッチング工程終了後の半導体ウェハ１に対して、マスク４ｍを加工対象面である裏面１ｂから除去するための処理が行われる（マスク除去工程）。このマスク除去は、炭化水素系の樹脂を成分とする樹脂膜４を酸素ガスのプラズマによって灰化して除去するアッシングによって行われる。もちろんマスク除去において、マスク４ｍを裏面１ｂから機械的に剥離する方法や、薬液による湿式マスク除去などの方法を用いてもよい。マスク除去後の半導体ウェハ１、すなわち保護シート２によって回路形成面１ａ側を貼着保持された複数の半導体チップ１ｅは、裏面１ｂ側をダイシングシートに貼着させて転写される。そしてこの状態の半導体チップ１ｅから保護シート２を剥離させることにより、個片の半導体チップ１ｅを裏面１ｂ側からダイシングシートによって保持した状態の半導体チップ１ｅの集合体が完成する。この半導体チップ１ｅの集合体はダイボンディング装置に送られ、各個片の半導体チップ１ｅは、ボンディングヘッドによって保持されて、ダイシングシートから取り出される。
　上記説明したように、本実施の形態１に示すプラズマダイシングにおいては、プラズマ処理を用いたエッチングに伴うマスク形成において、エッチングの対象となる部分に撥液性の液体を印刷して撥液膜３の撥液パターンを形成し、この撥液パターンが形成された半導体ウェハ１の加工対象面に液状の樹脂を供給して、撥液パターンの形成されていない領域にこの撥液膜３の厚みよりも厚い膜厚の樹脂膜４を形成し、さらにこの樹脂膜４が形成された半導体ウェハをベーク工程で処理することによりエッチングにおいて除去される領域以外を覆うマスク４ｍを形成する方法を採用している。上述方法における撥液パターンには高い位置精度や形状精度は必要とされないことから、簡便・安価な設備を用いた既存技術によって低コストで対応が可能である。したがって、フォトリソグラフィ法やレーザ照射による方法など高コストの方法を用いることなく、プラズマ処理によるエッチングのためのマスクを低コストで形成することができる。
　（実施の形態２）
　図７Ａ～図７Ｆは本発明の実施の形態２の樹脂接着剤付き半導体チップの製造方法の工程説明図である。図８は本発明の実施の形態２の樹脂接着剤付き半導体チップの製造方法における撥液パターンの拡大図である。図９は本発明の実施の形態２の樹脂接着剤付き半導体チップの製造方法におけるプラズマダイシングの対象となる半導体ウェハの拡大断面図である。図１０Ａ～図１０Ｄは本発明の実施の形態２の樹脂接着剤付き半導体チップの製造方法によって製造された樹脂接着剤付き半導体チップのボンディング方法を示す工程説明図である。
　本実施の形態２においては、実施の形態１に示す基板の加工方法を応用した半導体チップの製造方法において、プラズマ処理によるエッチングのためのマスクとして用いるために形成される樹脂膜を、ダイボンディングのための樹脂接着層として用いる例を示している。なお図７Ａ～図９においては、実施の形態１と同様構成の要素には同一の符号を付し、構成を異にする要素にのみ異なる符号を付して区別している。
　まず、本実施の形態２で使用する撥液パターンについて説明する。撥液パターンとしては、後述の樹脂接着層形成に用いる液状の樹脂に含まれる溶媒に対して撥液性を発揮する樹脂（撥液剤）を使用する。撥液パターンは、実施の形態１と同様に撥液性の液体を転写印刷、スクリーン印刷、ディスペンス、インクジェット等により所定のパターンに印刷し、溶剤成分を揮発させて形成する。
　樹脂接着層を形成する樹脂には、エポキシ系等の熱硬化性樹脂を使用する。樹脂接着層の形成に際しては熱硬化性樹脂を溶媒に溶かした液状の樹脂を前述の撥液パターンが形成された基板の加工対象面にディスペンス、インクジェット、スピンコートなどの方法により塗布する。加工対象面に塗布された液状の樹脂はその溶媒が撥液剤にはじかれるため、加工対象面のうち撥液パターンの部分を除いた領域のみに広がる。そして、液状の樹脂が塗布された基板を加熱して溶剤成分を揮発させると共に熱硬化性樹脂を半硬化させて樹脂接着層を形成する。
　本発明では撥液剤が樹脂接着層形成に用いる液状の樹脂に含まれる溶媒に対して撥液性を発揮する組み合わせであることが必要である。加えて、溶媒には熱硬化性樹脂と溶け合うもの選定しなければならない。従って、熱硬化性樹脂がエポキシ系の熱硬化性樹脂（ＳＰ値１０．９）であれば溶媒にはＳＰ値が１０．０～１１．９のアルコール系溶媒を使用する。また、この場合の撥液剤としてはアクリル系樹脂（ＳＰ値９．２），シリコン系樹脂（ＳＰ値７．０），フッ素系樹脂（ＳＰ値３．６）を使用することができる。
　次に樹脂接着剤付き半導体チップの製造方法について、図７Ａ～図７Ｆに沿って各図を参照しながら説明する。図７Ａにおいて、基板としての半導体ウェハ１には集積回路（半導体装置）が形成された半導体チップが複数作り込まれており、半導体ウェハ１において集積回路が形成された回路形成面１ａには、集積回路を保護するための保護シート２が貼着されている。回路形成面１ａの裏面１ｂは、前工程の薄化工程において機械研削によって表面層が除去されて、１００μｍ以下の厚みまで薄化されている。
　次いで図７Ｂに示すように、半導体ウェハ１の回路形成面の反対面である裏面１ｂにおいて、半導体ウェハ１を個々の半導体チップ１ｅに区分する境界であるスクライブライン１ｃ（図２も参照）に相当する格子線に沿って撥液パターンを形成する（撥液パターン形成工程）。この撥液パターン形成工程は実施の形態１と同様であるので詳細な説明は省略する。
　次いで図７Ｃに示すように、撥液膜３によって撥液パターンが形成された半導体ウェハ１の裏面１ｂに、樹脂接着層形成のための液状の樹脂を供給する。このとき、図７Ｄに示すように、液状の樹脂は撥液性を有する撥液膜３の表面から撥かれ、撥液膜３が存在しない領域にのみ付着する。これにより、半導体ウェハ１の裏面１ｂにおいて撥液パターンの形成されていない領域に、この撥液パターンの厚みｔ１よりも厚い膜厚ｔ２の樹脂膜４０が形成される（樹脂膜形成工程）。
　ここで用いられる液状の樹脂は、半導体ウェハ１の材質であるシリコンを除去する目的で行われるプラズマエッチングによっては除去されず、さらに半導体ウェハ１が分割された後の半導体チップのダイボンディングにおいて樹脂接着層として機能するエポキシ系の熱硬化性樹脂が選定される。樹脂膜４０の形成には、ディッピング、スピンコート、ディスペンス、インクジェットなど、各種の方法を用いることができる。
　図８は、この樹脂膜形成工程後の裏面１ｂにおける撥液膜３の近傍の状態を拡大して示している。撥液膜３の幅方向の両側のエッジ３ａは微小な波打ち形状（鋸歯形状）となっているが、これに接する樹脂膜４０の輪郭４０ａ（図８にて破線で図示）はほぼ直線的で滑らかな線となる。これは、樹脂膜４０は液状で表面張力を有するためであり、表面張力の作用でエッジ３ａの微小な凹凸に追従しにくいという特性を有するからである。この特性は滑らかなエッジを有するマスクを作成するには非常に好都合である。なめらかな輪郭４０ａを有する樹脂膜４０をこの後のベーク工程で処理すると輪郭４０ａに対応するエッジ（滑らかなエッジ）を備えたマスクが形成される。
　次いで、樹脂膜４０が形成された半導体ウェハ１はキュア工程に送られ、９０℃程度の温度に半導体ウェハ１が加熱される。これにより、樹脂膜４０をＢステージ状態に半硬化させて、樹脂接着層４０ｍを形成する（樹脂接着層形成工程）。このとき、樹脂接着層４０ｍはプラズマ処理によるエッチングにおいて除去される領域（スクライブライン１ｃに沿って設定された撥液膜３の範囲）以外を覆う形態となっていることから、プラズマ処理によるエッチングにおけるマスクとして機能する。樹脂接着層４０ｍは塗布後の形状から溶媒が蒸発した分だけ厚みを減じる。
　図９は樹脂膜と樹脂接着層の断面図である。樹脂接着層形成工程では樹脂膜４０から溶媒が蒸発するため、樹脂接着層４０ｍの厚さｔ５は樹脂膜４０の膜厚ｔ４よりも薄くなる。このため、樹脂接着層４０ｍの厚さｔ５の調整は、樹脂膜４０の膜厚ｔ４の調整、すなわち液状の樹脂の塗布量の制御で行われる。必要とされる樹脂接着層４０ｍの厚さｔ５はボンディング対象である半導体チップ１ｅの厚さやボンディング後の接着剤層の厚さ等で決める。本実施の形態において、ｔ５の値は半導体チップ１ｅをダイボンディングする接着剤層の厚みより決められ、２０μｍ～３０μｍの範囲が妥当な値である。また、ｔ４とｔ５の関係（収縮率）は実験等で求めることができる。従って、必要とされる樹脂接着層４０ｍの厚さｔ５を得るために必要な樹脂膜４０の膜厚ｔ４は、収縮率と厚さｔ５より求める。膜厚ｔ２が求まるとそれに必要な液状の樹脂の量も幾何学的な計算で求まる。
　樹脂接着層形成工程の後、溶剤によって撥液膜３による撥液パターンを溶解させて裏面１ｂから除去する処理が行われる（撥液パターン除去工程）。この処理は実施の形態１の撥液パターン除去工程と同じであるので説明を省略する。
　この撥液パターン除去工程の後、半導体ウェハ１の裏面１ｂ側から保護シート２が露呈するまで、半導体ウェハ１に対して樹脂接着層４０ｍをマスクとして、加工対象面である裏面１ｂよりダイシングのためのエッチングを行う（エッチング工程）。すなわち半導体ウェハ１はプラズマ処理装置に送られ、裏面１ｂ側から半導体ウェハ１に対してＳＦ６などのフッ素系ガスのプラズマＰ（図７Ｅ）を照射する。これにより、裏面１ｂにおいて樹脂接着層４０ｍによって覆われずにプラズマＰに対して曝露された範囲の半導体ウェハ１がプラズマＰのエッチング作用によって除去されてエッチング溝１ｄが形成され、このエッチング溝１ｄが半導体ウェハ１の全厚み範囲を貫通することにより、図７Ｅに示すように、半導体ウェハ１は個片の半導体チップ１ｅに分割される。
　このプラズマＰによるエッチングにおいては、プラズマＰの熱作用が樹脂接着層４０ｍに及ぶ。前述のように、樹脂接着層４０ｍはＢステージの半硬化状態を保つことが求められるため、このプラズマ処理過程においては、樹脂接着層４０ｍの表面温度が、選定されているエポキシ系樹脂の熱硬化温度（１００℃～１５０℃）を超えないよう、温度条件を制御することが求められる。この温度条件の制御は、使用されるプラズマ処理装置におけるプラズマ処理条件、例えば高周波電源装置の出力を適正に調整することや、処理対象の半導体ウェハ１が載置される電極部内に冷却媒体を循環させるなどの冷却手段によって温度を制御し、半導体ウェハ１の温度が適正範囲を超えて上昇しないようにする方法などが用いられる。
　このプラズマダイシングにおいては、スムーズなエッジを有する樹脂接着層４０ｍ（マスク）が形成されることから、個片に分割された半導体チップ１ｅのダイシングエッジにおいても凹凸のないスムーズな切断面が実現される。したがって、切断面が粗い形状である場合に発生しやすい不具合、すなわち微細な凹凸における応力集中に起因して生じる微細なクラックなど、半導体チップの信頼性を低下させる欠陥の発生を抑制することができる。
　そしてこのエッチング工程が終了することにより、図７Ｆに示すように、回路形成面１ａを保護する保護シート２が貼り付けられた半導体ウェハ１をプラズマダイシングによって分割して、複数の樹脂接着層付き半導体チップ１ｆに分割した構成の半導体チップ集合体１０が完成する。樹脂接着層付き半導体チップ１ｆは、半導体チップ１ｅの裏面１ｂにダイボンディングのための樹脂接着層４０ｍを備えた構成となっており、それぞれの樹脂接着層付き半導体チップ１ｆは半導体チップ集合体１０から個別に取り出されて基板へのボンディング対象となる。
　この樹脂接着層付き半導体チップ１ｆのダイボンディングについて、図１０を参照して説明する。図１０Ａに示すように、複数の樹脂接着層付き半導体チップ１ｆを保護シート２に保持させた状態の半導体チップ集合体１０は、円環形状のウェハリング１２ａに保持シート１１を展張した構成のウェハ治具１２に保持される。すなわち、半導体チップ集合体１０は保護シート２を上面側にして樹脂接着層４０ｍを保持シート１１に貼着させることにより、ウェハ治具１２に保持される。
　次いで図１０Ｂに示すように、半導体チップ集合体１０から保護シート２を剥離させることにより、それぞれの樹脂接着層付き半導体チップ１ｆは、半導体チップ１ｅの回路形成面１ａを上向きにして露呈させた状態となる。そして半導体チップ集合体１０はこの状態で、ダイボンディング装置に送られ、図１０Ｃに示すように、ウェハリング１２ａがダイボンディング装置のウェハ保持機構１３によって保持されることにより、個別の樹脂接着層付き半導体チップ１ｆを取り出すことが可能な状態となる。
　樹脂接着層付き半導体チップ１ｆの取り出しに際しては、ボンディングツール１４およびエジェクタ装置１５を取り出し対象となる樹脂接着層付き半導体チップ１ｆの位置合わせし、エジェクタ装置１５に備えられたエジェクタピン１６によって取り出し対象の樹脂接着層付き半導体チップ１ｆを下方から突き上げながら、ボンディングツール１４によって半導体チップ１ｅを吸着保持する。ボンディングツール１４は加熱手段を内蔵しており、樹脂接着層付き半導体チップ１ｆはボンディングツール１４に保持されることにより所定温度まで加熱される。
　次いで樹脂接着層付き半導体チップ１ｆを吸着保持したボンディングツール１４はボンディングの対象となる基板１８を保持した加熱下受け部１７の上方へ移動する。基板１８は加熱下受け部１７に備えられた加熱機構（図示省略）によって予め所定温度まで加熱されている。そして、図１０Ｄに示すように、樹脂接着層付き半導体チップ１ｆをボンディング位置へ位置合わせしてボンディングツール１４を下降させ、樹脂接着層４０ｍを基板１８の上面に着地させる。次いでボンディングツール１４によって所定の加圧力で樹脂接着層付き半導体チップ１ｆを押圧して、樹脂接着層４０ｍを基板１８に押しつける。そしてこの状態を所定時間保持することにより、半硬化状態の樹脂接着層４０ｍの熱硬化反応が進行し、半導体チップ１ｅは熱硬化した樹脂接着層４０ｍによって基板１８に接着される。
　このように、本実施の形態２においては、半導体ウェハ１をプラズマ処理によるエッチングによって個々の半導体装置から成る樹脂接着層付き半導体チップ１ｆに分割する半導体チップの製造において、半導体ウェハ１の回路形成面１ａの反対側面である裏面１ｂにおいて半導体チップ１ｅの境界であるスクライブライン１ｃに撥液性の液体を印刷して撥液パターンを形成し、この撥液パターンが形成された半導体ウェハ１の裏面１ｂに液状の樹脂を供給することにより、撥液パターンの形成されていない領域にこの撥液パターンの厚みよりも厚い膜厚の樹脂膜４０を形成し、次いでこの樹脂膜４０を半硬化させて樹脂接着層４０ｍを形成して撥液パターンを裏面から除去した後に、半導体ウェハ１に対して樹脂接着層４０ｍをマスクとして裏面１ｂ側からエッチングを行う方法を採用するようにしている。これにより、プラズマ処理を用いたエッチングのためのマスクを低コストで形成するとともに、このマスクをダイボンディング用の樹脂接着層４０ｍとして用いることができる。
　なお本実施の形態１，２においては、基板としての半導体ウェハをプラズマダイシングによって個片の半導体チップに分割する加工を本発明の対象とする例を示しているが、本発明はこれに限定されるものではなく、基板を対象とした加工であってプラズマ処理によるエッチングに伴ってマスクの形成を必要とする形態であれば、本発明を適用することができる。例えば、半導体基板への貫通穴加工をプラズマを用いたエッチングにより行う適用例、ＭＥＭＳ（微小電子機械システム）の製造過程において、半導体プロセス技術を応用して微小なメカニカルデバイスの成形をプラズマを用いたエッチングにより行う適用例、表示用の透明パネルにおける回路パターンの形成のための適用例など、基板を対象とした各種の加工に本発明を適用することが可能である。
　本発明の基板の加工方法および半導体チップの製造方法は、プラズマによるエッチングのためのマスクを低コストで形成することができるという特徴を有し、基板としての半導体ウェハをプラズマダイシングによって個片の半導体チップに分割する加工など、各種の基板の加工に対して有用である。

Claims (3)

  1. プラズマ処理を用いたエッチングによって基板を部分的に除去する加工を行う基板の加工方法であって、
    　前記基板の加工対象面において前記エッチングによって除去される領域に撥液性の液体を印刷して撥液パターンを形成する撥液パターン形成工程と、
    　前記撥液パターンが形成された基板の前記加工対象面に液状の樹脂を供給することにより、前記撥液パターンの形成されていない領域に前記撥液パターンの厚みよりも厚い膜厚の樹脂膜を形成する樹脂膜形成工程と、
    　前記樹脂膜を硬化させて前記エッチングによって除去される領域以外を覆うマスクを前記加工対象面に形成するマスク形成工程と、
    　前記マスク形成工程の後、前記撥液パターンを前記加工対象面から除去する撥液パターン除去工程と、
    　前記撥液パターン除去工程の後、前記基板の加工対象面側よりプラズマ処理によってエッチングを行うエッチング工程と、
    　前記エッチング工程終了後、前記マスクを前記加工対象面から除去するマスク除去工程と、を含むことを特徴とする
    基板の加工方法。
  2. 回路形成面に複数の半導体装置を備えるとともに前記回路形成面を保護する保護シートが貼り付けられた半導体ウェハをプラズマ処理によるエッチングによって個々の半導体装置から成る半導体チップに分割する半導体チップの製造方法であって、
    　前記半導体ウェハの回路形成面の反対側面である加工対象面において半導体チップの境界であるスクライブラインに撥液性の液体を印刷して撥液パターンを形成する撥液パターン形成工程と、
    　前記撥液パターンが形成された半導体ウェハの前記加工対象面に液状の樹脂を供給することにより、前記撥液パターンの形成されていない領域に前記撥液パターンの厚みよりも厚い膜厚の樹脂膜を形成する樹脂膜形成工程と、
    　前記樹脂膜を硬化させて前記エッチングによって除去される領域以外を覆うマスクを前記加工対象面に形成するマスク形成工程と、
    　前記マスク形成工程の後、前記撥液パターンを前記加工対象面から除去する撥液パターン除去工程と、
    　前記撥液パターン除去工程の後、前記加工対象面側から前記保護シートが露呈するまで、前記半導体ウェハに対して前記加工対象面側からエッチングを行うエッチング工程と、
    　前記エッチング工程終了後、前記マスクを前記加工対象面から除去するマスク除去工程と、を含むことを特徴とする
    半導体チップの製造方法。
  3. 回路形成面に複数の半導体装置を備えるとともに前記回路形成面を保護する保護シートが貼り付けられた半導体ウェハをプラズマ処理によるエッチングにより個々の半導体装置に分割するプラズマダイシングによって裏面にダイボンディングのための樹脂接着層を備えた
    樹脂接着剤付き半導体チップを製造する樹脂接着剤付き半導体チップの製造方法であって、
    　前記半導体ウェハの回路形成面の反対側面である裏面において前記半導体チップの境界であるスクライブラインに撥液性の液体を印刷して撥液パターンを形成する撥液パターン形成工程と、
    　前記撥液パターンが形成された半導体ウェハの前記裏面に液状の樹脂を供給することにより、前記撥液パターンの形成されていない領域に前記撥液パターンの厚みよりも厚い膜厚の樹脂膜を形成する樹脂膜形成工程と、
    　前記樹脂膜を半硬化させて樹脂接着層を形成する樹脂接着層形成工程と、
    　前記樹脂接着層形成工程の後、前記撥液パターンを前記裏面から除去する撥液パターン除去工程と、
    　前記撥液パターン除去工程の後、前記裏面側から前記保護シートが露呈するまで、前記半導体ウェハに対して前記樹脂接着層をマスクとして前記裏面側からエッチングを行うエッチング工程とを含むことを特徴とする
    樹脂接着層付き半導体チップの製造方法。
PCT/JP2009/001277 2008-03-25 2009-03-24 基板の加工方法および半導体チップの製造方法ならびに樹脂接着層付き半導体チップの製造方法 WO2009119064A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US12/921,252 US8158494B2 (en) 2008-03-25 2009-03-24 Method for processing a substrate, method for manufacturing a semiconductor chip, and method for manufacturing a semiconductor chip having a resin adhesive layer
CN2009801100199A CN101978478B (zh) 2008-03-25 2009-03-24 基板的加工方法及半导体芯片的制造方法及带树脂粘接层的半导体芯片的制造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2008-077309 2008-03-25
JP2008077309 2008-03-25
JP2009-032174 2009-02-16
JP2009032174A JP2009260272A (ja) 2008-03-25 2009-02-16 基板の加工方法および半導体チップの製造方法ならびに樹脂接着層付き半導体チップの製造方法

Publications (1)

Publication Number Publication Date
WO2009119064A1 true WO2009119064A1 (ja) 2009-10-01

Family

ID=41113275

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2009/001277 WO2009119064A1 (ja) 2008-03-25 2009-03-24 基板の加工方法および半導体チップの製造方法ならびに樹脂接着層付き半導体チップの製造方法

Country Status (6)

Country Link
US (1) US8158494B2 (ja)
JP (1) JP2009260272A (ja)
KR (1) KR20110000637A (ja)
CN (1) CN101978478B (ja)
TW (1) TW201003769A (ja)
WO (1) WO2009119064A1 (ja)

Families Citing this family (80)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8642448B2 (en) 2010-06-22 2014-02-04 Applied Materials, Inc. Wafer dicing using femtosecond-based laser and plasma etch
TWI493633B (zh) * 2010-08-13 2015-07-21 Ineffable Cellular Ltd Liability Company 疊合方法與疊合用載具
KR101139964B1 (ko) * 2010-08-31 2012-04-30 신찬수 반도체 웨이퍼의 다이싱 방법
US9343365B2 (en) * 2011-03-14 2016-05-17 Plasma-Therm Llc Method and apparatus for plasma dicing a semi-conductor wafer
US8802545B2 (en) 2011-03-14 2014-08-12 Plasma-Therm Llc Method and apparatus for plasma dicing a semi-conductor wafer
USRE46339E1 (en) * 2011-03-14 2017-03-14 Plasma-Therm Llc Method and apparatus for plasma dicing a semi-conductor wafer
US8912077B2 (en) 2011-06-15 2014-12-16 Applied Materials, Inc. Hybrid laser and plasma etch wafer dicing using substrate carrier
US8557683B2 (en) 2011-06-15 2013-10-15 Applied Materials, Inc. Multi-step and asymmetrically shaped laser beam scribing
US8507363B2 (en) * 2011-06-15 2013-08-13 Applied Materials, Inc. Laser and plasma etch wafer dicing using water-soluble die attach film
US8598016B2 (en) * 2011-06-15 2013-12-03 Applied Materials, Inc. In-situ deposited mask layer for device singulation by laser scribing and plasma etch
US9129904B2 (en) 2011-06-15 2015-09-08 Applied Materials, Inc. Wafer dicing using pulse train laser with multiple-pulse bursts and plasma etch
US8859397B2 (en) 2012-07-13 2014-10-14 Applied Materials, Inc. Method of coating water soluble mask for laser scribing and plasma etch
US9252057B2 (en) 2012-10-17 2016-02-02 Applied Materials, Inc. Laser and plasma etch wafer dicing with partial pre-curing of UV release dicing tape for film frame wafer application
US9236305B2 (en) 2013-01-25 2016-01-12 Applied Materials, Inc. Wafer dicing with etch chamber shield ring for film frame wafer applications
TWI619165B (zh) 2013-03-14 2018-03-21 應用材料股份有限公司 以雷射及電漿蝕刻進行的基板切割所用的含非光可界定雷射能量吸收層的多層遮罩
US20150060401A1 (en) * 2013-08-29 2015-03-05 Corning Incorporated Method of edge coating a batch of glass articles
US9105710B2 (en) 2013-08-30 2015-08-11 Applied Materials, Inc. Wafer dicing method for improving die packaging quality
US9224650B2 (en) 2013-09-19 2015-12-29 Applied Materials, Inc. Wafer dicing from wafer backside and front side
EP2854186A1 (en) * 2013-09-26 2015-04-01 Seoul Semiconductor Co., Ltd. Light source module, fabrication method therefor, and backlight unit including the same
US9460966B2 (en) 2013-10-10 2016-10-04 Applied Materials, Inc. Method and apparatus for dicing wafers having thick passivation polymer layer
US9041198B2 (en) 2013-10-22 2015-05-26 Applied Materials, Inc. Maskless hybrid laser scribing and plasma etching wafer dicing process
JP2015103569A (ja) * 2013-11-21 2015-06-04 株式会社ディスコ デバイスチップの形成方法
US9312177B2 (en) 2013-12-06 2016-04-12 Applied Materials, Inc. Screen print mask for laser scribe and plasma etch wafer dicing process
US9299614B2 (en) 2013-12-10 2016-03-29 Applied Materials, Inc. Method and carrier for dicing a wafer
US9293304B2 (en) 2013-12-17 2016-03-22 Applied Materials, Inc. Plasma thermal shield for heat dissipation in plasma chamber
US9299611B2 (en) 2014-01-29 2016-03-29 Applied Materials, Inc. Method of wafer dicing using hybrid laser scribing and plasma etch approach with mask plasma treatment for improved mask etch resistance
US9236284B2 (en) 2014-01-31 2016-01-12 Applied Materials, Inc. Cooled tape frame lift and low contact shadow ring for plasma heat isolation
US8991329B1 (en) 2014-01-31 2015-03-31 Applied Materials, Inc. Wafer coating
WO2015130260A1 (en) * 2014-02-25 2015-09-03 Empire Technology Development Llc Gradient index (grin) backplane routing
US9076860B1 (en) 2014-04-04 2015-07-07 Applied Materials, Inc. Residue removal from singulated die sidewall
FR3019598B1 (fr) * 2014-04-04 2016-05-06 Eads Sogerma Dispositif de pre-assemblage de pieces avec interposition de mastic et procede de pre-assemblage
US8932939B1 (en) 2014-04-14 2015-01-13 Applied Materials, Inc. Water soluble mask formation by dry film lamination
US8912078B1 (en) 2014-04-16 2014-12-16 Applied Materials, Inc. Dicing wafers having solder bumps on wafer backside
US8912075B1 (en) 2014-04-29 2014-12-16 Applied Materials, Inc. Wafer edge warp supression for thin wafer supported by tape frame
US9159621B1 (en) 2014-04-29 2015-10-13 Applied Materials, Inc. Dicing tape protection for wafer dicing using laser scribe process
US9112050B1 (en) * 2014-05-13 2015-08-18 Applied Materials, Inc. Dicing tape thermal management by wafer frame support ring cooling during plasma dicing
US9034771B1 (en) * 2014-05-23 2015-05-19 Applied Materials, Inc. Cooling pedestal for dicing tape thermal management during plasma dicing
US9130057B1 (en) 2014-06-30 2015-09-08 Applied Materials, Inc. Hybrid dicing process using a blade and laser
US9093518B1 (en) 2014-06-30 2015-07-28 Applied Materials, Inc. Singulation of wafers having wafer-level underfill
US9349648B2 (en) 2014-07-22 2016-05-24 Applied Materials, Inc. Hybrid wafer dicing approach using a rectangular shaped two-dimensional top hat laser beam profile or a linear shaped one-dimensional top hat laser beam profile laser scribing process and plasma etch process
US9117868B1 (en) 2014-08-12 2015-08-25 Applied Materials, Inc. Bipolar electrostatic chuck for dicing tape thermal management during plasma dicing
US10622522B2 (en) * 2014-09-05 2020-04-14 Theodore Lowes LED packages with chips having insulated surfaces
US9281244B1 (en) 2014-09-18 2016-03-08 Applied Materials, Inc. Hybrid wafer dicing approach using an adaptive optics-controlled laser scribing process and plasma etch process
US11195756B2 (en) 2014-09-19 2021-12-07 Applied Materials, Inc. Proximity contact cover ring for plasma dicing
US9177861B1 (en) 2014-09-19 2015-11-03 Applied Materials, Inc. Hybrid wafer dicing approach using laser scribing process based on an elliptical laser beam profile or a spatio-temporal controlled laser beam profile
US9196536B1 (en) 2014-09-25 2015-11-24 Applied Materials, Inc. Hybrid wafer dicing approach using a phase modulated laser beam profile laser scribing process and plasma etch process
US9130056B1 (en) 2014-10-03 2015-09-08 Applied Materials, Inc. Bi-layer wafer-level underfill mask for wafer dicing and approaches for performing wafer dicing
US9673096B2 (en) * 2014-11-14 2017-06-06 Infineon Technologies Ag Method for processing a semiconductor substrate and a method for processing a semiconductor wafer
US9627259B2 (en) 2014-11-14 2017-04-18 Kabushiki Kaisha Toshiba Device manufacturing method and device
CN105609555B (zh) * 2014-11-14 2019-06-14 株式会社东芝 装置的制造方法
US9159624B1 (en) * 2015-01-05 2015-10-13 Applied Materials, Inc. Vacuum lamination of polymeric dry films for wafer dicing using hybrid laser scribing and plasma etch approach
US9355907B1 (en) 2015-01-05 2016-05-31 Applied Materials, Inc. Hybrid wafer dicing approach using a line shaped laser beam profile laser scribing process and plasma etch process
US9330977B1 (en) 2015-01-05 2016-05-03 Applied Materials, Inc. Hybrid wafer dicing approach using a galvo scanner and linear stage hybrid motion laser scribing process and plasma etch process
JP6738591B2 (ja) * 2015-03-13 2020-08-12 古河電気工業株式会社 半導体ウェハの処理方法、半導体チップおよび表面保護テープ
US9601375B2 (en) 2015-04-27 2017-03-21 Applied Materials, Inc. UV-cure pre-treatment of carrier film for wafer dicing using hybrid laser scribing and plasma etch approach
US9721839B2 (en) 2015-06-12 2017-08-01 Applied Materials, Inc. Etch-resistant water soluble mask for hybrid wafer dicing using laser scribing and plasma etch
US9478455B1 (en) 2015-06-12 2016-10-25 Applied Materials, Inc. Thermal pyrolytic graphite shadow ring assembly for heat dissipation in plasma chamber
JP6516125B2 (ja) * 2015-09-07 2019-05-22 パナソニックＩｐマネジメント株式会社 プラズマ処理方法および電子部品の製造方法
JP6492286B2 (ja) * 2015-09-25 2019-04-03 パナソニックＩｐマネジメント株式会社 素子チップの製造方法
JP6492288B2 (ja) * 2015-10-01 2019-04-03 パナソニックＩｐマネジメント株式会社 素子チップの製造方法
ES2930455T3 (es) * 2015-11-09 2022-12-13 Furukawa Electric Co Ltd Cinta de protección de superficie con máscara integrada
US9972575B2 (en) 2016-03-03 2018-05-15 Applied Materials, Inc. Hybrid wafer dicing approach using a split beam laser scribing process and plasma etch process
US9852997B2 (en) 2016-03-25 2017-12-26 Applied Materials, Inc. Hybrid wafer dicing approach using a rotating beam laser scribing process and plasma etch process
US10755986B2 (en) * 2016-03-29 2020-08-25 QROMIS, Inc. Aluminum nitride based Silicon-on-Insulator substrate structure
JP6637831B2 (ja) * 2016-04-28 2020-01-29 株式会社ディスコ デバイスの製造方法及び研削装置
US9793132B1 (en) 2016-05-13 2017-10-17 Applied Materials, Inc. Etch mask for hybrid laser scribing and plasma etch wafer singulation process
WO2018043611A1 (ja) * 2016-09-05 2018-03-08 シャープ株式会社 搬送具及びその搬送具を用いた有機ｅｌ表示装置の製造方法
JP6792106B2 (ja) * 2017-03-30 2020-11-25 スピードファム株式会社 ワークキャリア及びワークキャリアの製造方法
US11158540B2 (en) 2017-05-26 2021-10-26 Applied Materials, Inc. Light-absorbing mask for hybrid laser scribing and plasma etch wafer singulation process
US10363629B2 (en) 2017-06-01 2019-07-30 Applied Materials, Inc. Mitigation of particle contamination for wafer dicing processes
JP7173055B2 (ja) * 2018-02-01 2022-11-16 昭和電工マテリアルズ株式会社 部材接続方法及び接着テープ
US10535561B2 (en) 2018-03-12 2020-01-14 Applied Materials, Inc. Hybrid wafer dicing approach using a multiple pass laser scribing process and plasma etch process
US11355394B2 (en) 2018-09-13 2022-06-07 Applied Materials, Inc. Wafer dicing using hybrid laser scribing and plasma etch approach with intermediate breakthrough treatment
US10607889B1 (en) * 2018-09-19 2020-03-31 Semiconductor Components Industries, Llc Jet ablation die singulation systems and related methods
KR102706426B1 (ko) 2018-09-21 2024-09-12 삼성전자주식회사 기판 쏘잉 방법 및 반도체 칩의 싱귤레이션 방법
US11011424B2 (en) 2019-08-06 2021-05-18 Applied Materials, Inc. Hybrid wafer dicing approach using a spatially multi-focused laser beam laser scribing process and plasma etch process
US11342226B2 (en) 2019-08-13 2022-05-24 Applied Materials, Inc. Hybrid wafer dicing approach using an actively-focused laser beam laser scribing process and plasma etch process
US10903121B1 (en) 2019-08-14 2021-01-26 Applied Materials, Inc. Hybrid wafer dicing approach using a uniform rotating beam laser scribing process and plasma etch process
US11600492B2 (en) 2019-12-10 2023-03-07 Applied Materials, Inc. Electrostatic chuck with reduced current leakage for hybrid laser scribing and plasma etch wafer singulation process
JP7539045B2 (ja) * 2020-12-03 2024-08-23 パナソニックＩｐマネジメント株式会社 プラズマ処理方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004193305A (ja) * 2002-12-11 2004-07-08 Matsushita Electric Ind Co Ltd 半導体ウェハの切断方法および半導体ウェハの切断方法で使用される保護シート
JP2006120834A (ja) * 2004-10-21 2006-05-11 Disco Abrasive Syst Ltd ウェーハの分割方法
JP2007115778A (ja) * 2005-10-18 2007-05-10 Seiko Epson Corp 構造体の製造方法、構造体、およびデバイス

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3707481B2 (ja) * 2002-10-15 2005-10-19 セイコーエプソン株式会社 半導体装置の製造方法
JP4013745B2 (ja) 2002-11-20 2007-11-28 松下電器産業株式会社 プラズマ処理方法
JP2005191039A (ja) 2003-12-24 2005-07-14 Matsushita Electric Ind Co Ltd 半導体ウェハの処理方法
US8053171B2 (en) * 2004-01-16 2011-11-08 Semiconductor Energy Laboratory Co., Ltd. Substrate having film pattern and manufacturing method of the same, manufacturing method of semiconductor device, liquid crystal television, and EL television
US8383436B2 (en) * 2005-01-24 2013-02-26 Panasonic Corporation Manufacturing method for semiconductor chips, and semiconductor chip
EP1965615A4 (en) * 2005-12-22 2009-11-11 Murata Manufacturing Co MODULE HAVING AN INTEGRATED COMPONENT AND METHOD FOR MANUFACTURING SUCH A MODULE

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004193305A (ja) * 2002-12-11 2004-07-08 Matsushita Electric Ind Co Ltd 半導体ウェハの切断方法および半導体ウェハの切断方法で使用される保護シート
JP2006120834A (ja) * 2004-10-21 2006-05-11 Disco Abrasive Syst Ltd ウェーハの分割方法
JP2007115778A (ja) * 2005-10-18 2007-05-10 Seiko Epson Corp 構造体の製造方法、構造体、およびデバイス

Also Published As

Publication number Publication date
TW201003769A (en) 2010-01-16
KR20110000637A (ko) 2011-01-04
US20110014777A1 (en) 2011-01-20
CN101978478A (zh) 2011-02-16
JP2009260272A (ja) 2009-11-05
CN101978478B (zh) 2012-06-20
US8158494B2 (en) 2012-04-17

Similar Documents

Publication Publication Date Title
WO2009119064A1 (ja) 基板の加工方法および半導体チップの製造方法ならびに樹脂接着層付き半導体チップの製造方法
JP5246001B2 (ja) 基板の加工方法および半導体チップの製造方法ならびに樹脂接着層付き半導体チップの製造方法
JP5218238B2 (ja) 基板の加工方法および半導体チップの製造方法ならびに樹脂接着層付き半導体チップの製造方法
JP2019125723A (ja) 素子チップの製造方法
JP2008521214A (ja) 半導体ウエハの薄型化
JP2007281526A (ja) 半導体ウェハの処理方法
JP2013083704A (ja) マスク及びそれに使用するマスク用部材
JP6441181B2 (ja) インプリント用テンプレートおよびその製造方法、および半導体装置の製造方法
US11374149B2 (en) Method of manufacturing display device and source substrate structure
JP2003347524A (ja) 素子の転写方法、素子の配列方法及び画像表示装置の製造方法
JP6078741B2 (ja) 薄膜パターン形成方法及びマスク
JP2007139576A (ja) 半導体力学量センサの製造方法
JP2009259999A (ja) 熱硬化接着剤付き半導体チップの製造方法
CN107871659A (zh) 元件芯片的制造方法
JP5804457B2 (ja) マスク
US8778112B2 (en) Method for bonding thin film piece
JP2009130157A (ja) ダイアタッチフィルム付きの半導体装置の製造方法
JP4999801B2 (ja) エッチング方法
JP2009295900A (ja) 封止構造の製造方法
JP6775174B2 (ja) 素子チップの製造方法
JP2021005605A (ja) 素子チップの洗浄方法、素子チップの洗浄装置ならびに素子チップの製造方法
TWI712092B (zh) 具有標記圖案之基板及其製作方法，及半導體封裝元件的製作方法
JP2010135668A (ja) 電子素子の実装方法
JP2008124354A (ja) 半導体装置の製造方法
JP2020049755A (ja) 基板および液体吐出ヘッド用基板の製造方法

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200980110019.9

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 09725582

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 12921252

Country of ref document: US

ENP Entry into the national phase

Ref document number: 20107020959

Country of ref document: KR

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 09725582

Country of ref document: EP

Kind code of ref document: A1