JP2002009145A - Ｓｉｍｏｘ（酸素注入による分離）工程のために埋込み酸化膜厚さをパターン形成する方法 - Google Patents

Ｓｉｍｏｘ（酸素注入による分離）工程のために埋込み酸化膜厚さをパターン形成する方法

Info

Publication number
JP2002009145A
JP2002009145A JP2001136570A JP2001136570A JP2002009145A JP 2002009145 A JP2002009145 A JP 2002009145A JP 2001136570 A JP2001136570 A JP 2001136570A JP 2001136570 A JP2001136570 A JP 2001136570A JP 2002009145 A JP2002009145 A JP 2002009145A
Authority
JP
Japan
Prior art keywords
substrate
mask
buried oxide
annealing
implant
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001136570A
Other languages
English (en)
Other versions
JP3698359B2 (ja
Inventor
Guy Moshe Cohen
ガイ・モシュ・チェン
Devendra Kumar Sadana
デヴェンドラ・クマー・サダナ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JP2002009145A publication Critical patent/JP2002009145A/ja
Application granted granted Critical
Publication of JP3698359B2 publication Critical patent/JP3698359B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76243—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using silicon implanted buried insulating layers, e.g. oxide layers, i.e. SIMOX techniques

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Abstract

(57)【要約】 【課題】 パターン形成埋込み酸化膜を形成する方法を
提供すること。 【解決手段】 パターン形成埋込み酸化膜を形成する方
法は、基板への注入を実行するステップと、注入拡散を
制御するために基板の少なくとも一部分の上にマスクを
形成するステップと、基板をアニールして埋込み酸化物
を形成するステップとを含む。マスクは選択的にパター
ン形成することができる。マスクによって被覆された領
域には、アニーリング雰囲気に直接さらされた領域より
薄い埋込み酸化物ができる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体デバイスの
製造のための新規な技術に関し、さらに詳しくは、半導
体デバイスのためにパターン形成埋込み酸化膜（ＢＯ
Ｘ）を作製する方法に関する。
【０００２】
【従来の技術】ＳＯＩ（絶縁体上のシリコン）ウェハを
使用して製造される相補型金属酸化膜半導体（ＣＭＯ
Ｓ）回路は、ラッチアップが無く、寄生ドイレン・ソー
ス・キャパシタンスが低下し、浅い接合を形成し易く、
ソフト・エラーに対する耐性が向上するなど、従来のバ
ルクＣＭＯＳに勝る重要な利点を有する（例えばJ.P. C
olinge, Silicon-On-Insulator Technology: materials
to VLSI, 2nd Ed., Kluwer Academic Publishers, 199
7を参照されたい）。
【０００３】ＳＯＩウェハの用途はＣＭＯＳに限定され
ない。マイクロマシニング分野も、センサや断熱検出器
の製造にＳＯＩウェハを使用する。ＳＩＭＯＸ（酸素注
入による分離）は現在、ＳＯＩ（絶縁体上のシリコン）
ウェハの製造に使用される主要技術である。ＳＩＭＯＸ
ウェハは、埋込み酸化膜（ＢＯＸ）の上に浅薄なシリコ
ン層を有する。
【０００４】埋込みＳｉＯ2膜（ＢＯＸ）は、シリコン
・ウェハの表面の下に酸素イオンを注入し、次いでウェ
ハを高温でアニールすることによって形成される（例え
ば、一般的なアニール温度は約１３００℃ないし約１４
００℃である）。原子的に平坦なＳｉおよびＳｉＯ2界
面を持つ均一な連続したＢＯＸが形成される。酸素注入
中に、ウェハは一般的に約６００℃ないし約６５０℃に
加熱される。これは、注入中に注入損傷が「自己アニー
ル」することを可能にする。注入量によって、温度ウィ
ンドウは２００℃から約８００℃まで拡張することがで
きる。標準量（１０18ｃｍ-2など）の場合、約５００℃
より低い温度で注入を実行すると、トップＳｉ層は注入
損傷のため非晶質化し、Ｓｉオーバ層は、さらなるアニ
ール後に多結晶質のまま維持される。高電流注入装置を
使用すると、追加加熱無しでウェハ加熱が達成される。
低ビーム電流注入装置の場合、外部加熱とビーム電流加
熱の組合せを使用して、要求されるウェハ加熱が達成さ
れる。
【０００５】様々なＢＯＸ厚さのパターン形成ＢＯＸを
作製するための従来の努力は、主としてマスクを通して
酸素を注入することに的を絞っている。ＢＯＸ層は、酸
素原子が注入マスクによって遮蔽されないか部分的に遮
蔽される部分でのみ、形成される。しかし、この技術
は、幾つかの理由から不利である。例えば、マスクの端
縁領域の下に形成される高密度の欠陥（例えば主として
転位）がある。
【０００６】さらに、ウェハ製造の観点から、顧客から
出荷されたウェハにＳＩＭＯＸ注入用の顧客のマスクで
注入を行うより、「すぐにアニールできる状態のＳＩＭ
ＯＸウェハ」を出荷し、顧客がその上に顧客特有のマス
クをレイアウトできるようにする方が望ましい。
【０００７】さらに、注入マスクによって保護された領
域にはＢＯＸが形成されないので、１回の注入だけでデ
ジタル・パターン形成ＢＯＸを生成することができる。
２つのＢＯＸ厚さを持つＳＯＩウェハを得るためには、
補足マスクを使用する２回目の注入が必要である。した
がって、そのような工程のステップ数は増加し、よって
工程は面倒かつ複雑になる。
【０００８】さらに、従来の技術は、パターン形成ＢＯ
Ｘを得るために、２回のマスク注入を必要とする。１回
目の酸素注入の深さ位置と２回目の注入の深さ位置の位
置合わせは、埋込み酸化膜が薄い場合には特に、容易に
は達成されない。この問題を図１０および図１１に示
す。図１０は望ましいＢＯＸを示し、図１１は位置ずれ
ＢＯＸを示す。したがって、従来の技術では、第１ＢＯ
Ｘが必ずしも第２ＢＯＸに整合しない。
【０００９】
【発明が解決しようとする課題】従来の方法および構造
の上述およびその他の問題、弱点、および欠点に鑑み
て、本発明の目的は、パターン形成埋込み酸化膜（ＢＯ
Ｘ）を形成する方法を提供することである。
【００１０】別の目的は、高温アニーリング中にＢＯＸ
の厚さを調整することである。
【００１１】さらに別の目的は、選択的ＢＯＸ注入の必
要性をなくすことである。
【００１２】さらになお別の目的は、ＳＯＩ膜が端縁領
域における欠陥の密度に影響しないように、パターン形
成ＢＯＸを設けることである。
【００１３】
【課題を解決するための手段】本発明の第１態様では、
パターン形成埋込み酸化膜を形成する方法は、基板への
注入を実行し、注入拡散を制御するために基板の少なく
とも一部分の上にマスクを形成し、マスクをパターン形
成し、基板をアニールして埋込み酸化膜を形成すること
を含み、マスクによって被覆される領域は、アニーリン
グ雰囲気に直接さらされる領域より、埋込み酸化膜が薄
くなる。
【００１４】第２態様では、パターン形成埋込み酸化膜
の形成方法は、基板への注入を実行し、注入拡散を制御
するために基板の少なくとも一部分の上にマスクを形成
し、基板をアニールして埋込み酸化膜を形成することを
含み、マスクによって被覆される領域は、アニーリング
雰囲気に直接さらされる領域より埋込み酸化膜が薄くな
る。
【００１５】本発明の構造および方法の独特かつ非自明
な態様により、パターン形成ＢＯＸの厚さは、高温アニ
ーリング中に調整することができる。
【００１６】さらに、本発明の方法は、顧客／製品に特
定的な選択的ＢＯＸ注入の必要性をなくし、したがって
顧客に特定的な要求をウェハ製造工程から分離する。そ
の上、パターン形成ＢＯＸは連続酸素注入から生成され
るので、ＳＯＩ膜は、端縁領域の欠陥の密度に影響を及
ぼさない。さらに、本発明では、第１（例えば薄い）Ｂ
ＯＸおよび第２（例えば厚い）ＢＯＸは同一注入によっ
て生成されるので、第１ＢＯＸと第２ＢＯＸを整合させ
る必要性がない。
【００１７】さらになお、酸素注入量を限界水準にまで
減少させると、マスクで被覆された領域の下のＢＯＸを
完全にピンチ・オフさせることができる。これにより、
酸素注入中に遮蔽マスクを使用することなく、「デジタ
ルＢＯＸ」の作製が可能になる（図１０は、開放領域で
連続したＢＯＸが得られ、マスク領域の下で断続した
（ほとんどピンチ・オフした）ＢＯＸが得られた断面を
示す）。
【００１８】本発明は経験的に検証されており、パター
ン形成されたＳＩＭＯＸウェハの例を断面写真で示す。
【００１９】
【発明の実施の形態】今、図面を、特に図１ないし図１
０を参照すると、本発明による方法および構造の好適な
実施形態が示されている。
【００２０】第１実施形態 図１ないし図８、および図１０を参照しながら、本発明
に従ってパターン形成埋込み酸化膜を作製するための方
法の第１実施形態について、以下で説明する。
【００２１】図１を参照すると、最初に注入物３（例え
ば酸素、埋込み窒素膜を形成するための窒素、またはそ
れらの組合せ；例示の目的で、以下の説明では酸素を使
用する）が、約３０ＫｅＶないし約４００ＫｅＶ、より
好ましくは２１０ＫｅＶのエネルギおよび約６００℃な
いし６５０℃の間のウェハ温度を使用して、基板１（シ
リコン、シリコン−ゲルマニウム（ＳｉＧｅ）、シリコ
ンカーバイド（ＳｉＣ）等で形成される；例示の目的
で、以下の説明ではシリコン基板を使用する）に注入さ
れる。使用される一般的な注入酸素量は、１０18ｃｍ-2
または２×１０17ないし４×１０17ｃｍ-2の範囲であ
る。所望のＳＯＩおよびＢＯＸの厚さによって、他の注
入エネルギおよび酸素量を使用することができる。注入
領域は、図１に参照番号２で示す。
【００２２】その後、図２に示すように、高温アニーリ
ング中の酸素拡散を制御するためのマスクを堆積し、パ
ターン形成する。このマスクをアニール・マスクと呼
ぶ。そのようなマスクの典型的構造は、酸化物（例えば
厚さ５０ｎｍ）３の上に形成された１００ｎｍの窒化物
４の上に形成された５００ｎｍの低温酸化物（ＬＴＯ）
５の３層構造である。他の構成および厚さもまた、実施
可能である。
【００２３】マスクは、従来のフォトレジスト・リソグ
ラフィおよび反応性イオン・エッチング（ＲＩＥ）を使
用して、パターン形成される。マスク・パターン形成を
図３に示す。
【００２４】埋込み酸化膜（ＢＯＸ）を形成するため
に、ウェハは約１３００℃ないし約１４００℃のアニー
リング温度でアニールされる。アニーリングは、酸素を
約８％より多く、しかし一般的には２０％含むアルゴン
の雰囲気内で実行される。アニーリングにより、ＳＯＩ
層６が生成される。マスクによって被覆された領域に
は、アニーリング雰囲気に直接さらされる領域より薄い
ＢＯＸ７ができる。開放領域には厚いＢＯＸ８が形成さ
れる。例えば、薄いＢＯＸ７の典型的厚さは、約１０ｎ
ｍないし約１００ｎｍの範囲内であることが好ましく、
約４０ｎｍであることがより好ましい。対照的に、厚い
ＢＯＸ８の典型的厚さは、約１００ｎｍないし約４００
ｎｍの範囲内であることが好ましく、約１００ｎｍであ
ることがより好ましい。比較的厚いＢＯＸと比較的薄い
ＢＯＸの比は、用途によって異なることに注意された
い。同じことは、上述の好適なＢＯＸの厚さにも当ては
まる。アニールによって形成されたパターン形成ＢＯＸ
を図４に示す。
【００２５】図５は、第１実施形態による発明的方法５
００の流れ図を示し、これは図１ないし図４の処理ステ
ップを示している。
【００２６】具体的には、図５のステップ５０１で、基
板の少なくとも一部分（例えば、ブランク・シリコン・
ウェハの少なくとも一部分）に酸素注入が行われる。
【００２７】ステップ５０２では、アニーリング中の酸
素拡散を制御するために、基板上にマスクが形成され
る。
【００２８】ステップ５０３で、マスクがパターン形成
され、ステップ５０４で、高温（例えば、約１３００℃
ないし約１４００℃の間の温度で）アニーリングが行わ
れて、絶縁体上のシリコン層が生成される。マスクによ
って被覆された領域には、アニーリング雰囲気に直接さ
らされた領域より薄い埋込み酸化膜ができる。
【００２９】横方向の酸素拡散は、得られる最小パター
ン形成ＢＯＸ領域を制限することがあることに注意され
たい。すなわち、マスクされた領域では、アニーリング
雰囲気からの酸素がシリコン内へ拡散することが阻止さ
れる。しかし、雰囲気からマスクされたシリコン内への
酸素の横方向拡散のため、マスクの端縁には遷移領域が
ある。遷移領域の大きさは、拡散特性距離によって決定
される。この特性距離は、主としてアニール温度および
酸素濃度に依存する。マスクされた領域が拡散距離より
小さければ、マスキングはＢＯＸへの酸素供給を阻止す
るのに有効ではなく、マスクの下にはより厚いＢＯＸが
得られる。
【００３０】本発明の第１実施形態の方法により、高温
アニーリング中にパターンＢＯＸの厚さを調整すること
ができる。また、顧客／製品特定的な選択的ＢＯＸ注入
の必要が無く、したがって、顧客特定的な要求がウェハ
製造工程から分離される。さらに、パターン形成ＢＯＸ
は連続酸素注入から生成されるので、ＳＯＩ膜は、端縁
領域における欠陥密度に影響を及ぼさない。
【００３１】実際、従来の方法（例えば、遮蔽マスクを
用いて酸素の選択的注入に基づいてパターン形成ＢＯＸ
を生成する）に比べた本発明の利点を、表１に明瞭に示
す。
【表１】
【００３２】第２実施形態 図９を参照しながら、本発明の第２実施形態を以下で説
明する。
【００３３】具体的には、上述の第１実施形態の工程の
１つの欠点は、ＳＯＩの頂面が平坦でないことである。
状況によっては、これは望ましくないかもしれない。し
たがって、平坦化された表面を希望する場合、図９に示
すように、本発明の方法９００の第２実施形態を利用す
ることができる。第２実施形態は、第１実施形態が実行
された後で実行されることに注意されたい。
【００３４】すなわち、ステップ９０１で、アニール・
マスクを剥離する（例えば、好ましくは選択的エッチン
グによって）。例えば、窒化物マスクは、リン酸（Ｈ3
ＰＯ4）によって剥離することができ、ＬＴＯおよびパ
ッド酸化物はフッ化水素酸（ＤＨＦ １０：１）で剥離
される。
【００３５】次いで、ステップ９０２で、シリコンをエ
ピタキシャル成長させる。このエピタキシャル成長工程
により、充分に厚い膜が成長すると、全てのトレンチが
充填される。そのような厚さは、平坦化しなければなら
ないトポグラフィに依存する。例えば、シリコン・エピ
タキシは一般的に、表面段差を減少または完全に除去す
る傾向がある。膜の堆積をどのくらい厚くすべきかは、
トレンチの寸法に非常に大きく依存する。また、最初に
ＣＭＰによって平坦化し、後でやっとエピタキシを適用
して、所望のＳＯＩの厚さを得ることも可能である。
【００３６】ステップ９０３で、シリコンの表面を、例
えば化学機械研磨（ＣＭＰ）によって研磨する。
【００３７】最後に、ステップ９０４で、ＳＯＩを酸化
によって希望の厚さ（例えば、希望の用途によって異な
る）まで薄くし、次いで酸化物を剥離する。
【００３８】したがって、第２実施形態により、多くの
用途に望ましい平坦化表面が生成される。
【００３９】本発明を幾つかの好適な実施形態の点から
説明したが、本発明が請求の範囲に記載する発明の精神
および範囲内で変更を加えて実施できることを、当業者
は理解されるであろう。
【００４０】例えば、この方法はパターン形成ＢＯＸに
焦点を置いているが、マスクを用いたアニーリングをパ
ターン形成無しで使用して、より薄いＢＯＸを得ること
ができる。
【００４１】まとめとして、本発明の構成に関して以下
の事項を開示する。
【００４２】（１）基板への注入を実行するステップ
と、注入拡散を制御するために、前記基板の少なくとも
一部分の上にマスクを形成するステップと、前記マスク
をパターン形成するステップと、前記基板をアニールし
て埋込み酸化膜を形成するステップとを含み、前記マス
クによって被覆される領域では、アニーリング雰囲気に
直接さらされる領域より薄い埋込み酸化膜ができる、パ
ターン形成埋込み酸化膜（ＢＯＸ）の形成方法。 （２）前記基板がシリコン・ウェハを含み、前記注入が
酸素注入を含む、上記（１）に記載の方法。 （３）前記マスクが、酸化物の上に形成された窒化物の
上に形成された低温酸化 物（ＬＴＯ）の３層構造を含むアニール・マスクを含
む、上記（１）に記載の方法。 （４）前記マスクが、フォトレジスト・リソグラフィお
よび反応性イオン・エッチング（ＲＩＥ）を使用してパ
ターン形成される、上記（１）に記載の方法。 （５）基板を約１３００℃ないし約１４００℃のアニー
リング温度でアニールし、前記アニーリングにより絶縁
体上のシリコン（ＳＯＩ）層が生成されるように、前記
アニーリングを約８％を超える酸素を含むアルゴンの雰
囲気で実行する、上記（１）に記載の方法。 （６）前記雰囲気に直接さらされる開放領域により厚い
埋込み酸化膜が形成される、上記（１）に記載の方法。 （７）横方向酸素拡散が、得られるパターン形成埋込み
酸化膜の最小面積を制限する、上記（１）に記載の方
法。 （８）パターン形成埋込み酸化膜の厚さが、所定の高温
のアニーリング中に調整可能である、上記（１）に記載
の方法。 （９）前記基板の表面を平坦化することをさらに含む、
上記（１）に記載の方法。 （１０）前記方法がさらに、アニール・マスクを剥離す
るステップと、前記基板の材料をエピタキシャル成長さ
せて、そこにあるトレンチを充填し、前記表面を研磨す
るステップと、前記基板を酸化によって所望の厚さまで
薄くし、次いで酸化物を剥離するステップとを含む、上
記（９）に記載の方法。 （１１）酸素量が前記埋込み酸化膜の厚さを制御し、前
記マスクによって被覆された前記少なくとも一部分にお
ける前記埋込み酸化膜のピンチ・オフを可能にする、上
記（１）に記載の方法。 （１２）前記注入の量を所定の水準未満に減少すると、
前記マスクによって被覆された前記少なくとも一部分で
前記埋込み酸化膜が不連続になる、上記（１）に記載の
方法。 （１３）前記基板の表面を平坦化するステップと、前記
基板の材料をエピタキシャル成長させるステップとをさ
らに含む、上記（１）に記載の方法。 （１４）前記基板がシリコン−ゲルマニウム（Ｓｉ−Ｇ
ｅ）基板を含む、上記（１）に記載の方法。 （１５）前記基板がシリコンカーバイド（ＳｉＣ）基板
を含む、上記（１）に記載の方法。 （１６）前記注入が窒素注入を含む、上記（１）に記載
の方法。 （１７）前記注入が酸素および窒素の注入を含む、上記
（１）に記載の方法。 （１８）基板への注入を実行するステップと、注入拡散
を制御するために、前記基板の少なくとも一部分の上に
マスクを形成するステップと、前記基板をアニールして
埋込み酸化膜を形成するステップとを含み、前記マスク
によって被覆される領域では、アニーリング雰囲気に直
接さらされる領域より薄い埋込み酸化膜ができる、パタ
ーン形成埋込み酸化膜の形成方法。 （１９）アニーリングの前にマスクをパターン形成する
ステップをさらに含む、上記（１８）に記載の方法。 （２０）前記マスクが、酸化物の上に形成された窒化物
の上に形成された低温酸化物（ＬＴＯ）の３層構造を含
むアニール・マスクを含む、上記（１８）に記載の方
法。 （２１）前記マスクが、フォトレジスト・リソグラフィ
および反応性イオン・エッチング（ＲＩＥ）を使用して
パターン形成される、上記（１８）に記載の方法。 （２２）基板を約１３００℃ないし約１４００℃のアニ
ーリング温度でアニールし、前記アニーリングにより絶
縁体上のシリコン（ＳＯＩ）層が生成されるように、前
記アニーリングを約８％を超える酸素を含むアルゴンの
雰囲気で実行する、上記（１８）に記載の方法。 （２３）開放領域により厚い埋込み酸化膜が形成され
る、上記（１８）に記載の方法。 （２４）横方向注入拡散が、得られるパターン形成埋込
み酸化膜の最小面積を制限する、上記（１８）に記載の
方法。 （２５）パターン形成埋込み酸化膜の厚さが、所定の高
温のアニーリング中に調整可能である、上記（１８）に
記載の方法。 （２６）前記基板の表面を平坦化するステップをさらに
含む、上記（１８）に記載の方法。 （２７）前記方法がさらに、アニール・マスクを剥離す
るステップと、前記基板の材料をエピタキシャル成長さ
せて、そこにあるトレンチを充填するステップと、前記
表面を研磨するステップと、前記基板を酸化によって所
望の厚さまで薄くし、次いで酸化物を剥離することを含
む、上記（２６）に記載の方法。 （２８）注入量が前記埋込み酸化膜の厚さを制御し、前
記マスクによって被覆された前記少なくとも一部分にお
ける前記埋込み酸化膜のピンチ・オフを可能にする、上
記（１８）に記載の方法。 （２９）前記注入の量を所定の水準未満に減少すると、
前記マスクによって被覆された前記少なくとも一部分で
前記埋込み酸化膜が不連続になる、上記（１８）に記載
の方法。 （３０）前記基板の表面を平坦化するステップと、前記
基板の材料をエピタキシャル成長させるステップとをさ
らに含む、上記（１８）に記載の方法。 （３１）前記注入が酸素注入を含む、上記（１８）に記
載の方法。 （３２）前記基板がシリコン基板を含む、上記（１８）
に記載の方法。 （３３）前記基板がシリコンカーバイド（ＳｉＣ）基板
を含む、上記（１８）に記載の方法。 （３４）前記注入が窒素注入を含む、上記（１８）に記
載の方法。 （３５）前記注入が酸素および窒素の注入を含む、上記
（１８）に記載の方法。 （３６）前記基板がシリコン−ゲルマニウム（Ｓｉ−Ｇ
ｅ）基板を含む、上記（１８）に記載の方法。
【図面の簡単な説明】
【図１】本発明の方法に従って酸素注入により処理され
た構造物の断面図である。
【図２】本発明の方法に従って酸化物パッド上に堆積さ
れたマスクを含む、図１に提示した構造物の断面図であ
る。
【図３】マスクがパターン形成された状態の図２の構造
物の断面図である。
【図４】本発明の方法に従ってアニールした後の図３の
構造物の断面図である。
【図５】本発明の第１実施形態による発明的な方法の流
れ図である。
【図６】本発明の方法によって形成された発明的な構造
の走査型電子顕微鏡写真（ＳＥＭ）であり、マスクで被
覆された領域では薄いＢＯＸが見られ、開放領域（窒化
物マスクの無い領域）ではより厚いＢＯＸが見られる。
【図７】本発明の方法によって形成された発明的な構造
の走査型電子顕微鏡写真（ＳＥＭ）であり、マスクで被
覆された領域では薄いＢＯＸが見られ、開放領域（窒化
物マスクの無い領域）ではより厚いＢＯＸが見られる。
【図８】本発明の方法によって形成された発明的な構造
の走査型電子顕微鏡写真（ＳＥＭ）であり、マスクで被
覆された領域では薄いＢＯＸが見られ、開放領域（窒化
物マスクの無い領域）ではより厚いＢＯＸが見られる。
【図９】本発明の第２実施形態による発明的な方法の流
れ図である。
【図１０】従来の技術の問題点を示す断面図であり、望
ましいＢＯＸを示す。
【図１１】従来の技術の問題点を示す断面図であり、位
置ずれＢＯＸを示す。
【符号の説明】
１ 基板 ２ 注入領域 ３ 埋込み酸化物 ４ 窒化物 ５ 低温酸化物 ６ ＳＯＩ層 ７ 薄いＢＯＸ ８ 厚いＢＯＸ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ガイ・モシュ・チェン アメリカ合衆国10547 ニューヨーク州モ ヒガン・レイク ニュー・チャレット・ド ライブ 157 (72)発明者 デヴェンドラ・クマー・サダナ アメリカ合衆国10570 ニューヨーク州プ レザントヴィル スカイ・トップ・ドライ ブ 90 Ｆターム(参考） 5F032 AA07 AA77 BA03 DA33 DA60 DA74 DA78

Claims (36)

    【特許請求の範囲】
  1. 【請求項１】基板への注入を実行するステップと、 注入拡散を制御するために、前記基板の少なくとも一部
    分の上にマスクを形成するステップと、 前記マスクをパターン形成するステップと、 前記基板をアニールして埋込み酸化膜を形成するステッ
    プとを含み、前記マスクによって被覆される領域では、
    アニーリング雰囲気に直接さらされる領域より薄い埋込
    み酸化膜ができる、パターン形成埋込み酸化膜（ＢＯ
    Ｘ）の形成方法。
  2. 【請求項２】前記基板がシリコン・ウェハを含み、前記
    注入が酸素注入を含む、請求項１に記載の方法。
  3. 【請求項３】前記マスクが、酸化物の上に形成された窒
    化物の上に形成された低温酸化物（ＬＴＯ）の３層構造
    を含むアニール・マスクを含む、請求項１に記載の方
    法。
  4. 【請求項４】前記マスクが、フォトレジスト・リソグラ
    フィおよび反応性イオン・エッチング（ＲＩＥ）を使用
    してパターン形成される、請求項１に記載の方法。
  5. 【請求項５】基板を約１３００℃ないし約１４００℃の
    アニーリング温度でアニールし、前記アニーリングによ
    り絶縁体上のシリコン（ＳＯＩ）層が生成されるよう
    に、前記アニーリングを約８％を超える酸素を含むアル
    ゴンの雰囲気で実行する、請求項１に記載の方法。
  6. 【請求項６】前記雰囲気に直接さらされる開放領域によ
    り厚い埋込み酸化膜が形成される、請求項１に記載の方
    法。
  7. 【請求項７】横方向酸素拡散が、得られるパターン形成
    埋込み酸化膜の最小面積を制限する、請求項１に記載の
    方法。
  8. 【請求項８】パターン形成埋込み酸化膜の厚さが、所定
    の高温のアニーリング中に調整可能である、請求項１に
    記載の方法。
  9. 【請求項９】前記基板の表面を平坦化することをさらに
    含む、請求項１に記載の方法。
  10. 【請求項１０】前記方法がさらに、 アニール・マスクを剥離するステップと、 前記基板の材料をエピタキシャル成長させて、そこにあ
    るトレンチを充填し、 前記表面を研磨するステップと、 前記基板を酸化によって所望の厚さまで薄くし、次いで
    酸化物を剥離するステップとを含む、請求項９に記載の
    方法。
  11. 【請求項１１】酸素量が前記埋込み酸化膜の厚さを制御
    し、前記マスクによって被覆された前記少なくとも一部
    分における前記埋込み酸化膜のピンチ・オフを可能にす
    る、請求項１に記載の方法。
  12. 【請求項１２】前記注入の量を所定の水準未満に減少す
    ると、前記マスクによって被覆された前記少なくとも一
    部分で前記埋込み酸化膜が不連続になる、請求項１に記
    載の方法。
  13. 【請求項１３】前記基板の表面を平坦化するステップ
    と、 前記基板の材料をエピタキシャル成長させるステップと
    をさらに含む、請求項１に記載の方法。
  14. 【請求項１４】前記基板がシリコン−ゲルマニウム（Ｓ
    ｉ−Ｇｅ）基板を含む、請求項１に記載の方法。
  15. 【請求項１５】前記基板がシリコンカーバイド（Ｓｉ
    Ｃ）基板を含む、請求項１に記載の方法。
  16. 【請求項１６】前記注入が窒素注入を含む、請求項１に
    記載の方法。
  17. 【請求項１７】前記注入が酸素および窒素の注入を含
    む、請求項１に記載の方法。
  18. 【請求項１８】基板への注入を実行するステップと、 注入拡散を制御するために、前記基板の少なくとも一部
    分の上にマスクを形成するステップと、 前記基板をアニールして埋込み酸化膜を形成するステッ
    プとを含み、前記マスクによって被覆される領域では、
    アニーリング雰囲気に直接さらされる領域より薄い埋込
    み酸化膜ができる、パターン形成埋込み酸化膜の形成方
    法。
  19. 【請求項１９】アニーリングの前にマスクをパターン形
    成するステップをさらに含む、請求項１８に記載の方
    法。
  20. 【請求項２０】前記マスクが、酸化物の上に形成された
    窒化物の上に形成された低温酸化物（ＬＴＯ）の３層構
    造を含むアニール・マスクを含む、請求項１８に記載の
    方法。
  21. 【請求項２１】前記マスクが、フォトレジスト・リソグ
    ラフィおよび反応性イオン・エッチング（ＲＩＥ）を使
    用してパターン形成される、請求項１８に記載の方法。
  22. 【請求項２２】基板を約１３００℃ないし約１４００℃
    のアニーリング温度でアニールし、前記アニーリングに
    より絶縁体上のシリコン（ＳＯＩ）層が生成されるよう
    に、前記アニーリングを約８％を超える酸素を含むアル
    ゴンの雰囲気で実行する、請求項１８に記載の方法。
  23. 【請求項２３】開放領域により厚い埋込み酸化膜が形成
    される、請求項１８に記載の方法。
  24. 【請求項２４】横方向注入拡散が、得られるパターン形
    成埋込み酸化膜の最小面積を制限する、請求項１８に記
    載の方法。
  25. 【請求項２５】パターン形成埋込み酸化膜の厚さが、所
    定の高温のアニーリング中に調整可能である、請求項１
    ８に記載の方法。
  26. 【請求項２６】前記基板の表面を平坦化するステップを
    さらに含む、請求項１８に記載の方法。
  27. 【請求項２７】前記方法がさらに、 アニール・マスクを剥離するステップと、 前記基板の材料をエピタキシャル成長させて、そこにあ
    るトレンチを充填するステップと、 前記表面を研磨するステップと、 前記基板を酸化によって所望の厚さまで薄くし、次いで
    酸化物を剥離することを含む、請求項２６に記載の方
    法。
  28. 【請求項２８】注入量が前記埋込み酸化膜の厚さを制御
    し、前記マスクによって被覆された前記少なくとも一部
    分における前記埋込み酸化膜のピンチ・オフを可能にす
    る、請求項１８に記載の方法。
  29. 【請求項２９】前記注入の量を所定の水準未満に減少す
    ると、前記マスクによって被覆された前記少なくとも一
    部分で前記埋込み酸化膜が不連続になる、請求項１８に
    記載の方法。
  30. 【請求項３０】前記基板の表面を平坦化するステップ
    と、 前記基板の材料をエピタキシャル成長させるステップと
    をさらに含む、請求項１８に記載の方法。
  31. 【請求項３１】前記注入が酸素注入を含む、請求項１８
    に記載の方法。
  32. 【請求項３２】前記基板がシリコン基板を含む、請求項
    １８に記載の方法。
  33. 【請求項３３】前記基板がシリコンカーバイド（Ｓｉ
    Ｃ）基板を含む、請求項１８に記載の方法。
  34. 【請求項３４】前記注入が窒素注入を含む、請求項１８
    に記載の方法。
  35. 【請求項３５】前記注入が酸素および窒素の注入を含
    む、請求項１８に記載の方法。
  36. 【請求項３６】前記基板がシリコン−ゲルマニウム（Ｓ
    ｉ−Ｇｅ）基板を含む、請求項１８に記載の方法。
JP2001136570A 2000-05-08 2001-05-07 Ｓｉｍｏｘ（酸素注入による分離）工程のために埋込み酸化膜厚さをパターン形成する方法 Expired - Fee Related JP3698359B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/567095 2000-05-08
US09/567,095 US6300218B1 (en) 2000-05-08 2000-05-08 Method for patterning a buried oxide thickness for a separation by implanted oxygen (simox) process

Publications (2)

Publication Number Publication Date
JP2002009145A true JP2002009145A (ja) 2002-01-11
JP3698359B2 JP3698359B2 (ja) 2005-09-21

Family

ID=24265690

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001136570A Expired - Fee Related JP3698359B2 (ja) 2000-05-08 2001-05-07 Ｓｉｍｏｘ（酸素注入による分離）工程のために埋込み酸化膜厚さをパターン形成する方法

Country Status (4)

Country Link
US (1) US6300218B1 (ja)
JP (1) JP3698359B2 (ja)
KR (1) KR100411985B1 (ja)
TW (1) TW478102B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007531294A (ja) * 2004-03-31 2007-11-01 インターナショナル・ビジネス・マシーンズ・コーポレーション 歪みシリコンオンインシュレータ構造を製造する方法およびそれによって形成された歪みシリコンオンインシュレータ構造
JP2010522425A (ja) * 2007-03-19 2010-07-01 エス．オー．アイ．テック、シリコン、オン、インシュレター、テクノロジーズ パターニングされた薄いｓｏｉ

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6414355B1 (en) 2001-01-26 2002-07-02 Advanced Micro Devices, Inc. Silicon-on-insulator (SOI) chip having an active layer of non-uniform thickness
US6448152B1 (en) * 2001-02-20 2002-09-10 Silicon Genesis Corporation Method and system for generating a plurality of donor wafers and handle wafers prior to an order being placed by a customer
US6548369B1 (en) * 2001-03-20 2003-04-15 Advanced Micro Devices, Inc. Multi-thickness silicon films on a single semiconductor-on-insulator (SOI) chip using simox
US6602757B2 (en) * 2001-05-21 2003-08-05 International Business Machines Corporation Self-adjusting thickness uniformity in SOI by high-temperature oxidation of SIMOX and bonded SOI
US6593205B1 (en) * 2002-02-21 2003-07-15 International Business Machines Corporation Patterned SOI by formation and annihilation of buried oxide regions during processing
US6900106B2 (en) * 2002-03-06 2005-05-31 Micron Technology, Inc. Methods of forming capacitor constructions
US7247569B2 (en) * 2003-12-02 2007-07-24 International Business Machines Corporation Ultra-thin Si MOSFET device structure and method of manufacture
AU2003297191A1 (en) * 2003-12-16 2005-07-14 International Business Machines Corporation Contoured insulator layer of silicon-on-onsulator wafers and process of manufacture
CN1322547C (zh) * 2004-12-22 2007-06-20 上海新傲科技有限公司 基于硅锗/硅结构注氧隔离制备绝缘体上硅锗材料的方法
US7476594B2 (en) * 2005-03-30 2009-01-13 Cree, Inc. Methods of fabricating silicon nitride regions in silicon carbide and resulting structures
US7504314B2 (en) * 2005-04-06 2009-03-17 International Business Machines Corporation Method for fabricating oxygen-implanted silicon on insulation type semiconductor and semiconductor formed therefrom
US20070099372A1 (en) * 2005-10-31 2007-05-03 Sailesh Chittipeddi Device having active regions of different depths
KR100650868B1 (ko) * 2005-12-30 2006-11-28 동부일렉트로닉스 주식회사 절연체를 구비한 반도체 기판의 형성 방법
US7956415B2 (en) * 2008-06-05 2011-06-07 International Business Machines Corporation SOI transistor having a carrier recombination structure in a body
FR2936356B1 (fr) * 2008-09-23 2010-10-22 Soitec Silicon On Insulator Procede de dissolution locale de la couche d'oxyde dans une structure de type semi-conducteur sur isolant
FR2942568B1 (fr) 2009-02-24 2011-08-05 Soitec Silicon On Insulator Procede de fabrication de composants.
EP2320454A1 (en) * 2009-11-05 2011-05-11 S.O.I.Tec Silicon on Insulator Technologies Substrate holder and clipping device
US8508289B2 (en) * 2009-12-08 2013-08-13 Soitec Data-path cell on an SeOI substrate with a back control gate beneath the insulating layer
FR2953636B1 (fr) * 2009-12-08 2012-02-10 Soitec Silicon On Insulator Procede de commande d'une cellule memoire dram sur seoi disposant d'une seconde grille de controle enterree sous la couche isolante
FR2957193B1 (fr) * 2010-03-03 2012-04-20 Soitec Silicon On Insulator Cellule a chemin de donnees sur substrat seoi avec grille de controle arriere enterree sous la couche isolante
FR2953643B1 (fr) * 2009-12-08 2012-07-27 Soitec Silicon On Insulator Cellule memoire flash sur seoi disposant d'une seconde grille de controle enterree sous la couche isolante
FR2953641B1 (fr) * 2009-12-08 2012-02-10 S O I Tec Silicon On Insulator Tech Circuit de transistors homogenes sur seoi avec grille de controle arriere enterree sous la couche isolante
FR2955203B1 (fr) * 2010-01-14 2012-03-23 Soitec Silicon On Insulator Cellule memoire dont le canal traverse une couche dielectrique enterree
FR2955204B1 (fr) * 2010-01-14 2012-07-20 Soitec Silicon On Insulator Cellule memoire dram disposant d'un injecteur bipolaire vertical
FR2955195B1 (fr) * 2010-01-14 2012-03-09 Soitec Silicon On Insulator Dispositif de comparaison de donnees dans une memoire adressable par contenu sur seoi
FR2955200B1 (fr) 2010-01-14 2012-07-20 Soitec Silicon On Insulator Dispositif, et son procede de fabrication, disposant d'un contact entre regions semi-conductrices a travers une couche isolante enterree
FR2957186B1 (fr) * 2010-03-08 2012-09-28 Soitec Silicon On Insulator Cellule memoire de type sram
FR2957449B1 (fr) 2010-03-11 2022-07-15 S O I Tec Silicon On Insulator Tech Micro-amplificateur de lecture pour memoire
US8778717B2 (en) * 2010-03-17 2014-07-15 Taiwan Semiconductor Manufacturing Company, Ltd. Local oxidation of silicon processes with reduced lateral oxidation
FR2958441B1 (fr) 2010-04-02 2012-07-13 Soitec Silicon On Insulator Circuit pseudo-inverseur sur seoi
EP2375442A1 (en) 2010-04-06 2011-10-12 S.O.I.Tec Silicon on Insulator Technologies Method for manufacturing a semiconductor substrate
EP2381470B1 (en) 2010-04-22 2012-08-22 Soitec Semiconductor device comprising a field-effect transistor in a silicon-on-insulator structure
FR2972564B1 (fr) 2011-03-08 2016-11-04 S O I Tec Silicon On Insulator Tech Procédé de traitement d'une structure de type semi-conducteur sur isolant
EP2500933A1 (en) * 2011-03-11 2012-09-19 S.O.I. TEC Silicon Multi-layer structures and process for fabricating semiconductor devices
US9059245B2 (en) 2012-05-30 2015-06-16 International Business Machines Corporation Semiconductor-on-insulator (SOI) substrates with ultra-thin SOI layers and buried oxides
ITTO20120583A1 (it) 2012-07-02 2014-01-03 St Microelectronics Srl Dispositivo optoelettronico integrato con guida d'onda e relativo procedimento di fabbricazione
US9256027B2 (en) 2012-07-02 2016-02-09 Stmicroelectronics S.R.L. Integrated optoelectronic device and system with waveguide and manufacturing process thereof
FR3002078B1 (fr) 2013-02-11 2015-03-27 Commissariat Energie Atomique Procede de realisation d'une couche semi-conductrice presentant au moins deux epaisseurs differentes
FR3002080B1 (fr) 2013-02-11 2015-03-27 Commissariat Energie Atomique Procede de fabrication d'un transistor
FR3002079B1 (fr) 2013-02-11 2016-09-09 Commissariat Energie Atomique Procede de fabrication d'un transistor
KR102135368B1 (ko) * 2014-01-24 2020-07-17 엘지전자 주식회사 미세 진동자의 제조 방법

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6197656B1 (en) * 1998-03-24 2001-03-06 International Business Machines Corporation Method of forming planar isolation and substrate contacts in SIMOX-SOI.
US6110794A (en) * 1998-08-19 2000-08-29 Philips Semiconductors Of North America Corp. Semiconductor having self-aligned, buried etch stop for trench and manufacture thereof
US6074929A (en) * 1998-12-22 2000-06-13 National Semiconductor Corporation Box isolation technique for integrated circuit structures

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007531294A (ja) * 2004-03-31 2007-11-01 インターナショナル・ビジネス・マシーンズ・コーポレーション 歪みシリコンオンインシュレータ構造を製造する方法およびそれによって形成された歪みシリコンオンインシュレータ構造
US8450806B2 (en) 2004-03-31 2013-05-28 International Business Machines Corporation Method for fabricating strained silicon-on-insulator structures and strained silicon-on insulator structures formed thereby
JP2010522425A (ja) * 2007-03-19 2010-07-01 エス．オー．アイ．テック、シリコン、オン、インシュレター、テクノロジーズ パターニングされた薄いｓｏｉ
KR101431780B1 (ko) 2007-03-19 2014-09-19 소이텍 패턴화된 얇은 ｓｏｉ

Also Published As

Publication number Publication date
TW478102B (en) 2002-03-01
US6300218B1 (en) 2001-10-09
JP3698359B2 (ja) 2005-09-21
KR100411985B1 (ko) 2003-12-24
KR20010103602A (ko) 2001-11-23

Similar Documents

Publication Publication Date Title
JP3698359B2 (ja) Ｓｉｍｏｘ（酸素注入による分離）工程のために埋込み酸化膜厚さをパターン形成する方法
JP4277481B2 (ja) 半導体基板の製造方法、半導体装置の製造方法
JP4238087B2 (ja) ＳｉＧｅオンインシュレータ基板材料の製造方法
US6593173B1 (en) Low defect density, thin-layer, SOI substrates
US4929566A (en) Method of making dielectrically isolated integrated circuits using oxygen implantation and expitaxial growth
JPH07142567A (ja) Ｓｏｉ膜厚制御法
JPS6175540A (ja) 集積回路の製法
WO2005112129A1 (ja) 半導体装置およびその製造方法、半導体基板の製造方法
JPH04234146A (ja) 半導体装置のフィールド酸化膜形成方法
US4538343A (en) Channel stop isolation technology utilizing two-step etching and selective oxidation with sidewall masking
JP2870054B2 (ja) 半導体装置の製造方法
US5780325A (en) Methods of making isolations including doped edge layer, for semiconductor-on-insulator substrates
US20070087514A1 (en) SOI substrate with selective oxide layer thickness control
US6399458B1 (en) Optimized reachthrough implant for simultaneously forming an MOS capacitor
US5286672A (en) Method for forming field oxide regions
EP0641022B1 (en) Isolation structure and method for making same
US6593205B1 (en) Patterned SOI by formation and annihilation of buried oxide regions during processing
JP2005268792A (ja) 半導体デバイス製造方法、半導体デバイス、および装置
JPH03152954A (ja) 集積ｍｉｓｆｅｔデバイス中に電界分離構造及びゲート構造を形成する方法
US7341929B2 (en) Method to fabricate patterned strain-relaxed SiGe epitaxial with threading dislocation density control
JPH05291543A (ja) 半導体装置の製造方法
US6037198A (en) Method of fabricating SOI wafer
US6593204B2 (en) Method of fabricating a silicon-on-insulator system with thin semiconductor islets surrounded by an insulative material
JPH03209816A (ja) 半導体装置の製造方法
JP3142303B2 (ja) 高速バイポーラトランジスタの製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041019

RD12 Notification of acceptance of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7432

Effective date: 20041105

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20041105

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041227

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050610

RD14 Notification of resignation of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7434

Effective date: 20050610

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050701

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080715

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090715

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100715

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110715

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees