JP2010522425A - パターニングされた薄いｓｏｉ - Google Patents

パターニングされた薄いｓｏｉ Download PDF

Info

Publication number
JP2010522425A
JP2010522425A JP2009554090A JP2009554090A JP2010522425A JP 2010522425 A JP2010522425 A JP 2010522425A JP 2009554090 A JP2009554090 A JP 2009554090A JP 2009554090 A JP2009554090 A JP 2009554090A JP 2010522425 A JP2010522425 A JP 2010522425A
Authority
JP
Japan
Prior art keywords
semiconductor layer
thickness
controlled
oxide layer
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009554090A
Other languages
English (en)
Other versions
JP5231460B2 (ja
Inventor
オレグ、コノンチュク
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Publication of JP2010522425A publication Critical patent/JP2010522425A/ja
Application granted granted Critical
Publication of JP5231460B2 publication Critical patent/JP5231460B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3226—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering of silicon on insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Element Separation (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Formation Of Insulating Films (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本発明は、エレクトロニクス又はオプトエレクトロニクス用の構造を処理する方法に関し、前記構造は、バルク基板と、酸化層と、半導体層とを順に備える。前記方法は、前記半導体層上に所望のパターンを定めるためのマスク手段を設けることと、前記所望のパターンに対応する前記酸化層の複数の領域内において制御された厚さの酸化物を除去するための熱処理を行うこととを含む。

Description

本発明は、パターニングされた埋め込み酸化層を備えた絶縁体上半導体構造（ＳｅＯＩ：Semiconductor on insulator）を作製するプロセスに関する。本方法は、受容支持体（receiving support）上への半導体層の転写に続いて、マスキングステップと、ＳｅＯｉ構造内部の複数の絶縁領域の選択的分解（selective dissolution）のために行われる特別な熱処理とに向けられる。
混合構造（mixed structure）、即ち、バルク領域と素子分離領域との交互の繰り返しを有する構造への関心が高まっている。実際、同一構造の内部におけるバルク領域と素子分離領域との交互の繰り返しによって、例えば次のように、同一ウェハ上に種々のコンポーネントを作製することが可能になる。
− ウェハの背面と表面との間の導電性を利用した、バルク領域上のコンポーネント、例えば、縦型コンポーネント。
− 完全に互いに分離され、且つ、基板と分離されたＳＯＩ（silicon on insulator）領域上のコンポーネント、例えば、ＭＯＳコンポーネント、ＭＥＭＳシステム、ＭＯＥＭＳシステム。
図１は、このような混合構造の一例を示す。ただし、Ｂはバルク領域を表し、ＳＯＩはＳＯＩ領域を表す。
種々の技術が、混合構造の作製用に存在している。例えば、ＳＩＭＯＸプロセスは、シリコンウェハの表面下への酸素注入により実現される。高温での熱処理が、注入領域を二酸化シリコンに変質させるよう適用される。混合構造の作製用に、米国特許第６８４６７２７号公報は、基板内に局所的にイオンを注入して、対応する素子分離層を形成するために、マスクを使用することを開示している。
しかしながら、最終的な構造の表面が、酸化シリコンの体積増大による均一性の悪さを示してしまう。
混合構造の作製用のその他のプロセスは、シリコンの局所的酸化がなされた第１の基板と、第２の基板との分子結合を利用する。フランス特許第２８４７０７７号公報は、そのような方法を開示している。しかしながら、分子結合には、欠陥（defect）のない完全な表面が必要となる。よって、結合の前に、例えば、化学機械平坦化（ＣＭＰ）、熱・プラズマ処理、及び／又は機械研磨を利用した、特別な表面クリーニングが必要となる。
第１の基板の表面に混合エリア（即ち、シリコンエリア及び酸化膜エリア）が存在するため、研磨は重要（critical）なステップとなる。
実際、シリコンと二酸化シリコンは、同じスピードによっても同じレートでは研磨されず、同じ表面上で両方の材料について良好な平坦性を得るのは困難である。
特に、図２に示すように、研磨後にはディッシング（dishing）が観測される。このディッシングは、酸化膜領域及びバルク領域のサイズに応じて約１０ナノメートルに達し、分子結合に関し、界面の質の悪さや歩留まりの低さをもたらす。
米国特許５６９１２３１号公報は、混合界面の平坦化を良好にし、結合性を向上させるための方法を開示している。この方法は、基板内に酸化膜を有する領域を形成した後、表面に多結晶シリコン層を堆積することからなる。実際、多結晶シリコン層は、極度に平坦な表面が得られるよう非常に精細に研磨することが可能である。その後、用意された基板を、第２の基板と結合することができる。界面の質が高いため、良好な結合が得られる。その後、第２の基板の他方の表面がエッチング及び研磨され、所望の厚さのＳＯＩが得られる。
しかしながら、この方法で混合界面の平坦化を改善すると、前記多結晶シリコン層を堆積するプロセスにおいて、追加のステップが必要となってしまう。
ＷＯ２００４／０５９７１１に開示されている別の技術は、２つの基板を分子吸着（molecular adhesion）により結合することからなり、一方の基板は、いくつかの絶縁領域を有する。本方法は、質の高い界面を得るための複数の不純物トラップを形成することを開示している。当該トラップは、それら自体が絶縁領域となり得るものであり、最大距離が２つの連続する絶縁領域間に存在するよう配置される。これらの絶縁領域は、結合界面の強化用に採用された熱処理の間に生じる不純物を、トラップ及び吸着する。この方法では、不純物のトラップが、質の高い界面を得るために利用される。
しかしながら、存在する全ての方法は、混合界面が形成された基板上への、分子結合による層転写に基づいており、不十分な結合が生じ得る。
本発明の一つの目的は、構造表面の均一性の良い混合構造を形成することである。本発明の別の目的は、質の高い結合を確保するよう、混合界面を結合することなく混合構造を作製するプロセスを提供することである。
これらの目的を達成し、先行技術の欠点を克服するために、本発明は、第１の態様によれば、エレクトロニクス又はオプトエレクトロニクス用の構造を処理する方法（process）であって、前記構造は、バルク基板と、酸化層と、半導体層（１０）と、を底部から順に表面上に形成し、前記方法は、前記半導体層上に所望のパターンを定めるためのマスク手段を設けることと、前記所望のパターンに対応する前記酸化層の複数の領域内において制御された厚さの酸化物を除去するための熱処理を行うことと、を含むことを特徴とする方法を提供する。
この構造を処理する方法のその他の特徴は、次の通りである。
前記制御された厚さは、前記所望のパターンに対応する少なくともいくつかの前記領域において、又は全ての前記領域において、前記酸化層全体の厚さである。
前記所望のパターンに対応する前記半導体層の前記領域は、制御された厚さを有する。
前記所望のパターンに対応する前記半導体層の前記領域の前記制御された厚さは、２５０から５０００オングストローム、好ましくは２５０から１０００オングストロームである。
前記マスク手段は、前記所望のパターンに対して相補的（complementary）なパターンにより前記半導体層を覆うマスクである。
前記マスクは、前記半導体層の熱酸化により形成される、又は前記半導体層上への窒化物又は酸化物の堆積により形成される。
前記マスク手段は、前記半導体層の複数のマスク領域により形成され、前記複数のマスク領域は、前記所望のパターンに対応する前記半導体層の前記領域よりも厚い。
前記マスク領域は、好ましくは、前記所望のパターンに対応する前記半導体層の前記領域よりも、少なくとも１．５倍厚い。
前記熱処理は、不活性雰囲気（inert atmosphere）又は還元雰囲気（reducing atmoshpere）中で、制御された温度及び制御された継続時間にて行われ、前記半導体層の前記領域の前記制御された厚さ、前記制御された温度、及び前記制御された継続時間は、前記所望のパターンに対応する前記酸化層の前記領域において制御された厚さの酸化物を分解するよう選択される。
前記制御された温度は、好ましくは１１００℃から１３００℃の間であり、前記制御された継続時間は、５分から５時間の間である。
前記半導体層の前記領域の前記制御された厚さ、及び前記制御された温度は、前記酸化層の平均除去速度（mean reduction rate）が少なくとも０．５オングストローム／分となるよう選択される。
前記熱処理前の前記酸化層の厚さは、１００から１０００オングストロームである。
第２の態様では、本発明は、エレクトロニクス又はオプトエレクトロニクス用の構造を製造する方法（process）であって、前記構造は、バルク層と、酸化層と、半導体層とを底部から順に形成し、前記方法は、（ａ）半導体層を設けるステップと、（ｂ）酸化層が結合界面に形成されるよう前記半導体層をバルク基板と結合させ、前記基板、酸化層、及び半導体層を順に備える構造を形成するステップと、（ｃ）前記半導体層上に所望のパターンを定めるためのマスク手段を設けるステップと、（ｄ）前記所望のパターンに対応する前記酸化層の複数の領域内において制御された厚さの酸化物を除去するための熱処理を行うステップと、を含むことを特徴とする方法を提供する。
この構造を製造する方法のその他の特徴は、次の通りである。
前記制御された厚さは、前記所望のパターンに対応する少なくともいくつかの前記領域において、又は全ての前記領域において、前記酸化層全体の厚さである。
前記所望のパターンに対応する前記半導体層の前記領域は、制御された厚さを有する。
前記所望のパターンに対応する前記半導体層の前記領域の前記制御された厚さは、２５０から５０００オングストローム、好ましくは２５０から１０００オングストロームである。
ステップ（ｃ）は、前記所望のパターンに対して相補的なパターンにより、前記半導体層上にマスクを形成することを含む。
ステップ（ｃ）は、前記所望のパターンにより前記半導体層をエッチングして、前記所望のパターンに対応する前記領域よりも厚い複数のマスク領域（１１）を形成することを含む。
前記マスク領域は、好ましくは、前記所望のパターンに対応する前記領域よりも、少なくとも１．５倍厚い。
前記熱処理は、不活性雰囲気又は還元雰囲気中で、制御された温度及び制御された継続時間にて行われ、前記半導体層の前記領域の前記制御された厚さ、前記制御された温度、及び前記制御された継続時間は、前記所望のパターンに対応する前記酸化層の前記領域において制御された厚さの酸化物を分解するよう選択される。
前記制御された温度は、１１００℃から１３００℃の間であり、前記制御された継続時間は、５分から５時間の間である。
前記熱処理前の前記酸化層の厚さは、１００から１０００オングストロームである。
第３の態様では、本発明は、バルク基板と、酸化層と、半導体層とを順に備える、エレクトロニクス又はオプトエレクトロニクス用の構造であって、前記酸化層は、厚さが選択的に制御された複数の領域を有することを特徴とする構造を提案する。
当該構造のその他の特徴は、次の通りである。
前記酸化層は、第１の厚さを有する複数の領域と、第２のより薄い厚さを有する複数の領域とを有する。
前記酸化層は、酸化物を有さない複数の領域を有する。
前記半導体層の厚さは、望ましくは２５０から５０００オングストロームであり、好ましくは２５０から１０００オングストロームである。
前記酸化層の厚さは、１００から１０００オングストロームである。
本発明のその他の特徴、目的、及び利点は、以下の図面により例証された以下の説明を読むことで明らかになろう。
バルク領域及びＳＯＩ領域を有する混合構造を示した図である。 混合領域を有する基板の研磨中に起こるディッシング現象を示した図である。 本発明による処理が行われるＳＯＩ構造の概略的な断面を示した図である。 前記ＳＯＩ構造を製造するプロセスのステップを示した図である。 前記ＳＯＩ構造を製造するプロセスのステップを示した図である。 前記ＳＯＩ構造を製造するプロセスのステップを示した図である。 拡散現象を示した、ＳＯＩ構造の概略的な断面図である。 拡散現象を示した、ＳＯＩ構造の概略的な断面図である。 酸化層の部分的な分解後における前記ＳＯＩ構造の内部の酸素の分布を示したグラフである。 第１実施形態による構造を処理するプロセスのステップを示した図である。 第１実施形態による構造を処理するプロセスのステップを示した図である。 第１実施形態による構造を処理するプロセスのステップを示した図である。 第１実施形態による構造を処理するプロセスのステップを示した図である。 第２実施形態による構造を処理するプロセスのステップを示した図である。 第２実施形態による構造を処理するプロセスのステップを示した図である。 第２実施形態による構造を処理するプロセスのステップを示した図である。 第２実施形態による構造を処理するプロセスのステップを示した図である。 第３実施形態による構造を処理するプロセスのステップを示した図である。 第３実施形態による構造を処理するプロセスのステップを示した図である。 第３実施形態による構造を処理するプロセスのステップを示した図である。 上記の処理プロセスにより得ることのできる構造の別の実施形態を示した図である。
本発明は、混合構造を作製するために、標準的なＳＯＩ構造を処理するプロセスを開示する。本プロセスは、所望のパターンを定めるために半導体層の表面にマスク手段を設けることと、酸化層における所望の複数の領域を選択的に除去するための熱処理を行うこととを含んでいる。
本明細書において、「所望のパターンを定める」とは、マスク手段が、半導体層の表面に配置されることを意味し、当該表面の決められたエリアのみに配置され、その表面が所望のパターンを表し、その結果、いくつかのエリアが開放されることを意味する。別言すれば、マスク手段は、表面が所望のパターンに対して相補的なパターンを示すエリアのみにおいて、半導体層の表面を覆う。
本明細書において、用語「エリア」は、半導体層の表面の一部分（即ち、２次元面）を意味するのに対し、用語「領域（region）」は、層の一部分を意味する。
本明細書において、「領域」とは、酸化層（それぞれ半導体層）の表面を横切る領域を意味する。別言すれば、図３を参照し、構造に関連付けられた座標系（ｘ，ｙ，ｚ）において、酸化層（それぞれ半導体層）を、「水平」面（酸化層（それぞれ半導体層）が横たわる面）を表すｘ及びｙと、「垂直」方向（層の厚さ方向）を表すｚにより、３次元体積として見る場合には、領域はｘ及びｙ座標により定められる。
所望の領域は、所望のパターンに対応する酸化層の領域である。本明細書において、「対応する」とは、酸化層の所望の領域と、半導体層上のパターンにより定められる領域が、平行面に対面（face-to-face）して配置されていることを意味する。別言すれば、所望の領域は、面（ｘ，ｙ）において同じ位置に配置されている、即ち、これら所望の領域は、所望のパターンにより定められる半導体層上の領域と同じｘ及びｙ座標を有しており、これら所望の領域は、所望のパターンにより定められる領域の表面と同じ表面を有している。その結果、酸化層の所望の領域は、上記構造の表面に垂直な方向における、酸化層上での所望のパターンの投影と言うことができる。
半導体層を参照すると、所望のパターンに対応する半導体層の領域は、マスク手段から開放された半導体層の領域となっている。
上記方法については、スマートカット（商標）技術により実現されるＳＯＩ初期構造により説明されるが、ＳＩＭＯＸ、ＢＥＳＯＩ、Ｅｌｔｒａｎ（登録商標）構造のようなその他の構造も使用可能である。
図３を参照するに、本発明による処理が行われるＳＯＩ初期構造５０が示されている。
構造５０は、バルク基板２０と、酸化層３０と、半導体層１０とを備える。
バルク基板２０は、構造５０全体に強度を与えている。この目的のために、バルク基板２０は、十分な厚さ、典型的には数１００マイクロメートルの厚さを有している。バルク基板２０は、Ｓｉ、Ｇｅ、ＳｉＣ、ＧｅＣ、ＧａＮ、サファイア、ガラス、石英、又はその他の材料のような単一のバルク材料で形成されている。あるいは、バルク基板２０は、一方が他方の上に積層された少なくとも２つの材料で形成される。
半導体層１０は、少なくとも１つの半導体材料からなる。半導体層１０は、Ｓｉ、又はＳｉＧｅでもよい。あるいは、半導体層１０は、少なくともこれら２つの材料の組み合わせ（combination）又は重ね合わせ（superposition）、及び／又はいくつかのサブレイヤーの重ね合わせでもよい。
半導体材料は、単結晶、多結晶、又はアモルファスである。半導体材料は、ドーピングがなされていてもいなくてもよいし、多孔質であってもなくてもよい。
半導体層１０は、好適には、エレクトロニック・コンポーネント又はオプトエレクトロニック・コンポーネントを受容するのに適用される。
半導体層１０は、好適には、薄くなっている。半導体層１０の厚さは、好適には、約５０００オングストロームよりも薄く、特に、２５００オングストロームよりも薄い。例えば、半導体層１０は、２５０オングストロームから２５００オングストロームの間、又は２５０オングストロームから１０００オングストロームの間の厚さを有する。
前述した酸化層３０は、構造５０内に埋め込まれており、バルク基板２０と半導体層１０との間に配置されている。
この構造５０の製造は、図４Ａ、４Ｂ、及び４Ｃに示すように、ウェハ結合技術により行うことが可能である。
当該製造は特に、最初に、半導体層１０を有するウェハ７０を用意することで実施することが可能であり、半導体層１０は、ウェハ７０の表面（surface）に配され、ウェハ７０の背面部分６０上に前面層を定める。
ウェハ７０は、単一のバルク材料でもよく、半導体層１０はその場合、バルク材料内に存在する、又はバルク材料上に成膜される。代わりに、ウェハ７０は、保持基板と多層構造（図示せず）を備える混成ウェハ（composite wafer）でもよい。特に、ウェハ７０は、保持基板と半導体層１０との間に、これら２つの要素間の格子パラメータの調整用、及び／又は欠陥制限用に配置されたバッファ構造を備えていてもよい。例えば、ウェハ７０は、Ｓｉ保持基板と、Ｇｅ濃度が支持基板からの厚さに応じて連続的に増大するＳｉＧｅバッファ層と、その上のＳｉＧｅ又はＧｅ及び／又はひずみＳｉ半導体層１０とを備える。
好適には、半導体層１０は、エピタキシャル成長により成膜される。エピタキシャル層の結晶成長は、ＬＰＤ、ＣＶＤ、及びＭＢＥ（それぞれ低パワー堆積、化学気層堆積、及び分子ビームエピタキシ）といった公知の技術を使用して行ってもよい。
次のステップでは、半導体層１０が結合界面に隣接するよう、ウェハ７０をバルク基板２０に結合させる。
当該結合は好適には、最初に、よく知られた結合技術により実施される（より詳細には例えば、Q. -Y. Tong and U. Goseleによる「Semiconductor Wafer Bonding Science and Technology」、Wiley Interscience publication、Johnson Wiley & Sons, Incを参照）。これにより、例えば、親水面又は親水性のままの面の分子結合をなし得る。よく知られたクリーニングステップを、結合の直前に実施してもよい。
任意に、結合対象の２つの表面の一方及び／又は他方のプラズマ処理が行われる。
結合前に、酸化層３０が、半導体層１０上、及び場合によっては基板２０上に形成される。酸化層３０を、結合後に結合界面に埋め込むためである。
一の実施形態では、この酸化層３０は、自然酸化層（native oxide layer）を形成するために、半導体層１０の表面、及び場合によっては基板２０の表面の自然酸化（natural oxidation）のみにより形成される。
この自然酸化により、半導体層１０の表面に、酸化物の凝集物（precipitate）及びアイランド（island）が形成され得る。
例えば、半導体層１０がＳｉ又はＳｉＧｅからなる場合、表面のＳｉ原子と、雰囲気中又は水分子中の酸素原子とが反応し、表面にＳｉＯ２自然層２０が形成される。基板２０が、表面にシリコンを備える場合、それは更に、自然ＳｉＯ２超薄膜層（ultra-thin layer）により覆われる。
この自然酸化は特に、（基板２０と半導体層１０とを）結合して親水結合を行うのに、上記要素の表面に水分子が必要となるため、避けられない。
埋め込み自然酸化層３０の厚さは、結合前に用いられた表面処理に応じて、約１０から約５０オングストロームまで変わり得る。
第２実施形態では、この酸化層３０は、特別な手段により、半導体層上及び／又は基板２０上に付加的に形成される。
この酸化層形成の目的は、所定の厚さの誘電体層（dielectric layer）を形成して、結合後に、絶縁体上半導体（ＳｅＯＩ）構造を製造することにある。この構造の絶縁体は、酸化層３０である。
酸化層３０は、半導体層１０及び／又は基板２０の酸化により形成してもよい。
例えば、半導体層１０が、Ｓｉ又はＳｉＧｅからなる場合、ＳｉＯ２層２０は、表面に酸化により形成してもよい。基板２０が、表面にシリコンを備える場合には、ＳｉＯ２層はまた、熱酸化により形成してもよい。
代わりに、酸化層３０は、酸化物材料で構成される凝集体（aggregate）の堆積により形成してもよい。例えば、ＳｉＯ２凝集体を堆積してもよい。
酸化膜の形成のパラメータは、酸化層３０が、半導体層１０と基板２０との間で誘電体バリアとなる所定の厚さを有するように制御される。
好適には、酸化層３０は、薄膜又は超薄膜である。例えば、酸化層３０は、結合後、約５０オングストロームから約１０００オングストロームの間、好ましくは、１００から２５０オングストロームの間の厚さを有する。
図４Ｂを参照するに、基板２０とウェハ７０は、上述のように、酸化層３０が界面に配置されるように結合される。
任意に、少なくとも１回の加熱ステップが、界面の結合を強化するために追加で実施される。
図４Ｃを参照するに、ウェハ７０の厚さはその後、全背面部分６０が除去されるよう減少される。半導体層１０のみが残される。
ウェハ減少（wafer reduction）の技術としては、ケミカルエッチング技術、ラッピング後研磨（lapping then polishing）、本質的に当業者に知られたスマートカット（登録商標）技術（例えば、「Kluwer Academic Publishers」のJean-Pierre Colingeからの「Silicon-On-Insulator Technology : Materials to VLSI, 2nd Edition」、第５０及び５１ページを参照）のような技術が、単独又は組み合わせで使用可能である。
特に、スマートカット（登録商標）技術を使用する場合、ウェハ７０に対しては、結合前に、半導体層１０の厚さに近い深さで弱くなるゾーンを生成するよう選択されたエネルギー及び注入量で、原子種（水素、ヘリウム、又はこれら２つの組み合わせ、及び／又はその他の原子種）の注入が行われる。注入は、薄い酸化層３０の形成前に行ってもよいし、形成後に行ってもよい。最後に、結合が実行された場合、スマートカット（登録商標）技術は、（熱エネルギー及び／又は機械的エネルギーのような）適切なエネルギーを供給して弱いゾーンで結合を分裂させることと、これにより背面部分６０を半導体層１０から切り離すこととを含んでいる。
任意の仕上げステップ（研磨、ＣＭＰ、クリーニング、熱処理、、、による）を、滑らかで均一な半導体層１０を有するために、減少ステップ後に実施してもよい。この仕上げステップは、上述の熱処理の前に実施しても後に実施してもよい。
更に、その他のステップを行ってもよく、本発明において制限されることはない。
その結果、得られるＳＯＩ構造５０は、その底部からその表面にかけて、バルク基板２０と、酸化層３０と、半導体層１０とを順に備える。
本発明によるプロセスは、上記構造内部の酸化層３０の所望の領域を選択的に除去するための熱処理（詳細は後述）を行うことを含む。前記所望の領域は、所望のパターンに対応している。
好ましい実施形態では、熱処理は、前記所望の領域内の酸化層３０を分解することを含む。
この目的のために、熱処理は、酸化層３０の酸素を、半導体層１０を通じて拡散及び蒸発させ、その結果、酸化層３０の厚さは、酸化物が完全に除去されるまで減少する。
後述のように、半導体層１０の厚さは、酸素の拡散及び蒸発に影響を及ぼす。当該層が薄いほど、分解速度（dissolution rate）が速くなる。そのため、半導体層１０の厚さは、好適には、２５０から５０００オングストロームとなり、好ましくは１０００オングストロームとなる。
逆に、半導体層が、厚い場合（特に２５００オングストロームよりも厚い場合）、又は別の材料の層により覆われている場合には、酸素の拡散及び蒸発は、起こり得るが、よりずっとゆっくりとである。
そのため、酸化層３０の分解の選択性を確保すべく、マスク手段が、所定のパターンに対して相補的なパターンに対応する半導体層の複数の領域からの酸素の拡散及び蒸発を防止するために設けられる。
図８Ａを参照するに、第１実施形態では、半導体層１０は、２５０から５０００オングストロームの制御された厚さを有しており、マスク手段は、マスク８０となっており、マスク８０は、前述した所望のパターンに対して相補的なパターンにより半導体層１０を覆っており、所望のパターンに対応する複数の領域１２を開放したままにしている。好適には、マスク８０は、半導体層１０の複数の領域１１からの酸素の拡散及び蒸発を防止し、半導体層１０は、１００から５００オングストロームよりも厚い厚さを少なくとも有するマスクにより覆われている。
或いは、図１０Ａを参照するに、マスク手段は、半導体層そのものであり、ここでは、厚い半導体層が、前記所望のパターンに対応する複数の薄い領域１２を形成するために、エッチングされている。
複数のより厚いマスク領域１１は、これらの領域を通じた酸素の拡散及び蒸発を防止又は制限するのに十分な厚さとなっており、その結果、酸素の拡散及び蒸発は主に、薄い領域１２内で起こる。
典型的には、厚い領域と薄い領域との間の厚さの比は、１．５よりも高くなり、好ましくは、２よりも高くなる。
よって、酸素の拡散は主に、上記構造のパターニングされた開放部分（即ち、マスクされていない部分、又は適切な厚さを有する半導体層の部分）で起こり、その結果、酸化層の分解は、同じ所望のパターンに応じて起こる。
ここで、所望の領域内の酸化層３０を分解するために実行される熱処理について説明する。
熱処理は、アルゴン雰囲気、水素雰囲気、又はこれらの混合雰囲気のような、不活性雰囲気又は還元性雰囲気内で実施される。
熱処理は、所望の領域において、酸化層３０の厚さが半導体層１０を介した酸素拡散により減少するよう行われる。
酸素拡散による酸化層３０の減少について図示すべく、図５及び図６はそれぞれ、拡散中及び拡散後の構造５０の断面を示している。
構造５０は、２つの拡散ドメイン、即ち、
− 左側（上端半導体層１０）及び
− 右側（バルク基板２０）
を含み、これらは、厚さｄOXを有する酸化層３０により分離されている。
酸素の拡散は、１次元であると想定される。拡散方程式は、次の通りである。
Figure 2010522425
 ここで、ｚ軸は、層面を横断するよう伸びており、酸化層３０の中心に原点を有し、半導体層１０内に正の値がとられ、バルク基板２０内に負の値がとられている。
Ｃ（ｚ，ｔ）は、時間ｔ、及びｚにおける酸素濃度である。
Ｄ（Ｔ）は、半導体層内における酸素の拡散係数（単位：ｃｍ２／ｓ）である。
図６は、熱処理後の上記構造内における酸素の分布を概略的に示す。
酸化膜分解速度（oxide dissolution rate）は、酸化膜界面における、半導体層１０を介した左側の酸素フラックス（図５の大きい矢印）と、バルク基板２０を介した右側の酸素フラックス（図５の小さい矢印）との差である。
上端半導体層１０が十分に薄い場合には、酸化層３０の一部の酸素が、酸化層３０を通じて拡散し、酸化層３０の表面において雰囲気中に蒸発する。
この拡散は、境界条件から推測できるように、雰囲気が不活性に選ばれることで促進される。
特に、不活性雰囲気が水素を含み、上記の層がシリコン中にある場合には、以下の反応が半導体層１０の表面で起こる。
Figure 2010522425
 不活性雰囲気がアルゴンを含む場合には、反応は次の通りである。
Figure 2010522425
この拡散の効率を高めるために、半導体層１０の表面を前もって還元してもよい。
バルク基板２０が非常に厚い場合には、酸化層３０の酸素は、バルク基板２０の開放表面（free surface）に到達できない。
しかしながら、バルク基板２０内に存在可能な一部の孤立した酸素が、バルク基板２０から酸化層３０に拡散する。
従って、以下のように、左側の拡散と右側の拡散との競合が存在する。
− 左側のフラックスが、右側のフラックスよりも大きいと（図５の大きい矢印）、酸化層３０の分解をもたらす。
− 右側のフラックスが、左側のフラックスよりも大きいと（図５の小さい矢印）、酸化膜３０の成長をもたらす。
本出願人は、半導体層１０が十分に薄く、雰囲気が不活性である場合に、以下のことに気がついた。
− 熱処理の非常に早い段階において、酸化層３０の厚さは増大する（バルク基板２０からの右側の拡散が、半導体層１０を通じた左側の拡散よりも多くなる）。
− その後、一般的には数秒後、酸化膜分解が始まる（バルク基板２０からの右側の拡散が、半導体層１０を通じた左側の拡散よりも少なくなる）。
例えば、本出願人は、約１１００℃の温度で、約１０００オングストロームの厚さを有するＳｉ層１０において、酸化膜分解が、約１０秒で始まることに気がついた。
その後、決められた時間の後、半導体層１０の厚さが、酸素拡散長（Ｄ*ｔ）１／２に比べ小さい場合において、本出願人は、左側の拡散が、酸化膜からの概ね全てのフラックスをもたらすことを算出した。そして、右側の拡散は、この決められた時間では重要ではない。この最後のケースでは、決められた時間は、約１２００℃において、約１００秒である。このような条件において、定常的（steady）なフラックスは、次のように定められる。
Figure 2010522425
 ここで、ｄSeは、半導体層１０の厚さである。
また、Ｃ0（Ｔ）は、アニール温度における半導体内の平衡酸素分解度（equilibrium oxygen solubility）である。
酸化層３０の厚さｄOXを、制御された値ΔｄOXだけ減少させる酸化膜分解時間は、次の通りである。
Figure 2010522425
 ここで、Ｎは、酸化膜内の酸素原子の濃度である。
例えば、半導体層１０が単結晶Ｓｉからなり、Ｎ＝４．２２ｅ２２であり、酸化層３０がＳｉＯ２からなり、ｄSe＝１０００オングストロームであり、ΔｄOX＝２０オングストロームである場合には、酸化膜分解時間は、次のようになる。
Figure 2010522425
本出願人は、当該時間に影響する主なパラメータが、アニール温度と、上端半導体層１０の厚さであることを明らかにした。
また、当該結果は、バルク基板２０内の酸素濃度に依存していない。
例えば、数値シミュレーションに基づくと、Ａｒ又はＨ２雰囲気中で、１０００オングストロームの上端Ｓｉ層を有する２０オングストロームの界面ＳｉＯ２を分解するための最小アニール条件は、次の通りである。
− １１００℃で２時間、又は
− １２００℃で１０分、又は
− １３００℃で４分。
そして、熱処理の温度及び継続時間は、酸化層３０の酸素を刺激して、バルク基板２０内よりも半導体層１０を通じて拡散させるように選択される。
その後、酸化層３０の厚さは減少し、酸化物を、所望の領域において完全に除去することができる。
加えて、半導体層２０の厚さもまた、その形成時において、前記拡散を刺激するように選択しておいてもよい。
特に、半導体層１０の厚さ、及び熱処理の温度は、酸化層３０の平均除去速度を決定する。厚さが増すほど、速度が減少する。温度が高まるほど、速度が増大する。
例えば、前記厚さ及び温度は、酸化層３０の平均除去速度が少なくとも約０．５オングストローム／分に達するように制御してもよい。この目的のために、約１２００℃の温度で、Ｓｉ単結晶層１０の厚さが、２５００オングストロームより薄く選択される。
この場合には、熱処理の継続時間のみを、酸化層３０から制御された厚さの酸化物を正確に除去するために、制御する必要がある。
或いは、半導体層１０の厚さは、制御された継続時間及び制御された温度にて熱処理を実施することで、制御された厚さの酸化物が除去されるよう選択される。
制御された温度は、約１１００℃から１３００℃、特に、約１１００℃又は１２００℃に選択してもよい。
半導体層１０の厚さは、２５０オングストロームから１０００オングストロームの間でもよいし、制御された温度は約１２００℃であり、制御された継続時間は約５分から５時間の間である。
ここで、本発明の３つの具体的な実施例について説明する。
第１実施例では、図８Ａから図８Ｄを参照するに、標準的なＳＯＩ構造５０が、薄膜又は超薄膜の酸化層３０、即ち、１００から１０００オングストロームの厚さ、好ましくは、２５０から５００オングストロームの厚さを有する酸化層３０と、薄膜の半導体層１０、即ち、２５０から５０００オングストロームの厚さ、好ましくは、２５０から１０００オングストロームの厚さを有する半導体層１０と、を有するよう用意される。
次に、図８Ａを参照するに、マスク８０が、構造５０の半導体層１０の表面に熱酸化により形成される。マスク８０は、半導体層１０の決められた複数の領域１１のみを覆い、その結果、所望のパターンに対応する複数の領域１２は、開放されたままとなる。
次のステップは、図８Ｂ及び図８Ｃに示すように、１２００℃における２時間の熱処理である。これにより、マスク８０で覆われていない半導体層の領域１２に対応する領域内の埋め込み酸化層３０が分解される。図８Ｂは、熱処理中の中間的な構造を示す。酸化層の厚さは、酸化層の上端から減少し始め、その結果、領域３２が形成される。領域３２は、マスク８０により保護された酸化層のその他の領域３１よりも、厚さが薄くなっている。図８Ｃは、所望のパターンに対応する領域３２内の酸化層が完全に分解された後の構造を示す。
次に、図８Ｄを参照するに、仕上げステップ（例えば、薄膜化又はＣＭＰを含む）が行われ、これにより、マスク８０が除去され、且つ、良好な均一性及び所望の粗さが得られ、その上に更に構築されるコンポーネントの質が確保される。
マスク８０が熱酸化により形成される本実施例では、半導体層１０は、所定オングストローム、好ましくは、３０から２００オングストローム消費される。マスクされない領域と比べた厚さの差は、酸化膜分解に適用される熱処理の間に起こるシリコン及び／又は酸素の蒸発により相殺（compensate）される。
第２実施例では、図９Ａから図９Ｄを参照するに、標準的なＳＯＩ構造５０が、薄膜又は超薄膜の酸化層３０（即ち、１００から１０００オングストロームの厚さ、好ましくは、２５０から５００オングストロームの厚さを有する酸化層３０）を有するよう用意される。
次に、図９Ａを参照するに、マスク８０が、半導体層１０の表面への窒化物又は酸化物の堆積により形成される。
次のステップは、図９Ｂ及び図９Ｃに示すように、埋め込み酸化層３０を局所的に分解するための、１２００℃における３時間の熱処理である。
本実施例では、マスク８０の堆積によって、半導体層１０の厚さは消費されない。よって、埋め込み酸化層の選択的分解の間、半導体層の小さなディッシングが、マスクのない表面に生じる。マスクにより保護された領域と比べた高さの差は、仕上げステップ（例えばＣＭＰによる）の間に減少又は消滅する。
第３実施例では、図１０Ａから図１０Ｃを参照するに、ＳＯＩ構造が、２００から５００オングストロームの厚さを有する酸化層３０を有するよう形成される。
半導体層１０は、所望のパターンに対応する領域１２内において２５０から１０００オングストロームの厚さを有し、且つ、その他の領域ではより厚いマスク領域１１を有するよう選択的にエッチングされる。半導体層のマスク領域１１は、酸素が当該領域１１を通じて拡散するのを防ぎ、これにより先行実施例のマスク８０と同じ役割を果たすよう、十分に厚くなっており、少なくとも２５００オングストロームとなっている。
その後、１２００℃における１時間から３時間の熱処理が、所望のパターンに対応する酸化層３０の領域３２内の酸化物を分解するよう行われる。薄膜化又はＣＭＰを含む仕上げステップ（図示せず）により、質の良い表面が得られる。
これにより、本発明による混合構造は、その底部からその表面へと、バルク基板、パターニングされた酸化層、及び半導体層を備えるＳＯＩ構造となる。パターニングされた酸化層とは、酸化層が、所望のパターンに応じて、上記構造の表面に平行な面内に広がっていることを意味する。相補的なパターンは、バルク基板の材料により形成される。酸化層の厚さは、１００から１０００オングストローム、好ましくは２５０から５００オングストロームであり、一方、半導体層の厚さは、２５０から５０００オングストローム、好ましくは２５０から１０００オングストロームである。
本発明による混合構造は、バルク領域とＳＯＩ領域との交互の繰り返しを有する構造と言うこともできる。前記バルク領域及びＳＯＩ領域はそれぞれ、上記構造の表面に平行な面内において所望のパターン及び相補的なパターンを定めている。
バルク領域の厚さは、構造全体の厚さであり、バルク領域は、半導体材料により形成される。
ＳＯＩ領域は、その底部から表面へと、
バルク基板と、
厚さが、１００から１０００オングストローム、好ましくは、２５０から５００オングストロームである酸化層と、
厚さが、２５０から５０００オングストローム、好ましくは、２５０から１０００オングストロームである半導体層と、
を備えている。
上述の実施例では、熱処理が、バルク領域及びＳＯＩ領域を有する混合構造を形成するために、酸化膜が所望の領域内において完全に分解されるまで行われる。
しかしながら、熱処理は、酸化膜の厚さが異なる領域を保持するために、酸化物の完全な分解前に（図８Ｂ、９Ｂ、１０Ｂに示す中間ステップで）停止することも可能である。これにより、図１１に示す構造を作製することが可能となる。図１１では、酸化層は、第１の厚さを有する複数の領域３１と、第２のより薄い厚さを有する複数の領域３２とを有している。実際、熱処理は、所望の領域内において制御された厚さの酸化物を除去するのに使用可能である。
例えば、酸化物除去速度が一定である場合には、熱処理の継続時間のみを、制御された厚さの酸化物を除去するために調整する必要がある。
別の可能性としては、酸化層の異なる領域の厚さを選択的に制御するために、異なるマスク手段を使用することである。例えば、初期厚さを有する複数の領域と、より薄い複数の領域と、酸化物のない複数の領域とを有する構造を製造することが可能である。これを製造するには、２つ以上のステップのプロセスが用いられる。第１のステップでは、第１のマスクが、半導体層上に形成され、第１のパターンが定められる。次に、第１の熱処理が、第１のパターンに対応する領域内において制御された厚さの酸化層を除去するために適用される。第２のステップでは、第２のマスクが、第１のパターンの一部分上に形成され、これにより第１のパターン内に含まれる第２のパターンが定められる。次に、第２の熱処理が、第２のパターンに対応する領域内において酸化物を完全に除去するために適用される。しかし、第２のマスクは、第１の熱処理の間に薄膜化され、且つ、現時点でマスクにより覆われている領域内の酸化物の分解を防ぐ。その結果、得られる構造は、初期厚さを有する領域（第１のマスクで覆われた領域内にある）と、より薄い厚さを有する領域（第２のマスクで覆われた領域内にある）と、酸化物のない領域（第２のパターンに対応する領域）とを有する。
これにより、本実施例では、異なる厚さの埋め込み酸化層を有するＳＯＩ構造を製造することが可能となる。このようなＳＯＩ構造は、メモリのような用途で非常に興味深い。
本発明によるプロセスの利点は、質の良い標準的なＳＯＩ構造に適用されることにある。なぜならば、それは、良い結果をもたらす結合技術を用いて製造されているからである。本発明によるプロセスには、混合領域の研磨は含まれず、そのため、研磨にまつわる諸問題（特にディッシング）が回避される。
その上、埋め込み酸化層は、熱酸化又は酸化膜堆積のいずれかにより形成することが可能である。
更に、シリコン上端層は、種々の結晶配向領域（crystalline orientation region）又はシリコン領域からの種々のドーピング（doping from silicon region）を有することが可能である。結合界面は、表面に近接している。ｎ−シリコン上のｎ＋ドープ層を統合することが可能である。このような配置では、いくつかのコンポーネントが、作製プロセスの間にドーピングの修正なしに実現可能である。応用形態の例としては、ダイオードの作製がある。
好適には、シリコン領域は、質の高い結晶性を有し、コンポーネントは、シリコンのこれらの部分上にダイレクトに構築可能である。更に、転写されたシリコン層は、コンポーネントをダイレクトに形成可能な、質の高い結晶性を有するシリコンを有することが可能である。
その上、シリコン転写層は、ＨＯＴ（Hybrid Orientation Technology）技法により、様々な結晶配向性を有することが可能である。

Claims (32)

  1. エレクトロニクス又はオプトエレクトロニクス用の構造（５０）を処理する方法であって、
    前記構造は、
    バルク基板（２０）と、
    酸化層（３０）と、
    半導体層（１０）と、
    を順に備え、
    前記方法は、
    前記半導体層（１０）上に所望のパターンを定めるためのマスク手段を設けることと、
    前記所望のパターンに対応する前記酸化層（３０）の複数の領域（３２）内において制御された厚さの酸化物を除去するための熱処理を行うことと、
    を含むことを特徴とする方法。
  2. 前記制御された厚さは、少なくともいくつかの前記領域（３２）において、前記酸化層全体の厚さであることを特徴とする請求項１に記載の方法。
  3. 前記制御された厚さは、全ての前記領域（３２）において、前記酸化層全体の厚さであることを特徴とする請求項１又は２に記載の方法。
  4. 前記所望のパターンに対応する前記半導体層（１０）の前記領域（１２）は、制御された厚さを有することを特徴とする請求項１から３のいずれか１項に記載の方法。
  5. 前記半導体層（１０）の前記領域（１２）の前記制御された厚さは、２５０から５０００オングストロームであることを特徴とする請求項４に記載の方法。
  6. 前記半導体層（１０）の前記領域（１２）の前記制御された厚さは、１０００オングストロームよりも薄いことを特徴とする請求項５に記載の方法。
  7. 前記マスク手段は、前記所望のパターンに対して相補的なパターンにより前記半導体層（１０）を覆うマスク（８０）であることを特徴とする請求項１から６のいずれか１項に記載の方法。
  8. 前記マスク（８０）は、前記半導体層（１０）の熱酸化により形成されることを特徴とする請求項７に記載の方法。
  9. 前記マスク（８０）は、前記半導体層（１０）上への窒化物又は酸化物の堆積により形成されることを特徴とする請求項７に記載の方法。
  10. 前記マスク手段は、前記半導体層（１０）の複数のマスク領域（１１）により形成され、前記複数のマスク領域（１１）は、前記所望のパターンに対応する前記半導体層の前記領域（１２）よりも厚いことを特徴とする請求項１から６のいずれか１項に記載の方法。
  11. 前記マスク領域（１１）は、前記所望のパターンに対応する前記半導体層の前記領域（１２）よりも、少なくとも１．５倍厚いことを特徴とする請求項１０に記載の方法。
  12. 前記熱処理は、不活性雰囲気又は還元雰囲気中で、制御された温度及び制御された継続時間にて行われ、
    前記半導体層の前記領域（１２）の前記制御された厚さ、前記制御された温度、及び前記制御された継続時間は、前記所望のパターンに対応する前記酸化層の前記領域（３２）において制御された厚さの酸化物を分解するよう選択される、
    ことを特徴とする請求項１から１１のいずれか１項に記載の方法。
  13. 前記制御された温度は、１１００℃から１３００℃の間であり、前記制御された継続時間は、５分から５時間の間であることを特徴とする請求項１２に記載の方法。
  14. 前記半導体層（１０）の前記領域（１２）の前記制御された厚さ、及び前記制御された温度は、前記酸化層の平均除去速度が少なくとも０．５オングストローム／分となるよう選択されることを特徴とする請求項１２又は１３に記載の方法。
  15. 前記熱処理前の前記酸化層（３０）の厚さは、１００から１０００オングストロームであることを特徴とする請求項１から１４のいずれか１項に記載の方法。
  16. エレクトロニクス又はオプトエレクトロニクス用の構造（５０）を製造する方法であって、
    前記構造は、
    バルク層（２０）と、酸化層（３０）と、半導体層（１０）とを順に備え、
    前記方法は、
    （ａ）半導体層（１０）を設けるステップと、
    （ｂ）酸化層（３０）が結合界面に形成されるよう前記半導体層（１０）をバルク基板（２０）と結合させ、前記基板（２０）、酸化層（３０）、及び半導体層（１０）を順に備える構造（５０）を形成するステップと、
    （ｃ）前記半導体層（１０）上に所望のパターンを定めるためのマスク手段を設けるステップと、
    （ｄ）前記所望のパターンに対応する前記酸化層の複数の領域（３２）内において制御された厚さの酸化物を除去するための熱処理を行うステップと、
    を含むことを特徴とする方法。
  17. 前記制御された厚さは、少なくともいくつかの前記領域（３２）において、前記酸化層全体の厚さであることを特徴とする請求項１６に記載の方法。
  18. 前記制御された厚さは、全ての前記領域（３２）において、前記酸化層全体の厚さであることを特徴とする請求項１６又は１７に記載の方法。
  19. 前記半導体層（１０）は、前記所望のパターンに対応する前記領域（１２）において、制御された厚さを有することを特徴とする請求項１６から１８のいずれか１項に記載の方法。
  20. 前記所望のパターンに対応する前記半導体層（１０）の前記領域（１２）の前記制御された厚さは、２５０から５０００オングストロームであることを特徴とする請求項１９に記載の方法。
  21. 前記所望のパターンに対応する前記半導体層（１０）の前記領域（１２）の前記制御された厚さは、１０００オングストロームよりも薄いことを特徴とする請求項２０に記載の方法。
  22. ステップ（ｃ）は、前記所望のパターンに対して相補的なパターンにより、前記半導体層（１０）上にマスク（８０）を形成することを含むことを特徴とする請求項１６から２１のいずれか１項に記載の方法。
  23. ステップ（ｃ）は、前記所望のパターンにより前記半導体層（１０）をエッチングして、前記所望のパターンに対応する前記領域（１２）よりも厚い複数のマスク領域（１１）を形成することを含むことを特徴とする請求項１６から２１のいずれか１項に記載の方法。
  24. 前記マスク領域（１１）は、前記所望のパターンに対応する前記領域（１２）よりも、少なくとも１．５倍厚いことを特徴とする請求項２３に記載の方法。
  25. 前記熱処理は、不活性雰囲気又は還元雰囲気中で、制御された温度及び制御された継続時間にて行われ、
    前記半導体層の前記領域（１２）の前記制御された厚さ、前記制御された温度、及び前記制御された継続時間は、前記所望のパターンに対応する前記酸化層の前記領域（３２）において制御された厚さの酸化物を分解するよう選択される、
    ことを特徴とする請求項１６から２４のいずれか１項に記載の方法。
  26. 前記制御された温度は、１１００℃から１３００℃の間であり、前記制御された継続時間は、５分から５時間の間であることを特徴とする請求項２５に記載の方法。
  27. 前記熱処理前の前記酸化層（３０）の厚さは、１００から１０００オングストロームであることを特徴とする請求項２５又は２６に記載の方法。
  28. バルク基板（２０）と、酸化層（３０）と、半導体層（１０）とを順に備える、エレクトロニクス又はオプトエレクトロニクス用の構造であって、
    前記酸化層は、厚さが選択的に制御された複数の領域（３１，３２）を有することを特徴とする構造。
  29. 前記酸化層は、第１の厚さを有する複数の領域（３１）と、第２のより薄い厚さを有する複数の領域（３２）とを有することを特徴とする請求項２８に記載の構造。
  30. 前記酸化層は、酸化物を有さない複数の領域（３２）を有することを特徴とする請求項２８又は２９に記載の構造。
  31. 前記半導体層の厚さは、２５０から５０００オングストロームであることを特徴とする請求項２８から３０のいずれか１項に記載の構造。
  32. 前記酸化層（３０）の厚さは、１００から１０００オングストロームであることを特徴とする請求項２８から３１のいずれか１項に記載の構造。
JP2009554090A 2007-03-19 2007-03-19 パターニングされた薄いｓｏｉ Active JP5231460B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/IB2007/051435 WO2008114099A1 (en) 2007-03-19 2007-03-19 Patterned thin soi

Publications (2)

Publication Number Publication Date
JP2010522425A true JP2010522425A (ja) 2010-07-01
JP5231460B2 JP5231460B2 (ja) 2013-07-10

Family

ID=38476011

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009554090A Active JP5231460B2 (ja) 2007-03-19 2007-03-19 パターニングされた薄いｓｏｉ

Country Status (6)

Country Link
US (2) US7939387B2 (ja)
EP (1) EP2135278A1 (ja)
JP (1) JP5231460B2 (ja)
KR (1) KR101431780B1 (ja)
CN (1) CN101636832B (ja)
WO (1) WO2008114099A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012507135A (ja) * 2008-10-28 2012-03-22 ソイテック 転位の移動を可能にする絶縁体上半導体型の構造体を製作し処理する方法、および対応する構造体
JP2012191173A (ja) * 2011-03-08 2012-10-04 Soytec 半導体オンインシュレータの構造を処理するための方法

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2936356B1 (fr) * 2008-09-23 2010-10-22 Soitec Silicon On Insulator Procede de dissolution locale de la couche d'oxyde dans une structure de type semi-conducteur sur isolant
FR2937794A1 (fr) * 2008-10-28 2010-04-30 Soitec Silicon On Insulator Procede de traitement d'une structure de type semi-conducteur sur isolant par dissolution selective de sa couche d'oxyde
FR2938118B1 (fr) * 2008-10-30 2011-04-22 Soitec Silicon On Insulator Procede de fabrication d'un empilement de couches minces semi-conductrices
FR2938119B1 (fr) * 2008-10-30 2011-04-22 Soitec Silicon On Insulator Procede de detachement de couches semi-conductrices a basse temperature
FR2941324B1 (fr) * 2009-01-22 2011-04-29 Soitec Silicon On Insulator Procede de dissolution de la couche d'oxyde dans la couronne d'une structure de type semi-conducteur sur isolant.
FR2942568B1 (fr) * 2009-02-24 2011-08-05 Soitec Silicon On Insulator Procede de fabrication de composants.
JP2011029618A (ja) * 2009-06-25 2011-02-10 Sumco Corp Ｓｉｍｏｘウェーハの製造方法、ｓｉｍｏｘウェーハ
US9190560B2 (en) 2010-05-18 2015-11-17 Agency For Science Technology And Research Method of forming a light emitting diode structure and a light diode structure
FR2968450A1 (fr) * 2010-12-07 2012-06-08 Soitec Silicon On Insulator Procede de traitement d'une structure de type semi-conducteur sur isolant
EP3447789B1 (de) 2011-01-25 2021-04-14 EV Group E. Thallner GmbH Verfahren zum permanenten bonden von wafern
JP5454485B2 (ja) * 2011-02-09 2014-03-26 信越半導体株式会社 貼り合わせ基板の製造方法
SG192180A1 (en) 2011-04-08 2013-08-30 Ev Group E Thallner Gmbh Method for permanent bonding of wafer
CN106785913A (zh) * 2017-01-04 2017-05-31 南京大学 GaN基金属‑超薄氧化物‑半导体的复合结构纳米激光器及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002009145A (ja) * 2000-05-08 2002-01-11 Internatl Business Mach Corp <Ibm> Ｓｉｍｏｘ（酸素注入による分離）工程のために埋込み酸化膜厚さをパターン形成する方法
JP2002026137A (ja) * 2000-07-05 2002-01-25 Hitachi Ltd 半導体集積回路装置およびその製造方法
JP2006049725A (ja) * 2004-08-06 2006-02-16 Sumco Corp 部分ｓｏｉ基板およびその製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69513469T2 (de) 1994-06-16 2000-07-06 Nec Corp Silizium-auf-Isolator-Substrat und dessen Herstellungsverfahren
JP4273540B2 (ja) 1998-07-21 2009-06-03 株式会社Ｓｕｍｃｏ 貼り合わせ半導体基板及びその製造方法
US6846727B2 (en) 2001-05-21 2005-01-25 International Business Machines Corporation Patterned SOI by oxygen implantation and annealing
JP3693992B2 (ja) 2002-11-08 2005-09-14 三菱電機株式会社 高圧燃料ポンプ
FR2847077B1 (fr) * 2002-11-12 2006-02-17 Soitec Silicon On Insulator Composants semi-conducteurs, et notamment de type soi mixtes, et procede de realisation
JP4407127B2 (ja) 2003-01-10 2010-02-03 信越半導体株式会社 Ｓｏｉウエーハの製造方法
JP4442560B2 (ja) 2003-02-19 2010-03-31 信越半導体株式会社 Ｓｏｉウエーハの製造方法
JP4830290B2 (ja) 2004-11-30 2011-12-07 信越半導体株式会社 直接接合ウェーハの製造方法
US8138061B2 (en) 2005-01-07 2012-03-20 International Business Machines Corporation Quasi-hydrophobic Si-Si wafer bonding using hydrophilic Si surfaces and dissolution of interfacial bonding oxide
US7384857B2 (en) * 2005-02-25 2008-06-10 Seiko Epson Corporation Method to fabricate completely isolated silicon regions

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002009145A (ja) * 2000-05-08 2002-01-11 Internatl Business Mach Corp <Ibm> Ｓｉｍｏｘ（酸素注入による分離）工程のために埋込み酸化膜厚さをパターン形成する方法
JP2002026137A (ja) * 2000-07-05 2002-01-25 Hitachi Ltd 半導体集積回路装置およびその製造方法
JP2006049725A (ja) * 2004-08-06 2006-02-16 Sumco Corp 部分ｓｏｉ基板およびその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012507135A (ja) * 2008-10-28 2012-03-22 ソイテック 転位の移動を可能にする絶縁体上半導体型の構造体を製作し処理する方法、および対応する構造体
JP2012191173A (ja) * 2011-03-08 2012-10-04 Soytec 半導体オンインシュレータの構造を処理するための方法

Also Published As

Publication number Publication date
CN101636832B (zh) 2012-01-11
WO2008114099A1 (en) 2008-09-25
US7939387B2 (en) 2011-05-10
CN101636832A (zh) 2010-01-27
US20110180912A1 (en) 2011-07-28
US20090032911A1 (en) 2009-02-05
JP5231460B2 (ja) 2013-07-10
KR101431780B1 (ko) 2014-09-19
KR20100014968A (ko) 2010-02-11
EP2135278A1 (en) 2009-12-23

Similar Documents

Publication Publication Date Title
JP5231460B2 (ja) パターニングされた薄いｓｏｉ
TWI711067B (zh) 以可控制薄膜應力在矽基板上沉積電荷捕捉多晶矽薄膜之方法
TWI727123B (zh) 高電阻率絕緣體上矽結構及其製造方法
JP5185284B2 (ja) 半導体オンインシュレータ構造体を製造する方法
KR101358361B1 (ko) 절연체 상 반도체 구조물을 제조하는 방법
US20090092810A1 (en) Fabrication of soi with gettering layer
US9242444B2 (en) Method of fabricating a composite structure with a stable bonding layer of oxide
JP2006148066A (ja) ゲルマニウム・オン・インシュレータ（ＧｅＯＩ）型ウェーハの製造方法
US7452785B2 (en) Method of fabrication of highly heat dissipative substrates
US7910455B2 (en) Method for producing SOI wafer
JP2023036918A (ja) 高抵抗率半導体・オン・インシュレータウエハおよび製造方法
WO2002043153A1 (fr) Procede de fabrication de plaquette de semi-conducteur
EP0843346A2 (en) Method of manufacturing a semiconductor article
KR20060088052A (ko) 빈 자리 클러스터를 가지는 기판에서 형성된 박층 이송방법
JP6752933B2 (ja) 多層構造体
JP2004103946A (ja) 基板及びその製造方法
TWI436456B (zh) 元件的製造方法
JP2005311199A (ja) 基板の製造方法
JP4739213B2 (ja) ボンディング層が消滅する間接ボンディング
USRE41841E1 (en) Method for making a silicon substrate comprising a buried thin silicon oxide film
US6420243B1 (en) Method for producing SOI wafers by delamination
US20040187769A1 (en) Method of producing SOI wafer
JP3342442B2 (ja) 半導体基板の作製方法及び半導体基板
WO2011018780A1 (en) A process for manufacturing a hybrid substrate
JPH10335254A (ja) 半導体基板の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120926

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120928

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20121214

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20121221

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130121

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130222

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130321

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160329

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5231460

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250