JP2012191173A - 半導体オンインシュレータの構造を処理するための方法 - Google Patents
半導体オンインシュレータの構造を処理するための方法 Download PDFInfo
- Publication number
- JP2012191173A JP2012191173A JP2012007163A JP2012007163A JP2012191173A JP 2012191173 A JP2012191173 A JP 2012191173A JP 2012007163 A JP2012007163 A JP 2012007163A JP 2012007163 A JP2012007163 A JP 2012007163A JP 2012191173 A JP2012191173 A JP 2012191173A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor
- oxynitride
- thin layer
- nitride
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 39
- 239000012212 insulator Substances 0.000 title claims abstract description 9
- 230000008569 process Effects 0.000 title abstract description 11
- 239000004065 semiconductor Substances 0.000 claims abstract description 76
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 33
- 239000001301 oxygen Substances 0.000 claims abstract description 33
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 33
- 150000004767 nitrides Chemical class 0.000 claims abstract description 24
- 238000009792 diffusion process Methods 0.000 claims abstract description 19
- 238000010438 heat treatment Methods 0.000 claims abstract description 19
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 48
- 239000000758 substrate Substances 0.000 claims description 34
- 229910052757 nitrogen Inorganic materials 0.000 claims description 24
- 239000012298 atmosphere Substances 0.000 claims description 18
- 238000000137 annealing Methods 0.000 claims description 3
- 230000000295 complement effect Effects 0.000 claims description 3
- 230000009467 reduction Effects 0.000 claims description 2
- 239000002253 acid Substances 0.000 claims 1
- 239000010410 layer Substances 0.000 description 119
- 238000004090 dissolution Methods 0.000 description 21
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 239000000463 material Substances 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 5
- 230000003647 oxidation Effects 0.000 description 5
- 238000007254 oxidation reaction Methods 0.000 description 5
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 4
- 230000007547 defect Effects 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000002844 melting Methods 0.000 description 4
- 230000008018 melting Effects 0.000 description 4
- 238000005498 polishing Methods 0.000 description 4
- 239000007789 gas Substances 0.000 description 3
- 235000012431 wafers Nutrition 0.000 description 3
- 229910052786 argon Inorganic materials 0.000 description 2
- 125000004429 atom Chemical group 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910002601 GaN Inorganic materials 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 230000002378 acidificating effect Effects 0.000 description 1
- 239000012300 argon atmosphere Substances 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 230000001627 detrimental effect Effects 0.000 description 1
- 230000008034 disappearance Effects 0.000 description 1
- 238000011978 dissolution method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000007730 finishing process Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000010309 melting process Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 125000004433 nitrogen atom Chemical group N* 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 125000004430 oxygen atom Chemical group O* 0.000 description 1
- 238000000678 plasma activation Methods 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 238000007665 sagging Methods 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
- 238000009736 wetting Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76243—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using silicon implanted buried insulating layers, e.g. oxide layers, i.e. SIMOX techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Element Separation (AREA)
- Semiconductor Memories (AREA)
- Formation Of Insulating Films (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
【解決手段】本発明の方法は、(i)薄い層(3)の表面上に、露出領域と呼ばれる薄い層の領域(3a)を画定するマスク(4)と、そのマスクで覆われる領域(3b)とを形成するステップと、(ii)酸化物又は酸窒化物の層(2)中の酸素の少なくとも一部が露出領域(3a)を通って拡散するための要因となる熱処理を施すステップとを含む。
ステップ(ii)の前又は最中に、薄い層(3)の半導体の窒化物又は酸窒化物の層(5)は、露出領域(3a)上に形成され、上記層(5)の厚さは、露出領域(3a)を通る酸素の拡散速度とマスク(4)で覆われる領域(3b)を通る酸素の拡散速度との比が2より大きくなるようにする。
【選択図】図4
Description
(ii)不活性又は還元性の大気中で、並びに制御された温度及び時間の条件下で、熱処理を施し、酸化物又は酸窒化物の層中の酸素の少なくとも一部を薄い半導体層の露出領域を通って拡散させ、上記第1のパターンに従って配置される酸化物又は酸窒化物の層の領域で酸化物又は酸窒化物の厚さの減少を導くステップとを含み、
上記方法は、ステップ(ii)の前又は最中に、薄い層の半導体の窒化物又は酸窒化物の層は、露出領域上に形成され、上記窒化物又は酸窒化物の層の厚さは、薄い層の露出領域を通る酸素の拡散速度とマスクで覆われた領域を通る酸素の拡散速度との比が2以上大きくなるようにすることを特徴とする。
窒素プラズマを上記薄い層に適用することにより、又は
窒素を含有する大気中にアニールすることにより、形成することができる。
図3を参照して、溶解処理は、基盤から表面へ連続して、支持基板1と、半導体の酸化
物又は酸窒化層2と、局所的なマスクで事前に覆われている半導体層3を含む半導体オンインシュレータ構造(SeOI)、に適用される。
ii)ドナー基板上に弱くなったゾーンを形成し、弱くなったゾーンが転送される薄い半導体層を画定するステップと、
iii)支持基板へドナー基板を結合し、酸化物又は酸窒化物の層が結合する表面に配置されるステップと、
iv)支持基板へ薄い半導体層を転送するように弱くなったゾーンに沿ってドナー基板を壊すステップ。
図3に示すように、マスク4は、薄い層3の表面上に形成され、拡散してはならない酸素を通す表面の領域3bを覆う、又は少なくとも露出領域3aよりも非常に低い拡散
率を持っていなければならない。
物の層2の上記領域3aは、酸化物又は酸窒化物の層の厚さの全て又は一部を溶解するた
めに望まれるパターンに従って分布している。
ために望まれるパターンと補完的なパターンに従って薄い層3の上に分布している。
れている。
方法のいずれかに従って、マスクを形成することができる。
の局所堆積によって生成される。
成され、ゾーン3aはそのような酸化から保護される露出ゾーンを形成することを意図さ
れている。
さい厚さを引き起こし、薄い層3の部分的に「埋められた」マスクにつながる。
酸窒化物の層から拡散しなければならない元素である酸素、及び必要ならば窒素を通す領
域より厚い薄い層3の領域から構成されている。
図4を参照して、又はもし適切ならば図6を参照して、マスク4が形成された後、処理は薄い層3の露出領域3aに適用され、その処理は、上記領域3aの表面上に、層3の半導体の窒化物又は酸窒化物の薄い層5を形成することを目指す。
熱処理のため、SOI構造は、ガスの流れが不活性又は還元性の大気を形成するように生成される炉内に配置される。
Claims (8)
- 連続する支持基板(1)、半導体の酸化物又は酸窒化物の層(2)、及び前記半導体の薄い半導体層(3)を含む半導体オンインシュレータ構造を処理するための方法であって、
(i)薄い層(3)の表面上に、マスクで覆われていない露出領域と呼ばれる前記薄い層の領域(3a)であって第1のパターンに従って分布された領域と、前記マスクで覆われた領域(3b)であって前記第1のパターンの補完的な第2のパターンに従って分布された領域とを画定するマスク(4)を形成するステップと、
(ii)不活性又は還元性の大気中で、並びに制御された温度及び時間条件の下で、熱処理を施し、酸化物又は酸窒化物の層(2)中の酸素の少なくとも一部を前記薄い半導体層の前記露出領域(3a)を通って拡散させ、前記第1のパターンに従って配置される前記酸化物又は酸窒化物の層(2)の領域(3b)で前記酸化物又は酸窒化物の厚さの減少を導くステップとを含み、
ステップ(ii)の前又は最中に、前記薄い層(3)の前記半導体の窒化物又は酸窒化物の層(5)は、前記露出領域(3a)上に形成され、前記窒化物又は酸窒化物の層(5)の厚さは、前記薄い層(3)の前記露出領域(3a)を通る酸素の拡散速度と前記マスク(4)で覆われた前記領域(3b)を通る酸素の拡散速度との比が2以上大きくなるようにすることを特徴とする方法。 - 前記薄い層の前記半導体の前記窒化物又は酸窒化物の前記層(5)を形成するステップは、ステップ(ii)の前記熱処理前に実行されることを特徴とする請求項1に記載の方法。
- 前記薄い層の前記半導体の前記窒化物又は酸窒化物の前記層(5)を形成するステップは、ステップ(ii)の前記熱処理の少なくとも一部の間に実行されることを特徴とする請求項1に記載の方法。
- 前記薄い層の前記半導体の前記窒化物又は酸窒化物の前記層(5)は、窒素を含む大気に薄い層(3)の前記露出領域(3a)を露出することによって形成されることを特徴とする請求項2に記載の方法。
- 前記薄い層の前記半導体の前記窒化物又は酸窒化物の前記層(5)は、前記薄い層(3)に窒素プラズマを適用することによって形成されることを特徴とする請求項4に記載の方法。
- 前記薄い層の前記半導体の前記窒化物又は酸窒化物の前記層(5)は、窒素を含む大気中でアニールすることによって形成されることを特徴とする請求項4に記載の方法。
- ステップ(ii)の前記熱処理の前記大気は窒素を含み、ステップ(ii)の間のように、前記薄い層(3)の前記半導体の前記窒化物又は酸窒化物の層(5)が、前記露出領域(3a)の表面上に形成されることを特徴とする請求項3に記載の方法。
- ステップ(ii)の前記熱処理は、5〜500分間の時間、1100〜1300℃の間の温度、及び、前記大気が好ましくは0.1〜1%の間にある濃度の窒素を含む中で実行されることを特徴とする請求項7に記載の方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR1151884A FR2972564B1 (fr) | 2011-03-08 | 2011-03-08 | Procédé de traitement d'une structure de type semi-conducteur sur isolant |
FR1151884 | 2011-03-08 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012191173A true JP2012191173A (ja) | 2012-10-04 |
JP5555269B2 JP5555269B2 (ja) | 2014-07-23 |
Family
ID=43971118
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012007163A Active JP5555269B2 (ja) | 2011-03-08 | 2012-01-17 | 半導体オンインシュレータの構造を処理するための方法 |
Country Status (8)
Country | Link |
---|---|
US (1) | US8497190B2 (ja) |
EP (1) | EP2498286B1 (ja) |
JP (1) | JP5555269B2 (ja) |
KR (1) | KR101365234B1 (ja) |
CN (1) | CN102683200B (ja) |
FR (1) | FR2972564B1 (ja) |
SG (1) | SG184625A1 (ja) |
TW (1) | TWI456704B (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016519432A (ja) * | 2013-03-25 | 2016-06-30 | ソイテック | 二酸化ケイ素層を分解する方法 |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2995445B1 (fr) | 2012-09-07 | 2016-01-08 | Soitec Silicon On Insulator | Procede de fabrication d'une structure en vue d'une separation ulterieure |
FR2995444B1 (fr) * | 2012-09-10 | 2016-11-25 | Soitec Silicon On Insulator | Procede de detachement d'une couche |
FR3051979B1 (fr) * | 2016-05-25 | 2018-05-18 | Soitec | Procede de guerison de defauts dans une couche obtenue par implantation puis detachement d'un substrat |
JP7263319B2 (ja) * | 2018-03-28 | 2023-04-24 | 住友精密工業株式会社 | Memsデバイスの製造方法、memsデバイス及びそれを用いたシャッタ装置 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006049725A (ja) * | 2004-08-06 | 2006-02-16 | Sumco Corp | 部分soi基板およびその製造方法 |
JP2008159811A (ja) * | 2006-12-22 | 2008-07-10 | Siltronic Ag | Soiウェーハの製造方法ならびにsoiウェーハ |
JP2010522425A (ja) * | 2007-03-19 | 2010-07-01 | エス.オー.アイ.テック、シリコン、オン、インシュレター、テクノロジーズ | パターニングされた薄いsoi |
JP2012503322A (ja) * | 2008-09-23 | 2012-02-02 | ソイテック | セミコンダクタ−オン−インシュレータ型構造中の酸化物層を局所的に溶解する方法 |
Family Cites Families (32)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0701286B1 (en) | 1994-06-16 | 1999-11-24 | Nec Corporation | Silicon on insulating substrate and manufacturing method for same |
US5780346A (en) * | 1996-12-31 | 1998-07-14 | Intel Corporation | N2 O nitrided-oxide trench sidewalls and method of making isolation structure |
JP4273540B2 (ja) | 1998-07-21 | 2009-06-03 | 株式会社Sumco | 貼り合わせ半導体基板及びその製造方法 |
US6300218B1 (en) | 2000-05-08 | 2001-10-09 | International Business Machines Corporation | Method for patterning a buried oxide thickness for a separation by implanted oxygen (simox) process |
US6881645B2 (en) * | 2000-08-17 | 2005-04-19 | Samsung Electronics Co., Ltd. | Method of preventing semiconductor layers from bending and semiconductor device formed thereby |
US6846727B2 (en) | 2001-05-21 | 2005-01-25 | International Business Machines Corporation | Patterned SOI by oxygen implantation and annealing |
JP2003249649A (ja) * | 2002-02-26 | 2003-09-05 | Toshiba Corp | 半導体装置及びその製造方法 |
US20070128742A1 (en) * | 2002-05-22 | 2007-06-07 | Jung-Il Lee | Method of forming silicon-on-insulator (soi) semiconductor substrate and soi semiconductor substrate formed thereby |
KR100476901B1 (ko) * | 2002-05-22 | 2005-03-17 | 삼성전자주식회사 | 소이 반도체기판의 형성방법 |
DE10234699A1 (de) * | 2002-07-30 | 2004-02-12 | Advanced Micro Devices, Inc., Sunnyvale | Ein Verfahren zum Bereitstellen eines dicken thermischen Oxides bei der Grabenisolation |
JP3693992B2 (ja) | 2002-11-08 | 2005-09-14 | 三菱電機株式会社 | 高圧燃料ポンプ |
FR2847077B1 (fr) | 2002-11-12 | 2006-02-17 | Soitec Silicon On Insulator | Composants semi-conducteurs, et notamment de type soi mixtes, et procede de realisation |
US7510927B2 (en) * | 2002-12-26 | 2009-03-31 | Intel Corporation | LOCOS isolation for fully-depleted SOI devices |
JP4407127B2 (ja) | 2003-01-10 | 2010-02-03 | 信越半導体株式会社 | Soiウエーハの製造方法 |
KR100947815B1 (ko) | 2003-02-19 | 2010-03-15 | 신에쯔 한도타이 가부시키가이샤 | Soi 웨이퍼의 제조 방법 및 soi 웨이퍼 |
JP4489368B2 (ja) * | 2003-03-24 | 2010-06-23 | 株式会社日立製作所 | 半導体装置およびその製造方法 |
US6882025B2 (en) * | 2003-04-25 | 2005-04-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Strained-channel transistor and methods of manufacture |
US7091069B2 (en) * | 2004-06-30 | 2006-08-15 | International Business Machines Corporation | Ultra thin body fully-depleted SOI MOSFETs |
JP4830290B2 (ja) | 2004-11-30 | 2011-12-07 | 信越半導体株式会社 | 直接接合ウェーハの製造方法 |
US8138061B2 (en) | 2005-01-07 | 2012-03-20 | International Business Machines Corporation | Quasi-hydrophobic Si-Si wafer bonding using hydrophilic Si surfaces and dissolution of interfacial bonding oxide |
US7384857B2 (en) * | 2005-02-25 | 2008-06-10 | Seiko Epson Corporation | Method to fabricate completely isolated silicon regions |
US7566629B2 (en) * | 2005-06-16 | 2009-07-28 | International Business Machines Corporation | Patterned silicon-on-insulator layers and methods for forming the same |
JP5239117B2 (ja) * | 2005-10-04 | 2013-07-17 | 株式会社Sumco | Soi基板の製造方法 |
CN101529578B (zh) * | 2006-10-27 | 2012-01-11 | 硅绝缘体技术有限公司 | 用于转移在具有空位团的基片中形成的薄层的改进方法 |
US7930976B2 (en) | 2007-08-02 | 2011-04-26 | Ensign-Bickford Aerospace & Defense Company | Slow burning, gasless heating elements |
US7833891B2 (en) * | 2008-07-23 | 2010-11-16 | International Business Machines Corporation | Semiconductor device manufacturing method using oxygen diffusion barrier layer between buried oxide layer and high K dielectric layer |
FR2937797B1 (fr) | 2008-10-28 | 2010-12-24 | S O I Tec Silicon On Insulator Tech | Procede de fabrication et de traitement d'une structure de type semi-conducteur sur isolant, permettant de deplacer des dislocations, et structure correspondante |
FR2937794A1 (fr) * | 2008-10-28 | 2010-04-30 | Soitec Silicon On Insulator | Procede de traitement d'une structure de type semi-conducteur sur isolant par dissolution selective de sa couche d'oxyde |
SG162675A1 (en) * | 2008-12-15 | 2010-07-29 | Semiconductor Energy Lab | Manufacturing method of soi substrate and manufacturing method of semiconductor device |
US8030173B2 (en) * | 2009-05-29 | 2011-10-04 | Freescale Semiconductor, Inc. | Silicon nitride hardstop encapsulation layer for STI region |
US8283217B2 (en) * | 2010-03-04 | 2012-10-09 | International Business Machines Corporation | Prevention of oxygen absorption into high-K gate dielectric of silicon-on-insulator based finFET devices |
EP2500933A1 (en) * | 2011-03-11 | 2012-09-19 | S.O.I. TEC Silicon | Multi-layer structures and process for fabricating semiconductor devices |
-
2011
- 2011-03-08 FR FR1151884A patent/FR2972564B1/fr active Active
- 2011-12-06 TW TW100144891A patent/TWI456704B/zh active
- 2011-12-07 US US13/314,086 patent/US8497190B2/en active Active
-
2012
- 2012-01-05 SG SG2012000873A patent/SG184625A1/en unknown
- 2012-01-09 KR KR1020120002529A patent/KR101365234B1/ko active IP Right Grant
- 2012-01-17 JP JP2012007163A patent/JP5555269B2/ja active Active
- 2012-01-31 CN CN201210021387.XA patent/CN102683200B/zh active Active
- 2012-03-08 EP EP12158624.2A patent/EP2498286B1/fr active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006049725A (ja) * | 2004-08-06 | 2006-02-16 | Sumco Corp | 部分soi基板およびその製造方法 |
JP2008159811A (ja) * | 2006-12-22 | 2008-07-10 | Siltronic Ag | Soiウェーハの製造方法ならびにsoiウェーハ |
JP2010522425A (ja) * | 2007-03-19 | 2010-07-01 | エス.オー.アイ.テック、シリコン、オン、インシュレター、テクノロジーズ | パターニングされた薄いsoi |
JP2012503322A (ja) * | 2008-09-23 | 2012-02-02 | ソイテック | セミコンダクタ−オン−インシュレータ型構造中の酸化物層を局所的に溶解する方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016519432A (ja) * | 2013-03-25 | 2016-06-30 | ソイテック | 二酸化ケイ素層を分解する方法 |
Also Published As
Publication number | Publication date |
---|---|
EP2498286A1 (fr) | 2012-09-12 |
FR2972564A1 (fr) | 2012-09-14 |
KR101365234B1 (ko) | 2014-02-18 |
KR20120102502A (ko) | 2012-09-18 |
US20120231636A1 (en) | 2012-09-13 |
EP2498286B1 (fr) | 2013-08-07 |
FR2972564B1 (fr) | 2016-11-04 |
JP5555269B2 (ja) | 2014-07-23 |
US8497190B2 (en) | 2013-07-30 |
CN102683200B (zh) | 2015-05-20 |
TW201238009A (en) | 2012-09-16 |
CN102683200A (zh) | 2012-09-19 |
TWI456704B (zh) | 2014-10-11 |
SG184625A1 (en) | 2012-10-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100362898B1 (ko) | Soi기판의열처리방법과장치및이것을사용한soi기판의제조방법 | |
KR100358638B1 (ko) | 반도체기판 및 그 제조방법 | |
US9136113B2 (en) | Process to dissolve the oxide layer in the peripheral ring of a structure of semiconductor-on-insulator type | |
JP5231460B2 (ja) | パターニングされた薄いsoi | |
JP5555269B2 (ja) | 半導体オンインシュレータの構造を処理するための方法 | |
JP4442560B2 (ja) | Soiウエーハの製造方法 | |
US8324072B2 (en) | Process for locally dissolving the oxide layer in a semiconductor-on-insulator type structure | |
JP2007194239A (ja) | 半導体装置の製造方法 | |
JP4631347B2 (ja) | 部分soi基板およびその製造方法 | |
KR20110055743A (ko) | 전위들의 이동을 가능하게 하는 반도체-온-절연체형 구조를 제조 및 처리하는 방법 및 대응하는 구조 | |
US7632735B2 (en) | Process for manufacturing silicon-on-insulator substrate | |
US9679799B2 (en) | Process for fabricating a semiconductor-on-insulator substrate | |
JPH11103034A (ja) | 半導体基板の製造方法 | |
TW201246382A (en) | Process for treating a structure of semiconductor on insulator type |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131029 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131031 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140129 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140430 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140530 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5555269 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |