TW512515B - Semiconductor device and method of manufacturing the same - Google Patents

Semiconductor device and method of manufacturing the same Download PDF

Info

Publication number
TW512515B
TW512515B TW090127744A TW90127744A TW512515B TW 512515 B TW512515 B TW 512515B TW 090127744 A TW090127744 A TW 090127744A TW 90127744 A TW90127744 A TW 90127744A TW 512515 B TW512515 B TW 512515B
Authority
TW
Taiwan
Prior art keywords
film
oxide film
mentioned
layer
polycrystalline silicon
Prior art date
Application number
TW090127744A
Other languages
English (en)
Inventor
Toshiaki Iwamatsu
Takashi Ipposhi
Hideki Naruoka
Nobuyoshi Hattori
Shigeto Maegawa
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Application granted granted Critical
Publication of TW512515B publication Critical patent/TW512515B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76286—Lateral isolation by refilling of trenches with polycristalline material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76281—Lateral isolation by selective oxidation of silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76283—Lateral isolation by refilling of trenches with dielectric material

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Element Separation (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

512515 五、發明說明（l) [發明所屬之技術領域] 本發明有關於半導體裝置及其製造方法，特別有關於< 以提鬲對金屬污染之耐性之半導體裝置及其製造方法。 [習知之技術] 在石夕基板上設置埋入氧化膜和s〇1(silic〇n 〇n 層用來形成SOI基板，形成在SOI基板之S〇I構 造之半導體裝置（以下稱為scu裝置）所具有之特徵是可以 減小寄生電容’進行高速動作和使用低消耗電力，可以使 用在攜帶式機器等。 # ί貫現向速動作電路時必需使用低電阻化技術。一般之 配ί 2 f術所採用之方法是在構成電路之電晶體之閘極 (矽化〜:層^及極區域，自行整合的形成金屬化合物層 石=本國專利案特開平6 —2 04334之圖83所示，在以夕曰 矽構成之閘極電極之 ^ 在以多晶 散法#玱接τ ·,、 卩，和源極·汲極區域上，利用勝 =寻堆積Τ!(鈦)或c〇(銘）等之金屬㉟ ：用歲 處理，用來形成矽化物層 ：：間之熱 極之側壁氧化膜蓉夕# 7 ^ ^在刀離絕緣膑或閘極電 石夕化物層此為」：膜或氮化膜上，金屬層不會形成 金屬：素ΐ : 3 ::件或絕緣膜之種類之不㈤，C。等之 之矽層時，會在^开巴：膜中擴散’當到達該絕緣膜之下 流之增大會造成ΐ =形成…時’由於接面茂漏電 乂战軍路之錯誤動作為其問題。 电
C:\2D-OODE\91-O2\90127744.ptd 第6頁 512515 五、發明說明（2) 另外’近年來為著配線低電阻化，所以會有將配線材料 從習知之A1 (叙）—Cu (銅）合金配線變更成為⑸配線等之傾 向’但疋隨著該變更，由於Cu之擴散會使裝置之特性劣 化0 除之外卩也者半導體裝置之微細化和多層配線化，處 ^步驟數會增加，金屬污染之機會會增大。當金屬污染物 質在接面界面析出時，會造成接面洩漏電流之增大，如上 所述，會引起電路之錯誤動作。 下面將使用圖62〜圖65用說明習知之矽化物處理。
、f先’如圖62所示，準備S0I基板1〇，該S(H基板1〇之形 成疋在矽基板1上設置埋入氧化膜2和s〇l層3，在s〇i層3之 表面内選擇性的形成作為分離絕緣膜之溝道分離氧化膜 ST1，用來規定用以形成M0S電晶體之區域qr，和用以形成 電阻元件之區域RR。 溝，分離氧化膜ST1亦稱為淺溝道分離氧化膜（STI)，另 夕部設有井區麵，因為構建成元件間並未完全 電为離，所以亦稱為部份分離氧化膜（ρτι)。 在形成溝道分離氧化膜Sτ 1 >《么 .0 .
sen層3上，選擇性的形區域⑽之 然後，以使區域：成化，和閘極電， 電型之雜質之離子，二將乂源v沒極區域相同導 伸區域Εχ。 植人則〇1層内’自行整合的形成延 延伸區域EX是比後工程所形 成之源極·汲極區域淺之擴
、發明說明（3) 散區域，以成為源極·汲極區域之一部份之方式，以比源 ，·汲極區域低之濃度，或與源極·汲極區域相同程度之 濃度，進行植入而形成。 其次，在圖63所示之工程中，在閘極電極GT之側面形成 側壁間隔物SW，以使區域QR和區域成為開口部之方式形 成抗鍅劑遮罩R2，將雜質之離子植入到so丨層3内，用來自 行整合的形成源極·汲極區域SD。這時，亦對電阻元件區 域RR植入雜質，用來形成電阻層RL。 其次，在圖64所示之工程，於區域之3〇1層3上選擇性 的形成絕緣膜I F，在成為可以防止矽化物層之形成之構造 之後’以滅散法等堆積T i或C 〇等之金屬層，利用熱處理促 進矽化物反應。 石夕化物反應之達成是以低溫短時間之熱處理使露出之矽 層和其上之金屬層進行反應，形成在氧化膜等之絕緣膜上 之金屬層因為不會被矽化物化，所以可以利用以後之除去 處理進行除去。然後利用第2次之熱處理用來形成穩定構 造之矽化物膜。 圖64表示除去未反應之金屬膜後之狀態，矽化物層ss形 成在源極·汲極區域SD上，閘極電極GT上和電阻層RL上。 在電阻層RL上，於包夾絕緣膜I F之2個位置形成矽化物層 SS ’該矽化物層ss成為電阻元件之2個電極。 然後，在圖6 5所示之工程，於SO I層3上形成層間絕緣膜 IZ ’設置多個接觸部Ch使其貫穿層間絕緣膜ιζ，到達源 極·汲極層SD上和電阻層RL上之矽化物層SS，藉以構成
C:\2D-CODE\91-02\90127744.ptd 第8頁 512515 五、發明說明（4) SOI裝置90。 另外，在圖62〜圖65中所說明者是形成在s〇l基板1〇之 SCH裝置90，但是在圖66中表示形成在大塊矽基板1之大塊 裝置90A。 在大塊裝置90A中，設有更深之溝道分離氧化膜3丁2用以 代替溝道分離氧化膜ST1，其他之構造因為與圖65所示之 SO I裝置9 0相同，所以在相同之構件附加相同之元件編 號，而其重複之說明則加以省略。 [發明所欲解決之問題] 如上所述，矽化物反應是利用低溫短時間之熱處理（第1 次之熱處理）用來使露出之矽層和其上之金屬層進行反 應’除去未反應之金屬膜， 成穩定構造之矽化物膜，但 屬膜之金屬會擴散到絕緣膜 去不充分，所以在絕緣膜上 次之熱處理或其後之處理上 擴散。在此種情況，到達石夕 例如，當在P N接面區域形成 漏電流，當在閘極絕緣膜和 情況，會使閘極絕緣膜之可 另外，如圖6 6所示，形成 同樣之問題。 然後’利用第2次之熱處理形 是在第1次之熱處理，構成金 中’由於未反應之金屬膜之除 會殘留微少量之金屬，在第2 之熱處理’有可能在絕緣膜中 層表面之金屬層形成矽化物， 矽化物之情況，會產生接面洩 f層之界面近傍形成矽化物之 罪度降低為其問題。 在大塊基板1之裝置90A亦會有 本發明用來解決此種問題， 金屬污染造成之問題之丰遒遍其目的是提供可以防止由於 V體裝置及其製造方法。
五、發明說明（5) [解決問題之手段] 導i::是；κ導體裝置：具備有:半導體層；多個半 ^ m ^ 在上述之半導體層上；和分離絕緣膜，被 口又1社上述之车道 使上述之多個桌層之表面内；利用上述之分離絕緣膜 下邱 丰v肢几件電分離；在上述之分離絕緣膜之 個；導體區=層中，具有PN接面部由導電型不同之2 沭 /形成，和具備有多晶矽膜，被設置在經由上 二广緣膜面對上述之pN接面部之上部之位置，跨越 在上述之2個半導體區域上。
、,十、，t =疋種半導體裝置，使上述之多晶矽膜形成在上 緣膜之外部上部；和上述之多晶石夕膜之形成幅 ^被玟夂成為可以滿足條件式：05Lg<Tst<20Lg，其中 =與上述PN接面部位置對應之上述多晶石夕膜中之位置，到 ^述多晶矽膜之端部之長度，Tst:上述之分離絕緣膜之 度。 •本么明是一種半導體裝置，使上述之多個半導體元件包 曰0S電晶體；和上述之多晶矽膜之厚度與構成上述之廳 電晶體之閘極電極之閘極多晶矽膜之厚度相同。
•本么明疋一種半導體裝置，使上述之多個半導體元件包 含MOS電晶體；和上述之多晶带膜之厚度比構成上述m〇s電 晶體之閘極電極之閘極多晶矽膜薄。 本發明是一種半導體裝置，使上述之pN接面部沿著上述 之分離絕緣膜之設置型樣延伸；和上述之多晶石夕膜沿著上 述之PN接面部設置。 、σ
M2515 五、發明說明（6) 本發明是一種半導體裝置’使上述之多晶矽膜 =之分離絕緣膜内，在上述之2個半導體區呈有 均一之厚度。 &丄/、有大致 f發明是-種半導體裝置’使上述之分離絕緣膜 π乳化膜和下部氧化膜，積層在上述之多晶矽膜：. I ;和氧化膜間隔物’覆蓋上述之上部 ，上 曰曰石夕膜和上述之下部氧化膜之側面。 义之夕 μ f發明是—種半導體裝置，使上述之分離絕緣膜且有. 邛乳化膜和下部氧化膜，積層在上述之多晶矽膜^ . 下；和氧化膜，被設在上述之多晶矽膜之側面。、 本發明是一種半導體裝置，具備有半 導體元件，形成在上述之半導體層上；和Y離層絕缘夕：半 =在上述之半導體層之表面内；利用上述之分離絕缘= 使上述之多個半導體元件電分離；在上述分離絕緣犋下 邛之上述半導體層中，具有PN接面部由導電型不同之2 半導體區域形成；上述之分離絕緣膜具有··大致均一尸产 之氮化膜，被設在與上述PN接面部之上部對應之位置予度反 越在上述之2個半導體區域上；和上部氧化膜和下部氣跨 膜’積層在上述之氮化膜之上下。 羊 本發明是一種半導體裝置，具備有：SOI基板，設有半 體基板，被設置在該半導體基板上之埋入氧化膜，和被Μ 置在該埋入氧化膜上之soi層；多個半導體元件，形成在: 述之SO I層上；和分離絕緣膜，被設置在上述之s〇 {層之表 面内；利用上述之分離絕緣膜使上述之多個半導體元件^
C:\2D-C0DE\91-02\90127744.ptd 第11頁 512515 五、發明說明（7) 分離；上述之分離絕緣膜具備有：完全溝道，貫穿上述之 SO I層達到上述之埋入氧化膜；内壁絕緣膜，不貫穿上述 之SO I層’被設置成連續在下部殘留有井區域之部份溝道 ’被設置在上述之完全溝道和上述之部份溝道之内壁；内 部多晶石夕膜’埋入上述之完全溝道，和被設置成在上述之 部份溝道之底面上延伸；和上部絕緣膜，被設置成覆蓋上 述之内部多晶矽膜，與上述之内壁絕緣膜一起包圍上述之 内部多晶石夕膜，用來使上述之内部多晶矽膜電絕緣。 本發明是一種半導體装置，將上述之内部多晶矽膜抓置 ί 溝道内’使其不會超越形成在上：部 伤溝道之側壁之上述内壁絕緣膜。 本發明是一種半導體裝置’具備有：半導體戶· =::这：工述之半導體層上；和分“緣膜，被 元件電分離；在上迷=== 下。卩之上达+導體層中，具有由不同導電型 區域形成之PN接面部，在上述2個半導體區域中之至，丨、二 緣膜之下部，具備有沿著上述之PN:面設 置之局部之結晶缺陷區域。 2 = :;半導體裝置’使上述結晶缺陷區域成為將 電型m:'缺陷區域之半導體區域之導電型相同導 电t之雜貝，以較高之濃度導入之區域。 半導體裝置’使上述結晶缺陷區域成為將 ，、形成有上述結晶缺陷區域之半導體區域之導電型不同導
第12頁 五、發明說明（8) 電型之雜質，以較高之濃度導入之區域。 本發明是一種半導體裝置，具備有：s〇I基板，設有半導 體基板，被設置在該半導體基板上之埋入氧化膜，和被設 置在该埋入氧化膜上之SO I層；多個半導體元件，形成在 上述之SOI層上；和分離絕緣膜，被設置在上述之s〇I層之 表面内，利用上述之分離絕緣膜使上述之多個半導體元件 電分離·，在上述分離絕緣膜之下部之上述S0I層中，具有 由不同V電型之2個半導體區域形成之pN接合部，具備有 被埋入之第1多晶矽膜，成為貫穿上述2個半導體區域中之 至少一方之上述PN接合部近傍。 本發明是一種半導體裝置，上述之多個半導體元件包含 S電曰曰體，上述之M0S電晶體具有被設置在上述s〇 ^層之 表面内之源極·汲極區域，更具備有被埋入之第2多晶矽 2，成為貫穿鄰接上述分離絕緣膜之上述源極·汲極區 本發明是一種半導體裝置，更具備有局部之第j和第2社 晶缺陷區域，被設置在上述第丨和第2多晶矽膜之下部之^ 述矽基板和上述埋入氧化膜之界面近傍。 *本發明是一種半導體裝置，具備有··半導體層；多個半 蛉體元件，形成在上述之半導體層上；和分離絕緣膜，被 形成在上述之半導體層之表面内；利用上述之分離絕緣膜 ，上述之多個半導體元件電分離；在上述分離絕緣膜之下 4之上述半導體層中，具有由不同導電型之2個半導體區 域形成之PN接面部，具備有上部氮化膜，被設置在經由上
512515 五、發明說明（9) 離絕緣膜與上接合部之上部面對之位置，成為 %越在上述之2個半導體區域上。 本發明是一種半導體裝置，使上述之多個半元 電晶體，上述之M0S電晶體具有側壁間隔物，由被設 f閘極電極和閘極絕緣膜之側面之氮化膜構成，上述之上 部氮化膜之厚度，與上述之側壁間隔物之厚度大致相同。 本發明是-種半導體裝置，使上述之上部氮化膜和上述 之矽化物侧壁是2層構造，各個之第1層間，和第2層間之 厚度成為大致相同。
曾本發明是一種半導體裝置，具備有：半導體層；多個半 導體元件，形成在上述之半導體層上；和分離絕緣膜，被 Z成在上述之半導體層之表面内；利用上述之分離絕緣膜 上述之多個半導體元件電分離；在上述之分離絕 下部之上述半導體層中，具有由不同導電型之2個半導體 區域形成之PN接面部，上述之分離絕緣膜在其 多個石夕島，上述之多個石夕島被設置在上述分離J膜：J 與上述PN接面部之上部對應之位置’成為跨越在上述之2 個半導體區域上。 本發明之半導體裝置是SCH半導體裝置，形成在S(H基板 上’該SO I基板具備有石夕基板’被設置在該矽基板上之埋 入氧化膜，和被設置在該埋入氧化膜上之so丨層，上述之 半導體層是上述之SOI層。 α
本發明是一種半導體裝置之製造方法，該半導體裝置且 有：碎半導體層；多個半導體元件，形成在上述之秒牟'
C:\2D-CODE\91-02\90127744.ptd 第14頁 51251^
、發明說明（U) 2積層第1氧化膜’多晶石夕膜’和第2氧化膜；⑻選擇 ^的—除去上述之第i氧化膜，上述之多晶矽膜，和上述之 =2氣化膜，在上述分離絕緣膜之形成位置，形成下部氧 化腺步多晶矽膜，和上部氧化膜之積層膜；（c)至少以氧 :设蓋上述之多晶石夕膜，側面’用來形成上述之分離絕 具和（d)在上述之工程（C)之後，使上述之半導體層外 離絕緣膜。 ㈢之表面内埋入上述之分 本發明是一種半導體裝置之製诰 — 包含以覆蓋上述積層膜之側面之方 之工私（c ) 本發.明是一種半導體裝置之製：„化膜間隔物。 包含使上述多晶石夕膜之側面熱氧化方上述之工程（C) 本發明是-種半導體裝置之；;^來=化膜。 備有：半導體層；多個半導體元件’以：v體裝置具 :’利用上述之分離絕緣膜使上述之多個半：：： 離；該製造方法所具備之工程包含有·⑷在 ：：， 層上積層第1氧化膜’氮化膜，和第2』化膜· 5、,¥體 的除去上述之第1氧化膜，上述 、’（b)選擇性 化膑，在上述之分離絕緣膜之形成位 ：之严乳 膜，氮化膜，和上部氧化膜之積芦 ^ 。卩虱化 緣膜；和（d)在上述之工程（h)夕二膜，作為上述之分離絕 延成長，在成長後之上述半導^二，上述之半導體層外 分離絕緣膜。 體層之表面内，埋入上述之
512515 五、發明說明（12) 本發明是一種半導體裝置之製造方法，該半導體裝置具 備有·· SO I基板，設有矽基板，被設置在該矽基板上之埋入 氧化膜，和被設置在該埋入氧化膜上之S0!層；多個半導 體元件，形成在上述之SO I層上；和分離絕緣膜，被設置 在上述之SOI層之表面内，利用上述之分離絕緣膜使上述 之多個半導體元件電分離·，該製造方法所具備之工程包含 有：（a )以不會達到上述之埋入氧化膜之方式，選擇性 去上述之soi層，在其下部殘留上述之s〇I層用來形_ ，道·，（b)選擇性的除去上述部份溝道内之上述s〇i層# = ;上述之SOI層達到上述之埋入氧化膜，用來形成完全貝 道；（c)形成内壁絕緣膜使其覆蓋上述之完全溝道和上ί 内壁；⑷形成多晶石夕膜使其埋入上述之ί 全溝迢和上述之部份溝搶· r^ 矽膜，形成内部多晶石夕膜脾A k擇性的除去上述之多晶 溝道内；和（f)形成上部H、限定成為殘留在上述之部份 矽膜，和與上述之内壁絕：膜使其覆盖上述之内部多晶 膜，藉以與上述之内部;起包圍上述之内部多晶矽 本發明是-種電絕緣。 備有：半導體層；多：丰衣之衣造方法’該半導體裝置具 層上；和分離絕緣膜，_兀件，形成在上述之半導體 内；利用上述之分置在上述之半導體層之表面 離；該製造方法所且ί、味膜使上述之多個半導體元件電分 離絕緣膜之後，雄二之工私包含有：（a)在形成上述之分 成在上述分離絕t貝之離子植入，用來使叫妾面部形 膜之下部之上述半導體層内，藉以形成
C:\2D-OODE\91-O2\90l27744.ptd 第17頁 五、發明說明（13) 導電型不同之2個半導體區域；和（ 上進行離子植入， 之上述之刀離絕緣膜 方之上述p N接面二ί在S 2個半導體區域中之至少-^ ^ 0〇 e _ °卩近彳方，形成局部之結晶缺陷。 包含植入：形：：：體裝置之製造方法，上述之工程(b) 同導電型之雜質之離^結晶缺陷之半導體區域之導電型相 包之製造方法，上述之工程⑻ 同導電型之雜質之離子。、旧又千蛉型區域之導電型不 備ί,ν月導是體半，體裝置之製造方法，該半導體裝置具 層！;和分離 ，·利用上㉛之分離ΐ’Λ 上述之半，體層之表面内 ;該製造方法所且2、水膑使上述之多個半導體元件電分離 體元件包含MOS電、曰神之工―程包含有:、（a)使上述之多個半導 在上述之半導體層阳上如^’形成上述之分離絕緣膜之後， 電極和閘極絕緣二= '形成上述M0S電晶體之閘極 極和閘極絕緣祺之入^ \氮化膜覆蓋包含上述閘極電 電極和閘極絕緣膜：二’璉擇性的除去，在上述之閘極 隔物，和在經由上、f '’殘留上述之氮化膜作為側壁間 部之位置，亦殘留離絕緣膜面對上述半導體層之上 本發明是-種半導in，用來形成上部氮化膜。 ⑻所包含之工程有置之製造方法’其中上述之工程 除去，在上述之閘』2鼠化膜覆蓋全面後’選擇性的 閉極電極和閘極絕緣膜之侧面形成第丨側 C:\2D-CODE\91-02\90127744.ptd 512515 、發明說明（14) 壁間隔物，和在上述之分離絕緣膜上亦殘留 化膜，用來形成第丨上部氮化膜；和以虱 上述第1側壁間隔物和幻上部氮化膜之 = 擇性的除去，用來形成覆蓋在上述第王 k 側壁間隔物，和在上述之第丨j 土間隔物上之弟2 、+、夕筮9 *儿时 P虱化膜之上部亦殘留上 述之弟2虱化膜，用來形成第2上部氮化膜。 本發明是一種半導體裝置之劁〗皮 、 層上；和分離絕緣膜，被形成在上述之成:之半广體 内；利用上4之分離絕緣膜使上述 ^ ^ 離；所具備之工程是在將石夕離子 】^體兀件電为 絕緣膜中後，進行1 000〜1 400 1之 植入上述之分離 離絕緣膜中形成多個矽島。 、、，用來在上述之分 本發明是一種半導體裝置，使 定之電位。 便上迷之多晶矽膜連接到指 [發明之實施形態] <A.實施形態1> <A-1.製造方法〉 圖1 5用來說明士 用來順床 S明之實施形態1。圖 用不順序的表示3〇1驻 "園 3最後工敍> 心1衣置100之製造工 用來表示SOI裝置 下面將使用圖1 1〜圖11是剖面圖 g ^ 不 程。另外，利用說明最後工程之圖J 1 0 0之構造。 ϋ _ 另外’在以下之實施形態卜9之說 為氧化膜，矽氮化膜簡稱為氮化膜。 秒氧化膜簡稠
第19頁 C:\2D-C0DE\91-02\90127744.ptd 512515 五、發明說明（15) e 首先’準備在石夕基板1上設置有埋入氧化膜2和s 〇 I層3之 SOI基板。該SOI基板1 〇可以使用以SIMOX法形成者，或以 晶圓貼合法形成者，或以任何形成法形成之s〇 I基板。通 常’SOI層3之膜厚為50〜200nm，埋入氧化膜2之膜厚為 100 〜400nm 〇 然後，利用CVD法以80 (TC程度之溫度條件，在s〇i層3上 形成厚度10〜30 nm (1〇〇〜300 A)之氧化膜〇Χ1(襯墊氧化 膜）。另外，該氧化膜之形成亦可以經由以8 〇 〇〜丨〇 〇 〇 〇c之 溫度條件對S 0 I層3進行熱氧化。 其次，利用CVD法在氧化膜0Χ1上形成厚度1〇〜1〇〇nm (1 0 0〜1 0 0 0 A )之多結晶矽層（以下稱為多晶矽膜）pS J。 其次，利用CVD法以7 〇 〇 °C程度之溫度條件，在多晶矽膜 PS1上形成厚度3〇〜2〇〇nm(3〇〇〜2000 A)之氮化膜SN1。 然後，配合用以規定活性區域之溝道分離氧化膜之型 樣i對抗钱劑遮罩進行型樣製作，利用乾式蝕刻或濕式蝕 刻選擇性的除去氮化膜训^和多晶矽膜pS]l，以氮化膜SN1 作為1虫刻遮罩，對SO I層3進行溝道蝕刻，用來形成圖2所 示之溝道TR1。 其，’在圖3所示之工程，在使溝道TRi之内壁氧化後， 埋入氧化膜0X2。氧化膜0X2例如以HDP(High-Density -Plasma)-CVD法形成。hdP-CVD法所使用之電漿之密度比一 $之電裝CVD高數十倍〜數百倍，在進行濺散和沈澱之同 時，堆積氧化膜，可以獲得膜質良好之氧化膜。 另外’氧化膜0X2具有凹凸部用來反映由於溝道TR1所產
C:\2D-CODE\9l-02\90127744.ptd 第20頁 512515 五、發明說明（16) 生之階梯形成，以覆蓋該凹凸部之方式，在氧化膜0X2上 形成被型樣製作後之抗#劑遮罩R11。 抗餘劑遮罩R1 1之設置是在氮化膜S N1上使膜厚變厚，對 涵蓋寬廣範圍之平坦區域之氧化膜0 X 2進行虫刻藉以薄膜 化，圖4表示使氧化膜0X2薄膜化後之狀態。 進行此種處理之理由是當以後進行CMP(Chemical Mechanical Polishing)處理藉以使氧化膜〇χ2平坦化時， 用來提高平坦化後之氧化膜0 X 2之厚度之均一性。 其次’在圖5所示之工程中，利用C Μ P處理，以氮化膜 SN1作為阻擋膜，在對氧化膜0Χ進行研磨和使其平坦化之 後，利用濕式钱刻或乾式蝕刻除去氮化膜SM和多晶梦膜 psi，用來形成作為分離絕緣膜之溝道分離氧化膜以11。' ^然後，利用溝道分離氧化膜ST11在SOI層3上，規定用以 形成NM0S電晶體之區域nr和用以形成PM〇s電晶體之區域 。在區域NR，植入B(石朋）等之p型雜質之離子，用來形γ =區域WR11，在區域PR，植入p(磷），As(砷）等之n型雜 尚隹子，用來形成N型井區域WR12。利用此種方式 i 3中形成Μ井區域WR1工㈣型井區域謝2之㈣接 曰 ，這分離氧化膜ST11因為在其下部設置p ^型井區細12，成為使元件以 以’所以與溝道分離氧化 之構 離氧:匕膜（STI)，或部份分離氧二膜（PT，。、。溝道分 令而拟士、1 , 私中’於除去氧化膜0X1之後，在 王面形成1〜4nm(l〇〜4〇厶、屑傻在 )厚之作為閘極氧化膜之氧化膜 _ 第21頁 C:\2D-C0DE\91-02\90127744.ptd 512515 五、發明說明（17) ^ 0X3 ’然後在其上形成1〇〇〜4〇〇nm(i〇〇〇〜4000 A)厚之作 為閘極電極之多晶石夕膜PS2。 另外，在氧化膜0X3之形成後，對區域NR進行B(硼），In (銦）等之雜質之通道植入，對區域!^進行p(磷），AS(砷） 和S b (銻）等之雜質之通道植入，用來設定電晶體之臨限值 電壓。另外’在通道植入後，進行短時間之熱處理，其目 的是達成植入損壞回復。 其次，在圖7所示之工程中，使用閘極形成用遮罩對氧 化膜0X3和多晶矽膜PS2進行型樣製作，在區域Nr和pR之 SOI層3上，分別選擇性的形成閘極氧化膜G〇11，閘極電極 GT1 1和閘極氧化膜g〇i 2，閘極電極(^丨2。 然後’以區域PR成為開口部之方式形成抗蝕劑遮罩R1 2 ，以閘極電極GT12作為遮罩，在S(H層内，植入與後工程 形成之源極·汲極區域相同導電型之雜質（例如β )之離 子’用來自行整合的形成延伸區域Εχι 2。 其次，在圖8所示之程，以區域麗成為開口部之方式形 成抗姓劑遮罩R13，以閘極電極(^丨丨作為遮罩，在S(H層 内，植入與後工程形成之源極·汲極區域相同導電型之雜 質（例如P，As)之離子，用來自行整合的形成延伸區域 EX 1 1。 另外，延伸區域EX11和EX12是均比源極·汲極區域淺之 擴放區域，其形成是成為源極·汲極區域之一部份，植入 之濃度低於源極·汲極區域，或與源極·汲極區域相同程 度0
512515 五、發明說明（18) 其次，在圖9所示之工程中，在閘極電極GT1丨和671 2之 側面形成側壁間隔物S W1，與延伸區域£ X 1丨和Ε χ丨2同樣 的’以使區域NR和區域PR成為開口部之方式分別設置抗蝕 劑遮罩’在區域NR，例如植入p，as之離子，用來自行整 合的形成源極·汲極區域SD11，在區域pr，例如植入b之 離子，用來自行整合的形成源極·汲極區域SD丨2，進行短 時間之熱處理’其目的是達成植入損壞回復和植入離子活 性化。 其次，在圖1 0所示之工程中，以濺散法等在全面堆積厚 度1〜100nm(10〜1 0 0 0 A)之由Co或Ti構成之金屬層ML1， 在氮氣之環境中，以30 0〜6 0 0 °C之溫度進行5〜360秒鐘之 退火（第1次之熱處理），用來進行源極·汲極區域gj)丨1和 SD1 2，閘極電極GT11和GT1 2上之金屬ML1之矽化物化。另 外’在未與矽層和多晶矽膜直接接觸之部份，金屬層壯1 不會被矽化物化，除了源極·汲極區域SD11和SD12，閘極 電極GT11和GT12上外，不進行反應。 然後，以例如濕式蝕刻除去未反應之金屬層社1，用來 在源極·汲極區域S D11和S D 1 2，閘極電極G T11和G T1 2上， 形成矽化物層SS1。 然後’在鼠氣之壞境中’以800至1200 C之濕度，進行5 〜3 6 0秒鐘之退火（第2次之熱處理），用來使矽化物層ss 1 成為穩定之構造。 然後，如圖11所示，在SO I層3上形成層間絕緣膜I z，經 由形成多個接觸部CH使其貫穿層間絕緣膜I Z達到源極· &
C:\2D-CODE\91-02\90127744.ptd 第 23 頁 512515 五、發明說明（19) 極層SD11和SD1 2上之矽化物層ss，用來獲得s〇 I裝置1 〇 〇。 下面將使用圖1 2和圖1 3同樣詳細的說明本實施形態之特 徵部份之未反應之金屬層ML 1之除去工程。 圖1 2表示以濕式蝕刻除去未反應之金屬層ML1後之狀態 之區域N R。 未反應之金屬層ML 1之大部份經由上述之濕式蝕刻被除 去，但是亦可以如圖1 2所示，在溝道分離氧化膜ST1丨之上 部稍微的殘留作為殘留金屬RM。不只限於殘留在溝道分離 氧化膜ST11上，亦可以殘留在側壁間隔物SWi上，但是在 以下之說明中，所說明之實例是使殘留金屬RM存在於溝道 分離氧化膜ST11之情況。 當有殘留金屬RM存在之情況時，由於處理上之熱處理使 殘留金屬RM擴散到溝道分離氧化膜ST11中，在矽層表面形 成有矽化物之情況時，會造成接面洩漏。 在習知技術中，因為以1次之濕式蝕刻或乾式蝕刻除去 未反應之金屬層ML 1，所以存在有殘留金屬RM之可能性很 南。 因此本發明人等所發明之方法是在利用習知之方法除去 未反應之金屬層ML 1之後，以稍微除去溝道分離氧化膜 ST1 1之條件，進行乾式蝕刻或濕式蝕刻，藉以除去溝道分 離氧化膜ST11之表面和殘留金屬R Μ。 習知技術是當除去未反應之金屬層ml 1時，以不除去氧 化膜之條件進行蝕刻，但是本發明人等之技術精神是一起 除去氧化膜之表面和殘留金屬RM。
III1K
C:\2D-C0DE\91-02\90127744.ptd
512515
要一起除去氧化膜時，例如 氟酸之濃产和鉍引种門你—了以添加氣酸飯刻劑，調整 〜5 0 0人），用來防止溝道分離矛、去里成為2〜50nm(20 被過度的除去 乳化膜sm和側壁間隔物sw 圖13表示除去殘留金屬RM後 ST11之上部除去殘留金屬RM， 厚度稍微變薄。 之狀悲’從溝道分離氧化膜 和使溝道分離氧化膜ST11之 另外’假如對氧化膜進行渴式餃| 去 RM 理 只 發 該氧化膜卜夕八Μ 刻剝離，藉以完全除 η亥乳㈣上之金屬層ML1時，可以不會產 。假如利用此種處理時，亦可以除去由之： 擴散到分離氧化膜之表面之金屬雜質。依昭此人之方、、地 進行1次之氧化膜之剝離蝕刻就可抑 …、種方式 生。 种制殘留金屬RM之 <Α-2·作用和效果〉 如上所述，依照本發明之實施形態丨時， 形成，於用以進行矽化物化之第！次之埶矽化物曰之 …、乂理之絲，進杆2 次之除去未矽化物化之未反應之金屬層MLl， 去時，一起除去溝道分離氧化膜ST 1 1等之4^ 示 β， 羊L化腺之表面， 所以可以防止殘留金屬龍殘留在氧化膜上，、 < ’ 可以 止因為 處理上之熱處理使殘留金屬RM在氧化膜中 ' 士 _1 h τ擴散，可以防止 在不希望矽化物化之部份發生矽化物化。1 〆、、结果疋可以防 止在Ρ Ν接面部形成矽化物，可以防止接面、、φ 1漏電流之發 生。另外，可以防止在閘極絕緣膜和矽層 〆& ^丄、 TH t/ , α 、介面近傍形成 矽化物，可以維持閘極絕緣膜之可靠度。
m
III f3k,l C:\2D-CODE\91-02\90127744.ptd 第25頁 512515 五、發明說明（21) <A - 3.變化例> 在使用圖1 3所說明之殘留金屬RM之除去時，除去對象之 氧化膜亦可以是溝道分離氧化膜ST丨丨，即使使用異向性蝕 刻’只限於以氧化膜形成之側壁間隔物SW1，可以某種程 度的同時除去。在最近亦可以以氮化膜形成側壁間隔物 swi ’但是因為側壁間隔物SWi大多以氧化膜形成，所以最 好使其除去量較少。 另外，為著保護側壁間隔物SW 1，如圖1 4所示，亦可以 以钱刻遮罩Ε Μ1覆蓋在溝道分離氧化膜s T 1 1之上部以外之 部份’然後對溝道分離氧化膜ST 11進行蝕刻。 姓刻遮罩EM 1被設置在閘極電極GΤ11，側壁間隔物Sf 1和 源極·汲極區域SD11上。另外，在圖1 4中，在溝道分離氧 化膜ST11之端緣部接合有蝕刻遮罩ΕΜι，利用此種方式可 以確實的防止蝕刻到源極·汲極層SD1 i，可以避免由於餘 刻造成損壞。 因此，未被蝕刻遮罩EM1覆蓋之溝道分離氧化膜”丨丨之 表面被部份的除去’隨著該除去，殘留金屬RM亦被除去。 另外，在以上之說明中，所說明者是形成在S0I基板1〇 之SOI裝置〗00，但是在圖15中所示者是形<在大塊矽基板 1之大塊裝置100A。 在大塊裝置100A中，設置更深之溝道分離氧化膜”12用 來代替溝道分離氧化膜ST11，其他之構造因為盥圖丨丨所示 之SOI裝置100相同，所以在相同之構件附加相同之元件編 號，而其重複之說明則加以省略。 '
C:\2D-mDE\91-02\90127744.ptd
512515
五、發明說明（22) <Β·實施形態2〉 <Β-1.裝置構造〉 下面使用圖1 6〜圖2 1用來說明本發明之實施形態2。 圖16是剖面圖，用來表示實施形態2之SOI裝置200之構 造，在與使用圖11所說明之SO I裝置1 〇 〇相同之構件，附加 相同之元件編號，而其重複之說明則加以省略。另外，對 於層間絕緣膜I Z和接觸部C Η為著方便在圖中加以省略。 在SOI裝置2 0 0其與SOI裝置100不同之構造是利用溝道分 離氧化膜S T 2 1規定區域N R和區域P R，在溝道分離氧化膜 ST21之上部選擇性的設置多晶矽膜PS21(外部多晶矽膜）， 在多晶矽膜PS21之上部設置矽化物層SS2，在多晶石夕膜 PS21之側面設置側壁間隔物SW2。 多晶石夕膜PS21之位置對應到s〇I層3中之P型井區域wri 1 和N型井區域WR12之PN接面部JP之上部，被設置成跨越2個 井區域。
S 利用此種構造，在溝道分離氧化膜ST2丨之上部，於矽化 物層之形成時’限定未反應之金屬層殘留成為殘留金屬之 區域’存在之殘留金屬由於處理中之熱處理在溝道分離氧 化膜ST2 1中擴散，可以減小其到達不希望到達之部份（例 如PN接面部JP)之可能性。 圖1 7概略的表示殘留金屬RM進行擴散之狀態。在圖j 7 中’殘留金屬RM存在於區域pR側之溝道分離氧化膜ST21 上’從其位置到PN接面部Jp之距離較遠。假如使該距離變 長時’殘留金屬RM到達pn接面部jp之可能性就變小，可以
512515 五、發明說明（23) 抑制在P N接面部J P石夕化物化造成接面泡漏電流之増大。另 外，對於在源極·汲極區域SD1 2之方向擴散之殘留金屬 RM，因為源極·汲極區域SD12上之矽化物層SS1成為除氣 石夕化物’所以可以防止在源極，沒極區域S D1 2發生問題。 另外，多晶矽膜PS亦具有作為除氣材料之功能。 ' 要獲得此種效果時，最好是限定多晶矽膜PS2 1之形成幅 度和溝道分離氧化膜ST21之形成幅度。 胃 例如，多晶矽膜PS2 1之形成幅度依照溝道分離氧化膜 ST21之厚度Tst決定。 ' 亦即，從位於PN接面部JP之垂直方向之延長線上之多晶 矽膜PS21中之位置，到多晶矽膜ps2l之端部之長度Lg，和 溝道分離氧化膜ST21之厚度Tst之關係，滿足下列之條件 式（1)，以此方式設定多晶矽膜PS21之形成幅度。 0. 5Lg<Tst<20Lg G > 另外，Lg>0 。 另外’在溝道分離氧化膜ST21之上部，未被多晶石夕膜 PS21覆盍之區域之長度，亦依照溝道分離氧化膜ST21之厚 度Tst決定。 亦即，從多晶石夕膜PS21之端部到溝道分離氧化膜”21之 端部之長度LSI，和溝道分離氧化膜ST21之厚度Tst之關 係，以能夠滿足下列之條件式（2)之方式，設^多晶矽膜 PS21之形成幅度或溝道分離氧化膜^21之 0. 5Lsl<Tst<40Lsl , 0 N ^ .......... I) 另外’當在溝道分離氧化膜 礼化膜Μ 21上未存在有多晶矽膜之
512515
512515 五、發明說明（25) 依照此種方式，溝道分離氧化膜ST2 1上之多晶石夕膜 PS2 1，因為經由變更其閘極形成用遮罩之型樣，可以形成 在溝道分離氧化膜S T 2 1上亦殘留多晶石夕膜，所以具有不需 要追加新工程之特徵。 圖19表示S0I1置200之平面構造。在圖19中，設有用以 規定區域NR之矩形環狀之溝道分離氧化膜3721 (圖中未顯 示），在其上設有多晶矽膜PS21。另外，圖19之A-A線之剖 面構造對應到圖1 6。 ° 井區域之ΡΝ接面部JP因為形成在溝道分離氧化膜st2i (圖中未顯示）之下部’所以如圖i 9所示，可以沿 部有效的配置多晶矽膜PS21。 < B - 3 ·作用和效果〉 金屬之區域 如上所述，依照本發明之實施形態2時，以覆蓋 域之PN接面部JP之上部之方式，在溝道分離氧化上 設置夕晶矽膜PS21，用來在溝道分離氧化膜”以之 限制當料物層之形成時殘留有未反應之金屬層成為^ 因此，當有殘留金屬存在時，即使在由於 理使殘留金屬在溝道分離氧化膜ST2丨中气…处 可以使其到達不希望到達之部份（例如欠之^時:亦 變小。其結果是可以防止在PN接面部 ° 機率 止接面洩漏電流之發生。 夕化物，可以防 < B - 4 ·變化例〉 在以上之說明中 所說明之構造是在 以與閘極電極相同
512515 五、發明說明（26) " - 之工程形成之溝道分離氧化膜^21上具有多晶矽膜以21， 但是要抑制金屬污染時，不需要使多晶矽膜之膜厚如同通 常之閘極電極之厚。 如同使用圖6所說明之方式，閘極電極用之多晶矽膜pS2 是以100〜4 0〇nm形成，但是溝道分離氧化膜8了21上之多結 晶碎膜PS21只要lOnni程度即可。 要實現此種構造時，亦可以在閘極形成工程之前後，於 溝道分離氧化膜ST21上，以另外之工程形成多晶矽膜 PS2 1。經由使多晶矽膜薄膜化，可以緩和内部之殘留應 力，可以使特性穩定。 圖20表示在溝道分離氧化膜^21上，利用與閘極形成工 程不同之工程，形成有多晶矽膜22之讥1裝置2(π之構造。 另外’對於與圖1 6所說明之S(H裝置2 〇 〇相同之構造，附 加相同之元件編號，而其重複之說明則加以省略。 SOI裝置201中’其與S0I裝置2〇〇不同之構造是利用溝道 分離氧化膜ST211用來規定區域NR和區域pR，從溝道分離 氧化膜ST211之上部到源極·汲極區域SD12之上部，選擇 性的設置多晶矽膜PS22，在多晶矽膜pS22之側面設置側壁 間隔物SW2。 多晶矽膜PS22之厚度形成比閘極電極口丨丨和以丨2薄。 另外，如圖所不，即使在溝道分離氧化膜ST2丨之形成幅 度較狹，多晶矽膜PS22延伸成為朝向源極·汲極區域SM2 之上部突出之情況時，假如可以達成與鄰接之電晶體區域 之間之電分離時，可以被容許。
C:\2D-CODE\91-02\90127744.ptd 第31頁 512515 五、發明說明（27) 另外，在以上之說明中，所說明者是形成在S〇I基板1〇 之SOI裝置20 0，但是在圖21中表示形成在大塊矽基板1之 大塊裝置20 0A。 在大塊裝置200A中，設置更深之溝道分離氧化膜ST22， 用以代替溝道分離氧化膜ST21，其他之構造因為與圖16所 示之SO I裝置2 0 0相同，所以在相同之構件附加相同之元件 編號，而其重複之說明則加以省略。 < C ·實施形態3 > <C-1·裝置構造> 下面使用圖2 2〜圖3 5用來說明本發明之實施形態3。 圖22是剖面圖，用來表示實施形態3之別1裝置3〇〇之構 造，對於與圖11所說明之如1裝置1〇〇相同之構件，附加相 同之兀件編號，而其重複之說明則加以省略。另外，為著 方便’在圖中將層間絕緣膜I Z和接觸部CH省略。 ，SOI裝置3 0 0，將作為除氣材料之多晶矽膜ps31 (内部 多，石夕膜）’埋入到井區域之pN接面部Jp之上部之溝道分 離氧化膜ST31内，利用該多晶矽膜ps31作為對殘留金屬之 由Γρ即别’也在圖22所示之溝道分離氧化MST31内’於S01層3 '區域WR11 型井區域WR12之PN搔面部JP之上部 pS3 ΪΪ L設置厚度5〇nm( 500 A)程度之多晶石夕膜 PS31，成為跨越2個之井區域。 的了； I ，與使用圖19所說明多晶矽膜PS21同樣 的可以有$文的沿著PN接面部JP配置。
第32頁 丄 Z) 五、發明說明（28) 另rn外/在以上之說明中，所說明者是形成在S01基板10 :m3〇° ’但是在圖23中表示形成在大塊基板1之大 塊裝置3 0 〇 A。 从ί 0塊裝置3〇〇A設置有更深之溝道分離氧化膜”32用以 代^溝道分離氧化膜ST31，在其内部，於與PN接面部抒之 士部對應之位置，設置多晶矽膜ps32(内部多晶矽膜）使其 、為跨越2個井區域之方式，其他之構造因為與圖“所示、 之SOI裝置3 0 0相同，所以在相同之構件附加相同之元 號’而其重複之說明則加以省略。 <C-2.作用和效果〉 經由採用此種構造，在溝道分離氧化膜ST31之上部，於 矽化物層之形成時殘留未反應之金屬層成為殘留金屬，該 殘留金屬即使由於處理中之熱處理在溝道分離氧化膜st3i 中進行擴散時，在到達多晶矽膜PS31之後，與多晶石夕膜 PS3 1進行反應，藉以形成矽化物，所以可以抑制該殘留金 屬到達SOI層3中之PN接面部JP。另外，可以抑制其到達’ SOI層3中之PN接面部，例如，P型井區域㈣^和源極·汲 極區域SD11之接面部，和N型井區域WR12和源極·沒極區 域SD12之接面部。其結果是可以防止在㈣接面 物，可以防止接面泡漏電流之發生。 嶋石夕化 <C-3.製造方法> 圖22所示之SOI置300之製造方法，基本上與圖i〜圖u 所說明之SO I裝置1 0 0之製造方法相同，但是在圖3所示之 工程中，在使溝道TR1之内壁氧化之後，和埋入氧化膜〇χ2
C:\2D-CODE\91-02\90127744.ptd 第33頁 512515 五、發明說明（29) 之前，增加設置多晶矽膜PS31之工程。 此工程是將多晶石夕膜埋入到溝道内，利用異向性乾式餘 刻除去多餘之多晶矽膜，只在溝道TR1内之下部側殘留該 多晶矽膜，使其成為多晶矽膜31。 然後，以氧化膜埋入多晶矽膜PS 3丨之上部，可以獲得溝 道分離氧化膜ST31。形成與溝道分離氧化膜3丁32相同。另
外’上述之製造方法將於後面之實施形態4更進一步的說 明。 W 另外’溝道分離氧化膜ST31之後工程，與圖5〜圖11所 說明之SOI裝置1〇〇之製造方法相同，但是在矽化物層SSi 之形成後，除去未反應之金屬層之工程，與習知者同樣 的’亦可以只進行丨次之蝕刻。 ’ <C-4·第1變化例> 要獲得與圖22所示之s〇i裝置3〇〇同樣之作用和效果時， 亦可以採用如圖24所示之s〇i裝置3〇1之構造。 圖24所不之S01裝置301基本上與圖11所說明之s〇l裝置 100相^同’但是其不同部份是設有溝道分離氧化膜ST33， 在内，具有成為除氣材料之多晶矽膜pS33，用以代替溝道 分離乳化膜sii。另外，在與s〇I裝置1GQ相同之構件附加 相同之元件編娩，而其重複之說明則加以省略。
另^，在圖24中顯示有圖n之3〇1裝置中之與區域〇對 、，,、 為者方便在圖中將層間絕緣膜I Z和接觸部CH 圖24所示之溝道分離氧化 膜ST33之構成是從埋入氧化膜
512515 五、發明說明（30) 2^側^起順4序的積層有··下部氧化膜331 ;多晶矽膜以”和上 部氧化膜332 ;和氧化膜間隔物333，被設置在該等之側 面。另外’溝道分離氧化膜ST33被設置成埋入到s〇I層3之 表面内’構建成使上部氧化膜332之上部表面露出到S0I層 3之表面。 多晶石夕膜PS33與使用圖1 9所說明之多晶矽膜PS21同樣 的’可以有效的沿著p N接面部j p配置。 此種溝道分離氧化膜ST33因為在其内部具有多晶矽膜 PS33,所以在溝道分離氧化膜^33之上部形成矽化物層時， 未反應之金屬層會殘留成為殘留金屬，該殘留金屬由於處 理中之熱處理在溝道分離氧化膜ST33中擴散，到達多晶矽 膜PS33後，與多晶矽膜ps33反應，形成矽化物，所以可以 抑制該殘留金屬到達SOI層3中之井區域之pn接面部jp。 下面將使用圖25〜圖27用來說明SOI裝置301之製造方 法。 首先，在圖25所示之工程，準備在矽基板丨上設有埋入 氧化膜2和SOI層31之SOI基板10A。其中SOI層31所具有之 厚度相當於存在於溝道分離氧化膜ST33之下部之井區域之 厚度。 / 然後，在SOI層31之上，以70 0〜1 0 0 0 X：之溫度條件，利 用熱氧化形成厚度20〜50 nm (200〜500A)之氧化膜〇χ4。 然後，利用CVD法，以60 0〜80 0 °C之溫度條件，在其上形 成厚度30〜60nm(300〜600A)之多晶矽膜pS33，然後利用 CVD法，以60 0〜80 0 °C之溫度條件，在其上形成厚度3〇〜
C:\2D-C0DE\91-02\90127744.ptd 第35頁 512515
五、發明說明（31) 80nm( 30 0 〜80 0 A)之氧化膜 〇χ5。 ★然後，在與溝道分離氧化膜^33之形成位置對應之氧化 膜0X5上，選擇性的形成抗蝕劑遮罩R1 5，利用蝕刻用來除 去未被抗蝕劑遮罩R15覆蓋之部份之氧化膜〇χ5，多晶 PS33和氧化膜〇χ4。 嗎 其結果是成為在soi層31上積層有下部氧化膜331，多曰 矽膜PS33和上部氧化膜332之構造，在圖26所示之工程，曰曰 對下部氧化膜331，多晶矽膜“33和上部氧化膜332覆蓋以 CVD法形成之氧化膜，利用異向性蝕刻除去該氧化膜直至 ，S0I層31露出，在了部氧化膜331，多晶矽膜ps33和上部 氧化膜332之側面形成氧化膜間隔物333，藉以獲得溝道 離氧化膜ST33。 其次，在圖27所示之工程，以5〇〇〜12〇〇它之溫度條 件，使SOI層31外延成長，用來形成s〇I層3，可以獲得在 SOI層3之表面内埋入有溝道分離氧化膜ST33之構造。 SOI層31之南度亦可以成長至使溝道分離氧化膜ST33< 上部氧化膜332之上部表面露出到s〇I層3之表面之程度， 但是亦可以在成長至將溝道分離氧化膜ST33完全埋入之 後，利用平坦化處理使上部氧化膜332之上部表面露出到 SOI層3之表面。 +另外，亦可以構建成使上部氧化膜332之上部表面不僅 露出到SOI層3之表面，而且使上部氧化膜3 32從3〇1層3之 表面突出30〜50nm。 以後之工程基本上與使用圖5〜圖丨丨所說明之s〇!裝置
512515 五、發明說明（32) 100之製造方法相同，但是亦可以在矽化物層SS1之形成 後’用以除去未反應之金屬層之工程成為與習知技術同樣 的，只進行1次之蝕刻即可。 < C - 5 ·第2變化例〉 要獲得與圖22所示之SOI裝置3 0 0同樣之作用和效果時， 亦可以採用圖28所示之SOI裝置30 2之構造。 圖28所示之SOI裝置302基本上與圖η所說明之gQi裝置 1 00相同’但是其不同部份是設有溝道分離氧化膜ST34用 以代替溝道分離氧化膜ST11。另外，在與s〇i裝置1〇〇相同 之構件附加相同之元件編號，而其重複之說明則加以省 略。另外，在圖28中表示圖11所示之s〇i裝置1〇〇中之與區 域N R對應之部份’和對於層間絕緣膜I z和接觸部[jj為著^ 便在圖中加以省略。 圖28所示之溝道分離氧化膜ST34之構成包含有從埋入氧 化膜2側順序積層之下部氧化膜331，多晶矽膜ps33和上部 氧化膜3 3 2 ’和形成在多晶矽膜p s 3 3之側面之氧化膜3 4 3。 另外，溝道分離氧化膜S T 3 4被設置成為大致埋入到g q I層3 之表面内之方式，構建成使上部氧化膜332之上部表面露 出到SOI層3之表面。 此種構造之溝道分離氧化膜ST34可以獲得與圖24所示之 溝道分離氧化膜ST33同樣之作用和效果。 下面將使用圖29〜圖31用來說明SOI裝置302之製造方 法。 首先，經由圖25所說明之工程，在獲得於s〇I層31上積
C:\2D-00DE\91-02\90127744.ptd 第37頁 M2M5
、發明說明（34) %屏蔽分離構造是形成在半導體層之主面上，與此相對 的，溝道分離氧化膜ST31、ST33、ST34S形成在S0I声之 表面内。 曰 另外，經由採用此種構造可以抑制溝道分離氧化膜之固 有問題之在分離氧化膜側壁界面之源極·汲極—井間之接 面洩漏電流。 - 6 ·第3變化例〉 要獲得與圖22所示之SOI裝置3〇〇同樣之作用和效果時， 亦可以採用圖32所示之s〇i裝置3〇3之構造。 壯圖32所示之S0I裝置3〇3基本上與使用圖丨丨所說明之S(H 裝置1 00相同，但是其不同部份是設有溝道分離氧化膜 s丁35用以代替溝道分離氧化膜sn丨。在其他之與S(H裝置 1 〇 0相同之構件附加相同之元件編號，而其重複之說明則 加以省略。另外’在圖Μ表示圖11所示之裝置1〇〇中之 與，域NR對應之部份，和對於層間絕緣膜丨z和接觸部CH， 為著方便在圖中加以省略。 圖32所示之溝道分離氧化膜ST35之構成是從埋入氧化膜 2、側起’順序的積層下部氧化膜331，氮化膜別2(内部氮化 獏）、和上部氧化膜332。另外，溝道分離氧化膜ST35被設置 成為大致埋入到SOI層3之表面内，上部氧化膜332之上部 表面構建成露出到SO I層3之表面。 此種溝道分離氧化膜ST3 5因為在其内部具有氮化膜 SN2 ’所以在溝道分離氧化膜8][35之上部，於矽化物層之 形成時’殘留未反應之金屬層成為殘留金屬，即使該殘留
512515 五、發明說明（35) 金屬由於處理中之熱處理在溝道分離氧化膜3了35中擴散， 在到達氮化膜SN2後，因為氮化膜SN2阻止殘留金屬更進一 步的擴散’所以可以抑制其到達SO I層3中之井區域之pn接 面部J P。 代替圖24和圖28所示之溝道分離氧化膜§了33和 另外 ST34之多晶矽膜PS33者，因為具有作為絕緣膜之氮化膜 SN2，所以在埋入到s〇 I層3之表面内之情況時，如同溝道 =離氧化膜ST33和ST34，不需要利用氧化膜間隔物333或 氧化膜343進行多晶矽膜PS33之絕緣，可以使製造工程簡 化。 虱化膜SN2，與圖19所說明之多晶矽膜PS21同樣的，可 以有效的沿著PN接面部jp配置。 另外，氮化膜SN2亦與多晶矽膜PS33同樣的，因為以严 f 30〜60nm均一的形成，所以即使在處理中之熱處理或; 物層之形成時被加熱，亦可以防止熱應力之增大， 在構成電晶體之端部近傍之矽層發生結晶缺 曰士
置特性劣化。 个日使I 去下面將使用圖33〜圖35用來說明SOI裝置303之製造方 了先，在圖33所示之工程，準備在矽基板1上 Π匕膜2和州層31之S(H基板1GA。#中之S0I層31 = 之厚度相當於存在溝道分離氧化膜ST 〃 之厚度。 丨σ| I开區域 然後’在SOI層31之上，以7〇〇〜1〇〇〇t之溫度條件，利 第40頁 C:\2D-00DE\91-02\90127744.ptd 512515 五、發明說明（36) --- 用熱氧化，形成厚度20〜5〇nm(20〇A〜500A)之氧化膜 0X4。然後，利用CVD法，以5〇〇〜8 0 0 °C之溫度條件，在其 上形成厚度30〜60nm( 3 00〜6 00 A)之氮化膜SN2，然後利、 用CVD法，以6 0 0〜800 °C之溫度條件，更在其上形成厚度 30 〜80nm( 3 0 0 〜80 0 A)之氧化膜 〇χ5。 然後’在與溝道分離氧化膜ST35之形成位置對應之氧化 膜Ο X 5上’選擇性的形成抗餘劑遮罩r 1 6，利用钱刻用來除 去未被抗#劑遮罩16覆蓋之部份之氧化膜QX5，氮化膜SN2 和氧化膜0X4。 ' 其結果如圖3 4所示，在S Ο I層3 1上，獲得由下部氧化膜 331 ’氮化膜SN2(内部氮化膜）和上部氧化膜332構成之溝 道分離氧化膜ST35。 其次，在圖3 5所示之工程，以5 〇 〇〜1 2 〇 〇 °c之溫度條件 使SOI層31外延成長，用來形成s〇I層3，可以獲得將溝道 分離氧化膜ST35埋入到SOI層3之表面内之構成。 SOI層31之外延成長使用與SOI裝置301之製造方法相同 之方法，和在以後之工程亦使用與SOI裝置301之製造方法 相同之方法，故其說明加以省略。 另夕卜，假如將以上所說明之SO I裝置3 0 1〜3 0 3之溝道分 離氧化膜ST33〜ST35形成在大塊基板時，亦可以構成大塊 裝置。 利用上述之製造方法，將溝道分離氧化膜ST33 〜ST35形 成在石夕基板上，代替使S 0 I層3 1外延成長者，亦可以使石夕 基板外延成長。這時，構成溝道分離氧化膜5了33〜ST35之
C:\2D-CODE\91-02\90127744.ptd 第41頁 512515
各層之厚度可以成為依照需要之厚度。 <D.實施形態4> <D-1·裝置構造〉 下面將使用圖36〜圖40用來說明本發 關是剖面®，用來表示實施形態⑴心構 造，基本上與圖11所說明之s〇I裝置1〇〇相同，其 是設有溝道分離氧化膜ST41用以代替溝 氧膜… sm。其他之與S0If置100相同之構件附加才目=^件編 兒Γ,]加以省略。另*，對於層間絕緣膜 I Ζ和接觸4 C Η為著方便在圖中加以省略。 圖36所示之溝道分離氧化膜§741具有··内壁氧化 形成在位於SOI層3之表面内之溝道了^丨之内壁；、曰 PS4 1，作為除氣材料，被設置成完全埋入到被内壁化 41 1包圍之溝道TR41内；和上部氧化膜412，被設置、 矽膜PS41之上部，與内壁氧化膜411 一起包圍多晶矽膜曰曰 PS41，和與多晶矽膜PS41電絕緣。 、 另外溝道刀_氧化膜S T 4 1被設置成大致埋入到ς q I層3 之表面内之方式，上部氧化膜412之上部表面構建成露^ 到SOI層3之表面。 多晶矽膜PS41與使用圖1 9所說明之多晶矽膜ps21同樣 的，可以有效的沿著P N接面部J p配置。 <D-2·製造方法〉 下面將使用圖37〜圖39用來說明SOI裝置40 0之製造方 法0
C:\2D-C0DE\91-02\90127744.ptd 第42頁 512515 五、發明說明（38) ------. 一貫先’經由與圖！所說明之工程同樣之工程，如圖3 7所 示，在SOI基板1〇之s〇I層3上，形成厚度1〇〜3〇nm之氧化 膜0X1 (概塾氧化膜），厚度丨〇〜1 〇〇ηιη之多晶矽膜pSi，和 厚度30〜2 0 0nm之氮化膜SN1。 然後、，配合溝道分離氧化膜ST41之型樣，對抗蝕劑遮罩 進行型樣製作，利用乾式蝕刻或濕式蝕刻，選擇性的除去 氮化膜SN1和多晶矽膜PS1，其次，在除去抗蝕劑遮罩之 後’以氮化膜SN1作為蝕刻遮罩，對S(H層3進行溝道蝕刻 用來形成溝道TR41。 其次，在圖38所示之工程，對溝道^以之内壁進行熱氧 化’在形成厚度20 nm(200A)程度之内壁氧化膜411之後， 除去氮化膜SN1和多晶矽膜PS1。這時，溝道TR41之深度成 為 100nm(1000 A)之程度。 然後’例如以利用CVD法形成之多晶矽膜ps4 1埋入溝道 TR41 。 其次，在圖39所示之工程中，利用CMp處理對S(H層3上 之多晶石夕膜PS41進行研磨使其平坦化，只在溝道TR41内殘 留多晶石夕膜PS41。這時，SOI層3上之氧化膜0X1亦一併被 除去。
其-人’涵盍全面的形成厚度2〜4nm(2〇〜40A)之氧化膜 0X6 ’然後，只在多晶矽膜“上殘留氧化膜〇χ6，用來形成 上部氧化膜412 ’藉以獲得溝道分離氧化膜ST41。經由此 種工程所獲得之多晶矽膜PS41之厚度成為8〇nm(8〇〇 A )之 程度。
m
C:\2D-OODE\91-O2\90127744.ptd 第43頁 512515 五、發明說明（39) 制t後之工程基本上與圖5〜圖11所說明之801裝置100之 製造方法相同，但是亦可以在矽化物層SS1之形成後，使 除去未反應之金屬層之工程，與習知技術同樣的，可以只 進行1次之蝕刻。 另外’在以上之說明中，所說明者是形成在S(H基板1〇 之SOI裝置400，但是在圖40中表示形成在大塊矽基板 大塊裝置400A。 、在大塊1置40 0A中，設置更深之溝道分離氧化膜3丁42用 以代替溝道分離氧化膜3了41。 _溝思1分離氧化膜ST42具有：内壁氧化膜42，形成在位於 署Λ i表面内之溝道觀之内壁；多晶石夕膜_，被設 μ=王埋入到被内壁氧化膜421包圍之溝道TR42内；和 卩虱化膜422，被設在多晶矽膜PS42之上部，盥内辟氧 化膜421 —起包圍多晶夕膜ρ ^ 土乳 絕緣。 夕日日y MPS42，用來使多晶矽膜PS42電 省略。 门之兀件編唬，而其重複之說明則加以 <D-3.作用和效果〉 如上所述’溝道分離氧化膜ST41， 型井區峨11和N型井區域wm之PN接面4=中二 域，所以溝道分離氧跨越2個井區 離氧化膜ST3"目同之功；ST=有：：施形態3之溝道分 之功成。另外，因為可以使多晶矽膜 C:\2D-G0DE\91-02\90127744.ptd 第44頁 五、發明說明（40) '-- P S 4 1之厚度蠻戶 物之功能。予，所以可以更進一步的提高作為除氣石夕化 < E ·實施形態5 > <Ε-1·裝置構造〉 下面#冬#用β , 實施來能4 :…、〜圖44用來說明本發明之實施形態5。 是在i ^ Γρ讯^明之S〇1裝置400之溝道分離氧化膜ST41 t八錐型井區域㈣1^^型井區域肫12，具有部 二^八咋^兀件間不是完全的電分離，但是在最近，利用 層膜t ”=Y全分離區域，貫穿s〇1 J: -ΤΓ ^ ^ , 膜2，和郤伤为離區域，不貫穿SOI層3， 氧&膜=邊有井區域。此種分離氧化膜亦稱為複合分離 —=了在本發明之實施形態5中所說明者是SOI裝置5 0 0， 在f為複合分離氧化膜之溝道分離氧化膜ST51之内部，具 有夕晶矽膜PS51 (内部多晶矽膜）。 八 圖41是剖面圖，用來表示實施形態5之§〇1裝置5〇〇之構 造，基本上與圖11所說明之SOI裝置1〇〇相同，但是其不同 部份是設有溝道分離氧化膜ST51用以代替溝道分離氧化膜 ST11 :在其他之與S〇i裝置100相同之構件，附加相同之元 件編號，而其重複之說明則加以省略。另外，對於層間絕 緣膜I Z和接觸部CH，為著方便在圖中加以省略。 圖41所示之溝道分離氧化膜^51具有··内壁氧化膜511， 形成在位於SOI層3之表面内之溝道了尺51之内壁；多晶矽膜 PS51，作為除氣材料，部份的設置在被内壁氧化膜5ιι包
C:\2D-C0DE\91-02\90127744.ptd 第45頁 512515
石圍二1紐51内；和上部氧化膜512 ’被設置成覆蓋多晶 ，與内壁氧化膜511 一起包圍多晶矽膜PS51，用 來使多晶石夕膜P S 5 1電絕緣。 、溝道TR51之構成包含有··溝道7511(部份溝道），被配置 ，為使不貝牙SOI層3之P型井區域WR11和N型井區域㈣丨2殘 邊在其下部’和剖面形成比溝道TR511小之溝道TR512，被 配置成為貫穿S〇i層3，到達埋入氧化膜2。 =、卜，夕晶矽膜PS51之剖面形狀為T字形，被配置成為 將溝逼TR51完全埋入，和在溝道TR511之底面上延伸。 ，外，多晶矽膜PS51不將溝道TR511完全埋入，利用上 ，氧化膜512將溝道TR51 1内之其餘之區域完成埋入。上部 氧化膜512成為從表面稍微突出到s〇I層3之構造。 <E-2·製造方法〉 下面將使用圖42〜圖44用來說明SOI裝置5 〇〇之製造方 法。 、 首先，經由與使用圖丨所說明之工程同樣之工程，如圖 4产2所不，在SOI基板1〇之s〇I層3上，形成厚度1〇〜3〇⑽之 氧化膜οχι(襯墊氧化膜），厚度10〜100nm之多晶矽膜 PS1 ’和厚度30〜2〇〇ηηι之氮化膜SN1。 然後，配合溝道分離氧化膜ST51之平面看之型樣，對抗 蝕喇遮罩進行型樣製作，利用乾式餘刻或濕式姓刻選擇性 的除去氮化膜SN1和多晶矽膜PS1，其次，在除去抗蝕劑遮 罩後，以氮化膜SN1作為蝕刻遮罩，對S0I層3進行溝道蝕 刻用來形成溝道TR51。溝道TR511是部份溝道，被配置成
512515 五、發明說明（42) 在其下部於後來殘留SOI層3用以形成P型井區域WR11和N型 井區域WR1 2。 其次，在圖43所示之工程’利用與溝道TR512對應之部 份成為開口部之抗蝕劑遮罩R1 7 ’將溝道TR511埋入，使用 該抗蝕劑遮罩R17，對溝道TR51 1之底部更進一步的蝕刻， 形成達到埋入氧化膜2之溝道2，藉以獲得溝道H51。 其次’在除去抗钱劑遮罩R1 7之後，在圖4 4所示之工 程，對溝道TR51之内壁進行熱氧化，形成厚度2〇nm(2〇〇A )程度之内壁氧化膜5 11，然後例如利用CVD法在全面形成 厚度50〜80nm( 5 0 0〜8 00 A)之多晶矽膜PS51，内壁氧化膜 511元全埋入所形成之溝道TR512 ’和覆蓋溝道TR511之内 壁。 然後’在多晶石夕膜p S 5 1上配置抗钱劑遮罩R1 8，用來將 多晶矽膜PS51之形成區域限制在溝道TR511之底面上，使 用該抗蝕劑遮罩1 8用來除去多餘之多晶矽膜ps5 1。 經由限制多晶石夕膜PS5 1之形成區域，可以在溝道11 内’利用後來形成之上部氧化膜5 1 2完全覆蓋多晶矽膜 PS51，可以使多晶矽膜PS51確實的絕緣。 在除去抗姓劑遮罩R1 8之後，以完全埋入溝道TR5 11内之 殘留區域之方式，例如利用CVD法形成氧化膜，以氮化膜 SN 1作為阻擋膜，利用CMp處理研磨該氧化膜使其平坦化 後’利用濕式姓刻或乾式蝕刻除去氮化膜SN1和多晶矽膜 psi ’藉以形成溝道分離氧化膜。 以後之工程基本上與使用圖5〜圖u所說明之S(H裝置 丄 五、發明說明（43) 1 0 0之製造方法相ρη . θ , 土 e N词邳冋，但疋在矽化物層SS1之形成後，除去 未反應之金屬層夕了切 ^ 之工私，與習知技術同樣的，亦可以只進 灯1次之钱刻。 < E - 3 ·作用和效果> 朴此種溝運分離氧化膜ST51，因為以跨越s〇I層3中之P型 區域WR11和N型井區域醫丨2之方式，在其内部具有多晶 石夕膜PS51 ’所以在溝道分離氧化膜^51之上部，殘留於矽 化物層之形成時未反應之金屬層，成為殘留金屬，即使該 殘留f屬由於處理中之熱處理在溝道分離氧化膜ST51中進 仃擴政’在到達多晶矽膜pS51之後，因為與多晶矽膜ps5i 反應，形成矽化物，所以可以抑制該殘留金屬到達s〇!層3 中之PN接面部，例如，p型井區域飩丨丨和源極·汲極區域 SD11之接面部，和n型井區域醫12和源極·汲極區域SD12 之接面部。其結果是可以防止在PN接面部形成矽化物，可 以防止接面洩漏電流之發生。 另外’因為將多晶矽膜pS51設置成被限制在溝道TR511 内’使多晶矽膜PS5 1不會突出到分離絕緣膜外部，所以可 以防止由於絕緣不良而發生問題。 另外，假如能夠防止多晶矽膜PS 5 1跨越内壁氧化膜5 ][ j 突出到分離絕緣膜外部時，亦可以構建成使多晶矽膜pS5 i 接觸在内壁氧化膜5 11。 ' < F ·實施形態6 > <F-1·裝置構造〉 下面使用圖4 5〜圖4 8用來說明本發明之實施形態6。
C:\2D-CODE\91-02\90127744.ptd 第48頁 12515 五、發明說明（44) 圖45是剖面圖，用來説明實施形態6之SOI裝置60 0之構 造，基本上與使用圖1所說明之SOI裝置1 00相同，但是， 區域NR和區域PR被溝道分離氧化膜ST21規定，在溝道分離 氧化膜ST21之下部之N型井區域WR1 2内，設置除氣區域GR 由進行離子植入之局部之結晶缺陷區域構成。其他之與 SO I裝置1 〇 〇相同之構造附加相同之元件編號，而其重複之 說明則加以省略。另外，對於層間絕緣膜I Z和接觸部CH為 著方便圖中加以省略。 利用此種構造，在溝道分離氧化膜ST2 1之上部，於矽化 物層之形成時殘留未反應之金屬層成為殘留金屬，該殘留 金屬即使由於處理中之熱處理在溝道分離氧化膜ST21中擴 散時，利用除氣區域GR之除氣功能，可以使金屬到達不希 望之部份（例如PN接合部JP)之機率減小。另外，該除氣區 域GR沿著PN接面部JP延伸。 圖46概略的表示殘留金屬MR進行擴散之狀態。在圖46 中，殘留金屬存在於溝道分離氧化膜ST21上。該殘留金屬 即使由於處理中之熱處理在溝道分離氧化膜ST2 1中擴散 時’因為在PN接面部JP之近傍設有除氣區域GR，所以將殘 留金屬RM集中到除氣區域GR，殘留金屬rm到達PN接面部JP 之機率變小，可以抑制在PN接面部jp產生矽化物化，藉以 抑制接面洩漏電流增大之原因。 <F-2·製造方法> 下面將使用圖47用來說明SOI裝置600之製造方法。 首先’經過與使用圖1〜圖5所說明之工程同樣之工程，
C:\2D-CODE\91-02\90127744.ptd 第49頁 512515 五、發明說明（45) 如圖47所示，在SOI基板10之SOI層3之表面内，形成溝道 分離氧化膜ST21。 然後，在溝道分離氧化膜ST21所規定之區域NR和區域 PR，分別植入P型雜質和N型雜質之離子，用來形成p型井 區域W R1 1和N型井區域W R1 2。利用此種方式，在s 〇 I層3中 形成P型井區域WR11和N型井區域WR12之PN接面部JP。 然後，以在PN接面部JP之近傍可以形成除氣區域GR之方 式，形成抗蝕劑遮罩R1 9使與除氣區域gr對應之部份成為 開口部0 P ’從抗#劑遮罩R1 9之上部進行高濃度之離子才直 入〇 部0P被設定在抗蝕劑遮罩之最小加工尺寸 另外 例如1 0〜2 0 0 n m之程度 另外，除氣區域GR之形成位置最好位於M〇s電晶體之動 作時之形成空乏層之區域外。 在圖47中，因為在N型井區域醫12内形成除氣區域GR， 所以植入N型雜質之删（B)離子，成為1χ i〇1S/cm3以上之濃 度，用來形成植入缺陷。 、 以後之工程基本上與使用圖5〜圖丨丨所說明之s〇 j裝置 _之製造方法㈣’但是石夕化物層SS1之形錢，除去未 反應之金屬層之工程，與習知技術同樣的，亦可以只進 1次之钱刻。 另外’在以上之說明中所示之實例是 在N型井區域WR12内，但是亦可以成 力J以形成在P型井區域WR11 内’亦可以形成在P型井區域wru#〇n型井區域顧之雙
C:\2D-CODE\91-02\90127744.ptd 第50頁
鱼二，+1用以形成除氣區域之植入雜質所示之實例是使用 盘=之導電型相同之導電型之雜f，但是亦可以使用 乂用二ί ί導電型不同導電型之雜質，因為以經由離子植 >成結晶缺陷為目的，所以亦可以使用半導體雜質 卜之離子，例如碳（C)或矽（Si)。 <F〜3·作用和效果〉 、=由抓用上述之構造，在溝道分離氧化膜ST2丨之上部， 歹留於矽:匕物層之形成時未反應之金屬層，成為殘留金 :，即使該殘留金屬由於處理中之熱處理在溝道分離氧化 = ST21中進行擴散，經由在”接面部Jp之近傍設置除氣區 域GR ’用來將殘留金屬RM集中在除氣區域“，可以抑制殘 留金屬RM到達PN接面部jp或s〇i層3中之PN接面部，例如到 達P型井區域WR1 1和源極·汲極區域SD1丨之接面部，和N型 井區域WR1 2和源極·汲極區域SD12之接面部。其結果是可 以防止在P N接面部形成矽化物，可以防止接面洩漏電流之 發生。 另外’在以上之說明中所說明者是形成在SOI基板1〇之 SOI裝置，但是在圖48中表示形成在大塊基板1之大塊裝置 6 0 0A。 在大塊裝置6 0 0A，設置更深之溝道分離氧化膜ST22用以 代替溝道分離氧化膜ST21，其他之構造因為與SOI裝置600 相同，所以其重複之說明加以省略。 <G.實施形態7>
〇U5l5 五、發明說明（47) <G—1.裝置構造〉 下面將使用圖4 9〜圖5 1用來說明本發明之實施形態7。 圖4 9是剖面圖，用來表示實施形態7之S Ο I裝置7 〇 〇之構 造’基本上與使用圖11所說明之SOI裝置1〇〇相同，由溝道 分離氧化膜ST21規定區域NR和區域PR，在面對溝道分離氧 化膜ST21之下部之P型井區域WR11之矽基板1内之與埋入氧 化膜2之界面，經由離子植入用來設置除氣區域GIU。 另外，在面對鄰接溝道分離氧化膜S T 2 1之源極·汲極區 域SD1 1之下部之矽基板1内之與埋入氧化膜2之界面，經由 離子植入用來设置以局部之結晶缺陷區域構成之除氣區域 GR2 。 在除氣區域GR1和GR2之上部，於開口部ορι和〇p2，埋入 作為除氣材料之多晶矽膜PS71和PS72。 其他之與S 0 I裝置1 0 0相同之構件附加相同之元件編號， 而其重複之說明則加以省略。另外，對於層間絕緣膜I z和 接觸部CH為著方便在厕中加以省略。 <G-2·製造方法〉 下面將使用圖50和圖51用來說明SOI裝置700之製造方 法。 首先，如圖50所示，準備SOI基板10，在s〇I層3上，設 置具有開口部0P11和0P12之抗蝕劑遮罩R20。 然後’使用抗餘劑遮罩R 2 0，對S 0 I層3和埋入氧化膜2進 行蝕刻，用來形成開口部0P1和0P2使其達到矽基板1之表 面0
C:\2D-C0DE\91-02\90127744.ptd 第 52 頁 512515 五、發明說明（48) 另外，如圖49所示，開口部ορι形成在後來形成之溝道 为離氧化膜ST21之下部之p型井區域wrii中之pn接面部jp 之近傍’和開口部0P2形成在後來形成之源極·汲極區域 SD1 1，以此方式對抗蝕劑遮罩”卩之開口部〇ρι丨和⑽丨2進 行型樣製作。 另外’開口部〇p 11和0P丨2被設定在抗蝕劑遮罩之最小加 工尺寸之〜200nm之程度。 然後’從抗蝕劑遮罩R2〇之上部進行高濃度之離子植 入’用來形成除氣區域GR1和GR2。其劑量為lx l〇14/cm2以 上，以植入區域之濃度成為1X l〇18/cm3以上之濃度進行植 入，用來形成植入缺陷。 另外，植入離子不只限於β、p等之雜質離子，亦可以使 用S 1或C之離子，另外，只要能夠形成植入缺陷，不會對 半導體裝置之動作造成影響，亦可使用任何離子，可以使 用與矽基板1所含之雜質相同導電型者，亦可以使用不同 導電型者。 其次’在圖5 1所示之工程，以多晶矽膜7丨和7 2埋入開口 部ΟΡ1和ΟΡ2，經由與使用圖j〜圖5所說明之工程同樣之工 程，在SOI基板1〇之SOI層3之表面内形成溝道分離氧化膜 ST21。 、 以後之工程基本上與使用圖5〜圖丨丨所說明之S(H裝置 1 0 0之製造方法相同，但是在矽化物層ss!之形成後，除去 未反應之金屬層之工程，與習知技術同樣的，亦可以只進 行1次之#刻。
C:\2D-C0DE\91-02\90127744.ptd 第53頁 512515 五、發明說明（49) 另外’在以上之說明中，所示之實例是在對應到溝道分 離氧化膜ST21之下部之p型井區域^丨之矽基板1内，和對 應到鄰接溝道分離氧化膜ST21之源極·汲極區域SD1 1之下 部之石夕基板1内’形成除氣區域GR1和“2，但是亦可以使 其形成在對應到溝道分離氧化膜ST21之下部之N型井區域 WR12之石夕基板1内，和對應到鄰接溝道分離氧化膜ST21之 源極·沒極區域SD1 2之下部之矽基板1内，亦可以形成與 該等之全部對應。 <G-3.作用效果〉 經由採用此種構造，在溝道分離氧化膜ST21之上部，於 矽化物層之形成時殘留未反應之金屬層成為殘留金屬，該 殘留金屬即使由於處理中之熱處理在溝道分離氧化膜ST21 中擴散時，亦可以抑制開口部OP 1和〇P2中之多晶石夕膜ps7 1 和PS72之殘留金屬rm進行矽化物化，可以抑制殘留金屬RM 到達PN接面部JP或SOI層3中之PN接面部，例如，P型井區 域WR1 1和源極·汲極區域SD1 1之接面部，和N型井區域 WR 1 2和源極·汲極區域sd 1 2之接面部。其結果是可以防止 在P N接面部形成矽化物，可以防止接面洩漏電流之發生。 另外，矽基板1除了本來具有之除氣效果外，因為除氣 區域G R1和G R 2成為除氣石夕化物，所以可以提南製造處理中 之矽基板1中所含之金屬元素之除氣效果。 另外，從防止在PN接面部形成矽化物之觀點來看，設有 多晶矽膜PS71和PS72之構造，亦可以不設置除氣區域GR1 和GR2。在此種情況，多晶矽膜PS7 1和PS72不一定要設在
C:\2D-CODE\91-02\90127744.ptd 第54頁 512515
埋入氧化膜2内，亦可以椹全 J 乂構建成只埋入到溝道分離氣 ST21之P型井區域WR1 1中牙口、、塔仏 再、刀雕乳化膜 人iw丄y和源極·汲極區域SDn中。 另外，經由埋入多晶矽膜p +曰各 /联r 6 Π和P S 7 2，亦具有可以如在,ϊ 晶圓處理中之電漿損壞之吋I 女日 ^ ^ 抑制 肖农 < 效果。亦即，在通常之SOI裝罟 中’因為S 0 I層成為電的浮勤灿能 ~迅〜子勁狀悲，所以在利用電漿 蝕刻等之情況時，在大塊裝置不會有損壞發生。 但是，因為利用多晶矽膜PS71和以72之存在，使S0I芦3 和矽基板1電連接，所以可以防止發生s〇I層成為浮動曰能 之問題。 〜 相反的，因為矽基板1電連接到s〇I層3之源極·汲極區 域SD11 ’所以石夕基板1之電位可以成為固定，對於如同倒 裝晶片之使基板背面之電位固定會有困難之半導體裝置， 可以成為有效之構造。 ~ <Η·實施形態8> <Η-1.裝置構造〉 下面使用圖5 2〜圖5 8用來說明本發明之實施形態8。 圖52是剖面圖，用來表示實施形態8之SOI裝置800之構 造，對於與使用圖Π所說明之SOI裝置1〇〇相同之構件，附 加相同之元件編號，而其重複之說明則加以省略。另外， 對於層間絕緣膜I Z和接觸部CH為著方便在圖中加以省略。 SOI裝置800中之與SOI裝置100不同之構造是利用溝道分 離氧化膜ST21用來規定區域NR和區域PR，在溝道分離氧化 膜ST21之上部選擇性的設置2層之上部氮化膜別81，和在 閘極電極G T11和G T1 2之側面，形成以氮化膜構成之2層之
五、發明說明（51) ' ' -- 侧壁間隔物SW81。 上4氮化膜SN81被設置在與層3中之p型井區域㈣η 和Ν型井區域WR12iPN接面部Jp之上部對應之位置，成為 跨越在2個井區域上。 ，上部氮化膜SN81，與使用圖丨9所說明之多晶矽膜ps21同 樣的’可以有效的沿著PN接面部jp配置。 <Η-2·製造方法〉 下面將使用圖53〜圖58用來說明SOI裝置800之製造方 法。 首先’經由與使用圖1〜圖8所說明之工程同樣之工程， 如圖53所示’在SOI基板1 〇之s〇I層3之表面内形成溝道分 _氧化膜S T 2 1 ’和在區域N R和區域p R形成閘極電極(j τ 11和 GT1 2 ’以閘極電極GT11和GT1 2作為遮罩，在SOI層3内自行 整合的形成延伸區域EX11和EX12。 然後’在全面形成第1氮化膜S N 8，在溝道分離氧化膜 ST21之上部之第1氮化膜SN8上，選擇性的形成抗蝕劑遮罩 R 2 1。抗蝕劑遮罩R 2 1被設置成與上部氮化膜s N 8 1之形成區 域對應。 其次，在圖5 4所示之工程，利用異向性蝕刻除去第1氮 化膜SN8，在溝道分離氧化膜ST21上殘留第1上部氮化膜 SN811，和在閘極電極GT11和GT1 2之侧面形成以氮化膜構 成之第1側壁間隔物SW811。 然後，以抗蝕劑遮罩R22覆蓋在區域PR上，在區域NR， 例如注入P、A s之離子用來自行整合的形成源極·汲極區
C:\2D-CODE\91-02\90127744.ptd 第56頁 512515 五、發明說明（52) 域SD1 1。利用此種工程使延伸區域EX1 1殘留在第1側壁間 隔物SW81 1之下部。 其次，在圖55所示之工程，以抗蝕劑遮罩R23覆蓋在區 域N R上，在區域P R，例如注入B之離子用來自行整合的形 成源極·汲極區域SD1 2。利用此蟫工程在第1側壁間隔物 SW8 11之下部殘留延伸區域EX1 2。 其次，在圖5 6所示之工程，涵蓋全面的形成第2氮化膜 SN9，在溝道分離氧化膜ST21之上部之第2氮化膜SN9上， 選擇性的形成抗蝕劑遮罩R 2 4。抗蝕劑遮罩R 2 4被設置成與 上部氮化膜SN81之形成區域對應。 然後，利用異向性蝕刻除去第2氮化膜SN9，在第1上部 氮化膜SN811上殘留第2上部氮化膜SN812，用來構成2層之 上部氮化膜SN81，另外，以覆蓋閘極電極GT1丨*GT12之側 面之第1側壁間隔物SW811之方式，形成第2側壁間隔物 SW8 1 2，用來構成2層之側壁間隔物SW8 1。 以後之工程基本上與使用圖1 〇和圖11所說明之Sq j裝置 1 〇 0之製造方法相同，但是在矽化物層ss i之形成後，除去 未反應之金屬層之工程，與習知技術同樣的，亦可以只進 1次之14刻。 ' 另外，亦可以使閘極電極GT11 #GT12之側面之側壁間隔 物以氧化膜形成，在溝道分離氧化膜ST8丨2之上部，利用 與上述側壁間隔物不同之工程形成上部氮化膜SN8丨。利用 此種方式可以緩和對S0I層3施加之應力，可以抑制 之臨限值之變動。 03
512515
其厚度可以 五、發明說明（53) 不需要形成上部氮化膜—81用之專用工程 任意設定為其優點。 <H-3.作用和效果〉 經由採用上述方式之構造，在溝道分離氧 部’使石夕化物層之形成時之未反應之金屬層殘留成為殘留 金屬之區域X到限制，存在之殘留金屬由於處理中之熱产 理在溝道分離氧化膜ST21中進行擴散，可以使其到達^ J 望到達之部份（例如PN接面部jp)之機率變小。 另外，在上部氮化膜SN81之上部殘留有未反應之金屬成 為殘留金屬之情況時，即使該殘留金屬由於處理中之熱處 理進行擴散時，因為大半之金屬原子析出在上部氮化膜外 SN81内’或上部鼠化膜S N 8 1和溝道分離氧化膜g τ 21之界 面，所以不會擴散到溝道分離氧化膜ST21内。其結果是可 以防止在P N接面部形成矽化物，可以防止接面汽漏電流之 發生。 另外，在以上述之處理所形成之S〇 I裝置8〇〇，於閘極電 極GT11和G1 2之側面，形成以氮化膜構成之2層之側壁間隔 物 SW81 。 第2層之第2側壁間隔物SW812因為是在源極·汲極區域 之形成後形成，所以大致不會有電晶體特性之問題，可以 有效的抑制由於源極·汲極區域SD 11和SD1 2之石夕化物膜 SS1之異常成長所造成之閘極氧化膜GO 11和G012之破壞。 此處之矽化物膜之異常成長是指當矽化物反應時，矽化 物SS1沿著間隔物之下之與SOI層3之界面異常成長，到達
C:\2D-C0DE\91-02\90127744.ptd 第58頁 512515 五、發明說明（54) 閘極氧化膜GO 1 1和G01 2，使絕緣性劣化之現象。 其對策可以考慮使間隔物之幅度（膜厚）變厚之方法，但 是當使間隔物之幅度變厚時，可能會有電晶體之特性不良 之問題。 下面使用圖57對此進行說明。圖57所示之構造是使s〇I I置中之側壁間隔物變厚，因為要使側壁間隔物§1變厚， 所以在其下部之S0I層3内形成較長之延伸區域Εχ。 延伸區域ΕΧ亦稱為LDD區域，大多之情況為低濃度之雜 質區域，當與源極·汲極區域比較時，電阻係數較高。因 此，當該區域變長時，M0S電晶體之寄生電阻變高，會有 電晶體之特性不良之問題。 但是，在SOI裝置8 0 0中，側壁間隔物SW81之幅度變寬， 可以防止由於矽化物膜之異常成長而造成之問題，和因為 使延伸區域E X11和E X1 2變短，所以可以抑制寄生電阻使其 變低，所以電晶體之特性不會劣化。 另外’在以上之說明中，所說明者是形成在S(H基板1〇 之SOI裝置800，但是在圖58中表示形成在大塊基板}之大 塊裝置80 0A。 在大塊裝置80 0A是設置更深之溝道分離氧化膜^22用來 代替溝道分離氧化膜ST21，其他之構造因為與s〇i裝置8〇〇 相同’所以其重複之說明加以省略。 <1.實施形態9> <1 - 1·裝置構造〉 下面將使用圖5 9和圖6 0用來說明本發明之實施形態9。
C:\2D-CODE\91-02\90127744.ptd 第59頁 512515 發明說明（55) 圖5 9表示剖面圖，用來表示實施形態9之s〇 I裝置9 〇 〇之 構造，對於與使用圖11所說明之S〇 I裝置1 〇 〇相同之構件， 附加相同之元件編號，而其重複之說明則加以省略。另 外，對於層間絕緣膜I Z和接觸部CH為著方便在圖中加以省 略。 SOI裝置9 0 0其與SOI裝置1 00不同之構造是利用溝道分離 氧化膜ST91用來規定區域nr和區域pr。 溝道分離氧化膜ST 91是在其内部，於與s〇l層3中之p型 井區域WR1 1和N型井區域WR12之PN接面部JP之上部對應之 位置，具有作為除氣材料之多個矽島s丨，被設置成跨越在 2個井區域上。 石夕島S I疋具有最大為〇 · 1 # m程度之粒徑之石夕之塊體，習 知者存在於以SIMOX(Separati on by Implanted 0)cygen) 法形成之soi晶圓之埋入氧化膜中。其形成是因為在sim〇x 法中以南濃度將氧（〇 )離子植入到矽基板中用來形成埋入 氧化膜’所以當矽島SI存在於埋入氧化膜中時，因為在半 導體裝置之製造工程中會受到灰塵等之影響，所以最好不 要存在。 但是，本發明人等想到積極的利用矽島S I，利用作為除 氣石夕化物。 ' 亦即因為溝道分離氧化膜一般是使用CVD法形成，所 以在ΐ内部未存在有矽島。但是，在溝道分離氧化膜，可 以以尚？辰度植入Si或〇之離子，用來形成矽島，當形 島時，因為形成Si和Si〇2之界面，所以可以成為除去石夕化
512515 五、發明說明（56) 物。 <1-2.製造方法〉 下面將使用圖59用來説明SOI裝置900之製造方法。 首先，經由與使用圖1〜圖5所說明之工程同樣之工程， 如圖59所示，在SOI基板10之SOI層3之表面内形成溝道分 離氧化膜ST21。另外，在圖59中為方便只顯示溝道分離氧 化膜ST21之部份。 其次，在SOI層3上，形成只在溝道分離氧化膜ST21之上 部成為開口部之抗蝕劑遮罩25，從抗蝕劑遮罩R25之上 部’以面、/辰度植入例如石夕離子。其劑量為1 X 1 qi8/cm2以 上，其植入使植入區域之濃度成為1 x l〇22/cm3以上之濃 度。 然後，以1 0 0 0〜1 4 0 0 °C進行5分〜6小時之退火，用來在 溝道分離氧化膜ST21之内部形成矽島，藉以獲得溝道分離 氧、化膜ST91。 以後之工程基本上與使用圖5〜圖11所說明之SOI裝置 1 〇 0之製造方法相同，所以在矽化物層SS1之形成後，除去 未反應之金屬層之工程，與習知技術同樣的，亦可以只進 行一次之14刻。 另外，亦可以對矽島進行S I進行離子植入，以6 〇 〇 °c以 上進行退火，使其多結晶化用來提高除氣能力。 這時之植入離子除了Si或〇之外，亦可以使用b、p、As 、C，其劑量為1 x 1〇14/cm2以上。 另外，即使未多結晶化’經由以1 x 1 〇】4/cm2以上之劑量
C:\2D-roDE\91-02\90127744.ptd 第61頁 512515
注入B或P之離子，亦可以提高除氣能力 < I - 3 ·作用和效果〉 經由採用上述方式之構造，在溝道分離氧化膜sT9i之上 部’殘留石夕化物層之形成時未反應之金屬層成為殘留金 屬，該殘留金屬即使由於處理中之熱處理在溝道分離氧化 膜ST91中進行擴散時，亦可以將殘留金屬集中在被設置成 跨越在2個井區域上之多個矽島31，可以抑制殘留金屬到 達PN接面部JP，或S0I層3中之PN接面部，例如，p型井區 域WR1 1和源極.汲極區域SD1丨之接面部，和N型井區域 WR12和源極.汲極區域SD12之接合部。其結果是可以防止 在PN接面部形成矽化物，可以防止接面洩漏電流之發生。 另外，在以上之說明中所說明者是形成在s〇I基板1〇之 SOI裝置900，但是在圖61中表示形成在大塊基板1之大塊 裝置900A。 在大塊裝置9 0 0A中設置更深之溝道分離氧化膜3丁22，用 以代替溝道分離氧化膜ST21，因為其他之構件與s〇I裝置 9 0 0相同，所以其重複之說明加以省略。 〈本發明之適用例〉 在以上所說明之實施形態1〜9中，所說明之實例是為著 使源極·汲極區域低電阻化，以C〇Si24TiSi2作為矽化物 層，金屬污染源是矽化物層形成時之殘留金屬，但是半導 體裝置之製造工程之金屬污染源為Cu(銅）配線之銅，或來 自配線蝕刻裝置之Fe(鐵）、Ni (鎳）、Cr(鉻）等之金屬污染 之情況，本發明亦為有效。
C:\2D-C0DE\91-02\90127744.ptd 第62頁 五、發明說明（58) 亦即，本發明 相關之製造裝置 •沒極區域之石夕 之裝置，和除氣 使極微量之金屬 特別有效果。 [發明之效果] 依照本發明之 PN接面部之上部 個半導體區域上 層之形成時未反 制，該殘留金屬 擴散，可以使其 機率變小。其結 以防止接面洩漏 依照本發明之 度設定成為可以 多晶矽膜可以有 份。 依照本發明之 閘極多晶石夕膜相 成多晶矽膜，可 依照本發明之 閘極多晶石夕膜薄 對於上述之金屬材料之污染，和來自與其 之污染亦成為有效，對於金屬閘極，源極 化物層，和Cu配線等，大多使用金屬材料 能力較小之半導體裝置之微細化，以及即 污染亦很可能受影響之如I裝置，本發明 半導體裝置時，因為在分離絕緣膜上之與 對應之位置，設置多晶矽膜成為跨越在2 ’所以在分離絕緣膜上之上部，使矽化物 應之金屬層殘留成為殘留金屬之區域被限 由於處理中之熱處理在分離絕緣膜中進行 到達不希望到達之部份（例如PN接面部）之 果是可以防止在PN接面部形成矽化物，可 電流之發生。 半導體裝置時，經由將多晶矽膜之形成幅 滿足條件式〇· 5Lg<Tst<20Lg時，所獲得之 效的防止殘留金屬到達不希望到達之部 半導體裝置時，經由使多晶矽膜之厚度與 同，可以以閘極電極之形成工程，用來^ 以使製造工程簡化。 半導體裝置時，經由使多晶矽膜之厚度比 ‘與厚度等於或大於閘極多晶石夕膜之厚
C:\2D-CODE\91-02\90127744.ptd
512515 五、發明說明（59) 可以緩和内部之 殘留應力，可以使特性 ‘由/σ著ρ ν接面部設置多 域可以有&白”方止形成矽 發生。 因為在分離絕緣暝内之與 置大致均一厚度之多晶矽 所以在矽化物層之形成 反應之金屬層成為殘留金 之熱處理在分離絕緣膜中 ，因為與多晶矽膜反應， 金屬例如到達2個井區域 達半導體層中之其他之ΡΝ 源極·汲極區域之ΡΝ接面 ’和防止接面洩漏電流之 度之情況比較時 穩定V匕 依照本發明之半導體裝置時， 晶矽膜’在PN接面部之全部之區 化物，可以防止接面洩漏電流之 依照本發明之半導體裝置時， PN接面部之上部對應之位置，設 膜使其跨越在2個半導體區域上： 時之分離絕緣膜之上部，殘留未 屬’ δ玄殘留金屬即使由於處理中 進行擴散時，在到達多晶矽膜後 形成矽化物，所以可以抑制殘留 之ΡΝ接面部。另外，可以抑制到 接面部，例如抑制到達井區域和 部’防止在ΡΝ接面部形成矽化物 發生。 之半導體裝置日寺，可以獲得在分離絕緣膜内 具有夕日日矽膜之分離絕緣膜之更實際之構造。 明之半導體裝置時’ π以獲得在分離絕緣 1二：矽膜之分離絕緣膜之更實際，更簡化之構造。、 ΡΜ ΐ發明之半導體裝置因為在分離絕緣膜内之盘 ΡΝ接面部之上部對應之位置，設置大致均一厚戶之二 f為跨越在2個半導體區域上’所以在矽化物層〜 《 日在分離絕緣膜之上部殘留未反應之金屬層成
512515 五、發明說明（60) 屬’該殘留金屬即使由於處理中之熱處理在分離絕緣膜中 進行擴散時，在到達氮化膜後，因為可以防止其更進一步 的擴散’所以可以抑制其到達例如2個井區域之pN接面 部。另外，可以抑制其到達半導體層中之其他之pN接面 部’例如抑制其到達井區域和源極·汲極區域之抑接面 部，防止在PN接面部形成矽化物，和防止接面洩漏電流之 發生。 依知、本發明之半導體裝置時，因為分離絕緣膜具有完全 溝道和部份溝道進行連續之構造，具有多晶矽膜被設置成 為埋入完全溝道和在部份溝道之底面上延伸，所以在矽化 物層之形成時，在分離絕緣膜之上部，殘留應之 層成為殘留金屬，該殘留金屬即使由於處理中之熱處理在 分離絕緣膜中進行擴散時，因為在到達多晶矽膜後，與多 晶矽膜反應，形成矽化物，所以例如可以抑制其到達半導 體層中之由2個井區域構成之四接面部。另外/可以抑制 其到達半導體層中之PN接面部，例如井區域和源極·沒極 區域之PN接面部，可以防止在PN接面部形成矽化物，和 以防止接面泡漏電流之發生。 依照本發明之半導體裝置時，多晶矽膜被限定設置在呻 份溝道内，因為多晶矽膜不會突出到分離絕緣膜之外 所以不會因為絕緣不良而發生問題。 σ 依照本發明之半導體裝置時，因為在2個半導體區域 之至少一方之ΡΝ接合部近傍，沿著ρΝ接面設置局部之結曰 缺陷區域，所以在矽化物層之形成時，在分離絕緣膜^ =
五、發明說明（61) 部，殘留朱反應之金屬μ 士、 , ^ 9成為殘留金屬，該殘留全屈即使 由於處理中之熱處理在分終萄以殘邊孟屬/Μ更 殘留金屬集中在構成除ιm μ中進行擴散時，因為將 抑制殘留金屬例如晶缺陷區域，所以可以
ΡΝ接面部。另外，可以枷=層中之由2個井區域構成之 垃而部，办丨上 . Ρ制其到達半導體層中之其他之PJV 以防1在PN ，立區域和源極·汲極區域之ΡΝ接面部，可 之發生。 面°卩形成矽化物，和可以防止接面洩漏電流 依Κ?、本發明之半導體获罢士 m ^ 曰，、，紗古^、曲— 裝置才，因為結晶缺陷區域之形成 疋以較向之〉辰度導入盘主道麵 ”半V脰&域之導電型相同導電型之 才貝 以可以使雜質之導入對晶圓區域之影響變成很 小。 3依f Ϊ發：之半導體裝置時，因為結果缺陷區域之形成 乂尚之/辰度導入與半導體區域之導電型不同導電型之 雜質，所以可以增加結晶缺陷區域之形成方法之選擇之自 由度。 依照本發明之半導體裝置時，因為具備有埋入之第1多 晶石夕膜，成為貫穿2個半導體區域中之至少一方<ΡΝ接面 ，近傍j和貫穿埋入氧化膜，所以矽化物層之形成時在分 離絕緣膜之上部，殘留未反應之金屬層成為殘留金屬，即 殘留金屬由於處理中之熱處理在分離絕緣膜中進行擴 散日^ ’因為到達第1多晶矽膜後，與第1多晶矽膜進行反 應’形成矽化物’所以例如可以抑制該殘留金屬到達2個 井區域之PN接面部。 1
I
C:\2D-C0DE\91-02\90l27744.ptd 第66頁
晶:^本發明之半導體裝置時，因為具備有埋入之第2多 二、’成為貫穿鄰接分離絕緣膜之源極·汲極區域，和 貝穿埋入备乂 + 之上苦 乳化膜’所以矽化物之層之形成時在分離絕緣膜 金屬’、殘留未反應之金屬層成為殘留金屬，即使該殘留 為，由^處理中之熱處理在分離絕緣膜中進行擴散時，因 ;扣' 1 =夕曰曰石夕膜之後’與弟2多晶石夕膜進行反應，所以 P制其到達井區域和源極·汲極區域之PN接面部，可以 f止在PN接面部形成矽化物，可以防止接面洩漏電流之發 依本發明之半導體裝置時，因為在第1和第2多晶矽膜 之'部之矽基板和埋入氧化膜之界面近傍，設置局部之第 和第2結晶缺陷區域，所以除了矽基板本來具有之除氣效 果外，因為第1和第2結晶缺陷區域成為除氣矽化物，所以 可以提高除氣效果。 依照本發明之半 P N接面部之上部對 2個半導體區域上 之形成時，使殘留 限制，殘留金屬由 擴散，可以使到達 率變小。另外，在 部，殘留未反應之 由於處理中之熱處 金屬原子在上部氮 導體裝置時，因為在分離絕緣膜上之與 應之位置，設置上部氮化膜成為跨越在 ，所以在分離絕緣膜之上部，當石夕化物 未反應之金屬層成為殘留金屬之區域被 於處理中之熱處理在分離絕緣膜中進行 不希望到達之部份（例如PN接面部）之機 石夕化物層之形成時，在分離絕緣膜之上 金屬層成為殘留金屬’’即使該殘留金屬 理在分離絕緣膜中進行擴散時，大半之 化膜内，或上部氮化膜和分離絕緣膜之
512515 五、發明說明（63) 界面析出，所以不會擴散到分離絕緣膜内。其結果是可以 防止在PN接面部形成矽化物，可以防止接面洩漏電流之發 生0 依照本發明之半導體裝置時，上部氮化膜之厚度，和 MOS電晶體之側壁間隔物大致相同，可以利用側壁間隔物 之形成工程形成上部氮化膜，可以使製造工程簡化。 依照本發明之半導體裝置時，使上部氮化膜和側壁間隔 物成為2層構造，使各個之第1層間，和第2層間之厚度成 為大致相同，可以以側壁間隔物之第1層之形成工程形成 第1層之上部氮化膜，然後形成源極·汲極區域，然後利 用側壁間隔物之第2層之形成工程，形成第2層之上部氮化 膜’用來使側壁間隔物之合計形成幅度變大，可以防止石夕 化物膜之異常成長所造成之問題’和使在側壁間隔物之第 1層下部之一般形成之延伸區域變短，可以將寄生電阻抑 制成為較低，用來使MOS電晶體之特性不會劣化。 依照本發明之半導體裝置時，在分離絕緣膜内之與^ 面部之上部對應之位置，因為設置有多個之石夕島成為於接 在2個半導體區域上，所以當矽化物層之形成時，…5越 絕緣膜之上部殘留未反應之金屬層成為殘留金屬，該、 金屬即使由於處理中之熱處理在分離絕緣膜中進行^，留 時’因為殘留金屬集中到多個矽島，所以可以抑制殘^ 屬例如到達2個井區域之PN接面部。另外，亦可以抑制邊金 達半導體之其他之PN接面部，例如，井區域和源極· Y到 區域之PN接面部，可以防止在pN接面部形成石夕化物，及极
C:\2D-C0DE\91-02\90127744.ptd 第68頁 512515
防止接面洩漏電流之發生。 依照本發明之半導體基板時，可以獲得不容易受到金屬 污染之影響之SOI半導體裝置。 依照本發明之半導體裝置之製造方法時，在矽化物層之 形成時，於矽化物化之熱處理之後，因為除去未反應之金 屬層，和將分離絕緣膜之表面除去指定之厚度，所以可以 防止在分離絕緣膜上殘留該殘留金屬，可以防止由於處理 上之熱處理使殘留金屬在分離絕緣膜中進行擴散，可以防 止在不希望矽化物化之部份進行矽化物化。例如，防止在 PN接面部形成矽化物，防止接面洩漏電流之發生，和防止 在閘極絕緣膜和矽層之界面近傍形成矽化物，可以維持閘 極絕緣膜之可靠度。 依照本發明之半導體裝置之製造方法時，進行濕式蝕刻 和乾式蝕刻之2次之蝕刻，在工程使用氟酸作為蝕刻 劑，用來一併除去分離絕緣膜，可以確實的防止在分離氧 化膜上殘留該殘留金屬。 依照本發明之半導體裝置之製造方法時，因為分離絕緣 膜之上部以外之部份被遮罩保護，所以在未反應之金屬層 之第2次之除去時，只除去分離絕緣膜之上部，可以保護 其他之部份。 依照本發明之半導體裝置之製造方法時，可以比較容易 的獲得在内部具有多晶矽膜之分 緣膜。 依照本發明之半導體裝置之製造方法時，可以獲在内部 多晶矽膜被絕緣之構造。
512515 五、發明說明（65) 依照本發明之半導體裝置之製造方法時，可以比較容易 的獲得在内部多晶矽膜被絕緣之構造。 依照本發明之半導體裝置之製造方法時，可以比較容易 的獲得在内容具有氮化膜之分離絕緣膜。 依照本發明之半導體裝置之製造方法時，具有使完全溝 道和部份溝道連續之構造，可以比較容易獲得具有内部多 晶矽膜之分離絕緣膜，其中配置成埋入完全溝道和在部份 溝道之底面上延伸。 依照本發明之半導體裝置之製造方法時、，可以獲得之構 造在2個半導體區域中之至少一方之PN接面部近傍，沿著 PN接面具有局部之結晶缺陷區域。 依照本發明之半導體裝置之製造方法時，因為結晶缺陷 區域之形成是以較南之濃度導入與半導體區域之導電型相 同導電型之雜質，所以可以減小雜質導入對井區域之影 響。 依照本發明之半導體裝置之製造方法時，因為結晶缺陷 區域之形成是以較南之濃度導入與半導體區域之導電型不 同導電型之雜質，所以結晶缺陷區域之形成方法之選擇之 自由度可以增加。 依照本發明之半導體裝置之製造方法時，所獲得之構造 可以利用與MOS電晶體之側壁間隔物相同之工程，在分離 絕緣膜上設置上部氮化膜。 依照本發明之半導體裝置之製造方法時，可以利用第1 側壁間隔物之形成工程用來形成第1上部氮化膜，然後形
C:\2D-CODE\91-02\90127744.ptd 第70頁 512515 五、發明說明（66) '^— 1 ----- 成源極·、汲極區域，然後利用第2側壁間隔物之形成工程 用來形成第2上部氮化膜，葬你办丨辟 m 稭以使侧壁間隔物之合計之形 成幅度變A ’可以防止由於石夕化物膜之異常成長所造成之 問題’和在第1側”隔物之下部使一般形成之延伸區域 變短二可以將寄生電阻抑制成較低，使M〇s電晶體之特性 不會劣化。 依照本發明之半導體裝置 部具有多個矽島之分離絕緣 依照本發明之半導體裝置 到指定之電位’所以具有使 造之功能。 之製造方法時，可以獲得在内 膜。 時’因為上述之多晶矽膜連接 分離氧化膜成為場屏蔽分離構 [元件編號之說明] ST11、ST21、ST22、ST31、 ST32 、 ST33 、 ST34 、 ST35 、 溝道分離氧化膜 ST41 、 ST42 、 ST51 PS21、PS31、PS32、PS33、 PS41 、PS42、PS51 、PS71 、 PS72 JP GR 、 GR1 、 GR2 331 332 333 343 多晶石夕膜 P N接合部 除氣區域 下部氧化膜 上部氧化膜 氧化膜間隔物 氧化膜
512515
五、發明說明（67) SN2 SN81 SN81 1 SN812 SW81 1 SW812 SI 氮化膜 上部氮化膜 第1上部氮化膜 第2上部氮化膜 第1側壁間隔物 第2側壁間隔物 矽島
C:\2D-CODE\91-02\90127744.ptd 第72頁 512515 圖式簡單說明 圖1是剖面圖，用來說明本發明之實施形態1之半導體裝 置之製造工程。 圖2是剖面圖，用來說明本發明之實施形態1之半導體裝 置之製造工程。 圖3是剖面圖，用來說明本發明之實施形態1之半導體裝 置之製造工程。 圖4是剖面圖，用來說明本發明之實施形態1之半導體裝 置之製造工程。 圖5是剖面圖，用來說明本發明之實施形態1之半導體裝 置之製造工程。 圖6是剖面圖，用來說明本發明之實施形態1之半導體裝 置之製造工程。 圖7是剖面圖，用來說明本發明之實施形態1之半導體裝 置之製造工程。 圖8是剖面圖，用來說明本發明之實施形態1之半導體裝 置之製造工程。 圖9是剖面圖，用來說明本發明之實施形態1之半導體裝 置之製造工程。 圖1 0是剖面圖，用來說明本發明之實施形態1之半導體 裝置之製造工程。 圖11是剖面圖，用來說明本發明之實施形態1之半導體 裝置之構造。 圖1 2是剖面圖，用來說明本發明之本實施形態1之特徵 之製造工程。
C:\2D-CODE\91-02\90127744.ptd 第73頁 512515 圖式簡單說明 圖1 3是剖面圖，用來說明本發明之本實施形態1之特徵 之製造工程。 圖1 4是剖面圖，用來說明本發明之實施形態1之半導體 裝置之製造方法之變化例。 圖1 5是剖面圖，用來表示使本發明之實施形態1之半導 體裝置適用在大塊裝置之實例。 圖1 6是剖面圖，用來說明本發明之實施形態2之半導體 裝置之構造。 圖1 7是剖面圖，用來說明本發明之實施形態2之半導體 裝置之效果。 圖1 8是剖面圖，用來說明本發明之實施形態2之半導體 裝置之製造工程。 圖1 9是平面圖，用來說明本發明之實施形態2之半導體 裝置之構造。 圖2 0是剖面圖，用來說明本發明之實施形態2之半導體 裝置之變化例之構造。 圖2 1是剖面圖，用來表示使本發明之實施形態2之半導 體裝置適用在大塊裝置之實例。 圖2 2是剖面圖，用來說明本發明之實施形態3之半導體 裝置之構造。 圖2 3是剖面圖，用來說明使本發明之實施形態3之半導 體裝置適用在大塊裝置之實例。 圖24是剖面圖，用來表示本發明之實施形態3之半導體 裝置之第1變化例之構造。
C:\2D-C0DE\9卜02\90127744.ptd 第74頁 512515 圖式簡單說明 圖2 5是剖面圖，用來說明本發明之實施形態3之半導體 裝置之第1變化例之製造工程。 圖2 6是剖面圖，用來說明本發明之實施形態3之半導體 裝置之第1變化例之製造工程。 圖2 7是剖面圖，用來說明本發明之實施形態3之半導體 裝置之第1變化例之製造工程。 圖2 8是剖面圖，用來說明本發明之實施形態3之半導體 裝置之第2變化例之構造。 圖2 9是剖面圖，用來說明本發明之實施形態3之半導體 裝置之第2變化例之製造工程。 圖3 0是剖面圖，用來說明本發明之實施形態3之半導體 裝置之第2變化例之製造工程。 圖3 1是剖面圖，用來說明本發明之實施形態3之半導體 裝置之第2變化例之製造工程。 圖3 2是剖面圖，用來說明本發明之實施形態3之半導體 裝置之第3變化例之構造。 圖3 3是剖面圖，用來說明本發明之實施形態3之半導體 裝置之第3變化例之製造工程。 圖34是剖面圖，用來說明本發明之實施形態3之半導體 裝置之第3變化例之製造工程。 圖3 5是剖面圖，用來說明本發明之實施形態3之半導體 裝置之第3變化例之製造工程。 圖3 6是剖面圖，用來說明本發明之實施形態4之半導體 裝置之構造。
C:\2D-C0DE\91-02\90127744.ptd 第75頁 512515 圖式簡單說明 圖3 7是剖面圖，用來說明本發明之實施形態4之半導體 裝置之製造工程。 圖3 8是剖面圖，用來說明本發明之實施形態4之半導體 裝置之製造工程。 圖3 9是剖面圖，用來說明本發明之實施形態4之半導體 裝置之製造工程。 圖4 0是剖面圖，用來表示使本發明之實施形態4之半導 體裝置適用在大塊裝置之實例。 圖4 1是剖面圖，用來說明本發明之實施形態5之半導體 裝置之構造。 圖4 2是剖面圖，用來說明本發明之實施形態5之半導體 裝置之製造工程。 圖4 3是剖面圖，用來說明本發明之實施形態5之半導體 裝置之製造工程。 圖44是剖面圖，用來說明本發明之實施形態5之半導體 裝置之製造工程。 圖4 5是剖面圖，用來說明本發明之實施形態6之半導體 裝置之構造。 圖4 6是剖面圖，用來說明本發明之實施形態6之半導體 裝置之效果。 圖4 7是剖面圖，用來說明本發明之實施形態6之半導體 裝置之製造工程。 圖4 8是剖面圖，用來表示使本發明之實施形態6之半導 體裝置適用在大塊裝置之實例。
C:\2D-C0DE\9卜02\90127744.ptd 第76頁 512515 圖式簡單說明 圖4 9是剖面圖，用來說明本發明之實施形態7之半導體 裝置之構造。 圖5 0是剖面圖，用來說明本發明之實施形態7之半導體 裝置之製造工程。 圖5 1是剖面圖，用來說明本發明之實施形態7之半導體 裝置之製造工程。 圖5 2是剖面圖，用來說明本發明之實施形態8之半導體 裝置之構造。 圖5 3是剖面圖，用來說明本發明之實施形態8之半導體 裝置之製造工程。 圖54是剖面圖，用來說明本發明之實施形態8之半導體 裝置之製造工程。 圖5 5是剖面圖，用來說明本發明之實施形態8之半導體 裝置之製造工程。 圖5 6是剖面圖，用來說明本發明之實施形態8之半導體 裝置之製造工程。 圖57是剖面圖，用來表示使側壁間隔物變厚後之MOS電 晶體之構造。 圖5 8是剖面圖，用來表示使本發明之實施形態8之半導 體裝置適用在大塊裝置之實例。 圖5 9是剖面圖，用來說明本發明之實施形態9之半導體 裝置之構造。 圖6 0是剖面圖，用來說明本發明之實施形態9之半導體 裝置之製造工程。
C:\2D-C0DE\9卜02\90127744.ptd 第77頁 512515 圖式簡單說明 圖6 1是剖面圖，用來表示使本發明之實施形態9之半導 體裝置適用在大塊裝置之實例。 圖6 2是剖面圖，用來說明具有矽化物處理之習知之半導 體裝置之製造工程。 圖6 3是剖面圖，用來說明具有矽化物處理之習知之半導 體裝置之製造工程。 圖6 4是剖面圖，用來說明具有矽化物處理之習知之半導 體裝置之製造工程。 圖6 5是剖面圖，用來說明具有矽化物處理之習知之半導 體裝置之製造工程。 圖6 6是剖面圖，用來表示具有矽化物層之習知之大塊裝 置。
C:\2D-CODE\91-02\90127744.ptd 第78頁

Claims (1)

  1. 512515 六、申請專利範圍 1 · 一種半 半導體層 多個半導 分離絕緣 利用上述 離；其特徵 在上述之 接面部由導 具備有多 上述之PN接 區域上。 2·如申請 上述之多 和 導體裝置，具備有： ， 體元件’形成在上述之半導體層上；和 膜，被設置在上述之半導體層之表面内； 之分離絕緣膜使上述之多個半導體元件電分 是： 分離絕緣膜之下部之上述半導體層中，具有 電型不同之2個半導體區域形成；和 晶石夕膜，被設置在經由上述之分離絕緣膜面對 面部之上部之位置，跨越在上述之2個半導體 專利範圍第1項之半導體裝置，其中 晶石夕膜形成在上述之分離絕緣膜之外部上部； 上述之夕Ba石夕膜之开> 成幅度被設定成為可以滿足 條件式：0 · 5 L g < T s t < 2 0 L g ，其中 Lg :從與上述PN接面部位置對應之上述多晶矽膜中之位 置，到上述多晶矽膜之端部之長度， T s t:上述之分離絕緣膜之厚度。 3.如申請專利範圍第2項之半導體裝置，其中 上述之多個半導體元件包含電晶體；和 上述之多晶矽膜之厚度與構成上述之M0S電晶體之閘極 電極之閘極多晶矽膜之厚度相同。
    六、申請專利範圍 4 ·如申請專利範圍第2項之半導體裝置，其中 上述之多個半導體元件包含MOS電晶體；和 托t f多晶石夕膜之厚度比構成上述M0S電晶體之閘極電 極之閘極多晶矽膜薄。 私 5.如申請專利範圍第丨項之半導體裝置，其中 伸·=之PN接面部沿著上述之分離絕緣膜之設置型樣延 ^ ί ί多晶石夕膜沿著上述之⑽接面部設置。 =專利範圍第1項之半導體裝置，其中 千导域上具有大致均一之厚度。 7上21專利範圍第6項之半導體ί置，其* 上述之分離絕緣膜具有： 上部氧化膜和下部氧化胺 下；和 丨乳化膜，積層在上述之多晶矽膜之上 氧化膜間隔物，霜罢 膜和上述之下部氧化；i;:…化膜’上述之多晶石夕 8. 如申請專利範圍第6項之 上述之分離絕緣膜具有：㈣式置其中 上部氧化膜和下部氣化胺 下；和 丨乳化膜，積層在上述之多晶矽膜之上 氧化膜，被設在μ、+、>々。 Q ;由4 t 述之多晶矽膜之側面。 9. 如申明專利乾圍第6項之半導體 晶矽膜連接到指定之電位。 表置，、中上述之夕
    C:\2D-CODE\91-02N90127744.ptd 第80頁 512515 六、申請專利範圍 10· —種半導體裝置，具備有： 半導體層； 多個半導胆兀件，形成在上述之半導體層上；和 分離絕緣[被設置在上述之半導體層之表面内； 利用上述”離絕緣膜使上述之多個半導 離；其特徵疋： 包刀 在上述分離絕緣膜之下部之上述 面部由導電型不同之2個半導體區域形成曰 八N接 上述之分離絕緣膜具有· 之上部 之上 大致均 < 旱又之氮化膜，被設在與上述”接面部 對應之位置，跨越在上述之2個半導體區域上；和 上部氧化膜和下部氧化膜，積層在上述之氮化膜 下。 11. 一種半導體裝置之製造方法，該半導體裝置具備有 矽半導體層； 多個半導體元件，形成在上述之矽半導體層上；和 分離絕緣膜，形成在上述之矽半導體層之表面内； 利用上述之为離、纟巴緣膜使上述之多個半導體元件電八 離；該製造方法之特徵是所具備之工程包含有· 刀 (a) 在形成上述之多個半導體元件後，在全面形成石夕化 物層形成用之金屬層； (b) 進行熱處理，使上述之金屬層和上述之；g夕半導體層 進行反應，用來形成矽化物層；和 曰 (c) 在上述之熱處理之後，除去未反應之上述金屬層，
    申清專利範圍 和將上述之分雜 1 9 士 隹 ' 巴緣膜之表面除去指定之戸成 1 2 ·如申請專 _ A如疋之厚度。 月寻利乾圍第1 1項之半導體梦 其中 衣置之製造方法， 上述之工程& ,，、上、C)所具備之工程有·· C 在上述之熱處理之後，利用洚w ^ 之上述之金屬層； 交J用濕式蝕刻除去未反應 (¢-2)在上述之 ^ 述之分離絕緣膜之表面(除去)ΪΪ之Ϊί乾式蝕刻用來將上 上述之分離絕緣膜以氧化膜構成；X, 刻ί逃之工程（c'2)更包含之工程是至少使用氣酸作為钮 上述之指定厚度為2〜50 nm。 其1中3.如申請專利範圍第12項之半導體裝置之製造方法， 在上述之工程（C〜2)之前更具備有之工程少 上述之分離絕緣膜之上部成為開口部之遮罩；/ 使用上述之遮罩進行上述之工程（c〜2)。
TW090127744A 2000-11-21 2001-11-08 Semiconductor device and method of manufacturing the same TW512515B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000354043A JP2002158359A (ja) 2000-11-21 2000-11-21 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
TW512515B true TW512515B (en) 2002-12-01

Family

ID=18826703

Family Applications (1)

Application Number Title Priority Date Filing Date
TW090127744A TW512515B (en) 2000-11-21 2001-11-08 Semiconductor device and method of manufacturing the same

Country Status (6)

Country Link
US (3) US6646306B2 (zh)
JP (1) JP2002158359A (zh)
KR (1) KR100502372B1 (zh)
DE (1) DE10155452A1 (zh)
FR (1) FR2818011A1 (zh)
TW (1) TW512515B (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003243662A (ja) * 2002-02-14 2003-08-29 Mitsubishi Electric Corp 半導体装置およびその製造方法、半導体ウェハ
JP2004342821A (ja) * 2003-05-15 2004-12-02 Renesas Technology Corp 半導体装置
KR100585111B1 (ko) * 2003-11-24 2006-06-01 삼성전자주식회사 게르마늄 채널 영역을 가지는 비평면 트랜지스터 및 그제조 방법
JP4616565B2 (ja) * 2004-02-16 2011-01-19 パナソニック株式会社 半導体装置およびその製造方法
US20050214989A1 (en) * 2004-03-29 2005-09-29 Honeywell International Inc. Silicon optoelectronic device
US7160782B2 (en) * 2004-06-17 2007-01-09 Texas Instruments Incorporated Method of manufacture for a trench isolation structure having an implanted buffer layer
JP2006196646A (ja) * 2005-01-13 2006-07-27 Renesas Technology Corp 半導体装置及びその製造方法
US7327008B2 (en) * 2005-01-24 2008-02-05 International Business Machines Corporation Structure and method for mixed-substrate SIMOX technology
JP5115943B2 (ja) * 2005-08-18 2013-01-09 学校法人明星学苑 半導体装置及びその製造方法
US7288822B1 (en) * 2006-04-07 2007-10-30 United Microelectronics Corp. Semiconductor structure and fabricating method thereof
CN100466255C (zh) * 2006-04-18 2009-03-04 联华电子股份有限公司 半导体结构及其制作方法
US7855428B2 (en) * 2008-05-06 2010-12-21 International Business Machines Corporation Conductive liner at an interface between a shallow trench isolation structure and a buried oxide layer
KR101000472B1 (ko) * 2008-05-07 2010-12-14 주식회사 하이닉스반도체 Ｓｏｉ 소자 및 그의 제조방법
JP5446388B2 (ja) * 2009-03-31 2014-03-19 サンケン電気株式会社 集積化半導体装置の製造方法
US8664746B2 (en) * 2011-09-20 2014-03-04 Stmicroelectronics Pte. Ltd. Gettering method for dielectrically isolated devices
JP5392870B2 (ja) * 2012-03-26 2014-01-22 学校法人明星学苑 半導体装置の製造方法
US9852912B1 (en) * 2016-09-20 2017-12-26 United Microelectronics Corp. Method of manufacturing semiconductor device for reducing grain size of polysilicon

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4374700A (en) * 1981-05-29 1983-02-22 Texas Instruments Incorporated Method of manufacturing silicide contacts for CMOS devices
US4476482A (en) * 1981-05-29 1984-10-09 Texas Instruments Incorporated Silicide contacts for CMOS devices
US4422885A (en) * 1981-12-18 1983-12-27 Ncr Corporation Polysilicon-doped-first CMOS process
US4498223A (en) * 1982-04-23 1985-02-12 Gte Laboratories Incorporated Method of fabrication of monolithic integrated circuit structure
FR2562327B1 (fr) * 1984-03-30 1986-06-20 Commissariat Energie Atomique Procede pour interconnecter les zones actives et/ou les grilles des circuits integres cmos
US4786611A (en) * 1987-10-19 1988-11-22 Motorola, Inc. Adjusting threshold voltages by diffusion through refractory metal silicides
JPH02159035A (ja) 1988-12-12 1990-06-19 Nec Yamagata Ltd 集積回路装置
JPH02172253A (ja) * 1988-12-24 1990-07-03 Mitsubishi Electric Corp 半導体装置およびその製造方法
US5294822A (en) * 1989-07-10 1994-03-15 Texas Instruments Incorporated Polycide local interconnect method and structure
JPH03141645A (ja) * 1989-07-10 1991-06-17 Texas Instr Inc <Ti> ポリサイドによる局所的相互接続方法とその方法により製造された半導体素子
KR930000197B1 (ko) * 1990-03-06 1993-01-11 현대전자산업 주식회사 필드산화막 형성방법
US5079182A (en) * 1990-04-02 1992-01-07 National Semiconductor Corporation Bicmos device having self-aligned well tap and method of fabrication
US5223456A (en) * 1990-05-02 1993-06-29 Quality Semiconductor Inc. High density local interconnect in an integrated circit using metal silicide
JP3184348B2 (ja) 1992-12-28 2001-07-09 三菱電機株式会社 半導体装置およびその製造方法
CN1049070C (zh) * 1994-06-08 2000-02-02 现代电子产业株式会社 半导体器件及其制造方法
KR960002744A (ko) * 1994-06-27 1996-01-26 김주용 반도체 소자의 소자분리막 형성방법
JPH08288379A (ja) * 1995-02-17 1996-11-01 Nippon Steel Corp 半導体装置及びその製造方法
JPH0923005A (ja) * 1995-07-06 1997-01-21 Mitsubishi Electric Corp 半導体装置およびその製造方法
DE19526568C1 (de) * 1995-07-20 1997-01-30 Siemens Ag Integrierter Schaltkreis mit CMOS-Schaltung und Verfahren zur Herstellung von isolierten, aktiven Bereichen einer CMOS-Schaltung
JPH09275134A (ja) 1996-04-02 1997-10-21 Fuji Electric Co Ltd 誘電体分離型半導体装置の製造方法
US6121661A (en) * 1996-12-11 2000-09-19 International Business Machines Corporation Silicon-on-insulator structure for electrostatic discharge protection and improved heat dissipation
KR100431311B1 (ko) * 1996-12-30 2004-07-30 주식회사 하이닉스반도체 반도체소자의제조방법
JP3807836B2 (ja) * 1997-11-28 2006-08-09 株式会社ルネサステクノロジ 半導体装置および半導体装置の製造方法
JP4698793B2 (ja) * 2000-04-03 2011-06-08 ルネサスエレクトロニクス株式会社 半導体装置

Also Published As

Publication number Publication date
KR20020039605A (ko) 2002-05-27
US20050212056A1 (en) 2005-09-29
US20020060320A1 (en) 2002-05-23
KR100502372B1 (ko) 2005-07-22
DE10155452A1 (de) 2002-05-29
US6914307B2 (en) 2005-07-05
US20040046216A1 (en) 2004-03-11
FR2818011A1 (fr) 2002-06-14
US6646306B2 (en) 2003-11-11
JP2002158359A (ja) 2002-05-31

Similar Documents

Publication Publication Date Title
TW512515B (en) Semiconductor device and method of manufacturing the same
TWI231044B (en) Semiconductor device
TWI275137B (en) Semiconductor device fabrication method
JP4811895B2 (ja) 半導体装置およびその製造方法
TWI390666B (zh) 絕緣體上半導體裝置之製造方法
TWI253167B (en) Semiconductor device and method for fabricating the same
US9190333B2 (en) Semiconductor device and manufacturing method thereof
JP2004158593A (ja) 絶縁ゲート型電界効果トランジスタを含む半導体装置及びその製造方法
TWI289909B (en) A semiconductor device and method of fabricating the same, and a memory device
TW200901464A (en) Method for applying a stress layer to a semiconductor device and device formed therefrom
JP2003037254A (ja) エッチング阻止膜を有するｓｏｉ基板、その製造方法、その上に製作されたｓｏｉ集積回路及びそれを用いてｓｏｉ集積回路を製作する方法
TW201021196A (en) Semiconductor device and fabrication method thereof
TW200842988A (en) Semiconductor device and method for manufacturing semiconductor device
US20050064646A1 (en) NFETs using gate induced stress modulation
TW200403802A (en) Semiconductor integrated circuit device and its manufacturing method
TW201246449A (en) Superior integrity of high-k metal gate stacks by capping STI regions
TW201112397A (en) Semiconductor device
JP3205306B2 (ja) 半導体装置およびその製造方法
USRE42180E1 (en) Semiconductor device having metal silicide layer on source/drain region and gate electrode and method of manufacturing the same
KR20020035748A (ko) 반도체 장치 및 그 제조 방법
JP4491858B2 (ja) 半導体装置の製造方法
US7537981B2 (en) Silicon on insulator device and method of manufacturing the same
TWI267895B (en) Manufacturing method of semiconductor device
JP2009094439A (ja) 半導体装置と半導体装置の製造方法
JP4575002B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees