DE10155452A1 - Halbleitervorrichtung und Herstellungsverfahren der Halbleitervorrichtung - Google Patents
Halbleitervorrichtung und Herstellungsverfahren der HalbleitervorrichtungInfo
- Publication number
- DE10155452A1 DE10155452A1 DE10155452A DE10155452A DE10155452A1 DE 10155452 A1 DE10155452 A1 DE 10155452A1 DE 10155452 A DE10155452 A DE 10155452A DE 10155452 A DE10155452 A DE 10155452A DE 10155452 A1 DE10155452 A1 DE 10155452A1
- Authority
- DE
- Germany
- Prior art keywords
- film
- oxide film
- layer
- soi
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 134
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 64
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 188
- 229920005591 polysilicon Polymers 0.000 claims abstract description 187
- 229910052751 metal Inorganic materials 0.000 claims abstract description 138
- 239000002184 metal Substances 0.000 claims abstract description 138
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 72
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 68
- 239000010703 silicon Substances 0.000 claims abstract description 68
- 125000006850 spacer group Chemical group 0.000 claims abstract description 26
- 238000009413 insulation Methods 0.000 claims description 83
- 229910021332 silicide Inorganic materials 0.000 claims description 82
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 81
- 150000004767 nitrides Chemical class 0.000 claims description 60
- 238000000034 method Methods 0.000 claims description 53
- 238000010438 heat treatment Methods 0.000 claims description 42
- 230000015572 biosynthetic process Effects 0.000 claims description 34
- 101100309712 Arabidopsis thaliana SD11 gene Proteins 0.000 claims description 29
- 238000001039 wet etching Methods 0.000 claims description 13
- 238000001312 dry etching Methods 0.000 claims description 11
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 5
- 238000002955 isolation Methods 0.000 abstract description 174
- 238000011109 contamination Methods 0.000 abstract description 9
- 239000010410 layer Substances 0.000 description 274
- 239000000758 substrate Substances 0.000 description 49
- 230000007704 transition Effects 0.000 description 49
- 230000008569 process Effects 0.000 description 36
- 238000005530 etching Methods 0.000 description 31
- 150000002500 ions Chemical class 0.000 description 27
- 230000000694 effects Effects 0.000 description 17
- 101100393868 Arabidopsis thaliana GT11 gene Proteins 0.000 description 16
- 101100393871 Arabidopsis thaliana GT12 gene Proteins 0.000 description 15
- 239000011229 interlayer Substances 0.000 description 15
- 239000002019 doping agent Substances 0.000 description 13
- 238000005229 chemical vapour deposition Methods 0.000 description 9
- 238000002513 implantation Methods 0.000 description 8
- 238000011049 filling Methods 0.000 description 7
- 239000000463 material Substances 0.000 description 7
- 229910052698 phosphorus Inorganic materials 0.000 description 7
- 229910052785 arsenic Inorganic materials 0.000 description 6
- 239000010949 copper Substances 0.000 description 6
- 229910052796 boron Inorganic materials 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 5
- 230000007547 defect Effects 0.000 description 5
- 238000005247 gettering Methods 0.000 description 5
- 238000005468 ion implantation Methods 0.000 description 5
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 5
- 238000000137 annealing Methods 0.000 description 4
- 239000004020 conductor Substances 0.000 description 4
- 239000013078 crystal Substances 0.000 description 4
- 229910052760 oxygen Inorganic materials 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- 230000002159 abnormal effect Effects 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 229910052799 carbon Inorganic materials 0.000 description 3
- 238000010276 construction Methods 0.000 description 3
- 210000003608 fece Anatomy 0.000 description 3
- XEEYBQQBJWHFJM-UHFFFAOYSA-N iron Substances [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 101100346656 Drosophila melanogaster strat gene Proteins 0.000 description 2
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000007667 floating Methods 0.000 description 2
- 238000009499 grossing Methods 0.000 description 2
- 239000007943 implant Substances 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 239000012299 nitrogen atmosphere Substances 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 108090000623 proteins and genes Proteins 0.000 description 2
- 230000001052 transient effect Effects 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 241000196324 Embryophyta Species 0.000 description 1
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- 101001139126 Homo sapiens Krueppel-like factor 6 Proteins 0.000 description 1
- 241001465754 Metazoa Species 0.000 description 1
- 235000010678 Paulownia tomentosa Nutrition 0.000 description 1
- 240000002834 Paulownia tomentosa Species 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 241000946381 Timon Species 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- GEOHSPSFYNRMOC-UHFFFAOYSA-N alumane;copper Chemical compound [AlH3].[Cu].[Cu] GEOHSPSFYNRMOC-UHFFFAOYSA-N 0.000 description 1
- 210000000941 bile Anatomy 0.000 description 1
- 150000001768 cations Chemical class 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 229910000040 hydrogen fluoride Inorganic materials 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 238000011068 loading method Methods 0.000 description 1
- 150000002736 metal compounds Chemical class 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 230000003334 potential effect Effects 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 102000004169 proteins and genes Human genes 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- -1 silicon ions Chemical class 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000005496 tempering Methods 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
- H01L21/76286—Lateral isolation by refilling of trenches with polycristalline material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/456—Ohmic electrodes on silicon
- H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
- H01L21/76281—Lateral isolation by selective oxidation of silicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
- H01L21/76283—Lateral isolation by refilling of trenches with dielectric material
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Element Separation (AREA)
- Thin Film Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
Es wird eine Halbleitervorrichtung vorgesehen, die Nachteile verhindern kann, die durch Metallverunreinigung verursacht werden, und ein Verfahren zum Herstellen einer solchen Halbleitervorrichtung. Ein Bereich (NR) und ein Bereich (PR) werden durch einen Grabenisolationsoxidfilm (ST21) abgegrenzt, ein Polysiliziumfilm (PS21) wird selektiv auf dem Grabenisolationsoxidfilm (ST21) vorgesehen, eine Siliziumschicht (S22) ist auf dem Polysiliziumfilm (PS21) vorgesehen, und eine Seitenwandabstandsschicht (SW2) ist auf einer Seitenoberfläche des Polysiliziumfilmes (PS21) vorgesehen. Der Polysiliziumfilm (PS21) ist an einer Position entsprechend einer Oberseite eines PN-Übergangsabschnittes (JP) eines P-Wannenbereiches (WR11) und eines N-Wannenbereiches (WR12) in einer SOI-Schicht (3) über den zwei Wannenbereichen vorgesehen.
Description
Die vorliegende Erfindung bezieht sich auf eine Halbleitervor
richtung und ein Herstellungsverfahren der Halbleitervorrich
tung, und insbesondere bezieht sie sich auf eine Halbleiter
vorrichtung mit einer hohen Toleranz gegenüber Metallverunrei
nigung und ein Herstellungsverfahren dieser Halbleitervorrich
tung.
Eine Halbleitervorrichtung mit einem SOI-Aufbau (hier im fol
genden als SOI-Vorrichtung bezeichnet), die auf einem SOI-
Substrat zu bilden ist, in dem ein vergrabener Oxidfilm und
eine SOI-(Silizium auf Isolator)Schicht auf einem Siliziumsub
strat vorgesehen sind, ist dadurch gekennzeichnet, daß die pa
rasitäre Kapazität verringert werden kann, ein Betrieb mit ho
her Geschwindigkeit ausgeführt werden kann und der Leistungs
verbrauch verringert werden kann, und sie ist geeignet zur Be
nutzung bei tragbaren Geräten und ähnliches.
Zum Einsetzen einer Schaltung mit einer hohen Betriebsge
schwindigkeit ist eine Technik zum Verringern des Widerstandes
wesentlich. Als die Technik zum Verringern eines Widerstandes
wird ein Verfahren des Bildens einer Metallverbindungsschicht
(Silizidschicht) in Selbstausrichtung in einer Gateverdrahtung
oder einem Source/Drainbereich eines Transistors, der die
Schaltung darstellt, verwendet.
Wie zum Beispiel in Fig. 83 der Japanischen Patentoffenle
gungsschrift 6-204334 (1994) gezeigt ist, wird eine Metall
schicht wie Ti (Titan) oder Co (Kobalt) durch Sputtern oder
ähnliches über einem oberen Abschnitt einer Gateelektrode, die
aus Polysilizium gebildet ist, und einem Source/Drainbereich
abgeschieden, und eine Wärmebehandlung wird während einer kur
zen Zeit ausgeführt, so daß eine Silizidschicht gebildet wird.
Allgemein ist es bekannt, daß die Metallschicht keine Silizid
schicht über einem isolierenden Film, einem Oxidfilm wie ein
Seitenwandoxidfilm einer Gateelektrode und einem Nitridfilm zu
dieser Zeit bildet.
In Abhängigkeit von den Bedingungen der Wärmebehandlung oder
der Art des isolierenden Filmes diffundiert jedoch ein metal
lisches Element wie Co in den isolierenden Film und erreicht
eine Siliziumschicht, die unter dem isolierenden Film vorgese
hen ist, so daß sich in manchen Fällen ein Silizid darin bil
det.
Zum Beispiel gibt es ein Problem, daß eine Schaltungsfehlfunk
tion auftritt aufgrund einer Zunahme eines Übergangs
schichtleckstromes, wenn ein Silizid in einem PN-
Übergangsbereich gebildet ist.
In den letzten Jahren kam die Neigung auf, ein Verdrahtungsma
terial von einer herkömmlichen Al-(Aluminium)-Cu-
(Kupfer)Legierungsverdrahtung zu einer Cu-Verdrahtung oder
ähnliches zu ändern aufgrund der Verringerung des Widerstandes
der Verdrahtung. Folglich ist es berichtet worden, daß eine
Eigenschaft einer Vorrichtung aufgrund der Diffusion von Cu
verschlechtert worden ist.
Zusätzlich ist die Zahl der Prozeßschritte mit der Mikrofabri
kation einer Halbleitervorrichtung und einer Mehrschichtver
drahtung vergrößert worden. Folglich tritt oft Metallverunrei
nigung auf. Wenn sich eine Metallverunreinigung in einer Über
gangsschnittstelle abscheidet, wird der Übergangsleckstrom
vergrößert, und die Schaltung führt eine Fehlfunktion aus, wie
oben beschrieben wurde.
Ein Silizidprozeß wird unter Bezugnahme auf Fig. 62 bis 65
beschrieben.
Zuerst wird ein SOI-Substrat 10, in dem ein vergrabener Oxid
film 2 und eine SOI-Schicht 3 auf einen Siliziumsubstrat 1
vorgesehen sind, vorbereitet, wie in Fig. 62 gezeigt ist, und
ein Grabenisolationsoxidfilm STI wird selektiv als ein Iso
lierfilm in einer Oberfläche der SOI-Schicht 3 gebildet, wo
durch ein Bereich QR, der einen MOS-Transistor bildet, und ein
Bereich RR, der ein Widerstandselement bildet, definiert wer
den.
Ein Grabenisolationsoxidfilm STI wird auch als ein flacher
Grabenisolationsoxidfilm (STI) bezeichnet und weist einen Wan
nenbereich WR auf, der darunter vorgesehen ist, so daß Elemen
te nicht vollständig elektrisch voneinander isoliert sind. In
manchen Fällen wird daher der Grabenisolationsoxidfilm STI
auch als ein Teilisolationsoxidfilm (PTI) bezeichnet.
Nachdem der Grabenisolationsoxidfilm STI gebildet ist, werden
ein Gateoxidfilm GO und eine Gateelektrode GT selektiv auf der
SOI-Schicht 3 des MOS-Transistorbereiches QR gebildet.
Dann wird eine Photolack/Resistmaske R1 derart gebildet, daß
der Bereich QR zu öffnen ist, und Dotierionen des gleichen
Leitungstypes wie der des Source/Drainbereiches in der SOI-
Schicht ist, werden unter Benutzung der Gateelektrode GT als
Maske implantiert. Somit wird ein Erstreckungsbereich EX in
Selbstausrichtung gebildet.
Der Erstreckungsbereich EX ist ein flacherer Diffusionsbereich
als ein Source/Drainbereich, der in einem folgenden Schritt zu
bilden ist, und wird durch Implantieren der Dotierionen mit
niedrigerer Konzentration als die des Source/Drainbereiches
oder im wesentlichen mit der gleichen Konzentration wie des
Source/Drainbereiches gebildet, so daß er als Teil des Sour
ce/Drainbereiches wirkt.
In einem in Fig. 63 gezeigten Schritt wird als nächstes eine
Seitenwandabstandsschicht SW auf einer Seitenoberfläche der
Gateelektrode GT gebildet, eine Resistmaske R2 wird derart ge
bildet, daß die Bereiche QR und RR Öffnungen werden, und Do
tierionen werden in die SOI-Schicht 3 zum Bilden eines Sour
ce/Drainbereiches SD in Selbstausrichtung implantiert. Zu die
ser Zeit wird der Dotierstoff auch in den Widerstandselement
bereich RR implantiert, so daß eine Widerstandsschicht RL ge
bildet wird.
In dem in Fig. 64 gezeigten Schritt wird darauf folgend ein
Isolierfilm IF selektiv auf der SOI-Schicht 3 in dem Bereich
RR selektiv gebildet zum Verhindern der Bildung einer Silizid
schicht. Dann wird eine Metallschicht Ti oder Co durch Sput
tern oder ähnliches abgeschieden, und eine Silizidreaktion
wird durch eine Wärmebehandlung gefördert.
Die Silizidreaktion wird erzielt durch Bewirken, daß eine of
fenliegende Siliziumschicht mit der Metallschicht, die darauf
vorgesehen ist, durch eine Wärmebehandlung bei einer niedrigen
Temperatur während einer kurzen Zeit reagiert. Da die Metall
schicht, die auf einem Isolierfilm wie ein Oxidfilm gebildet
ist, nicht silizidiert wird, wird sie in dem folgenden Entfer
nungsprozeß entfernt. Dann wird ein Silizidfilm mit einem sta
bilen Aufbau durch eine zweite Wärmebehandlung gebildet.
Fig. 64 zeigt einen Zustand, der erhalten wird, nachdem nicht
reagierter Metallfilm entfernt ist, und eine Silizidschicht SS
ist über dem Source/Drainbereich SD, der Gateelektrode GT und
der Widerstandsschicht RL gebildet. Eine Silizidschicht SS ist
an zwei Positionen gebildet, wobei ein Isolierfilm IF dazwi
schengefügt ist, über der Widerstandsschicht RL und dient als
zwei Elektroden des Widerstandselementes.
Bei einem in Fig. 65 gezeigten Schritt wird dann ein Zwi
schenschichtisolierflim IZ auf der SOI-Schicht 3 gebildet, und
eine Mehrzahl von Kontaktabschnitten CH, die die Silizid
schicht SS, die auf der Source/Drainschicht SD und der Wider
standsschicht RL gebildet sind, ist durch den Zwischenschich
tisolierfilm IZ vorgesehen. Somit wird eine SOI-Vorrichtung 90
dargestellt.
Unter Bezugnahme auf die Fig. 62 bis 65 ist die SOI-
Vorrichtung 90, die auf dem SOI-Substrat 10 gebildet ist, be
schrieben worden. Fig. 66 zeigt eine Massenvorrichtung (Bulk-
Vorrichtung) 90A, die auf einem Massensiliziumsubstrat (Bulk-
Substrat) 1 gebildet ist.
Bei der Massenvorrichtung 90A ist ein tieferer Grabenisolati
onsoxidfilm ST2 anstelle des Grabenisolationsoxidfilmes ST1
vorgesehen. Da die anderen Strukturen die gleichen wie jene
der SOI-Vorrichtung 90 sind, die in Fig. 65 gezeigt sind,
weisen die gleichen Strukturen die gleichen Bezugszeichen auf
und die wiederholte Beschreibung wird weggelassen.
Wie oben beschrieben wurde, verursacht die Silizidreaktion,
daß die offenliegende Siliziumschicht mit der Metallschicht
reagiert, die darauf vorgesehen ist, durch die Wärmebehandlung
(erste Wärmebehandlung) bei einer niedrigen Temperatur während
einer kurzen Zeit, und der nicht reagierende Metallfilm wird
entfernt, und der Silizidfilm mit einem stabilen Aufbau wird
dann durch die zweite Wärmebehandlung gebildet. Es gibt die
Möglichkeit, daß ein Metall, das den Metallfilm darstellt, in
den Isolierfilm durch die erste Wärmebehandlung diffundiert
wird, oder daß der nicht reagierte Metallfilm unzureichend
entfernt wird, so daß Metall in einem sehr kleinen Betrag über
dem Isolierfilm verbleibt und in den Isolierfilm durch die
zweite Wärmebehandlung oder eine Wärmebehandlung in einem fol
gendeh Prozeß diffundiert wird. In solch einem Fall bildet die
Metallschicht, die eine Oberfläche der Siliziumschicht er
reicht, ein Silizid. Zum Beispiel in dem Fall, in dem das Si
lizid an einem PN-Übergangsbereich gebildet ist, wird ein
Übergangsleckstrom verursacht. In dem Fall, in dem das Silizid
in der Nähe einer Schnittstelle zwischen einem Gateisolierflim
und einer Siliziumschicht gebildet ist, wird die Zuverlässig
keit des Gateisolierfilmes verschlechtert.
Wie in Fig. 66 gezeigt ist, ist es ersichtlich, daß das glei
che Problem bei der Vorrichtung 90A auftritt, die auf der Mas
sensiliziumschicht 1 gebildet ist.
Damit die oben erwähnten Probleme gelöst werden können, ist es
eine Aufgabe der vorliegenden Erfindung, eine Halbleitervor
richtung vorzusehen, die die Nachteile verhindern kann, die
durch Metallverunreinigungen verursacht werden, und ein Her
stellungsverfahren einer derartigen Halbleitervorrichtung an
zugeben.
Diese Aufgabe wird gelöst durch eine Halbleitervorrichtung
nach Anspruch 1.
Ein erster Aspekt der vorliegenden Erfindung ist auf eine
Halbleitervorrichtung gerichtet mit einer Halbleiterschicht,
einer Mehrzahl von auf der Halbleiterschicht gebildeten Halb
leiterelementen, einem in einer Oberfläche der Halbleiter
schicht gebildeten Isolationsfilm, wobei die Halbleiterelemen
te elektrisch voneinander durch den Isolationsfilm isoliert
sind, einem PN-Übergangsabschnitt, der durch zwei Halbleiter
bereiche verschiedener Leitungstypen in der Halbleiterschicht
gebildet ist, wobei sie unter dem Isolationsfilm vorgesehen
sind, und einem Polysiliziumfilm, der in einer Position gegen
über einer Oberseite des PN-Übergangsabschnittes vorgesehen
ist, wobei der Isolationsfilm dazwischen vorgesehen ist und
die zwei Halbleiterbereiche überdeckt.
Bevorzugte Ausgestaltungen der Halbleitervorrichtung sind in
den Unteransprüchen definiert.
Ein zweiter Aspekt der vorliegenden Erfindung ist auf die
Halbleitervorrichtung gerichtet, bei der der Polysiliziumfilm
in einem oberen Abschnitt einer Außenseite des Isolationsfil
mes gebildet ist und eine Bildungsbreite des Polysiliziumfil
mes derart eingestellt ist, daß eine Länge Lg von einer Posi
tion in dem Polysiliziumfilm entsprechend einer Position des
PN-Übergangsabschnittes zu einem Ende des Polysiliziumfilmes
und eine Dicke Tst des Isolationsfilmes die Gleichung
0,5 Lg < Tst < 20 Lg erfüllen.
Ein dritter Aspekt der vorliegenden Erfindung ist auf die
Halbleitervorrichtung gerichtet, bei der die Halbleiterelemen
te einen MOS-Transistor enthalten und eine Dicke des Polysili
ziumfilmes gleich der eines Gatepolysiliziumfilmes ist, der
eine Gateelektrode des MOS-Transistors darstellt.
Ein vierter Aspekt der vorliegenden Erfindung ist auf die
Halbleitervorrichtung gerichtet, bei der die Halbleiterelemen
te einen MOS-Transistor enthalten und eine Dicke des Polysili
ziumfilmes kleiner als die eines Gatepolysiliziumfilmes ist,
der eine Gateelektrode des MOS-Transistors darstellt.
Ein fünfter Aspekt der vorliegenden Erfindung ist auf die
Halbleitervorrichtung gerichtet, bei der der PN-
Übergangsabschnitt sich entlang eines vorgesehenen Musters des
Isolationsfilmes erstreckt und der Polysiliziumfilm entlang
des PN-Übergangsabschnittes vorgesehen ist.
Ein sechster Aspekt der vorliegenden Erfindung ist auf die
Halbleitervorrichtung gerichtet, bei der der Polysiliziumfilm
in dem Isolationsfilm gebildet ist und im wesentlichen eine
gleichförmige Dicke über die zwei Halbleiterbereiche hinweg
aufweist.
Ein siebter Aspekt der vorliegenden Erfindung ist auf die
Halbleitervorrichtung gerichtet, bei der der Isolationsfilm
einen oberen Oxidfilm und einen unteren Oxidfilm, die in einem
oberen bzw. einem unteren Abschnitt des Polysiliziumfilmes
vorgesehen sind, und eine Oxidfilmabstandsschicht zum Bedecken
der Seitenoberflächen des oberen Oxidfilmes, des Polysilizium
filmes und des unteren Oxidfilmes aufweist.
Ein achter Aspekt der vorliegenden Erfindung ist auf die Halb
leitervorrichtung gerichtet, bei der der Isolationsfilm einen
oberen Oxidfilm und einen unteren Oxidfilm, die in einem obe
ren bzw. einem unteren Abschnitt des Polysiliziumfilmes vorge
sehen sind, und einen Oxidfilm, der auf einer Seitenoberfläche
des Polysiliziumfilmes vorgesehen ist, aufweist.
Ein neunter Aspekt der vorliegenden Erfindung ist auf die
Halbleitervorrichtung gerichtet, bei der der Polysiliziumfilm
so verbunden ist, daß er ein vorbestimmtes elektrisches Poten
tial aufweist.
Ein zehnter Aspekt der vorliegenden Erfindung ist auf eine
Halbleitervorrichtung gerichtet mit einer Halbleiterschicht,
einer Mehrzahl von auf der Halbleiterschicht gebildeten Halb
leiterelementen, einem in einer Oberfläche der Halbleiter
schicht vorgesehenen Isolationsfilm, wobei die Halbleiterele
mente elektrisch voneinander durch die Isolationsschicht iso
liert sind, einem PN-Übergangsabschnitt, der durch zwei Halb
leiterbereiche verschiedenen Leitungstypes in der Halbleiter
schicht gebildet ist, die unter dem Isolationsfilm vorgesehen
ist, und wobei der Isolationsfilm einen Nitridfilm enthält,
der an einer Position entsprechend einer Oberseite des PN-
Übergangsabschnittes vorgesehen ist und eine im wesentlichen
gleichförmige Dicke über die zwei Halbleiterbereiche aufweist,
und einem oberen Oxidfilm und einem unteren Oxidfilm, die in
einem oberen bzw. einem unteren Abschnitt des Nitridfilmes
vorgesehen sind.
Ein elfter Aspekt der vorliegenden Erfindung ist auf ein Her
stellungsverfahren einer Halbleitervorrichtung mit einer Sili
ziumhalbleiterschicht, einer Mehrzahl von auf der Silizium
halbleiterschicht gebildeten Halbleiterelementen und einem in
einer Oberfläche der Siliziumhalbleiterschicht gebildeten Iso
lationsfilm, wobei die Halbleiterelemente elektrisch voneinan
der durch den Isolationsfilm isoliert sind, gerichtet, wobei
das Verfahren die Schritte aufweist (a) Bilden der Halblei
terelemente und dann Bilden einer Metallschicht zum Vorsehen
einer Silizidschicht über der gesamten Oberfläche, (b) Ausfüh
ren einer Wärmebehandlung zum Bewirken, daß die Metallschicht
mit der Siliziumhalbleiterschicht reagiert, zum Bilden einer
Silizidschicht dadurch, und (c) Entfernen der Metallschicht,
die nicht reagiert hat, und einer Oberfläche des Isolations
filmes um eine vorbestimmte Dicke nach der Wärmebehandlung.
Ein zwölfter Aspekt der vorliegenden Erfindung ist auf das
Herstellungsverfahren der Halbleitervorrichtung gerichtet, bei
dem der Schritt (c) die Schritte aufweist (c-1) Entfernen der
Metallschicht, die nicht reagiert hat, durch Naßätzen nach der
Wärmebehandlung und (c-2) Ausführen eines Trockenätzens zum
Entfernen der Oberfläche des Isolationsfilmes um die vorbe
stimmte Dicke nach dem Schritt (c-1), wobei der Isolationsfilm
aus einem Oxidfilm gebildet wird und der Schritt (c-2) den
Schritt des Benutzens von mindestens Fluorwasserstoffe als Ätz
mittel enthält und die vorbestimmte Dicke 2-50 nm ist.
Ein dreizehnter Aspekt der vorliegenden Erfindung ist auf das
Herstellungsverfahren einer Halbleitervorrichtung gerichtet,
weiter mit dem Schritt des Bildens einer Maskeneinstellung
mindestens auf einer Oberseite des Isolationsfilmes, der eine
Öffnung werden soll, vor dem Schritt (c-2), wobei der Schritt
(c-2) ausgeführt wird unter Benutzung der Maske.
Nach Anspruch 1 ist der Polysiliziumfilm an der Position ent
sprechend der Oberseite des PN-Übergangsabschnittes auf dem
Isolationsfilm quer über den zwei Halbleiterbereichen vorgese
hen. Daher ist ein Bereich, an dem eine Metallschicht, die
nicht reagiert hat, als Restmetall/Metallrest bei der Bildung
einer Silizidschicht verbleibt, über dem Isolationsfilm be
schränkt, so daß es eine niedrigere Wahrscheinlichkeit gibt,
daß das Restmetall in den Isolationsfilm diffundieren könnte
durch eine Wärmebehandlung bei einem Prozeß und Erreichen ei
nes unerwünschten Abschnittes, zum Beispiel des PN-
Übergangsabschnittes. Als Resultat kann Silizid daran gehin
dert werden, in dem PN-Übergangsabschnitt gebildet zu werden,
und ein Übergangsleckstrom kann verhindert werden.
Nach Anspruch 2 ist die gebildete Breite des Polysiliziumfil
mes so eingestellt, daß die Gleichung 0,5 Lg < Tst < 20 Lg er
füllt ist. Folglich ist es möglich, einen Siliziumfilm zu er
zielen, der wirksam das Restmetall daran hindert, einen uner
wünschten Abschnitt zu erreichen.
Nach Anspruch 3 ist die Dicke des Polysiliziumfilmes so einge
stellt, daß sie gleich der des Gatepolysiliziumfilmes ist.
Folglich kann der Polysiliziumfilm in dem Schritt des Bildens
der Gateelektrode gebildet werden, so daß der Herstellungspro
zeß vereinfacht werden kann.
Nach Anspruch 4 ist die Dicke des Polysiliziumfilmes so einge
stellt, daß sie kleiner als die des Gatepolysiliziumfilmes
ist. Folglich wird eine interne Restspannung besser abgebaut
als in dem Fall, in dem die Dicke des Polysiliziumfilmes
gleich oder größer als die des Gatepolysiliziumfilmes ist. So
mit kann die Eigenschaft stabilisiert werden.
Nach Anspruch 5 ist der Polysiliziumfilm entlang des PN-
Übergangsabschnittes vorgesehen. Folglich kann Silizid wirksam
daran gehindert werden, in all den Bereichen des PN-
Übergangsabschnittes gebildet zu werden, und ein Übergangs
leckstrom kann verhindert werden.
Nach Anspruch 6 ist der Polysiliziumfilm mit einer im wesent
lichen gleichförmigen Dicke an der Position entsprechend der
Oberseite des PN-Übergangsabschnittes in dem Isolationsfilm
quer über die zwei Halbleiterbereiche vorgesehen. Selbst wenn
daher eine Metallschicht, die nicht reagiert hat, als Restme
tall auf dem Isolationsfilm bei der Bildung der Silizidschicht
verbleibt und in den Isolationsfilm durch die Wärmebehandlung
bei dem Prozeß diffundiert wird, erreicht es den Polysilizium
film und reagiert mit dem Polysiliziumfilm zum Bilden eines
Silizides. Daher ist es möglich, das Restmetall daran zu hin
dern, den PN-Übergangsabschnitt der zwei Wannenbereiche zum
Beispiel zu erreichen. Weiterhin kann das Restmetall daran ge
hindert werden, einen anderen PN-Übergangsabschnitt in der
Halbleiterschicht, zum Beispiel einen PN-Übergangsabschnitt
eines Wannenbereiches und eines Source/Drainbereiches zu er
reichen, Silizid kann daran gehindert werden, in dem PN-
Übergangsabschnitt gebildet zu werden, und der Übergangsleck
strom kann verhindert werden.
Nach Anspruch 7 ist es möglich, eine realistischere Struktur
des Isolationsfilmes mit dem Polysiliziumfilm darin zu erzie
len.
Nach Anspruch 8 ist es möglich eine realistischere und verein
fachte Struktur des Isolationsfilmes mit dem Polysiliziumfilm
darin zu erzielen.
Nach Anspruch 9 ist der Polysiliziumfilm so verbunden, daß er
das vorbestimmte elektrische Potential aufweist. Daher kann
bewirkt werden, daß der Isolationsoxidfilm als eine Feldab
schirmisolierstruktur wirkt.
Nach Anspruch 10 ist der Nitridfilm mit im wesentlichen der
gleichförmigen Dicke an der Position entsprechend der Obersei
te des PN-Übergangsabschnittes in dem Isolationsfilm über den
zwei Halbleiterbereichen vorgesehen. Selbst wenn daher eine
Metallschicht, die nicht reagiert hat, als ein Restme
tall/Metallrest auf dem Isolationsfilm bei der Bildung der Si
lizidschicht verbleibt und in den Isolationsfilm durch die
Wärmebehandlung bei dem Prozeß diffundiert wird, kann es daran
gehindert werden, weiter zu diffundieren, nachdem es den Ni
tridfilm erreicht hat. Daher, ist es möglich, das Restmetall
daran zu hindern, den PN-Übergangsabschnitt der zwei Wannenbe
reiche zum Beispiel zu erreichen. Weiterhin kann das Restme
tall daran gehindert werden, einen anderen PN-
Übergangsabschnitt in der Halbleiterschicht, zum Beispiel ei
nen PN-Übergangsabschnitt eines Wannenbereiches und eines
Source/Drainbereiches zu erreichen, Silizid kann daran gehin
dert werden, in dem PN-Übergangsabschnitt gebildet zu werden,
und der Übergangsleckstrom kann verhindert werden.
Nach Anspruch 11 wird die Metallschicht, die nicht reagiert
hat, entfernt, und die Oberfläche des Isolationsfilmes wird um
eine vorbestimmte Dicke nach der Wärmebehandlung zum Silizi
dieren bei der Bildung der Silizidschicht entfernt. Daher kann
das Restmetall daran gehindert werden, auf dem Isolationsfilm
zu bleiben, und das Restmetall kann daran gehindert werden, in
den Isolationsfilm durch die Wärmebehandlung bei dem Prozeß zu
diffundieren und in einem unerwünschten Abschnitt zu Silizi
dieren. Zum Beispiel kann Silizid daran gehindert werden, in
einem PN-Übergangsabschnitt gebildet zu werden, und ein Über
gangsleckstrom kann verhindert werden. Weiter ist es möglich,
das Silizid daran zu hindern, in der Nähe einer Schnittstelle
zwischen dem Gateisolierfilm und der Siliziumschicht gebildet
zu werden. Somit kann die Zuverlässigkeit des Gateisolierfil
mes erhalten bleiben.
Nach Anspruch 12 werden das Naßätzen und das Trockenätzen
durch ein zweimaliges Ätzen ausgeführt, und die Fluorwasser
stoffsäure wird als Ätzmittel in dem Schritt (c-2) benutzt.
Folglich wird der Isolationsfilm zusammen/vollständig ent
fernt. Somit ist es möglich, zuverlässig das Restmetall daran
zu hindern, auf dem Isolationsoxidfilm zu verbleiben.
Nach Anspruch 13 werden Abschnitte, die nicht die Oberseite
des Isolationsfilmes sind, durch eine Maske geschützt. Daher
wird nur die Oberseite des Isolationsfilmes entfernt, und an
dere Abschnitte können für das zweite Entfernen der Metall
schicht, die nicht reagiert hat, geschützt werden.
Weitere Aufgaben, Merkmale und Vorteile der vorliegenden Er
findung werden ersichtlich aus der folgenden Beschreibung von
Ausführungsformen der Erfindung anhand der Figuren. Von den
Figuren zeigen:
Fig. 1 bis 10 Schnittansichten, die Schritte der Herstel
lung einer Halbleitervorrichtung gemäß ei
ner ersten Ausführungsform der vorliegenden
Erfindung darstellen;
Fig. 11 eine Schnittansicht, die einen Aufbau einer
Halbleitervorrichtung gemäß der ersten Aus
führungsform der vorliegenden Erfindung
darstellt;
Fig. 12 u. 13 Schnittansichten, die einen kennzeichnenden
Herstellungsprozeß gemäß der ersten Ausfüh
rungsform der vorliegenden Erfindung dar
stellen;
Fig. 14 eine Schnittansicht, die eine Variante ei
nes Herstellungsverfahrens einer Halblei
tervorrichtung gemäß der ersten Ausfüh
rungsform der vorliegenden Erfindung dar
stellt;
Fig. 15 eine Schnittansicht, die ein Beispiel
zeigt, bei dem die Halbleitervorrichtung
gemäß der ersten Ausführungsform der vor
liegenden Erfindung auf eine Massenvorrich
tung angewendet ist;
Fig. 16 eine Schnittansicht, die einen Aufbau einer
Halbleitervorrichtung gemäß einer zweiten
Ausführungsform der vorliegenden Erfindung
darstellt;
Fig. 17 eine Schnittansicht, die Wirkungen der
Halbleitervorrichtung gemäß der zweiten
Ausführungsform der vorliegenden Erfindung
darstellt;
Fig. 18 eine Schnittansicht, die einen Herstel
lungsschritt der Halbleitervorrichtung ge
mäß der zweiten Ausführungsform der vorlie
genden Erfindung darstellt;
Fig. 19 eine Draufsicht, die einen Aufbau der Halb
leitervorrichtung gemäß der zweiten Ausfüh
rungsform der vorliegenden Erfindung dar
stellt;
Fig. 20 eine Schnittansicht, die einen Aufbau der
Halbleitervorrichtung gemäß einer Varianten
der zweiten Ausführungsform der vorliegen
den Erfindung darstellt;
Fig. 21 eine Schnittansicht, die ein Beispiel
zeigt, bei dem die Halbleitervorrichtung
gemäß der zweiten Ausführungsform der vor
liegenden Erfindung auf eine Massenvorrich
tung angewendet ist;
Fig. 22 eine Schnittansicht, die einen Aufbau einer
Halbleitervorrichtung gemäß einer dritten
Ausführungsform der vorliegenden Erfindung
darstellt;
Fig. 23 eine Schnittansicht, die ein Beispiel
zeigt, bei dem die Halbleitervorrichtung
gemäß der dritten Ausführungsform der vor
liegenden Erfindung auf eine Massenvorrich
tung angewendet ist;
Fig. 24 eine Schnittansicht, die einen Aufbau einer
Halbleitervorrichtung gemäß einer ersten
Varianten der dritten Ausführungsform der
vorliegenden Erfindung darstellt;
Fig. 25 bis 27 Schnittansichten, die einen Herstellungs
schritt einer Halbleitervorrichtung gemäß
der ersten Varianten der dritten Ausfüh
rungsform der vorliegenden Erfindung dar
stellen;
Fig. 28 eine Schnittansicht, die einen Aufbau einer
Halbleitervorrichtung gemäß einer zweiten
Varianten der dritten Ausführungsform der
vorliegenden Erfindung darstellt;
Fig. 29 bis 31 Schnittansichten, die Herstellungsschritte
einer Halbleitervorrichtung gemäß der zwei
ten Varianten der dritten Ausführungsform
der vorliegenden Erfindung darstellen;
Fig. 32 eine Schnittansicht, die einen Aufbau einer
Halbleitervorrichtung gemäß einer dritten
Varianten der dritten Ausführungsform der
vorliegenden Erfindung darstellt;
Fig. 33 bis 35 Schnittansichten, die Herstellungsschritte
einer Halbleitervorrichtung gemäß der drit
ten Varianten der dritten Ausführungsform
der vorliegenden Erfindung darstellen;
Fig. 36 eine Schnittansicht, die einen Aufbau einer
Halbleitervorrichtung gemäß einer vierten
Ausführungsform der vorliegenden Erfindung
darstellt;
Fig. 37 bis 39 Schnittansichten, die Herstellungsschritte
einer Halbleitervorrichtung gemäß der vier
ten Ausführungsform der vorliegenden Erfin
dung darstellen;
Fig. 40 eine Schnittansicht, die ein Beispiel
zeigt, bei dem die Halbleitervorrichtung
gemäß der vierten Ausführungsform der vor
liegenden Erfindung auf eine Massenvorrich
tung angewendet ist;
Fig. 41 eine Schnittansicht, die einen Aufbau einer
Halbleitervorrichtung gemäß einer fünften
Ausführungsform der vorliegenden Erfindung
darstellt;
Fig. 42 bis 44 Schnittansichten, die Herstellungsschritte
einer Halbleitervorrichtung gemäß der fünf
ten Ausführungsform der vorliegenden Erfin
dung darstellen;
Fig. 45 eine Schnittansicht, die einen Aufbau einer
Halbleitervorrichtung gemäß einer sechsten
Ausführungsform der vorliegenden Erfindung
darstellt;
Fig. 46 eine Schnittansicht, die Wirkungen der
Halbleitervorrichtung gemäß der sechsten
Ausführungsform der vorliegenden Erfindung
darstellt;
Fig. 47 eine Schnittansicht, die einen Herstel
lungsschritt einer Halbleitervorrichtung
gemäß der sechsten Ausführungsform der vor
liegenden Erfindung darstellt;
Fig. 48 eine Schnittansicht, die ein Beispiel
zeigt, bei dem die Halbleitervorrichtung
gemäß der sechsten Ausführungsform der vor
liegenden Erfindung auf eine Massenvorrich
tung angewendet ist;
Fig. 49 eine Schnittansicht, die einen Aufbau einer
Halbleitervorrichtung gemäß einer siebten
Ausführungsform der vorliegenden Erfindung
darstellt;
Fig. 50 u. 51 Schnittansichten, die Herstellungsschritte
einer Halbleitervorrichtung gemäß der sieb
ten Ausführungsform der vorliegenden Erfin
dung darstellen;
Fig. 52 eine Schnittansicht, die einen Aufbau einer
Halbleitervorrichtung gemäß einer achten
Ausführungsform der vorliegenden Erfindung
darstellt;
Fig. 53 bis 55 Schnittansichten, die Herstellungsschritte
einer Halbleitervorrichtung gemäß der ach
ten Ausführungsform der vorliegenden Erfin
dung darstellen;
Fig. 57 eine Schnittansicht, die einen Aufbau eines
MOS-Transistors mit einer dicken Seiten
wandabstandsschicht zeigt;
Fig. 58 eine Schnittansicht, die ein Beispiel
zeigt, bei dem die Halbleitervorrichtung
gemäß der achten Ausführungsform der vor
liegenden Erfindung auf eine Massenvorrich
tung angewendet ist;
Fig. 59 eine Schnittansicht, die einen Aufbau einer
Halbleitervorrichtung gemäß einer neunten
Ausführungsform der vorliegenden Erfindung
darstellt;
Fig. 60 eine Schnittansicht, die einen Herstel
lungsschritt einer Halbleitervorrichtung
gemäß der neunten Ausführungsform der vor
liegenden Erfindung darstellt;
Fig. 61 eine Schnittansicht, die ein Beispiel
zeigt, bei dem die Halbleitervorrichtung
gemäß der neunten Ausführungsform der vor
liegenden Erfindung auf eine Massenvorrich
tung angewendet ist;
Fig. 62 bis 65 Schnittansichten, die Herstellungsschritte
einer Halbleitervorrichtung mit einem Sili
zidprozeß darstellen; und
Fig. 66 eine Schnittansicht, die eine Massenvor
richtung mit einer Silizidschicht zeigt.
Es wird Bezug genommen auf Fig. 1 bis 15, eine erste Aus
führungsform der vorliegenden Erfindung wird beschrieben.
Fig. 1 bis 11 sind Schnittansichten, die Herstellungsschritte
einer SOI-Vorrichtung 100 in der Reihenfolge zeigen. Ein Auf
bau der SOI-Vorrichtung 100 ist in Fig. 11 gezeigt, die auch
den letzten Schritt zeigt.
In der folgenden Beschreibung wird ein Siliziumoxidfilm ein
fach als Oxidfilm bezeichnet, und ein Siliziumnitridfilm wird
einfach als ein Nitridfilm bezeichnet.
Wie in Fig. 1 gezeigt ist, wird zuerst ein SOI-Substrat 10
dargestellt, in dem ein vergrabener Oxidfilm 2 und eine SOI-
Schicht 3 auf einem Siliziumsubstrat 1 vorgesehen sind. Das
SOI-Substrat 10 kann durch ein SIMOX-Verfahren, ein Waferbond
verfahren oder irgendein Herstellungsverfahren gebildet wer
den. Normalerweise weist die SIO-Schicht 3 eine Dicke von 50
bis 200 nm auf und der vergrabene Oxidfilm 2 weist eine Dicke
von 100 bis 400 nm auf.
Dann wird ein Oxidfilm OX1 (Anschlußflächenoxidfilm) mit einer
Dicke von 10 bis 30 nm (100-300 Å) auf der SOI-Schicht 3 bei ei
ner Temperatur von 800°C durch ein CVD-Verfahren gebildet. Der
Oxidfilm kann durch thermisches Oxidieren der SOI-Schicht 3
bei einer Temperatur von 800 bis 1000°C gebildet werden.
Als nächstes wird eine polykristalline Siliziumschicht (hier
im folgenden als Polysiliziumfilm) PS1 mit einer Dicke von 10
bis 100 nm (100 bis 1000 Å) auf dem Oxidfilm OX1 durch das CVD-
Verfahren gebildet.
Darauf folgend wird ein Nitridfilm SN1 mit einer Dicke von 30
bis 200 nm (300 bis 2000 Å) auf dem Polysiliziumfilm PS1 bei ei
ner Temperatur von ungefähr 700°C durch das CVD-Verfahren ge
bildet.
Dann wird eine Resistmaske (Photolackmaske) gemäß einem Muster
eines Grabenisolationsoxidfilmes bemustert, der einen aktiven
Bereich definiert, und der Nitridfilm SN1 und der Polysilizi
umfilm PS1 werden selektiv durch Trockenätzen oder Naßätzen
entfernt, und die SOI-Schicht 3 wird dem Grabenätzen unter Be
nutzen des Nitridfilmes SN1 als Ätzmaske unterworfen. Somit
wird ein Graben TR1 gebildet, wie in Fig. 2 gezeigt ist.
Bei dem in Fig. 3 gezeigten nächsten Schritt wird eine Innen
wand des Grabens TR1 oxidiert, und ein Oxidfilm OX2 wird hin
eingefüllt. Der Oxidfilm OX2 wird durch ein HDP-(hochdichtes
Plasma)CVD-Verfahren zum Beispiel gebildet. Bei dem HDP-CVD-
Verfahren wird ein Plasma mit einer höheren Dichte als die ei
nes allgemeinen Plasma-CVD um ein bis zwei Größenordnungen be
nutzt, und ein Oxidfilm wird abgeschieden, während Sputtern
und Abscheidung zur gleichen Zeit ausgeführt wird. Folglich
kann ein Oxidfilm mit einer guten Qualität erzielt werden.
Der Oxidfilm OX2 weist einen konkav/konvexen Abschnitt auf,
der eine Stufenform des Grabens TR1 wiedergibt, und eine Re
sistmaske R11, die zum Bedecken des konkav/konvexen Abschnit
tes bemustert ist, wird auf dem Oxidfilm OX2 gebildet.
Die Resistmaske R11 weist eine große Dicke über dem Nitridfilm
SN1 auf und ist zum Verringern einer Dicke des Oxidfilmes OX2
in einem flachen Bereich innerhalb eines weiten Bereiches
durch Ätzen vorgesehen. Fig. 4 zeigt einen Zustand, in dem
die Dicke des Oxidfilmes OX2 verringert ist.
Solche Verarbeitung wird ausgeführt zum Vergrößern der Gleich
förmigkeit der Dicke des Oxidfilmes OX2 nach dem Glätten, wenn
der Oxidfilm OX2 durch eine CMP-(chemisch-mechanisches Polie
ren)Behandlung zu glätten ist, die später ausgeführt wird.
Bei einem in Fig. 5 gezeigten nächsten Schritt wird der Oxid
film OX2 poliert und geglättet unter Benutzung des Nitridfil
mes SN1 als Stopper durch die OMP-Behandlung, und der Nitrid
film SN1 und der Polysiliziumfilm PS1 werden dann durch Naßät
zen oder Trockenätzen entfernt. Folglich wird ein Grabenisola
tionsoxidfilm ST11, der ein Isolationsfilm sein soll, gebil
det.
Darauf folgend werden ein Bereich NR, an dem ein NMOS-
Transistor zu bilden ist, und ein Bereich PR, an dem ein PMOS-
Transistor zu bilden ist, auf der SOI-Schicht 3 durch den Gra
benisolationsoxidfilm ST11 definiert. Ein P-Dotierion wie B
(Bor) wird in den Bereich NR implantiert zum Bilden eines P-
Wannenbereiches WR11, und ein N-Dotierion wie P (Phosphor)
oder As (Arsen) wird in den Bereich PR zum Bilden eines N-
Wannenbereiches WR12 implantiert. Darauf folgend wird ein PN-
Übergangsabschnitt JP von dem JP-Wannenbereich WR11 zu dem N-
Wannenbereich WR12 in der SOI-Schicht 3 gebildet.
Da der Grabenisolationsoxidfilm ST11 mit einem P-Wannenbereich
WR11 und einem N-Wannenbereich WR12 darunter versehen ist und
elektrisch Elemente nicht vollständig voneinander isoliert,
wird er auch als flacher Grabenisolationsoxidfilm (STI) und
als Teilisolationsoxidfilm (PTI) auf die gleiche Weise wie der
Grabenisolationsoxidfilm ST1 bezeichnet.
Bei dem in Fig. 6 gezeigten nächsten Schritt wird der Oxid
film OX1 entfernt. Dann wird ein Oxidfilm OX3, der ein Ga
teoxidfilm werden soll, mit einer Dicke von 1 bis 4 nm (10 bis
40Å) über einer gesamten Oberfläche gebildet, und weiter wird
ein Polysiliziumfilm PS2, der eine Gateelektrode werden soll,
mit einer Dicke von 100 bis 400 nm (1000 bis 4000 Å) darauf ge
bildet.
Nachdem der Oxidfilm OX3 gebildet ist, wird ein Dotierstoff
wie B (Bor) oder In (Indium) kanalimplantiert in den Bereich
NR, und ein Dotierstoff P (Phosphor), As (Arsen) oder Sb (An
timon) wird kanalimplantiert in den Bereich PR zum Einstellen
einer Schwellenspannung eines Transistors. Nach der Kanalim
plantation wird eine Wärmebehandlung während einer kurzen Zeit
zum Erzielen einer Erholung von Implantationsschäden ausge
führt.
Bei dem in Fig. 7 gezeigten nächsten Schritt werden der Oxid
film OX3 und der Polysiliziumfilm PS2 einer Bemusterung unter
Benutzung einer Maske zur Gatebildung unterworfen, und ein Ga
teoxidfilm GO11 und eine Gateelektrode GT11 und ein Gateoxid
film GO12 und eine Gateelektrode GT12 werden selektiv auf der
SOI-Schicht 3 in dem Bereich NR bzw. PR gebildet.
Dann wird eine Resistmaske R12 derart gebildet, daß der Be
reich PR eine Öffnung wird, und ein Dotierstoff des gleichen
Leitungstypes wie der des Source/Drainbereiches in der SOI-
Schicht 3, der in einem folgenden Schritt zu bilden ist, zum
Beispiel ein B-Ion wird unter Benutzung der Gateelektrode GT12
als Maske implantiert. Somit wird ein Erstreckungsbereich EX12
in Selbstausrichtung gebildet.
Bei einem in Fig. 8 gezeigten Schritt wird darauf folgend ei
ne Resistmaske R13 derart gebildet, daß der Bereich NR zu öff
nen ist, und ein Dotierstoff des gleichen Leitungstypes wie
der des Source/Drainbereichs in der SOI-Schicht, der in einem
folgenden Schritt zu bilden ist, zum Beispiel ein P- oder As-
Ion wird unter Benutzung der Gateelektrode GT11 als Maske im
plantiert. Somit wird ein Erstreckungsbereich EX11 in Selbst
ausrichtung gebildet.
Beide Erstreckungsbereiche EX11 und EX12 sind flachere Diffu
sionsbereiche als der Source/Drainbereich und sind durch Im
plantieren des Ions in einer niedrigen Konzentration wie die
des Source/Drainbereiches oder im wesentlichen der gleichen
Konzentration wie die des Source/Drainbereiches derart gebil
det, daß sie als Teil des Source/Drainbereiches wirken.
Bei einem in Fig. 9 gezeigten nächsten Schritt wird eine Sei
tenwandabstandsschicht SW1 auf Seitenoberflächen der Gateelek
troden GT11 und GT12 gebildet, und eine Resistmaske wird der
art vorgesehen, daß die Bereiche NR und PR entsprechend zu
öffnen sind auf die gleiche Weise wie bei den Erstreckungsbe
reichen EX11 und EX12. In dem Bereich NR werden zum Beispiel
das P- oder As-Ion zum Bilden eines Source/Drainbereiches SD11
in Selbstausrichtung implantiert. In dem Bereich PR wird zum
Beispiel das B-Ion zum Bilden eines Source/Drainbereiches SD12
in Selbstausrichtung implantiert. Zum Erzielen der Wiederher
stellung von Implantationsschäden und zum Aktivieren der im
plantierten Ionen wird eine Wärmebehandlung während einer kur
zen Zeit ausgeführt.
Bei dem in Fig. 10 gezeigten Schritt wird darauf folgend eine
Metallschicht ML1, die durch Co oder Ti dargestellt wird, mit
einer Dicke von 1 bis 100 nm (10 bis 1000 Å) über der gesamten
Oberfläche durch Sputtern oder ähnliches abgeschieden, und
Ausglühen/Tempern/Ausheizen (erste Wärmebehandlung) wird wäh
rend 5 bis 360 Sekunden bei einer Temperatur von 300 bis 600°C
in einer Stickstoffatmosphäre so ausgeführt, daß die Metall
schicht ML1, die auf den Source/Drainbereichen SD11 und SD12
und den Gateelektroden GT11 und GT12 vorgesehen ist, silizi
diert wird. Die Metallschicht ML1 wird nicht in einem Ab
schnitt silizidiert, der nicht in direkten Kontakt mit der Si
liziumschicht und dem Polysiliziumfilm vorgesehen ist, und die
Reaktion wird nicht in Abschnitten ausgeführt, die nicht die
Source/Drainbereiche SD11 und SD12 und die Gateelektroden GT11
und GT12 sind.
Dann wird die nicht reagierte Metallschicht ML1 durch Naßätzen
zum Beispiel entfernt. Folglich ist eine Silizidschicht SS1
auf den Source/Drainbereichen SD11 und SD12 und den Gateelek
troden GT11 und GT12 gebildet.
Darauf folgend wird ein Tempern (zweite Wärmebehandlung) wäh
rend 5 bis 360 Sekunden bei einer Temperatur von 800 bis
1200°C in der Stickstoffatmosphäre zum Bewirken ausgeführt,
daß die Silizidschicht SS1 eine stabile Struktur bekommt.
Wie in Fig. 11 gezeigt ist, wird dann ein Zwischenschichtiso
lierfilm IZ auf der SOI-Schicht 3 gebildet, und eine Mehrzahl
von Kontaktabschnitten CH, die die Silizidschicht SS1, die auf
den Source/Drainbereichen SD11 und SD12 vorgesehen ist, durch
den Zwischenschichtsiolierfilm 12 erreichen, werden so gebil
det, daß die SOI-Vorrichtung 100 erhalten wird.
Ein Schritt des Entfernens der nichtreagierten Metallschicht
ML1, die ein Merkmal der vorliegenden Ausführungsform ist,
wird im einzelnen unter Bezugnahme auf Fig. 12 und 13 be
schrieben.
Fig. 12 ist eine Ansicht, die den Bereich NR zeigt, in dem
die nichtreagierte Metallschicht ML1 durch das Naßätzen ent
fernt wird.
Praktisch alles von der nichtreagierten Metallschicht MLl wird
durch das Naßätzen entfernt, etwas Metall RM verbleibt auf dem
Grabenisolationsoxidfilm ST11 in manchen Fällen. Dieses ist
nicht auf einen Abschnitt beschränkt, der auf dem Grabenisola
tionsoxidfilm ST11 vorgesehen ist, sondern das Metall RM ver
bleibt in manchen Fällen auf der Seitenwandabstandsschicht
SW1. In der folgenden Beschreibung wird der Fall, in dem der
Metallrest RM auf dem Grabenisolationsoxidfilm ST11 vorhanden
ist, als Beispiel genommen.
Wenn der Metallrest RK vorhanden ist, wird er in den Grabeni
solationsoxidfilm ST11 durch die Wärmebehandlung bei dem Pro
zeß diffundiert. In dem Fall, in dem der Metallrest RM ein Si
lizid auf der Oberfläche einer Siliziumschicht bildet, wird
ein Übergangslecken verursacht.
Normalerweise wird die unreagierte Metallschicht ML1 durch
einmaliges Naßätzen oder Trockenätzen entfernt. Daher hat es
eine hohe Möglichkeit gegeben, daß der Metallrest RK weiterhin
vorhanden sein kann.
Bei dieser Ausführungsform jedoch wird ein Verfahren des Ent
fernens der unreagierten Metallschicht ML1 durch ein normales
Verfahren und Ausführen des Trockenätzens oder des Naßätzens
unter der Bedingung ausgeführt, daß der Grabenisolationsoxid
film ST11 etwas entfernt wird, wodurch der Metallrest RM zu
sammen mit einer Oberfläche des Grabenisolationsoxidfilmes
ST11 entfernt wird.
Obwohl das Ätzen unter der Bedingung ausgeführt worden ist,
daß der Oxidfilm nicht entfernt wird, zum Entfernen der unrea
gierten Metallschicht ML1, ist jetzt eine solche Technik ent
wickelt worden, daß der Metallrest RM zusammen mit der Ober
fläche des Oxidfilmes entfernt wird.
Zum Entfernen des Oxidfilmes zusammen ist es zum Beispiel be
vorzugt, daß Flurwasserstoffsäure zu dem Ätzmittel hinzugefügt
werden soll. Durch Einstellen der Konzentration der Flurwas
serstoffsäure und der Zeit, die zum Ätzen benötigt wird, so
daß der Betrag des zu entfernenden Oxidfilmes 2 bis 50 nm (20
bis 500 Å) beträgt, ist es möglich zu verhindern, daß der Gra
benisolationsoxidfilm ST11 und die Seitenwandabstandsschicht
SW1 übermäßig entfernt werden.
Fig. 13 zeigt einen Zustand, in dem der Metallrest RM ent
fernt ist. Der Metallrest RM wird von einer Oberseite des Gra
benisolationsoxidfilmes ST11 entfernt, und die Dicke des Gra
benisolationsoxidfilmes ST11 ist ebenfalls ein wenig verrin
gert.
Wenn der Oxidfilm dem Naßätzen unterworfen wird und abgehoben
wird zum vollständigen Entfernen der Metallschicht ML1, die
auf dem Oxidfilm vorhanden ist, wird der Metallrest RM nicht
erzeugt. In dem dieser Prozeß benutzt wird, kann eine Metall
verunreinigung, die in der Oberfläche des Isolationsoxidfilmes
durch die erste Wärmebehandlung diffundiert ist, ebenfalls
entfernt werden. Somit kann der Oxidfilm einmal dem Abhebeät
zen unterworfen werden zum Unterdrücken der Erzeugung des Me
tallrestes RM.
Wie oben beschrieben wurde, wird gemäß der ersten Ausführungs
form der vorliegenden Erfindung die unreagierte Metallschicht
ML1, die nicht silizidiert worden ist, zweimal entfernt nach
der ersten Wärmebehandlung zum Silizidieren bei der Bildung
der Silizidschicht, und die Oberfläche des Oxidfilmes wie der
Grabenisolationsoxidfilm ST11 wird zusammen für das zweite
Entfernen entfernt. Daher ist es möglich zu verhindern, daß
der Metallrest RM auf dem Oxidfilm bleibt, und zu verhindern,
daß der Metallrest RM in den Oxidfilm durch die Wärmebehand
lung in dem Prozeß diffundiert und einen unerwünschten Ab
schnitt silizidiert. Als Resultat kann das Silizid daran ge
hindert werden, in dem PN-Übergangsabschnitt gebildet zu wer
den, und ein Übergangsleckstrom kann verhindert werden. Weiter
kann das Silizid daran gehindert werden, in der Nähe einer
Schnittstelle zwischen dem Gateisolierfilm und der Silizium
schicht gebildet zu werden, so daß die Zuverlässigkeit des Ga
teisolierfilmes aufrechterhalten werden kann.
Bei dem Entfernen des Metallrestes RN, wie es unter Bezugnahme
auf Fig. 13 beschrieben wurde, gibt es die Möglichkeit in dem
Fall, in dem der Oxidfilm, der zu entfernen ist, der Grabeni
solationsoxidfilm ST11 ist, daß die Seitenwandabstandsschicht
SW1, die aus dem Oxidfilm gebildet ist, ebenfalls etwas
gleichzeitig entfernt wird, wenn anisotropes Ätzen benutzt
wird. Seite kurzem wird manchen Fällen die Seitenwandabstands
schicht SW1 aus einem Nitridfilm gebildet. Da jedoch die Sei
tenwandabstandsschicht SW1 oft aus einem Oxidfilm gebildet
ist, ist es wünschenswert, daß der zu entfernende Betrag klein
gehalten wird.
Zum Schützen der Seitenwandabstandsschicht SW1 kann der Grabe
nisolationsoxidfilm ST11 geätzt werden, nachdem Abschnitte mit
der Ausnahme der Oberseite des Grabenisolationsoxidfilmes ST11
sind, mit einer Ätzmaske EM1 bedeckt sind, wie in Fig. 14 ge
zeigt ist.
Die Ätzmaske EM1 ist auf der Gateelektrode GT11, der Seiten
wandabstandsschicht SW1 und dem Source/Drainbereich SD11 vor
gesehen. In Fig. 14 steht die Ätzmaske EM1 in Eingriff mit
einem Kantenabschnitt des Grabenisolationsoxidfilmes ST11.
Folglich kann die Source/Drainschicht SD11 zuverlässig daran
gehindert werden geätzt zu werden, so daß der Schaden durch
das Ätzen vermieden werden kann.
Folglich wird die Oberfläche des Grabenisolationsoxidfilmes
ST11, die nicht von der Ätzmaske EM1 bedeckt ist, teilweise
entfernt, und der Metallrest RM wird ebenfalls damit entfernt.
Während die aus dem SOI-Substrat 10 gebildete SOI-Vorrichtung
100 oben beschrieben wurde, zeigt Fig. 15 eine Massenvorrich
tung 100A, die auf einem Massensiliziumsubstrat 1 gebildet
ist.
Obwohl ein tieferer Grabenisolationsoxidfilm ST12 anstelle des
Grabenisolationsoxidfilmes ST11 bei der Massenvorrichtung 100A
vorgesehen ist, sind die anderen Strukturen die gleichen wie
die der in Fig. 11 gezeigten SOI-Vorrichtung 100. Daher wei
sen die gleichen Strukturen die gleichen Bezugszeichen auf,
und die wiederholte Beschreibung wird weggelassen.
Eine zweite Ausführungsform gemäß der vorliegenden Erfindung
wird unter Bezugnahme auf Fig. 16 bis 21 beschrieben.
Fig. 16 ist eine Schnittansicht, die einen Aufbau einer SOI-
Vorrichtung 200 gemäß der zweiten Ausführungsform zeigt, und
die gleichen Strukturen wie jene der SOI-Vorrichtung 100, die
unter Bezugnahme auf Fig. 11 beschrieben worden ist, weisen
die gleichen Bezugszeichen auf, und die wiederholte Beschrei
bung wird weggelassen. Zur Vereinfachung sind der Zwischen
schichtisolierfilm IZ und der Kontaktabschnitt CH nicht ge
zeigt.
Die SOI-Vorrichtung 200 unterscheidet sich von der SOI-
Vorrichtung 100 dadurch, daß ein Bereich NR und ein Bereich PR
durch einen Grabenisolationsoxidfilm ST21 abgetrennt sind, ein
Polysiliziumfilm PS21 (externer Polysiliziumfilm) selektiv auf
dem Grabenisolationsoxidfilm PS21 vorgesehen ist, eine Sili
zidschicht SS2 auf dem Polysiliziumfilm PS21 vorgesehen ist
und eine Seitenwandabstandsschicht SW2 auf einer Seitenober
fläche des Polysiliziumfilmes PS21 vorgesehen.
Der Polysiliziumfilm PS21 ist an einer Position entsprechend
einer Oberseite eines PN-Übergangsabschnittes JP eines P-
Wannenbereiches WR11 und eines N-Wannenbereiches WR12 in einer
SOI-Schicht 3 über die zwei Wannenbereiche vorgesehen ist.
Mit solch einem Aufbau ist ein Bereich, bei dem eine unrea
gierte Metallschicht als Restmetall verbleibt, in der Bildung
einer Silizidschicht über dem Grabenisolationsoxidfilm ST21
beschränkt, und daher gibt es eine niedrigere Wahrscheinlich
keit, daß der Metallrest vorhanden sein kann und in den Grabe
nisolationsoxidfilm ST21 diffundiert werden kann aufgrund ei
ner Wärmebehandlung in einem Prozeß und einen unerwünschten
Abschnitt erreicht, zum Beispiel den PN-Übergangsabschnitt JP.
Fig. 17 zeigt typischerweise einen Zustand, in dem ein Me
tallrest RM diffundiert ist. In Fig. 17 ist der Metallrest RM
auf dem Grabenisolationsoxidfilm ST21 an der Seite des Berei
ches PR vorhanden, und ein Abstand von dieser Position zu dem
PN-Übergangsabschnitt JP ist groß. Wenn der Abstand vergrößert
wird, gibt es eine niedrigere Wahrscheinlichkeit, daß der Me
tallrest RM den PN-Übergangsabschnitt JP erreicht. Folglich
kann ein Silizid, das in dem PN-Übergangsbereich JP gebildet
wird mit einem Übergangsleckstrom, an der Zunahme gehindert
werden. Für den Metallrest RM, der in eine Richtung eines
Source/Drainbereiches SD12 diffundiert, wird eine Silizid
schicht SS1, die auf dem Source/Drainbereich SD12 vorgesehen
ist, ein Getterplatz. Daher ist es möglich, Nachteile in dem
Source/Drainbereich SD12 zu verhindern. Der Polysiliziumfilm
PS21 dient auch als Gettermaterial.
Zum wirksamen Erzielen solch eines Vorteiles ist es wünschens
wert, daß eine Bildungsbreite des Polysiliziumfilmes PS21 und
die des Grabenisolationsoxidfilmes ST21 begrenzt sein sollen.
Zum Beispiel wird die Bildungsbreite des Polysiliziumfilmes
PS21 durch eine Dicke Tst des Grabenisolationsoxidfilmes ST21
bestimmt.
Genauer, die Bildungsbreite des Polysiliziumfilmes PS21 ist so
eingestellt, daß eine Beziehung zwischen einer Länge Lg von
einer Position in dem Polysiliziumfilm PS21, die auf einer
Verlängerungslinie in einer vertikalen Richtung des PN-
Übergangsabschnittes JP positioniert ist, zu einem Ende des
Polysiliziumfilmes PS21 und der Dicke Tst des Grabenisolation
soxidfilmes ST21 die folgende Gleichung (1) erfüllt:
0,5 Lg < Tst < 20 Lg (1).
Es ist klar, daß Lg ≧ 0 eingestellt sein muß.
Weiterhin ist eine Länge eines Bereiches auf dem Grabenisola
tionsoxidfilm ST21, die nicht mit dem Polysiliziumfilm PS21
bedeckt ist, ebenfalls durch die Dicke Tst des Grabenisolati
onsoxidfilmes ST21 bestimmt.
Genauer, die Bildungsbreite des Polysiliziumfilmes PS21 oder
die des Grabenisolationsoxidfilmes ST21 ist so eingestellt,
daß eine Beziehung zwischen einer Länge Ls1 von einem Ende des
Polysiliziumfilmes PS21 zu einem Ende des Grabenisolation
soxidfilmes ST21 und einer Dicke Tst des Grabenisolationsoxid
filmes ST21 die folgende Gleichung (2) erfüllt:
0,5 Ls1 < Tst < 40 Ls1 (2).
Wenn der Polysiliziumfilm nicht auf dem Grabenisolationsoxid
film ST21 vorhanden ist, wird die Bildungsbreite Ls2 des Gra
benisolationsoxidfilmes ST21 so eingestellt, daß die folgende
Gleichung (3) auf der Grundlage der Beziehung mit der Dicke
Tst des Grabenisolationsoxidfilmes ST21 erfüllt ist:
0,5 Ls2 < Tst < 30 Ls2 (3).
Ein Herstellungsverfahren der SOI-Vorrichtung 200 wird unter
Bezugnahme auf Fig. 18 beschrieben. Das Herstellungsverfahren
ist im wesentlichen das gleiche wie das unter Bezugnahme auf
Fig. 1 bis 11 beschriebene Herstellungsverfahren der SOI-
Vorrichtung 100. Bei dem Herstellungsverfahren der SOI-
Vorrichtung 100 werden der Oxidfilm OX3, der der Gateoxidfilm
werden soll, und der Polysiliziumfilm PS2, der die Gateelek
trode werden soll, über der gesamten Oberfläche in dem in
Fig. 6 gezeigten Schritt gebildet, und der Oxidfilm OX3 und der
Polysiliziumfilm PS2 werden der Bemusterung und der Benutzung
einer Maske für die Gatebildung so unterworfen, daß der Ga
teoxidfilm GO11 und die Gateelektrode GT11 und der Gateoxid
film GO12 und die Gateelektrode GT12 selektiv auf der SOI-
Schicht 3 in dem Bereichen NR bis PR in dem in Fig. 7 gezeig
ten Schritt gebildet werden. Bei der Herstellung der SOI-
Vorrichtung 200 ist jedoch ein Muster der Maske zur Gatebil
dung derart geändert, daß der Polysiliziumfilm PS2 auch auf
dem Grabenisolationsoxidfilm ST21 zum Bilden des Polysilizium
filmes PS21 gebildet wird.
Die Erstreckungsbereiche EX11 und EX12, die Sour
ce/Drainbereiche SD11 und SD12 und die Seitenwandabstands
schicht SW1 werden in den gleichen Schritten gebildet, wie je
ne, die unter Bezugnahme auf Fig. 7 bis 9 beschrieben wur
den. Wie in Fig. 18 gezeigt ist, ist es folglich möglich,
solch einen Aufbau zu erzielen, daß die Seitenwandabstands
schicht SW1 auf der Seitenoberfläche des Polysiliziumfilmes
PS21 gebildet wird.
Dann wird die Silizidschicht SS1 in den Source/Drainbereichen
SD11 und SD12 gebildet, und die Silizidschicht SS2 wird simul
tan auf dem Polysiliziumfilm PS21 durch die gleichen Schritte
gebildet, wie jene unter Bezugnahme auf Fig. 10 beschrieben
wurden. Nachdem die Silizidschicht SS2 gebildet ist, braucht
das Ätzen nur einmal in dem Schritt des Entfernens einer un
reagierten Metallschicht auf die gleiche Weise wie üblich aus
geführt zu werden.
Somit kann der auf dem Grabenisolationsoxidfilm ST21 vorgese
hene Polysiliziumfilm PS21 auf dem Grabenisolationsoxidfilm
ST21 durch Ändern des Musters der Maske für die Gatebildung
derart gebildet werden, daß der Polysiliziumfilm verbleibt.
Daher gibt es eine Eigenschaft, daß ein neuer Schritt nicht
hinzugefügt werden muß.
Fig. 19 zeigt eine planare Struktur der SOI-Vorrichtung 200.
In Fig. 19 ist ein rechteckiger und ringförmiger Grabenisola
tionsoxidfilm ST21 (nicht gezeigt), der einen Bereich NR ab
grenzt, vorgesehen, und der Polysiliziumfilm PS21 ist darauf
vorgesehen. Ein Schnittaufbau, der entlang einer Linie A-A in
Fig. 19 genommen wird, entspricht Fig. 16.
Ein PN-Übergangsabschnitt JP in einem Wannenbereich ist unter
dem Grabenisolationsoxidfilm ST21 gebildet (nicht gezeigt).
Wie in Fig. 19 gezeigt ist, ist es daher wirksam, daß der Po
lysiliziumfilm PS21 entlang des PN-Übergangsabschnittes JP
vorgesehen ist.
Wie oben beschrieben wurde ist gemäß der zweiten Ausführungs
form der vorliegenden Erfindung der Polysiliziumfilm PS21 auf
dem Grabenisolationsoxidfilm ST21 zum Bedecken des PN-
Übergangsabschnittes JP des Wannenbereiches vorgesehen. Folg
lich ist ein Bereich, in dem die unreagierte Metallschicht als
Metallrest bei der Bildung der Silizidschicht verbleibt, auf
den Grabenisolationsoxidfilm ST21 beschränkt.
Folglich ist es auch in dem Fall, in dem der Metallrest vor
handen ist und in den Grabenisolationsoxidfilm ST21 durch eine
Wärmebehandlung in dem Prozeß diffundiert wird, möglich eine
Wahrscheinlichkeit zu verringern, daß der Metallrest einen un
erwünschten Abschnitt erreicht, zum Beispiel den PN-
Übergangsabschnitt JP. Als Resultat kann das Silizid daran ge
hindert werden, in dem PN-Übergangsabschnitt gebildet zu wer
den, und ein Verbindungsleckstrom kann verhindert werden.
Während solch ein Aufbau beschrieben worden ist, daß der Poly
siliziumfilm PS21 auf dem Grabenisolationsoxidfilm ST21 vorge
sehen ist, der in dem gleichen Schritt wie der Schritt des
Bildens der Gateelektrode gebildet wird, ist ein dicker Poly
siliziumfilm mit im wesentlichen der gleichen Dicke wie die
einer gewöhnlichen Gateelektrode nicht zum Unterdrücken der
Metallverschmutzung notwendig.
Wie in Bezug auf Fig. 6 beschrieben wurde, ist der Polysili
ziumfilm PS2 für die Gateelektrode mit einer Dicke von 100 bis
400 nm während es ausreichend ist, daß der auf dem Grabenisola
tionsoxidfilm ST21 gebildete Polysiliziumfilm PS21 eine Dicke
von ungefähr 10 nm aufweist.
Zum Realisieren solch eines Aufbaues ist es bevorzugt, daß der
Polysiliziumfilm PS21 auf dem Grabenisolationsoxidfilm ST21 in
einem getrennten Schritt vor oder nach dem Gatebildungsschritt
gebildet wird. Durch eine Verringerung der Dicke kann Preß
spannung in dem Polysiliziumfilm abgebaut werden und eine Ei
genschaft davon stabilisiert werden.
Fig. 20 zeigt einen Aufbau einer SOI-Vorrichtung 201, bei der
ein Polysiliziumfilm PS22 auf dem Grabenisolationsoxidfilm
ST21 in einem getrennten Schritt von dem Gatebildungsschritt
gebildet wird.
Die gleichen Aufbauten wie jene der unter Bezugnahme auf Fig.
16 beschriebenen SOI-Vorrichtung 200 weisen die gleichen Be
zugszeichen auf, und eine wiederholte Beschreibung wird wegge
lassen.
Der Aufbau der SOI-Vorrichtung 201 unterscheidet sich von dem
der SOI-Vorrichtung 200 dadurch, daß Bereiche NR und PR durch
einen Grabenisolationsoxidfilm ST211 abgegrenzt sind, ein Po
lysiliziumfilm PS22 selektiv von einer Oberseite des Grabeni
solationsoxidfilmes ST211 zu der eines Source/Drainbereiches
SD12 vorgesehen ist und eine Seitenwandabstandsschicht SW2 auf
einer Seitenoberfläche des Polysiliziumfilmes PS22 vorgesehen
ist.
Der Polysiliziumfilm PS22 ist mit einer kleineren Dicke als
die Dicke der Gateelektroden GT11 und GT12 gebildet.
Wie gezeigt wurde, gibt es kein Problem in dem Fall, in dem
eine Bildungsbreite des Grabenisolationsoxidfilmes ST211 klein
ist und der Polysiliziumfilm PS22 nach oben von dem Sour
ce/Drainbereich SD12 vorsteht und ausgedehnt ist, falls eine
elektrische Isolation von einem benachbarten Transistorsbe
reich erzielt werden kann.
Die auf einem SOI-Substrat 10 gebildete SOI-Vorrichtung 200
ist oben beschrieben worden. Fig. 21 zeigt eine Massenvor
richtung 200A, die auf einem Massensiliziumsubstrat 1 gebildet
ist.
Bei der Massenvorrichtung 200A ist ein tieferer Grabenisolati
onsoxidfilm ST22 anstelle des Grabenisolationsoxidfilmes ST21
vorgesehen. Da die anderen Strukturen die gleichen wie jene
der in Fig. 16 gezeigten SOI-Vorrichtung 200 sind, weisen die
gleichen Strukturen die gleichen Bezugszeichen auf, und die
wiederholte Beschreibung wird weggelassen.
Eine dritte Ausführungsform gemäß der vorliegenden Erfindung
wird unter Bezugnahme auf Fig. 22 bis 35 beschrieben.
Fig. 22 ist eine Schnittansicht, die einen Aufbau einer SOI-
Vorrichtung 300 gemäß der dritten Ausführungsform zeigt, und
die gleichen Strukturen wie jene der unter Bezugnahme auf
Fig. 11 beschriebene SOI-Vorrichtung 100 weisen die gleichen
Bezugszeichen auf, und die wiederholte Beschreibung wird weg
gelassen. Zur Erleichterung sind ein Zwischenschichtisolier
film IC und ein Kontaktabschnitt CH nicht gezeigt.
Bei der SOI-Vorrichtung 300 ist ein Polysiliziumfilm PS31 (ein
interner Polysiliziumfilm) als Gettermaterial in einem Grabe
nisolationsoxidfilm ST31 vergraben, der auf eine PN-
Übergangsabschnitt JP eines Wannenbereiches vorgesehen ist,
und er wird als Getterplatz für einen Metallrest benutzt.
Genauer, der Polysiliziumfilm PS31 mit einer Dicke von unge
fähr 50 nm (500 Å) ist an einer Position eines Grabenisolation
soxidfilmes ST31 gebildet, wie in Fig. 22 gezeigt ist, die
einer Oberseite des PN-Übergangsabschnittes JP eines P-
Wannenbereiches WR11 und eines N-Wannenbereiches WR12 in einer
SOI-Schicht 3 entspricht, wobei er über die zwei Wannenberei
che geht.
Es ist ersichtlich, daß der Polysiliziumfilm PS31 wirksam ent
lang des PN-Übergangsabschnittes JP auf die gleiche Weise wie
der unter Bezugnahme auf Fig. 19 beschriebene Polysilizium
film PS21 vorgesehen ist.
Die auf einem SOI-Substrat 10 gebildete SOI-Vorrichtung 300
ist oben beschrieben worden. Fig. 23 zeigt eine Massenvor
richtung 300A, die auf einem Massensiliziumsubstrat 1 gebildet
ist.
Bei der Massenvorrichtung 300A ist ein tieferer Grabenisolati
onsoxidfilm ST32 anstelle des Grabenisolationsoxidfilmes ST31
vorgesehen, und ein Polysiliziumfilm PS32 (ein interner Poly
siliziumfilm) ist an einer Position entsprechend der Oberseite
des PN-Übergangsabschnittes JP in dem Grabenisolationsoxidfilm
ST32 über den zwei Wannenbereichen vorgesehen. Da die anderen
Strukturen die gleichen wie jene der in Fig. 22 gezeigten
SOI-Vorrichtung 300 sind, weisen die gleichen Strukturen die
gleichen Bezugszeichen auf und die wiederholte Beschreibung
wird weggelassen.
Mit solch einem Aufbau, selbst wenn die unreagierte Metall
schicht als Metallrest auf dem Grabenisolationsoxidfilm ST31
bei der Bildung der Silizidschicht bleibt und in den Grabeni
solationsoxidfilm ST31 durch die Wärmebehandlung durch den
Prozeß diffundiert wird, erreicht sie den Polysiliziumfilm
PS31 und reagiert mit dem Polysiliziumfilm PS31 zum Bilden des
Silizids. Daher ist es möglich zu verhindern, daß der Metall
rest den PN-Übergangsabschnitt JP des Wannenbereiches in der
SOI-Schicht 3 erreicht. Weiter ist es möglich zu verhindern,
daß der Metallrest den PN-Übergangsabschnitt in der SOI-
Schicht 3 erreicht, zum Beispiel den Übergangsabschnitt des P-
Wannenbereiches WR11 und des Source/Drainbereiches SD11 und
den Übergangsbereichs des N-Wannenbereiches WR12 und des Sour
ce/Drainbereiches SD12. Als Resultat kann Silizid daran gehin
dert werden, in dem PN-Übergangsbereich gebildet zu werden,
und ein Übergangsleckstrom kann verhindert werden.
Ein Herstellungsverfahren der in Fig. 22 gezeigten SOI-
Vorrichtung 300 ist grundsätzlich das gleiche wie das unter
Bezugnahme auf Fig. 1 bis 11 beschriebene Herstellungsver
fahren der SOI-Vorrichtung 100. Ein Schritt des Vorsehens ei
nes Polysiliziumfilmes PS31 nach dem Oxidieren einer Innenwand
eines Grabens TR vor dem Füllen eines Oxidfilmes OX2 wird zu
dem in Fig. 3 gezeigten Schritt hinzugefügt.
Bei diesem Schritt wird der Graben TR1 mit einem Polysilizium
film gefüllt, ein überschüssiger Polysiliziumfilm wird durch
anisotropes Trockenätzen entfernt, und es wird bewirkt, daß
der Polysiliziumfilm nur auf der unteren Seite des Grabens TR1
bleibt, so daß der Polysiliziumfilm PS31 gebildet wird.
Dann wird ein oberer Abschnitt des Polysiliziumfilmes PS31 mit
einem Oxidfilm gefüllt, so daß der Grabenisolationsoxidfilm
ST31 erzielt werden kann. Ein Grabenisolationsoxidfilm ST32
wird auf die gleiche Weise gebildet. Das oben erwähnte Her
stellungsverfahren wird weiter bei einer vierten Ausführungs
form beschrieben, die unten beschrieben wird.
Weiterhin sind die Schritte, die nach dem Bilden des Grabeni
solationsoxidfilmes ST31 auszuführen sind, die gleichen wie
jene des unter Bezugnahme auf Fig. 5 bis 11 beschriebenen
Herstellungsverfahrens der SOI-Vorrichtung 100. Bei einem
Schritt des Bildens einer Silizidschicht SS1 und des Entfer
nens einer nichtreagierten Metallschicht braucht Ätzen nur
einmal auf die gleiche Weise wie zuvor ausgeführt zu werden.
Zum Erzielen der gleichen Funktionen und Wirkungen wie jene
der in Fig. 22 gezeigten SOI-Vorrichtung 300 ist es möglich,
einen Aufbau einer in Fig. 24 gezeigten SOI-Vorrichtung 301
zu verwenden.
Die in Fig. 24 gezeigte SOI-Vorrichtung 301 ist grundsätzlich
identisch zu der unter Bezugnahme auf Fig. 11 beschriebenen
SOI-Vorrichtung 100 mit der Ausnahme, daß ein Grabenisolation
soxidfilm ST33 mit einem Polysiliziumfilm PS33 als Gettermate
rial darin anstelle des Grabenisolationsoxidfilmes ST11 vorge
sehen ist. Weiter weisen die Strukturen wie jene der SOI-
Vorrichtung 100 die gleichen Bezugszeichen auf, und die wie
derholte Beschreibung wird weggelassen.
Fig. 24 zeigt einen Abschnitt entsprechend den Bereich NR in
der in Fig. 11 gezeigten SOI-Vorrichtung 100. Zur Bequemlich
keit sind der Zwischenschichtisolierfilm IZ und der Kontaktab
schnitt CH nicht gezeigt.
Der in Fig. 24 gezeigte Grabenisolationsoxidfilm ST33 wird
durch einen unteren Oxidfilm 331, einen Polysiliziumfilm PS33
und einen oberen Oxidfilm 332, die aufeinanderfolgend auf der
Seite des vergrabenen Oxidfilmes 2 vorgesehen sind, und eine
Oxidfilmabstandsschicht 333, die auf ihren Seitenoberflächen
vorgesehen ist, dargestellt. Der Grabenisolationsoxidfilm ST33
ist zum im wesentlichen Auffüllen einer Oberfläche der SOI-
Schicht 3 vorgesehen, und eine obere Oberfläche des oberen
Oxidfilmes 332 liegt auf der Oberfläche der SOI-Schicht 3 of
fen.
Offensichtlich ist es wirksam, daß der Polysiliziumfilm PS33
wirksam entlang eines PN-Übergangsabschnittes JP auf die glei
che Weise wie der unter Bezugnahme auf Fig. 19 beschriebene
Polysiliziumfilm PS21 vorgesehen ist.
Somit weist der Grabenisolationsoxidfilm ST33 den Polysilizi
umfilm PS33 darin auf. Selbst wenn daher eine nichtreagierte
Metallschicht als Metallrest auf den Grabenisolationsoxidfilm
ST33 bei der Bildung einer Silizidschicht verbleibt und in den
Grabenisolationsoxidfilm ST33 durch eine Wärmebehandlung in
einem Prozeß diffundiert wird, erreicht er daher den Polysili
ziumfilm PS33 und reagiert dann mit dem Polysiliziumfilm PS33
zum Bilden eines Silizids. Folglich ist es möglich zu verhin
dern, daß der Metallrest den PN-Übergangsabschnitt JP des Wan
nenbereiches in der SOI-Schicht 3 erreicht.
Ein Herstellungsverfahren der SOI-Vorrichtung 300 wird unten
unter Bezugnahme auf Fig. 25 bis 27 beschrieben.
Bei dem in Fig. 25 gezeigten Schritt wird zuerst ein SOI-
Substrat 10A, in dem ein vergrabener Oxidfilm 2 und eine SOI-
Schicht 31 auf einem Siliziumsubstrat 1 vorgesehen sind, dar
gestellt. Die SOI-Schicht 31 weist eine Dicke entsprechend ei
ner Dicke eines Wannenbereiches auf, der unter dem Grabeniso
lationsoxidfilm ST33 vorhanden ist.
Ein Oxidfilm OX4 mit einer Dicke von 20 bis 50 nm (200 bis
500 Å) wird auf der SOI-Schicht 31 durch thermische Oxidation
bei einer Temperatur von 700 bis 1000°C gebildet. Weiter wird
der Polysiliziumfilm PS33 mit einer Dicke von 30 bis 60 nm (300
bis 600 Å) auf dem Oxidfilm OX4 bei einer Temperatur von 600
bis 800°C durch ein CVD-Verfahren gebildet, und weiter wird
ein Oxidfilm OX5 mit einer Dicke von 30 bis 80 nm (300 bis
800 Å) auf dem Polysiliziumfilm PS33 bei einer Temperatur von
600 bis 800°C durch das CVD-Verfahren gebildet.
Dann wird eine Resistmaske R15 selektiv auf dem Oxidfilm OX5
entsprechend einer Position, an der der Grabenisolationsoxid
film ST33 vorzusehen ist, gebildet, und der Oxidfilm OX5, der
Polysiliziumfilm PS33 und der Oxidfilm OX4 werden an Abschnit
ten, die nicht von der Resistmaske R15 bedeckt sind, durch Ät
zen entfernt.
Als Resultat sind der untere Oxidfilm 331, der Polysilizium
film PS33 und der obere Oxidfilm 332 auf der SOI-Schicht 31
vorgesehen. In dem in Fig. 26 gezeigten Schritt werden der
untere Oxidfilm 331, der Polysiliziumfilm PS33 und der obere
Oxidfilm 332 mit einem durch das CVD-Verfahren gebildeten
Oxidfilm bedeckt, und dieser Oxidfilm wird durch anisotropes
Ätzen entfernt, bis die SOI-Schicht 31 offenliegt. Folglich
ist eine Oxidfilmabstandsschicht 333 auf Seitenoberflächen des
unteren Oxidfilmes 331, des Polysiliziumfilmes PS33 und des
oberen Oxidfilmes 332 so gebildet, daß der Grabenisolation
soxidfilm ST33 erhalten wird.
Bei einem in Fig. 27 gezeigten nächsten Schritt wird die SOI-
Schicht 31 dem epitaxialen Wachstum bei einer Temperatur von
500 bis 1200°C unterworfen, zum Bilden der SOI-Schicht 3.
Folglich ist es möglich, einen Aufbau zu erhalten, bei dem der
Grabenisolationsoxidfilm ST33 in der Oberfläche der SOI-
Schicht 3 begraben ist.
Es ist ausreichend, daß die SOI-Schicht 31 zu solch einer Höhe
wächst, daß eine obere Oberfläche des oberen Oxidfilmes 331 in
dem Grabenisolationsoxidfilm ST33 an der Oberfläche der SOI-
Schicht 3 offenliegt. Nachdem die SOI-Schicht 31 so gewachsen
ist, daß vollständig der Grabenisolationsoxidfilm ST33 begra
ben ist, kann eine obere Oberfläche des oberen Oxidfilmes 332
zu der Oberfläche der SOI-Schicht 3 durch Glätten offengelegt
werden.
Es ist auch möglich, solch einen Aufbau zu verwenden, daß die
obere Oberfläche des oberen Oxidfilmes 332 zu der Oberfläche
der SOI-Schicht 3 offenliegt, und weiter kann der obere Oxid
film 332 von der Oberfläche der SOI-Schicht 3 um 30 bis 50 nm
vorstehen.
Während die folgenden Schritte grundsätzlich die gleichen sind
wie jene des unter Bezugnahme auf Fig. 5 bis 11 beschriebe
nen Herstellungsverfahrens der SOI-Vorrichtung 100, braucht
Ätzen nur einmal an einem Schritt des Bildens einer Silizid
schicht SS1 ausgeführt werden und dann Entfernen der nichtrea
gierten Metallschicht auf die gleiche Weise wie zuvor.
Zum Erzielen der gleichen Funktionen und Wirkungen wie jene
der in Fig. 22 gezeigten SOI-Vorrichtung 300, ist es auch
möglich, einen Aufbau einer in Fig. 28 gezeigten SOI-
Vorrichtung 302 zu verwenden.
Die in Fig. 28 gezeigte SOI-Vorrichtung 302 ist grundsätzlich
identisch mit der unter Bezugnahme auf Fig. 11 beschriebenen
SOI-Vorrichtung 100 mit der Ausnahme, daß ein Grabenisolation
soxidfilm ST34 anstelle des Grabenisolationsoxidfilmes ST11
vorgesehen ist.
Weiter weisen die gleichen Strukturen wie jene der SOI-
Vorrichtung 100 die gleichen Bezugszeichen auf, und die wie
derholte Beschreibung wird weggelassen. Fig. 28 zeigt einen
Abschnitt entsprechend dem Bereich NR in der in Fig. 11 ge
zeigten SOI-Vorrichtung 100. Zur Bequemlichkeit sind ein Zwi
schenschichtisolierfilm IZ und ein Kontaktabschnitt CH nicht
gezeigt.
Der in Fig. 28 gezeigte Grabenisolationsoxidfilm ST34 ist aus
einem unteren Oxidfilm 331, einem Polysiliziumfilm PS33 und
einem oberen Oxidfilm 332, die aufeinanderfolgend auf der Sei
te des vergrabenen Oxidfilmes 2 vorgesehen sind, und einem
Oxidfilm 343, der auf einer Seitenoberfläche des Polysilizium
filmes PS33 vorgesehen ist, zusammengesetzt. Der Grabenisola
tionsoxidfilm ST34 ist im wesentlichen in einer Oberfläche der
SOI-Schicht 3 vergraben, und eine obere Oberfläche des oberen
Oxidfilmes 332 liegt an der Oberfläche der SOI-Schicht 3 of
fen.
Der Grabenisolationsoxidfilm ST34 mit solch einem Aufbau er
zeugt die gleichen Funktionen und Wirkungen wie jene des in
Fig. 24 gezeigten Grabenisolationsoxidfilmes ST33.
Ein Herstellungsverfahren der SOI-Vorrichtung 302 wird unten
unter Bezugnahme auf Fig. 29 bis 31 beschrieben.
Zuerst wird solch eine Struktur, daß der untere Oxidfilm 331,
der Polysiliziumfilm PS33 und der obere Oxidfilm 332 auf der
SOI-Schicht 31 vorgesehen werden, durch den unter Bezugnahme
auf Fig. 25 beschriebenen Schritt erhalten. Dann wird der
Oxidfilm 343 auf der Seitenoberfläche des Polysiliziumfilmes
PS33 durch thermische Oxidation gebildet.
Zu dieser Zeit wird auch ein Oxidfilm OX6 auf der Oberfläche
der SOI-Schicht 31 gebildet und dann durch anisotropes Ätzen
in einem in Fig. 30 gezeigten Schritt entfernt, so daß der
Grabenisolationsoxidfilm ST34 erhalten wird. Obwohl ein Ab
schnitt, der sich zu der Außenseite des Oxidfilmes 343 aus
beult, ebenfalls durch das anisotrope Ätzen geätzt wird,
bleibt mindestens ein Abschnitt, der sich zu der Innenseite
ein wenig beult, zuverlässig erhalten. Daher kann eine Isola
tion des Polysiliziumfilmes PS33 aufrechterhalten werden.
Bei einem in Fig. 31 gezeigten nächsten Schritt wird die SOI-
Schicht 31 epitaxial bei einer Temperatur von 500 bis 1200°C
zum Bilden der SOI-Schicht 3 aufgewachsen. Folglich ist es
möglich, solch einen Aufbau zu erhalten, daß der Grabenisola
tionsoxidfilm ST34 in der Oberfläche der SOI-Schicht 3 vergra
ben ist.
Das epitaxiale Wachstum der SOI-Schicht 31 ist das gleiche wie
bei dem Herstellungsverfahren der SOI-Vorrichtung 301. Da wei
terhin folgende Schritte die gleichen sind wie jene bei dem
Herstellungsverfahren der SOI-Vorrichtung 301, wird die Be
schreibung weggelassen.
Bei den oben beschriebenen SOI-Vorrichtungen 300 bis 302 wei
sen die Polysiliziumfilme PS31 und PS33 in den Grabenisolati
onsoxidfilmen ST31, ST33 und ST34 nicht besonders einen Aufbau
auf, daß ein Dotierstoff eingeführt ist. Ein Dotierstoff mit
einer hohen Konzentration kann jedoch in die Polysiliziumfilme
PS31 und PS33 eingeführt werden, so daß sie leitende Eigen
schaften bekommen.
In diesem Fall ist ein elektrisches Potential des Polysilizi
umfilmes in einem NMOS-Bereich mit einem Massepotential (GND)
verbunden, und ein elektrisches Potential des Polysiliziumfil
mes in eine PMOS-Bereich ist mit einem Quellenpotential ver
bunden. Folglich ist es möglich zu verhindern, daß sich eine
Verarmungsschicht zu der Außenseite von Bereichen erstreckt,
die durch die Grabenisolationsoxidfilme ST31, ST33 und ST34
definiert sind. Somit kann eine elektrische Isolation zwischen
den Elementen realisiert werden. Solch eine Elektrodenstruktur
ist ähnlich zu einer Feldabschirmisolationsstruktur. Während
die Feldabschirmisolationsstruktur auf einer Hauptoberfläche
einer Halbleiterschicht gebildet ist, sind die Grabenisolati
onsoxidfilme ST31, ST33 und ST34 in der Oberfläche der SOI-
Schicht gebildet.
Durch Verwenden des oben erwähnten Aufbaues ist es weiter mög
lich, einen Übergangsleckstrom zwischen einer Source/Drain und
einer Wanne auf einer Seitenwandschnittstelle eines Isolation
soxidfilmes zu verhindern, was ein spezielles Problem bei dem
Grabenisolationsoxidfilm ist.
Zum Erzielen der gleichen Funktionen und Wirkungen wie jene
der in Fig. 22 gezeigten SOI-Vorrichtung 300 ist es auch mög
lich, einen Aufbau einer in Fig. 32 gezeigten SOI-Vorrichtung
303 zu verwenden.
Die in Fig. 32 gezeigte SOI-Vorrichtung 303 ist grundsätzlich
identisch zu der unter Bezugnahme auf Fig. 11 beschriebenen
SOI-Vorrichtung 100 mit der Ausnahme, daß ein Grabenisolation
soxidfilm ST35 anstelle des Grabenisolationsoxidfilmes ST11
vorgesehen ist. Weiter weisen die gleichen Strukturen wie jene
der SOI-Vorrichtung 100 die gleichen Bezugszeichen auf, und
die wiederholte Beschreibung wird weggelassen. Fig. 32 zeigt
einen Abschnitt entsprechend dem Bereich NR in der in Fig. 11
gezeigten SOI-Vorrichtung 100. Zur Bequemlichkeit sind ein
Zwischenschichtisolierfilm IZ und ein Kontaktabschnitt CH
nicht gezeigt.
Der in Fig. 32 gezeigte Grabenisolationsoxidfilm ST35 ist aus
einem unteren Oxidfilm 331, einem Nitridfilm SN2 (ein interner
Nitridfilm) und einem oberen Oxidfilm 332, die sequentiell auf
der Seite des vergrabenen Oxidfilmes 2 vorgesehen sind, zusam
mengesetzt. Der Grabenisolationsoxidfilm ST35 ist im wesentli
chen in einer Oberfläche der SOI-Schicht 3 vergraben vorgese
hen, und eine obere Oberfläche des oberen Oxidfilmes 332 liegt
zu der Oberfläche der SOI-Schicht 3 offen.
Somit weist der Grabenisolationsoxidfilm ST35 den Nitridfilm
SN2 darin auf. Wenn daher eine nichtreagierte Metallschicht
als Metallrest auf dem Grabenisolationsoxidfilm ST35 bei der
Bildung der Silizidschicht verbleibt und in den Grabenisolati
onsoxidfilm ST35 durch eine Wärmebehandlung in einen Prozeß
diffundiert wird, erreicht er daher den Nitridfilm SN2, und
der Nitridfilm SN2 verhindert, daß der Metallrest weiter dif
fundiert. Daher ist es möglich zu verhindern, daß der Metall
rest den PN-Übergangsabschnitt JP des Wannenbereiches in der
SOI-Schicht 3 erreicht.
Weiterhin ist der Nitridfilm SN2, der ein Isolierfilm sein
soll, anstelle des Polysiliziumfilmes PS33 in den in Fig.
24 und 28 gezeigten Grabenisolationsoxidfilmen ST33 und ST34
vorgesehen. Daher ist es in dem Fall, in dem der Nitridfilm
SN2 in einer Oberfläche der SOI-Schicht 3 zu vergraben ist,
nicht notwendig, den Polysiliziumfilm PS33 mit der Oxidfilmab
standsschicht 333 oder dem Oxidfilm 343 zu isolieren, anders
als bei den Grabenisolationsoxidfilmen ST33 und ST34. Folglich
kann ein Herstellungsprozeß vereinfacht werden.
Offensichtlich ist es wirksam, daß der Nitridfilm SN2 entlang
des PN-Übergangsabschnittes JP auf die gleiche Weise wie der
unter Bezugnahme auf Fig. 19 beschriebene Polysiliziumfilm
PS21 vorgesehen ist.
Weiterhin wird der Nitridfilm SN2 gleichförmig in einer Dicke
von 30 bis 60 nm auf die gleiche Weise wie der Polysiliziumfilm
PS33 gebildet. Wenn daher der Nitridfilm SN2 durch eine Wärme
behandlung in dem Prozeß oder während des Bildens einer Sili
zidschicht erwärmt wird, kann thermische Spannung daran gehin
dert werden zuzunehmen. Folglich können Kristalldefekte daran
gehindert werden, auf einer Siliziumschicht erzeugt zu werden,
die die Nachbarschaft eines Endes eines Transistors darstellt.
Somit wird die Vorrichtungseigenschaft nicht verschlechtert.
Ein Herstellungsverfahren der SOI-Vorrichtung 303 wird unten
unter Bezugnahme auf Fig. 33 bis 35 beschrieben.
Bei einem in Fig. 33 gezeigten Schritt wird zuerst ein SOI-
Substrat 10A, in dem ein vergrabener Oxidfilm 2 und eine SOI-
Schicht 31 auf einem Siliziumsubstrat 1 vorgesehen sind, dar
gestellt. Die SOI-Schicht 31 weist eine Dicke entsprechend ei
ner Dicke eines Wannenbereiches auf, der unter dem Grabeniso
lationsoxidfilm ST35 vorhanden ist.
Ein Oxidfilm OX4 mit einer Dicke von 20 bis 50 nm (200 bis
500 Å) wird auf der SOI-Schicht 31 durch thermische Oxidation
bei einer Temperatur von 700 bis 1000°C gebildet. Weiterhin
wird der Nitridfilm SN2 mit einer Dicke von 30 bis 60 nm (300
bis 600 Å) auf dem Oxidfilm OX4 bei einer Temperatur von 500
bis 800°C durch ein CVD-Verfahren gebildet, und weiter wird
ein Oxidfilm OX5 mit einer Dicke von 30 bis 80 nm (300 bis
800 Å) auf dem Nitridfilm SN2 bei einer Temperatur von 600 bis
800°C durch das CVD-Verfahren gebildet.
Dann wird eine Resistmaske R16 selektiv auf dem Oxidfilm OX5
entsprechend einer Position, an der der Grabenisolationsoxid
film ST35 vorzusehen ist, gebildet, und der Oxidfilm OX5, der
Nitridfilm SN2 und der Oxidfilm OX4 werden an Abschnitten, die
nicht von der Resistmaske R16 bedeckt sind, durch Ätzen ent
fernt.
Als Resultat wird der Grabenisolationsoxidfilm ST35, der von
dem unteren Oxidfilm 331, dem Nitridfilm SN2 (interner Nitrid
film) und dem oberen Oxidfilm 332 dargestellt wird, über der
SOI-Schicht 31 erhalten, wie in Fig. 34 gezeigt ist.
Bei einem in Fig. 35 gezeigten nächsten Schritt wird die SOI-
Schicht 31 einem epitaxialen Wachstum bei einer Temperatur von
500 bis 1200°C zum Bilden der SOI-Schicht 3 unterworfen. Folg
lich ist es möglich, einen Aufbau zu erzielen, bei dem der
Grabenisolationsoxidfilm ST35 in der Oberfläche der SOI-
Schicht 3 vergraben ist.
Das epitaxiale Wachstum der SOI-Schicht 31 ist das gleiche wie
bei dem Herstellungsverfahren der SOI-Vorrichtung 301. Da wei
terhin die folgenden Schritte auch die gleichen sind wie jene
bei dem Herstellungsverfahren der SOI-Vorrichtung 301, wird
die Beschreibung weggelassen.
Wenn die Grabenisolationsoxidfilme ST33 bis ST35 in den oben
beschriebenen SOI-Vorrichtungen 301 bis 303 auf einem Massen
siliziumsubstrat gebildet werden, ist ersichtlich, daß eine
Massenvorrichtung dargestellt werden kann.
Anstelle des Bildens der Grabenisolationsoxidfilme ST33 bis
ST35 auf dem Siliziumsubstrat zum epitaxialen Wachstum der
SOI-Schicht 31 durch das oben erwähnte Herstellungsverfahren
kann das Siliziumsubstrat epitaxial aufgewachsen werden. In
diesem Fall ist es bevorzugt, daß die Dicke einer jeden
Schicht, die die Grabenisolationsoxidfilme ST33 bis ST55 dar
stellen, vergrößert wird, falls es notwendig ist.
Eine vierte Ausführungsform der vorliegenden Erfindung wird
unter Bezugnahme auf Fig. 36 bis 40 beschrieben.
Fig. 36 ist eine Schnittansicht, die einen Aufbau einer SOI-
Vorrichtung 400 gemäß der vierten Ausführungsform zeigt, und
die in Fig. 36 gezeigte SOI-Vorrichtung 400 ist grundsätzlich
identisch zu der unter Bezugnahme auf Fig. 11 beschriebenen
SOI-Vorrichtung 100 mit der Ausnahme, daß ein Grabenisolation
soxidfilm ST41 anstelle des Grabenisolationsoxidfilmes ST11
vorgesehen ist. Weiterhin weisen die gleichen Strukturen wie
jene der SOI-Vorrichtung 100 die gleichen Bezugszeichen auf,
und die wiederholte Beschreibung wird weggelassen. Zur Bequem
lichkeit sind ein Zwischenschichtisolierfilm IZ und ein Kon
taktabschnitt CH nicht gezeigt.
Der in Fig. 36 gezeigte Grabenisolationsoxidfilm ST41 weist
einen internen Wandoxidfilm 411, der auf einer Innenwand eines
Grabens TR41 gebildet ist, der in einer Oberfläche einer SOI-
Schicht 3 vorgesehen ist, einen Polysiliziumfilm PS41, der ein
Gettermaterial werden soll, der vorgesehen ist zum vollständi
gen Auffüllen des Grabens TR41, wobei er von dem internen Wan
doxidfilm 411 umgeben ist, und einen oberen Oxidfilm 412, der
auf dem Polysiliziumfilm PS41 vorgesehen ist, so daß er den
Polysiliziumfilm PS41 zusammen mit dem internen Wandoxidfilm
411 umgibt, auf, wodurch elektrisch der Polysiliziumfilm PS41
isoliert ist.
Der Grabenisolationsoxidfilm ST41 ist so vorgesehen, daß er im
wesentlichen in der Oberfläche der SOI-Schicht 3 vergraben
ist, und eine obere Oberfläche des Oxidfilmes 412 ist zu der
Oberfläche der SOI-Schicht 3 offenliegend.
Offensichtlich ist es wirksam, daß der Polysiliziumfilm PS41
entlang eines PN-Übergangsabschnittes JP auf die gleiche Weise
wie bei dem unter Bezugnahme auf Fig. 19 beschriebenen Poly
siliziumfilm PS21 vorgesehen ist.
Ein Herstellungsverfahren der SOI-Vorrichtung 400 wird unten
unter Bezugnahme auf Fig. 37 bis 39 beschrieben.
Durch die gleichen Schritte wie die unter Bezugnahme auf Fig.
1 beschriebenen Schritte wird zuerst ein Oxidfilm OX1 (ein An
schlußflächenoxidfilm) mit einer Dicke von 10 bis 30 nm, ein
Polysiliziumfilm PS1 mit einer Dicke von 10 bis 100 nm und ein
Nitridfilm SN1 mit einer Dicke von 30 bis 200 nm auf der SOI-
Schicht 3 eines SOI-Substrates 10 gebildet, wie in Fig. 37
gezeigt ist.
Dann wird eine Resistmaske einem Bemustern gemäß einem Muster
des Grabenisolationsoxidfilmes ST41 unterworfen, und der Ni
tridfilm SN1 und der Polysiliziumfilm PS1 werden selektiv
durch Trockenätzen oder Naßätzen entfernt. Als nächstes wird
die Resistmaske entfernt, und die SOI-Schicht 3 wird dann ei
nem Grabenätzen unter Benutzung des Nitridfilmes SN1 als Ätz
maske unterworden. Somit wird der Graben TR41 gebildet.
Bei einem in Fig. 38 gezeigten Schritt wird darauf folgend
eine Innenwand des Grabens TR41 thermisch oxidiert zum Bilden
eines internen Wandoxidfilmes 411 mit einer Dicke von ungefähr
20 nm (200 Å). Dann werden der Nitridfilm SN1 und der Polysili
ziumfilm PS1 entfernt. Zu dieser Zeit weist der Graben TR41
eine Tiefe von ungefähr 100 nm (1000 Å) auf.
Dann wird der Graben TR41 mit dem Polysiliziumfilm PS41 ge
füllt, der zum Beispiel durch ein CVD-Verfahren gebildet wird.
In einem in Fig. 39 gezeigten nächsten Schritt wird der auf
der SOI-Schicht 3 vorgesehene Polysiliziumfilm PS41 poliert und
geglättet durch eine CMP-Behandlung, so daß der Polysilizium
film PS41 nur in dem Graben TR41 belassen wird. Zu dieser Zeit
wird der auf der SOI-Schicht 3 vorgesehene Oxidfilm OX1 zusam
men mit entfernt.
Darauf folgend wird ein Oxidfilm OX6 mit einer Dicke von 2 bis
4 nm (20 bis 40 Å) über der gesamten Oberfläche gebildet. Dann
wird der obere Oxidfilm 411 gebildet, wobei der Oxidfilm OX6
nur auf dem Polysiliziumfilm PS41 verbleibt. Somit wird der
Grabenisolationsoxidfilm ST41 erhalten. Der Polysiliziumfilm
PS41, der durch solch einen Schritt erzielt wird, weist eine
Dicke von ungefähr 80 nm (800 Å) auf.
Die folgenden Schritte sind grundsätzlich die gleichen wie je
ne bei dem unter Bezugnahme auf Fig. 5 bis 11 beschriebenen
Herstellungsverfahren der SOI-Vorrichtung 100. An einem
Schritt des Bildens einer Silizidschicht SS1 und dann Entfer
nen einer nichtreagierten Metallschicht braucht Ätzen jedoch
nur einmal auf die gleiche Weise wie zuvor ausgeführt zu wer
den.
Während die auf dem SOI-Substrat 10 gebildete SOI-Vorrichtung
400 oben beschrieben wurde, zeigt Fig. 40 eine Massenvorrich
tung 400A, die auf einem Massensiliziumsubstrat 1 gebildet
ist.
Bei der Massenvorrichtung 400A ist ein tieferer Grabenisolati
onsoxidfilm ST42 anstelle des Grabenisolationsoxidfilmes ST41
vorgesehen.
Der Grabenisolationsoxidfilm ST42 weist einen internen Wan
doxidfilm 421, der auf einer Innenwand eines Grabens TR42 ge
bildet ist, der in der Oberfläche der SOI-Schicht 3 gebildet
ist, einen Polysiliziumfilm PS42, der zum vollständigen Auf
füllen des Grabens TR42 vorgesehen ist, der von dem internen
Wandoxidfilm 421 umgeben ist, und einen oberen Oxidfilm 422,
der auf dem Polysiliziumfilm PS42 zum Umgeben des Polysilizi
umfilmes PS42 zusammen mit dem internen Wandoxidfilm 421 vor
gesehen ist, auf, wodurch elektrisch der Polysiliziumfilm PS42
isoliert wird.
Da die anderen Strukturen die gleichen wie jene der in Fig.
36 gezeigten SOI-Vorrichtung 400 sind, weisen die gleichen
Strukturen die gleichen Bezugszeichen auf, und die wiederholte
Beschreibung wird weggelassen.
Wie oben beschrieben wurde weist der Grabenisolationsoxidfilm
ST41 den Polysiliziumfilm PS41 darin an einer Position auf
entsprechend einer Oberseite eines PN-Übergangsabschnittes JP
eines P-Wannenbereiches WR11 und eines N-Wannenbereiches WR12
in der SOI-Schicht 3 quer über den zwei Wannenbereichen. Daher
weist der Grabenisolationsoxidfilm ST41 die gleichen Funktion
wie der Grabenisolationsoxidfilm ST31 nach der dritten Ausfüh
rungsform auf. Zusätzlich kann die Dicke der Polysilizium
schicht PS41 vergrößert werden. Folglich kann die Funktion der
Getterstelle verstärkt werden.
Eine fünfte Ausführungsform der vorliegenden Erfindung wird
unter Bezugnahme auf Fig. 41 bis 44 beschrieben.
Der Grabenisolationsoxidfilm ST41 der bei der vierten Ausfüh
rungsform beschriebenen SOI-Vorrichtung 400 ist ein Teilisola
tionsfilm, der den P-Wannenbereich WR11 und den N-
Wannenbereich WR12 darunter vorgesehen aufweist und die Ele
mente nicht vollständig elektrisch voneinander isoliert. Kürz
lich ist ein Grabenisolationsoxidfilm benutzt werden, der kon
tinuierlich mit einem vollständigen Isolationsbereich versehen
ist, der durch die SOI-Schicht 3 dringt, so daß er den vergra
benen Oxidfilm 2 erreicht, und mit einem Teilisolationsbe
reich, der nicht die SOI-Schicht 3 durchdringt sondern verur
sacht, daß ein Wannenbereich darunter verbleibt. Ein solcher
Isolationsoxidfilm wird in manchen Fällen als kombinierter
Isolationsoxidfilm bezeichnet.
Bei der fünften Ausführungsform gemäß der vorliegenden Erfin
dung wird die Beschreibung über eine SOI-Vorrichtung 500 mit
einem Polysiliziumfilm PS51 (interner Polysiliziumfilm) in ei
nem Grabenisolationsoxidfilm ST51 gegeben, der ein kombinier
ter Isolationsoxidfilm wird.
Fig. 41 ist eine Schnittansicht, die einen Aufbau der SOI-
Vorrichtung 500 gemäß der fünften Ausführungsform zeigt, und
die in Fig. 41 gezeigte SOI-Vorrichtung 500 ist grundsätzlich
identisch zu der unter Bezugnahme auf Fig. 11 beschriebenen
SOI-Vorrichtung 100 mit der Ausnahme, daß ein Grabenisolation
soxidfilm ST51 anstelle des Grabenisolationsoxidfilmes ST11
vorgesehen ist. Weiter weisen die gleichen Strukturen wie jene
der SOI-Vorrichtung 100 die gleichen Bezugszeichen auf, und
die wiederholte Beschreibung wird weggelassen. Zur Bequemlich
keit sind ein Zwischenschichtisolierfilm IZ und ein Kontaktab
schnitt CH nicht gezeigt.
Der in Fig. 41 gezeigte Grabenisolationsoxidfilm ST51 weist
einen internen Wandoxidfilm 511, der auf einer Innenwand eines
Grabens TR51 gebildet ist, der in einer Oberfläche einer SOI-
Schicht 3 gebildet ist, einen Polysiliziumfilm PS51, der ein
Gettermaterial sein soll, der teilweise in dem Graben TR51
vorgesehen ist und von dem internen Wandoxidfilm 511 umgeben
ist, und einen oberen Oxidfilm 512, der zum Bedecken des Poly
siliziumfilmes PS51 und Umgeben des Polysiliziumfilmes PS51
zusammen mit dem internen Wandoxidfilm 511 vorgesehen ist,
auf, wodurch elektrisch der Polysiliziumfilm PS51 isoliert
wird.
Der Graben TR51 ist durch einen Graben TR511 (Teilgraben), der
nicht die SOI-Schicht 3 durchdringt und so vorgesehen ist, daß
ein P-Wannenbereich WR11 und ein N-Wannenbereich WR12 darunter
belassen bleiben, und einen Graben TR512 (vollständiger Gra
ben), der so vorgesehen ist, daß er einen vergrabenen Oxidfilm
2 durch die SOI-Schicht 39176 00070 552 001000280000000200012000285913906500040 0002010155452 00004 39057OL< erreicht und eine kleinere Quer
schnittsform als der Graben TR511 aufweist, zusammengesetzt.
Der Polysiliziumfilm PS51 füllt vollständig den Graben TR512
auf, er erstreckt sich über eine Bodenfläche des Grabens TR511
und weist einen T-förmigen Querschnitt auf.
Der Polysiliziumfilm PS51 füllt nicht vollständig den Graben
TR511 auf, und ein verbleibender Bereich in dem Graben TR511
wird vollständig durch den oberen Oxidfilm 512 aufgefüllt. Der
obere Oxidfilm 512 steht ein wenig von der SOI-Schicht 3 von
einer Oberfläche davon vor, wie in Fig. 41 gezeigt ist.
E-2. Herstellungsverfahren
Ein Herstellungsverfahren der SOI-Vorrichtung 500 wird unten
unter Bezugnahme auf Fig. 42 bis 44 beschrieben.
Durch die gleichen Schritte, wie sie unter Bezugnahme auf
Fig. 1 beschrieben wurden, werden zuerst ein Oxidfilm OX1 (ein
Anschlußflächenoxidfilm) mit einer Dicke von 10 bis 30 nm, ein
Polysiliziumfilm PS1 mit einer Dicke von 10 bis 100 nm und ein
Nitridfilm SN1 mit einer Dicke von 30 bis 200 nm auf der SOI-
Schicht 3 eines SOI-Substrates 10 gebildet, wie in Fig. 42
gezeigt ist.
Dann wird eine Resistmaske einer Bemusterung gemäß einem Mu
ster des Grabenisolationsoxidfilmes ST51, wie es in der Drauf
sicht gesehen wird, unterworfen, und der Nitridfilm SN1 und
der Polysiliziumfilm PS1 werden durch Trockenätzen oder Naßät
zen selektiv entfernt. Als nächstes wird die Resistmaske ent
fernt, und die SOI-Schicht 3 wird dann dem Grabenätzen unter
Benutzung des Nitridfilmes SN1 als Ätzmaske unterworfen. Somit
wird der Graben TR511 gebildet. Der Graben TR511 ist ein Teil
graben, der so vorgesehen wird, daß die SOI-Schicht 3, die der
P-Wannenbereich WR11 und der N-Wannenbereich WR12 später wer
den soll, darunter belassen wird.
In einem in Fig. 43 gezeigten nächsten Schritt wird der Gra
ben 511 mit einer Resistmaske R17 gefüllt, in der ein Ab
schnitt entsprechend dem Graben TR512 geöffnet wird. Ein Bo
denabschnitt des Grabens TR511 wird weiter unter Benutzung der
Resistmaske R17 geätzt, wodurch der Graben TR512 gebildet
wird, der den vergrabenen Oxidfilm 2 erreicht. Somit wird der
Graben TR51 erhalten.
Als nächstes wird, nachdem die Resistmaske R17 entfernt ist,
eine Innenwand des Grabens TR51 thermisch oxidiert zum Bilden
des internen Wandoxidfilmes 511 mit einer Dicke von ungefähr
20 nm (200 Å), und der Polysiliziumfilm PS51 mit einer Dicke von
ungefähr 50 bis 80 nm (500 bis 800 Å) wird über der gesamten
Oberfläche durch ein CVD-Verfahren zum Beispiel abgeschieden,
wodurch vollständig der Graben TR512 aufgefüllt wird, der mit
dem internen Wandoxidfilm 511 versehen ist, und wobei die In
nenwand des Grabens TR511 in einem in Fig. 44 gezeigten
Schritt bedeckt wird.
Darauf folgend wird eine Resistmaske R18 zum Beschränken eines
Bildungsbereiches für den Polysiliziumfilm PS51 auf der Boden
fläche des Grabens TR511 auf dem Polysiliziumfilm PS51 vorge
sehen, und der überschüssige Polysiliziumfilm PS51 wird unter
Benutzung der Resistmaske R18 entfernt.
Durch Beschränken des Bildungsbereiches für den Polysilizium
film PS51 ist es möglich, vollständig den Polysiliziumfilm
PS51 in dem Graben TR511 durch den später gebildeten oberen
Oxidfilm 512 zu bedecken. Folglich kann der Polysiliziumfilm
PS51 zuverlässig isoliert werden.
Nachdem die Resistmaske R18 entfernt ist, wird ein Oxidfilm
durch das CVD-Verfahren zum Beispiel zum vollständigen Füllen
des verbleibenden Bereiches in dem Graben TR511 aufgefüllt, er
wird dann poliert und geglättet, in dem ein Nitridfilm SN1 als
Stopper benutzt wird, durch eine CMP-Behandlung. Danach werden
der Nitridfilm SN1 und der Polysiliziumfilm PS1 durch Naßätzen
oder Trockenätzen entfernt. Somit wird der Grabenisolation
soxidfilm ST51 gebildet.
Während die folgenden Schritte grundsätzlich die gleichen wie
jene des unter Bezugnahme auf Fig. 5 bis 11 beschriebenen
Herstellungsverfahrens der SOI-Vorrichtung 100 sind, braucht
ein Schritt des Bildens einer Silizidschicht SS1 und das ent
fernen einer unreagierten Metallschicht nur durch einmaliges
Ätzen wie zuvor ausgeführt zu werden.
E-3. Funktion und Wirkung
Somit weist der Grabenisolationsoxidfilm ST51 den Polysilizi
umfilm PS51 auf, der darin über dem P-Wannenbereich WR11 und
dem N-Wannenbereich WR12 in der SOI-Schicht 3 vorgesehen ist.
Selbst wenn daher eine unreagierte Metallschicht als Metall
rest auf dem Grabenisolationsoxidfilm ST51 bei der Bildung der
Silizidschicht bleibt und in den Grabenisolationsoxidfilm ST51
durch die Wärmebehandlung bei dem Prozeß diffundiert, erreicht
er den Polysiliziumfilm PS51 und reagiert dann mit dem Polysi
liziumfilm PS51 zum Bilden des Silizids. Daher ist es möglich
zu verhindern, daß er den PN-Übergangsabschnitt in der SOI-
Schicht 3 erreicht, zum Beispiel den Übergangsabschnitt des P-
Wannenbereiches WR11 und des Source/Drainbereiches SD11 oder
den Übergangsbereich des N-Wannenbereiches WR12 und des Sour
ce/Drainbereiches SD12. Als Resultat kann verhindert werden,
daß das Silizid in dem PN-Übergangsbereich gebildet wird, und
ein Übergangsleckstrom kann verhindert werden.
Weiterhin ist der Polysiliziumfilm PS51 beschränkt in dem Gra
ben TR511 vorgesehen, und der Polysiliziumfilm PS51 steht
nicht zu der Außenseite des Isolationsfilmes hervor. Daher ist
es möglich, Nachteile zu verhindern, die durch Isolationsfeh
ler verursacht werden.
Wenn der Polysiliziumfilm PS51 daran gehindert werden kann, zu
der Außenseite des Isolationsfilmes über den internen Oxidfilm
511 vorzustehen, kann der Polysiliziumfilm PS51 in Kontakt mit
dem internen Oxidfilm 511 vorgesehen werden.
F. Sechste Ausführungsform
F-1. Aufbau der Vorrichtung
Eine sechste Ausführungsform gemäß der vorliegenden Erfindung
wird unter Bezugnahme auf Fig. 45 bis 48 beschrieben.
Fig. 45 ist eine Schnittansicht, die einen Aufbau einer SOI-
Vorrichtung 600 gemäß der sechsten Ausführungsform zeigt, und
die in Fig. 45 gezeigte SOI-Vorrichtung 600 ist grundsätzlich
identisch zu der unter Bezugnahme auf Fig. 11 beschriebenen
SOI-Vorrichtung 100. Es werden jedoch ein Bereich NR und ein
Bereich PR durch einen Grabenisolationsoxidfilm ST21 begrenzt,
und ein Getterbereich GR, der durch einen lokalen Kristallde
fektbereich durch Ionenimplantation dargestellt wird, ist in
eine N-Wannenbereich WR12 vorgesehen, der unter dem Grabeniso
lationsoxidfilm ST21 vorgesehen ist. Weiterhin haben die glei
chen Strukturen wie jene der SOI-Vorrichtung 100 die gleichen
Bezugszeichen, und die wiederholte Beschreibung wird weggelas
sen. Zur Bequemlichkeit sind ein Zwischenschichtisolierfilm IZ
und ein Kontaktabschnitt CH nicht gezeigt.
Mit solch einem Aufbau kann auch in dem Fall, in dem eine un
reagierte Metallschicht als ein Metallrest auf dem Grabeniso
lationsfilm ST21 bei der Bildung einer Silizidschicht ver
bleibt und in den Grabenisolationsoxidfilm ST21 durch eine
Wärmebehandlung in ein Prozeß diffundiert, eine niedrige Wahr
scheinlichkeit, daß das Metall einen unerwünschten Abschnitt,
zum Beispiel einen PN-Übergangsabschnitt JP erreicht, durch
die Getterfunktion des Getterbereiches GR erzielt werden. Der
Getterbereich GR erstreckt sich entlang des PN-
Übergangsabschnittes JP.
Fig. 46 zeigt typischerweise einen Zustand, in dem ein Me
tallrest RM diffundiert ist. In Fig. 46 ist der Metallrest RM
auf dem Grabenisolationsoxidfilm ST21 vorhanden. Selbst wenn
der Metallrest RM in den Grabenisolationsoxidfilm ST21 durch
die Wärmebehandlung in dem Prozeß diffundiert, ist der Getter
bereich GR in der Nachbarschaft des PN-Übergangsabschnittes JP
vorhanden, so daß der Metallrest RM sich auf dem Getterbereich
GR sammelt. Folglich gibt es eine niedrigere Wahrscheinlich
keit, daß der Metallrest RM den PN-Übergangsabschnitt JP er
reicht. Folglich ist es möglich zu verhindern, daß der Metall
rest RM in dem PN-Übergangsabschnitt JP silizidiert, wodurch
ein Übergangsleckstrom erhöht würde.
F-2. Herstellungsverfahren
Ein Herstellungsverfahren der SOI-Vorrichtung 600 wird unten
unter Bezugnahme auf Fig. 47 beschrieben.
Durch die gleichen Schritte, wie sie unter Bezugnahme auf
Fig. 1 bis 5 beschrieben worden sind, wird zuerst der Grabe
nisolationsoxidfilm ST21 in einer Oberfläche einer SOI-Schicht
3 in einem SOI-Substrat 10 gebildet, wie in Fig. 47 gezeigt
ist.
Dann werden P-Dotierionen und N-Dotierionen in den Bereich NR
und den Bereich PR implantiert, die durch den Grabenisolation
soxidfilm ST21 definiert sind, wodurch ein P-Wannenbereich
WR11 bzw. ein N-Wannenbereich WR12 gebildet werden. Als Folge
wird ein PN-Übergangsabschnitt JP des P-Wannenbereiches WR11
und des N-Wannenbereiches WR12 in der SOI-Schicht 3 gebildet.
Danach wird eine Resistmaske R19, in der ein Abschnitt ent
sprechend dem Getterbereich GR eine Öffnung OP ist, so vorge
sehen, daß der Getterbereich GR in der Nachbarschaft des PN-
Übergangsabschnittes JP gebildet werden kann, und Ionen mit
einer hohen Konzentration werden von oberhalb der Resistmaske
R19 implantiert.
Die Öffnung OP wird so gesetzt, daß sie eine minimale Prozeß
abmessung von ungefähr 10 bis 200 nm in der Resistmaske auf
weist.
Weiter ist es wünschenswert, daß eine Position, in der der
Getterbereich GR zu bilden ist, außerhalb eines Bereiches ist,
in dem eine Verarmungsschicht während der Tätigkeit eines MOS-
Transistors zu bilden ist.
In Fig. 47 ist der Getterbereich GR in dem N-Wannenbereich
WR12 gebildet. Daher werden Bor-(B)Ionen als der N-Dotierstoff
mit einer Konzentration von 1 × 1018/cm3 oder mehr implantiert,
wodurch ein Implantationsdefekt gebildet wird.
Während die folgenden Schritte grundsätzlich die gleichen wie
jene des unter Bezugnahme auf Fig. 5 bis 11 beschriebenen
Herstellungsverfahrens der SOI-Vorrichtung 100 sind, braucht
ein Schritt des Bildens einer Silizidschicht SS1 und Entfernen
einer unreagierten Metallschicht nur durch Einmalätzen auf die
gleiche Weise wie früher ausgeführt zu werden.
Obwohl das Beispiel, bei dem der Getterbereich GR in dem N-
Wannenbereich WR12 gebildet wird, oben beschrieben wurde, kann
er in dem P-Wannenbereich WR11 oder sowohl in dem P-
Wannenbereich WR11 als auch dem N-Wannenbereich WR12 gebildet
werden.
Während das Beispiel, bei dem Dotierstoff des gleichen Lei
tungstypes wie der Leitungstyp des Wannenbereiches benutzt
wird als zu implantierender Dotierstoff zum Bilden des Getter
bereiches, beschrieben wurde, kann Dotierstoff eines anderen
Leitungstypes von dem Leitungstyp des Wannenbereiches benutzt
werden, oder Ionen, die keine Halbleiterdotierstoffe sind, zum
Beispiel Kohlenstoff (C) oder Silizium (Si) können zum Bilden
eines Kristalldefektes durch die Ionenimplantation benutzt
werden.
F-3. Funktion und Wirkung
Mit solch einem Aufbau ist der Getterbereich GR in der Nach
barschaft des PN-Übergangsabschnittes JP vorgesehen, so daß,
selbst wenn die unreagierte Metallschicht als ein Metallrest
auf dem Grabenisolationsoxidfilm ST21 bei der Bildung der Si
lizidschicht verbleibt und in den Grabenisolationsoxidfilm
ST21 durch die Wärmebehandlung bei dem Prozeß diffundiert
wird, der Metallrest sich auf dem Getterbereich GR sammelt.
Folglich ist es möglich zu verhindern, daß der Metallrest RM
den PN-Übergangsabschnitt JP, den PN-Übergangsabschnitt JP in
der SOI-Schicht 3 zum Beispiel, den Übergangsabschnitt des P-
Wannenbereiches WR11 und des Source/Drainbereiches SD11 und
den Übergangsabschnitt des N-Wannenbereiches WR12 und des
Source/Drainbereiches SD12 erreicht. Als Resultat kann Silizid
daran gehindert werden, in dem PN-Übergangsabschnitt gebildet
zu werden, und ein Übergangsleckstrom kann verhindert werden.
Während die auf dem SOI-Substrat 10 gebildete SOI-Vorrichtung
600 oben beschrieben wurde, zeigt Fig. 48 eine Massenvorrich
tung 600A, die auf einem Massensiliziumsubstrat 1 gebildet
ist.
Bei der Massenvorrichtung 600A ist ein tieferer Grabenisolati
onsoxidfilm ST22 anstelle des Grabenisolationsoxidfilmes ST21
vorgesehen. Da die anderen Strukturen die gleichen wie jene
der SOI-Vorrichtung 600 sind, wird die wiederholte Beschrei
bung weggelassen.
6. Siebte Ausführungsform
G-1. Aufbau der Vorrichtung
Eine siebte Ausführungsform gemäß der vorliegenden Erfindung
wird unter Bezugnahme auf Fig. 49 bis 51 beschrieben.
Fig. 49 ist eine Schnittansicht, die einen Aufbau einer SOI-
Vorrichtung 700 gemäß der siebten Ausführungsform zeigt, und
die in Fig. 49 gezeigte SOI-Vorrichtung 700 ist grundsätzlich
identisch zu der unter Bezugnahme auf Fig. 11 beschriebenen
SOI-Vorrichtung 100. Jedoch sind ein Bereich NR und ein Be
reich PR durch einen Grabenisolationsoxidfilm ST21 definiert,
und ein Getterbereich GR1 ist durch Ionenimplantation an einer
Schnittstelle eines vergrabenen Oxidfilmes 2 und eines Silizi
umsubstrates 1 gegenüber einem P-Wannenbereich WR11 vorgese
hen, der unter dem Grabenisolationsoxidfilm ST21 vorgesehen
ist.
Weiterhin ist ein Getterbereich GR2, der durch einen lokalen
Kristalldefektbereich durch Ionenimplantation dargestellt
wird, an der Schnittstelle des vergrabenen Oxidfilmes 2 mit
dem Siliziumsubstrat 1 gegenüber einem unteren Abschnitt eines
Source/Drainbereiches SD11 benachbart zu dem Grabenisolation
soxidfilm ST21 vorgesehen.
Polysiliziumfilme PS71 und PS72 sind als Gentermaterialien in
Öffnungen OP1 und OP2 auf den Getterbereichen GR1 und GR2 ver
graben.
Weiterhin weisen die gleichen Strukturen wie jene der SOI-
Vorrichtung 100 die gleichen Bezugszeichen auf, und die wie
derholte Beschreibung wird weggelassen. Zur Bequemlichkeit
sind ein Zwischenschichtisolierfilm IZ und ein Kontaktab
schnitt CH nicht gezeigt.
G-2. Herstellungsverfahren
Ein Herstellungsverfahren der SOI-Vorrichtung 700 wird unten
unter Bezugnahme auf Fig. 50 und 51 beschrieben.
Wie in Fig. 50 gezeigt ist, wird zuerst ein SOI-Substrat 10
dargestellt, und eine Resistmaske R20 mit Öffnungen OP11 und
OP12 wird auf einer SOI-Schicht 3 vorgesehen.
In dem die Resistmaske R20 benutzt wird, werden dann die SOI-
Schicht 3 und der vergrabene Oxidfilm 2 zum Bilden der Öffnun
gen OP1 und OP2 geätzt, die eine Oberfläche des Siliziumsub
strates 1 erreichen.
Wie in Fig. 49 gezeigt ist, sind die Öffnungen OP11 und OP12
der Resistmaske R20 der Bemusterung derart unterworfen, daß
die Öffnung OP1 in der Nachbarschaft eines PN-
Übergangsabschnittes JP in dem P-Wannenbereich WR11 vorgesehen
ist, der unter dem später zu bildenden Grabenisolationsoxid
film ST21 vorgesehen ist, und die Öffnung OP2 in dem später zu
bildenden Source/Drainbereich SD11 vorgesehen ist.
Die Öffnungen OP11 und OP12 sind so eingestellt, daß sie mini
male Prozeßdimensionen von ungefähr 10 bis 200 nm in der Re
sistmaske aufweisen.
Dann wird Ionenimplantation ausgeführt mit einer hohen Konzen
tration von oberhalb der Resistmaske R20 zum Bilden der Get
terbereiche GR1 und GR2. Ein Dosisbetrag beträgt 1 × 1014/cm2
oder mehr, und die Ionen werden so implantiert, daß der Im
plantationsbereich eine Konzentration von 1 × 1018/cm3 oder mehr
aufweist. So wird ein Implantationsdefekt gebildet.
Si- oder C-Ionen als auch Dotierionen wie B oder P können als
die Ionen zum Implantieren benutzt werden. Weiter ist es mög
lich, jegliche Art von Ionen zu benutzen, die den Implantati
onsdefekt bilden können und nicht den Betrieb der Halbleiter
vorrichtung beeinflussen, oder jegliche Ionen des gleichen
Leitungstypes wie der in dem Siliziumsubstrat 1 enthaltene Do
tierstoff oder eines anderen Leitungstypes als der gleiche
Leitungstyp können benutzt werden.
An einem in Fig. 51 gezeigten nächsten Schritt werden die
Öffnungen OP1 und OP2 mit den Polysiliziumfilmen PS71 und PS72
gefüllt, und der Grabenisolationsoxidfilm ST21 wird in einer
Oberfläche der SOI-Schicht 3 in dem SOI-Substrat 10 durch die
gleichen Schritte gebildet, wie sie unter Bezugnahme auf
Fig. 1 bis 5 beschrieben worden sind.
Während die folgenden Schritte grundsätzlich die gleichen wie
jene des unter Bezugnahme auf Fig. 5 bis 11 beschriebenen
Herstellungsverfahrens der SOI-Vorrichtung 100 sind, braucht
ein Schritt des Bildens einer Silizidschicht SS1 und dann Ent
fernen einer unreagierten Metallschicht nur durch ein Einma
lätzen auf die gleiche Weise wie zuvor ausgeführt zu werden.
Während das Beispiel oben beschrieben wurde, bei dem die Get
terbereiche GR1 und GR2 gebildet werden in dem Siliziumsub
strat 1 entsprechend dem P-Wannenbereich WR11, der unter dem
Grabenisolationsoxidfilm ST21 vorgesehen ist, und dem Silizi
umsubstrat 1 entsprechend dem unteren Abschnitt des Sour
ce/Drainbereiches SD11 benachbart zu dem Grabenisolationsoxid
film ST21, können sie in dem Siliziumsubstrat 1 entsprechend
dem N-Wannenbereich WR12, der unter dem Grabenisolationsoxid
film ST21 vorgesehen ist, und dem Siliziumsubstrat entspre
chend dem unteren Abschnitt des Source/Drainbereiches SD12 be
nachbart zu dem Grabenisolationsoxidfilm SD21 gebildet werden,
oder sie können in entsprechend allen Abschnitten gebildet
werden.
G-3. Funktion und Wirkung
Mit solch einem Aufbau wird, selbst wenn die unreagierte Me
tallschicht als Metallrest auf den Grabenisolationsoxidfilm
ST21 bei der Bildung der Silizidschicht verbleibt und in dem
Grabenisolationsoxidfilm ST21 durch die Wärmebehandlung in dem
Prozeß diffundiert wird, der Metallrest RM in den Polysilizi
umfilmen PS71 und PS72 in den Öffnungen OP1 und OP2 silizi
diert. Folglich ist es möglich zu verhindern, daß der Metall
rest RM den PN-Übergangsabschnitt JP, den PN-
Übergangsabschnitt JP der SOI-Schicht 3 zum Beispiel, den
Übergangsabschnitt des P-Wannenbereiches WR11 und des Sour
ce/Drainbereiches SD11 und den Übergangsabschnitt des N-
Wannenbereiches WR12 und des Source/Drainbereiches SD12 er
reicht. Als Resultat kann das Silizid daran gehindert werden,
in dem PN-Übergangsabschnitt gebildet zu werden, und ein Über
gangsleckstrom kann verhindert werden.
Zusätzlich zu dem ursprünglichen Gettereffekt des Siliziumsub
strates 1 wirken weiterhin die Getterbereiche GR1 und GR2 als
Getterstellen. Daher kann der Gettereffekt eines Metallelemen
tes, das in dem Siliziumsubstrat 1 enthalten ist, bei dem Her
stellungsprozeß verstärkt werden.
In Bezug auf die Verhinderung der Bildung eines Silizides in
den PN-Übergangsabschnitt ist es auch möglich, solch einen
Aufbau zu verwenden, daß nur die Polysiliziumfilme PS71 und
PS72 vorgesehen werden und die Getterbereiche GR1 und GR2
nicht vorgesehen werden. In diesem Fall brauchen die Polysili
ziumfilme PS71 und PS72 nicht in der vergrabenen Oxidschicht 2
vorgesehen werden, sondern sie brauchen nur in dem P-
Wannenbereich WR11 und dem Source/Drainbereich SD11 vergraben
zu werden, die unter dem Grabenisolationsoxidfilm SD21 vorge
sehen sind.
Durch Einfüllen der Polysiliziumfilme PS71 und PS72 kann wei
ter eine Plasmabeschädigung wirksam in eine Waferprozeß unter
drückt werden. Genauer, eine SOI-Schicht wird in einen elek
trisch schwebenden Zustand bei einer gewöhnlichen SOI-
Vorrichtung versetzt. Daher wird in dem Fall, in dem Ätzen
oder ähnliches durch ein Plasma ausgeführt wird, in manchen
Fällen ein Schaden, der nicht in einer Massenvorrichtung er
zeugt wird, verursacht.
Die SOI-Schicht 3 ist jedoch mit dem Siliziumsubstrat 1 durch
das Vorhandensein der Polysiliziumfilme PS71 und PS72 elek
trisch verbunden. Daher ist es möglich, Nachteile zu verhin
dern, die durch den schwebenden Zustand der SOI-Schicht verur
sacht werden.
Dagegen ist das Siliziumsubstrat 1 elektrisch mit dem Sour
ce/Drainbereich SD11 der SOI-Schicht 3 verbunden. Daher kann
ein elektrisches Potential des Siliziumsubstrates 1 fixiert
werden. Folglich ist es möglich, einen wirksamen Aufbau für
eine Halbleitervorrichtung zu erzielen, bei der ein elektri
sches Potential einer Rückseite eines Substrates schwierig zu
fixieren ist, zum Beispiel ein Flipchip.
H. Achte Ausführungsform
H-1. Aufbau der Vorrichtung
Eine achte Ausführungsform gemäß der vorliegenden Erfindung
wird unter Bezugnahme auf Fig. 52 bis 58 beschrieben.
Fig. 52 ist eine Schnittansicht, die einen Aufbau einer SOI-
Vorrichtung 800 gemäß der achten Ausführungsform zeigt, und
die gleichen Strukturen wie jene der unter Bezugnahme auf
Fig. 11 beschriebenen SOI-Vorrichtung 100 weisen die gleichen
Bezugszeichen auf, und die wiederholte Beschreibung wird weg
gelassen. Zur Bequemlichkeit sind ein Zwischenschichtisolier
film IZ und ein Kontaktabschnitt CH nicht gezeigt.
Die SOI-Vorrichtung 800 unterscheidet sich von der SOI-
Vorrichtung 100 dadurch, daß ein Bereich NR und ein Bereich PR
durch einen Grabenisolationsoxidfilm ST21 abgegrenzt sind, ein
oberer Zweischichtnitridfilm SN81 selektiv auf dem Grabeniso
lationsoxidfilm ST21 vorgesehen ist und weiterhin eine Zwei
schichtseitenwandabstandsschicht SW81, die aus einem Nitrid
film gebildet ist, auf Seitenoberflächen von Gateelektroden
GT11 und GT12 vorgesehen sind.
Der obere Nitridfilm SN81 ist an einer Position entsprechend
einer Oberseite eines PN-Übergangsabschnittes JP eines P-
Wannenbereiches WR11 und eines N-Wannenbereiches WR12 in einer
SOI-Schicht 3 quer über den zwei Wannenbereichen vorgesehen.
Ersichtlich ist es wirksam, daß der obere Nitridfilm SN81 ent
lang des PN-Übergangsabschnittes JP auf die gleiche Weise wie
der unter Bezugnahme auf Fig. 19 beschriebene Polysilizium
film PS21 vorgesehen ist.
H-2. Herstellungsverfahren
Ein Herstellungsverfahren der SOI-Vorrichtung 800 wird unter
Bezugnahme auf Fig. 53 bis 58 beschrieben.
Durch die gleichen Schritte wie jene, die unter Bezugnahme auf
Fig. 1 bis 8 beschrieben wurden, wird der Grabenisolation
soxidfilm ST21 in einer Oberfläche der SOI-Schicht 3 eines
SOI-Substrates 10 gebildet, die Gateelektroden GT11 und GT12
in den Bereichen MR bzw. PR gebildet und Erstreckungsbereiche
EX11 und EX12 in der SOI-Schicht 3 unter Benutzung der Ga
teelektroden GT11 und GT12 als Masken in Selbstausrichtung ge
bildet, wie in Fig. 53 gezeigt ist. Dann wird ein erster Ni
tridfilm SN8 über der gesamten Oberfläche gebildet, und eine
Resistmaske R21 wird selektiv auf dem ersten Nitridfilm SN8
gebildet, der auf dem Grabenisolationsoxidfilm ST21 vorgesehen
ist. Die Resistmaske R21 wird entsprechend einem Bereich vor
gesehen, in dem der obere Nitridfilm SN81 zu bilden ist.
Bei einem in Fig. 54 gezeigten nächsten Schritt wird der er
ste Nitridfilm SN8 durch anisotropes Ätzen entfernt, und es
wird bewirkt, daß er als erster oberer Nitridfilm SN811 auf
dem Grabenisolationsoxidfilm SD21 verbleibt. Zusätzlich wird
eine erste Seitenwandabstandsschicht SW811 aus einem Nitrid
film auf Seitenoberflächen der Gateelektroden GT11 und GT12
vorgesehen.
Darauf folgend wird der Bereich PR mit einer Resistmaske R22
abgedeckt, und P- oder As-Ionen werden in den Bereich NR im
plantiert zum Bilden eines Source/Drainbereiches SD11 in
Selbstausrichtung. Bei diesem Schritt verbleibt der Erstrec
kungsbereich EX11 unter der ersten Seitenwandabstandsschicht
SW811.
In einem in Fig. 55 gezeigten Schritt wird dann der Bereich
NR mit einer Resistmaske R23 abgedeckt, und B-Ionen werden in
den Bereich PR implantiert zum Bilden eines Sour
ce/Drainbereiches SD12 in Selbstausrichtung. Bei diesem
Schritt verbleibt der Erstreckungsbereich EX12 unter der er
sten Seitenwandabstandsschicht SW811.
In einem in Fig. 56 gezeigten nächsten Schritt wird ein zwei
ter Nitridfilm SN9 über der gesamten Oberfläche gebildet, und
eine Resistmaske R24 wird selektiv auf dem zweiten Nitridfilm
SN9 gebildet, der auf dem Grabenisolationsoxidfilm ST21 vorge
sehen ist. Die Resistmaske R24 wird entsprechend einem Be
reich, in dem der obere Nitridfilm S81 zu bilden ist, vorgese
hen.
Dann wird der zweite Nitridfilm SN9 durch anisotropes Ätzen
entfernt, so daß ein zweiter oberer Nitridfilm SN812 auf dem
ersten oberen Nitridfilm SN811 bleibt. Folglich wird der obere
Zweischichtnitridfilm S81 gebildet. Weiterhin wird eine zweite
Seitenwandabstandsschicht SW812 zum Bedecken der ersten Sei
tenwandabstandsschicht SW811 auf den Seitenoberflächen der Ga
teelektroden GT11 und GT12 gebildet. Somit ist die Zwei
schichtseitenwandabstandsschicht SW81 aufgebaut.
Während die folgenden Schritte grundsätzlich die gleichen wie
jene des unter Fig. 10 und 11 beschriebenen Herstellungs
verfahrens der SOI-Vorrichtung 100 sind, braucht ein Schritt
des Bildens einer Silizidschicht SS1 und Entfernen einer un
reagierten Metallschicht durch ein Einmalätzen auf die gleiche
Weise wie bisher ausgeführt zu werden.
Die Seitenwandabstandsschichten, die auf den Seitenoberflächen
der Gateelektroden GT11 und GT12 vorgesehen sind, können aus
einem Oxidfilm gebildet werden, und der obere Nitridfilm SN81
kann auf dem Grabenisolationsoxidfilm ST21 in einem getrennten
Schritt von dem Schritt des Bildens der Seitenwandabstands
schicht gebildet werden. Folglich kann eine der SOI-Schicht 3
aufgeprägte Spannung gelöst werden, und eine Fluktuation in
der Schwellenspannung eines Transistors kann unterdrückt wer
den.
Obwohl ein spezieller Schritt des Bildens des oberen Nitrid
filmes SN81 notwendig ist, gibt es den Vorteil, daß die Dicke
davon optional eingestellt werden kann.
H-3. Funktion und Wirkung
Bei solch einem Aufbau ist der Bereich, bei dem eine unreagier
te Metallschicht als Metallrest auf dem Grabenisolationsoxid
film ST21 bei der Bildung der Silizidschicht verbleibt, be
schränkt, und es gibt eine niedrigere Wahrscheinlichkeit, daß
der Metallrest vorhanden bleibt und in den Grabenisolation
soxidfilm ST21 durch die Wärmebehandlung bei dem Prozeß dif
fundiert, wodurch er einen unerwünschten Abschnitt, zum Bei
spiel einen PN-Übergangsabschnitt JP erreichen würde.
Weiterhin werden in dem Fall, in dem die unreagierte Metall
schicht als Metallrest auf dem oberen Nitridfilm SN81 ver
bleibt, die meisten Metallatome in dem oberen Nitridfilm SN81
oder an einer Schnittstelle zwischen dem oberen Nitridfilm
SN81 und dem Grabenisolationsoxidfilm ST21 abgeschieden und
diffundieren nicht in den Grabenisolationsoxidfilm ST21,
selbst wenn der Metallrest durch die Wärmebehandlung in dem
Prozeß diffundiert. Als Resultat ist es möglich zu verhindern,
daß ein Silizid in dem PN-Übergangsabschnitt gebildet wird,
und ein Übergangsleckstrom kann verhindert werden.
Bei der in dem oben erwähnten Prozeß gebildeten SOI-
Vorrichtung 800 ist weiter die Zweischichtseitenwandabstands
schicht SW81, die aus einem Nitridfilm gebildet ist, auf den
Seitenoberflächen der Gateelektroden GT11 und GT12 vorgesehen.
Die zweite Seitenwandabstandsschicht SW812, die eine zweite
Schicht wird, wird nach dem Bilden der Source/Drainbereiche
SD11 und SD12 vorgesehen. Daher werden kaum Nachteile für die
Transistoreigenschaften verursacht. Dagegen gibt es eine Wir
kung, daß die Gateoxidfilme GO11 und GO12 daran gehindert wer
den können, aufgrund des unnormalen Wachstums des Silizidfil
mes SS1 in den Source/Drainbereichen SD11 und SD12 brechen.
Das abnormale Wachstum des Silizidfilmes ist ein Phänomen, bei
dem der Silizidfilm SS1 abnormal entlang einer Schnittstelle
mit der SOI-Schicht 3 wächst, die unter der Abstandsschicht
vorgesehen ist, so daß er die Gateoxidfilme GO11 und GO12 wäh
rend einer Silizidreaktion erreicht, wodurch die Isoliereigen
schaften verschlechtert werden.
Als Gegenmaßnahme kann ein Verfahren des Vergrößerns einer
Breite (Dicke) der Abstandsschicht vorgeschlagen werden. Wenn
jedoch die Breite der Abstandsschicht zunimmt, können Nachtei
le für die Eigenschaft des Transistors verursacht werden.
Das Vorangehende wird unter Bezugnahme auf Fig. 57 beschrie
ben. Fig. 57 zeigt einen Aufbau, bei dem die Dicke einer Sei
tenwandabstandsschicht in einer SOI-Vorrichtung vergrößert
ist. Da die Seitenwandabstandsschicht SW dick ist, wird ein
relativ langer Erstreckungsbereich EX in der SOI-Schicht 3 ge
bildet, die unter der Seitenwandabstandsschicht SW vorgesehen
ist.
Der Erstreckungsbereich EX wird in manchen Fällen als LDD-
Bereich bezeichnet, und er wird oft als ein Dotierbereich mit
einer niedrigen Konzentration vorgesehen und weist einen rela
tiv höheren Widerstand als der in dem Source/Drainbereich auf.
Wenn folglich der Erstreckungsbereich EX lang ist, wird ein
parasitärer Widerstand eines MOS-Transistors vergrößert, so
daß Nachteile für die Eigenschaft des Transistors verursacht
werden.
Bei der SOI-Vorrichtung 800 ist jedoch die Breite der Seiten
wandabstandsschicht SW81 groß, so daß Nachteile daran gehin
dert werden können, durch das abnormale Wachstum des Silizid
filmes verursacht werden. Da zusätzlich die Erstreckungsberei
che EX11 und EX12 kurz sind, kann der parasitäre Widerstand
verringert werden. Daher werden die Eigenschaften des Transi
stors nicht verschlechtert.
Während die auf dem SOI-Substrat 10 gebildete SOI-Vorrichtung
800 oben beschrieben wurde, zeigt Fig. 58 eine Massenvorrich
tung 800A, die auf einem Massensiliziumsubstrat 1 gebildet
ist.
Bei der Massenvorrichtung 800A ist ein tieferer Grabenisolati
onsoxidfilm ST22 anstelle des Grabenisolationsoxidfilmes ST21
vorgesehen. Da die anderen Strukturen die gleichen wie jene
der SOI-Vorrichtung 800 sind, wird die wiederholte Beschrei
bung weggelassen.
1. Neunte Ausführungsform
I-1. Aufbau der Vorrichtung
Eine neunte Ausführungsform gemäß der vorliegenden Erfindung
wird unter Bezugnahme auf Fig. 59 und 60 beschrieben.
Fig. 59 ist eine Schnittansicht, die einen Aufbau einer SOI-
Vorrichtung 900 gemäß der neunten Ausführungsform zeigt, und
die gleichen Strukturen wie jene der unter Bezugnahme auf
Fig. 11 beschriebenen SOI-Vorrichtung 100 weisen die gleichen
Bezugszeichen auf, und die wiederholte Beschreibung wird weg
gelassen. Zur Bequemlichkeit sind ein Zwischenschichtisolier
film IZ und ein Kontaktabschnitt CH nicht gezeigt.
Die SOI-Vorrichtung 900 unterscheidet sich von der SOI-
Vorrichtung 100 dadurch, daß ein Bereich NR und ein Bereich PR
durch einen Grabenisolationsoxidfilm ST91 abgegrenzt sind.
Der Grabenisolationsoxidfilm ST92 weist als ein Gettermaterial
eine Mehrzahl von Siliziuminseln SI auf, die darin an Positio
nen entsprechend einer Oberseite eines PN-Übergangsbereiches
JP eines P-Wannenbereiches WR11 und eines N-Wannenbereiches
WR12 in einer SOI-Schicht 3 über die zwei Wannenbereiche vor
gesehen sind.
Es ist bekannt gewesen, daß die Siliziuminsel SI ein Klumpen
von Silizium mit einer maximalen Teilchengröße von ungefähr
0,1 µm ist und in einem vergrabenen Oxidfilm eines SOI-Wafers
vorhanden ist, der durch ein SIMOX-(Trennung durch implantier
ten Sauerstoff)Verfahren gebildet ist. Dieses wird verursacht
durch die Implantation von Sauerstoff-(O)Ionen mit einer hohen
Konzentration in ein Siliziumsubstrat zum Bilden eines vergra
benen Oxidfilmes. Wenn die Siliziuminsel SI in dem vergrabenen
Oxidfilm vorhanden ist, wird Staub bei dem Prozeß zum Herstel
len einer Halbleitervorrichtung verursacht. Daher ist das Vor
handensein der Siliziuminsel SI nicht wünschenswert.
Es wurde jedoch eine positive Benutzung der Siliziuminsel SI
als Getterstelle gedacht.
Genauer, der Grabenisolationsoxidfilm wird allgemein durch ein
allgemeines CVD-Verfahren gebildet. Daher ist die Siliziumin
sel nicht in dem Grabenisolationsoxidfilm vorhanden. Wenn je
doch Si- oder O-Ionen mit einer hohen Konzentration in den
Grabenisolationsoxidfilm implantiert werden, kann die Siliziu
minsel gebildet werden. Wenn die Siliziuminsel gebildet wird,
wird eine Schnittstelle zwischen Si oder SiO2 gebildet. Folg
lich kann die Getterstelle erzielt werden.
E-2. Herstellungsverfahren
Ein Herstellungsverfahren der SOI-Vorrichtung 900 wird unten
unter Bezugnahme auf Fig. 59 beschrieben.
Durch die gleichen Schritte wie jene, die unter Bezugnahme auf
Fig. 1 bis 5 beschrieben wurden, wird zuerst der Grabeniso
lationsoxidfilm ST21 in einer Oberfläche der SOI-Schicht 3 ei
nes in Fig. 59 gezeigten SOI-Substrates 10 gebildet. In Fig.
59 ist nur der Grabenisolationsoxidfilm ST21 als Abschnitt zur
Vereinfachung gezeigt.
Als nächstes wird eine Resistmaske R25, bei der nur eine Ober
seite des Grabenisolationsoxidfilmes ST21 offen ist, auf der
SOI-Schicht 3 gebildet, und Siliziumionen werden in hoher Kon
zentration von oberhalb der Maske R25 implantiert. Ein Dosis
betrag beträgt 1 × 1018/cm2 oder mehr, und die Implantation wird
ausgeführt, so daß der Implantationsbereich eine Konzentration
von 1 × 1022/cm3 oder mehr aufweist.
Dann wird Tempern während 5 Minuten bis 6 Stunden bei einer
Temperatur von 1000 bis 1400°C zum Bilden der Siliziuminsel SI
in dem Grabenisolationsoxidfilm ST21 ausgeführt. Somit wird
der Grabenisolationsoxidfilm ST91 erhalten.
Während die folgenden Schritte grundsätzlich die gleichen wie
jene des unter Bezugnahme auf Fig. 5 bis 11 beschriebenen
Herstellungsverfahrens der SOI-Vorrichtung 100 sind, braucht
ein Schritt des Bildens einer Silizidschicht SS1 und dann Ent
fernen einer nichtreagierten Metallschicht durch Einmalätzen
auf die gleiche Weise wie zuvor ausgeführt zu werden.
Ionen können in die Siliziuminsel SI implantiert werden, und
Tempern kann bei einer Temperatur von 600°C oder mehr zum
Durchführen von Kristallisation ausgeführt werden, so daß die
Getterfähigkeit verstärkt wird.
Zu dieser Zeit können B, P, As und C als auch Si und O als die
zu implantierenden Ionen benutzt werden, und der Dosisbetrag
davon beträgt 1 × 1014/cm2 oder mehr.
Weiter kann die Getterfähigkeit durch die Implantation von B-
oder P-Ionen mit einem Dosisbetrag von 1 × 1014/cm2 oder mehr oh
ne Polykristallisation verstärkt werden,
I-3. Funktion und Wirkung
Mit solch einem Aufbau sammeln sich, selbst wenn die nichtrea
gierte Metallschicht als Metallrest auf dem Grabenisolation
soxidfilm ST91 bei der Bildung der Silizidschicht verbleibt
und in den Grabenisolationsoxidfilm ST91 durch die Wärmebe
handlung in dem Prozeß diffundiert, der Metallrest auf den Si
liziuminseln Si, die über den zwei Wannenbereichen vorgesehen
sind. Folglich ist es möglich zu verhindern, daß der Metall
rest den PN-Übergangsabschnitt JP, den PN-Übergangsabschnitt
in der SOI-Schicht 3 zum Beispiel, den Übergangsabschnitt des
P-Wannenbereiches WR11 und des Source/Drainbereiches SD11 und
den Übergangsabschnitt des N-Wannenbereiches WR12 und des
Source/Drainbereiches SD12 erreicht. Als Resultat kann das Si
lizid daran gehindert werden, in dem PN-Übergangsabschnitt ge
bildet zu werden, und ein Übergangsleckstrom kann verhindert
werden.
Während die auf dem SOI-Substrat 10 gebildete SOI-Vorrichtung
900 oben beschrieben worden ist, zeigt Fig. 61 eine Massen
vorrichtung 900A, die auf einem Massensiliziumsubstrat 1 ge
bildet ist.
Bei der Massenvorrichtung 900A ist ein tieferer Grabenisolati
onsoxidfilm ST22 anstelle des Grabenisolationsoxidfilmes ST21
vorgesehen. Da die anderen Strukturen die gleichen wie jene
der SOI-Vorrichtung 900 sind, wird die wiederholte Beschrei
bung weggelassen.
Beispiel der Anwendung der vorliegenden Erfindung
Während CoSi2 und TiSi2 als Beispiel für die Silizidschicht ge
nommen sind und daß während der Bildung der Silizidschicht
verbleibende Metall als ein Beispiel einer Metallverunreini
gungsquelle bei der ersten bis neunten oben beschriebenen Aus
führungsform genommen worden ist, ist die vorliegende Erfin
dung auch wirksam bei einer Metallverunreinigungsquelle in dem
Prozeß zum Herstellen einer Halbleitervorrichtung, zum Bei
spiel Kupfer in einer Cu-(Kupfer)Verdrahtung, Fe (Eisen), Ni
(Nickel) und Cr (Chrom), die von einer Verdrahtungsätzvorrich
tung und ähnliches ausgegeben werden.
Mit anderen Worten, die vorliegende Erfindung ist wirksam bei
Verunreinigung durch zugehörige Herstellungsgeräte als auch
bei der Verunreinigung durch die Metallmaterialien selbst, und
sie ist besonders wirksam bei einer Vorrichtung, die allgemein
ein Metallmaterial wie ein Metallgate, eine Silizidschicht in
einem Source/Drainbereich oder eine Cu-Verdrahtung und eine
SOI-Vorrichtung benutzt, die eine niedrige Getterfähigkeit hat
und durch sehr kleine Metallverunreinigungen bei der Mikrofa
brikation einer Halbleitervorrichtung stark beeinflußt wird.
Claims (13)
1. Halbleitervorrichtung mit:
einer Halbleiterschicht (3);
einer Mehrzahl von auf der Halbleiterschicht (3) gebildeten Halbleiterelementen (SD11, SD12)
einem in einer Oberfläche der Halbleiterschicht (3) gebildeten Isolationsfilm (ST21, ST22; ST31-ST34, ST41), wobei die Halb leiterelemente (SD11, SD12) elektrisch voneinander durch den Isolationsfilm (ST21, ST22; ST31-ST34, ST41) getrennt sind;
einem PN-Übergangsabschnitt (JP), der durch zwei Halbleiterbe reiche (WR11, WR12) verschiedener Leitungstypen in der Halb leiterschicht (3) gebildet ist, die unter dem Isolationsfilm (ST21, ST22; ST31-ST34, ST41) vorgesehen ist; und
einem Polysiliziumfilm (PS21; PS31-PS34, PS41), der an einer Position gegenüber einer Oberseite des PN-Übergangsbereiches (JP) vorgesehen ist, wobei der Isolationsfilm (ST21, ST22; ST31-ST34, ST41) dazwischen quer über den zwei Halbleiterbe reichen (WR11, WR12) eingefügt ist.
einer Halbleiterschicht (3);
einer Mehrzahl von auf der Halbleiterschicht (3) gebildeten Halbleiterelementen (SD11, SD12)
einem in einer Oberfläche der Halbleiterschicht (3) gebildeten Isolationsfilm (ST21, ST22; ST31-ST34, ST41), wobei die Halb leiterelemente (SD11, SD12) elektrisch voneinander durch den Isolationsfilm (ST21, ST22; ST31-ST34, ST41) getrennt sind;
einem PN-Übergangsabschnitt (JP), der durch zwei Halbleiterbe reiche (WR11, WR12) verschiedener Leitungstypen in der Halb leiterschicht (3) gebildet ist, die unter dem Isolationsfilm (ST21, ST22; ST31-ST34, ST41) vorgesehen ist; und
einem Polysiliziumfilm (PS21; PS31-PS34, PS41), der an einer Position gegenüber einer Oberseite des PN-Übergangsbereiches (JP) vorgesehen ist, wobei der Isolationsfilm (ST21, ST22; ST31-ST34, ST41) dazwischen quer über den zwei Halbleiterbe reichen (WR11, WR12) eingefügt ist.
2. Halbleitervorrichtung nach Anspruch 1, bei der
der Poly siliziumfilm (PS21, PS22) in einem oberen Abschnitt einer Au ßenseite des Isolationsfilmes (ST21, ST22) gebildet ist, und
eine Bildungsbreite des Polysiliziumfilmes so eingestellt ist, daß eine Länge Lg von einer Position in dem Polysiliziumfilm (PS21, PS22) entsprechend einer Position des PN- Übergangsabschnittes JP zu einem Ende des Polysiliziumfilmes (PS21, PS22) und
eine Dicke Tst des Isolationsfilmes (ST21, ST22) eine Glei chung
0,5 Lg < Tst < 20 Lg
erfüllen.
der Poly siliziumfilm (PS21, PS22) in einem oberen Abschnitt einer Au ßenseite des Isolationsfilmes (ST21, ST22) gebildet ist, und
eine Bildungsbreite des Polysiliziumfilmes so eingestellt ist, daß eine Länge Lg von einer Position in dem Polysiliziumfilm (PS21, PS22) entsprechend einer Position des PN- Übergangsabschnittes JP zu einem Ende des Polysiliziumfilmes (PS21, PS22) und
eine Dicke Tst des Isolationsfilmes (ST21, ST22) eine Glei chung
0,5 Lg < Tst < 20 Lg
erfüllen.
3. Halbleitervorrichtung nach Anspruch 1 oder 2,
bei der die Halbleiterelemente einen MOS-Transistor aufweisen
und
eine Dicke des Polysiliziumfilmes gleich jener der eines Gate polysiliziumfilmes ist, der eine Gateelektrode des MOS- Transistors darstellt.
eine Dicke des Polysiliziumfilmes gleich jener der eines Gate polysiliziumfilmes ist, der eine Gateelektrode des MOS- Transistors darstellt.
4. Halbleitervorrichtung nach Anspruch 1 oder 2,
bei der
die Halbleiterelemente einen MOS-Transistor enthalten und
eine Dicke des Polysiliziumfilmes kleiner als jene eines Gate polysiliziumfilmes ist, der eine Gateelektrode des MOS- Transistors darstellt.
die Halbleiterelemente einen MOS-Transistor enthalten und
eine Dicke des Polysiliziumfilmes kleiner als jene eines Gate polysiliziumfilmes ist, der eine Gateelektrode des MOS- Transistors darstellt.
5. Halbleitervorrichtung nach einem der Ansprüche 1 bis 4,
bei der
sich der PN-Übergangsabschnitt (JP) entlang eines Mu sters des Isolationsfilmes (ST21, ST22) erstreckt und der Polysiliziumfilm (PS21, PS22) entlang des PN- Übergangsabschnittes (JP) vorgesehen ist.
sich der PN-Übergangsabschnitt (JP) entlang eines Mu sters des Isolationsfilmes (ST21, ST22) erstreckt und der Polysiliziumfilm (PS21, PS22) entlang des PN- Übergangsabschnittes (JP) vorgesehen ist.
6. Halbleitervorrichtung nach einem der Ansprüche 1 und 3
bis 5,
bei der der Polysiliziumfilm (PS31-PS34, PS41) in dem Isolati
onsfilm (ST31-ST34, ST41) gebildet ist und im wesentlichen ei
ne gleichförmige Dicke über die zwei Halbleiterbereiche (WR11,
WR12) aufweist.
7. Halbleitervorrichtung nach Anspruch 6,
bei der
der Isolationsfilm (ST33) einen oberen Oxidfilm (332) und einen unteren Oxidfilm (331) aufweist, die in einem oberen bzw. unteren Abschnitt des Polysiliziumfilmes (PS33) gebildet sind, und
eine Oxidfilmabstandsschicht (333) zum Bedecken der Sei tenoberfläche des oberen Oxidfilmes (332), des Polysilizium filmes (PS33) und des unteren Oxidfilmes (331) vorgesehen ist.
der Isolationsfilm (ST33) einen oberen Oxidfilm (332) und einen unteren Oxidfilm (331) aufweist, die in einem oberen bzw. unteren Abschnitt des Polysiliziumfilmes (PS33) gebildet sind, und
eine Oxidfilmabstandsschicht (333) zum Bedecken der Sei tenoberfläche des oberen Oxidfilmes (332), des Polysilizium filmes (PS33) und des unteren Oxidfilmes (331) vorgesehen ist.
8. Halbleitervorrichtung nach Anspruch 6,
bei der
der Isolationsfilm (ST34) einen oberen Oxidfilm (332) und einen unteren Oxidfilm (331) aufweist, die in einem oberen bzw. unteren Abschnitt des Polysiliziumfilmes (PS34) vorgese hen sind, und
ein Oxidfilm (343) auf einer Seitenoberfläche des Polysilizi umfilmes (PS34) vorgesehen ist.
der Isolationsfilm (ST34) einen oberen Oxidfilm (332) und einen unteren Oxidfilm (331) aufweist, die in einem oberen bzw. unteren Abschnitt des Polysiliziumfilmes (PS34) vorgese hen sind, und
ein Oxidfilm (343) auf einer Seitenoberfläche des Polysilizi umfilmes (PS34) vorgesehen ist.
9. Halbleitervorrichtung nach einem der Ansprüche 1 bis 8,
bei der der Polysiliziumfilm mit einem vorbestimmten elektri
schen Potential verbunden ist.
10. Halbleitervorrichtung mit:
einer Halbleiterschicht; (3)
einer Mehrzahl von Halbleiterelementen (SD11, SD12), die auf der Halbleiterschicht (3) gebildet sind;
einem Isolationsfilm (SD35), der in einer Oberschicht der Halbleiterschicht (3) vorgesehen ist, wobei die Halbleiterele mente (SD11, SD12) elektrisch voneinander durch den Isolati onsfilm (SD35) isoliert sind; und
einem PN-Übergangsabschnitt (JP), der durch zwei halbleiterbe reiche (WR11, WR12) verschiedener Leitungstypen in der Halb leiterschicht (3) gebildet ist, die unter dem Isolationsfilm (ST35) vorgesehen sind;
wobei der Isolationsfilm (ST35) aufweist:
einen Nitridfilm (SN2), der an einer Position entsprechend ei ner Oberseite des PN-Übergangsabschnittes (JP) vorgesehen ist und eine im wesentlichen gleichförmige Dicke über die zwei Halbleiterbereiche (WR11, WR12) aufweist; und
einen oberen Oxidfilm (332) und einen unteren Oxidfilm (331), die in dem oberen bzw. unteren Abschnitt des Nitridfilmes (SN2) vorgesehen sind.
einer Halbleiterschicht; (3)
einer Mehrzahl von Halbleiterelementen (SD11, SD12), die auf der Halbleiterschicht (3) gebildet sind;
einem Isolationsfilm (SD35), der in einer Oberschicht der Halbleiterschicht (3) vorgesehen ist, wobei die Halbleiterele mente (SD11, SD12) elektrisch voneinander durch den Isolati onsfilm (SD35) isoliert sind; und
einem PN-Übergangsabschnitt (JP), der durch zwei halbleiterbe reiche (WR11, WR12) verschiedener Leitungstypen in der Halb leiterschicht (3) gebildet ist, die unter dem Isolationsfilm (ST35) vorgesehen sind;
wobei der Isolationsfilm (ST35) aufweist:
einen Nitridfilm (SN2), der an einer Position entsprechend ei ner Oberseite des PN-Übergangsabschnittes (JP) vorgesehen ist und eine im wesentlichen gleichförmige Dicke über die zwei Halbleiterbereiche (WR11, WR12) aufweist; und
einen oberen Oxidfilm (332) und einen unteren Oxidfilm (331), die in dem oberen bzw. unteren Abschnitt des Nitridfilmes (SN2) vorgesehen sind.
11. Herstellungsverfahren einer Halbleitervorrichtung mit
einer Siliziumhalbleiterschicht (3);
einer Mehrzahl von Halb leiterelementen (SD11, SD12), die auf der Siliziumhalbleiter schicht (3) gebildet werden; und
einem Isolationsfilm (ST21, ST21), der in einer Oberfläche der Siliziumhalbleiterschicht (3) gebildet wird, wobei die Halb leiterelemente (SD11, SD12) elektrisch voneinander durch den Isolationsfilm (ST21, ST22) isoliert werden;
wobei das Verfahren die Schritte aufweist:
einer Siliziumhalbleiterschicht (3);
einer Mehrzahl von Halb leiterelementen (SD11, SD12), die auf der Siliziumhalbleiter schicht (3) gebildet werden; und
einem Isolationsfilm (ST21, ST21), der in einer Oberfläche der Siliziumhalbleiterschicht (3) gebildet wird, wobei die Halb leiterelemente (SD11, SD12) elektrisch voneinander durch den Isolationsfilm (ST21, ST22) isoliert werden;
wobei das Verfahren die Schritte aufweist:
- a) Bilden der Halbleiterelemente (SD11, SD12) und dann
Bilden einer Metallschicht (ML1) zum Vorsehen einer Silizidschicht (SS1) über einer gesamten Oberfläche; - b) Ausführen einer Wärmebehandlung zum Bewirken, daß die Me tallschicht (ML1) mit der Siliziumhalbleiterschicht (3) rea giert, wodurch eine Silizidschicht (SS1) gebildet wird; und
- c) Entfernen einer nichtreagierten Metallschicht (RM) und ei ner Oberfläche des Isolationsfilmes (ST21, ST22) um eine vor bestimmte Dicke nach der Wärmebehandlung.
12. Herstellungsverfahren einer Halbleitervorrichtung nach
Anspruch 11, bei dem der Schritt (C) die Schritte aufweist:
wobei der Schritt (C-2) den Schritt aufweist:
Benutzen von mindestens Flurwasserstoffsäure als Ätzmittel, wobei die vorbestimmte Dicke 2 bis 50 nm beträgt.
- 1. (c-1) Entfernen der nichtreagierten Metallschicht (RM) durch Naßätzen nach der Wärmebehandlung; und
- 2. (c-2) Ausführen von Trockenätzen zum Entfernen der Oberfläche des Isolationsfilmes (ST21, ST22) um die vorbestimmte Dicke nach dem Schritt (c-1),
wobei der Schritt (C-2) den Schritt aufweist:
Benutzen von mindestens Flurwasserstoffsäure als Ätzmittel, wobei die vorbestimmte Dicke 2 bis 50 nm beträgt.
13. Herstellungsverfahren einer Halbleitervorrichtung nach
Anspruch 12, weiter vor dem Schritt (c-2) mit dem Schritt:
Bilden einer Maske (R21, R22), die mindestens eine Oberseite des Isolationsfilmes (ST21, ST22) mit einer Öffnung versieht, wobei der Schritt (c-2) unter Benutzung der Maske (R21, R22) ausgeführt wird.
Bilden einer Maske (R21, R22), die mindestens eine Oberseite des Isolationsfilmes (ST21, ST22) mit einer Öffnung versieht, wobei der Schritt (c-2) unter Benutzung der Maske (R21, R22) ausgeführt wird.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000354043A JP2002158359A (ja) | 2000-11-21 | 2000-11-21 | 半導体装置およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
DE10155452A1 true DE10155452A1 (de) | 2002-05-29 |
Family
ID=18826703
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE10155452A Ceased DE10155452A1 (de) | 2000-11-21 | 2001-11-12 | Halbleitervorrichtung und Herstellungsverfahren der Halbleitervorrichtung |
Country Status (6)
Country | Link |
---|---|
US (3) | US6646306B2 (de) |
JP (1) | JP2002158359A (de) |
KR (1) | KR100502372B1 (de) |
DE (1) | DE10155452A1 (de) |
FR (1) | FR2818011A1 (de) |
TW (1) | TW512515B (de) |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003243662A (ja) * | 2002-02-14 | 2003-08-29 | Mitsubishi Electric Corp | 半導体装置およびその製造方法、半導体ウェハ |
JP2004342821A (ja) * | 2003-05-15 | 2004-12-02 | Renesas Technology Corp | 半導体装置 |
KR100585111B1 (ko) * | 2003-11-24 | 2006-06-01 | 삼성전자주식회사 | 게르마늄 채널 영역을 가지는 비평면 트랜지스터 및 그제조 방법 |
JP4616565B2 (ja) * | 2004-02-16 | 2011-01-19 | パナソニック株式会社 | 半導体装置およびその製造方法 |
US20050214989A1 (en) * | 2004-03-29 | 2005-09-29 | Honeywell International Inc. | Silicon optoelectronic device |
US7160782B2 (en) * | 2004-06-17 | 2007-01-09 | Texas Instruments Incorporated | Method of manufacture for a trench isolation structure having an implanted buffer layer |
JP2006196646A (ja) * | 2005-01-13 | 2006-07-27 | Renesas Technology Corp | 半導体装置及びその製造方法 |
US7327008B2 (en) * | 2005-01-24 | 2008-02-05 | International Business Machines Corporation | Structure and method for mixed-substrate SIMOX technology |
JP5115943B2 (ja) * | 2005-08-18 | 2013-01-09 | 学校法人明星学苑 | 半導体装置及びその製造方法 |
US7288822B1 (en) * | 2006-04-07 | 2007-10-30 | United Microelectronics Corp. | Semiconductor structure and fabricating method thereof |
CN100466255C (zh) * | 2006-04-18 | 2009-03-04 | 联华电子股份有限公司 | 半导体结构及其制作方法 |
US7855428B2 (en) * | 2008-05-06 | 2010-12-21 | International Business Machines Corporation | Conductive liner at an interface between a shallow trench isolation structure and a buried oxide layer |
KR101000472B1 (ko) * | 2008-05-07 | 2010-12-14 | 주식회사 하이닉스반도체 | Soi 소자 및 그의 제조방법 |
JP5446388B2 (ja) * | 2009-03-31 | 2014-03-19 | サンケン電気株式会社 | 集積化半導体装置の製造方法 |
US8664746B2 (en) * | 2011-09-20 | 2014-03-04 | Stmicroelectronics Pte. Ltd. | Gettering method for dielectrically isolated devices |
JP5392870B2 (ja) * | 2012-03-26 | 2014-01-22 | 学校法人明星学苑 | 半導体装置の製造方法 |
US9852912B1 (en) * | 2016-09-20 | 2017-12-26 | United Microelectronics Corp. | Method of manufacturing semiconductor device for reducing grain size of polysilicon |
Family Cites Families (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4374700A (en) * | 1981-05-29 | 1983-02-22 | Texas Instruments Incorporated | Method of manufacturing silicide contacts for CMOS devices |
US4476482A (en) * | 1981-05-29 | 1984-10-09 | Texas Instruments Incorporated | Silicide contacts for CMOS devices |
US4422885A (en) * | 1981-12-18 | 1983-12-27 | Ncr Corporation | Polysilicon-doped-first CMOS process |
US4498223A (en) * | 1982-04-23 | 1985-02-12 | Gte Laboratories Incorporated | Method of fabrication of monolithic integrated circuit structure |
FR2562327B1 (fr) * | 1984-03-30 | 1986-06-20 | Commissariat Energie Atomique | Procede pour interconnecter les zones actives et/ou les grilles des circuits integres cmos |
US4786611A (en) * | 1987-10-19 | 1988-11-22 | Motorola, Inc. | Adjusting threshold voltages by diffusion through refractory metal silicides |
JPH02159035A (ja) | 1988-12-12 | 1990-06-19 | Nec Yamagata Ltd | 集積回路装置 |
JPH02172253A (ja) * | 1988-12-24 | 1990-07-03 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
US5294822A (en) * | 1989-07-10 | 1994-03-15 | Texas Instruments Incorporated | Polycide local interconnect method and structure |
JPH03141645A (ja) * | 1989-07-10 | 1991-06-17 | Texas Instr Inc <Ti> | ポリサイドによる局所的相互接続方法とその方法により製造された半導体素子 |
KR930000197B1 (ko) * | 1990-03-06 | 1993-01-11 | 현대전자산업 주식회사 | 필드산화막 형성방법 |
US5079182A (en) * | 1990-04-02 | 1992-01-07 | National Semiconductor Corporation | Bicmos device having self-aligned well tap and method of fabrication |
US5223456A (en) * | 1990-05-02 | 1993-06-29 | Quality Semiconductor Inc. | High density local interconnect in an integrated circit using metal silicide |
JP3184348B2 (ja) | 1992-12-28 | 2001-07-09 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
CN1049070C (zh) * | 1994-06-08 | 2000-02-02 | 现代电子产业株式会社 | 半导体器件及其制造方法 |
KR960002744A (ko) * | 1994-06-27 | 1996-01-26 | 김주용 | 반도체 소자의 소자분리막 형성방법 |
JPH08288379A (ja) * | 1995-02-17 | 1996-11-01 | Nippon Steel Corp | 半導体装置及びその製造方法 |
JPH0923005A (ja) * | 1995-07-06 | 1997-01-21 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
DE19526568C1 (de) * | 1995-07-20 | 1997-01-30 | Siemens Ag | Integrierter Schaltkreis mit CMOS-Schaltung und Verfahren zur Herstellung von isolierten, aktiven Bereichen einer CMOS-Schaltung |
JPH09275134A (ja) | 1996-04-02 | 1997-10-21 | Fuji Electric Co Ltd | 誘電体分離型半導体装置の製造方法 |
US6121661A (en) * | 1996-12-11 | 2000-09-19 | International Business Machines Corporation | Silicon-on-insulator structure for electrostatic discharge protection and improved heat dissipation |
KR100431311B1 (ko) * | 1996-12-30 | 2004-07-30 | 주식회사 하이닉스반도체 | 반도체소자의제조방법 |
JP3807836B2 (ja) * | 1997-11-28 | 2006-08-09 | 株式会社ルネサステクノロジ | 半導体装置および半導体装置の製造方法 |
JP4698793B2 (ja) * | 2000-04-03 | 2011-06-08 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
-
2000
- 2000-11-21 JP JP2000354043A patent/JP2002158359A/ja active Pending
-
2001
- 2001-11-01 US US09/985,020 patent/US6646306B2/en not_active Expired - Fee Related
- 2001-11-02 KR KR10-2001-0068129A patent/KR100502372B1/ko not_active IP Right Cessation
- 2001-11-08 TW TW090127744A patent/TW512515B/zh not_active IP Right Cessation
- 2001-11-12 DE DE10155452A patent/DE10155452A1/de not_active Ceased
- 2001-11-15 FR FR0114779A patent/FR2818011A1/fr active Pending
-
2003
- 2003-09-09 US US10/657,068 patent/US6914307B2/en not_active Expired - Fee Related
-
2005
- 2005-05-24 US US11/135,522 patent/US20050212056A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
TW512515B (en) | 2002-12-01 |
KR20020039605A (ko) | 2002-05-27 |
US20050212056A1 (en) | 2005-09-29 |
US20020060320A1 (en) | 2002-05-23 |
KR100502372B1 (ko) | 2005-07-22 |
US6914307B2 (en) | 2005-07-05 |
US20040046216A1 (en) | 2004-03-11 |
FR2818011A1 (fr) | 2002-06-14 |
US6646306B2 (en) | 2003-11-11 |
JP2002158359A (ja) | 2002-05-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE19633914C1 (de) | Halbleitereinrichtung mit einem Dünnfilmtransistor und Herstellungsverfahren derselben | |
DE4110645C2 (de) | Verfahren zur Herstellung einer Halbleitereinrichtung | |
DE10339920B4 (de) | Verfahren zum Herstellen eines integrierten Schaltungs-Feldeffekttransistors | |
DE60019913T2 (de) | Halbleiterbauelement und Herstellungsverfahren | |
DE10323013B4 (de) | Verfahren zur Herstellung eines Halbleiterbauelementes mit PMOS- und NMOS-Transistor | |
DE112012004824B4 (de) | Verfahren und Struktur zum Bilden von ETSOI-Kondensatoren, -Dioden, -Widerständen und -Back-Gate-Kontakten | |
DE69111963T2 (de) | Dünnfilm-Transistor und Verfahren zur Herstellung. | |
DE102005057073B4 (de) | Herstellungsverfahren zur Verbesserung der mechanischen Spannungsübertragung in Kanalgebieten von NMOS- und PMOS-Transistoren und entsprechendes Halbleiterbauelement | |
DE10155452A1 (de) | Halbleitervorrichtung und Herstellungsverfahren der Halbleitervorrichtung | |
DE10259745A1 (de) | Halbleitervorrichtung und Verfahren zur Herstellung derselben | |
DE602004006782T2 (de) | Verfahren zur herstellung eines verformten finfet-kanals | |
DE69634764T2 (de) | Halbleiteranordnung und Verfahren zu ihrer Herstellung | |
DE69531282T2 (de) | Isolierung durch aktive Transistoren mit geerdeten Torelektroden | |
DE10059620A1 (de) | Halbleitervorrichtung,Verfahren zum Herstellen derselben und Verfahren zum Anordnen eines Dummybereiches | |
DE19819438A1 (de) | Verfahren zum Herstellen einer Halbleitervorrichtung | |
DE4300986C2 (de) | Halbleitervorrichtung zur Elementisolierung und Herstellungsverfahren derselben | |
DE10141948A1 (de) | Halbleiterspeichervorrichtung und Hersttelungsverfahren dafür | |
DE10141916A1 (de) | MOS-Halbleitervorrichtung und Verfahren zum Herstellen derselben | |
DE19912220A1 (de) | Verfahren zur Herstellung eines Halbleiterspeicherbauelements mit hoher Dichte | |
DE69936487T2 (de) | SOI-Halbleiteranordnung und Verfahren zur Herstellung | |
DE102008063403A1 (de) | SOI-Bauelement mit einem vergrabenen isolierenden Material mit erhöhter Ätzwiderstandsfähigkeit | |
DE10154835A1 (de) | Verfahren zur Herstellung einer Halbleitervorrichtung | |
DE19524027C2 (de) | Halbleitervorrichtung und zugeordnetes Herstellungsverfahren | |
DE19611959A1 (de) | Komplementär-MOS-Feldeffekttransistor und Herstellungsverfahren für denselben | |
DE19615692C2 (de) | Halbleitervorrichtung und Herstellungsverfahren einer Halbleitereinrichtung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8131 | Rejection |