FR2676864A1 - Procede de fabrication de transistor mos a recouvrement grille-drain et structure correspondante. - Google Patents

Procede de fabrication de transistor mos a recouvrement grille-drain et structure correspondante. Download PDF

Info

Publication number
FR2676864A1
FR2676864A1 FR9109790A FR9109790A FR2676864A1 FR 2676864 A1 FR2676864 A1 FR 2676864A1 FR 9109790 A FR9109790 A FR 9109790A FR 9109790 A FR9109790 A FR 9109790A FR 2676864 A1 FR2676864 A1 FR 2676864A1
Authority
FR
France
Prior art keywords
layer
grid
gate
insulation layer
mos transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR9109790A
Other languages
English (en)
Other versions
FR2676864B1 (fr
Inventor
Choi Young-Seck
Won Tae-Young
Yu Kwang-Dong
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of FR2676864A1 publication Critical patent/FR2676864A1/fr
Application granted granted Critical
Publication of FR2676864B1 publication Critical patent/FR2676864B1/fr
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7836—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with a significant overlap between the lightly doped extension and the gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4983—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET with a lateral structure, e.g. a Polysilicon gate with a lateral doping variation or with a lateral composition variation or characterised by the sidewalls being composed of conductive, resistive or dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

Procédé de fabrication d'un transistor MOS à recouvrement grille-drain dans lequel la capacité grille-drain est réduite et structure correspondante. Une couche d'oxyde de recouvrement est formée sur un substrat (15) ayant une première couche conductrice (23) d'un premier dessin formée sur une première couche d'oxyde de grille (17), un processus de gravure en retrait est exécuté jusqu'à ce que la partie de surface et des parties supérieures prédéterminées des deux parois latérales de la première couche conductrice (23) soit mises à nu. Ce dont il résulte que, des secondes couches conductrices (33) d'un second dessin sont formées et qu'une seconde couche d'oxyde de grille (43) plus épaisse que la première couche d'oxyde de grille (17) est formée.

Description

PROCEDE DE FABRICATION DE TRANSISTOR MOS A RECOUVREMENT
GRILLE-DRAIN ET STRUCTURE CORRESPONDANTE
La présente invention se rapporte à un dispositif à semiconducteurs, et particulièrement à un procédé de fabrication d'un transistor à semiconducteur à grille isolées par oxyde métallique (MOS) à recouvrement grille-drain et à une structure correspondante.
Des structures de drain légèrement dopées (LDD) avec recouvrement complet entre une région de diffusion à faible concentration et une grille correspondante telles qu'une structure de drain légèrement dopée en T inversé (ITLDD) et une structure de drain à recouvrement de grille (GOLD) ont été proposées comme des moyens pour améliorer la fiabilité des porteurs à mobilité élevée et la performance des MOS submicroniques.
Les structures ITLDD et GOLD sont divulguées dans
International Electron Device Meeting (IEDM) Tech. Dig., 1989 pages 769 à 772, IEDM Tech. Dig., 1986, pages 742 à 745, IEDM tech. Dig., 1987, pages 38 à 41, et IEDM Tech.
Dig., 1989, pages 617 à 620.
La figure 1 est une vue en coupe transversale d'un transistor MOS classique de structure ITLDD. Des régions de diffusion 6 d'un second type de conductivité sont isolées l'une de l'autre par la région de canal qui est formée dans un substrat semiconducteur 1 d'un premier type de conductivité, et une couche d'isolation 7 est formée sur la surface du substrat 1. Une grille en forme de T inversé 9 est disposée au dessus de la région de canal et de la région de diffusion adjacente à la région de canal, et des régions séparatrices de couche d'isolation 11 sont formées sur les parois latérales externes de la grille 9. Dans ce cas, les régions de diffusion 6 comprennent des régions 3 de faible concentration et des régions 5 de concentration élevée, et la grille 9 et les régions de faible concentration 3 se chevauchent.
Par une structure telle que présentée ci-dessus, un effet d'amélioration de la caractéristique de courant et de réduction du champ électrique entre la couche d'isolation et le substrat de silicium peut être obtenu. Cependant, il se trouve un problème dans le fait que la capacité de chevauchement grille-drain Cgdo augmente par le fait du chevauchement grille-drain de sorte que la transmission est retardée.
C'est par conséquent un objectif de la présente invention que de créer une structure de transistor MOS dans laquelle la capacité grille-drain soit minimisée et un procédé de fabrication pour ce faire.
Selon un aspect de la présente invention, un transistor MOS de l'invention possède une couche d'isolation plus épaisse formée dans la région où une grille et un drain se chevauchent, en formant une couche d'isolation d'oxyde au dessus d'un substrat après formation d'une couche conductrice d'un premier dessin sur le substrat.
Les caractéristiques et avantages de l'invention ressortiront d'ailleurs de la description qui va suivre à titre d'exemple en référence aux dessins annexés, sur lesquels
la figure 1 est une vue en coupe transversale d'une structure de transistor MOS classique;
la figure 2 est une vue en coupe transversale d'une structure de transistor MOS selon la présente invention; et
les figures 3A à 3F représentent le procédé de fabrication du transistor MOS selon la présente invention.
En se reportant à la figure 2, des régions de diffusion 41 du second type de conductivité sont isolées l'une de l'autre par la région de canal formée dans un substrat semiconducteur 15 d'un premier type de conductivité, comprenant des régions 25 à faible concentration et des régions 39 à forte concentration, et une première couche isolante 17 d'une première épaisseur est formée sur la surface du substrat. Une première couche conductrice 23 d'un premier dessin est formée sur la première couche d'isolation de grille 17, elle comprend une couche à conductivité plus faible 19 faite de silicium polycrystallin et une couche à conductivité plus élevée 21 faite d'un siliciure de métal genre réfractaire.Des secondes couches conductrices 33 d'un second dessin sont isolées des parties inférieures des parois latérales externes de la première couche conductrice 23 au moyen de couches dtisolation de grille 27b d'une seconde épaisseur, et sont donc isolées du substrat 15 de la valeur d'une troisième épaisseur qui est égale à la somme de la première épaisseur de la première couche d'isolation de grille 17 et de la seconde épaisseur des couches d'isolation de grille 27b, qui est reliée aux parties supérieures des parois latérales externes de la première couche conductrice 23. La première couche conductrice 23 ci-dessus et les secondes couches conductrices 33 correspondent à la grille 35. Ici, des régions séparatrices de couche d'isolation 37 sont formées sur les deux parois latérales externes de la grille 35.
Comme cela est montré à la figure 2, des secondes couches d'isolation de grille 43 qui sont constituées de la première couche d'isolation de grille 17 et des couches d'isolation de grille 27b, dans la région où la grille et un drain se chevauchent, sont plus épaisses que la couche d'isolation de grille formée sur la région de canal. Une telle structure est appelée une structure LDD à recouvrement de grille sur double couche d'oxyde (GOTO).
A la figure 3A, une première couche d'oxyde de grille 17 d'environ 15 nm à 20 nm d'épaisseur est formée sur la surface d'un substrat semiconducteur de type p 15, et ensuite la couche conductrice 23 d'un premier dessin est formée sur la première couche d'oxyde de grille 17. Dans ce cas, la couche conductrice 23 est formée par empilement d'une couche de siliciure de tungstène 21 d'environ 150 nm d'epaisseur sur une première couche de silicium polycrystallin 19 d'environ 250 nm d'épaisseur, afin d'améliorer la caractéristique électrique. Puis, les régions de source et de drain à faible concentration 25 sont formées par implantation d'impuretés de type n à partir de la partie supérieure du substrat 15. Dans ce cas, la couche conductrice 23 d'un premier dessin sert de masque.
A la figure 3B, une mince couche d'oxyde de recouvrement 27a d'environ 15 nm à 20 nm d'épaisseur est formée par oxydation thermique sur les surfaces de la couche conductrice 23 et de la première couche d'oxyde de grille 17, et ensuite, la première couche d'oxyde de grille 17 est recouverte d'un "photorésist" 28.
A la figure 3C, le photorésist 28 est gravé jusqu'à une épaisseur prédéterminée par un processus de gravure en retrait, jusqu'à ce que la couche d'oxyde de recouvrement 27a formée sur la surface et sur la partie supérieure des parois latérales de la première couche conductrice 23 soit mise à nu.
A la figure 3D, la couche d'oxyde de recouvrement mise à nu 27a est retirée par gravure humide ou sèche et ensuite le photorésist 28 restant sur le substrat 15 est retiré.
Par le processus ci-dessus, les secondes couches d'oxyde de grille 43 de 22 nm à 30 nm d'épaisseur sont formées sur la surface des régions de source et de drain à faible concentration 25 par la formation des couches d'oxyde de recouvrement 27b sur la première couche d'oxyde de grille 17.
Le photorésist 28 et la couche d'oxyde de recouvrement 27a sont gravées successivement aux figures 3C et 3D, mais le photorésist 28 et la couche d'oxyde de recouvrement 27a peuvent être gravés simultanément dans un autre mode de réalisation de la présente invention. C'est-à-dire, qu'un processus de gravure en retrait est exécuté à la condition que la vitesse de gravure de la couche d'oxyde de recouvrement soit plus élevée que celle du photorésist en utilisant du tétrafluorure de carbone CF4 ou de l1oxygène 02, pour retirer simultanément par ce moyen la couche d'oxyde de recouvrement formée sur la surface et sur les parois latérales de la couche de siliciure de tungstène 21.
En outre, seule la couche d'oxyde de recouvrement formée sur les parois latérales de la première couche de silicium polycrystallin 19 est laissée en place dans le mode de réalisation décrit ci-dessus, mais la hauteur de la couche d'oxyde de recouvrement demeurant sur les parois latérales de la couche conductrice du premier dessin peut être modifiée dans un autre mode de réalisation de la présente invention.
A la figure 3E, une seconde couche de silicium polycrystallin 29 de 50 nm à 200 nm d'épaisseur et une couche d'oxyde à basse température 31 de 100 nm à 200 nm d'épaisseur sont formées sur la première couche conductrice 23 et sur les secondes couches d'oxyde de grille 43.
Ensuite, à la figure 3F, un processus de gravure ionique réactive (RIE) est effectué jusqu'à ce que la surface de la couche de siliciure de tungstène 21 soit mise à nu. Puis les régions séparatrices d'oxyde à basse température 37 sont formées sur les deux parois latérales extérieures de la seconde couche de silicium polycrystallin 29, là où les parois latérales s'étendent vers le haut.
Dans ce cas, la couche d'oxyde à basse température 31 et la seconde couche de silicium polycrystallin 29 exceptée là où elle se trouve au dessous ou à l'intérieur des régions séparatrices d'oxyde à basse température 37 sont retirées, pour former par ce moyen les secondes couches conductrices 33. Ensuite, les régions de source et de drain à haute concentration 39 sont formées, par implantation d'impuretés de type n dans le substrat 15, en utilisant la grille 35 formée des couches conductrices du premier et du second dessins 23, 33 comme masque.
La capacité C de la région dans laquelle la grille et A le drain se recouvrent peut être exprimée par C = e d
d dans laquelle E est une constante diélectrique, A représente la surface de recouvrement de la grille et du drain, et d représente l'épaisseur de la couche d'isolation dans la région où la grille et le drain se chevauchent.
Comme cela est indiqué par la formule ci-dessus, la capacité C est proportionnelle à la superficie A, et inversement proportionnelle à l'épaisseur d. Si l'épaisseur des couches d'isolation dans les régions où la grille et le drain se chevauchent est exprimée respectivement par dl dans la réalisation classique et par d2 dans la présente invention, l'épaisseur d2 est beaucoup plus grande que l'épaisseur dl, dans la même superficie A. Par conséquent, le transistor selon la présente invention possède une capacité grandement réduite.
Comme cela a été mentionné précédemment, la présente invention ayant la structure d'un transistor MOS à recouvrement grille-drain forme la seconde couche d'oxyde de grille plus épaisse que la première couche d'oxyde de grille, sur la surface de la région de source et de drain, par l'exécution du processus qui forme la première couche d'oxyde de grille sur la surface du substrat, et forme la couche conductrice du premier dessin sur la couche d'oxyde de recouvrement, et le processus qui effectue la gravure en retrait jusqu'à ce que la surface et la partie supérieure des parois latérales de la couche conductrice du premier dessin soit mises à nu et recouvre la seconde couche de silicium polycrystallin par dessus cela.
Par conséquent, la présente invention a pour effet de réduire la capacité grille-drain produite par le recouvrement de la grille et du drain. La présente invention a également pour effet d'améliorer la caractéristique de fonctionnement de l'élément en minimisant le retard de transmission du transistor MOS.
Particulièrement, la présente invention présente l'avantage de proposer un processus de fabrication aisé en formant une seconde couche d'oxyde de grille sans utiliser un masque supplémentaire.
Bien que l'invention ait été particulièrement montrée et décrite en se référant à un mode de réalisation préféré de celle-ci, il sera compris aisément par les personnes expérimentées dans cette technique que des modifications dans la forme et dans des détails peuvent être effectuées sans sortir de l'esprit et du domaine de l'invention.

Claims (15)

REVENDICATIONS
1. Transistor MOS (semiconducteur à grille isolée par oxyde métallique) à recouvrement grille-drain, caractérisé en ce qu'il comprend
un substrat semiconducteur (15) d'un premier type de conductivité;
une première et une seconde régions de diffusion (41) d'un second type de conductivité, chacune possédant une première et une seconde régions dopées avec des concentrations différentes (25, 39), lesdites régions de diffusion (41) étant isolées l'une de l'autre par une région de canal formée dans ledit substrat (15); et
une grille (35) comportant une première couche conductrice (23) d'un premier dessin formée sur une première couche d'isolation de grille (17) formée sur la surface de ladite région de canal, et des secondes couches conductrices (33) d'un second dessin chacune isolée dudit substrat (15) par des secondes couches d'isolation de grille (43) et reliées aux parties supérieures des parois latérales externes de ladite première couche conductrice (23), lesdites secondes couches d'isolation de grille (43) étant formées au dessus desdites régions de diffusion (41).
2. Transistor MOS à recouvrement grille-drain selon la revendication 1, caractérisé en ce que lesdites secondes couches d'isolation de grille (43) sont plus épaisses que ladite première couche d'isolation de grille (17).
3. Transistor MOS à recouvrement grille-drain selon la revendication 2, caractérisé en ce que lesdites secondes couches conductrices (33) sont isolées par une épaisseur prédéterminée des deux parois latérales de ladite première couche conductrice (23), dans seulement les parties inférieures de celle-ci.
4. Transistor MOS à recouvrement grille-drain selon la revendication 1, caractérisé en ce que ladite première couche conductrice (23) est une couche unique de silicium polycrystallin, ou une couche formée par empilement d'une couche de siliciure d'un métal réfractaire (21) sur une couche de silicium polycrystallin (19).
5. Transistor MOS à recouvrement grille-drain selon la revendication 1, caractérisé en ce que ladite seconde couche conductrice (33) est faite d'une couche de silicium polycrystallin.
6. Transistor MOS à recouvrement grille-drain selon la revendication 1, caractérisé en ce que lesdites première et seconde couches d'isolation de grille (17, 43) sont des couches d'oxyde.
7. Procédé de fabrication d'un transistor MOS à recouvrement grille-drain comportant un substrat semiconducteur (15) d'un premier type de conductivité, des régions de diffusion (41) d'un second type de conductivité isolées l'une de l'autre par une région de canal formée dans ledit substrat (15), et une première couche conductrice (23) d'un premier dessin formé sur une première couche d'isolation de grille (17) formée sur la surface de ladite région de canal, ledit procédé comprenant les étapes de
(a) formation dtune couche d'isolation (27a) sur ledit substrat (15) et formation d'un agent photorésistant (28) sur celle-ci;;
(b) exécution d'un processus de gravure en retrait de manière à graver ladite couche d'isolation (27a) sur la partie de surface et les parties supérieures des deux parois latérales de ladite première couche conductrice (23) du premier dessin;
(c) formation d'une couche conductrice (29) et d'une nouvelle couche d'isolation (31) sur le substrat; et
(d) exécution d'un processus de gravure en retrait jusqu'à ce que la surface de ladite première couche conductrice (23) du premier dessin soit mise à nu, de manière à former des secondes régions de séparation d'oxyde (37) sur les deux parois latérales externes de ladite seconde couche conductrice (33), et enlèvement de ladite seconde couche d'oxyde et de ladite nouvelle couche (31) d'isolation excepté là où elle se trouve au dessous ou a l'intérieur desdites secondes régions de séparation d'oxyde (37), pour former par ce moyen des secondes couches conductrices (33) avec un second dessin disposées sur une seconde couche d'isolation de grille (43).
8. Procédé selon la revendication 7, caractérisé en ce que ladite seconde couche d'isolation de grille (43) est formée par empilement de ladite couche d'isolation (27a) sur ladite première couche d'isolation de grille (17).
9. Procédé selon la revendication 8, caractérisé en ce que ladite seconde couche d'isolation de grille (43) est de 22 nm à 30 nm d'épaisseur.
10. Procédé selon la revendication 7, caractérisé en ce que ladite couche d'isolation (27a) est une couche d'oxyde.
11. Procédé selon la revendication 7, caractérisé en ce que ladite étape (b) comprend les étapes de
(e) exécution dudit processus de gravure en retrait pour retirer ledit photorésist (28) sur une épaisseur prédéterminée;
(f) enlèvement de ladite couche d'isolation (27a) mise à nu pendant ladite étape (e); et
(g) enlèvement du photorésist restant à l'issue de ladite étape (e).
12. Procédé selon la revendication 7, caractérisé en ce que la vitesse de gravure de ladite couche d'isolation (27a) est plus grande que celle du photorésist (28) pendant le processus de gravure en retrait de ladite étape (b).
13. Procédé selon la revendication 7, caractérisé en ce que ladite couche conductrice (29) formée pendant ladite étape (c) est une couche de silicium polycrystallin.
14. Procédé selon la revendication 7, caractérisé en ce que ladite nouvelle couche d'isolation (31) est une couche d'oxyde.
15. Procédé selon la revendication 7, caractérisé en ce que ladite première couche conductrice (23) du premier dessin est une couche unique de silicium polycrystallin, ou bien une couche formée par l'empilement d'une couche de siliciure de métal réfractaire (21) sur une couche de silicium polycrystallin (19).
FR9109790A 1991-05-23 1991-08-01 Procede de fabrication de transistor mos a recouvrement grille-drain et structure correspondante. Expired - Lifetime FR2676864B1 (fr)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019910008363A KR940005293B1 (ko) 1991-05-23 1991-05-23 게이트와 드레인이 중첩된 모오스 트랜지스터의 제조방법 및 그 구조

Publications (2)

Publication Number Publication Date
FR2676864A1 true FR2676864A1 (fr) 1992-11-27
FR2676864B1 FR2676864B1 (fr) 1998-08-14

Family

ID=19314806

Family Applications (1)

Application Number Title Priority Date Filing Date
FR9109790A Expired - Lifetime FR2676864B1 (fr) 1991-05-23 1991-08-01 Procede de fabrication de transistor mos a recouvrement grille-drain et structure correspondante.

Country Status (6)

Country Link
US (2) US5256586A (fr)
JP (1) JP2662325B2 (fr)
KR (1) KR940005293B1 (fr)
DE (1) DE4127967C2 (fr)
FR (1) FR2676864B1 (fr)
GB (1) GB2256088B (fr)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW203148B (fr) * 1991-03-27 1993-04-01 American Telephone & Telegraph
US5401994A (en) * 1991-05-21 1995-03-28 Sharp Kabushiki Kaisha Semiconductor device with a non-uniformly doped channel
JP2739018B2 (ja) * 1992-10-21 1998-04-08 三菱電機株式会社 誘電体分離半導体装置及びその製造方法
JP3039200B2 (ja) * 1993-06-07 2000-05-08 日本電気株式会社 Ｍｏｓトランジスタおよびその製造方法
US5371396A (en) * 1993-07-02 1994-12-06 Thunderbird Technologies, Inc. Field effect transistor having polycrystalline silicon gate junction
US5397722A (en) * 1994-03-15 1995-03-14 National Semiconductor Corporation Process for making self-aligned source/drain polysilicon or polysilicide contacts in field effect transistors
US5451532A (en) * 1994-03-15 1995-09-19 National Semiconductor Corp. Process for making self-aligned polysilicon base contact in a bipolar junction transistor
JP3072754B2 (ja) * 1994-10-18 2000-08-07 シャープ株式会社 半導体装置の製造方法
US5543643A (en) * 1995-07-13 1996-08-06 Lsi Logic Corporation Combined JFET and MOS transistor device, circuit
US5714413A (en) * 1995-12-11 1998-02-03 Intel Corporation Method of making a transistor having a deposited dual-layer spacer structure
US5817561A (en) * 1996-09-30 1998-10-06 Motorola, Inc. Insulated gate semiconductor device and method of manufacture
US5879999A (en) * 1996-09-30 1999-03-09 Motorola, Inc. Method of manufacturing an insulated gate semiconductor device having a spacer extension
JP3762002B2 (ja) * 1996-11-29 2006-03-29 株式会社東芝 薄膜トランジスタ、及び液晶表示装置
DE69841435D1 (de) 1997-07-11 2010-02-25 Infineon Technologies Ag Ein herstellungsverfahren für hochfrequenz-ic-komponenten
TW387151B (en) * 1998-02-07 2000-04-11 United Microelectronics Corp Field effect transistor structure of integrated circuit and the manufacturing method thereof
TW363272B (en) * 1998-04-20 1999-07-01 United Microelectronics Corp Manufacturing method of capacitors used for memory cells of DRAM
US6236086B1 (en) * 1998-04-20 2001-05-22 Macronix International Co., Ltd. ESD protection with buried diffusion
US6200843B1 (en) 1998-09-24 2001-03-13 International Business Machines Corporation High-voltage, high performance FETs
US6124172A (en) * 1998-09-30 2000-09-26 Advanced Micro Devices, Inc. Method of making a semiconductor device having source/drain structures with self-aligned heavily-doped and lightly-doped regions
US6097070A (en) * 1999-02-16 2000-08-01 International Business Machines Corporation MOSFET structure and process for low gate induced drain leakage (GILD)
US6492695B2 (en) 1999-02-16 2002-12-10 Koninklijke Philips Electronics N.V. Semiconductor arrangement with transistor gate insulator
US6274446B1 (en) 1999-09-28 2001-08-14 International Business Machines Corporation Method for fabricating abrupt source/drain extensions with controllable gate electrode overlap
DE10056873B4 (de) * 2000-11-16 2010-06-17 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Herstellung einer Gateelektrode eines Feldeffekttransistors mit verringertem Gatewiderstand
US6888198B1 (en) * 2001-06-04 2005-05-03 Advanced Micro Devices, Inc. Straddled gate FDSOI device
US6533692B1 (en) * 2001-10-19 2003-03-18 New Venture Gear, Inc. Drivetrain with hybrid transfer case
US6727534B1 (en) * 2001-12-20 2004-04-27 Advanced Micro Devices, Inc. Electrically programmed MOS transistor source/drain series resistance
US6909145B2 (en) * 2002-09-23 2005-06-21 International Business Machines Corporation Metal spacer gate for CMOS FET
US6841826B2 (en) * 2003-01-15 2005-01-11 International Business Machines Corporation Low-GIDL MOSFET structure and method for fabrication
US7968932B2 (en) 2005-12-26 2011-06-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9608066B1 (en) * 2015-09-29 2017-03-28 International Business Machines Corporation High-K spacer for extension-free CMOS devices with high mobility channel materials
US10079290B2 (en) 2016-12-30 2018-09-18 United Microelectronics Corp. Semiconductor device having asymmetric spacer structures

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3339128A (en) * 1964-07-31 1967-08-29 Rca Corp Insulated offset gate field effect transistor
JPS56130973A (en) * 1980-03-17 1981-10-14 Fujitsu Ltd Manufacture of semiconductor device
JPS61231763A (ja) * 1985-04-08 1986-10-16 Toshiba Corp 半導体装置およびその製造方法
EP0426251A1 (fr) * 1989-11-03 1991-05-08 Koninklijke Philips Electronics N.V. Procédé pour fabriquer un dispositif à transistors MIS ayant une électrode de grille en forme de "T" inversé

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1431199A (en) * 1972-05-13 1976-04-07 Sony Corp Variable impedance circuits
US3999210A (en) * 1972-08-28 1976-12-21 Sony Corporation FET having a linear impedance characteristic over a wide range of frequency
JPS4951879A (fr) * 1972-09-20 1974-05-20
CH560463A5 (fr) * 1972-09-26 1975-03-27 Siemens Ag
JPS5513426B2 (fr) * 1974-06-18 1980-04-09
US4329706A (en) * 1979-03-01 1982-05-11 International Business Machines Corporation Doped polysilicon silicide semiconductor integrated circuit interconnections
JPS56169369A (en) * 1980-05-30 1981-12-26 Sharp Corp High withstand voltage mos field effect semiconductor device
DE3318213A1 (de) * 1983-05-19 1984-11-22 Deutsche Itt Industries Gmbh, 7800 Freiburg Verfahren zum herstellen eines integrierten isolierschicht-feldeffekttransistors mit zur gateelektrode selbstausgerichteten kontakten
JPS6132576A (ja) * 1984-07-25 1986-02-15 Hitachi Ltd 半導体装置
JPS6425479A (en) * 1987-07-21 1989-01-27 Matsushita Electric Ind Co Ltd Manufacture of mos type semiconductor device
JPS6425475A (en) * 1987-07-21 1989-01-27 Matsushita Electric Ind Co Ltd Mos type semiconductor device
US4868617A (en) * 1988-04-25 1989-09-19 Elite Semiconductor & Sytems International, Inc. Gate controllable lightly doped drain mosfet devices
US5146291A (en) * 1988-08-31 1992-09-08 Mitsubishi Denki Kabushiki Kaisha MIS device having lightly doped drain structure
JPH02207535A (ja) * 1989-02-08 1990-08-17 Hitachi Ltd 半導体装置
US5013675A (en) * 1989-05-23 1991-05-07 Advanced Micro Devices, Inc. Method of forming and removing polysilicon lightly doped drain spacers
US5024959A (en) * 1989-09-25 1991-06-18 Motorola, Inc. CMOS process using doped glass layer
JPH03120835A (ja) * 1989-10-04 1991-05-23 Nec Corp 絶縁ゲート電界効果トランジスタの製造方法
JPH03220729A (ja) * 1990-01-25 1991-09-27 Nec Corp 電界効果型トランジスタの製造方法
JP2519608B2 (ja) * 1990-04-16 1996-07-31 三菱電機株式会社 半導体装置およびその製造方法
JPH0475349A (ja) * 1990-07-18 1992-03-10 Nec Corp 半導体装置の製造方法
US5214305A (en) * 1990-08-28 1993-05-25 United Microelectronics Corporation Polycide gate MOSFET for integrated circuits

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3339128A (en) * 1964-07-31 1967-08-29 Rca Corp Insulated offset gate field effect transistor
JPS56130973A (en) * 1980-03-17 1981-10-14 Fujitsu Ltd Manufacture of semiconductor device
JPS61231763A (ja) * 1985-04-08 1986-10-16 Toshiba Corp 半導体装置およびその製造方法
EP0426251A1 (fr) * 1989-11-03 1991-05-08 Koninklijke Philips Electronics N.V. Procédé pour fabriquer un dispositif à transistors MIS ayant une électrode de grille en forme de "T" inversé

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
PATENT ABSTRACTS OF JAPAN vol. 11, no. 77 (E-487)(2524), 7 mars 1987; & JP - A - 61231763 (TOSHIBA) 16.10.1986 *
PATENT ABSTRACTS OF JAPAN vol. 6, no. 9 (E-90)(887), 20 janvier 1982; & JP - A - 56130973 (FUJITSU) 14.10.1981 *

Also Published As

Publication number Publication date
JP2662325B2 (ja) 1997-10-08
FR2676864B1 (fr) 1998-08-14
DE4127967C2 (de) 1998-07-02
US5256586A (en) 1993-10-26
GB2256088B (en) 1995-10-18
GB2256088A (en) 1992-11-25
KR940005293B1 (ko) 1994-06-15
US5621236A (en) 1997-04-15
JPH04346440A (ja) 1992-12-02
DE4127967A1 (de) 1992-11-26
GB9117932D0 (en) 1991-10-09
KR920022372A (ko) 1992-12-19

Similar Documents

Publication Publication Date Title
FR2676864A1 (fr) Procede de fabrication de transistor mos a recouvrement grille-drain et structure correspondante.
US5658807A (en) Methods of forming conductive polysilicon lines and bottom gated thin film transistors
US5241193A (en) Semiconductor device having a thin-film transistor and process
US7279419B2 (en) Formation of self-aligned contact plugs
US5858843A (en) Low temperature method of forming gate electrode and gate dielectric
EP0426250B1 (fr) Procédé pour fabriquer un dispositif à transistors MIS ayant une grille débordant sur les portions des régions de source et de drain faiblement dopées
EP0964447A1 (fr) Interconnexion locale auto-alignée pour cmos et son procédé de fabrication
EP0002997A2 (fr) Transistor à effet de champ à portes superposées et auto-alignées et procédé de fabrication
JP3229665B2 (ja) Ｍｏｓｆｅｔの製造方法
EP0013342A1 (fr) Procédé de fabrication de transistors à effet de champ auto-alignés du type métal-semi-conducteur
JP2891237B2 (ja) Ｓｏｉ構造の半導体装置およびその製造方法
TW200403843A (en) CMOS image sensor and method of fabricating the same
US6245625B1 (en) Fabrication method of a self-aligned contact window
EP0414618B1 (fr) Transistor MOS en couche mince avec la zone de canal reliée à la source et son procédé de fabrication
US6221760B1 (en) Semiconductor device having a silicide structure
JPH03138930A (ja) ポリシリコン・ウィンドーパッドを有する電界効果トランジスタ
JPH05226466A (ja) 半導体装置の製造方法
JP3417114B2 (ja) 半導体装置の製造方法
JP3260200B2 (ja) 半導体装置の製造方法
US5817570A (en) Semiconductor structure for an MOS transistor and method for fabricating the semiconductor structure
JPH0897210A (ja) 半導体装置及びその製造方法
KR940022925A (ko) 반도체 장치내의 고립 영역 제조 방법
KR100451756B1 (ko) 반도체소자및그제조방법
KR920006189B1 (ko) 반도체 기억장치 및 제조방법
KR0161687B1 (ko) 반도체장치의 제조방법

Legal Events

Date Code Title Description
TP Transmission of property