CN111063722A - 半导体结构及其制造方法 - Google Patents
半导体结构及其制造方法 Download PDFInfo
- Publication number
- CN111063722A CN111063722A CN201811208717.XA CN201811208717A CN111063722A CN 111063722 A CN111063722 A CN 111063722A CN 201811208717 A CN201811208717 A CN 201811208717A CN 111063722 A CN111063722 A CN 111063722A
- Authority
- CN
- China
- Prior art keywords
- layer
- oxide layer
- gate
- work function
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 23
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 18
- 239000000758 substrate Substances 0.000 claims abstract description 26
- 238000005468 ion implantation Methods 0.000 claims abstract description 24
- 238000002955 isolation Methods 0.000 claims abstract description 12
- 238000005530 etching Methods 0.000 claims abstract description 7
- 238000000151 deposition Methods 0.000 claims abstract description 5
- 230000003647 oxidation Effects 0.000 claims abstract description 5
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 5
- 230000002452 interceptive effect Effects 0.000 claims abstract description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 25
- 238000000034 method Methods 0.000 claims description 15
- 229910052786 argon Inorganic materials 0.000 claims description 14
- 229920002120 photoresistant polymer Polymers 0.000 claims description 14
- 229910052698 phosphorus Inorganic materials 0.000 claims description 11
- 239000011574 phosphorus Substances 0.000 claims description 11
- 238000002513 implantation Methods 0.000 claims description 10
- 150000004767 nitrides Chemical class 0.000 claims description 7
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 claims description 3
- 239000011248 coating agent Substances 0.000 claims description 2
- 238000000576 coating method Methods 0.000 claims description 2
- 239000007943 implant Substances 0.000 claims 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical group [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims 2
- 230000000694 effects Effects 0.000 abstract description 9
- 230000005684 electric field Effects 0.000 abstract description 7
- 230000003068 static effect Effects 0.000 abstract description 5
- 230000002035 prolonged effect Effects 0.000 abstract description 3
- -1 phosphorus ion Chemical class 0.000 description 8
- 230000008569 process Effects 0.000 description 8
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical group [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 3
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 239000010937 tungsten Substances 0.000 description 3
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000006117 anti-reflective coating Substances 0.000 description 2
- 229910052731 fluorine Inorganic materials 0.000 description 2
- 239000011737 fluorine Substances 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- NXHILIPIEUBEPD-UHFFFAOYSA-H tungsten hexafluoride Chemical compound F[W](F)(F)(F)(F)F NXHILIPIEUBEPD-UHFFFAOYSA-H 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000003667 anti-reflective effect Effects 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明提供一种半导体结构及其制造方法，该制造方法包括：提供衬底；在所述衬底上形成多个浅沟槽隔离结构，以定义出有源区，并对所述有源区进行掺杂；在所述有源区中形成栅沟槽；对所述栅沟槽侧壁进行离子注入和快速热氧化处理，在所述栅沟槽的表面形成栅极氧化层；在所述栅极氧化层的表面形成功函数层；在所述功函数层的表面形成填充满所述栅沟槽的导电层；对所述功函数层和所述导电层进行交互刻蚀，得到字线；以及在所述字线上沉积绝缘介质层。本发明的半导体结构及其制造方法通过增大栅极氧化层的侧壁厚度，可降低栅漏重叠区域电场强度，改善GIDL效应发生的可能性，从而减小器件处于关闭状态时的漏电流，降低静态功耗，延长器件寿命。
Description
技术领域
本发明涉及半导体制造领域，特别涉及一种具有埋入式栅极的半导体结构及其制造方法。
背景技术
栅极诱导漏极漏电流效应(GIDL)是金属-氧化物半导体场效应晶体管(MOSFET)主要的断态漏电流。MOSFET栅极关态(NMOS栅极接负电压，PMOS栅极接正电压)而漏极接电压(NMOS漏极接正电压，PMOS漏极接负电压)时，漏端杂质扩散层与栅极重叠部分靠近界面处的能带发生强烈的弯曲，表面形成反型层，而耗尽层非常窄，导带电子和价带孔穴发生带-带隧穿效应(Band-to-Band Tunneling,BTBT)，从而形成漏极漏电流。
栅极氧化层通常形成在栅沟槽中，用于将栅极与衬底隔离开来。栅极氧化层的厚度越薄，栅漏交叠区域的电场强度就越大，相应的GIDL效应越严重，造成器件处于关闭状态时漏电流加大，静态功耗增大，最终导致器件寿命降低。
需注意的是，前述背景技术部分公开的信息仅用于加强对本发明的背景理解，因此它可以包括不构成对本领域普通技术人员已知的现有技术的信息。
发明内容
本发明目的是提供一种半导体结构及其制造方法，用以解决栅极氧化层过薄而导致GIDL效应严重的问题。
为了实现上述目的，本发明采用如下技术方案：
一种半导体结构的制造方法，包括：
提供衬底；
在所述衬底上形成多个浅沟槽隔离结构，以定义出有源区，并对所述有源区进行掺杂；
在所述有源区中形成栅沟槽；
对所述栅沟槽侧壁进行离子注入和快速热氧化处理，在所述栅沟槽的表面形成栅极氧化层；
在所述栅极氧化层的表面形成功函数层；
在所述功函数层的表面形成填充满所述栅沟槽的导电层；
对所述功函数层和所述导电层进行交互刻蚀，得到字线；以及
在所述字线上沉积绝缘介质层。
根据本发明的一个实施方式，在所述有源区中形成栅沟槽的步骤包括：在所述衬底上沉积氧化层；在所述氧化层上依次形成氮化层、硬掩模层和抗反射层；在所述抗反射层上涂布光致抗蚀剂，并对所述光致抗蚀剂进行曝光和显影；以经显影的所述光致抗蚀剂作为掩膜，对所述硬掩模层进行刻蚀；去除所述光致抗蚀剂和所述抗反射层；以经刻蚀的所述硬掩模层作为掩膜，对所述衬底进行刻蚀以形成所述栅沟槽；以及移除所述硬掩模层。
根据本发明的一个实施方式，所述离子注入包括倾角氩离子注入。
根据本发明的一个实施方式，所述倾角氩离子注入的注入剂量为12152
10～10/cm，注入能量为5KeV～25KeV。
根据本发明的一个实施方式，还包括在所述倾角氩离子注入之前进行倾角磷离子注入。
根据本发明的一个实施方式，所述倾角磷离子注入的注入剂量为11122
10～10/cm，注入能量为5keV～25keV。
根据本发明的一个实施方式，所述功函数层为TiN，所述导电层为W。
根据本发明的一个实施方式，所述栅极氧化层包括贴附所述栅沟槽侧壁的侧壁栅极氧化层和贴附所述栅沟槽底部的底部栅极氧化层，所述侧壁栅极氧化层的厚度大于所述底部栅极氧化层的厚度的1.3倍。
另一方面，本发明还提供一种半导体结构，包括：
衬底；
多个浅沟槽隔离结构，位于所述衬底中并定义出有源区；
栅沟槽，位于所述有源区中；
栅极氧化层，包括贴附所述栅沟槽侧壁的侧壁栅极氧化层和贴附所述栅沟槽底部的底部栅极氧化层；
功函数层，位于所述栅极氧化层上；
导电层，位于所述功函数层上并填充所述栅沟槽；以及
绝缘介质层，覆盖于所述导电层上，
其中，所述侧壁栅极氧化层的厚度大于所述底部栅极氧化层的厚度。
根据本发明的一个实施方式，所述功函数层为TiN，所述导电层为W。
根据本发明的一个实施方式，所述侧壁栅极氧化层的厚度大于所述底部栅极氧化层的厚度的1.3倍。
根据本发明的一个实施方式，所述栅沟槽的侧壁还包括磷离子注入层，所述磷离子注入层与所述侧壁栅极氧化层相邻。
本发明的半导体结构及其制造方法通过增大栅极氧化层的侧壁厚度，可降低栅漏重叠区域电场强度，改善GIDL效应发生的可能性，从而减小器件处于关闭状态时的漏电流，降低静态功耗，延长器件寿命。
附图说明
图1-图10为本发明一个实施方式的半导体结构的制造工艺流程图。
其中，附图标记说明如下：
100：衬底
110：浅沟槽隔离结构
111：有源区
120：氧化层
130：氮化层
140：硬掩模层
150：抗反射层
160：光致抗蚀剂
170：磷离子注入层
180：氩离子注入层
191：侧壁栅极氧化层
192：底部栅极氧化层
200：功函数层
210：导电层
220：绝缘介质层
具体实施方式
下面根据具体实施例对本发明的技术方案做进一步说明。本发明的保护范围不限于以下实施例，列举这些实例仅出于示例性目的而不以任何方式限制本发明。
本发明中，除了明确说明的内容之外，未提到的任何事宜或事项均直接适用本领域已知的那些而无需进行任何改变。而且，本文描述的任何实施方式均可以与本文描述的一种或多种其他实施方式自由结合，由此形成的技术方案或技术思想均视为本发明原始公开或原始记载的一部分，而不应被视为是本文未曾披露或预期过的新内容，除非本领域技术人员认为该结合明显不合理。
本发明所公开的所有特征可以任意组合，这些组合应被理解为本发明所公开或记载的内容，除非本领域技术人员认为该组合明显不合理。本说明书所公开的数值点，不仅包括实施例中具体公开的数值点，还包括说明书中各数值范围的端点，这些数值点所任意组合的范围都应被视为本发明已公开或记载的范围。
图1-图10为本发明一个实施方式的半导体结构的制造工艺流程图，如图1所示，提供一衬底100，在衬底100上形成多个浅沟槽隔离结构(STI)110，从而定义出有源区111，之后进行轻掺杂漏区(LDD)和有源区111的掺杂(图中未示出)。
衬底100可以包括适合于半导体工艺的材料，例如可以由含硅材料形成。衬底100可以包括从包括如下的组中选择的一种：硅、单晶硅、多晶硅、非晶硅、硅锗、单晶硅锗、多晶硅锗、碳掺杂硅及其组合或者其中的两种或更多种的多层。
浅沟槽隔离结构110可以通过用绝缘材料填充浅沟槽(例如，隔离沟槽)而形成。浅沟槽隔离结构110可以包括氧化硅、氮化硅或它们的组合。
轻掺杂漏区(LDD)和有源区111的掺杂可采用常规方式掺杂硼、砷和磷等元素，例如离子注入，但不限于此。
图2-图4示出了在有源区111中形成多个栅沟槽的工艺流程。首先如图2所示，在衬底100上形成氧化层120，通过化学气相沉积在氧化层120上依次沉积形成氮化130层、硬掩模层(HM)140和抗反射层(Bottom Anti-Reflective Coating,简称BARC)150，随后在抗反射层150上涂布光致抗蚀剂160，并对光致抗蚀剂160进行曝光和显影。
氧化层120可通过热氧化工艺来形成，抗反射层150的作用是通过特定波长相位相消的作用来减少底部光的反射，以消除曝光工艺中的切口效应和驻波效应。
之后如图3所示，以经显影的光致抗蚀剂160作为掩膜，对硬掩模层140进行刻蚀并移除光致抗蚀剂160和抗反射层150，从而将光致抗蚀剂160的图形转移到硬掩模层140上。
之后如图4所示，以经刻蚀的硬掩模层140作为掩膜，对衬底100进行刻蚀从而把光刻图形转移到衬底100上，之后移除硬掩模层140，在衬底100上形成最终图案(栅沟槽)。
栅沟槽可以是沿着一个方向延伸的线形沟槽。相邻的两个栅沟槽可以使其底面定位于相同的水平处。栅沟槽的深度可以比隔离沟槽的深度浅。栅沟槽的下边缘可以是凹槽形，也可以为U形。
接下来如图5和图6所示，对栅沟槽的左侧壁和右侧壁分别进行倾角氩离子注入，以形成氩离子注入层180。
倾角氩离子注入的注入剂量为1012～1015/cm2，注入能量为5KeV～25KeV。
在进行倾角氩离子注入之前，还可在栅极氧化层和源漏极之间进行适量磷离子注入，以形成磷离子注入层170，从而平衡阈值电压差值，抵消后续工艺中由于栅氧化层厚度增大而导致的阈值电压上升。
倾角磷离子注入的注入剂量为1011～1012/cm2，注入能量为5keV～25keV，但倾角磷离子注入的注入能量大于倾角氩离子注入的注入能量，从而使得氩离子注入层180更靠近栅沟槽的挖空区域.
接下来如图7所示，对栅沟槽进行快速热氧化处理，使栅沟槽的表面形成栅极氧化层。
栅极氧化层包括贴附栅沟槽侧壁的侧壁栅极氧化层191和贴附栅沟槽底部的底部栅极氧化层192，由于氩离子注入层180也转化为氧化层并成为侧壁栅极氧化层192的一部分，因此侧壁栅极氧化层192的厚度大于底部栅极氧化层191的厚度，优选大于后者厚度的1.3倍或更多。
栅极氧化层的材质可为氧化硅。
接下来如图8所示，在栅极氧化层的表面形成功函数层200，在功函数层200的表面形成导电层210。
功函数层200沿着栅沟槽的底部和内侧壁形成在栅极氧化层上，其可以是延续层，沿着栅沟槽的底部和内侧壁延续地形成为均匀的厚度。功函数层200可以包括导电材料，其可以包括低电阻的材料，例如氮化钛(TiN)。
导电层210填充满栅沟槽并覆盖氮化层130的表面，导电层210可以由低电阻金属制成，例如钨(W)。当钨用于导电层210时，栅极氧化层可能受到侵蚀。例如，使用六氟化钨(WF6)，钨可能会沉积，而栅极氧化层可能受到氟的侵蚀。因此，功函数层200可以用作防止氟从导电层210扩散到栅极氧化层的阻挡层。
接下来如图9所示，对功函数层200和导电层210进行交互刻蚀，得到字线，可采用干式刻蚀法进行。刻蚀后的功函数层200和导电层210部分地填充于栅沟槽内，而氮化层130上的导电层210基本完全清除。交互刻蚀后栅沟槽内包括栅极氧化层、贴附部分栅极氧化层的功函数层200以及被功函数层环绕的导电层210，导电层10可突出于功函数层200但不超过栅沟槽的开口。
最后如图10所示，在字线上沉积绝缘介质层220，绝缘介质层220覆盖功函数层200、导电层210以及氮化层130的表面，并将栅沟槽填充完全，从而对字线进行隔离，得到半导体结构。
本发明还提供由上述方法制备得到的半导体结构，如图10所示，半导体结构包括：
衬底100；
多个浅沟槽隔离结构110，位于衬底中并定义出有源区111；
栅沟槽，位于有源区111中；
栅极氧化层，包括贴附栅沟槽侧壁的侧壁栅极氧化层191和贴附栅沟槽底部的底部栅极氧化层192；
功函数层200，位于栅极氧化层上；
导电层210，位于功函数层200上并填充栅沟槽；以及
绝缘介质层220，覆盖于导电层210上，
其中，侧壁栅极氧化层191的厚度大于底部栅极氧化层192的厚度。
侧壁栅极氧化层191的厚度可超过底部栅极氧化层192的厚度的1.3倍。
为了平衡阈值电压差值，可在栅沟槽的侧壁设置磷离子注入层170，其中磷离子注入层170与侧壁栅极氧化层192相邻并位于与栅沟槽相反的一侧，即侧壁栅极氧化层192位于磷离子注入层170和栅沟槽之间。
栅漏交叠区域的电场强度可大致由以下公式确定：
其中E为电场强度，VDG为栅漏电压，εdie为电介质的介电常数，εSi为硅的介电常数，TOX为氧化层的厚度。
由此可见，栅极氧化层的厚度越薄，栅漏交叠区域电场强度越大，GIDL效应越严重，造成器件处于关闭状态时漏电流加大，静态功耗增大，器件寿命降低。
本发明的半导体结构及其制造方法在栅沟槽两侧形成侧壁较厚的氧化物，在漏极施加电压时能够降低栅漏重叠区域电场强度，改善GIDL效应发生的可能性，从而减小器件处于关闭状态时的漏电流，降低静态功耗，延长器件寿命。
本领域技术人员应当注意的是，本发明所描述的实施方式仅仅是示范性的，可在本发明的范围内作出各种其他替换、改变和改进。因而，本发明不限于上述实施方式，而仅由权利要求限定。
Claims (12)
1.一种半导体结构的制造方法，包括：
提供衬底；
在所述衬底上形成多个浅沟槽隔离结构，以定义出有源区，并对所述有源区进行掺杂；
在所述有源区中形成栅沟槽；
对所述栅沟槽侧壁进行离子注入和快速热氧化处理，在所述栅沟槽的表面形成栅极氧化层；
在所述栅极氧化层的表面形成功函数层；
在所述功函数层的表面形成填充满所述栅沟槽的导电层；
对所述功函数层和所述导电层进行交互刻蚀，得到字线；以及
在所述字线上沉积绝缘介质层。
2.根据权利要求1所述的制造方法，其中在所述有源区中形成栅沟槽的步骤包括：
在所述衬底上沉积氧化层；
在所述氧化层上依次形成氮化层、硬掩模层和抗反射层；
在所述抗反射层上涂布光致抗蚀剂，并对所述光致抗蚀剂进行曝光和显影；
以经显影的所述光致抗蚀剂作为掩膜，对所述硬掩模层进行刻蚀；
去除所述光致抗蚀剂和所述抗反射层；
以经刻蚀的所述硬掩模层作为掩膜，对所述衬底进行刻蚀以形成所述栅沟槽；以及
移除所述硬掩模层。
3.根据权利要求1所述的制造方法，其中所述离子注入包括倾角氩离子注入。
4.根据权利要求3所述的制造方法，其中所述倾角氩离子注入的注入剂量为1012～1015/cm2，注入能量为5KeV～25KeV。
5.根据权利要求3所述的制造方法，还包括在所述倾角氩离子注入之前进行倾角磷离子注入。
6.根据权利要求5所述的制造方法，其中所述倾角磷离子注入的注入剂量为1011～1012/cm2，注入能量为5keV～25keV。
7.根据权利要求1所述的制造方法，其中所述功函数层为TiN，所述导电层为W。
8.根据权利要求1所述的制造方法，其中所述栅极氧化层包括贴附所述栅沟槽侧壁的侧壁栅极氧化层和贴附所述栅沟槽底部的底部栅极氧化层，所述侧壁栅极氧化层的厚度大于所述底部栅极氧化层的厚度的1.3倍。
9.一种半导体结构，包括：
衬底；
多个浅沟槽隔离结构，位于所述衬底中并定义出有源区；
栅沟槽，位于所述有源区中；
栅极氧化层，包括贴附所述栅沟槽侧壁的侧壁栅极氧化层和贴附所述栅沟槽底部的底部栅极氧化层；
功函数层，位于所述栅极氧化层上；
导电层，位于所述功函数层上并填充所述栅沟槽；以及
绝缘介质层，覆盖于所述导电层上，
其中，所述侧壁栅极氧化层的厚度大于所述底部栅极氧化层的厚度。
10.根据权利要求9所述的半导体结构，其中所述功函数层为TiN，所述导电层为W。
11.根据权利要求9所述的的半导体结构，其中所述侧壁栅极氧化层的厚度大于所述底部栅极氧化层的厚度的1.3倍。
12.根据权利要求9所述的的半导体结构，其中所述栅沟槽的侧壁还包括磷离子注入层，所述磷离子注入层与所述侧壁栅极氧化层相邻。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811208717.XA CN111063722B (zh) | 2018-10-17 | 2018-10-17 | 半导体结构及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811208717.XA CN111063722B (zh) | 2018-10-17 | 2018-10-17 | 半导体结构及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111063722A true CN111063722A (zh) | 2020-04-24 |
| CN111063722B CN111063722B (zh) | 2024-05-14 |
Family
ID=70296896
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811208717.XA Active CN111063722B (zh) | 2018-10-17 | 2018-10-17 | 半导体结构及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111063722B (zh) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2021203888A1 (zh) * | 2020-04-07 | 2021-10-14 | 长鑫存储技术有限公司 | 半导体器件及其制造方法 |
| WO2021244348A1 (zh) * | 2020-06-05 | 2021-12-09 | 长鑫存储技术有限公司 | 一种半导体结构及其制作方法 |
| WO2023029226A1 (zh) * | 2021-09-06 | 2023-03-09 | 长鑫存储技术有限公司 | 半导体结构及其制造方法 |
| WO2023216284A1 (zh) * | 2022-05-10 | 2023-11-16 | 长鑫存储技术有限公司 | 半导体结构及其制备方法 |
| WO2023245712A1 (zh) * | 2022-06-24 | 2023-12-28 | 长鑫存储技术有限公司 | 半导体结构及其制备方法 |
| WO2024036665A1 (zh) * | 2022-08-19 | 2024-02-22 | 长鑫存储技术有限公司 | 半导体结构及其形成方法、存储器 |
| WO2024045261A1 (zh) * | 2022-09-02 | 2024-03-07 | 长鑫存储技术有限公司 | 半导体结构及其制备方法 |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030141535A1 (en) * | 2002-01-28 | 2003-07-31 | Wen-Yueh Jang | Fabrication method for flash memory |
| US20090114968A1 (en) * | 2007-11-06 | 2009-05-07 | Jer-Chyi Wang | Recessed-gate transistor device having a dielectric layer with multi thicknesses and method of making the same |
| US20110070708A1 (en) * | 2009-09-21 | 2011-03-24 | Force Mos Technology Co. Ltd. | Method for making trench MOSFET with shallow trench structures |
| CN102263016A (zh) * | 2011-08-02 | 2011-11-30 | 上海先进半导体制造股份有限公司 | N型沟槽功率器件的形成方法 |
| KR20110133842A (ko) * | 2010-06-07 | 2011-12-14 | 삼성전자주식회사 | 리세스 채널 트랜지스터 및 그 형성 방법, 이를 포함하는 반도체 소자 및 그 제조 방법 |
| KR20140054704A (ko) * | 2012-10-29 | 2014-05-09 | 세메스 주식회사 | 반도체 소자의 형성 방법 |
| CN105826273A (zh) * | 2016-05-11 | 2016-08-03 | 上海华虹宏力半导体制造有限公司 | 闪存器件及其制造方法 |
| CN108475679A (zh) * | 2015-12-22 | 2018-08-31 | 瓦里安半导体设备公司 | Dram元件用的非均匀栅氧化物厚度 |
| CN208923143U (zh) * | 2018-10-17 | 2019-05-31 | 长鑫存储技术有限公司 | 半导体结构 |
-
2018
- 2018-10-17 CN CN201811208717.XA patent/CN111063722B/zh active Active
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030141535A1 (en) * | 2002-01-28 | 2003-07-31 | Wen-Yueh Jang | Fabrication method for flash memory |
| US20090114968A1 (en) * | 2007-11-06 | 2009-05-07 | Jer-Chyi Wang | Recessed-gate transistor device having a dielectric layer with multi thicknesses and method of making the same |
| US20110070708A1 (en) * | 2009-09-21 | 2011-03-24 | Force Mos Technology Co. Ltd. | Method for making trench MOSFET with shallow trench structures |
| KR20110133842A (ko) * | 2010-06-07 | 2011-12-14 | 삼성전자주식회사 | 리세스 채널 트랜지스터 및 그 형성 방법, 이를 포함하는 반도체 소자 및 그 제조 방법 |
| CN102263016A (zh) * | 2011-08-02 | 2011-11-30 | 上海先进半导体制造股份有限公司 | N型沟槽功率器件的形成方法 |
| KR20140054704A (ko) * | 2012-10-29 | 2014-05-09 | 세메스 주식회사 | 반도체 소자의 형성 방법 |
| CN108475679A (zh) * | 2015-12-22 | 2018-08-31 | 瓦里安半导体设备公司 | Dram元件用的非均匀栅氧化物厚度 |
| CN105826273A (zh) * | 2016-05-11 | 2016-08-03 | 上海华虹宏力半导体制造有限公司 | 闪存器件及其制造方法 |
| CN208923143U (zh) * | 2018-10-17 | 2019-05-31 | 长鑫存储技术有限公司 | 半导体结构 |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2021203888A1 (zh) * | 2020-04-07 | 2021-10-14 | 长鑫存储技术有限公司 | 半导体器件及其制造方法 |
| US11984505B2 (en) | 2020-04-07 | 2024-05-14 | Changxin Memory Technologies, Inc. | MOSFET devices and manufacturing methods thereof |
| WO2021244348A1 (zh) * | 2020-06-05 | 2021-12-09 | 长鑫存储技术有限公司 | 一种半导体结构及其制作方法 |
| WO2023029226A1 (zh) * | 2021-09-06 | 2023-03-09 | 长鑫存储技术有限公司 | 半导体结构及其制造方法 |
| WO2023216284A1 (zh) * | 2022-05-10 | 2023-11-16 | 长鑫存储技术有限公司 | 半导体结构及其制备方法 |
| WO2023245712A1 (zh) * | 2022-06-24 | 2023-12-28 | 长鑫存储技术有限公司 | 半导体结构及其制备方法 |
| WO2024036665A1 (zh) * | 2022-08-19 | 2024-02-22 | 长鑫存储技术有限公司 | 半导体结构及其形成方法、存储器 |
| WO2024045261A1 (zh) * | 2022-09-02 | 2024-03-07 | 长鑫存储技术有限公司 | 半导体结构及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111063722B (zh) | 2024-05-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111063722B (zh) | 半导体结构及其制造方法 | |
| US7301208B2 (en) | Semiconductor device and method for fabricating the same | |
| US7419879B2 (en) | Transistor having gate dielectric layer of partial thickness difference and method of fabricating the same | |
| JP2848757B2 (ja) | 電界効果トランジスタおよびその製造方法 | |
| US7399679B2 (en) | Narrow width effect improvement with photoresist plug process and STI corner ion implantation | |
| US7071515B2 (en) | Narrow width effect improvement with photoresist plug process and STI corner ion implantation | |
| US8183626B2 (en) | High-voltage MOS devices having gates extending into recesses of substrates | |
| US6514827B2 (en) | Method for fabricating a dual metal gate for a semiconductor device | |
| US20080160706A1 (en) | Method for fabricating semiconductor device | |
| US5937293A (en) | Method of fabricating a source/drain with LDD and halo | |
| JP2787908B2 (ja) | 半導体装置の製造方法 | |
| CN108987282B (zh) | 一种半导体器件及其制造方法 | |
| US20020197810A1 (en) | Mosfet having a variable gate oxide thickness and a variable gate work function, and a method for making the same | |
| US5940710A (en) | Method for fabricating metal oxide semiconductor field effect transistor | |
| CN208923143U (zh) | 半导体结构 | |
| US20050247984A1 (en) | Semiconductor device and method for fabricating the same | |
| KR100221627B1 (ko) | 반도체장치 및 그의 제조방법 | |
| US6008100A (en) | Metal-oxide semiconductor field effect transistor device fabrication process | |
| US5970331A (en) | Method of making a plug transistor | |
| JP2005136258A (ja) | 半導体装置およびその製造方法 | |
| US6525380B2 (en) | CMOS with a fixed charge in the gate dielectric | |
| US5869375A (en) | Transistor fabrication method | |
| KR100280520B1 (ko) | 모스 트랜지스터 제조방법 | |
| JPH05206459A (ja) | 半導体装置およびその製造方法 | |
| US11876018B2 (en) | Self-aligned trench MOSFET contacts having widths less than minimum lithography limits |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |