JP2003209068A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 被覆板（例えばシールドリング）の交換頻度
を低下させてウェハ処理の生産性向上を図ることができ
る半導体装置の製造方法を提供する。 【解決手段】 シールドリング６の第１領域上にある突
起物６Ａ等によりウェハ５を支持することによりシール
ドリング６の第１領域上にウェハ５を配置し、ウェハ５
上に膜１２を形成する際に用いられるシールドリング６
の前記第１領域の外部領域である第２領域上の表面を第
１領域の表面より低くする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体装置の製造
技術に関し、特に、ウェハ上に膜を形成する半導体装置
の製造技術に適用して有効な技術に関する。

【０００２】

【従来の技術】ウェハ上に半導体装置を形成する製造技
術においては、ウェハ上全面に膜を形成する工程が存在
する。この膜を形成する方法として、例えばＰＶＤ（Ｐ
ｈｙｓｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）
法がある。

【０００３】ＰＶＤ法は、簡単に説明すると以下に述べ
るような方法である。すなわち、膜を堆積させるウェハ
（電位を高くする）と堆積させる材料よりなるターゲッ
ト部（電位を低くする）との間に電圧を印加する。そし
て、ウェハとターゲット部との間にあるガス（例えばア
ルゴン（Ａｒ）ガス）を電離してプラズマ状態にする。
プラズマ化したアルゴン（正電荷を帯びている）は、相
対的に電位の低いターゲット部に加速しながら衝突す
る。ターゲット部にアルゴンガスが衝突すると、ターゲ
ット部を構成しているターゲット材（例えば、Ｔｉな
ど）が弾き飛ばされる。この弾き飛ばされたターゲット
材は、ウェハ上に堆積する。このようにして、ウェハ上
にターゲット材よりなる膜が形成される。

【０００４】

【発明が解決しようとする課題】上述したＰＶＤ法を用
いてウェハ上に膜を堆積した様子の一例（静電チャック
を行わない場合）を図９に示す。図９において、ウェハ
１０２は、シールドリング１０１（保持台の一例）上に
約２ｍｍ程突起によって浮かされた状態で保持されてい
る。

【０００５】このように浮かした状態でウェハ１０２を
保持するのは、シールドリング１０１上に堆積した膜１
０３とウェハ１０２が貼りついてしまうことを防止する
ためである。すなわち、ＰＶＤ法においては、ウェハ１
０２上だけでなくシールドリング１０１上にも膜が堆積
するからである。

【０００６】一方、上記した観点からはウェハ１０２を
高く保持することが望ましいが、あまり高く保持すると
ウェハ１０２の裏面に回り込んで膜が形成されてしまう
ため、あまり高く保持することができない。このため、
２ｍｍ程浮かせた状態で保持しているのである。

【０００７】しかし、膜を形成するウェハの処理枚数が
増加すればするほど、シールドリング１０１上には、膜
が堆積する。また、膜を形成するウェハの処理枚数が増
加すればするほど、シールドリング１０１上の突起物は
擦り減っていく。したがって、ウェハ処理枚数が増加す
ると、ウェハ外周部で、ウェハ１０２とシールドリング
１０１との間で貼りつきが生じてしまうという問題点が
あった。

【０００８】また、シールドリング１０１上に堆積した
膜が剥がれ、異物が発生してしまうという問題点があっ
た。

【０００９】したがって、上記問題を発生させないため
には、短期間にシールドリング１０１を交換する必要が
あった。しかし、短期間にシールドリング１０１を交換
すると、ＰＶＤ装置の稼動を一旦中止する必要があるた
め、膜形成の生産性向上を図ることができないという問
題点があった。

【００１０】本発明の目的は、被覆板（例えばシールド
リング）の交換頻度を低下させてウェハ処理の生産性向
上を図ることができる半導体装置の製造方法を提供する
ことにある。

【００１１】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。

【００１２】

【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要について説明すれば、
次のとおりである。

【００１３】本発明の半導体装置の製造方法は、（ａ）
ウェハの端部より一定の距離外側の第１領域と前記第１
領域の外部領域を示す第２領域とを有する被覆板の前記
第１領域の上部にウェハを保持する工程と、（ｂ）膜の
材料であるターゲット材と前記ウェハとの間に電圧を印
加することにより、前記ターゲット材と前記ウェハ間に
あるガスを電離する工程と、（ｃ）電離した前記ガスを
前記ターゲット材に衝突させることにより前記ウェハ上
に前記ターゲット材を堆積する工程とを備え、前記第２
領域の表面は、前記第１領域の表面より低くするもので
ある。前記一定の距離とは、例えば２ｍｍである。ま
た、前記被覆板の第１領域には、突起物が設けられ、前
記突起物によりウェハを保持してもよい。また、前記被
覆板の中央部には、開口部が設けられており、この開口
部内に配置されるヒーターの表面にウェハを静電吸着す
ることによりウェハを保持してもよい。

【００１４】

【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する。なお、実施の形態を説明す
るための全図において、同一の機能を有する部材には同
一の符号を付し、その繰り返しの説明は省略する。

【００１５】（実施の形態１）図１は、本発明の一実施
の形態である半導体装置の製造方法で使用する膜形成装
置の構成を示す図である。

【００１６】図１において、実施の形態における膜形成
装置は、マグネット部１、ターゲット部２、アッパーシ
ーリング３、ロアーシーリング４、シールドリング６
（被覆板の一例）、ヒーター７、昇降機構８、搬送機構
９、絶縁体１０、カバーリング１１より構成されてお
り、シールドリング６上には、膜を形成するウェハ５が
保持されている。また、図示はしないが、ターゲット部
２とウェハ５の間には、アルゴンガス（Ａｒ）が充填さ
れている。

【００１７】マグネット部１は、ターゲット部２の近傍
に磁場を発生させて、プラズマ化したアルゴンガスがタ
ーゲット部２に衝突し易くするために、すなわちスパッ
タリング効率を向上させるために設けられているもので
ある。

【００１８】ターゲット部２は、ウェハ５上に堆積させ
る膜の材料より構成されており、例えばチタン（Ｔｉ）
より構成されている。また、ターゲット部２には、電圧
が印加されてカソード（陰極）となるように構成されて
いる。このターゲット部２は、絶縁体１０によって、シ
ールドリング６上のウェハ５と電気的に絶縁されてい
る。この絶縁体１０は、例えばセラミックによって構成
されている。なお、ウェハ５上は、電気的にフローティ
ングの状態である。したがって、ターゲット部２に負の
電圧を印加すると、ウェハ５とターゲット部２との間に
は電場が発生する。なお、ターゲット部２に負の電圧を
印加するとともにウェハ５に正の電圧を印加するように
構成してもよい。

【００１９】アッパーシーリング３、ロアーシーリング
４、シールドリング６およびカバーリング１１は、膜を
形成する空間を密閉するように構成されており、ヒータ
ー７、昇降機構８、搬送機構９に膜が形成することを防
止する目的で設けられているものである。

【００２０】ロアーシーリング４の先には、カバーリン
グ１１が設けられている。また、シールドリング６は、
ヒーター７によって保持されている。

【００２１】ヒーター７は、昇降機構８の上部に配置さ
れ、シールドリング６上に保持されたウェハ５と、ター
ゲット部２、絶縁体１０、アッパーシーリング３、ロア
ーシーリング４、シールドリング６、カバーリング１１
などによって囲まれた空間の温度を所定の温度に加熱す
ることができるように構成されている。

【００２２】昇降機構８は、シールドリング６上のウェ
ハ５を上下に稼動できるように構成されており、搬送機
構９は、支持材９Ａでシールドリング６上のウェハ５を
支持し、搬送できるように構成されている。

【００２３】シールドリング６は、ウェハ５を保持する
ように構成されている。図１の○部で示した場所の拡大
図を図２に示す。図２において、シールドリング６は、
表面上に突起物を有する第１領域とこの第１領域の外側
領域である第２領域より構成されている。シールドリン
グ６の第１領域上にある突起物６Ａにより、ウェハ５
は、約２ｍｍ程浮かせて保持されている。これは、シー
ルドリング６上に堆積した膜とウェハ５が貼りついてし
まうことを防止するためである。なお、この明細書で、
第１領域とはシールドリング６の表面領域のうち、ウェ
ハ５が上部に保持されている領域をいう。

【００２４】次に、シールドリング６は、第１領域の外
側領域である第２領域が削られている。すなわち、第１
領域の表面に比べて第２領域の表面は低くなっている。
言い換えれば、第２領域に溝が形成されている。また別
の言い方をすれば、シールドリング６における第１領域
の厚さに比べて第２領域の厚さは、薄くなっている。

【００２５】したがって、第２領域の表面とウェハ５上
の距離が離れるため、シールドリング６の第２領域上に
堆積した膜１２は、ウェハ５と貼りつきにくくなる。つ
まり、第２領域の表面を削らない従来のシールドリング
上に貼りつきが生じる程度の膜が堆積した場合であって
も、実施の形態におけるシールドリング６の第２領域
は、削られているため貼りつきを防止することができ
る。このため、シールドリング６の寿命を延長させるこ
とができる。したがって、実施の形態における膜形成装
置を半導体装置の製造工程に使用すれば、ウェハ処理の
生産性向上を図ることができる。

【００２６】上述したように、シールドリング６の第１
領域の表面に対して第２領域の表面をどの程度低くする
かによって、シールドリング６の交換時期が決まること
になる。ここで、ターゲット部２も寿命があり交換する
必要があるが、膜形成装置の稼動を停止する頻度を少な
くする観点から、シールドリング６の交換頻度とターゲ
ット部２との交換頻度が一致するように、第２領域の表
面を低くすることが望ましい。

【００２７】次に、第１領域の表面と第２領域の表面と
の差、言い換えれば第２領域に設けた溝の深さをどの程
度にすればよいかを評価する試験を行ったので、以下に
説明する。なお、評価に使用するシールドリング６には
溝を設けてはいない。すなわち、第１領域の表面と第２
領域の表面とは同じ高さである。

【００２８】図３は、シールドリング６を上部から見た
図であり、真中は開口されており、ヒーター７が配置さ
れている。そして、シールドリング６上には第１領域と
第２領域があり、第１領域上にはウェハ５が置かれる。

【００２９】シールドリング６上にウェハ５を置いた状
態で膜形成装置を稼動させ、所定の枚数ウェハ５を処理
した結果を図４に示す。図４は、図３のＡ−Ａ´断面に
おける膜厚分布を示したものである。

【００３０】図４に示すように、シールドリング６の内
側から約７．５ｍｍまでは、堆積した膜の膜厚は、ほぼ
ゼロであった。すなわち、シールドリング６の第１領域
上には、膜は形成されていなかった。

【００３１】次に、図４に示すように、シールドリング
６の内側７．５ｍｍから１０ｍｍの間（第２領域）で膜
が急激に立ち上がり、膜厚が約１ｍｍになる。膜厚が最
大となる位置は、シールドリング６の内側より約１２ｍ
ｍから約１４ｍｍ離れた位置で、膜厚１．１ｍｍであっ
た。その後、シールドリング６の内側より約１６ｍｍ以
降は緩やかに減少していく結果を得た。

【００３２】以上述べた測定結果から、シールドリング
６の第２領域の表面を第１領域の表面より約１．１ｍｍ
以上低くすることにより、ウェハ５を所定枚数処理して
も第２領域上に堆積した膜を第１領域の表面より低く抑
えることができることが判明した。

【００３３】また、上述した測定結果からシールドリン
グ６の第２領域のうち、第１領域の近傍にだけ溝を設け
ても、ウェハ５の貼りつきを防止することができること
がわかる。

【００３４】次に、実施の形態における膜形成装置を使
用して半導体装置を製造する工程を図１、図２、図５か
ら図８を使用して説明する。

【００３５】まず、図１に示すように昇降機構８によっ
て、シールドリング６の第１領域上で保持されたウェハ
５が所定の位置に配置される。ここで、ウェハ５には、
図５に示すような素子および配線が形成されている。

【００３６】図５に示すような素子および配線は、簡単
にいうと以下のようにして形成される。

【００３７】まず、Ｐ型半導体基板２１（ウェハ）上に
イオン注入法および熱処理をすることによりＰウェル２
２、Ｎウェル２３を形成する。そして、選択酸化法（Ｌ
ＯＣＯＳ（Local Oxidation of silicon）法）を使用し
て素子分離層３１を形成した後、ＣＶＤ（Chemical Vap
or Deposition）法を使用して二酸化シリコン膜を堆積
させてゲート絶縁膜２８を形成する。次に、ＣＶＤ法を
使用してＮ型ポリシリコン膜２９を堆積した後にタング
ステンシリサイド膜３０を堆積する。そして、二酸化シ
リコン膜を堆積させた後、エッチングすることによりＰ
ＭＯＳ（MetalOxide Semiconductor）素子形成領域とＮ
ＭＯＳ素子形成領域にそれぞれゲート電極を形成する。

【００３８】次に、ＮＭＯＳ素子形成領域のソース形成
領域とドレイン形成領域上の二酸化シリコン膜をエッチ
ングにより除去した後、ソース形成領域とドレイン形成
領域にＮ型不純物をイオン注入法により注入して、それ
ぞれ低濃度Ｎ型不純物拡散層２４ａ、２５ａを形成す
る。次に、ＰＭＯＳ素子形成領域のソース形成領域とド
レイン形成領域にＰ型不純物をイオン注入法により注入
して、それぞれ低濃度Ｐ型不純物拡散層２６ａ、２７ａ
を形成する。

【００３９】次に、ゲート電極上にＣＶＤ法を使用し
て、絶縁膜を形成した後、異方性エッチングすることに
よりサイドスペーサを形成する。その後、ＮＭＯＳ素子
形成領域のソース形成領域とドレイン形成領域にイオン
注入法により高濃度のＮ型不純物拡散層２４ｂ、２５ｂ
を形成する。同様にして、ＰＭＯＳ素子形成領域のソー
ス形成領域とドレイン形成領域にイオン注入法により高
濃度のＰ型不純物拡散層２６ｂ、２７ｂを形成する。こ
のようにして、ＣＭＯＳ素子が形成される。

【００４０】次に、ＣＶＤ法を使用して、絶縁層３２と
絶縁層３３を形成した後、エッチングすることにより、
コンタクトホールを形成する。

【００４１】そして、スパッタリング法を使用して、バ
リア層となるチタン膜３４ａを堆積した後、ＣＶＤ法を
使用してタングステン膜３４ｂをコンタクトホール上に
堆積する。次に、化学的機械的研磨法（ＣＭＰ（Chemic
al Mechanical Polishing）法）を使用して表面を研磨
して平坦化する。その後、平坦化した表面上にスパッタ
リング法を使用して、チタン膜３５ａを堆積させた後、
ＣＶＤ法を使用してタングステン膜３５ｂを形成する。
そして、フォトリソグラフィー技術を使用したエッチン
グにより、第１層配線３５を形成する。

【００４２】次に、ＣＶＤ法を使用して絶縁層３６と絶
縁層３７を形成した後、フォトリソグラフィー技術を使
用したエッチングにより、第１層配線と第２層配線とを
接続するためのスルーホールを形成する。そして、スパ
ッタリング法を使用して、チタン膜３８ａを堆積した
後、ＣＶＤ法を使用してタングステン膜３８ｂを堆積す
る。その後、ＣＭＰ法を使用して、表面を平坦化する。
このようにして、図５に示すような素子および配線を形
成することができる。

【００４３】次に、図５に示すような素子および配線を
形成されたウェハ５がシールドリング６の第１領域上で
保持され、昇降機構８によって図１に示す所定の位置に
配置される。

【００４４】そして、図１に示すターゲット部２に負電
圧を印加する。すると、ウェハ５とターゲット部２との
間に電界が発生する。この発生した電界により、ターゲ
ット部２とウェハ５との間にあるアルゴンガスが電離
し、電離したアルゴンガス（正電荷を帯びている）がタ
ーゲット部２に衝突する。この衝突により、ターゲット
部２のターゲット材料であるチタンがはじき出される。
はじき出されたチタンの一部は、図６に示すようにウェ
ハ５上に堆積して、チタン膜３９ａが形成されるととも
に、図２に示すウェハ５を支持するシールドリング６の
第２領域上にも堆積する。

【００４５】ここで、シールドリング６の第２領域の表
面は、第１領域の表面より低くなっているため、シール
ドリング６の第２領域上に堆積したチタン膜は、ウェハ
５と貼りつきにくくなる。このため、シールドリング６
の寿命を延長させることができる。したがって、実施の
形態における膜形成装置を半導体装置の製造工程に使用
すれば、ウェハ処理の生産性向上を図ることができる。

【００４６】次に、ウェハ５上にチタン膜３９ａを形成
した後、搬送機構９によって、膜形成装置より搬送さ
れ、ターゲット部２にアルミを使用した膜形成装置に搬
入される。そして、ターゲット部２に負電圧を印加す
る。すると、ウェハ５とターゲット部２との間に電界が
発生する。この発生した電界により、ターゲット部２と
ウェハ５との間にあるアルゴンガスが電離し、電離した
アルゴンガス（正電荷を帯びている）がターゲット部２
に衝突する。この衝突により、ターゲット部２のターゲ
ット材料であるアルミニウムがはじき出される。はじき
出されたアルミニウムの一部は、図６に示すようにチタ
ン膜３９ａ上に堆積してアルミニウム膜３９ｂが形成さ
れる。また、はじき出されたアルミニウムの一部は、ウ
ェハ５を支持するシールドリング６の第２領域上にも堆
積する。ここで、シールドリング６の第２領域の表面
は、第１領域の表面より低くなっているため、シールド
リング６の第２領域上に堆積したアルミニウム膜は、ウ
ェハ５と貼りつきにくくなる。このため、シールドリン
グ６の寿命を延長させることができる。

【００４７】同様にして、図６に示すように窒素ガス雰
囲気中でチタン膜を堆積させることにより、窒化チタン
（ＴｉＮ）膜３９ｃを堆積する。

【００４８】次に、実施の形態における膜形成装置にお
いて形成したチタン膜３９ａ、アルミニウム膜３９ｂ、
窒化チタン（ＴｉＮ）膜３９ｃをフォトリソグラフィー
技術とエッチング技術とを使用して図７に示すように第
２層配線３９を形成する。

【００４９】そして、図８に示すようにＣＶＤ法を使用
して絶縁層４０を形成した後、エッチングにより第２層
配線３９と後述する第３層配線４２とを接続するための
スルーホールを形成する。次に、スパッタリング法によ
ってチタン膜４１ａを形成した後、ＣＶＤ法を使用して
タングステン膜４１ｂを形成する。そして、ＣＭＰ法を
使用して表面を研磨し平坦化する。

【００５０】次に、スパッタリング法を使用してチタン
膜４２ａ、アルミニウム膜４２ｂ、窒化チタン膜４２ｃ
を形成する。そして、エッチングにより第３層配線４２
を形成する。その後、ＣＶＤ法を使用して絶縁層４３を
形成して表面保護層とする。

【００５１】このようにして、実施の形態における膜形
成装置を使用して半導体装置を製造することができる。

【００５２】シールドリング６の第２領域の表面を第１
領域の表面より低くした膜形成装置を使用することによ
り、シールドリング６の交換期間を長くすることがで
き、膜形成装置の稼動効率を上昇することができる。し
たがって、本膜形成装置を使用した半導体装置の製造方
法によれば、ウェハの処理効率向上を図ることができ
る。

【００５３】（実施の形態２）実施の形態１において
は、図１および図２に示すように、シールドリング６の
表面の突起物６Ａによりウェハ５を保持したが、後述す
るように、シールドリング２６の内部に位置するヒータ
ー２７上にウェハ５を保持してもよい。

【００５４】本実施の形態の膜形成装置の構成を図１０
および図１１を参照しながら説明する。なお、本実施の
形態の膜形成装置の構成は、図１および図２を参照しな
がら実施の形態１で説明した膜形成装置と、シールドリ
ング２６以外の構成については、同様であるためその詳
細な説明を省略する。

【００５５】本実施の形態においては、図１０および図
１１に示すように、シールドリング２６の表面に突起物
が設けられていない。図１１は、図１０の○部で示した
場所の拡大図である。

【００５６】ここで、ウェハ５は、シールドリング２６
の内部（シールドリング２６中の開口部、図３参照）に
配置されるヒーター２７上に保持される。この場合、図
１０および図１１に示すように、ヒーター２７は、昇降
機構８によってその表面がシールドリング２６の表面よ
り２ｍｍ程度高くなるよう配置される。その結果、シー
ルドリング６上に堆積した膜とウェハ５が貼りついてし
まうことを防止することができる。

【００５７】また、ウェハ５は、ヒーター２７上に静電
吸着により保持される。この静電吸着とは、例えば、ウ
ェハ５とヒーター２７との間に、電圧を印加し、両者の
間に発生したクーロン力によって、ウェハ５を吸着する
ものである。

【００５８】なお、実施の形態１の場合と同様に、第１
領域とはシールドリング２６の表面領域のうち、ウェハ
５が上部に保持されている領域をいう（図３参照）。

【００５９】次に、シールドリング２６は、第１領域の
外側領域である第２領域が削られている。すなわち、第
１領域の表面に比べて第２領域の表面は低くなってい
る。言い換えれば、第２領域に溝が形成されている。ま
た別の言い方をすれば、シールドリング２６における第
１領域の厚さに比べて第２領域の厚さは、薄くなってい
る（図３参照）。

【００６０】その結果、実施の形態１で詳細に説明した
ように、第２領域の表面とウェハ５上の距離が離れるた
め、シールドリング２６の第２領域上に堆積した膜１２
は、ウェハ５と貼りつきにくくなる。このため、シール
ドリング２６の寿命を延長させることができる。したが
って、実施の形態における膜形成装置を半導体装置の製
造工程に使用すれば、ウェハ処理の生産性向上を図るこ
とができる。

【００６１】また、シールドリング２６の交換頻度とタ
ーゲット部２との交換頻度が一致するように、第２領域
の表面を低くすることにより、膜形成装置の稼動を停止
する頻度を少なくすることができる。

【００６２】次に、実施の形態における膜形成装置を使
用して半導体装置を製造する工程について説明する。

【００６３】本実施の形態の半導体装置を製造する工程
は、図５から図８を参照しながら説明した実施の形態１
と同様である。

【００６４】異なる点は、用いる膜形成装置のシールド
リング２６の形状、およびウェハ５をヒーター２７上に
保持する点である（図１０、図１１参照）。

【００６５】即ち、例えば、図５に示すような素子およ
び配線を形成されたウェハ５を図１０および図１１に示
すヒーター２７上に、静電吸着することにより保持す
る。この際、ウェハ５は、シールドリング２６の第１領
域上まで、延在している。

【００６６】そして、実施の形態１の場合と同様に、チ
タン等の金属膜をウェハ５上に堆積する。この際、シー
ルドリング２６の第２領域上にも、金属膜が堆積する
が、シールドリング２６の第２領域の表面は、第１領域
の表面より低くなっているため、シールドリング２６の
第２領域上に堆積した金属膜は、ウェハ５と貼りつきに
くくなる。

【００６７】このため、シールドリング２６の寿命を延
長させることができる。したがって、本実施の形態にお
ける膜形成装置を半導体装置の製造工程に使用すれば、
ウェハ処理の生産性向上を図ることができる等、実施の
形態１と同様の効果を得ることができる。なお、図１０
の右下の図は、ウェハ５の搬送時の状態を示す図であ
る。

【００６８】以上、本発明者によってなされた発明を前
記実施の形態に基づき具体的に説明したが、本発明は前
記実施の形態に限定されるものではなく、その要旨を逸
脱しない範囲で種々変更可能であることはいうまでもな
い。

【００６９】なお、以上述べたように実施の形態では、
ＰＶＤ法を使用した膜形成装置を例として説明したが、
ＰＶＤ法以外の方法を使用した膜形成装置であっても、
ウェハを下から被覆板もしくはその内部のステージ等で
保持して全面成膜する膜形成装置に適用してもよい。

【００７０】

【発明の効果】本願によって開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下の通りである。

【００７１】その上部にウェハが位置し、ウェハの端部
より一定の距離外側の第１領域とこの第１領域の外部領
域である第２領域とを有する被覆板の第２領域の表面を
第１領域の表面より低くしたので、被覆板の交換頻度を
低下させてウェハ処理の生産性向上を図ることができ
る。

【図面の簡単な説明】

【図１】実施の形態１における膜形成装置の構成を示し
た図である。

【図２】図１に示す装置のシールドリング上にウェハを
保持している状態を示す図である。

【図３】膜形成装置にあるシールドリングを上部から見
た図である。

【図４】堆積した膜厚の測定結果を示す図である。

【図５】半導体装置の製造工程の一例を示した図であ
る。

【図６】半導体装置の製造工程の一例を示した図であ
る。

【図７】半導体装置の製造工程の一例を示した図であ
る。

【図８】半導体装置の製造工程の一例を示した図であ
る。

【図９】本発明の課題を説明するためのシールドリング
でウェハを保持している状態を示す図である。

【図１０】実施の形態２における膜形成装置の構成を示
した図である。

【図１１】図１０に示す装置のシールドリング上にウェ
ハを保持している状態を示す図である。

【符号の説明】

１ マグネット部 ２ ターゲット部 ３ アッパーシーリング ４ ロアーシーリング ５ ウェハ ６、２６ シールドリング ６Ａ 突起物 ７、２７ ヒーター ８ 昇降機構 ９ 搬送機構 ９Ａ 支持材 １０ 絶縁体 １１ カバーリング １２ 膜 ２１ Ｐ型半導体基板 ２２ Ｐウェル ２３ Ｎウェル ２４ａ 低濃度Ｎ型不純物拡散層 ２４ｂ 高濃度Ｎ型不純物拡散層 ２５ａ 低濃度Ｎ型不純物拡散層 ２５ｂ 高濃度Ｎ型不純物拡散層 ２６ａ 低濃度Ｐ型不純物拡散層 ２６ｂ 高濃度Ｐ型不純物拡散層 ２７ａ 低濃度Ｐ型不純物拡散層 ２７ｂ 高濃度Ｐ型不純物拡散層 ２８ ゲート絶縁膜 ２９ Ｎ型ポリシリコン膜 ３０ タングステンシリサイド膜 ３１ 素子分離層 ３２ 絶縁層 ３３ 絶縁層 ３４ａ チタン膜 ３４ｂ タングステン膜 ３５ 第１層配線 ３５ａ チタン膜 ３５ｂ タングステン膜 ３６ 絶縁層 ３７ 絶縁層 ３８ａ チタン膜 ３８ｂ タングステン膜 ３９ 第２層配線 ３９ａ チタン膜 ３９ｂ アルミニウム膜 ３９ｃ 窒化チタン膜 ４０ 絶縁層 ４１ａ チタン膜 ４１ｂ タングステン膜 ４２ 第３層配線 ４２ａ チタン膜 ４２ｂ アルミニウム膜 ４２ｃ 窒化チタン膜 ４３ 絶縁層 １０１ シールドリング １０２ ウェハ １０３ 膜

Claims (5)

【特許請求の範囲】
1. 【請求項１】 （ａ）ウェハの端部より一定の距離外側
   の第１領域と前記第１領域の外部領域である第２領域と
   を有する被覆板の前記第１領域の上部にウェハを保持す
   る工程と、 （ｂ）前記ウェハ上に膜を堆積する工程とを備え、 前記第２領域の表面は、前記第１領域の表面より低いこ
   とを特徴とする半導体装置の製造方法。
2. 【請求項２】 （ａ）ウェハの端部より一定の距離外側
   の第１領域と前記第１領域の外部領域である第２領域と
   を有する被覆板の前記第１領域の上部にウェハを保持す
   る工程と、 （ｂ）膜の材料であるターゲット材と前記ウェハとの間
   に電圧を印加することにより、前記ターゲット材と前記
   ウェハ間にあるガスを電離する工程と、 （ｃ）電離した前記ガスを前記ターゲット材に衝突させ
   ることにより前記ウェハ上に前記ターゲット材を堆積す
   る工程とを備え、 前記第２領域の表面は、前記第１領域の表面より低いこ
   とを特徴とする半導体装置の製造方法。
3. 【請求項３】 （ａ）ウェハの端部より一定の距離外側
   の第１領域と前記第１領域の外部領域である第２領域と
   を有する被覆板の前記第１領域の上部にウェハを保持す
   る工程と、 （ｂ）前記ウェハ上に膜を堆積する工程とを備え、前記
   第２領域には、溝が形成されていることを特徴とする半
   導体装置の製造方法。
4. 【請求項４】 （ａ）ウェハの端部より一定の距離外側
   の第１領域と前記第１領域の外部領域である第２領域と
   を有する被覆板の前記第１領域の上部にウェハを保持す
   る工程と、 （ｂ）膜の材料であるターゲット材と前記ウェハとの間
   に電圧を印加することにより、前記ターゲット材と前記
   ウェハ間にあるガスを電離する工程と、 （ｃ）電離した前記ガスを前記ターゲット材に衝突させ
   ることにより前記ウェハ上に前記ターゲット材を堆積す
   る工程とを備え、 前記第２領域には、溝が形成されていることを特徴とす
   る半導体装置の製造方法。
5. 【請求項５】 （ａ）ウェハの端部より一定の距離外側
   の第１領域と前記第１領域の外部領域である第２領域と
   を有する被覆板の前記第１領域の上部にウェハを保持す
   る工程と、 （ｂ）膜の材料であるターゲット材と前記ウェハとの間
   に電圧を印加することにより、前記ターゲット材と前記
   ウェハ間にあるガスを電離する工程と、 （ｃ）電離した前記ガスを前記ターゲット材に衝突させ
   ることにより前記ウェハ上に前記ターゲット材を堆積す
   る工程とを備え、 前記第２領域の厚さは、前記第１領域の厚さより薄いこ
   とを特徴とする半導体装置の製造方法。