TWI469261B - 藉由更改寄生ｐｎ接合以減少在清淨製程期間之ｃｍｏｓ裝置之閘極缺陷的方法 - Google Patents

藉由更改寄生ｐｎ接合以減少在清淨製程期間之ｃｍｏｓ裝置之閘極缺陷的方法 Download PDF

Info

Publication number
TWI469261B
TWI469261B TW98114141A TW98114141A TWI469261B TW I469261 B TWI469261 B TW I469261B TW 98114141 A TW98114141 A TW 98114141A TW 98114141 A TW98114141 A TW 98114141A TW I469261 B TWI469261 B TW I469261B
Authority
TW
Taiwan
Prior art keywords
gate electrode
gate
region
electrode material
forming
Prior art date
Application number
TW98114141A
Other languages
English (en)
Other versions
TW200952124A (en
Inventor
Manfred Horstmann
Peter Javorka
Karsten Wieczorek
Kerstin Ruttloff
Original Assignee
Globalfoundries Us Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Globalfoundries Us Inc filed Critical Globalfoundries Us Inc
Publication of TW200952124A publication Critical patent/TW200952124A/zh
Application granted granted Critical
Publication of TWI469261B publication Critical patent/TWI469261B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823842—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different gate conductor materials or different gate conductor implants, e.g. dual gate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823871—Complementary field-effect transistors, e.g. CMOS interconnection or wiring or contact manufacturing related aspects

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

藉由更改寄生PN接合以減少在清淨製程期間之CMOS裝置之閘極缺陷的方法
本發明大致上是關於積體電路的製造，以及，更具體而言是關於生產包括具有增進的摻雜物分佈均勻度的預先摻雜(pre-doped)閘極材料(例如預先摻雜的多晶矽(polysilicon))的CMOS閘極結構。
製造積體電路牽涉到依據特定的電路佈局(layout)，使用複數種複雜的製程步驟在給定的晶片區域上形成非常大量的電路元件。一般而言，目前所實施的複數種製程技術中，對於邏輯電路(例如微處理器(microprocessor)、儲存晶片(storage chip)等)而言，因為有鑑於操作速度和/或電源消耗和/或成本效率上優秀特性，CMOS技術是目前其中一種最具成效的方式。在此種技術中，數百萬個互補式電晶體(意即N通道(N-channel)電晶體和P通道(P-channel)電晶體)形成於適當的基材上，其中，對於要自受限制的晶片面積提供增進的電路功能性或自縮減的晶片面積上維持電路功能性的持續需求係迫使電晶體尺寸必須微縮化。
MOS電晶體係形成在由隔離結構(isolation structure)(例如淺溝槽隔離(shallow trench isolation)等)在基材中所定義的半導體區域之中和之上。典型的MOS電晶體包括藉由通道區域互相分開的PN接面區域(PN junction region)，通道區域的導電性是由形成在該通道區域之上，並藉由薄絕緣層與該通道區域分開的閘極電極所控制。該通道區域之對應於兩個PN接面區域(同時也稱為汲極和源極)之間的最短距離的尺寸係標識為通道長度並代表該MOS電晶體的支配設計特性。通道寬度係該基材平面中在垂直該長度方向的方向上之通道尺寸。該通道寬度取決於在這個方向上之該等隔離結構之間的間距。
藉由縮減該電晶體的通道長度和寬度，不只是該電晶體的尺寸、還有該電晶體的功能行為亦可以特定地加以設計以獲得所期望的電晶體性能。該通道長度係關聯於該閘極長度，而且在典型的MOS電晶體中，因為源極和汲極延伸(extension)通常可於該閘極電極下方延伸至某種程度，所以通道長度可能比閘極長度還要短。目前，在先進的CMOS裝置中，閘極長度大約為0.05μm或更短。
雖然電晶體元件尺寸的持續縮小提供了性能和/或電源消耗上的顯著優勢，卻必須處理複數個問題以避免過度抵銷藉由縮減該電路元件的尺寸所獲得的某些優勢。例如，製造具有關鍵尺寸的電路組件(例如實質上決定該通道長度的電晶體元件閘極電極)需要可觀的努力以可靠地和可再現地形成這些微小電路組件。舉例來說，形成具有非常小於UV放射線波長的閘極長度之閘極電極是個極端複雜的製程(該UV放射線是用來將佈局影像從光罩(reticle)轉移至形成在基材上的光阻層(resist layer))。
更進一步的困難是由於該PN接面是由至少部份地藉由離子佈植和接續的退火(anneal)循環所產生的摻雜物分佈(dopant profile)所定義。因為，通常，縮減特徵尺寸必顊要有較高的摻雜物濃度以補償由於截面積縮減所導致的導電性縮減，而需要複雜的佈植循環，其中，垂直和側邊的摻雜物分佈必需要精確地控制以達到所期望的電晶體性能。因為所佈植的摻雜物在進一步的生產製程期間因該裝置溫度上升而擴散(diffusion)，為了活化該摻雜物和修復(cure)由佈植所引起的晶格損壞，必須符合非常嚴格的熱預算(thermal budget)要求，其中，熱預算係描述該摻雜物在經過的時間裡的擴散性。該源極/汲極佈植的執行是使用閘極電極作為佈植遮罩(mask)，從而在該閘極電極中提供增加的摻雜物位階(level)，其中，該閘極電極通常是以多晶矽的形式提供。
縮減的電晶體閘極長度也需要極淺的PN接面以維持所需要的通道導電性控制性。因此，在先進電晶體元件的汲極和源極中所需的摻雜物位階和分佈可能需要不足以達到該多晶矽閘極電極所需求的傳導性之佈植製程。此外，由於這些汲極/源極佈植的非均勻摻雜物分佈，在該多晶矽閘極電極中所造成的摻雜物濃度在電晶體操作期間可能不適於避免不需要的閘極電荷載體空乏(depletion)。
為了克服這個問題，通常在沈積該多晶矽閘極層之後以及在該閘極圖案化(patterning)步驟之前執行多晶矽預先摻雜(pre-doping)製程。該多晶矽預先摻雜通常藉由基於佈植參數的離子佈植來執行，以實質上避免摻雜物穿透該閘極絕緣層，否則將導致嚴重損壞。
因此，習知的方法可以提供複雜的CMOS裝置的閘極電極結構的電子特性的強化控制，然而在完成電晶體結構之後可以觀察到裝置故障的程度增加，參照第1a至1e圖就細節加以敘述。
第1a圖圖示說明CMOS裝置的上視圖，也就是，半導體裝置包含不同傳導形式的場效電晶體(field effect transistor)，也就是P通道電晶體和N通道電晶體。裝置100包括基材(未顯示於第1a圖)，在基材之上形成半導體層103，在該半導體層中藉由隔離結構102定義個別的主動區域(active region)或電晶體區域100A、100B。例如，該區域100A可對應N通道電晶體而該區域100B可對應P通道電晶體。此外，如虛線105所指示，閘極電極將會形成以延伸到該區域100A、100B之上，使得如上述一般，個別的閘極電極材料必須依照個別的電晶體100A、100B的傳導性形式而進行摻雜。
第1b圖圖示說明由第1a圖中的線Ib所指示的該裝置100的截面圖。如所說明，在所示的生產步驟中，該裝置100包括基材101，該基材101代表任何用以在其上形成該半導體層103的適當載體材料，該半導體層103通常是矽層，因為大量的複雜CMOS裝置是採用矽層，並且在可見的將來因為矽優秀的可獲取性和已被充分瞭解的特質而仍然會繼續以矽製作。該基材101結合該半導體層103會形成“塊(bulk)”組構，其中，該半導體層103代表該基材101的實質結晶(crystalline)材料的上部份，而在其它情況中，可以使用絕緣層上覆矽(silicon-on-insulator；SOI)組構，其中埋設絕緣層(buried insulating layer)(未顯示)可放置在該基材101和該半導體層103之間。此外，閘極絕緣層106A形成於該半導體層103上，且依據用以形成該閘極絕緣層106A的製程(意即沈積或氧化)，該層可能會或可能不會形成於該隔離結構102上。例如，該閘極絕緣層106A通常係由具有對應該電晶體100A、100B的整體特性的適當厚度之二氧化矽(silicon dioxide)所構成。此外，多晶矽層105A依據需要的適當厚度而形成於該閘極絕緣層106A上，用於用以形成該閘極電極105之進一步製程。另外，如光阻遮罩的佈植遮罩107形成於該裝置100之上使得該電晶體區域100B被覆蓋，同時使該電晶體區域100A暴露於離子轟擊108，以引入所需的摻雜物種，如N型摻雜物種。
如第1a和1b圖所顯示的半導體裝置100可以基於下列的習知製程技術而形成。在提供該基材101並於其上形成該半導體層103之後，依據整體的裝置策略，可以例如藉由微影(lithography)技術以提供蝕刻遮罩，接著藉由蝕刻製程在該半導體層103中形成個別的溝槽(trench)向下達到需要的深度，從而形成該隔離結構102。在那之後，可以沈積如二氧化矽(可能還結合氮化矽(silicon nitride))的適當絕緣材料以利用絕緣材料填充該個別的溝槽。接下來，例如藉由蝕刻、化學機械研磨(chemical mechanical polishing；CMP)等以移除多餘材料，從而也提供用於隨後的製程步驟的增強的表面拓樸(topography)。應要瞭解，在先進的積體電路中，最小的特徵尺寸已達到深次微米(deep sub-micron)範圍，因此也需要顯著的努力來壓制對該裝置100的污染，惟製程步驟的數目已經隨著半導體裝置的複雜度而增加。為了這個原因，半導體裝置的暴露表面部份必須經過有效率的清淨製程以移除污染，如有機種(organic species)、金屬種(metallic species)等，否則會對該裝置的進一步製程造成顯著影響。例如，通常使用在圖案化先進特徵(如該隔離結構102以及如閘極電極105的後續結構)的複雜蝕刻配方(recipe)以及如CMP之步驟可能會導致有機蝕刻殘餘物、缺陷粒子(defect particle)等形式的重大表面污染，因此需要已建立有複數個有效率的濕式化學製程(wet chemical process)的有效率清淨策略。所以，在形成該閘極絕緣層106A之前，可以執行個別的濕式化學清淨製程。在那之後，依據整體需求可藉由例如氧化(可能結合沈積)形成該閘極絕緣層106A。在那之後，可藉由例如基於建立完善的沈積配方的低壓化學氣相沈積(low pressure chemical vapor deposition；LPCVD)而形成該多晶矽層105A。下一步，藉由微影(photolithography)形成該光阻遮罩107，並基於適當選擇的佈植參數執行離子佈植製程108而將適度的摻雜物濃度引入該多晶矽層105A的暴露部份下方達至特定深度，其中該深度是特別選擇以避免大幅穿透該閘極絕緣層106A和下方的矽材料。應該瞭解，在形成該隔離結構102之前或之後，可以執行個別的佈植次序以於個別的電晶體100A、100B中定義所需的基礎摻雜(base doping)。在顯示的例子中，可以假設該電晶體100A會接收P型摻雜物以藉由在稍後的生產階段中定義高度N型摻雜汲極和源極區域而形成N通道電晶體。同樣地，該電晶體100B會接收N型摻雜物種以藉由在稍後的階段中定義重度P型摻雜汲極和源極區域而形成P通道電晶體。
第1C圖圖示說明在進一步進階之生產階段中的裝置100，其中，佈植遮罩109覆蓋該電晶體100A的區域，同時在進一步的佈植製程110期間暴露該電晶體100B的區域，用以將P型摻雜物種引入該多晶矽層105A的暴露部份中。再者，在這個情況下，可適當選擇如能量(energy)和劑量(dose)的佈植參數，以抑制過度穿透下方的閘極絕緣層106A和半導體層103。在該佈植製程110之後，可移除佈植遮罩109並且例如藉由清潔所產生的表面和沈積防反射鍍膜材料(anti-reflective coating(ARC)material)來繼續進一步的處理，假使需要的話，可接著以如光阻等的遮罩材料來形成用於圖案化該多晶矽層105A的適當蝕刻遮罩。為此，可以使用建立完善的製程技術。在那之後，可以藉由利用電漿輔助(plasma assisted)和濕式化學蝕刻技術執行精密的蝕刻製程，以圖案化該多晶矽層105A，同時利用該閘極絕緣層106A作為蝕刻停止材料。
第1d圖圖示說明依據如第1a圖所說明的線1d之截面圖，其係於蝕刻製程之後以及於移除任何不想要的材料，如光阻、任何硬遮罩材料和/或ARC材料等之後者。因此，如所說明，該電晶體100A包括閘極電極105，而該閘極電極105係具有依據設計規則和於前述的圖案化次序期間所發生的製程變異的閘極長度，意即在第1d圖中之閘極電極105的水平延伸。此外，如先前所解釋的，之前的複數個製程步驟也許需要濕式化學步驟形式的額外清淨製程111，以於執行隨後的製程步驟之前有效地移除污染。為了這個原因，已建立複數種濕式化學溶劑，其中，例如氨(ammonia)(NH3 )和二氧化氫(hydrogen peroxide)(H2 O2 )(APM)的混合物業已證明為高效率的清淨劑。因此，於該濕式化學清淨製程111期間，可以供應特定濃度和預定溫度的APM以有效地移除任何污染。然而，雖然APM代表高度有效的濕式化學清淨劑，但是在該蝕刻製程期間反應率(reaction rate)卻是顯著地依據電化學條件而定，該電化學條件係敏感地依據任何金屬殘留物的存在而定，其中，可觀察到即使在存在有非常低的金屬表面污染時，APM仍會啟動廣大的多晶矽材料蝕刻。因此，依據任何金屬殘留物對表面的污染程度，在該濕式化學清淨製程111期間可能會發生一些對該閘極電極105的顯著攻擊。在該製程111之後，可以基於建立完善的CMOS技術繼續進一步的處理。
第1e圖圖示說明在進階生產階段中的電晶體100A。如所說明，該電晶體100A包括於該閘極電極105的側牆(sidewall)上的間隔件(spacer)結構112，且該閘極電極105之內形成有金屬矽化物區域114。個別的金屬矽化物區域114也可形成於汲極和源極區域113中，其中該汲極和源極區域113係側向包圍通道區域。在所顯示的例子中，該電晶體100A代表N通道電晶體，使得該汲極和源極區域113以及該閘極電極105的上側部份可包括適度高濃度的N型摻雜物種，同時標示為n- 的閘極電極105下側部份可以摻雜有由該佈植製程108(第1b圖)所提供的濃度以強化該閘極電極105的電性特性。此外，如同先前所標示，在某些情況下，可以在該閘極電極105中觀察到顯著的蝕刻損壞，而如同先前所討論者，該損壞是假設為由基於APM的濕式化學清淨製程11所引起者。因此，損壞的載體105B會顯著地影響該閘極電極105的整體特性，也當然影響該電晶體100A的特性，而導致在精密的CMOS裝置中良率損失的增加。
本發明是針對能避免或至少降低以上所指出的一個或多個問題的影響之多種方法和裝置。
以下代表本發明的簡化摘要以提供對本文中所揭露的某些態樣的基本瞭解。本摘要不是個徹底的概要，且並非意欲辨識本發明的關鍵或重要元件或者描繪本發明的範圍。唯一的目的是要以簡化形式表現某些概念以作為稍後就更細節的敘述進行討論的前言。
一般而言，本發明是關於CMOS裝置和用以生產該裝置的技術，其中由閘極電極結構的蝕刻損壞所引起的良率損失可以藉由在執行精密的濕式化學清淨製程之前修改在閘極電極材料中的寄生PN接面而降低，其中係在圖案化該閘極電極結構之後和用於完成電晶體結構的進一步製程之前會需要該化學清淨製程者。以下的解釋並非意欲限制本發明，惟這裡假設在該寄生PN接面(其可於圖案化該半導體閘極電極材料之前形成在該半導體閘極電極材料中)附近的“靜電(electrostatic)”電荷分佈可能對敏感的濕式化學清淨製程的整體蝕刻特性有重大影響，特別是在存在有即便非常微小的金屬表面污染時尤然。所以，適當修改個別的寄生PN接面會因此導致電場的縮減並且從而導致在該以半導體為基礎(semiconductor-based)的閘極電極材料的重要部份內有較不明顯的電荷產生，也因此縮減了相應的濕式化學清淨製程中相關於金屬表面污染的敏感度。於本文所揭露的某些說明態樣中，該個別的寄生PN接面的更改是基於用於引入如氮的惰性種(inert species)的額外佈植製程而完成，因此縮減空間電荷的產生或甚而完全瓦解(disrupt)該個別PN接面。本文中所揭露的其它說明態樣中，可以調整該寄生PN接面的特性使得可能發生大幅縮減的電場線(electric field string)，這也導致靜電電荷縮減。因此，在形成複雜CMOS裝置的期間，可以達成良率大幅提升但不會過度地增加整體的製程複雜度。
本文中所揭露的一種說明方法包括在閘極電極材料層中佈植惰性種，且該閘極電極材料形成於基材之上並且具有P型摻雜層部份和N型摻雜層部份。該方法復包括自該P型摻雜層部份形成第一閘極電極以及自該N型摻雜層部份形成第二閘極電極。此外，該方法包括執行濕式化學清淨製程，以及基於該第一閘極電極形成第一電晶體和基於該第二閘極電極形成第二電晶體。
本文中所揭露的進一步說明方法是關於形成CMOS裝置。該方法包括在閘極絕緣層上形成閘極電極材料以及在該閘極電極材料中形成N型摻雜區域和P型摻雜區域。此外，修改介於該N型摻雜區域和該P型摻雜區域之間的接面區域，以縮減靠近該接面區域的靜電電位。該方法進一步包括自該N型摻雜區域形成第一閘極電極和自該P型摻雜區域形成第二閘極電極，以及在該第一和第二閘極電極上執行濕式化學清淨製程。
本文中所揭露的說明CMOS裝置，包括具有第一閘極電極的P通道電晶體，且該第一閘極電極包括與第一含矽區域接觸的第一金屬矽化物區域，其中，該第一金屬矽化物區域包括具有第一濃度的惰性種。該CMOS裝置復包括具有第二閘極電極的N通道電晶體，且該第二閘極電極包括與第二含矽(silicon-containing)區域接觸的第二金屬矽化物區域，其中，該第二金屬矽化物區域包括具有大約等同於該第一濃度的第二濃度的惰性種。
以下敘述多種解說性實施例。為了清晰起見，並非所有實際實施特徵均敘述於本說明書中。當然瞭解到在任何實際實施例的發展中，必須決定多種特定的實施方式以達成申請人的特定目標，如符合系統相關(system-related)或商業相關(business-related)之限制，而這會因實施方式不同而改變。此外，將瞭解到該類發展努力是複雜並且耗時的，但是對於由本發明獲得益處的熟知技術之人士而言將會是一個例行工作。
本發明的內容現在會參照隨附的圖示加以敘述。多種結構、系統及裝置示意地描述在圖示中，只是為了解釋起見，因此不要以熟知此項技術人士所知的細節來混淆本發明。但是，包含隨附圖示以描述及解釋本發明的說明例子。本文中所使用的字與詞組應該要被瞭解並解釋成具有與熟知相關技術之人士所瞭解的意思相一致的意義。名詞或詞組沒有特別的定義(意即，定義是與習知該項技術之人士所理解的原始和習慣意義不同)是意味著使用與本文中該名詞或詞組相一致之意思。某種程度上，名詞或詞組是意欲具有特殊意義(意即與習知該項技術之人士所理解的原始和習慣意義不同)，此類特殊定義會在說明書中表示提出，並且是以直接和明確提供用於該名詞或詞組的特殊定義之定義方式。
在本發明所提供技術與CMOS裝置中，介於半導體閘極材料的P型摻雜和N型摻雜部份之間的接面區域的修改，可以在執行濕式化學清淨製程之前進行修改以縮減在用於完成該基礎電晶體結構的進一步製程期間的良率損失。如同先前所討論的，一般相信例如基於APM的敏感濕式化學清淨製程會對生產製程的整體品質有顯著影響，特別是對於閘極電極結構尤然，而依據習知技術這會導致嚴重的良率損失。並非意欲限制本發明至以下說明，惟一般相信寄生PN接面的修改，例如藉由併入像氮、氙(xenon)、氬(argon)等的適當惰性種會導致濕式化學蝕刻配方相對於所考量的閘極電極材料的蝕刻率變異的敏感度大幅縮減。例如，吾人係假設靜電電荷或空間電荷之某種程度的“均等化(equalization)”會大幅縮減如APM的濕式化學清淨溶劑的敏感度，從而縮減該閘極電極結構的過度蝕刻損壞。本文中所揭露的其它說明實施例中，可例如藉由在併入該閘極電極材料所需的基礎摻雜期間使用傾斜(tilted)佈植步驟，而修改個別寄生PN接面的一般組構，也從而縮減濕式化學清淨劑相對於蝕刻率變異的敏感度。假使需要的話，個別地經修改之寄生PN接面可額外地藉由併入惰性種的離子佈植而加以處理，其中，可以採用縮減的劑量，從而也縮減對該閘極電極結構的整體特性上的任何影響，例如關於導電性等。因此，整體的生產良率可以提升，同時不會過度地增加整體製程的複雜度，這是因為在某些說明實施例中，可以使用一個額外的佈植製程而執行為非遮罩佈植製程，而在其它情況下可以在不須額外的製程步驟下達成寄生PN接面的大幅修改。
第2a圖圖示說明CMOS裝置200的截面圖，該CMOS裝置200包括基材201，且在該基材201之上形成半導體層203。該基材201代表任何適當的載體材料，例如結晶(crystalline)半導體材料，絕緣材料等可以適當地形成於該半導體層203之上者，該半導體層203可以任何適當組構設置，意即以矽材料、矽/鍺(germanium)材料或任何其它半導體混合物的形式來設置。在某些說明實施例中，該半導體層203代表以矽為基礎(silicon-based)的層，意即包含大量矽的半導體材料，並可能還結合其它成分，像鍺、錫等，以適當地調整需要的電性特性，其中，個別的成分依據整體需求可能只會在該半導體層203中局部地(locally)提供。應該瞭解到，該層203能以具有適當定向(orientation)之實質結晶材料的形式提供，而這也可能會依據該裝置的需求而局部地改變。在所顯示的實施例中，該半導體層203代表該基材201的實質結晶材料的上側部份，而在其它情況下，可提供埋設絕緣層(未顯示)，然而該埋設絕緣層可能只會在該基材201之上局部地形成，以便在某些裝置區域中提供塊狀組構而在其它區域中提供SOI組構。此外，閘極絕緣層206A係形成在該半導體層203上，且依據製程策略，也可形成在隔離結構202上，其中該隔離結構202在該半導體層203中定義個別的主動區域(active region)，如同前面參照該裝置100所解釋者。在所顯示的例子中，該閘極絕緣層206A可設置成實質連續層，且該實質連續層包含任何適當之材料，如下方半導體材料的氧化材料、任何其它的介電材料，如氮化矽、氮氧化矽、高K(high-k)介電材料，其中該高K介電材料係理解為具有電介常數為10或更高的電介材料，如氧化鉿(hafnium oxide)、氧化鋯(zirconium oxide)等。在其它情況下，該層206A包括複數個不同其它材料，例如，二氧化矽材料、氮化矽材料，並可能結合有高k介電材料。閘極電極材料層205A可形成於該閘極絕緣層206A上而具有所需要的厚度和材料成分。例如，該層205A包括多晶矽，並可能結合其它半導體材料，如鍺等。此外，在所顯示的生產階段中，佈植遮罩209會覆蓋裝置區域200A並暴露裝置區域200B，該等區域為了方便起見也稱為電晶體200A、200B，這是因為在圖案化該閘極電極層205A之後，個別的電晶體元件會形成在該區200A、200B中之故。
如第2a圖中所顯示的裝置200可基於如同先前參照該裝置100所敘述的類似製程技術而形成。例如，在形成該隔離結構202之前或之後，基於建立完善的佈植技術而在對應於該區域200A、200B的半導體層203中定義個別的基礎摻雜分佈。如同之前所解釋，可形成該隔離結構202，接著進行用以形成該閘極絕緣層206A的製程次序，且視乎該閘極絕緣層206A所需的材料成分而定可包括精密的氧化和/或沈積技術。在那之後，可藉由例如LPCVD沈積該層205A，且之後可以形成適當的佈植以主動地將N型摻雜物種引入對應該區域200A的層205A中，如同先前所敘述者。在移除該個別佈植遮罩之後，可以形成該遮罩209並且可以執行佈植製程210以將P型摻雜物種引入層205A的暴露部份中。
第2b圖圖示說明在進階之生產階段中的裝置200，其中，該層205A暴露至經設計成用以引入惰性種(意即，電性非主動種(electrically non-active species))至層205A的離子佈植製程220，其中，在顯示的實施例中，該佈植製程220可執行成為非遮罩佈植製程，從而避免了任何額外的微影步驟。在離子佈植期間，可以適當選擇個別的製程參數(也就是佈植能量和劑量，意即離子電流和製程時間)以獲得遍及該層205A所需要的濃度，而不會過度地穿透該閘極絕緣層206A和下方的半導體層203。因此，可以使用建立完善的模擬技術，並可能結合執行測試生產(test run)以建立適當的製程參數組。此外，在該層205A中用於惰性種221的適當濃度值，可以藉由選擇不同的參數和監視在進一步處理該裝置200期間的製程結果(以將要形成的閘極電極結構的蝕刻損壞來看)而決定。例如，當使用氮時，該惰性種221的最大濃度可與引入該層205A的摻雜物種具有相同的大小等級，以使該種221的濃度可達成對該N型摻雜物種和P型摻雜物種的濃度的個別適應。例如，為了引入氮作為該惰性種221，可以使用數個keV至約60keV的佈植能量於厚度在100至200nm範圍的層205A，從而在該層205A中產生約每立方公分1019 的氮原子的最大濃度。
第2c圖圖示說明依據更進一步的說明實施例的裝置200，其中，該佈植製程220可以在預先摻雜閘極電極材料205A之前執行。也就是，例如氮等惰性種221可以在沈積該層205A後併入。
第2d圖圖示說明在佈植製程208期間的裝置200，該佈植製程208是基於佈植遮罩207而執行，該佈植遮罩207覆蓋該裝置區域200B同時暴露該區域200A以引入所需要的摻雜物種，且該摻雜物種在顯示的實施例中可以是N型摻雜物。在那之後，可以如同前述參照第2a圖的類似方式執行個別的佈植製程以將P型摻雜物引入該層205A。
第2e圖圖示說明在用於引入該所需要的摻雜物種與惰性種221的佈植次序之後的裝置200，因此，在接面區域222中該N型種和P型種會形成個別的PN界面區，也可包含特定數量的惰性種221，進而大幅修改關於該接面區域222的附近區域中的靜電電荷堆積之整體特性。並非意欲限制本發明至任何理論，惟一般相信該惰性種的存在會終止該層205A的多晶矽材料的接面區域22的電性特性，在某些說明實施例中，該層205A並未在這個生產階段中被退火(anneal)，使得該惰性種的存在(即使是適度的低濃度)可大幅縮減用於電荷載體擴散(diffusion)的能力並縮減延伸靜電電荷的產生，如同在習知技術中不修改該寄生PN接面的情況一樣。
第2f圖圖示說明在圖案化該閘極電極層205A之前的裝置200的上視圖。如同所說明，該區域200A、200B是由該隔離結構202所隔開，且包含有已修改PN接面的接面區域222係實質上位在該隔離結構202之上。在這個階段中，可以基於建立完善的技術執行適當的圖案化次序，如同前述一般，以形成用於該電晶體200A、200B的閘極電極結構，其中，該閘極電極結構會連接跨越該隔離結構202。
第2g圖圖示說明具有形成於該區域200A、200B和該隔離結構202之上的閘極電極205的裝置200。此外，如前所述，以該接面區域222為中心的關鍵區223會由於已修改的PN接面而顯現縮減的靜電電荷。
第2h圖圖示說明由第2g圖所顯示的線IIi左、IIi右所標示的截面圖。也就是，該閘極電極205是顯示為在該電晶體200A的左手邊的截面圖以及該電晶體200B的右手邊的截面圖。如前所述，在包含數個蝕刻製程的複雜圖案化次序後，該裝置200會接受到濕式化學清淨製程211，例如基於APM以移除有機污染、顆粒等。在該製程200期間，由於先前執行的該閘極電極材料205A的修改，該濕式化學清淨劑所增加的蝕刻率變動會減少，咸信這會導致該PN接面在該區域222中的相對應修改，從而也縮減或實質上均等化在該關鍵區域223中的靜電電荷。因此，該清淨製程211可基於建立完善且具高度效率的配方而執行，同時大幅縮減該暴露閘極電極205的任何不想要的過度蝕刻損壞。在那之後，可基於建立完善的製程技術而繼續進一步的處理，也就是，可藉由使用適當大小的間隔件結構結合退火循環在該半導體層203中形成汲極和源極區域。也應該要瞭解到，在某些說明實施例中，退火製程可以在該清淨製程之後執行以活化在該閘極電極205中的摻雜物，也可導致在該區域222中某種程度上的PN接面“重建(re-establishment)”，該重建不會對於在執行該關鍵的清淨製程後所執行的進一步製程有負面影響。在其它情況下，個別的退火製程可以省略，並且該閘極電極205中的摻雜物可以在個別的退火製程期間被活化，用於在稍後的生產階段中活化該汲極和源極區域。
第2i圖圖示說明當該電晶體200A、200B的基礎結構完成時，在進一步的進階生產階段中的裝置200。也就是，該電晶體200A、200B之每一者均可包括該閘極電極205，其中，當該電晶體200A代表N通道電晶體時，該電晶體200A的閘極電極205可包括N型摻雜部份205N，同時該電晶體200B的該閘極電極205可包括P型摻雜部份205P。此外，在該等部份205N、205P中，當該閘極電極205是基於相同的基礎材料而形成時，該惰性種221可以一濃度存在，且電晶體200A、200B兩者個別濃度的分佈大約相等，這是因為在這個情況下，對於該惰性種221而言可以獲得實質上相同的擴散行為之故。在其它情況下，該濃度分佈會相異，然而，由於用於併入該惰性種221的共同佈植製程，該濃度大約相等。此外，當該閘極電極205包括大量的矽材料時，該閘極電極205之每一者均包括金屬矽化物區域214。再者，在這個情況下，由於該先前的佈植製程，該金屬矽化物區域214具有實質上相關於該惰性種221相同的濃度。此外，每個該電晶體均可包括個別的側牆間隔件結構212以及汲極與源極區域213，而圍成個別的通道區域215。此外，金屬矽化物區域214也設置於該汲極和源極區域中。如第2i圖中所示的電晶體200A、200B可以基於建立完善的製程技術而形成，這些技術包含沈積適當的間隔件材料及蝕刻停止材料，圖案化這些材料以形成該結構212的個別間隔件元件，而該等間隔件元件可以接著結合該閘極電極205用作佈植遮罩以獲得用於該汲極與源極區域213所需要的垂直和側向分佈。在那之後，可以退火該裝置200，從而活化在該閘極電極205和該汲極與源極區域213中的摻雜物，同時也再結晶(re-crystallizing)該半導體層203中的損壞結構。在那之後，可以例如藉由沈積耐火(refractory)金屬以及啟動與下方矽材料的化學反應而形成該金屬矽化物區域214，其中，如先前所述，也可能存在特定數量的惰性種。因此，藉由提供例如氮的惰性種221，可以大幅壓制對於該閘極電極205的過度蝕刻攻擊，從而增加製程良率。
參照第3a至3b圖，現在將描述進一步的說明實施例，其中，該閘極電極材料可藉由選擇性沈積包含適當摻雜物種的閘極電極材料而形成。
第3a圖圖示說明包括基材301、半導體層303的半導體裝置300的截面圖，其中，隔離結構302將區域300A與區域300B隔開。此外，閘極絕緣層306A可形成於該層303上。對於目前為止所述的組件而言，係應用與先前參照該裝置100和200所述之相同準則。此外，該第一閘極電極材料305A形成於對應該區域300A的層303之上，並且可包含用於形成在該區域300A中的電晶體所需要的適當摻雜物種。此外，第二閘極電極材料305B形成於該層305A之上以及該閘極絕緣層306A的暴露部份上。該第二閘極電極材料305B如所期望般可包括個別的摻雜物種。如第3a圖中所顯示的裝置300可基於下列製程而形成。該隔離結構302與該閘極絕緣層306A可基於先前該的製程技術而形成。在那之後，可以藉由例如LPVD沈積第一閘極電極材料305A，其中，適當的摻雜物種可以在任何該沈積製程的任何適當階段併入該沈積環境(ambient)以獲得所期望的摻雜物濃度和垂直摻雜物分佈。在那之後，可以形成微影遮罩並且可將該層305A所不想要的部份藉由適當的蝕刻技術予以移除，其中，在最終過程中，可使用具高度選擇性的濕式化學蝕刻步驟縮減對於該閘極絕緣層306A所不需要的損壞。在那之後，可以沈積該第二層305B，同時在該沈積製程所期望的階段處將適當的摻雜物種進入該沈積環境以建立所期望的濃度和分佈。在那之後，可以例如藉由CMP移除該層305B的多餘材料，從而也創造出實質地平面的表面拓樸。
第3b圖圖示說明在用於引入例如氮的惰性種321的離子佈植製程320期間的裝置300。在其它情況下，可以使用如氙、氬等的其它適當物種。對於該佈植製程320的任何製程參數，可應用如同先前參照該佈植製程220所述者之相同準則。在那之後，可以如前該繼續進一步的製程以圖案化該層305A、305B，以形成個別的閘極電極，並基於如前該的有效率濕式化學劑執行清淨製程。
參照第4a至4c圖，現在描述進一步的說明實施例，其中，藉由執行傾斜佈植製程可以完成寄生PN接面之修改。
第4a圖圖示說明包括基材401、半導體層403、閘極絕緣層406A及閘極電極材料405A的裝置400。針對這些組件，係應用與先前所述者相同的準則，例如關於該裝置100和200的準則。此外，在所顯示的生產階段中，可以形成佈植遮罩409以覆蓋區域400A同時暴露區域400B。在所顯示的實施例中，該閘極電極材料405A可提供為實質地未摻雜(non-doped)之多晶矽材料，其中，在該佈植製程410期間可以基於傾斜角度α將適當的摻雜物種引入該區域400B中，其中該角度是經理解為介於實質上垂直方向與該佈植製程410的離子束的方向之間的角度。該傾斜角度α係經選擇以使得該佈植遮罩409對於該暴露區域400B的一部份具有陰影效應(shadowing effect)，從而維持實質地未摻雜區域422或使得該區域422相較於該層405A的非陰影區(non-shadowed area)具有大幅縮減的摻雜物濃度。應該瞭解到，可將該製程410的相對應佈植參數調適於該傾斜角度α以考慮到該層405A所“增加”的厚度(當從該離子束來看時)，從而需要增加之佈植能量。
第4b圖圖示說明在進一步的進階生產階段中的裝置400，其中，佈植遮罩407覆蓋該區域400B，同時該區域400A暴露於具有負傾斜角度的進一步傾斜佈植製程408(當如第4a圖中所顯示之該傾斜角度α可當作是正傾斜角度時)。也就是，該遮罩407可具有對於該區域422或至少該區域422的一部份的陰影效應，使得一般而言，可以在該隔離結構402之上獲得大幅縮減的摻雜物濃度區或本質區(intrinsic area)。因此，在該區400A、400B之間的個別“PN”接面與習知的寄生PN接面相比會大幅地修改，從而在相對應的敏感濕式化學清淨製程期間也縮減該影響。所以，在移除該蝕刻遮罩407之後，可以藉由基於先前該製程策略圖案化該閘極電極材料405A而繼續進一步的處理，接著使用可以大幅縮減過度的蝕刻損壞的有效率清淨製程。在這個情況下，與習知策略相比可以避免額外的製程步驟。
第4c圖圖示說明根據進一步的說明實施例的裝置400，其中，在傾斜佈植製程410和408的次序之前或之後，可以執行進一步的佈植製程以引入如氮的惰性種421，用以進一步修改該個別的接面區域422。在該佈植製程420期間，因為在該區域400A、400B之間非常弱的“PN接面”可以基於大幅縮減的惰性種的量而有效率地修改，所以可以實施縮減的劑量。因此，由於縮減的濃度導致該關鍵區域422的有效率修改，因此可以提升該惰性種421的“效率”。在那之後，如前所述，可以繼續進一步的處理。
因此，本發明提供了半導體裝置和用於形成該裝置的方法，其中，藉由在執行濕式化學清淨製程之前提供惰性種於該閘極電極材料中，可減低用於形成複雜CMOS裝置的習知技術的良率損失，從而提供以該清淨劑蝕刻率的觀點而言增強的製程穩定度而直接轉換成為縮減對該閘極電極結構的蝕刻損壞。
以上揭露的特定實施例僅用於說明，因為本發明對於由本文得到益處和教示的熟知該項技術人士而言可以不同但等效的方式修改或實施。例如，以上提出的製程步驟可以不同順序執行。此外，並非意圖對本文中所顯示及相異於以下申請專利範圍中所敘述的結構或設計的細節予以設限。因此，很明顯地，以上揭露的特定實施例可以替換或修改，並且所有該等變化均可視為落於本發明的範疇與精神之內。因此，欲尋求的保護內容是與以下的權利要求項所提出的內容相同。
100、400．．．裝置
100A、100B．．．電晶體區域
101、201、301、401．．．基材
102、202、302、402．．．隔離結構
103、203、303、403．．．半導體層
105、205．．．閘極電極
105A．．．多晶矽層
105B．．．載體
106A、206A、306A、406A．．．閘極絕緣層
107、109、207、209、407、409．．．佈植遮罩
108．．．離子轟擊
110、208、210、220、410、420．．．佈植製程
111．．．清淨製程
112．．．間隔件結構
113．．．汲極和源極區域
114、214．．．金屬矽化物區域
200．．．CMOS裝置
200A、200B．．．裝置區域/電晶體
205A．．．層
205N．．．N型摻雜部份
205P．．．P型摻雜部份
211．．．濕式化學清淨製程
212．．．側牆間隔件結構
213．．．汲極與源極區域
215．．．通道區域
221、321、421．．．惰性種
222．．．接面區域
223、422．．．關鍵區域
300．．．半導體裝置
300A、300B、400A、400B．．．區域
305A．．．第一閘極電極材料
305B．．．第二閘極電極材料
405A．．．閘極電極材料
408．．．傾斜佈植製程
本發明可以藉由參閱以下敘述合併隨附的圖示而瞭解，其中，相同的參考號碼代表相同的元件，且其中：
第1a圖圖示說明在早期生產階段的CMOS裝置的上視圖；
第1b至1e圖圖示說明在多個生產階段期間依據用於圖案化閘極電極結構的習知製程策略並基於APM使用有效率的濕式化學潔淨製程的CMOS裝置的截面圖；
第2a至2e圖根據說明實施例圖示說明在多個生產階段期間且在包含更改寄生PN接面的實際圖案化閘極電極結構的一系列製程之前的CMOS裝置的截面圖；
第2f及2g圖根據說明實施例圖示說明在圖案化閘極電極結構之前和之後的半導體裝置的上視圖；
第2h及2i圖根據說明實施例圖示說明在進一步進階生產階段期間沿著在如第2g圖中所顯示的線的截面圖；
第3a及3b圖根據另一個進一步實施例圖示說明在形成閘極電極材料和修改閘極電極材料的寄生PN接面的多個生產階段期間之CMOS裝置的截面圖；以及
第4a至4c圖根據另一個進一步的實施例圖示說明在形成包含不同形式的摻雜物和修改的PN接面的閘極電極材料的多個生產階段期間之CMOS裝置的截面圖。
雖然在此揭露的發明內容容許有多種更改和替換的形式，本發明的特定實施例業已藉由在圖示中的例子並且於本文中就細節描述的方式加以顯示。然而，應該瞭解到，本文中所述的特定實施例並非意欲限制本發明於揭露的特定形式，相反地，本發明的動機是要涵蓋落入由隨附的申請專利範圍所定義的發明精神與範圍之內的所有修改、等效和替換。
200．．．CMOS裝置
200A、200B．．．裝置區域/電晶體
201．．．基材
203．．．半導體層
205．．．閘極電極
205N．．．N型摻雜部份
205P．．．P型摻雜部份
212．．．側牆間隔件結構
213．．．汲極與源極區域
214．．．金屬矽化物區域
215．．．通道區域
221．．．惰性種

Claims (9)

  1. 一種形成CMOS裝置的方法，該方法包括：在閘極絕緣層上形成閘極電極材料；形成第一遮罩於該閘極電極材料之上，該第一遮罩覆蓋該閘極電極材料之第一部分，且該第一遮罩暴露該閘極電極材料之第二部分；執行第一傾斜佈植製程，以在該閘極電極材料之該第二部分中形成N型摻雜區域，其中，在該第一傾斜佈植製程期間，該第一遮罩係縮減N型摻雜物穿透進入該閘極電極材料的該第一部分與該第二部分間之接面區域；形成第二遮罩於該閘極電極材料之上，該第二遮罩覆蓋該第二部分，且該第二遮罩暴露該第一部分；執行第二傾斜佈植製程，以在該閘極電極材料之該第一部分中形成P型摻雜區域，其中，在該第二傾斜佈植製程期間，該第二遮罩係縮減P型摻雜物穿透進入該接面區域；自該N型摻雜區域形成第一閘極電極；自該P型摻雜區域形成第二閘極電極；以及在該第一和第二閘極電極上執行濕式化學清淨製程。
  2. 如申請專利範圍第1項之方法，復包括將惰性種引入該接面區域中。
  3. 如申請專利範圍第2項之方法，其中，將該惰性種引入 該接面區域中係包括執行無遮罩佈植製程。
  4. 如申請專利範圍第2項之方法，其中，將該惰性種引入該接面區域中係包括形成佈植遮罩以覆蓋該N型摻雜區域和該P型摻雜區域之至少一部份並暴露該接面區域的至少一部份，並且將該惰性種佈植進入該接面區域的該暴露部份。
  5. 如申請專利範圍第2項之方法，其中，是在形成該N型摻雜區域和該P型摻雜區域之後引入該惰性種。
  6. 如申請專利範圍第2項之方法，其中，是在形成該N型摻雜區域和該P型摻雜區域之前引入該惰性種。
  7. 如申請專利範圍第6項之方法，其中，是當形成該閘極電極材料時引入該惰性種。
  8. 如申請專利範圍第1項之方法，其中，該濕式化學清淨製程包括使用含氨(NH3 )和二氧化氫(H2 O2 )之混合物。
  9. 如申請專利範圍第2項之方法，其中，引入該惰性種包括引入氙、氬及氮之至少一者。
TW98114141A 2008-04-30 2009-04-29 藉由更改寄生ｐｎ接合以減少在清淨製程期間之ｃｍｏｓ裝置之閘極缺陷的方法 TWI469261B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102008021563A DE102008021563B4 (de) 2008-04-30 2008-04-30 Verfahren zum Verringern von Defekten von Gatestrukturen von CMOS-Bauelementen während der Reinigungsprozesse durch Modifizieren eines parasitären PN-Übergangs
US12/397,574 US8039338B2 (en) 2008-04-30 2009-03-04 Method for reducing defects of gate of CMOS devices during cleaning processes by modifying a parasitic PN junction

Publications (2)

Publication Number Publication Date
TW200952124A TW200952124A (en) 2009-12-16
TWI469261B true TWI469261B (zh) 2015-01-11

Family

ID=41152490

Family Applications (1)

Application Number Title Priority Date Filing Date
TW98114141A TWI469261B (zh) 2008-04-30 2009-04-29 藉由更改寄生ｐｎ接合以減少在清淨製程期間之ｃｍｏｓ裝置之閘極缺陷的方法

Country Status (3)

Country Link
US (1) US8039338B2 (zh)
DE (1) DE102008021563B4 (zh)
TW (1) TWI469261B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8394688B2 (en) * 2011-06-27 2013-03-12 United Microelectronics Corp. Process for forming repair layer and MOS transistor having repair layer
US9460969B1 (en) 2015-03-26 2016-10-04 International Business Machines Corporation Macro to monitor n-p bump
US10937872B1 (en) * 2019-08-07 2021-03-02 Vanguard International Semiconductor Corporation Semiconductor structures
KR20210142412A (ko) 2020-05-18 2021-11-25 에스케이하이닉스 주식회사 반도체 장치 및 그의 제조 방법

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5147499A (en) * 1991-07-24 1992-09-15 Applied Materials, Inc. Process for removal of residues remaining after etching polysilicon layer in formation of integrated circuit structure
US5885861A (en) * 1997-05-30 1999-03-23 Advanced Micro Devices, Inc. Reduction of dopant diffusion by the co-implantation of impurities into the transistor gate conductor
US6342438B2 (en) * 1998-11-06 2002-01-29 Advanced Micro Devices, Inc. Method of manufacturing a dual doped CMOS gate
US6566181B2 (en) * 1999-02-26 2003-05-20 Agere Systems Inc. Process for the fabrication of dual gate structures for CMOS devices
US6596605B2 (en) * 2000-12-12 2003-07-22 Samsung Electronics Co., Ltd. Method of forming germanium doped polycrystalline silicon gate of MOS transistor and method of forming CMOS transistor device using the same
US7166896B2 (en) * 2002-08-26 2007-01-23 Micron Technology, Inc. Cross diffusion barrier layer in polysilicon
US7303952B2 (en) * 2004-10-04 2007-12-04 International Business Machines Corporation Method for fabricating doped polysilicon lines

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0831931A (ja) * 1994-07-11 1996-02-02 Nippon Telegr & Teleph Corp <Ntt> 半導体装置およびその製造方法
US5550079A (en) * 1995-06-15 1996-08-27 Top Team/Microelectronics Corp. Method for fabricating silicide shunt of dual-gate CMOS device
DE19750340A1 (de) * 1997-11-13 1999-06-02 Siemens Ag CMOS-Schaltung und Verfahren zu ihrer Herstellung
US6110818A (en) * 1998-07-15 2000-08-29 Philips Electronics North America Corp. Semiconductor device with gate electrodes for sub-micron applications and fabrication thereof
US6373112B1 (en) * 1999-12-02 2002-04-16 Intel Corporation Polysilicon-germanium MOSFET gate electrodes
JP4268569B2 (ja) * 2004-06-16 2009-05-27 富士通マイクロエレクトロニクス株式会社 半導体装置の製造方法
US20080157215A1 (en) * 2006-12-28 2008-07-03 Toshiba America Electronic Components, Inc. Inter-Diffusion Barrier Structures for Dopants in Gate Electrodes, and Method for Manufacturing

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5147499A (en) * 1991-07-24 1992-09-15 Applied Materials, Inc. Process for removal of residues remaining after etching polysilicon layer in formation of integrated circuit structure
US5885861A (en) * 1997-05-30 1999-03-23 Advanced Micro Devices, Inc. Reduction of dopant diffusion by the co-implantation of impurities into the transistor gate conductor
US6342438B2 (en) * 1998-11-06 2002-01-29 Advanced Micro Devices, Inc. Method of manufacturing a dual doped CMOS gate
US6566181B2 (en) * 1999-02-26 2003-05-20 Agere Systems Inc. Process for the fabrication of dual gate structures for CMOS devices
US6596605B2 (en) * 2000-12-12 2003-07-22 Samsung Electronics Co., Ltd. Method of forming germanium doped polycrystalline silicon gate of MOS transistor and method of forming CMOS transistor device using the same
US7166896B2 (en) * 2002-08-26 2007-01-23 Micron Technology, Inc. Cross diffusion barrier layer in polysilicon
US7303952B2 (en) * 2004-10-04 2007-12-04 International Business Machines Corporation Method for fabricating doped polysilicon lines

Also Published As

Publication number Publication date
US20090273036A1 (en) 2009-11-05
US8039338B2 (en) 2011-10-18
DE102008021563A1 (de) 2009-11-12
DE102008021563B4 (de) 2012-05-31
TW200952124A (en) 2009-12-16

Similar Documents

Publication Publication Date Title
TWI443750B (zh) 以高效率轉移應力之形成接觸絕緣層之技術
JP4937263B2 (ja) Ｎｍｏｓトランジスタおよびｐｍｏｓトランジスタに凹んだ歪みのあるドレイン／ソース領域を形成する技術
US7550396B2 (en) Method for reducing resist poisoning during patterning of silicon nitride layers in a semiconductor device
TWI411109B (zh) 半導體裝置及製造半導體裝置之方法
TWI390666B (zh) 絕緣體上半導體裝置之製造方法
JP5544367B2 (ja) トランジスタにおいて進歩したシリサイド形成と組み合わされる凹型のドレイン及びソース区域
TWI517251B (zh) 包含溼蝕刻製程以移除氮化矽之半導體結構形成方法
TWI497603B (zh) 具有具降低之保形性的受應力之接觸蝕刻停止層的場效電晶體
US9449826B2 (en) Graded well implantation for asymmetric transistors having reduced gate electrode pitches
US7419867B2 (en) CMOS gate structure comprising predoped semiconductor gate material with improved uniformity of dopant distribution and method of forming the structure
JP2010532572A (ja) トランジスタのゲート電極のプレアモルファス化のブロッキング
US7235153B2 (en) System for removal of a spacer
US8476136B2 (en) Method and a structure for enhancing electrical insulation and dynamic performance of MIS structures comprising vertical field plates
US20130023104A1 (en) Method for manufacturing semiconductor device
US8722485B1 (en) Integrated circuits having replacement gate structures and methods for fabricating the same
TWI469261B (zh) 藉由更改寄生ｐｎ接合以減少在清淨製程期間之ｃｍｏｓ裝置之閘極缺陷的方法
JP2009181978A (ja) 半導体装置およびその製造方法
US8247873B2 (en) Semiconductor device and method for manufacturing the same
CN107170704B (zh) 半导体结构及其形成方法
JP2006202850A (ja) 半導体装置およびその製造方法
CN114496923A (zh) 半导体组件及其形成方法
US7087508B2 (en) Method of improving short channel effect and gate oxide reliability by nitrogen plasma treatment before spacer deposition
JP2005259945A (ja) 半導体装置の製造方法及び半導体装置
KR20050009482A (ko) 반도체 소자의 제조방법
WO2009134412A1 (en) Method for reducing defects of gate of cmos devices during cleaning processes by modifying a parasitic pn junction

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees