KR19980025599A - 실리콘 미소 구조체 제조 방법 - Google Patents
실리콘 미소 구조체 제조 방법 Download PDFInfo
- Publication number
- KR19980025599A KR19980025599A KR1019960043787A KR19960043787A KR19980025599A KR 19980025599 A KR19980025599 A KR 19980025599A KR 1019960043787 A KR1019960043787 A KR 1019960043787A KR 19960043787 A KR19960043787 A KR 19960043787A KR 19980025599 A KR19980025599 A KR 19980025599A
- Authority
- KR
- South Korea
- Prior art keywords
- silicon
- film
- teos
- depositing
- mask
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N30/00—Piezoelectric or electrostrictive devices
- H10N30/30—Piezoelectric or electrostrictive devices with mechanical input and electrical output, e.g. functioning as generators or sensors
- H10N30/304—Beam type
- H10N30/306—Cantilevers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Pressure Sensors (AREA)
- Micromachines (AREA)
Abstract
큰 종횡비와 작은 저항 및 변형이 없는 실리콘 구조체를 표면 미세 가공 기술로 제작할 수 없었던 종래 기술의 문제점을 가운데의 두꺼운 실리콘 층과 농도 조절을 위한 상하의 얇은 실리콘 층으로 실리콘 다층 구조를 형성하여 박막의 상하 방향으로 불순물을 대칭으로 분포시켜 응력 구배를 제거하고, 가운데의 실리콘 박막에 잔류 응력이 존재하는 경우 상하에 주입되는 불순물의 양을 조절함으로써 기존의 응력 구배를 상쇄시켜 미소 구조체의 휨 변형을 최소화시킬 수 있는 실리콘 미소 구조체 제조 방법이 개시된다.
Description
본 발명 실리콘 미소 구조체의 제조 방법에 관한 것으로, 특히 고농도의 불순물을 첨가하여 낮은 저항의 전도체를 제작하고 불순물을 균일하게 첨가함으로써 휨(deflection) 현상이 적은 실리콘 미소 구조체의 제조 방법에 관한 것이다.
종래의 실리콘 마이크로 캔티레버(cantilever)는 가속도계, 각속도계, 미소 액튜에이터(micro-actuator) 등 많은 미소기전소자(microelectromechanical system; MEMS) 분야에서 기계적 동작을 구성하는 소자로서 사용되고 있으나, 종횡비(aspect ratio)가 크고, 저항이 작으며 변형이 없는 실리콘 구조체를 표면 미세 가공 기술을 이용하여 제작하기가 어렵다.
한편 미국의 버클리 대학에서는 실리콘 막에 균일한 불순물 분포를 얻기 위해 PSG 산화막을 사용하였다. 이 방법에서의 PSG 산화막은 실리콘 층의 상하에 형성되며 열처리를 통하여 실리콘 층의 상하 두 방향에서 동시에 불순물이 확산되어 첨가된다. 그러나 PSG 산화막은 고농도의 불순물을 첨가하기가 용이하지 못하므로 낮은 저항의 실리콘 구조체를 제조하기 힘들다. 또한, 희생층 제거에 효과적인 기술인 HF 기상(gas phase) 식각 공정을 PSG 산화막의 식각에 사용하면 잔류 물질이 형성된다는 단점을 가지고 있다.
표면 미세 가공 기술로 미소 구조물을 제작하는데 있어 중요한 제한 요소중의 하나는 박막의 잔류 응력이다. 희생층을 제거하여 구조체를 기판으로부터 띄울 때, 잔류 응력으로 인하여 구조물의 변형이 일어나므로 설계된 소자의 특성을 얻을 수 없다. 박막의 두께에 대하여 불균일한 응력으로 인한 응력 구배(stress gradient)는 캔티레버 빔에서 상하방향으로 심각한 변형을 일으킨다. 또한 전도체의 실리콘 구조물을 제조하기 위하여 불순물을 첨가할 때, 불균일한 불순물의 농도 분포는 박막의 응력 구배를 야기한다. 따라서 두께가 수 마이크론이고 저항이 작은 실리콘 구조물을 제조하려면 기존의 반도체 공정과 호환성이 있는 표면 미세 가공 기술로서 불순물의 농도 분포를 조절하여 응력 구배를 제거할 수 있는 기술이 필요하다.
따라서, 본 발명은 기존의 미세가공(micromachining) 기술을 이용한 구조체 제조 방법에 비해 고농도의 불순물을 첨가하여 보다 낮은 저항의 전도체를 제조하고 또한 불순물을 균일하게 첨가함으로써 휨(deflection)현상이 보다 적은 실리콘 미소 구조체의 제조 방법을 제공하는데 그 목적이 있다.
상술한 목적을 달성하기 위한 본 발명은 (100) 방향성을 갖는 실리콘 웨이퍼 상부에 열 산화막을 성장하는 단계와, 상기 열 산화막 상부에 질화막을 성장하는 단계와, 상기 질화막 상부에 제 1 실리콘막을 증착하고 불순물을 주입하는 단계와, 상기 제 1 실리콘막 상부에 제 1 TEOS 산화막을 증착하는 단계와, 상기 제 1 TEOS 산화막 상부에 감광막을 도포한 후 리소그라피 공정을 통하여 홀 패턴을 형성하는 단계와, 상기 홀 패턴을 이용하여 상기 제 1 TEOS 산화막의 선택된 영역을 식각하여 홀을 형성하는 단계와, 상기 감광막을 제거한 후 제 2 실리콘막을 증착하고 불순물을 주입하는 단계와, 상기 제 2 실리콘막 상부에 제 3 실리콘막을 증착하고 불순물을 주입하는 단계와, 상기 제 3 실리콘막 상부에 제 4 실리콘막을 증착한 후 열처리를 통하여 불순물을 실리콘내로 확산시키는 단계와, 상기 제 4 실리콘막 상부에 제 2 TEOS 산화막을 증착하는 단계와, 상기 제 2 TEOS 산화막 상부에 감광막을 도포하고 리소그라피 공정을 통하여 마스크를 형성하는 단계와, 상기 마스크를 이용하여 제 2 TEOS 산화막의 선택된 영역을 식각하여 TEOS 마스크를 형성하는 단계와, 상기 TEOS 마스크를 이용하여 제 2 실리콘막까지 식각하여 제 1 TEOS 산화막의 상부가 노출되도록 하는 단계와, 상기 TEOS 마스크를 건식식각하여 제거하는 단계와, 상기 제 1 TEOS 산화막을 제거하여 실리콘 미소 구조물을 기판으로부터 분리시키는 단계로 이루어진 것을 특징으로 한다.
도 1 은 본 발명에 따른 실리콘 캔티레버 구조체의 개략도.
도 2A 내지 도 2F 는 본 발명에 따른 표면 미세 가공(micromachining) 기술을 이용한 실리콘 미소 구조체의 제조 방법을 순서적으로 도시한 단면도.
*도면의 주요 부분에 대한 부호의 설명*
1 : 실리콘 웨이퍼2 : 열 산화막
3 : 질화막4 : 제 1 실리콘막
5 : 제 1 TEOS 산화막6 : 감광막
7 : 홀8 : 제 2 실리콘막
9 : 제 3 실리콘막10 : 제 4 실리콘막
11 : 제 2 TEOS 산화막12 : 감광막
13 : TEOS 마스크14 : 구조체 형상
본 발명을 첨부된 도면을 참조하여 상세히 설명하기로 한다.
도 1 은 본 발명에 따른 실리콘 캔티레버 구조체의 개략도이다. 이러한 구조체 내에는 불균일한 잔류 응력으로 인한 휨 모멘트가 발생한다. 이 휨 모멘트는 구조체에 상하로 휨 변형을 발생시킨다. 이 때 캔티레버 구조체의 휨 변형량(y)은 아래의 수학식으로 표현된다.
[수학식]
여기서, E는 구조체 재료의 영의 계수(Young's modulus), Mb는 휨 모멘트, L은 캔티레버 구조체의 길이, I는 관성 모멘트로 I = wt3/12와 같으며, w와 t는 각각 구조체의 너비와 두께이다.
도 2A 내지 도 2F는 본 발명에 따른 표면 미세 가공(micromachining) 기술을 이용한 실리콘 미소 구조체의 제조 방법을 순서적으로 도시한 단면도이다. 도 2A에 도시된 바와 같이 (100) 방향성을 갖는 실리콘 웨이퍼(1)에 소자 사이의 절연을 위하여 열 산화막(2)이 성장된 후 질화막(3)이 성장된다. TEOS 산화막과 질화막 사이의 계면 반응을 억제하기 위한 확산 방지막과 전극으로 작용하는 제 1 실리콘막(4)이 증착되고 불순물이 주입된 후 표면 미세 가공 기술의 희생층으로 사용될 제 1 TEOS 산화막(5)이 수 마이크론 두께로 증착된다.
도 2B에 도시된 바와 같이 실리콘 구조체와 전극 사이에 전기적 연결을 위한 홀(hole)을 형성시키기 위하여 제 1 TEOS 산화막(5) 상부에 감광막(photo resist)(6) 이 도포된 후 리소그라피 공정을 통하여 홀 패턴이 형성된다. 이어 제 1 TEOS 산화막(5)의 선택된 영역에 반응성 이온 식각(reactive ion etching)이 실시되어 홀(7)이 형성된다.
도 2C 는 전도성 실리콘 구조체를 제조하기 위하여 여러 단계의 실리콘 증착과 불순물 주입이 이루어진 후의 단면도이다. 감광막을 제거한 후 얇은 제 2 실리콘막(8)이 증착되고 불순물이 주입된다. 다시 제 3 실리콘막(9)이 증착되어 불순물이 주입되고, 제 4 실리콘막(10)이 증착된 후에 열처리(annealing)를 통하여 불순물이 실리콘내로 확산된다.
저항이 작은 전도성 실리콘 구조체를 제조하기 위해서는 고농도의 불순물이 첨가되어야 한다. 종래의 방법으로 수 마이크론 두께의 실리콘막에 고농도의 불순물으르 첨가하면 불균일한 농도 분포로 인한 응력 구배가 존재하고, 이로 인한 휨 모멘트는 위의 [수학식]에서와 같이 캔티레버 구조체의 휨 변형을 야기시킨다. 이러한 단순한 열 확산에 의하여 불순물의 분포를 조절하는 것은 한계가 있으나, 다단계 주입 공정을 사용하면 고농도의 불순물을 첨가한 후에도 실리콘 구조체의 응력 분포를 균일하게 유지시킬 수 있다. 실리콘 다층 구조는 도 2C에서와 같이 가운데의 두꺼운 실리콘 층과 농도 조절을 위한 상하의 얇은 실리콘 층으로 이루어지며, 박막의 상하 방향으로 불순물을 대칭으로 분포시켜 응력 구배를 제거시킬 수 있다. 또한 가운데의 실리콘 박막에 잔류 응력이 존재하는 경우 상하에 주입되는 불순물량을 조절함으로써 기존의 응력 구배를 상쇄시켜 미소 구조체의 휨 변형을 최소화시킬 수 있다.
도 2D에 도시된 바와 같이 실리콘 막의 건식식각을 위한 마스크로 사용될 제 2 TEOS 산화막(11)이 증착된 후, 감광막(12)위에 리소그라피 공정을 통하여 마스크가 형성된다. 이 마스크를 이용하여 제 2 TEOS 산화막(11)의 선택된 영역에 반응성 이온 식각 공정을 이용하여 TEOS 마스크(13)가 형성된다.
도 2E는 TEOS 마스크(13)를 이용하여 제 2 실리콘막(8), 제 3 실리콘막(9) 및 제 4 실리콘막(10)을 반응성 이온 식각 공정을 이용하여 구조체의 형상(14)이 만들어지고 마스크로 사용된 제 2 TEOS 산화막(11)이 건식식각되어 제거된 단면도이다.
도 2F는 구조체 제작의 마지막 단계인 희생층 제거 공정으로서, HF 기상 식각 공정을 통하여 제 1TEOS 산화막(5)이 제거되어 실리콘 미소 구조물이 기판으로부터 분리된 단면도이다.
상술한 바와 같이 본 발명에 의하면 실리콘 반도체의 집적회로 공정과 호환성이 있는 표면 미세 가공 기술을 사용하여 고농도의 불순물을 첨가하여 낮은 저항을 얻음으로써 저발열 및 고속동작의 소자 제작이 가능하며, 응력 구배의 최소화를 통한 긴 캔티레버 구조체를 제작함으로써 고감도의 마이크로 센서를 제작할 수 있는 훌륭한 효과가 있다.
Claims (5)
- (100) 방향성을 갖는 실리콘 웨이퍼 상부에 열 산화막을 성장하는 단계와,상기 열 산화막 상부에 질화막을 성장하는 단계와,상기 질화막 상부에 제 1 실리콘막을 증착한 후 불순물을 주입하는 단계와,상기 제 1 실리콘막 상부에 제 1 TEOS 산화막을 증착하는 단계와,상기 제 1 TEOS 산화막 상부에 감광막을 도포한 후 리소그라피 공정을 통하여 홀 패턴을 형성하는 단계와,상기 홀 패턴을 이용하여 상기 제 1 TEOS 산화막의 선택된 영역을 식각하여 홀을 형성하는 단계와,상기 감광막을 제거한 후 제 2 실리콘막을 증착하고 불순물을 주입하는 단계와,상기 제 2 실리콘막 상부에 제 3 실리콘막을 증착하고 불순물을 주입하는 단계와,상기 제 3 실리콘막 상부에 제 4 실리콘막을 증착하고 불순물을 주입하는 단계와,상기 제 4 실리콘막 상부에 제 2 TEOS 산화막을 증착하는 단계와,상기 제 2 TEOS 산화막 상부에 감광막을 도포하고 리소그라피 공정을 통하여 마스크를 형성하는 단계와,상기 마스크를 이용하여 제 2 TEOS 산화막의 선택된 영역을 식각하여 TEOS 마스크를 형성하는 단계와,상기 TEOS 마스크를 이용하여 제 2 실리콘막까지 식각하여 제 1 TEOS 산화막의 상부가 노출되도록 구조체 형상을 형성하는 단계와,상기 TEOS 마스크를 건식식각하여 제거하는 단계와,상기 제 1 TEOS 산화막을 제거하여 실리콘 미소 구조물을 기판으로부터 분리시키는 단계로 이루어진 것을 특징으로 하는 실리콘 미소 구조체 제조 방법.
- 제 1 항에 있어서, 상기 제 2 , 제 3 및 제 4 실리콘막은 불순물의 분포 조절을 위하여 상하 대칭되도록 형성되는 것을 특징으로 하는 실리콘 미소 구조체 제조 방법.
- 제 1 항에 있어서, 상기 제 2 및 제 4 실리콘막의 불순물 주입량을 조절하여 제 3 실리콘막의 응력구배를 상쇄시키는 것을 특징으로 하는 실리콘 미소 구조체 제조 방법.
- 제 1 항에 있어서, 상기 TEOS 마스크는 반응성 이온 식각 공정을 이용하여 형성되는 것을 특징으로 하는 실리콘 미소 구조체 제조 방법.
- 제 1 항에 있어서, 상기 구조체 형상은 반응성 이온 식각 공정을 이용하여 형성되는 것을 특징으로 하는 실리콘 미소 구조체 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960043787A KR100227787B1 (ko) | 1996-10-04 | 1996-10-04 | 실리콘 미소 구조체 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960043787A KR100227787B1 (ko) | 1996-10-04 | 1996-10-04 | 실리콘 미소 구조체 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980025599A true KR19980025599A (ko) | 1998-07-15 |
| KR100227787B1 KR100227787B1 (ko) | 1999-11-01 |
Family
ID=19476123
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960043787A KR100227787B1 (ko) | 1996-10-04 | 1996-10-04 | 실리콘 미소 구조체 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100227787B1 (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100310819B1 (ko) * | 1998-09-25 | 2001-12-17 | 윤덕용 | 역브레이튼사이클을이용한극저온냉각기 |
| KR100441897B1 (ko) * | 2000-04-12 | 2004-07-27 | 가부시키가이샤 아글렉스 | 미용기구 |
-
1996
- 1996-10-04 KR KR1019960043787A patent/KR100227787B1/ko not_active IP Right Cessation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100310819B1 (ko) * | 1998-09-25 | 2001-12-17 | 윤덕용 | 역브레이튼사이클을이용한극저온냉각기 |
| KR100441897B1 (ko) * | 2000-04-12 | 2004-07-27 | 가부시키가이샤 아글렉스 | 미용기구 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100227787B1 (ko) | 1999-11-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5426070A (en) | Microstructures and high temperature isolation process for fabrication thereof | |
| EP0683921B1 (en) | Microstructures and single mask, single-crystal process for fabrication thereof | |
| DE10063991B4 (de) | Verfahren zur Herstellung von mikromechanischen Bauelementen | |
| US5645684A (en) | Multilayer high vertical aspect ratio thin film structures | |
| KR101130988B1 (ko) | 기판상의 층을 에칭하는 방법 | |
| DE60128437T2 (de) | Verfahren zur Herstellung von mikromechanischen und mikrooptomechanischen Strukturen mit Rückseitenmetallisierung | |
| ATE511493T1 (de) | Verfahren zur herstellung von genauen mikroelektromechanischen strukturen, und so hergestellte mikrostrukturen | |
| KR20090105946A (ko) | 블록 공중합체 자기 조립에 의하여 형성되는 서브 리소그라피 지름을 갖는 2차원 홀 어레이 | |
| DE60128529T2 (de) | Verfahren zur Herstellung von mikromechanischen und mikrooptomechanischen Strukturen mit Freilegen von einkristallinem Silizium | |
| US20040067346A1 (en) | Multiple-level actuators and clamping devices | |
| US6569702B2 (en) | Triple layer isolation for silicon microstructure and structures formed using the same | |
| WO2001072631A1 (en) | Fabrication and controlled release of structures using etch-stop trenches | |
| US9070699B2 (en) | Micromachined structures | |
| CA2364498C (en) | Ic-compatible parylene mems technology and its application in integrated sensors | |
| KR19980025599A (ko) | 실리콘 미소 구조체 제조 방법 | |
| JP4476549B2 (ja) | 薄膜構造体の製造方法、及び加速度センサの製造方法 | |
| EP1734000A2 (en) | Method of making a soi silicon structure | |
| DE60128440T2 (de) | Verfahren zur Herstellung von mikromechanischen und mikrooptomechanischen Strukturen mit einem aufgebrachten Muster | |
| TWI432377B (zh) | 製造具有浮雕式側壁走勢或可調整之傾斜角度的微機械構造的方法 | |
| US6429034B1 (en) | Method of making high aspect ratio features during surface micromachining | |
| US6812056B2 (en) | Technique for fabricating MEMS devices having diaphragms of “floating” regions of single crystal material | |
| JP5026632B2 (ja) | マイクロメカニズムの構成部材を製造するための方法 | |
| US7094621B2 (en) | Fabrication of diaphragms and “floating” regions of single crystal semiconductor for MEMS devices | |
| KR960009176B1 (ko) | 단결정 규소를 이용한 미세기계구조물의 제조법 | |
| KR100250460B1 (ko) | 실리콘 양자세선 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20070730 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |