TWI432377B

TWI432377B - 製造具有浮雕式側壁走勢或可調整之傾斜角度的微機械構造的方法

Info

Publication number: TWI432377B
Application number: TW097142305A
Authority: TW
Inventors: Franz Laermer; Tino Fuchs; Christina Leinenbach
Original assignee: Bosch Gmbh Robert
Priority date: 2007-11-05
Filing date: 2008-11-03
Publication date: 2014-04-01
Also published as: EP2217526A2; TW200932661A; ATE509887T1; WO2009059868A3; WO2009059868A2; EP2217526B1; US8501516B2; DE102007052661A1; US20120018779A1

Description

製造具有浮雕式側壁走勢或可調整之傾斜角度的微機械構造的方法

本發明關於一種在一矽半導體基材上製造具有浮雕式側壁走勢或可調整的傾斜角度的微機械構造的方法。

在製造微機械構造或構件時，由於矽具有適合此用途之出色性質，故大多用矽作功能層，此功能矽層可利用其他的層補充，例如氧化物或氮化物層，其中可造成一種層套組(Schichtpaket)的構造。將一矽半導體基材上一特定層[例如一所謂的「犧牲層」(Opferschicht)選擇性地除去，係為製造半導體構件的方法，特別是在製造自由承載(freitragend,英：free-supporting)的構造的方法中的習知措施。舉例而言，在製造微機械感測器時，在一半導體基材上形成一犧牲層，將其他構造層析出到其上並作構造化。然後將此犧牲層選擇性地除去以使其他構造架空。常常使用之犧牲層為矽鍺(SiGe)混合半導體層，因為矽鍺層比起矽層來更易選擇性地除去，藉著將由SiGe構成之犧牲層受控制地除去，可產生設在其上方之自由承載(架空)的構造。

當使用SiGe層時，如有必要，可能須要在其他程序中對於相鄰之以矽為基礎的層形成一防止擴散的屏障，因為當超過對應的活化能時，例如在製造其他感測器的高溫或回火程序時，鍺會擴散到相鄰的矽層中。適當之防止擴散的屏障的例子為矽氧化物層。

除了將SiGe層的犧牲層蝕刻將微機械構造(例如感測器構造)架空外。以矽為基礎的層裝置的構造化作業在系統技術中同樣地不可或缺者(主要是用於製造微機械構造者)。因此除了將一犧牲層完全除去外，一般須製造一些微機械構造，它們具有一定的側壁廓形(Profil)主要是垂直的側壁廓形或錐形之側壁廓形。

對應的側壁廓形一般用一種文獻德專利DE 4241045 C1所述的以氟為基礎的矽深蝕刻方法製造。在此，舉例而言，所要製造的感測器構造的側壁用一種鐵氟龍式聚合物當作鈍化劑，並由含氟蝕刻劑利用互補之蝕刻-及鈍化步驟產生，但各向異性(anisotrop)的電漿蝕刻方法很昂貴。此外如此在該構造之側壁上所施之鐵氟龍式保護層不足以避免在電漿蝕刻步驟時的蝕刻的侵蝕。

與之相較，依本發明的一種製造具有浮雕式側壁走勢或可調整之傾斜角度的微機械構造的方法的優點為：對於微機構構造，可作新式無電漿的各向異性的構造化作業。

這點依本發明達成之道係為：由一個存在或析出在一矽半導體基材上的SiGe混合半導體層藉著將該SiGe混合半導體層作乾化學式蝕刻而將該微機械構造蝕刻出來，藉著在要蝕刻的SiGe混合半導體層中鍺比例的變化形成該微機械構造的側壁走勢，其中在要蝕刻得更多的區域有較多的鍺比例，其中該SiGe混合半導體層中的鍺比例利用一種方法改變，此方法由以下之各方法選出：將具有變化之鍺含量的一SiGe混合半導體層析出、將鍺加入一個矽半導體層或SiGe混合半導體層中、將矽加入一鍺半導體層或SiGe混合半導體層中、及/或藉著將一SiGe混合半導體層作熱氧化而調整。

特別是本發明的方法可藉改變SiGe混合半導體層中的鍺濃度作構造化，該構造具有可依標的調整之錐形側壁走勢。此外，在此有另一優點，即：錐形側壁走勢的製造可不必用習知之重大程序技術的成本，如溫度改變、構造化程序中鈍化及蝕刻循環的繁複變化、及高的鈍化氣體量。

改變鍺比例的一較佳方式係形成一濃度梯度，在一SiGe半導體層中鍺比例的變成或鍺濃度梯度會對乾化學蝕刻的蝕刻速度以很有利的方式直接影響，而不須將程序中的蝕刻參數改變。因此在層中鍺濃度較高的區域中，SiGe混合半導體層除去之量比起在鍺濃度較低的區域更多，如此，舉例而言，可形成一種浮雕狀或錐形的側壁走勢。

在一道乾化學蝕刻過程之後，可進行製造微機械構件所設的其他溫度輪廓曲線或溫度程序，它們可消除濃度梯度。如此，該SiGe混合半導體層之所製之側壁廓形就不再改變。

很有利的一點為：該錐形側壁走勢的傾斜角度可藉選擇SiGe混合半導體層的組成而任意調整。

此外，此處一種有利的地方，係為在蝕刻步驟時可用以下方式造成不同側翼角度：使該SiGe混合半導體層各區域可有不同的鍺濃度。

具有浮雕式側壁或可調整的斜角的微機械構件(特別是具有可調整之錐形側壁走勢者)另外還特別適合作犧牲層，其他層系統可析出到該犧牲層上，該在SiGe混合半導體層中調整的錐形側壁走勢傳到該層系統上。舉例而言，還點可使得在製造膜時可應用而不必作平面夾入。此外，錐形側壁走勢可讓層以有利的方式析出。在這些層的場合，由於一致性(Konformitt)較差，在要垂直施覆的階段的場合會發生問題，例如在PECVD程序、濺鍍程序或特別薄的層的場合。

本發明的實施例示於圖式中並在以下敘述中詳細說明。

圖式中相同的圖號表示相同或功能相同的元件。

本發明的方法先以例子說明。

在圖1a～1c中顯示具有錐形側壁走勢的微機械構造的可能之製造方法。要製造圖1a所示之層系統，係先將一介電質(2)的一第一層析出到一矽基材(1)上。此介電質(2)可為一般之熱絕緣氧化物，例如二氧化矽、氮化矽、各種不同的玻璃、或其他陶瓷層。一較佳介電質(2)為二氧化矽，要析出此層，可使用半導體技術習知的析出程序。一種介電層之可能的層厚度可在幾微米範圍，例如2.5微米。在此實施例，矽呈矽基材形式，但也可使矽呈在一基材上的一層存在，一般該基材在此程序時在一習用之程序室中定位。

將一SiGe混合半導體(宜為一多晶SiGe混合半導體層)析出到該介電質(2)的層上。適合之層為多晶式及單晶式的SiGe混合半導體層，其中多晶SiGe層較佳。該SiGe混合半導體層的厚度宜在0.5μm。在一Si_1-x Ge_x 混合半導體中的鍺的比例可各依需求而變化，舉例而言，x的一可能值範圍在≧0.01～≦0.5的範圍，且宜在≧0.1～≦0.3的範圍。尤宜使鍺含量的值x<0.5，因為這點在隨後熱氧化時，SiO₂ 的純度在定性方面為儘可能地高。

在隨後程序步驟，利用熱氧化在SiGe混合半導體層中造成鍺的濃度梯度。利用熱氧化作用(在圖中用波形箭頭表示)在SiGe混合半導體層的表面上形成一種熱氧化物的層(4)，它宜為一種純矽氧化物。在熱氧化程序時未進入所形成之矽氧化物中的鍺結合到氧化物下方的SiGe混合半導體層中。由於鍺從所形成之氧化物析出到其下方的SiGe混合半導體層中，故在此層中形成一種濃度梯度，此熱氧化作用宜在夠高的溫度實施，該溫度要夠高，以將鍺的擴散作用活化。而可使鍺儘量深地擴散到SiGe混合半導體層中。此SiGe混合半導體層的熱氧化作用的熱氧化作用的溫度宜在≧800℃～≦1300℃的範圍。該熱氧化作用特宜在約1100℃的溫度進行。

由於在熱氧化時鍺的擴散，在SiGe混合半導體層(3b)的上方區域形成較高之鍺比例，它位在鄰界到形成之熱氧化物(4)的界面上。該SiGe混合半導體層(3a)之在其下方的區域具較小之鍺濃度，依鍺的擴散而定。在該SiGe混合半導體層中所形成之鍺的濃度梯度以有利的方式影響該用蝕刻劑(如ClF₃ )作乾化學蝕刻的蝕刻速度，而不須將程序中的蝕刻參數改變。SiGe的蝕刻速度隨層中鍺比例增加而升高，因此在上層區域(3b)，SiGe層侵蝕得比在下層區域(3a)中更厲害，如此可形成一種錐形的側壁走勢，如圖1b所示。

一較佳之蝕刻氣體為ClF₃ 。依本發明，如圖1b所示，利用一蝕刻氣體作乾化學無電漿的方式蝕刻，對SiGe層造成高度選擇性的蝕刻。當使用ClF₃ 作蝕刻氣體以將一SiGe層蝕刻時，其選擇性比起純矽基材層的場合來為約4000:1到10000:1，而比起熱氧化物來，選擇性的比甚至到約100000:1。因此利用此乾化學蝕刻過程，矽基材(1)和熱氧化物(4)都不會受蝕刻而除去。

在此乾化學蝕刻後，熱氧化物(4)的層被除去。如圖1e所示，該具錐形側壁走勢的SiGe混合半導體層可作另一道熱氧化作用。在此第二熱氧化作用時，在SiGe混合半導體層上析出一個熱矽氧化物(5)的層。舉例而言，在此SiGe混合半導體層的構造化的表面上也可覆以一介電層。在此一優點為：該熱氧化作用係在四面八方發生，因此不一致之層析出的危險可避免。也可析出其他層系統，該在SiGe混合半導體中所調整的錐形側壁走勢傳到這些系統中。舉例而言，該具錐形側壁走勢的SiGe混合半導體層在作微機械構造化後，形成底層以供隨後析出具有扁平之夾入角度的膜層。

依本發明一第二實施例，可使用本發明的方法以在一多層系統中產生微機械構造，如圖2a～2d所示。產生對應的微機械構造特別是在製造對稱的三層系統的情形中很有利。如果在一SiGe混合半導體層中在以後的程序或層構造中不想要有鍺濃度梯度，但同時又須將此SiGe混合半導體層作熱氧化，則一種存在之濃度梯度[舉例而言由於析出一個具有「就地形成(in situ)」的濃度梯度的SiGe混合半導體層所致]可藉著與一第二種濃度梯度重疊而抵消掉。

先將一介電質(20)的層施到一矽半導體基材(10)上，如圖2a所示。此介電質宜由矽氧化物構成。將一SiGe混合半導體層(30)析出到此介電質(20)的層上，例如利用CVD方法，它具有就地形成的鍺濃度梯度，其中在要氧化的上層區域(30b)的鍺濃度比起在較近矽基材的下層區域(30a)中更低，如圖2a所示。

在圖2b中所示之隨後方法步驟中，該利用SiGe混合半導體層析出而就地形成的濃度梯度利用熱氧化作用(用波形箭頭表示)抵消，其中該熱氧化作用產生第二種鍺濃度梯度，它將既有之濃度梯度抵消或消除。利用熱氧化作用，在SiGe混合半導體層上生長了一熱氧化物(40)，它宜由矽氧化物構成，在此一利點為，藉著在熱氧化作用時利用鍺的擴散作用，將SiGe混合半導體層(30a)(30b)中的鍺濃度差抵消，其中另外以有利方式產生一種熱氧化物。當具有既存之濃度梯度的SiGe混合半導體層作熱氧化作用時，一優點為，接近表面的層區域(3b)(熱氧作用在此處發生)含較少之鍺，因此在氧化時可得到無鍺的氧化物(由於Ge氧化物在矽原子上還原)，即使當溫度低於具有較高鍺含量的SiGe混合半導體層熱氧化時所需的溫度時亦如此。舉例而言，一SiGe混合半導體層(30a)(30b)的熱氧化作用可在≧800℃～≦900℃的溫度範圍達成，此熱氧化物(40)的層厚度宜在10奈米～100奈米範圍。

在一道隨後的程序步驟，將另一SiGe混合半導體層(50)施到該具有抵消過之鍺比例的SiGe混合半導體層(30)及該熱氧化物層(40)上，如圖2c所示。此SiGe混合半導體層(50)沿層的厚度範圍的鍺濃度為均一者，它宜在x≧0.03～≦0.4的範圍。

如圖2d所示，該SiGe混合半導體層(50)隨後作另一道熱氧化作用。如果該SiGe混合半導體層(50)沿其整個溫度範圍的鍺含量很低，則在熱氧化時在上方數奈米中的熱氧化作用可忽略，利用此熱氧化作用產生另一熱氧化物層(60)。

在圖2a～2d所示的方法中的優點特別是在於：利用此熱氧化作用可產生熱矽氧化物層(40)及(60)，它們形成具有相似性質的層。

在此一特別的優點為：這些熱氧化作用可使SiGe混合半導體層(50)對稱地含入同種之穩定的熱氧化物，它們係在相似條件下利用熱氧化作用產生者。該SiGe混合半導體層(30)及(50)具有不同之鍺濃度，其中SiGe層(30)的濃度大於SiGe層(50)。

在隨後使用蝕刻氣體ClF₃ 作乾化學蝕刻時，在相同之蝕刻參數時可在SiGe混合半導體層(30)與(50)之間，蝕刻程序有選擇性。在此，一所謂的犧牲層(其尺寸較大或要完全利用乾化學蝕刻程序完全除去)的鍺濃度比例一SiGe層更高。

在如圖2d所示之層構造作乾化學蝕刻時，SiGe混合半導體層(30)蝕刻掉的速度對應地比SiGe混合半導體層(50)快得多。此處特別的優點為：這些微機械構造可在單一乾化學蝕刻程序形成。

在此，該二SiGe混合半導體層(30)與(50)利用該熱生長的氧化物(40)隔開。這種構造在製造膜的情形(例如用在電容性壓力感測器及麥克風)的情形特別有利。該SiGe混合半導體層在較佳實施例中係一種Si_1-x Ge_x 混合半導體層，鍺比例x在≧0.01～≦0.05的範圍。

雖然本發明此處利用較佳實施例說明，但其範圍不限於此，而係可用許多方式變更。

本發明的方法的較佳設計見於申請專利範圍附屬項，並在以下詳細說明。

SiGe混合半導體層中的鍺比例可改變。舉例而言，利用CVD方法(化學蒸鍍)析出一SiGe層，可調整一SiGe層內的鍺之可變比例，此比例特別可沿層厚度的範圍改變。舉例而言，當使用矽烷(Silan)和鍺用CVD方法析出一SiGe混合半導體層時，矽烷和鍺的比例可改變，如此在所析出的層中的鍺比例可調整，這點可使的製造之SiGe層沿層厚度範圍鍺的比例可變動。舉例而言，一SiGe層之厚度範圍可有一個或數個具較高鍺比例的區域。這些具較高鍺比例的區域在隨後的乾化學蝕刻步驟時更厲地蝕刻掉，如此在此SiGe層的這些區域中相對於具較少鍺比例的區域形成凹隙。這點使得所製之微機械構造可具有浮雕狀側壁走勢。「浮雕狀」一詞，在本發明的定義係表示該側壁走勢特別是沿層的厚度範圍具有凹隙或凸出的區域。

此外，可沿SiGe混合半導體層的厚度範圍調整成使鍺的比例一直變化或具有濃度梯度，例如藉著SiGe混合半導體層的熱氧化而調整。

最好在一個用於製造具有錐形側壁走勢的微機械構造的SiGe混合半導體層中可造成一種鍺濃度梯度。在較佳實施例中，在一SiGe混合半導體層中該鍺比例的梯度可設計成連續改變或分段式改變。舉例而言，要形成分段式的梯度析出可將一SiGe層析出，其中在SiGe析出時，可將濃度梯度就地設計成分段式變化(舉例而言，可提高鍺比例)而達成。

舉例而言，要改變鍺比例，係可將一SiGe混合半導體層析出而作調整，其鍺含量沿層厚度的範圍改變，特別是利用以下方法之一：析出一SiGe混合半導體層(特別是用CVD方法)、將鍺加入一矽半導體層或SiGe混合半導體層、將矽加入一鍺層或SiGe混合半導體層及/或利用一SiGe半導體層的熱氧化而調整。

這些方法可組合使用。

「可調整」一詞在本發明的意義中特別表示可設計一種變化或可影響一種變化。

舉例而言，在SiGe層中之變化的鍺比例或鍺梯度可利用斜進的CVD方法很容易且可重現地調整，此處特別有利的一點為：當SiGe層析出時，鍺濃度可升高及降低。

當一SiGe混合半導體層作熱氧化時，調整鍺濃度梯度，其方法係將鍺定向擴散，形成此梯度。

特別有利的方式係為持續或連續的梯度而無不連續處。這點可有一好處：所做成的錐形側壁走勢同樣有連續的走勢而無不連續處。

在較佳實施例中在SiGe混合半導體層造成一種沿層厚度範圍變化的鍺比例梯度，以製造具有錐形側壁走勢的微機械構造。

在SiGe混合半導體層中所形成之梯度特別是直接對乾化學蝕刻的蝕刻速度造成影響。在此，所蝕刻之錐形側壁走勢的傾斜角度可藉選擇SiGe層的組成而調整。舉例而言，傾斜角度在≧0°～≦90°的範圍。舉例而言，一種鍺濃度的鑴印的梯度可產生該蝕刻的側壁的平坦的傾斜角度產生。

形成一濃度梯度的另一特別優點在於：如此可使層的性質，例如機械應力狀態的調整或電性質可對一種微機械構件的各用途而最佳化。

在本發明方法的其他實施例，舉例而言，鍺濃度的一種梯度(例如就地形成者)可利用一道熱氧化利用一第二濃度梯度而消除或抵消，SiGe層的氧化作用(其中最初存在的濃度梯度藉著與一第二濃度梯度重疊而消除)可使層中的鍺比例抵消，且在隨後SiGe層作乾化學蝕刻時形成一種垂直的側壁走勢。

如果在熱氧化作用開始時，在SiGe層的所要氧化的區域中需要較少的鍺濃度(例如俾得到高純度的氧化物)，則這一種方法特別有利，但在此層中，要將一個具有垂直走勢的壁蝕刻出來，為此需要SiGe層的均勻組成。此處有利的一點為接近表面的層區域(在其表面上利用此熱氧化形成一種熱氧化物)含較少鍺，因此比較具較高鍺含量的SiGe層來，在較低溫度時會氧化成無鍺的氧化物。

要調整一濃度梯度的一種特佳的方法為一SiGe混合半導體層的熱氧化作用。在熱氧化之時，鍺從所形成之熱氧化物排除並擴散到SiGe層進去。在此，在矽鍺層中形成一種濃度梯度，其中藉著鍺擴散，在接近所形成之氧化物的層的區域中形成較高鍺濃度且由於鍺的擴散路徑，形成之鍺梯度向層的深度的方向減少。

SiGe的蝕刻速度隨層中遞增的鍺比例而上升。在隨後乾化學蝕刻時，在較靠近形成之氧化層的區域中SiGe層侵蝕較厲害，這些區域的鍺濃度比起較深的區域(它們具較低之鍺濃度)更高。如此，形成一種錐形側壁走勢。

未受到熱氧化程序建入所形成之熱氧化物中的鍺就擴散到氧化物下方的SiGe層。當溫度不能使鍺在SiGe層中充分擴散時，在所形成之熱氧化物鄰界到SiGe層的界限層上會形成所謂的「鍺堆積」(Germanium-pile-up)。如果在熱氧化作用程序時溫度夠高以將鍺的擴散作用活化，則鍺更深地擴散到SiGe層中進去。

在較佳之實施例中，實施的溫度(SiGe混合半導體層的熱氧化作用在此溫度實施)在≧800℃～≦1300℃的範圍。該熱氧化作用宜在≧900℃～≦1200℃的溫度範圍實施。該熱氧化作用尤宜在≧1000℃～≦1100℃的溫度範圍實施。

藉著熱氧化作用一第二種濃度梯度和一既有之濃度梯度重疊抵消以製造具有垂直側壁走勢的微機械構造所用之熱氧化作用可在例如≧800℃～≦900℃的溫度範圍實施。當然，利用一第二濃度梯度將既有之濃度梯度抵消的方式同樣地也可藉著將鍺加入矽或矽鍺層中或將矽加入鍺或矽鍺層中而達成。

另一較佳可能方式係利用摻雜(Dotierung)或植入(Implantation)將鍺或矽加入。摻雜及植入程序的一優點特別在於：在此可調整局部梯度。這點可使得在一個要蝕刻的SiGe層中有各種不同的梯度可供使用。

摻雜作業基本上可利用各種半導體工程習知的摻雜程序達成，最好係由氣相作摻雜。特別是鍺可利用植入方法加入以矽為基礎的層(特別是SiGe混合半導體)中。鍺或矽的加入作業宜利用鍺離子或矽離子植入，它們宜由一適當的離子源產生。在此特別有利的，舉例而言，係可利用一道聚焦的鍺離子束將一矽層或SiGe層之所要蝕刻的區域選擇性地掃過，並提高鍺含量。這點可使鍺在矽層或SiGe層的所要蝕刻的區域能極有選擇性地加入。此處一優點特別是可形成局部梯度。

如果鍺要加入一矽層或矽要加入一鍺層，則宜用將鍺或矽加入所要蝕刻的層中的方法。同樣地可將鍺加入一SiGe混合半導體層中，同樣地宜將矽植入一個純鍺層中或一個以鍺為基礎的基材中。在此情形，不要除去的區域就摻雜以矽。

在一SiGe混合半導體層中的矽與鍺的含量可各依需要改變，一SiGe混合半導體層宜為一Si_1-x Ge_x 混合半導體層。一Si_1-x Ge_x 層中的x的值，宜在0.5以下。一SiGe混合半導體層的這種組成有一優點，即：(例如當矽-鍺熱氧化時)在SiGe混合半導體層上產生二氧化矽(宜為純二氧化矽)。在SiGe混合半導體層中的較高比例的鍺可使得並非純氧化矽產生而係產生鍺-氧化矽混合層。如果能利用熱氧化作用產生純氧化矽，則特別有利，因為這種層可在其下方的SiGe混合半導體層以及可能之其他的層(它們析出在該氧化物上且以矽為基礎)之間提供一種擴散屏障。

在一Si_1-x Ge_x 混合半導體層中的鍺比例的值x在≧0.01～≦1的範圍，且宜在≧0.01～≦0.6的範圍，尤宜在≧0.1～≦0.4的範圍。在特別的實施例中，在一Si_1-x Ge_x 混合半導體中的鍺含量的x值在≧0.01～≦0.5範圍，且宜在≧0.03～≦0.4的範圍，尤宜在≧0.05～≦0.3的範圍，特宜在≧0.1～≦0.2的範圍。這些範圍有一好處，即：蝕刻過程的蝕刻速度可控制，且同時對矽及氧化矽有高度選擇性。舉例而言，一Si_1-x Ge_x 層的乾化學蝕刻相對於矽的選擇性約為4000:1～10000:1，相對於氧化矽的選擇性甚至為100000:1。這點可使得具有浮雕狀側壁走勢或可調整的斜角的微機械構造能從SiGe混合半導體層蝕刻出來，而其他存在一矽基材上以矽為基礎的層不受蝕刻過程影響，特別是不會受破壞。

特別是在熱氧化方法中，宜使x<0.5，因此在SiGe混合半導體層中的鍺比例小於50%。這點可有一好處，即：在此種層上生長的熱氧化物不含鍺，因為可能由熱氧化作用形成之氧化鍺被矽-鍺鄰界到氧化物之形成二氧化矽。在這些條件可以用有利方式得到一種氧化矽，它不含氧化鍺。

這點可有一好處，即：鍺擴散透過較純的氧化矽層的情事比起利用該層得到氧化鍺的情形可更有效減少甚至防止。因此，熱氧化物做為一SiGe混合半導體層和其他以矽為基礎的層之間的擴散屏障的作用更佳。

一利用一SiGe混合半導體層的熱氧化作用形成的熱氧化物可有一優點：即：該氧化物可當作介電質、擴散屏障或當作在製造微機械構件時隨後程序步驟用的護層，在必要時可當作層留在一層係統中。

氧化物層的厚度可變化，利用一SiGe混合半導體層的熱氧化作用形成的氧化物的特別優點為：它可在微系統工程中特別當作介電質使用，特別是如果熱氧化作用在已預構造化的矽-鍺中實施，則特別有利，形成之介電層不須在另一方法步驟中重新構造化，在此很有利的一點特別是：即使在一矽基質表面除了所要氧化的矽鍺構造外還有其他矽構造，矽鍺比起矽來，其氧化速度高兩倍以上。因此比起純矽，矽鍺區域更能高度選擇性地氧化，要作其他當介電質的用途，該熱氧化物層的厚度宜在幾微米，例如在1微米～3微米範圍。

此外，該由熱氧化作用產生的氧化物層可當作該大多可當作犧牲層使用的SiGe層以及其上或其下的功能矽層之間的擴散屏障。這點特別有一好處，即：不須追究到定性上較不適合的氧化物[它們舉例而言須利用PECVD方法(plasma enhanced chemical vapour deposition)施覆]。可利用熱氧化作用產生的純矽氧化物層可用有利方式減少或甚至防止鍺擴散到相鄰之以矽為基礎的層中。在SiGe犧牲層與矽層之間建入擴散屏障的必需性特別見於一些情形中，在這些情形中，在析出一SiGe層在矽基層上之後有其他高溫步驟，它們利用此高溫引起鍺進一步擴散，這種擴散屏障的厚度宜在10奈米～100奈米範圍。

乾化學蝕刻的較佳方法為無電漿乾化學蝕刻方法，作此乾化學蝕刻之較佳可用之蝕刻劑由以下之物選出：ClF₃ 、ClF₅ 及/或BrF₃ 、一特佳之蝕刻氣體為ClF₃ 、特別是可確定，用CF₃ 的無電漿蝕刻的蝕刻速度近乎不受層厚度影響，這點有一好處，即所要蝕刻的犧牲層的厚度不含對此犧牲層的蝕刻有負面影響。

在較佳實施例中，此SiGe混合半導體層的乾化學蝕刻作業係在Si半導體基材及/或SiGe混合半導體層溫度≧-30℃≦60℃的範圍實施，且宜在≧-20℃≦40℃範圍，尤宜在≧-10℃≦10℃範圍。有利的一點為，在此條件下，一SiGe層比矽及比於以矽為基礎的介電層(例如氧化矽或氧氮化矽)可更選擇性地蝕刻而不須用其他保護措施作鈍化。

此外，宜將此SiGe混合半導體層的乾化學蝕刻作業在≧0.1pa≦1000pa的壓力範圍作，且宜在≧8pa≦400pa範圍，尤宜在≧10pa≦100pa範圍作。

本發明另一標的為依本發明方法所製之具有浮雕式走勢或可調整之斜角的微機械構造。

可依本發明的方法製造的微機械矽鍺構造特別適合當作犧牲層，可將其他層系統有利地析出到此矽鍺構造上，可調整的(例如錐形的)側壁走勢傳到此矽鍺層上。舉例而言，這點可在製造膜時應用上而不須平坦地夾入。舉例而言，具有錐形側壁走勢的矽鍺構造可使隨後具平坦之夾入角度的膜層析出。微機械構件的膜，舉例而言，為微機械感測器元件的部分。

此外，利用植入形成一種(例如鍺的)濃度梯度，可使數個蝕刻區域可相鄰製造，其中植入作用限於這些區域。這點舉例而言，可使本發明的方法用於製造微針。

此外可依本發明的方法製造之具有浮雕式側壁走勢或可調整之斜角(特別是垂直或錐形側壁走勢)的微機械構造可有利地用在層析出之前使用，在這種側壁走勢的情形，由於其一致性較差，在要垂直鍍覆的階段的場合(例如在PECVD程序、濺鍍程序、或者特別是薄層的場合)會發生問題。此外，微機械感測器使該方法以及依本發明所製之具有浮雕側壁走勢或可調整之斜角的微機械構造可有利地使用。

(1)．．．矽基材

(2)．．．介電質

(3a)．．．混合半導體層(下層區域)

(3b)．．．混合半導體層(上層區域)

(4)．．．層

(5)．．．熱矽氧化物

(10)．．．矽半導體基材

(20)．．．介電質

(30)．．．混合半導體層

(30a)．．．下層區域

(30b)．．．下層區域

(40)．．．熱氧化物層

(50)．．．混合半導體層

(60)．．．熱氧化物層

圖1a～1c係依本發明第一實施例具有錐形側壁走勢的微機械構造的主要製造步驟的示意橫剖面圖；

圖2a～2d係依本發明第二實施例具有錐形側壁走勢的微機械構件的主要製造步驟的示意橫剖面圖；

(1)．．．矽基材

(2)．．．介電質

(3a)．．．混合半導體層(下層區域)

(3b)．．．混合半導體層(上層區域)

(4)．．．層

Claims

一種製造具有浮雕式側壁走勢或可調整之傾斜角度的微機械構造的方法，其中由一個存在或析出在一矽半導體基材(1)(10)上的SiGe混合半導體層(3a)(3b)(30)(30a)(30b)(50)藉著將該SiGe混合半導體層(3a)(3b)(30)(30a)(30b)(50)作乾化學式蝕刻而將該微機械構造蝕刻出來，藉著在要蝕刻的SiGe混合半導體層(3a)(3b)(30)(30a)(30b)(50)中鍺比例的變化形成該微機械構造的側壁走勢，其中在要蝕刻得更多的區域有較多的鍺比例，其中該SiGe混合半導體層中的鍺比例利用一種方法改變，此方法由以下之各方法選出：將具有變化之鍺含量的一SiGe混合半導體層(3a)(3b)(30)(30a)(30b)(50)析出、將鍺加入一個矽半導體層或SiGe混合半導體層(3a)(3b)(30)(30a)(30b)(50)中、將矽加入一鍺半導體層或SiGe混合半導體層(3a)(3b)(30)(30a)(30b)(50)中、及/或藉著將一SiGe混合半導體層(3a)(3b)(30)(30a)(30b)(50)作熱氧化而調整。
如申請專利範圍第1項之方法，其中：在該SiGe混合半導體層(3a)(3b)(30)(30a)(30b)(50)中的鍺比例的梯度設計成連續式或分段式變化。
如申請專利範圍第1或第2項之方法，其中：在該SiGe混合半導體層(3a)(3b)(30)(30a)(30b)(50)中的鍺比例的梯度係沿層的厚度有變化走勢，以製造具有錐形側壁走勢的微機械構造。
如申請專利範圍第1或第2項之方法，其中：利用摻雜或植入方法將鍺或矽加入。
如申請專利範圍第1或第2項之方法，其中：該SiGe混合半導體層(3a)(3b)(30)(30a)(30b)(50)的熱氧化作業在≧800℃~≦1300℃的溫度範圍。
如申請專利範圍第1或第2項之方法，其中：該SiGe混合半導體層(3a)(3b)(30)(30a)(30b)(50)係一種Si_1-x Ge_x 混合半導體層，鍺比例x在≧0.01~≦1的範圍。
如申請專利範圍第1或第2項之方法，其中：該SiGe混合半導體層(3a)(3b)(30)(30a)(30b)(50)的乾化學式蝕刻作業係利用一種蝕刻氣體作，該蝕刻氣體由ClF₃ 、ClF₅ 、及/或BrF₃ 選出。
如申請專利範圍第1或第2項之方法，其中：該SiGe混合半導體層(3a)(3b)(30)(30a)(30b)(50)的乾化學蝕刻係在矽半導體基材(1)(10)及/或SiGe半導體層(3a)(3b)(30)(30a)(30b)(50)的溫度範圍≧-30℃~≦60℃實施。
如申請專利範圍第1或第2項之方法，其中：該SiGe混合半導體層(3a)(3b)(30)(30a)(30b)(50)的乾化學蝕刻係在壓力範圍≧0.1Pa~≦1000Pa實施。
一種製造具有浮雕式側壁走勢或可調整之傾斜角度的微機械構造，其係利用申請專利範圍第1項的方法製造者。