CN116299854B - 基于应力分散和裂纹阻挡图案的氮化硅器件制备方法 - Google Patents

基于应力分散和裂纹阻挡图案的氮化硅器件制备方法 Download PDF

Info

Publication number
CN116299854B
CN116299854B CN202310121948.1A CN202310121948A CN116299854B CN 116299854 B CN116299854 B CN 116299854B CN 202310121948 A CN202310121948 A CN 202310121948A CN 116299854 B CN116299854 B CN 116299854B
Authority
CN
China
Prior art keywords
silicon nitride
pattern
patterns
layer
rectangular
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202310121948.1A
Other languages
English (en)
Other versions
CN116299854A (zh
Inventor
余巨峰
杨荣
王庆
曾友宏
余明斌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Mingkun Semiconductor Co ltd
Original Assignee
Shanghai Mingkun Semiconductor Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Mingkun Semiconductor Co ltd filed Critical Shanghai Mingkun Semiconductor Co ltd
Priority to CN202310121948.1A priority Critical patent/CN116299854B/zh
Publication of CN116299854A publication Critical patent/CN116299854A/zh
Application granted granted Critical
Publication of CN116299854B publication Critical patent/CN116299854B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/13—Integrated optical circuits characterised by the manufacturing method
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/13—Integrated optical circuits characterised by the manufacturing method
    • G02B6/131—Integrated optical circuits characterised by the manufacturing method by using epitaxial growth
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/13—Integrated optical circuits characterised by the manufacturing method
    • G02B6/132—Integrated optical circuits characterised by the manufacturing method by deposition of thin films
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/13—Integrated optical circuits characterised by the manufacturing method
    • G02B6/136—Integrated optical circuits characterised by the manufacturing method by etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B2006/12035—Materials
    • G02B2006/12038—Glass (SiO2 based materials)
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B2006/12166—Manufacturing methods
    • G02B2006/12176—Etching
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B2006/12166—Manufacturing methods
    • G02B2006/12178—Epitaxial growth
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B2006/12166—Manufacturing methods
    • G02B2006/12197—Grinding; Polishing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Optics & Photonics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

本发明公开了一种基于应力分散和裂纹阻挡图案的氮化硅器件制备方法，包括以下步骤：在半导体衬底上通过热氧方式生长氧化硅层；在氧化硅层表面沉积非晶硅层作为硬掩膜；使用具有副图案的掩膜版进行光刻，副图案包括若干交错排布的矩形图案，矩形图案填充于主图案之外的空白区域处；刻蚀非晶硅层，将副图案以凹槽或凸出形状转移到非晶硅层上；刻蚀氧化硅层后，再去除非晶硅层；生长氮化硅膜层；若副图案为凹槽形状，则使用化学机械抛光工艺去除多余的氮化硅，形成氮化硅器件图案；若副图案为凸出形状，则使用器件层掩膜版进行光刻工艺，刻蚀氮化硅膜层，形成氮化硅器件图案。本发明可降低氮化硅的应力累积，降低裂纹的产生，阻挡裂纹的扩散。

Description

基于应力分散和裂纹阻挡图案的氮化硅器件制备方法
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种基于应力分散和裂纹阻挡图案的氮化硅器件制备方法。
背景技术
氮化硅(SiN)波导因为对红外光的传输损耗极低和可承载的光功率较大，在硅光领域受到越来越多的重视。在硅衬底上沉积氮化硅材料时，由于高质量低氢含量等要求，一般使用热氧形成的氧化硅作为衬垫层，低压化学气相沉积工艺(LPCVD)生长氮化硅，而不使用成本更低的等离子增强化学气相沉积工艺(PECVD)生长氧化硅和氮化硅。而LPCVD生长的氮化硅薄膜具有很强的应力，当氮化硅膜厚超过300nm时，膜层就比较容易出现裂纹。裂纹一般产生在膜层的薄弱处，例如晶圆的边缘或者膜层中的异物都是膜层的薄弱点，应力较大时，膜层容易在这些薄弱处被应力撕裂，形成裂纹，并一直扩散至晶圆的边缘。
为了预防裂纹产生，专利CN110441860A公开了一种厚膜氮化硅波导的挖槽制备方法，其采用挖槽和化学机械抛光(CMP)的方式将氮化硅薄膜分成小块状，具体步骤如下：第一步先通过刻蚀衬底形成氮化硅(SiN)或者氮氧化硅(SiON)波导所在的沟槽；第二步沉积部分用于波导的氮化硅或者氮氧化硅的膜层；第三步用基层上表面当做化学机械抛光终止层进行平坦化工艺；第四步重复第二、三步形成波导需要的氮化硅(SiN)或者氮氧化硅(SiON)膜层，这样膜层有足够的厚度形成波导，且分散在衬底各处而无应力聚集；第五步通过光刻和刻蚀工艺形成波导。此专利形成方法相对较复杂，且每次沉积和化学机械抛光工艺会在波导中形成一次薄薄的界面，影响波导传输。
专利CN112680715A公开了一种氮化硅膜的生长方法及厚膜氮化硅波导器件的制备方法，先在衬底氧化硅上刻蚀5μm的深槽，将衬底按照芯片的大小分成一个个小区域，范围为几毫米到几十毫米不等，分步沉积LPCVD氮化硅并加入退火工艺进行处理，具体方式如下：第一步在晶圆表面热氧生长厚度为1～20μm的氧化硅；第二步深槽刻蚀形成两个5μm深的槽；第三步第一次LPCVD沉积氮化硅不超过250nm以保证不会出现裂纹，然后进行1000℃以上温度的退火，并化学机械抛光提高表面平整度；第四步第二次LPCVD沉积氮化硅不超过250nm，无需高温退火和化学机械抛光；第五步进行波导制备。此专利可以形成不超过500nm厚度的LPCVD氮化硅，由于分步沉积且中间增加退火和化学机械抛光会在氮化硅膜层中间形成界面，影响膜层质量。
目前市场需求，氮化硅膜层厚度已经扩展到800nm，因此以上两种方法都有各自的局限性。
发明内容
为了解决上述问题，本发明提出一种基于应力分散和裂纹阻挡图案的氮化硅器件制备方法，设计了一种能分散氮化硅应力并阻挡裂纹的图案，并提供了相应的氮化硅器件制备方法，通过将氮化硅膜层应力分散，可以一次性生长超过800nm的LPCVD氮化硅薄膜，工艺流程更简单，制造成本更低，更易于生产。
本发明采用的技术方案如下：
一种基于应力分散和裂纹阻挡图案的氮化硅器件制备方法，包括以下步骤：
S1.在半导体衬底上通过热氧方式生长氧化硅层；
S2.在所述氧化硅层表面沉积非晶硅层作为硬掩膜；
S3.使用具有副图案的掩膜版进行光刻，所述副图案包括若干交错排布的矩形图案，所述矩形图案填充于主图案之外的空白区域处；
S4.刻蚀所述非晶硅层，将所述副图案以凹槽或凸出形状转移到所述非晶硅层上；
S5.刻蚀所述氧化硅层后，再去除所述非晶硅层；
S6.基于低压化学气相沉积工艺生长氮化硅膜层；
S7.若所述副图案为凹槽形状，则使用化学机械抛光工艺去除多余的氮化硅，形成氮化硅器件图案；若所述副图案为凸出形状，则使用器件层掩膜版进行光刻工艺，刻蚀所述氮化硅膜层，形成氮化硅器件图案；
S8.退火，沉积氧化硅包层。
进一步地，每个所述矩形图案不相互接触，呈预设夹角或平行排列。
进一步地，除最边缘的矩形图案之外，所述矩形图案每条边的延伸线与其相应方向上最近的一个矩形图案相交。
进一步地，所述副图案为凹槽形状时，所述矩形图案的宽度W1大于两倍所述氮化硅膜层的厚度H1，即W1>2*H1。
进一步地，所述矩形图案之间的最小间距D1大于等于凹槽深度H2的三分之一，即D1≥H2/3。
进一步地，所述矩形图案的长度L1不小于宽度W1与两倍最小间距D1之和，且不大于所述副图案与所述主图案的预设最短距离L2，即L2≥L1≥W1+2*D1。
进一步地，所述副图案为凸出形状时，所述矩形图案的宽度W1大于等于凸出高度H3的三分之一，即W1≥H3/3。
进一步地，所述矩形图案之间的最小间距D1大于两倍所述氮化硅膜层的厚度H1，即D1>2*H1。
进一步地，所述矩形图案的长度L1不小于宽度W1与两倍最小间距D1之和，且不大于所述副图案与所述主图案的预设最短距离L2，即L2≥L1≥W1+2*D1。
进一步地，步骤S3进行光刻时，对晶圆边缘不足一整个芯片的部分位置也进行曝光。
本发明的有益效果在于：
本发明可以降低LPCVD氮化硅的应力累积，降低裂纹的产生，阻挡裂纹的扩散。不需要分步沉积氮化硅膜层，可增加膜层质量，简化工艺步骤，降低生产难度，减少生产成本。
附图说明
图1应力分散和裂纹阻挡图案示意图之一。
图2应力分散和裂纹阻挡图案示意图之二。
图3通过热氧方式生长氧化硅层示意图。
图4在氧化硅层表面沉积非晶硅层示意图。
图5使用具有副图案的掩膜版进行光刻示意图之一。
图6刻蚀非晶硅层示意图之一。
图7刻蚀氧化硅层示意图之一。
图8去除非晶硅层示意图之一。
图9基于低压化学气相沉积工艺生长氮化硅膜层示意图之一。
图10使用化学机械抛光工艺去除多余的氮化硅示意图。
图11沉积氧化硅包层示意图之一。
图12使用具有副图案的掩膜版进行光刻示意图之二。
图13刻蚀非晶硅层示意图之二。
图14刻蚀氧化硅层示意图之二。
图15去除非晶硅层示意图之二。
图16基于低压化学气相沉积工艺生长氮化硅膜层示意图之二。
图17使用波导层掩膜版进行光刻工艺示意图。
图18刻蚀氮化硅形成波导示意图之二。
图19沉积氧化硅包层示意图之二。
具体实施方式
为了对本发明的技术特征、目的和效果有更加清楚的理解，现说明本发明的具体实施方式。应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明，即所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明的实施例，本领域技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
实施例1
本实施例提供了一种基于应力分散和裂纹阻挡图案的氮化硅器件制备方法，其中应力分散和裂纹阻挡图案为凹槽形状，该氮化硅器件制备方法包括以下步骤：
S1.在半导体衬底上通过热氧方式生长氧化硅层；
S2.在氧化硅层表面沉积非晶硅层作为硬掩膜；
S3.使用具有副图案的掩膜版进行光刻，副图案包括若干交错排布的矩形图案，矩形图案填充于主图案之外的空白区域处；主图案所对应的氮化硅器件可以是波导、光栅、反射镜等光学无源器件，也可以是MEMS功能器件，还可以是电学器件的一部分；
S4.刻蚀非晶硅层，将副图案以凹槽形状转移到非晶硅层上；
S5.刻蚀氧化硅层后，再去除非晶硅层；
S6.基于低压化学气相沉积工艺生长氮化硅膜层；
S7.使用化学机械抛光工艺去除多余的氮化硅，形成氮化硅器件图案；
S8.退火，沉积氧化硅包层。
优先地，如图1所示，本实施例的应力分散和裂纹阻挡图案(即副图案)具体实现方式如下：
1)副图案包括若干交错排布的矩形图案，矩形图案的基本结构顶部俯视图为矩形。
2)每个矩形图案不相互接触，呈预设夹角或平行排列。
3)除最边缘的矩形图案之外，矩形图案每条边的延伸线与其相应方向上最近的一个矩形图案相交。
4)矩形图案的宽度W1大于两倍氮化硅膜层的厚度H1，即W1>2*H1。
5)矩形图案之间的最小间距D1基于方便制造原则，一般大于等于凹槽深度H2的三分之一，即D1≥H2/3，如图2的A-A处截面所示。
6)矩形图案的长度L1不小于宽度W1与两倍最小间距D1之和，即L1≥W1+2*D1。但为了最大量的分散应力，长度L1一般不大于副图案与主图案的预设最短距离L2(例如20μm)，最大不超过100μm。
7)基于上述规则，将矩形图案作为副图案铺满整个芯片空白区域(非主图案区域)；
8)副图案到器件等主图案的预设最短距离L2需要满足不干扰器件正常工作原则，一般为大于2μm，通常为20μm。
具体地，本实施例以制造800nm厚度的氮化硅波导为例，来说明该氮化硅器件制备方法，具体包括以下步骤：
S1.在半导体衬底上通过热氧方式生长氧化硅层，如图3所示。氧化硅层的厚度H3一般不低于2μm，例如本实施例采用3μm。
S2.在氧化硅层表面沉积非晶硅层作为硬掩膜，如图4所示。非晶硅层的厚度根据实际需求决定，例如300nm。
S3.使用具有副图案的掩膜版进行光刻，晶圆边缘不足一整个芯片的部分位置也要曝光，如图5所示。
S4.刻蚀非晶硅层，将副图案以凹槽形状转移到非晶硅层上，如图6所示。
S5.刻蚀氧化硅层，如图7所示。刻蚀深度为H2，一般H2>H1(LPCVD氮化硅膜厚)，H2最低要求不得比H1少100nm，即H2≥H1-100nm，氮化硅膜厚H1为800nm时，刻蚀深度H2至少为700nm，大于800nm最佳，例如850nm。然后再去除非晶硅层，如图8所示。
S6.基于低压化学气相沉积工艺生长氮化硅膜层，如图9所示。氮化硅膜厚膜厚H1≥300nm，不超过2μm，例如800nm。
S7.使用化学机械抛光工艺去除多余的氮化硅，形成波导，如图10所示。
S8.退火，沉积氧化硅包层，如图11所示。
本实施例的工艺流程以800nm的LPCVD氮化硅为例，如果使用400nm或者1μm氮化硅制作波导对应的工艺流程或者参数会进行对应的变化，不再进行阐述。
实施例2
本实施例提供了一种基于应力分散和裂纹阻挡图案的氮化硅器件制备方法，其中应力分散和裂纹阻挡图案为凸出形状，包括以下步骤：
S1.在半导体衬底上通过热氧方式生长氧化硅层；
S2.在氧化硅层表面沉积非晶硅层作为硬掩膜；
S3.使用具有副图案的掩膜版进行光刻，副图案包括若干交错排布的矩形图案，矩形图案填充于主图案之外的空白区域处；主图案所对应的氮化硅器件可以是波导、光栅、反射镜等光学无源器件，也可以是MEMS功能器件，还可以是电学器件的一部分；
S4.刻蚀非晶硅层，将副图案以凸出形状转移到非晶硅层上；
S5.刻蚀氧化硅层后，再去除非晶硅层；
S6.基于低压化学气相沉积工艺生长氮化硅膜层；
S7.使用器件层掩膜版进行光刻工艺，刻蚀氮化硅膜层，形成氮化硅器件图案；
S8.退火，沉积氧化硅包层。
优先地，如图1所示，本实施例的应力分散和裂纹阻挡图案(即副图案)具体实现方式如下：
1)副图案包括若干交错排布的矩形图案，矩形图案的基本结构顶部俯视图为矩形。
2)每个矩形图案不相互接触，呈预设夹角或平行排列。
3)除最边缘的矩形图案之外，矩形图案每条边的延伸线与其相应方向上最近的一个矩形图案相交。
4)矩形图案的宽度W1基于方便制造原则，一般为大于等于凸出高度H3的三分之一，即W1≥H3/3。
5)矩形图案之间的最小间距D1大于两倍氮化硅膜层的厚度H1，即D1>2*H1。
6)矩形图案的长度L1不小于宽度W1与两倍最小间距D1之和，即L1≥W1+2*D1。但为了最大量的分散应力，长度L1一般不大于副图案与主图案的预设最短距离L2(例如20μm)，最大不超过100μm。
7)基于上述规则，将矩形图案作为副图案铺满整个芯片空白区域(非主图案区域)；
8)副图案到器件等主图案的预设最短距离L2需要满足不干扰器件正常工作原则，一般为大于2μm，通常为20μm。
具体地，本实施例以制造800nm厚度的氮化硅波导为例，来说明该氮化硅器件制备方法，具体包括以下步骤：
S1.在半导体衬底上通过热氧方式生长氧化硅层，如图3所示。氧化硅层的厚度H3一般不低于2μm，例如本实施例采用3μm。
S2.在氧化硅层表面沉积非晶硅层作为硬掩膜，如图4所示。非晶硅层的厚度根据实际需求决定，例如300nm。
S3.使用具有副图案的掩膜版进行光刻，晶圆边缘不足一整个芯片的部分位置也要曝光，如图12所示。
S4.刻蚀非晶硅层，将副图案以凸出形状转移到非晶硅层上，如图13所示。
S5.刻蚀氧化硅层，如图14所示。刻蚀深度为H3，一般H3>H1(LPCVD氮化硅膜厚)，H3最低要求不得比H1少100nm，即H3≥H1-100nm，氮化硅膜厚H1为800nm时，刻蚀深度H3至少为700nm，大于800nm最佳，例如850nm。然后再去除非晶硅层，如图15所示。
S6.基于低压化学气相沉积工艺生长氮化硅膜层，如图16所示。氮化硅膜厚膜厚H1≥300nm，不超过2μm，例如800nm。
S7.使用波导层掩膜版进行光刻工艺，如图17所示；刻蚀氮化硅形成波导，如图18所示。
S8.退火，沉积氧化硅包层，如图19所示。
本实施例的工艺流程以800nm的LPCVD氮化硅为例，如果使用400nm或者1μm氮化硅制作波导对应的工艺流程或者参数会进行对应的变化，不再进行阐述。
需要说明的是，对于前述的方法实施例，为了简便描述，故将其表述为一系列的动作组合，但是本领域技术人员应该知悉，本申请并不受所描述的动作顺序的限制，因为依据本申请，某些步骤可以采用其他顺序或者同时进行。其次，本领域技术人员也应该知悉，说明书中所描述的实施例均属于优选实施例，所涉及的动作和模块并不一定是本申请所必须的。

Claims (8)

1.一种基于应力分散和裂纹阻挡图案的氮化硅器件制备方法，其特征在于，包括以下步骤：
S1. 在半导体衬底上通过热氧方式生长氧化硅层；
S2. 在所述氧化硅层表面沉积非晶硅层作为硬掩膜；
S3. 使用具有副图案的掩膜版进行光刻，所述副图案包括若干交错排布的矩形图案，所述矩形图案填充于主图案之外的空白区域处；每个所述矩形图案不相互接触，呈预设夹角或平行排列；除最边缘的矩形图案之外，所述矩形图案每条边的延伸线与其相应方向上最近的一个矩形图案相交；
S4. 刻蚀所述非晶硅层，将所述副图案以凹槽或凸出形状转移到所述非晶硅层上；
S5. 刻蚀所述氧化硅层后，再去除所述非晶硅层；
S6. 基于低压化学气相沉积工艺生长氮化硅膜层；
S7. 若所述副图案为凹槽形状，则使用化学机械抛光工艺去除多余的氮化硅，形成氮化硅器件图案；若所述副图案为凸出形状，则使用器件层掩膜版进行光刻工艺，刻蚀所述氮化硅膜层，形成氮化硅器件图案；
S8. 退火，沉积氧化硅包层。
2.根据权利要求1所述的基于应力分散和裂纹阻挡图案的氮化硅器件制备方法，其特征在于，所述副图案为凹槽形状时，所述矩形图案的宽度W1大于两倍所述氮化硅膜层的厚度H1，即W1>2*H1。
3.根据权利要求2所述的基于应力分散和裂纹阻挡图案的氮化硅器件制备方法，其特征在于，所述矩形图案之间的最小间距D1大于等于凹槽深度H2的三分之一，即D1≥H2/3。
4.根据权利要求2所述的基于应力分散和裂纹阻挡图案的氮化硅器件制备方法，其特征在于，所述矩形图案的长度L1不小于宽度W1与两倍最小间距D1之和，且不大于所述副图案与所述主图案的预设最短距离L2，即L2≥L1≥W1+2*D1。
5.根据权利要求1所述的基于应力分散和裂纹阻挡图案的氮化硅器件制备方法，其特征在于，所述副图案为凸出形状时，所述矩形图案的宽度W1大于等于凸出高度H3的三分之一，即W1≥H3/3。
6.根据权利要求5所述的基于应力分散和裂纹阻挡图案的氮化硅器件制备方法，其特征在于，所述矩形图案之间的最小间距D1大于两倍所述氮化硅膜层的厚度H1，即D1>2*H1。
7.根据权利要求5所述的基于应力分散和裂纹阻挡图案的氮化硅器件制备方法，其特征在于，所述矩形图案的长度L1不小于宽度W1与两倍最小间距D1之和，且不大于所述副图案与所述主图案的预设最短距离L2，即L2≥L1≥W1+2*D1。
8.根据权利要求1所述的基于应力分散和裂纹阻挡图案的氮化硅器件制备方法，其特征在于，步骤S3进行光刻时，对晶圆边缘不足一整个芯片的部分位置也进行曝光。
CN202310121948.1A 2023-02-15 2023-02-15 基于应力分散和裂纹阻挡图案的氮化硅器件制备方法 Active CN116299854B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310121948.1A CN116299854B (zh) 2023-02-15 2023-02-15 基于应力分散和裂纹阻挡图案的氮化硅器件制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310121948.1A CN116299854B (zh) 2023-02-15 2023-02-15 基于应力分散和裂纹阻挡图案的氮化硅器件制备方法

Publications (2)

Publication Number Publication Date
CN116299854A CN116299854A (zh) 2023-06-23
CN116299854B true CN116299854B (zh) 2024-02-13

Family

ID=86802319

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310121948.1A Active CN116299854B (zh) 2023-02-15 2023-02-15 基于应力分散和裂纹阻挡图案的氮化硅器件制备方法

Country Status (1)

Country Link
CN (1) CN116299854B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110459464A (zh) * 2019-08-14 2019-11-15 中国科学院微电子研究所 一种厚膜氮化硅的区域挖槽制备方法
CN110739212A (zh) * 2019-10-30 2020-01-31 上海华力微电子有限公司 硬掩膜的制备方法及半导体器件的制造方法
CN112582255A (zh) * 2019-09-27 2021-03-30 香港科技大学 使用应力控制制造厚电介质膜的方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110459464A (zh) * 2019-08-14 2019-11-15 中国科学院微电子研究所 一种厚膜氮化硅的区域挖槽制备方法
CN112582255A (zh) * 2019-09-27 2021-03-30 香港科技大学 使用应力控制制造厚电介质膜的方法
CN110739212A (zh) * 2019-10-30 2020-01-31 上海华力微电子有限公司 硬掩膜的制备方法及半导体器件的制造方法

Also Published As

Publication number Publication date
CN116299854A (zh) 2023-06-23

Similar Documents

Publication Publication Date Title
US9031373B2 (en) Lightwave circuit and method for manufacturing same
JP5969811B2 (ja) シリコン・フォトニクスプラットフォーム上でのフォトニックデバイスの共集積化方法
CN110459464B (zh) 一种厚膜氮化硅的区域挖槽制备方法
US7736927B2 (en) Method for the production of an anti-reflecting surface on optical integrated circuits
KR20010023202A (ko) 반사방지 코팅을 사용하는 절연
CN101877330A (zh) 具有周期结构的蓝宝石基板
CN112285827B (zh) 一种多层硅光子器件的制备方法
WO2024104022A1 (zh) 具有包芯电光材料层的波导结构、制备方法及应用
CN112582255A (zh) 使用应力控制制造厚电介质膜的方法
CN110456451B (zh) 一种区域厚膜氮化硅的制备方法
CN102132396A (zh) 对刻蚀后的半导体结构的钝化
CN116299854B (zh) 基于应力分散和裂纹阻挡图案的氮化硅器件制备方法
KR100275600B1 (ko) 반도체 소자의 트렌치 형성 방법
CN116661059B (zh) 一种高方向性的波导光栅天线及其制备方法
CN117233892A (zh) 一种光波导的制备方法、光波导
CN112680715B (zh) 氮化硅膜的生长方法及厚膜氮化硅波导器件的制备方法
CN103926649A (zh) 平面光波导器件的制作方法
CN102931184B (zh) 半导体结构及其制法
KR100459490B1 (ko) 평면형 광도파로 및 그 제조 방법
TWI432377B (zh) 製造具有浮雕式側壁走勢或可調整之傾斜角度的微機械構造的方法
JP2015087509A (ja) 光導波路の作製方法
JP6706414B2 (ja) Ｇｅ単結晶薄膜の製造方法及び光デバイス
CN114203874A (zh) 一种图形化复合衬底、制备方法及led外延片
CN1324652C (zh) 制造半导体器件的方法
KR19990004561A (ko) 반도체 소자의 소자분리막 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant