JP6706414B2 - Ge単結晶薄膜の製造方法及び光デバイス - Google Patents
Ge単結晶薄膜の製造方法及び光デバイス Download PDFInfo
- Publication number
- JP6706414B2 JP6706414B2 JP2015231833A JP2015231833A JP6706414B2 JP 6706414 B2 JP6706414 B2 JP 6706414B2 JP 2015231833 A JP2015231833 A JP 2015231833A JP 2015231833 A JP2015231833 A JP 2015231833A JP 6706414 B2 JP6706414 B2 JP 6706414B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- mask
- substrate
- single crystal
- crystal thin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000013078 crystal Substances 0.000 title claims description 127
- 239000010409 thin film Substances 0.000 title claims description 100
- 230000003287 optical effect Effects 0.000 title claims description 48
- 238000004519 manufacturing process Methods 0.000 title claims description 47
- 239000000758 substrate Substances 0.000 claims description 87
- 238000000034 method Methods 0.000 claims description 26
- 238000010030 laminating Methods 0.000 claims description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 62
- 230000008569 process Effects 0.000 description 15
- 238000010586 diagram Methods 0.000 description 14
- 238000006243 chemical reaction Methods 0.000 description 10
- 230000007547 defect Effects 0.000 description 8
- 239000010408 film Substances 0.000 description 8
- 238000010438 heat treatment Methods 0.000 description 7
- 238000003475 lamination Methods 0.000 description 6
- 229910052732 germanium Inorganic materials 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000011156 evaluation Methods 0.000 description 4
- 230000009467 reduction Effects 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 230000007423 decrease Effects 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 230000006798 recombination Effects 0.000 description 3
- 238000005215 recombination Methods 0.000 description 3
- 239000011324 bead Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 230000002706 hydrostatic effect Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000000644 propagated effect Effects 0.000 description 1
- 230000001902 propagating effect Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000000038 ultrahigh vacuum chemical vapour deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02381—Silicon, silicon germanium, germanium
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/04—Coating on selected surface areas, e.g. using masks
- C23C16/042—Coating on selected surface areas, e.g. using masks using masks
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/06—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
- C23C16/18—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material from metallo-organic compounds
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
- C30B25/02—Epitaxial-layer growth
- C30B25/04—Pattern deposit, e.g. by using masks
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
- C30B29/02—Elements
- C30B29/08—Germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02609—Crystal orientation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
- H01L21/02639—Preparation of substrate for selective deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S2304/00—Special growth methods for semiconductor lasers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S2304/00—Special growth methods for semiconductor lasers
- H01S2304/12—Pendeo epitaxial lateral overgrowth [ELOG], e.g. for growing GaN based blue laser diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/02—Structural details or components not essential to laser action
- H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
- H01S5/021—Silicon based substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/30—Structure or shape of the active region; Materials used for the active region
- H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
- H01S5/3223—IV compounds
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Materials Engineering (AREA)
- Crystallography & Structural Chemistry (AREA)
- Organic Chemistry (AREA)
- Metallurgy (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Mechanical Engineering (AREA)
- Recrystallisation Techniques (AREA)
- Semiconductor Lasers (AREA)
- Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Chemical Vapour Deposition (AREA)
Description
しかし、上述したように、非特許文献1では、貫通転位のないGe単結晶を得るために500nmもの厚いSiO2マスク層が必要であり、そのマスクを越えてGeを積層しなければならず、時間とコストがかかることが課題となる。
しかし、非特許文献2の方法は、大きなGe単結晶を得るためには有効であるが、window上方に高密度の貫通転位が発生していると記述があり、Si上に薄膜のGe単結晶を転位なく得ることはできない。また、SiO2上に無転位Geを5μm幅に成長するためには、長時間のエピ成長が必要となり、時間とコストがかかることが課題となる。
Si基板上の誘電体薄膜の一部を短冊状に複数除去してマスクを形成し、複数の短冊状の前記Si基板表面を露出させるライン・アンド・スペース形成工程と、
前記マスクに覆われていない前記Si基板表面からGeを600℃以上900℃以下でエピタキシャル成長させ、Geで前記マスクを覆うGe積層工程と、
を行う。
Si基板と、
前記Si基板上に配置され、誘電体薄膜の一部を短冊状に複数除去し、複数の短冊状の前記Si基板表面を露出させるマスクと、
前記マスクから露出する前記Si基板に接触し、前記マスクを覆うn型又はp型のGe単結晶薄膜と、
を備える。
前記誘電体薄膜の厚みが100nm以下、前記短冊状に除去されない前記誘電体薄膜の幅が500nm±10nmであり、前記短冊状で露出させる前記Si基板表面の幅Wsiが100nm以上1000nm以下となるように前記ライン・アンド・スペース形成工程で前記マスクを形成し、
前記マスク表面から前記Si基板と反対側の表面まで距離である厚みΤが200nm以上400nm以下となるように前記Ge積層工程で前記Ge単結晶薄膜を形成する
を特徴とする。
図17に示すように、座標(Wsi,Τ)(単位はnm)としたとき、
A(100,350)
B(400,200)
C(800,200)
D(600,250)
E(400,350)
F(200,350)
G(200,400)
の5点を頂点とする多角形で囲まれる、幅Wsiと厚みΤの領域にあるように前記ライン・アンド・スペース形成工程で前記マスクを形成し、前記Ge積層工程で前記Ge単結晶薄膜を形成する。
座標(Wsi,Τ)(単位はnm)としたとき、
A(100,350)
B(400,200)
C(800,200)
D(600,250)
E(400,350)
F(200,350)
G(200,400)
の5点を頂点とする多角形で囲まれる、幅Wsiと厚みΤの領域にあるような前記マスクと前記Ge単結晶薄膜を備えることが好ましい。
本実施形態で説明するGe単結晶薄膜の製造方法は、Si基板上に薄いSiO2層でLine&Spaceを形成し、そのSi基板のSiO2のラインをマスクとしてスペース部分のSi表面からGeを成長させる。スペース部分のSi表面のことをウインド(Window)と呼ぶこともある。
具体的には、本製造方法は、
Si基板上の誘電体薄膜の一部を短冊状に複数除去してマスクを形成し、複数の短冊状の前記Si基板表面を露出させるライン・アンド・スペース形成工程と、
前記マスクに覆われていない前記Si基板表面からGeを600℃以上900℃以下でエピタキシャル成長させ、Geで前記マスクを覆うGe積層工程と、
を行う。
以下で説明するマスクは次の通りである。
SiO2厚:20nm
SiO2マスク幅D:500nm
SiO2マスク間(スペース、ウインド)Wsi:600nm
SiO2マスク長:30μm
SiO2マスク数:26本
Si基板に20nm以下の酸化膜を形成し、リソグラフとエッチングで上記設計値のSiO2のマスクを形成する。なお、後述するように、上記値は一例であって、他の値であってもよい。なお、マスクや膜厚に関する数値は設計値であって、10%程度の製造誤差があっても以下で説明する内容に乖離しない。
図6(A)はGe積層工程の初期段階を説明する図である。Geは、Ge積層工程の初期段階ではSiO2のマスク上には全く堆積せず、ウインドウのみに成長する。この段階では(001)ファセットが優先成長し、SiO2マスクとの境界部で(311)ファセットが出現する。
・Blanket Geには多数のピットが存在する。つまり貫通転位の密度は7×107cm−2である。
・マスク上に成長させたGeの貫通転位の密度は1×105cm−2である。
・本製造方法で製造したGe単結晶薄膜は、Blanket Geより貫通転位の密度を三桁近く減少させることができた。
図13はBlanket Geで貫通転位を撮影した断面SEM写真である。図14はSiO2のライン・アンド・スペース上に成長中のGeに発生した貫通転位の動向を説明する模式図である。
上述したようにBlanket Geでは貫通転位の密度は1×108cm−2であった。従って、図13のように1×1μm2の領域に貫通転位は一つあることになる。ここで、SiO2のマスクは、ライン幅が500nm、ウインドウ幅が600nmなので、ウインドウのSi上に成長するGeには貫通転位が統計的に一本入ることになる。
このスペース部分にGeが成長する極めて初期に転位が発生し(図14(a))、マスク側面とGeとの界面に向かって生じる歪みによりこの転位はGe層内で曲げられるか、マスク側面との層界面へ移動することになる(図14(b))。そして、この貫通転位はGeの成長中にSi基板方向にもどされる(図10参照)、あるいはマスクの側面に到達しマスク側面とGeとの界面で固定された状態(図9参照)になる。つまり、ウインドウの上方に成長する貫通転位は極めて少ない。この現象は、厚み100nm以下の薄マスクでのみ生じる。
図15は、本実施形態の光デバイス301を説明する断面図である。光デバイス301は、
Si基板11と、
Si基板11上に配置され、誘電体薄膜の一部を短冊状に複数除去し、複数の短冊状の前記Si基板表面を露出させるマスク12と、
マスク12から露出するSi基板11に接触し、マスク12を覆うn型又はp型のGe単結晶薄膜13と、
を備える。
符号14は、Ge単結晶薄膜13のSi基板11と反対側に形成した、Ge単結晶薄膜13と極性の異なるGe単結晶薄膜である。つまり、Ge単結晶薄膜13とGe単結晶薄膜14との間でpn接合が形成される。
符号15は電極である。
Ge単結晶薄膜13は、マスク12表面から前記Si基板と反対側の表面までの距離である厚みΤが200nm以上400nm以下であることが好ましい。
A(100,350)
B(400,200)
C(800,200)
D(600,250)
E(400,350)
F(200,350)
G(200,400)
の5点を頂点とする多角形で囲まれる、幅Wsiと厚みΤの領域にあるようなマスク12とGe単結晶薄膜13を備える。
ウインドウ(Wsi)が1μm以上であるライン・アンド・スペースをSi基板に形成し、Ge成長させるGe単結晶薄膜の製造方法を説明する。マスク幅Dは実施形態1と同じである。実施形態1で説明したようにライン・アンド・スペース形成工程でSi基板上にライン・アンド・スペースを形成する。そして、実施形態1で説明したようにGe単結晶薄膜をGe積層工程でエピタキシャル成長させる。この場合の貫通転位が減少するメカニズムを図6、図18から図21を用いて説明する。なお、いずれの図もマスクに対して垂直な面でSi基板を切断した断面図である。
まず、ウインドウ(Wsi)にSiO2が残存する場合を説明する。ライン・アンド・スペース形成工程のエッチングでウインドウのSiO2を完全に除去できていない場合がある。この場合のGe積層工程でのGeエピタキシャル成長を図6を用いて説明する。
続いて、ウインドウ(Wsi)にSiO2が残存しない場合を図18で説明する。図18は、断面図である。
図18(A)は成長開始時のGe単結晶の状態である。スペースWsiにメサ状のGeが成長し、(100)と(311)ファセットができる。ファセットの線膨張係数の違いから、Ge単結晶内に圧縮歪が発生する。
(100)ファセット成長は(311)ファセット成長より速い。このため、図18(B)のようにGeメサは三角形となる。この三角形のGe単結晶のエッジはマスクと接しており最大の圧縮歪が発生している。
さらにGeが成長すると、図18(C)のように(311)ファセット面から(111)ファセット面が生じ、Ge単結晶はソロバンの珠状のようになる。このような形状になるとGe単結晶に発生した圧縮歪が減少する(仮に「無歪Ge」と呼ぶ。)。但し、単結晶両側のマスクとSi基板に接するGe層(長方形の部分)は依然として圧縮歪が残る(仮に「圧縮歪Ge」と呼ぶ。)。
図18(C)の無歪Geは、圧縮歪Geに比して空孔の平衡濃度が増加する。このため、圧縮歪Geから無歪Geへ変化することで空孔濃度は未飽和となり、これを平衡濃度に保とうとし、表面から空孔が拡散で入ってくる。
[V]eq (圧縮歪) << [V]eq (無歪)
図19(A)は図18(B)の状態であって、発生している歪を追記した図である。図19(A)のように転位はSi基板からGe表面に到達し、貫通転位と界面転位となっている。
Ge結晶の無歪化により生じた空孔の未飽和を補うため、表面から拡散してくる空孔は、図19(B)のように貫通転位の上昇運動を誘起し、貫通転位を表面近傍で曲げる。
さらに、Geも成長し続けており、空孔の拡散流により近接する転位同士が反応する。この結果、図19(C)のように表面近傍は無転位となる。
上記実施形態では「誘電体」がSiO2の場合で説明した。しかし、誘電体はSiO2に限らず、SiN、SiON、TaO、又はTiOであってもよい。また、上記実施形態では「Ge単結晶薄膜」をSi基板上に成長させる場合を説明したが、SiGeやSiGeSn等のIV族結晶薄膜をSi基板上に成長させる場合も上記マスクを利用することができる。
12:SiO2マスク
13:Ge単結晶薄膜(n型)
14:Ge単結晶薄膜(p型)
15:電極
301、302、303:光デバイス
Claims (4)
- Si基板上の誘電体薄膜の一部を短冊状に複数除去してマスクを形成し、複数の短冊状の前記Si基板表面を露出させるライン・アンド・スペース形成工程と、
前記マスクに覆われていない前記Si基板表面からGeを600℃以上900℃以下でエピタキシャル成長させ、Geで前記マスクを覆うGe積層工程と、
を行うGe単結晶薄膜の製造方法であって、
前記誘電体薄膜の厚みが100nm以下、前記短冊状に除去されない前記誘電体薄膜の幅が500nm±10nmであり、前記短冊状で露出させる前記Si基板表面の幅Wsiが100nm以上1000nm以下となるように前記ライン・アンド・スペース形成工程で前記マスクを形成し、
前記マスク表面から前記Si基板と反対側の表面まで距離である厚みΤが200nm以上400nm以下となるように前記Ge積層工程で前記Ge単結晶薄膜を形成すること
を特徴とするGe単結晶薄膜の製造方法。 - 座標(Wsi,Τ)(単位はnm)としたとき、
A(100,350)
B(400,200)
C(800,200)
D(600,250)
E(400,350)
F(200,350)
G(200,400)
の7点を頂点とする多角形で囲まれる、幅Wsiと厚みΤの領域にあるように前記ライン・アンド・スペース形成工程で前記マスクを形成し、前記Ge積層工程で前記Ge単結晶薄膜を形成すること
を特徴とする請求項1に記載のGe単結晶薄膜の製造方法。 - Si基板と、
前記Si基板上に配置され、誘電体薄膜の一部を短冊状に複数除去し、複数の短冊状の前記Si基板表面を露出させるマスクと、
前記マスクから露出する前記Si基板に接触し、前記マスクを覆うn型又はp型のGe単結晶薄膜と、
を備える光デバイスであって、
前記マスクは、前記誘電体薄膜の厚みが100nm以下、前記短冊状に除去されない前記誘電体薄膜の幅が500nm±10nmであり、前記短冊状で露出させる前記Si基板表面の幅Wsiが100nm以上1000nm以下であり、
前記Ge単結晶薄膜は、前記マスク表面から前記Si基板と反対側の表面までの距離である厚みΤが200nm以上400nm以下であること
を特徴とする光デバイス。 - 座標(Wsi,Τ)(単位はnm)としたとき、
A(100,350)
B(400,200)
C(800,200)
D(600,250)
E(400,350)
F(200,350)
G(200,400)
の7点を頂点とする多角形で囲まれる、幅Wsiと厚みΤの領域にあるような前記マスクと前記Ge単結晶薄膜を備えることを特徴とする請求項3に記載の光デバイス。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015231833A JP6706414B2 (ja) | 2015-11-27 | 2015-11-27 | Ge単結晶薄膜の製造方法及び光デバイス |
PCT/JP2016/084893 WO2017090703A1 (ja) | 2015-11-27 | 2016-11-25 | Ge単結晶薄膜の製造方法及び光デバイス |
TW105138991A TW201736630A (zh) | 2015-11-27 | 2016-11-25 | Ge單晶薄膜之製造方法及光裝置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015231833A JP6706414B2 (ja) | 2015-11-27 | 2015-11-27 | Ge単結晶薄膜の製造方法及び光デバイス |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017098493A JP2017098493A (ja) | 2017-06-01 |
JP6706414B2 true JP6706414B2 (ja) | 2020-06-10 |
Family
ID=58763514
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015231833A Active JP6706414B2 (ja) | 2015-11-27 | 2015-11-27 | Ge単結晶薄膜の製造方法及び光デバイス |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP6706414B2 (ja) |
TW (1) | TW201736630A (ja) |
WO (1) | WO2017090703A1 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2629197C2 (ru) * | 2012-04-04 | 2017-08-25 | Курарей Ко., Лтд. | Сополимер, резиновая композиция с его использованием и шина |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB0220438D0 (en) * | 2002-09-03 | 2002-10-09 | Univ Warwick | Formation of lattice-turning semiconductor substrates |
FR2896337A1 (fr) * | 2006-01-17 | 2007-07-20 | St Microelectronics Crolles 2 | Procede de realisation d'une couche monocristalline sur une couche dielectrique |
WO2007112066A2 (en) * | 2006-03-24 | 2007-10-04 | Amberwave Systems Corporation | Lattice-mismatched semiconductor structures and related methods for device fabrication |
WO2008030574A1 (en) * | 2006-09-07 | 2008-03-13 | Amberwave Systems Corporation | Defect reduction using aspect ratio trapping |
US8304805B2 (en) * | 2009-01-09 | 2012-11-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor diodes fabricated by aspect ratio trapping with coalesced films |
US8119494B1 (en) * | 2010-07-29 | 2012-02-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | Defect-free hetero-epitaxy of lattice mismatched semiconductors |
US8937366B1 (en) * | 2011-04-26 | 2015-01-20 | Stc.Unm | Selective epitaxial overgrowth comprising air gaps |
US9177967B2 (en) * | 2013-12-24 | 2015-11-03 | Intel Corporation | Heterogeneous semiconductor material integration techniques |
-
2015
- 2015-11-27 JP JP2015231833A patent/JP6706414B2/ja active Active
-
2016
- 2016-11-25 WO PCT/JP2016/084893 patent/WO2017090703A1/ja active Application Filing
- 2016-11-25 TW TW105138991A patent/TW201736630A/zh unknown
Also Published As
Publication number | Publication date |
---|---|
JP2017098493A (ja) | 2017-06-01 |
TW201736630A (zh) | 2017-10-16 |
WO2017090703A1 (ja) | 2017-06-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103515419B (zh) | 用于硅衬底上的iii‑v族氮化物层的梯度氮化铝镓和超晶格缓冲层 | |
KR102176642B1 (ko) | 나노스케일 구조체 상의 에피택셜 막 | |
KR102110858B1 (ko) | 결함 이동 및 격자 불일치된 에피택셜 막 | |
US20140235040A1 (en) | Growing III-V Compound Semiconductors from Trenches Filled with Intermediate Layers | |
TW201344758A (zh) | 半導體裝置及其製造方法 | |
KR20060126968A (ko) | 격자 조절 반도체 기판의 형성 방법 | |
JP5008786B2 (ja) | プレーナ・ヘテロ構造の製造方法 | |
US7642179B2 (en) | Semiconductor substrate and manufacturing method for the same | |
JPH10256169A (ja) | 半導体装置の製造方法 | |
KR20100087956A (ko) | 에피택셜 성장 방법 및 이를 이용한 에피택셜층 적층 구조 | |
JP6706414B2 (ja) | Ge単結晶薄膜の製造方法及び光デバイス | |
CN111668090B (zh) | 一种半导体结构及其制造方法 | |
JP2018078290A (ja) | 半導体レーザ素子 | |
JP7287495B2 (ja) | 半導体層の形成方法 | |
US20110237052A1 (en) | Method for manufacturing semiconductor device | |
EP3844819B1 (en) | Method for making superlattice structures with reduced defect densities | |
KR20140021746A (ko) | 반도체 소자 및 그 제조 방법 | |
US9087775B2 (en) | Planar semiconductor growth on III-V material | |
KR20100063058A (ko) | 화합물 반도체 에피택셜 웨이퍼 및 그 제조방법 | |
Megalini et al. | 1550-nm InGaAsP multi-quantum-well structures in InP nano-ridges by selective MOCVD growth on SOI substrates | |
US11721548B2 (en) | Method for forming semiconductor layer | |
JP4943172B2 (ja) | シリコンエピタキシャル膜を有するsos基板の形成法 | |
JP5890492B1 (ja) | 量子細線構造 | |
JP2008066326A (ja) | 半導体光素子を作製する方法 | |
JP2005259896A (ja) | 半導体基板及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20181122 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20181122 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181219 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190910 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20191107 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200414 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200428 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6706414 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |