JP5026632B2 - マイクロメカニズムの構成部材を製造するための方法 - Google Patents

マイクロメカニズムの構成部材を製造するための方法 Download PDF

Info

Publication number
JP5026632B2
JP5026632B2 JP2000216404A JP2000216404A JP5026632B2 JP 5026632 B2 JP5026632 B2 JP 5026632B2 JP 2000216404 A JP2000216404 A JP 2000216404A JP 2000216404 A JP2000216404 A JP 2000216404A JP 5026632 B2 JP5026632 B2 JP 5026632B2
Authority
JP
Japan
Prior art keywords
layer
silicon
polysilicon layer
micromechanism
doping material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2000216404A
Other languages
English (en)
Other versions
JP2001054900A (ja
JP2001054900A5 (ja
Inventor
フュルチュ マッティアス
オッフェンベルク ミヒャエル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Publication of JP2001054900A publication Critical patent/JP2001054900A/ja
Publication of JP2001054900A5 publication Critical patent/JP2001054900A5/ja
Application granted granted Critical
Publication of JP5026632B2 publication Critical patent/JP5026632B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00642Manufacture or treatment of devices or systems in or on a substrate for improving the physical properties of a device
    • B81C1/0065Mechanical properties
    • B81C1/00666Treatments for controlling internal stress or strain in MEMS structures
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81BMICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2203/00Basic microelectromechanical structures
    • B81B2203/01Suspended structures, i.e. structures allowing a movement
    • B81B2203/0118Cantilevers
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00Manufacture or treatment of microstructural devices or systems
    • B81C2201/01Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0102Surface micromachining
    • B81C2201/0105Sacrificial layer
    • B81C2201/0109Sacrificial layers not provided for in B81C2201/0107 - B81C2201/0108
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00Manufacture or treatment of microstructural devices or systems
    • B81C2201/01Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0161Controlling physical properties of the material
    • B81C2201/0163Controlling internal stress of deposited layers
    • B81C2201/0164Controlling internal stress of deposited layers by doping the layer
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00Manufacture or treatment of microstructural devices or systems
    • B81C2201/01Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0161Controlling physical properties of the material
    • B81C2201/0163Controlling internal stress of deposited layers
    • B81C2201/0169Controlling internal stress of deposited layers by post-annealing

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Micromachines (AREA)
  • Pressure Sensors (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、マイクロメカニズムの構成部材(微小な構成要素若しくは構成部品)を製造するための方法であって、シリコンサブストレート上に犠牲層を形成し、かつ犠牲層上にシリコン層を形成して、シリコン層から構造体を構成し、次いで構造体の少なくとも一部分の下側で犠牲層を除去する形式のものに関する。
【0002】
【従来の技術】
マイクロメカニズムの構成部材を製造するための公知の方法では、いわゆる犠牲層・技術(Opferschicht-Technik)が用いられ、1つのサブストレート上に犠牲層が形成され、犠牲層上に構造体層が形成される。構造体層から構成要素(構造体)が構造化(形成)され、次いで少なくとも構造体の一部分の下側で犠牲層がエッチングプロセスによって除去される。この場合、サブストレートにも構造体層にもシリコン(Silizium)が用いられる。
【0003】
【発明が解決しようとする課題】
マイクロメカニズムの構成部材を正確に形成する。
【0004】
【課題を解決するための手段】
前記課題を解決するために本発明に基づく手段では、シリコン層(構造体層)をインプランテーションプロセスによってドーピングするようになっている。
【0005】
【発明の効果】
本発明に基づく前記手段によって、構造体内の機械的な内部応力の特に正確なコントロールが可能である。
【0006】
本発明の有利な実施態様では、インプラントされたドーピング材料が熱処理によってシリコン結晶格子内に導入される。ドーピング材料の量及びインプランテーションのエネルギー若しくは打ち込みエネルギーに影響を及ぼすことによって、構造体内のドーピング材料の分布、ひいては内部応力が意図的に制御(調節)される。構造体の応力は、熱処理の際の構造体のシリコン内への酸素の侵入を被覆によって避けることに基づきさらに減少させられる。このような方法は、例えば構造体層の形成に際してエピタキシャルプロセスの使用によって得られる厚い構造体層に用いるために特に適している。
【0007】
【発明の実施の形態】
図1乃至図3にはマイクロメカニズムの構造体の製造方法を示してある。図1にはシリコンウエハー1の断面が示してあり、シリコンウエハー(Siliziumwafer)には犠牲層2が施されている。このような犠牲層としては例えば酸化珪素(Siliziumoxid)が適しており、酸化珪素はシリコンウエハー1の酸化過程によって若しくは半導体技術における通常のデポジットによって形成される。次いで犠牲層2上に半導体技術の通常の過程によって核生成層としての薄いポリシリコン層がデポジット(堆積)される。薄いポリシリコン層は図1には示してない。次の段階で、薄いポリシリコン層上に厚いポリシリコン層3のデポジットが行われる。このような厚いポリシリコン層のデポジットのためには、半導体技術において一般的にエピタキシャル層のデポジットのために用いられるプロセスが活用される。このようなプロセスにおいて、通常は単結晶のシリコンサブストレート上にほぼ単結晶のシリコン層のデポジットが行われる。しかしながらここではこのようなプロセスが薄いポリシリコン層上で用いられるので、単結晶のシリコン層ではなく、多結晶のシリコン層が成長する。このようなプロセスにおいて重要なことは、短いプロセス時間で厚いポリシリコン層を形成できることである。
【0008】
実施例では、犠牲層2がほぼ1.5ミクロンの厚さを有し、犠牲層上に配置されるポリシリコン層3が11ミクロンの厚さを有している。
【0009】
エピタキシャルプロセスによって形成されるポリシリコン層3は、マイクロメカニズムの多くの使用にとって過度に小さいドーピング濃度しか有していない。特に構造体の個別の部分を導電性にしておくようなマイクロメカニズムの構成部材を形成する場合には、ポリシリコン層3内に付加的にさらにドーピング材料を加える必要がある。付加的にドーピング材料を加えることは、特にマイクロメカニズムの構造体を容量性の構成素子(例えば容量性加速度センサ)として機能させたい場合に、必要である。
【0010】
ドーピング材料を加えるための特に経済的な方法は、シリコン層3の表面を、燐を含むガス(例えばPOCl3)によって負荷することにあり、これによってシリコン層3の表面層が強くドーピングされる。次のプロセスで、該表面に酸化珪素から成る保護層が施され、該保護層によって、ガス相へのドーピング材料の逆拡散が避けられる。次いで、例えば1160℃での高温処理が行われ、該高温処理によって、はじめは表面に存在するドーピング材料が最上のシリコン層3内に導入される。このようなプロセスはもっぱらシリコン層3の表面からしか進行しないので、ドーピング材料濃度がシリコン層3の深くで強く減少する。さらにこのようなプロセスでは、並列処理される複数のシリコンサブストレートにおいてシリコンサブストレート1上に配置されたすべてのシリコン層3にとって同じ濃度のドーピングを達成することが極めて困難である。さらに、ドーピング材料濃度のある程度の進行、ひいてはウエハーの表面にわたる機械的な内部応力が避けられない。シリコン層3内の、若しくは異なる構成部材間のドーピング材料濃度の不均一な分布は、シリコン層3のドーピング材料の不均一なことに起因する異なる導電性にとってのみ問題になるのではない。このようなドーピング材料濃度は、シリコン層3に内部応力を生ぜしめ、ひいてはエッチングの後の構造体を湾曲させてしまうことになる。所定のドーピング材料濃度若しくは所定の燐濃度を下回ると、ドーピング材料の大部分が電気的に活性な格子場(elektrisch aktiver Gitterplatz)に導入され、これによって材料内に軽い引っ張り応力が生じる。ドーピング濃度の増大に伴って、燐割合が結晶粒界で増大し、そこで電気的な活性が不可能であり、圧縮応力が生じる。シリコン層3の不均一な濃度のドーピング並びに交互に生じる引っ張り応力及び圧縮応力に基づき、シリコン層3内に機械的な強い応力が生じて、片持ちの構造体が湾曲してしまうことになる。
【0011】
従って本発明では、シリコン層3にインプランテーションプロセス(Implantationsprozess)によってドーピング材料が施される。このようにして形成されたシリコン層3が図2に概略的に図示してあり、図2は図1の後続処理段階を示している。図1から出発して、ドーピング材料のインプランテーション(Implantation)が、半導体技術で使用されているようなインプランター(Implanter)を用いて行われる。図2には、シリコン層3内に位置する層4を概略的に示してあり、該層はシリコン層3内の、最大のドーピング材料量を導入された領域である。図面では、最も高いドーピング材料濃度がシリコン層3の表面にではなく、インプランテーションのエネルギーに関連してシリコン層3の内部にも位置させ得ることを示すものである。実際には、11ミクロンの厚さのシリコン層3においてはインプランテーションプロセスによってドーピング材料原子が層厚さ全体にもたらされる。この場合、最大の濃度は標準的には最小の濃度の10倍である。このようなインプランテーションによって、ウエハーの表面にわたるドーピング材料の分布は極めて均一でかつ再現可能である。さらに、結晶粒界のドーピング材料割合がわずかで、シリコン層3の横断面内の機械的な応力差が減少される。
【0012】
次いで例えば1100℃で30分にわたる熱処理段階で、施されたドーピング材料の活性化(Aktivierung)が行われ、即ち温度の上昇によってシリコン内でのドープ原子の拡散作用が増大されて、ドープ原子が電気的に活性可能な格子場を占め得る。この場合、もちろん異なるドーピング材料濃度のさらなる均一化が行われる。
【0013】
熱処理に際してガス原子、特に酸素が不活性雰囲気でも例えば汚染物としてシリコンサブストレート内に侵入することもある。侵入したこのようなガス原子若しくは酸素原子もシリコン内の機械的な応力に影響を及ぼす。このような影響をできるだけ小さく保つために、図2に表面に窒化シリコン(SI34)から成る層5を示してあり、該層がシリコン層3を熱処理時のガス原子の侵入に対して保護している。これは、シリコン層3内の機械的な応力及び応力の勾配を小さく保つためのさらなる手段(処置)である。
【0014】
次いで別のプロセス段階で窒化シリコン保護層5が除去されて、シリコン層3の構造化(パターニング)が行われる。次いで次の段階で、犠牲層2のエッチングが行われ、この場合、犠牲層2をエッチングするものの、サブストレート1若しくはシリコン層3はエッチングしないエッチング媒体が用いられる。このようにして得られた状態が図3に示してある。明らかなように、上側のシリコン層3から構造体が形成されている。構造体の一部分の下側に犠牲層2の一部分が固定部分として残されているのに対して、構造体の下側でほかの部分6はエッチングによって除去されている。図4には図3の構造体の平面が示してあり、図3は図4の線III−IIIに沿った断面を示すものである。図4から明らかなように、シリコンサブストレート1上に形成された構造体は、固定区分10と運動可能な区分11とを有している。この場合、固定区分10は横の寸法(laterale Abmessungen)を、短く時間制御されたエッチングプロセスでは犠牲層2が固定区分10の下側でエッチングされないように規定されている。構造体の運動可能な区分11は少なくとも一方の横の寸法(eine laterale Abmessung)を、エッチング媒体による極めて短い時間での処理に際して犠牲層2が該区分の下側でエッチングされるように規定されている。従って、シリコン層3の構造化及び続いて犠牲層2のエッチングによって、部分的(固定区分10)にシリコンサブストレート1と結合されてかつ部分的(区分11)にシリコンサブストレート1と結合されていない1つの構造体が形成される。区分11の適当な構成によって、力の作用を受けてシリコンサブストレート1に対して相対的に運動可能な構造体が形成される。
【0015】
図3では、運動可能に形成された構造体は、シリコンサブストレート1上にほぼ犠牲層の間隔を置いて、即ち1乃至2ミクロンの距離を置いて配置されている。このようなマイクロメカニズムの構造体(mikromechanische Struktur)はシリコンサブストレート1に対して平行な1つの方向で数百ミクロンの寸法であるので、機械的なわずかな応力でも運動可能な区分をシリコンサブストレート1に接触させてしまうことになる。従って、マイクロメカニズムの構造体の製造にとってシリコン層3内の機械的な応力を正確にコントロールすることが極めて重要である。このことは、本発明に基づく方法によって可能であり、それというのはシリコン層3内の機械的な応力を正確にコントロールできるからである。ドーピング材料濃度の選択及び、シリコン層3の深いところでのドーピング材料の、インプランテーションによる分布に応じて、意図的な圧縮応力、引っ張り応力若しくはほぼ応力のない状態が達成され得る。この場合に望ましくは、シリコン層3が極めてわずかな応力しか有しておらず、該残留応力がシリコン層3をサブストレート1から離れる方向にたわめるようになっている。
【0016】
インプランテーションは、広いシリコンサブストレート1の面全体にわたって、しかも異なる複数のシリコンサブストレートの使用に際しても再現可能に行われて十分に制御され得るプロセスである。マイクロメカニズムの構造体の大量生産において、構造体が互いに狭い間隔で個別に分離される。
【図面の簡単な説明】
【図1】本発明に基づく製造方法の1つの段階を示す図。
【図2】本発明に基づく製造方法の別の段階を示す図。
【図3】本発明に基づく製造方法のさらに別の段階を示す図。
【図4】図3の段階での製造プロセスの終了の後の構造体の平面図。
【符号の説明】
1 シリコンサブストレート、 2 犠牲層、3 シリコン層、 5 保護層、 10 固定区分、 11 運動可能な区分

Claims (5)

  1. マイクロメカニズムの構成部材を製造するための方法において、次の工程を含んでおり、つまり
    シリコンサブストレート(1)を準備し、
    前記シリコンサブストレート(1)上に1つ若しくは複数の犠牲層(2)を形成し、
    前記犠牲層上に核生成層としての薄いポリシリコン層を形成し、
    前記核生成層上に、該核生成層に比べて厚いポリシリコン層(3)をエピタキシャルプロセスによって形成し、
    エピタキシャルプロセスによって形成された前記ポリシリコン層(3)の内部応力を制御するために、該ポリシリコン層(3)をインプランテーションプロセスによってドーピングすることを特徴とする、マイクロメカニズムの構成部材を製造するための方法。
  2. インプランテーションプロセスによるドーピングの量を、ポリシリコン層(3)内に小さな内部応力及び応力勾配しか生ぜしめないように選ぶ請求項1記載の方法。
  3. インプランテーションプロセスの後に熱処理を行う請求項1又は2記載の方法。
  4. ポリシリコン層(3)に熱処理の前に保護層を施す請求項3記載の方法。
  5. ポリシリコン層(3)の厚さを10ミクロンよりも大きくする請求項1から4のいずれか1項記載の方法。
JP2000216404A 1999-07-16 2000-07-17 マイクロメカニズムの構成部材を製造するための方法 Expired - Lifetime JP5026632B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19933418.8 1999-07-16
DE19933418A DE19933418B4 (de) 1999-07-16 1999-07-16 Verfahren zur Herstellung von mikromechanischen Bauelementen

Publications (3)

Publication Number Publication Date
JP2001054900A JP2001054900A (ja) 2001-02-27
JP2001054900A5 JP2001054900A5 (ja) 2007-06-28
JP5026632B2 true JP5026632B2 (ja) 2012-09-12

Family

ID=7915035

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000216404A Expired - Lifetime JP5026632B2 (ja) 1999-07-16 2000-07-17 マイクロメカニズムの構成部材を製造するための方法

Country Status (3)

Country Link
US (1) US6251699B1 (ja)
JP (1) JP5026632B2 (ja)
DE (1) DE19933418B4 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7172917B2 (en) * 2003-04-17 2007-02-06 Robert Bosch Gmbh Method of making a nanogap for variable capacitive elements, and device having a nanogap
DE102013103495A1 (de) * 2013-04-08 2014-10-09 Institut Für Solarenergieforschung Gmbh Verfahren zum Herstellen eines Siliziumsubstrates für die Solarzellenfertigung

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19730715C1 (de) * 1996-11-12 1998-11-26 Fraunhofer Ges Forschung Verfahren zum Herstellen eines mikromechanischen Relais

Also Published As

Publication number Publication date
US6251699B1 (en) 2001-06-26
DE19933418B4 (de) 2005-09-29
JP2001054900A (ja) 2001-02-27
DE19933418A1 (de) 2001-02-01

Similar Documents

Publication Publication Date Title
JP3989545B2 (ja) 加速度センサの製造法
JP4686544B2 (ja) 基板上で層をエッチングする方法
US5753134A (en) Method for producing a layer with reduced mechanical stresses
US7981715B2 (en) MEMS/NEMS structure comprising a partially monocrystalline anchor and method for manufacturing same
US6619133B1 (en) Semiconductor pressure sensor and its manufacturing method
US20100297781A1 (en) Method for manufacturing mems structures
US20040152228A1 (en) Method for producing micromechanic sensors and sensors produced by said method
JP3451105B2 (ja) シリコン内に埋め込んだボスダイヤフラム構造体を製造する方法、及び、マイクロメカニカルデバイス
JP2004511102A (ja) 2つの固体材料の分子接着界面における結晶欠陥および/または応力場の顕在化プロセス
JP2976929B2 (ja) 半導体装置の製造方法
JP5026632B2 (ja) マイクロメカニズムの構成部材を製造するための方法
US7754617B2 (en) Polysilicon deposition and anneal process enabling thick polysilicon films for MEMS applications
JP4000615B2 (ja) 微小機械の製造方法
JP4535547B2 (ja) 残留応力を伴わない電気機械的超小型構造体を含む集積装置及びその製造方法
KR100855882B1 (ko) 이질접합을 갖는 단결정 나노와이어 어레이 및 그의 제조방법
JP2699359B2 (ja) 半導体基板の製造方法
KR102582992B1 (ko) 다층 mems 부품을 제조하기 위한 방법 및 상응하는 다층 mems 부품
JPH1131825A (ja) 半導体力学量センサの製造方法
JP2005538568A (ja) センサ素子を備えた構成部材の製造方法
JP4476549B2 (ja) 薄膜構造体の製造方法、及び加速度センサの製造方法
US6702637B2 (en) Method of forming a small gap and its application to the fabrication of a lateral FED
US8536027B2 (en) Method for making a semi-conducting substrate located on an insulation layer
JPS5936434B2 (ja) ハンドウタイダイアフラムノセイゾウホウホウ
KR19980025599A (ko) 실리콘 미소 구조체 제조 방법
JPH1137875A (ja) 半導体圧力センサの製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070515

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070515

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100526

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100826

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100831

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100927

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100930

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20101026

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20101029

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101126

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20101228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110602

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110902

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110907

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20111003

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20111006

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20111102

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20111110

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111129

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120523

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120621

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150629

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5026632

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term