JP4535547B2 - 残留応力を伴わない電気機械的超小型構造体を含む集積装置及びその製造方法 - Google Patents
残留応力を伴わない電気機械的超小型構造体を含む集積装置及びその製造方法 Download PDFInfo
- Publication number
- JP4535547B2 JP4535547B2 JP2000031704A JP2000031704A JP4535547B2 JP 4535547 B2 JP4535547 B2 JP 4535547B2 JP 2000031704 A JP2000031704 A JP 2000031704A JP 2000031704 A JP2000031704 A JP 2000031704A JP 4535547 B2 JP4535547 B2 JP 4535547B2
- Authority
- JP
- Japan
- Prior art keywords
- integrated device
- micro structure
- region
- forming
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B3/00—Devices comprising flexible or deformable elements, e.g. comprising elastic tongues or membranes
- B81B3/0064—Constitution or structural means for improving or controlling the physical properties of a device
- B81B3/0067—Mechanical properties
- B81B3/0072—For controlling internal stress or strain in moving or flexible elements, e.g. stress compensating layers
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
- B81C1/00642—Manufacture or treatment of devices or systems in or on a substrate for improving the physical properties of a device
- B81C1/0065—Mechanical properties
- B81C1/00666—Treatments for controlling internal stress or strain in MEMS structures
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
- G01P15/00—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration
- G01P15/02—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses
- G01P15/08—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values
- G01P15/0802—Details
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B2203/00—Basic microelectromechanical structures
- B81B2203/03—Static structures
- B81B2203/0323—Grooves
- B81B2203/033—Trenches
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C2201/00—Manufacture or treatment of microstructural devices or systems
- B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
- B81C2201/0161—Controlling physical properties of the material
- B81C2201/0163—Controlling internal stress of deposited layers
- B81C2201/017—Methods for controlling internal stress of deposited layers not provided for in B81C2201/0164 - B81C2201/0169
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
- G01P15/00—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration
- G01P15/02—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses
- G01P15/08—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values
- G01P2015/0805—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values being provided with a particular type of spring-mass-system for defining the displacement of a seismic mass due to an external acceleration
- G01P2015/0822—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values being provided with a particular type of spring-mass-system for defining the displacement of a seismic mass due to an external acceleration for defining out-of-plane movement of the mass
- G01P2015/0825—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values being provided with a particular type of spring-mass-system for defining the displacement of a seismic mass due to an external acceleration for defining out-of-plane movement of the mass for one single degree of freedom of movement of the mass
- G01P2015/0828—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values being provided with a particular type of spring-mass-system for defining the displacement of a seismic mass due to an external acceleration for defining out-of-plane movement of the mass for one single degree of freedom of movement of the mass the mass being of the paddle type being suspended at one of its longitudinal ends
Landscapes
- Engineering & Computer Science (AREA)
- Mechanical Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Micromachines (AREA)
- Pressure Sensors (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、残留応力（residual stress）を伴わない電気機械的超小型構造体を含む集積装置およびその製造方法に関するものである。
【０００２】
【従来の技術】
すでに知られているように、表面エピタキシャル微細加工技術により、ウエットエッチング製造過程の終了時に除去される犠牲領域上に堆積した層（例えば多結晶シリコン膜）又はこの犠牲領域上に成長させた層（例えばエピタキシャル層）の内側に、超小型構造体（microstructures）を形成することができる。
【０００３】
一般に、微細加工される層（堆積層又は成長層）は高温で形成され、それは動作温度とは全く異なる温度で形成される。さらに、最終装置を形成する種々の領域は、異なる熱膨張係数を有する。その結果、超小型構造体の動作温度において、残留機械的応力が存在する。加えて、特に種々の領域が不均一にドーピングされると、応力も一様でなく（応力勾配をもち）、これらの応力により、超小型構造体にとって好ましくない機械的な変形が生じてしまう。
【０００４】
残留応力及び応力勾配は、図１〜図６を参照して、以下に概略的に説明するように、電気機械的超小型構造体の動作において、種々の問題を生じさせる。
【０００５】
詳細には、図１の断面図に示すように、多結晶シリコンのブリッジ素子２が、単結晶シリコンの基板３上に形成されている。そして、犠牲酸化物層４が、ブリッジ素子２と基板３との間にのび、基板３上で直接支持される。ただし、犠牲酸化物層４は、アンカー部分５がのびる二つの領域においては除かれており、そこではブリッジ素子２が犠牲酸化物層４を通り下方にのびている。
【０００６】
図２は、図１と同じ構造を平面図で示している。
【０００７】
図３及び図４は、残留応力が存在するために、構造１の寸法が縮小した場合（理解をより良くするために誇張して示されている）における、犠牲酸化物層４を除去した後の構造１を示しており、特に、図３においては、熱膨張係数が異なるために、ブリッジ素子２の寸法は基板３の寸法以上に縮小（短縮）され、ブリッジ素子２は引張応力を受けて、より好ましい効果的な形状となる。一方、図４においては、ブリッジ素子２は、基板３より寸法の縮小が少なく、その結果、この状態でブリッジ素子２は、基板３と比較して長くなる傾向があるが、固定アンカー部分５により、圧縮型の応力を受け、坐屈変形する。
【０００８】
引張応力の場合、ブリッジ素子２による機械的共振周波数は、固有値に対して上方にシフトされ（応力のない場合）、一方、圧縮応力がある場合には、ブリッジ素子２の機械的共振周波数は下方にシフトされる。
【０００９】
したがって、平均残留応力は超小型の機械的構造の弾性常数を変更させる働きをし、この変更には再現性がなく、構造を機械的に潰すこともあり得る（特に、図４の場合）。
【００１０】
また、応力勾配は、関係する超小型の機械的構造を変形させると共に、その機械的な特徴を変化させてしまう。一般に、特定の超小型の機械的構造に従って、異なる影響が生じる。図５及び図６には、一様にドーピングされていない多結晶シリコンの突起素子１１を備えた構造１０において、応力勾配により生じた変形例を示している。
【００１１】
図５において、突起素子１１は単結晶シリコン基板１２上に形成されており、この突起素子１１と基板１２との間には、突起素子１１のアンカー部分１４がのびる一つの領域を除いて、犠牲酸化物層１３がのびており、この犠牲酸化物層１３は、基板１２上に直接支持されている。
【００１２】
図６は、犠牲酸化物層１３を除去した後の図５の構造１０を示している。図に示されているように、残留応力勾配の解放により、突起素子１１は屈曲する。特に、突起素子における座標ｚと残留応力とを結び付ける関数をσR（ｚ）とし、バーσRを平均残留応力とし、Γを変形（歪み）の勾配とし、そしてＥをヤング率とすると、次の式が得られる。
【００１３】
【数１】
【００１４】
さらに、突起素子１１の長さをＬとすると、その自由端における曲げは厚さとは無関係であり、その式は以下のとおりである。
【００１５】
【数２】
【００１６】
その結果、正の歪み勾配Γにより突起素子１１は、基板１２から離れる方向（上方）に曲がり、一方、負の歪み勾配により突起素子１１は下方に曲がる。
【００１７】
懸垂質量体の場合には、その動作は正に反対となり、すなわち正の応力勾配は下方への曲げを生じさせ、また負の応力勾配は上方への曲げを生じさせる。これは、例えば対向電極、例えば固定電極（図６における突起素子１１と同様な構造をもつ）及び可動電極（懸垂質量体と同様な動作を行う）を備えたマイクロアクチュエーター又はセンサーの場合には、特に不都合である。この場合、対向電極の逆の動作は対向面を減少させ、その結果駆動能力（マイクロアクチュエーターの場合）又は検出能力（センサーの場合）を減少させる。
【００１８】
【発明が解決しようとする課題】
高温加熱処理が、材料の平均応力及び応力勾配を減少させるのに役立つことは知られている。しかし、特に一様でない応力の場合には、半導体材料のウェハ全体に施された加熱処理は、個々の領域がウェハの残りの部分と一体であることから、局部応力を除去するこができず、自由に変形することができない。さらに、これらの処理は、電子構成素子の種々の導電性領域を形成するのに用いたドーピング量が、不当に変位する可能性があることから、最終的な電子構成素子とはしばしば合致せず、個々のダイスにおいて実施することができない。
【００１９】
従って、本発明の目的は、残留応力を除去し、あるいは少なくとも残留応力を相当に低減させる超小型集積構造体の製造方法を提供することにある。
【００２０】
【課題を解決する手段】
本発明によれば、基板及び作動層を含む半導体材料のウェハを形成する工程と、上記作動層の領域において電気機械的超小型構造体を形成する工程とを有する電気機械的超小型構造体を含む集積装置の製造方法において、電気機械的超小型構造体を形成する上記工程の前に、応力解放溝を形成する工程と、上記作動層の上記領域を包囲する工程と、上記領域を熱処理する工程とが実施されることを特徴とする電気機械的超小型構造体を含む集積装置の製造方法が提供される。
【００２１】
また本発明によれば、基板と上記基板上に重畳した作動層とを有し、上記作動層が集積電子構成素子及び構造画定溝で包囲された電気機械的超小型構造体を備え、上記構造画定溝を包囲する応力解放溝を設けたことを特徴とする集積装置が提供される。
【００２２】
【発明の実施の形態】
本発明の理解を助けるために、本発明を単に限定しない例として、以下、添付図面を参照して好ましい実施の形態について説明する。
【００２３】
図７において、Ｐ型の単結晶シリコンの基板２０には、シリコン酸化物の犠牲領域２１がのびている。上面に対向して、基板２０には図示しない方法でＮ＋型の拡散層が好適に形成され、例えば、形成されるべき懸垂領域をバイアスする埋込接続線が形成される。犠牲領域２１は、例えば、本出願人による欧州特許出願ＥＰ−Ａ−０８２２５７９号公報に開示されているように、例えば、酸化物層を堆積し、かつ、規定することにより、あるいは局部酸化により形成され、また犠牲領域２１は、基板に複数のタブを形成し、そしてこれらのタブにシリコン酸化物を充填することにより、基板２０に埋め込まれる。犠牲領域２１は、懸垂領域の下側に形成されることになる空隙と、同じ厚さである。
【００２４】
続いて、犠牲酸化物領域２１の側部を囲んで、窒化ケイ素の保護領域２２（図８）が形成される。そして、窒化物領域（図示しない）を、さらに基板の他の部分に形成することができる。他の部分とは、例えば、形成すべき超小型構造体の電気絶縁溝または犠牲酸化物領域の不連続部分であり、そこでは、埋込接続線（図示しない）が、導電性領域と電気的に接触しバイアスされる。保護領域２２と他の窒化物領域（図示しない）とは、例えば、窒化物層を堆積したり、窒化物層を適当に形成することにより形成することができる。また、別の方法として、犠牲領域を窒化物マスクを用いて（公知の方法で）局部マスク酸化することにより形成する場合には、これらの領域は、窒化物マスクを選択的に除去することにより形成することができる。
【００２５】
その後、多結晶種層が、電気機械的超小型構造体が形成される領域（例えば、超小型構造体の駆動バイアス回路に属する集積電子構成素子が形成される領域）に堆積され、そして選択的にかかる多結晶種層が前記領域から除去される。こうして、犠牲領域２１及び保護領域２２を覆う多結晶領域２３が得られる（図９）。
【００２６】
その後、エピタキシャル成長が行われ、すなわち、この工程において、欧州特許出願ＥＰ−Ａ−０８２２５７９号公報に詳細に記載されているように、“擬似エピタキシャル”層２５が成長し、この擬似エピタキシャル層２５は、ポリシリコン層２３上の多結晶構造（多結晶部分２６）及びその他の位置の単結晶構造（直接基板２０上に接触して設けられた単結晶部分２７）を備えている。こうして、図１０の構造が得られ、符号２８は、こうして得られたウェハを示している。
【００２７】
必要であれば、ここで、適当なドーピングイオン（例えば、Ｎ型）が、形成されるべき超小型構造体を収容する領域と、集積回路部分において必要とされる（例えば、シンカー領域の製造に必要な）位置に、マスクを介して注入される。
【００２８】
その後、応力解放マスク３０が形成され、このマスクを用いて、擬似エピタキシャル層２５がエッチング処理され、擬似エピタキシャル層２５の厚さ全体に対して閉じた線に沿ってのびる例えば長方形の応力解放溝（stress release trench）３１が形成される（図１１）。応力解放溝３１は、形成すべき超小型構造体を収納するようにされた擬似エピタキシャル層２５の領域の外側、好ましくは多結晶シリコン体３３が形成される多結晶部分２６の内側にのびている。
【００２９】
そして、応力解放マスク３０を除去した後、例えば９００℃〜１０００℃の高温で、アニーリングが実施され、加熱処理と、擬似エピタキシャル層２５の残り部分から多結晶シリコン体３３への機械的分離とにより、多結晶シリコン体３３における固有の応力を解放することができる。この工程において、擬似エピタキシャル層２５に先に注入されていた全てのドーピングイオンは、擬似エピタキシャル層２５の厚さ全体にわたって下方へ拡散される。
【００３０】
その後、応力解放溝３１は、誘電体材料のシールで閉じられ、すなわち、例えば、別の応力を含まないＢＰＳＧ（Boron Phosphorous Silicon Glass）のような軟質材料が堆積されて応力解放溝３１を充填し、環状形のプラグ領域を形成する（図１２）。それにより、多結晶シリコン体３３（今では残留応力のない）が再びウェハ２８の残りの部分と一体となるので、ウェハ２８のその後の加工は簡単となる。
【００３１】
その後、集積構成素子を形成するように意図された工程が、形成されるべきチップの規格に応じて、公知の方法で実施される。例えば、図１３には、バイポーラトランジスタ及びＭＯＳトランジスタ、ダイオード、抵抗、コンデンサ及びメモリーセルが概略的に示されている。この目的で、保護層を、少なくともウェハ２８上の部分であって電子構成素子を収納する部分に堆積した後、形成されるべき超小型構造体が、規定されている。そして、適当なマスクを用い、公知の方法で、形成すべき超小型構造体にしたがい、一以上の溝がプラグ領域３４で範囲の決められた部分の内側に掘られる。例えば、図１３において、画定溝（delimitation trench）３５は、９０°回転した“Ｈ”型を成し、そして同様に回転した“Ｈ”型を成す、例えばセンサーを形成する超小型構造体３６を外部からその範囲を明確に画定している（図面には、いかなる懸垂アームも示されていない）。
【００３２】
最後に、公知の方法で、画定溝３５を通して、又は後部からのエッチングと、基板２０を選択的に除去することにより、犠牲領域２１は除去され、こうして超小型構造体３６が得られる。
【００３３】
実際に、説明に従って、超小型集積構造体は、二重マスキングによって規定され、すなわち第１のマスキングは、超小型集積構造体が形成されることになる領域に存在する残留応力を解放し、そして第２のマスキングは、実際の超小型集積構造体を画定する。
【００３４】
従って、第１のマスキングにより、超小型構造体はウェハ２８の残りの部分から一時的に分離され、それにより、連続した加熱処理において、この領域（多結晶シリコン体３３）は沈降せず、応力のない状態となり、そして、超小型構造体にとって好ましくない変形を伴わずに、その後に続く超小型構造体を規定し解放する操作が行われる。従って、このように形成された超小型集積構造は、要求された幾何学的特徴を備え、その結果、製造上のスクラップは低減される。
【００３５】
応力解放溝はプラグ領域３４で閉じるため、ウェハに対して、標準の方法で連続して予定通りの加工作業を行うことができ、製造の初期工程において、溝についての脆性や臨界性は全て取り除かれる。
【００３６】
図１４〜図１７は、表面の微細加工に適した本方法とは異なる実施の形態を示している。図１４に示すように、初期ウェハ４０（これも例えば基板及び詳細に図示しないエピタキシャル層を備えている）上に、犠牲領域４１が形成され、そして例えば多結晶シリコンから成る表面層４２が堆積される。
【００３７】
その後、図１１及び図１２を参照に説明したのと同様に、表面層４２に応力解放溝４３（図１５）が形成され、アニーリング処理を施して残留応力を取り除き、そして応力解放溝４３にシール材料４４（図１６）を充填する。その後、集積構成素子（図１７には、単に概略的に示している）を形成する通常の製造工程が実施され、こうして超小型機械的構造（突起した素子４７で示されている）を規定することができる。
【００３８】
上記とは別の方法として、アニーリング処理により、形成した構成素子及び導電性領域の物理的及び電気的特性が変化しない場合には、犠牲領域を形成する工程と、表面層を堆積する工程と、熱処理とを、基板４０内及び基板４０上に電子構成素子を形成した後であって超小型構造体を規定する前に、実施することができる。
【００３９】
最後に、上記で説明し図示され方法については、特許請求の範囲で定義する本発明の範囲内で、種々の変更及び変形が可能であることは明らかである。特に、本発明は、特定の層又は特定領域を形成する方法により生じる残留応力を取り除く必要のある、全てのタイプの超小型構造体に応用することができる。
【００４０】
【発明の効果】
本発明によれば、残留応力を除去し、あるいは少なくとも残留応力を相当に低減し得る超小型集積構造体の製造方法を提供することができる。
【図面の簡単な説明】
【図１】第１の公知の超小型集積構造の中間製造工程における半導体材料のウェハの断面図である。
【図２】図１における半導体材料のウェハの断面図の平面図である。
【図３】第１の応力状態における公知の製造プロセスの終了時の図２と同様な平面図である。
【図４】第２の応力状態における公知の製造プロセスの終了時の図２と同様な平面図である。
【図５】第２の公知の超小型集積構造の中間製造工程における半導体材料のウェハの断面図である。
【図６】応力状態の存在における公知の製造方法の終了時の図５と同様な断面図である。
【図７】本発明の第１の実施の形態による一つの製造工程における半導体材料のウェハの断面図である。
【図８】本発明の第１の実施の形態による次の製造工程における半導体材料のウェハの断面図である。
【図９】本発明の第１の実施の形態によるその次の製造工程における半導体材料のウェハの断面図である。
【図１０】本発明の第１の実施の形態によるその次の製造工程における半導体材料のウェハの断面図である。
【図１１】本発明の第１の実施の形態によるその次の製造工程における半導体材料のウェハの断面図である。
【図１２】本発明の第１の実施の形態によるその次の製造工程における半導体材料のウェハの断面図である。
【図１３】図１２におけるウェハの平面図である。
【図１４】本発明の第２の実施の形態による一つの製造工程における半導体材料のウェハの断面図である。
【図１５】本発明の第２の実施の形態による次の製造工程における半導体材料のウェハの断面図である。
【図１６】本発明の第２の実施の形態によるその次の製造工程における半導体材料のウェハの断面図である。
【図１７】本発明の第２の実施の形態によるその次の製造工程における半導体材料のウェハの断面図である。
【符号の説明】
２０ 基板
２１ 犠牲領域
２５ 作動層
２７ 単結晶領域
２８ 半導体材料のウェハ
３１ 応力解放溝
３３ 領域
３４ シール材料
３５ 構造画定溝
３６ 電気機械的超小型構造体
４０ 基板
４２ 作動層
４３ 応力解放溝
４７ 電気機械的超小型構造体
【発明の属する技術分野】
本発明は、残留応力（residual stress）を伴わない電気機械的超小型構造体を含む集積装置およびその製造方法に関するものである。
【０００２】
【従来の技術】
すでに知られているように、表面エピタキシャル微細加工技術により、ウエットエッチング製造過程の終了時に除去される犠牲領域上に堆積した層（例えば多結晶シリコン膜）又はこの犠牲領域上に成長させた層（例えばエピタキシャル層）の内側に、超小型構造体（microstructures）を形成することができる。
【０００３】
一般に、微細加工される層（堆積層又は成長層）は高温で形成され、それは動作温度とは全く異なる温度で形成される。さらに、最終装置を形成する種々の領域は、異なる熱膨張係数を有する。その結果、超小型構造体の動作温度において、残留機械的応力が存在する。加えて、特に種々の領域が不均一にドーピングされると、応力も一様でなく（応力勾配をもち）、これらの応力により、超小型構造体にとって好ましくない機械的な変形が生じてしまう。
【０００４】
残留応力及び応力勾配は、図１〜図６を参照して、以下に概略的に説明するように、電気機械的超小型構造体の動作において、種々の問題を生じさせる。
【０００５】
詳細には、図１の断面図に示すように、多結晶シリコンのブリッジ素子２が、単結晶シリコンの基板３上に形成されている。そして、犠牲酸化物層４が、ブリッジ素子２と基板３との間にのび、基板３上で直接支持される。ただし、犠牲酸化物層４は、アンカー部分５がのびる二つの領域においては除かれており、そこではブリッジ素子２が犠牲酸化物層４を通り下方にのびている。
【０００６】
図２は、図１と同じ構造を平面図で示している。
【０００７】
図３及び図４は、残留応力が存在するために、構造１の寸法が縮小した場合（理解をより良くするために誇張して示されている）における、犠牲酸化物層４を除去した後の構造１を示しており、特に、図３においては、熱膨張係数が異なるために、ブリッジ素子２の寸法は基板３の寸法以上に縮小（短縮）され、ブリッジ素子２は引張応力を受けて、より好ましい効果的な形状となる。一方、図４においては、ブリッジ素子２は、基板３より寸法の縮小が少なく、その結果、この状態でブリッジ素子２は、基板３と比較して長くなる傾向があるが、固定アンカー部分５により、圧縮型の応力を受け、坐屈変形する。
【０００８】
引張応力の場合、ブリッジ素子２による機械的共振周波数は、固有値に対して上方にシフトされ（応力のない場合）、一方、圧縮応力がある場合には、ブリッジ素子２の機械的共振周波数は下方にシフトされる。
【０００９】
したがって、平均残留応力は超小型の機械的構造の弾性常数を変更させる働きをし、この変更には再現性がなく、構造を機械的に潰すこともあり得る（特に、図４の場合）。
【００１０】
また、応力勾配は、関係する超小型の機械的構造を変形させると共に、その機械的な特徴を変化させてしまう。一般に、特定の超小型の機械的構造に従って、異なる影響が生じる。図５及び図６には、一様にドーピングされていない多結晶シリコンの突起素子１１を備えた構造１０において、応力勾配により生じた変形例を示している。
【００１１】
図５において、突起素子１１は単結晶シリコン基板１２上に形成されており、この突起素子１１と基板１２との間には、突起素子１１のアンカー部分１４がのびる一つの領域を除いて、犠牲酸化物層１３がのびており、この犠牲酸化物層１３は、基板１２上に直接支持されている。
【００１２】
図６は、犠牲酸化物層１３を除去した後の図５の構造１０を示している。図に示されているように、残留応力勾配の解放により、突起素子１１は屈曲する。特に、突起素子における座標ｚと残留応力とを結び付ける関数をσR（ｚ）とし、バーσRを平均残留応力とし、Γを変形（歪み）の勾配とし、そしてＥをヤング率とすると、次の式が得られる。
【００１３】
【数１】
さらに、突起素子１１の長さをＬとすると、その自由端における曲げは厚さとは無関係であり、その式は以下のとおりである。
【００１５】
【数２】
その結果、正の歪み勾配Γにより突起素子１１は、基板１２から離れる方向（上方）に曲がり、一方、負の歪み勾配により突起素子１１は下方に曲がる。
【００１７】
懸垂質量体の場合には、その動作は正に反対となり、すなわち正の応力勾配は下方への曲げを生じさせ、また負の応力勾配は上方への曲げを生じさせる。これは、例えば対向電極、例えば固定電極（図６における突起素子１１と同様な構造をもつ）及び可動電極（懸垂質量体と同様な動作を行う）を備えたマイクロアクチュエーター又はセンサーの場合には、特に不都合である。この場合、対向電極の逆の動作は対向面を減少させ、その結果駆動能力（マイクロアクチュエーターの場合）又は検出能力（センサーの場合）を減少させる。
【００１８】
【発明が解決しようとする課題】
高温加熱処理が、材料の平均応力及び応力勾配を減少させるのに役立つことは知られている。しかし、特に一様でない応力の場合には、半導体材料のウェハ全体に施された加熱処理は、個々の領域がウェハの残りの部分と一体であることから、局部応力を除去するこができず、自由に変形することができない。さらに、これらの処理は、電子構成素子の種々の導電性領域を形成するのに用いたドーピング量が、不当に変位する可能性があることから、最終的な電子構成素子とはしばしば合致せず、個々のダイスにおいて実施することができない。
【００１９】
従って、本発明の目的は、残留応力を除去し、あるいは少なくとも残留応力を相当に低減させる超小型集積構造体の製造方法を提供することにある。
【００２０】
【課題を解決する手段】
本発明によれば、基板及び作動層を含む半導体材料のウェハを形成する工程と、上記作動層の領域において電気機械的超小型構造体を形成する工程とを有する電気機械的超小型構造体を含む集積装置の製造方法において、電気機械的超小型構造体を形成する上記工程の前に、応力解放溝を形成する工程と、上記作動層の上記領域を包囲する工程と、上記領域を熱処理する工程とが実施されることを特徴とする電気機械的超小型構造体を含む集積装置の製造方法が提供される。
【００２１】
また本発明によれば、基板と上記基板上に重畳した作動層とを有し、上記作動層が集積電子構成素子及び構造画定溝で包囲された電気機械的超小型構造体を備え、上記構造画定溝を包囲する応力解放溝を設けたことを特徴とする集積装置が提供される。
【００２２】
【発明の実施の形態】
本発明の理解を助けるために、本発明を単に限定しない例として、以下、添付図面を参照して好ましい実施の形態について説明する。
【００２３】
図７において、Ｐ型の単結晶シリコンの基板２０には、シリコン酸化物の犠牲領域２１がのびている。上面に対向して、基板２０には図示しない方法でＮ＋型の拡散層が好適に形成され、例えば、形成されるべき懸垂領域をバイアスする埋込接続線が形成される。犠牲領域２１は、例えば、本出願人による欧州特許出願ＥＰ−Ａ−０８２２５７９号公報に開示されているように、例えば、酸化物層を堆積し、かつ、規定することにより、あるいは局部酸化により形成され、また犠牲領域２１は、基板に複数のタブを形成し、そしてこれらのタブにシリコン酸化物を充填することにより、基板２０に埋め込まれる。犠牲領域２１は、懸垂領域の下側に形成されることになる空隙と、同じ厚さである。
【００２４】
続いて、犠牲酸化物領域２１の側部を囲んで、窒化ケイ素の保護領域２２（図８）が形成される。そして、窒化物領域（図示しない）を、さらに基板の他の部分に形成することができる。他の部分とは、例えば、形成すべき超小型構造体の電気絶縁溝または犠牲酸化物領域の不連続部分であり、そこでは、埋込接続線（図示しない）が、導電性領域と電気的に接触しバイアスされる。保護領域２２と他の窒化物領域（図示しない）とは、例えば、窒化物層を堆積したり、窒化物層を適当に形成することにより形成することができる。また、別の方法として、犠牲領域を窒化物マスクを用いて（公知の方法で）局部マスク酸化することにより形成する場合には、これらの領域は、窒化物マスクを選択的に除去することにより形成することができる。
【００２５】
その後、多結晶種層が、電気機械的超小型構造体が形成される領域（例えば、超小型構造体の駆動バイアス回路に属する集積電子構成素子が形成される領域）に堆積され、そして選択的にかかる多結晶種層が前記領域から除去される。こうして、犠牲領域２１及び保護領域２２を覆う多結晶領域２３が得られる（図９）。
【００２６】
その後、エピタキシャル成長が行われ、すなわち、この工程において、欧州特許出願ＥＰ−Ａ−０８２２５７９号公報に詳細に記載されているように、“擬似エピタキシャル”層２５が成長し、この擬似エピタキシャル層２５は、ポリシリコン層２３上の多結晶構造（多結晶部分２６）及びその他の位置の単結晶構造（直接基板２０上に接触して設けられた単結晶部分２７）を備えている。こうして、図１０の構造が得られ、符号２８は、こうして得られたウェハを示している。
【００２７】
必要であれば、ここで、適当なドーピングイオン（例えば、Ｎ型）が、形成されるべき超小型構造体を収容する領域と、集積回路部分において必要とされる（例えば、シンカー領域の製造に必要な）位置に、マスクを介して注入される。
【００２８】
その後、応力解放マスク３０が形成され、このマスクを用いて、擬似エピタキシャル層２５がエッチング処理され、擬似エピタキシャル層２５の厚さ全体に対して閉じた線に沿ってのびる例えば長方形の応力解放溝（stress release trench）３１が形成される（図１１）。応力解放溝３１は、形成すべき超小型構造体を収納するようにされた擬似エピタキシャル層２５の領域の外側、好ましくは多結晶シリコン体３３が形成される多結晶部分２６の内側にのびている。
【００２９】
そして、応力解放マスク３０を除去した後、例えば９００℃〜１０００℃の高温で、アニーリングが実施され、加熱処理と、擬似エピタキシャル層２５の残り部分から多結晶シリコン体３３への機械的分離とにより、多結晶シリコン体３３における固有の応力を解放することができる。この工程において、擬似エピタキシャル層２５に先に注入されていた全てのドーピングイオンは、擬似エピタキシャル層２５の厚さ全体にわたって下方へ拡散される。
【００３０】
その後、応力解放溝３１は、誘電体材料のシールで閉じられ、すなわち、例えば、別の応力を含まないＢＰＳＧ（Boron Phosphorous Silicon Glass）のような軟質材料が堆積されて応力解放溝３１を充填し、環状形のプラグ領域を形成する（図１２）。それにより、多結晶シリコン体３３（今では残留応力のない）が再びウェハ２８の残りの部分と一体となるので、ウェハ２８のその後の加工は簡単となる。
【００３１】
その後、集積構成素子を形成するように意図された工程が、形成されるべきチップの規格に応じて、公知の方法で実施される。例えば、図１３には、バイポーラトランジスタ及びＭＯＳトランジスタ、ダイオード、抵抗、コンデンサ及びメモリーセルが概略的に示されている。この目的で、保護層を、少なくともウェハ２８上の部分であって電子構成素子を収納する部分に堆積した後、形成されるべき超小型構造体が、規定されている。そして、適当なマスクを用い、公知の方法で、形成すべき超小型構造体にしたがい、一以上の溝がプラグ領域３４で範囲の決められた部分の内側に掘られる。例えば、図１３において、画定溝（delimitation trench）３５は、９０°回転した“Ｈ”型を成し、そして同様に回転した“Ｈ”型を成す、例えばセンサーを形成する超小型構造体３６を外部からその範囲を明確に画定している（図面には、いかなる懸垂アームも示されていない）。
【００３２】
最後に、公知の方法で、画定溝３５を通して、又は後部からのエッチングと、基板２０を選択的に除去することにより、犠牲領域２１は除去され、こうして超小型構造体３６が得られる。
【００３３】
実際に、説明に従って、超小型集積構造体は、二重マスキングによって規定され、すなわち第１のマスキングは、超小型集積構造体が形成されることになる領域に存在する残留応力を解放し、そして第２のマスキングは、実際の超小型集積構造体を画定する。
【００３４】
従って、第１のマスキングにより、超小型構造体はウェハ２８の残りの部分から一時的に分離され、それにより、連続した加熱処理において、この領域（多結晶シリコン体３３）は沈降せず、応力のない状態となり、そして、超小型構造体にとって好ましくない変形を伴わずに、その後に続く超小型構造体を規定し解放する操作が行われる。従って、このように形成された超小型集積構造は、要求された幾何学的特徴を備え、その結果、製造上のスクラップは低減される。
【００３５】
応力解放溝はプラグ領域３４で閉じるため、ウェハに対して、標準の方法で連続して予定通りの加工作業を行うことができ、製造の初期工程において、溝についての脆性や臨界性は全て取り除かれる。
【００３６】
図１４〜図１７は、表面の微細加工に適した本方法とは異なる実施の形態を示している。図１４に示すように、初期ウェハ４０（これも例えば基板及び詳細に図示しないエピタキシャル層を備えている）上に、犠牲領域４１が形成され、そして例えば多結晶シリコンから成る表面層４２が堆積される。
【００３７】
その後、図１１及び図１２を参照に説明したのと同様に、表面層４２に応力解放溝４３（図１５）が形成され、アニーリング処理を施して残留応力を取り除き、そして応力解放溝４３にシール材料４４（図１６）を充填する。その後、集積構成素子（図１７には、単に概略的に示している）を形成する通常の製造工程が実施され、こうして超小型機械的構造（突起した素子４７で示されている）を規定することができる。
【００３８】
上記とは別の方法として、アニーリング処理により、形成した構成素子及び導電性領域の物理的及び電気的特性が変化しない場合には、犠牲領域を形成する工程と、表面層を堆積する工程と、熱処理とを、基板４０内及び基板４０上に電子構成素子を形成した後であって超小型構造体を規定する前に、実施することができる。
【００３９】
最後に、上記で説明し図示され方法については、特許請求の範囲で定義する本発明の範囲内で、種々の変更及び変形が可能であることは明らかである。特に、本発明は、特定の層又は特定領域を形成する方法により生じる残留応力を取り除く必要のある、全てのタイプの超小型構造体に応用することができる。
【００４０】
【発明の効果】
本発明によれば、残留応力を除去し、あるいは少なくとも残留応力を相当に低減し得る超小型集積構造体の製造方法を提供することができる。
【図面の簡単な説明】
【図１】第１の公知の超小型集積構造の中間製造工程における半導体材料のウェハの断面図である。
【図２】図１における半導体材料のウェハの断面図の平面図である。
【図３】第１の応力状態における公知の製造プロセスの終了時の図２と同様な平面図である。
【図４】第２の応力状態における公知の製造プロセスの終了時の図２と同様な平面図である。
【図５】第２の公知の超小型集積構造の中間製造工程における半導体材料のウェハの断面図である。
【図６】応力状態の存在における公知の製造方法の終了時の図５と同様な断面図である。
【図７】本発明の第１の実施の形態による一つの製造工程における半導体材料のウェハの断面図である。
【図８】本発明の第１の実施の形態による次の製造工程における半導体材料のウェハの断面図である。
【図９】本発明の第１の実施の形態によるその次の製造工程における半導体材料のウェハの断面図である。
【図１０】本発明の第１の実施の形態によるその次の製造工程における半導体材料のウェハの断面図である。
【図１１】本発明の第１の実施の形態によるその次の製造工程における半導体材料のウェハの断面図である。
【図１２】本発明の第１の実施の形態によるその次の製造工程における半導体材料のウェハの断面図である。
【図１３】図１２におけるウェハの平面図である。
【図１４】本発明の第２の実施の形態による一つの製造工程における半導体材料のウェハの断面図である。
【図１５】本発明の第２の実施の形態による次の製造工程における半導体材料のウェハの断面図である。
【図１６】本発明の第２の実施の形態によるその次の製造工程における半導体材料のウェハの断面図である。
【図１７】本発明の第２の実施の形態によるその次の製造工程における半導体材料のウェハの断面図である。
【符号の説明】
２０ 基板
２１ 犠牲領域
２５ 作動層
２７ 単結晶領域
２８ 半導体材料のウェハ
３１ 応力解放溝
３３ 領域
３４ シール材料
３５ 構造画定溝
３６ 電気機械的超小型構造体
４０ 基板
４２ 作動層
４３ 応力解放溝
４７ 電気機械的超小型構造体
Claims (14)
- 基板（２０，４０）及び作動層（２５，４２）を含む半導体材料のウェハ（２８）を形成する工程と、前記作動層の領域において電気機械的超小型構造体（３６，４７）を形成する工程とを有する電気機械的超小型構造体を含む集積装置の製造方法において、電気機械的超小型構造体を形成する前記工程の前に、応力解放溝（３１，４３）を形成する工程と、前記作動層（２５，４２）の前記領域（３３）を包囲する工程と、前記領域（３３）を熱処理する工程と、前記熱処理工程の後、前記応力解放溝（３１，４３）にシール材料（３４，４４）を充填する工程が実施されることを特徴とする電気機械的超小型構造体を含む集積装置の製造方法。
- 前記応力解放溝（３１，４３）が前記作動層（２５，４２）の深さに渡ってのびていることを特徴とする請求項１に記載の電気機械的超小型構造体を含む集積装置の製造方法。
- 前記シール材料が誘電体材料であることを特徴とする請求項１又は請求項２に記載の電気機械的超小型構造体を含む集積装置の製造方法。
- 前記シール材料がＢＰＳＧであることを特徴とする請求項１〜３のいずれか一項に記載の電気機械的超小型構造体を含む集積装置の製造方法。
- 前記作動層がエピタキシャル層（２５）であることを特徴とする請求項１〜４のいずれか一項に記載の電気機械的超小型構造体を含む集積装置の製造方法。
- ウェハ（２８）を形成する上記工程が、
前記基板（２０）上に犠牲領域（２１）を形成する工程と、
擬似エピタキシャル層（２５）を成長する工程とを含み、
前記擬似エピタキシャル層が、前記基板上に少なくとも一の単結晶領域（２７）と、前記犠牲領域（２１）上に一の多結晶領域（２６）とを備え、
熱処理工程の後で超小型構造体（３６）を形成する前記工程前に、前記擬似エピタキシャル層（２５）の前記単結晶領域（２７）に電子構成素子を形成する工程が実施され、
また超小型構造体（３６）を形成する前記工程が、前記多結晶領域（２６）の内側に構造画定溝（３５）を掘る工程と、前記犠牲領域（２１）を除去する工程とを含むことを特徴とする請求項５に記載の電気機械的超小型構造体を含む集積装置の製造方法。 - ウェハを形成する前記工程が、前記基板（４０）上に前記作動層（４２）を堆積する工程を含むことを特徴とする請求項１〜４のいずれか一項に記載の電気機械的超小型構造体を含む集積装置の製造方法。
- 前記作動層が、多結晶構造をもつ半導体材料層であることを特徴とする請求項７に記載の電気機械的超小型構造体を含む集積装置の製造方法。
- 基板（２０）と前記基板上に重畳した作動層（２５）とを有し、前記作動層が集積電子構成素子及び構造画定溝（３５）で包囲された電気機械的超小型構造体（３６）を備え、前記構造画定溝（３５）を包囲し、かつシール材料（３４）で充填された応力解放溝（３１）を設けたことを特徴とする集積装置。
- 前記応力解放溝（３１）が前記作動層（２５）の深さに渡ってのびていることを特徴とする請求項９に記載の集積装置。
- 前記作動層がエピタキシャル層（２５）であることを特徴とする請求項９又は請求項１０に記載の集積装置。
- 前記シール材料が誘電体材料であることを特徴とする請求項９〜１１のいずれか一項に記載の集積装置。
- 前記シール材料がＢＰＳＧであることを特徴とする請求項９〜１２のいずれか一項に記載の集積装置。
- 前記応力解放溝（３１）が前記作動層（２５）の厚さ全体に対して閉じた線に沿ってのびていることを特徴とする請求項９〜１３のいずれか一項に記載の集積装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP99830068.5 | 1999-02-09 | ||
| EP99830068A EP1028466B1 (en) | 1999-02-09 | 1999-02-09 | Method for manufacturing integrated devices including electromechanical microstructures, without residual stress |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000233400A JP2000233400A (ja) | 2000-08-29 |
| JP4535547B2 true JP4535547B2 (ja) | 2010-09-01 |
Family
ID=8243271
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000031704A Expired - Lifetime JP4535547B2 (ja) | 1999-02-09 | 2000-02-09 | 残留応力を伴わない電気機械的超小型構造体を含む集積装置及びその製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6331444B1 (ja) |
| EP (1) | EP1028466B1 (ja) |
| JP (1) | JP4535547B2 (ja) |
| DE (1) | DE69932587D1 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6586841B1 (en) * | 2000-02-23 | 2003-07-01 | Onix Microsystems, Inc. | Mechanical landing pad formed on the underside of a MEMS device |
| US7226825B2 (en) * | 2004-09-16 | 2007-06-05 | International Business Machines Corporation | Method of fabricating micro-chips |
| JP4857718B2 (ja) * | 2005-11-09 | 2012-01-18 | ソニー株式会社 | マイクロマシン混載の電子回路装置、およびマイクロマシン混載の電子回路装置の製造方法 |
| JP2007210083A (ja) * | 2006-02-13 | 2007-08-23 | Hitachi Ltd | Ｍｅｍｓ素子及びその製造方法 |
| US8214007B2 (en) | 2006-11-01 | 2012-07-03 | Welch Allyn, Inc. | Body worn physiological sensor device having a disposable electrode module |
| CN103917304B (zh) | 2011-10-28 | 2016-08-17 | 皇家飞利浦有限公司 | 具有应力层的预塌陷电容式微加工换能器单元 |
| US9700222B2 (en) | 2011-12-02 | 2017-07-11 | Lumiradx Uk Ltd | Health-monitor patch |
| US9734304B2 (en) | 2011-12-02 | 2017-08-15 | Lumiradx Uk Ltd | Versatile sensors with data fusion functionality |
| CN110838442B (zh) * | 2018-08-15 | 2023-09-01 | 东莞新科技术研究开发有限公司 | 一种半导体辅助元件的制作方法和半导体辅助元件 |
| CN112735951A (zh) * | 2019-10-28 | 2021-04-30 | 东莞新科技术研究开发有限公司 | 一种半导体虚设元器件的高度控制方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10163168A (ja) * | 1996-07-31 | 1998-06-19 | Sgs Thomson Microelettronica Spa | 半導体材料の集積化マイクロ構造の製造方法及び半導体材料の集積化マイクロ構造 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61185973A (ja) * | 1985-02-13 | 1986-08-19 | Nec Corp | 半導体装置 |
| US5025346A (en) * | 1989-02-17 | 1991-06-18 | Regents Of The University Of California | Laterally driven resonant microstructures |
| US5798283A (en) * | 1995-09-06 | 1998-08-25 | Sandia Corporation | Method for integrating microelectromechanical devices with electronic circuitry |
| JP3372180B2 (ja) * | 1996-04-15 | 2003-01-27 | 松下電工株式会社 | 焦電型赤外線検知素子及び焦電型赤外線センサ |
| DE19730715C1 (de) * | 1996-11-12 | 1998-11-26 | Fraunhofer Ges Forschung | Verfahren zum Herstellen eines mikromechanischen Relais |
| US5872045A (en) * | 1997-07-14 | 1999-02-16 | Industrial Technology Research Institute | Method for making an improved global planarization surface by using a gradient-doped polysilicon trench--fill in shallow trench isolation |
-
1999
- 1999-02-09 DE DE69932587T patent/DE69932587D1/de not_active Expired - Lifetime
- 1999-02-09 EP EP99830068A patent/EP1028466B1/en not_active Expired - Lifetime
-
2000
- 2000-02-08 US US09/499,919 patent/US6331444B1/en not_active Expired - Lifetime
- 2000-02-09 JP JP2000031704A patent/JP4535547B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10163168A (ja) * | 1996-07-31 | 1998-06-19 | Sgs Thomson Microelettronica Spa | 半導体材料の集積化マイクロ構造の製造方法及び半導体材料の集積化マイクロ構造 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6331444B1 (en) | 2001-12-18 |
| DE69932587D1 (de) | 2006-09-14 |
| JP2000233400A (ja) | 2000-08-29 |
| EP1028466A1 (en) | 2000-08-16 |
| EP1028466B1 (en) | 2006-08-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5792675A (en) | Method for manufacturing an accelerometer sensor of crystalline material | |
| US5326726A (en) | Method for fabricating monolithic chip containing integrated circuitry and suspended microstructure | |
| US5427975A (en) | Method of micromachining an integrated sensor on the surface of a silicon wafer | |
| US9145292B2 (en) | Cavity structures for MEMS devices | |
| CN110636422B (zh) | 半导体器件及其形成方法 | |
| TWI487659B (zh) | 微機電系統壓力感測器及其製造方法 | |
| JPH077161A (ja) | マイクロ加工された静電容量形表面差圧センサ | |
| CN105097809B (zh) | 半导体器件中的机械应力去耦合 | |
| CN101081691A (zh) | 用于减小mems器件上的薄膜应力的隔离方案 | |
| KR101654391B1 (ko) | 압전저항기를 갖춘 장치를 형성하는 방법 | |
| JP4535547B2 (ja) | 残留応力を伴わない電気機械的超小型構造体を含む集積装置及びその製造方法 | |
| US8853802B2 (en) | Method of forming a die having an IC region adjacent a MEMS region | |
| US5808331A (en) | Monolithic semiconductor device having a microstructure and a transistor | |
| JP3451105B2 (ja) | シリコン内に埋め込んだボスダイヤフラム構造体を製造する方法、及び、マイクロメカニカルデバイス | |
| US6469330B1 (en) | Process for manufacturing integrated devices comprising microstructures and associated suspended electrical interconnections | |
| KR20170002947A (ko) | 압력 센서 소자 및 그 제조 방법 | |
| EP2815219B1 (en) | Pressure sensor with doped electrode | |
| US10784147B2 (en) | Method for producing a buried cavity structure | |
| US5286341A (en) | Process for producing micro-mechanical structures | |
| JPH1131825A (ja) | 半導体力学量センサの製造方法 | |
| EP1721865A2 (en) | Piezoresistive sensing structure | |
| US6379990B1 (en) | Method of fabricating a micromechanical semiconductor configuration | |
| EP0646246B1 (en) | Method for fabricating monolithic chip containing integrated circuitry and self-supporting microstructure | |
| JP2997962B2 (ja) | 半導体センサ用単結晶半導体基板の製造方法及び半導体センサ | |
| US6251699B1 (en) | Method for fabricating micromechanical components |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070123 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100105 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100316 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100518 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100615 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130625 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4535547 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |