JPH10163168A - 半導体材料の集積化マイクロ構造の製造方法及び半導体材料の集積化マイクロ構造 - Google Patents

半導体材料の集積化マイクロ構造の製造方法及び半導体材料の集積化マイクロ構造

Info

Publication number
JPH10163168A
JPH10163168A JP20670497A JP20670497A JPH10163168A JP H10163168 A JPH10163168 A JP H10163168A JP 20670497 A JP20670497 A JP 20670497A JP 20670497 A JP20670497 A JP 20670497A JP H10163168 A JPH10163168 A JP H10163168A
Authority
JP
Japan
Prior art keywords
region
semiconductor material
layer
substrate
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP20670497A
Other languages
English (en)
Inventor
Mario Foroni
フォローニ マリオ
Paolo Ferrari
フェラーリ パオロ
Benedetto Vigna
ビグナ ベネデット
Flavio Villa
ビーラ フラビオ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SGS THOMSON MICROELECTRONICS
STMicroelectronics SRL
Original Assignee
SGS THOMSON MICROELECTRONICS
SGS Thomson Microelectronics SRL
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SGS THOMSON MICROELECTRONICS, SGS Thomson Microelectronics SRL filed Critical SGS THOMSON MICROELECTRONICS
Publication of JPH10163168A publication Critical patent/JPH10163168A/ja
Pending legal-status Critical Current

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00222—Integrating an electronic processing unit with a micromechanical structure
    • B81C1/00246—Monolithic integration, i.e. micromechanical structure and electronic processing unit are integrated on the same substrate
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01L—MEASURING FORCE, STRESS, TORQUE, WORK, MECHANICAL POWER, MECHANICAL EFFICIENCY, OR FLUID PRESSURE
    • G01L9/00—Measuring steady of quasi-steady pressure of fluid or fluent solid material by electric or magnetic pressure-sensitive elements; Transmitting or indicating the displacement of mechanical pressure-sensitive elements, used to measure the steady or quasi-steady pressure of a fluid or fluent solid material, by electric or magnetic means
    • G01L9/0041—Transmitting or indicating the displacement of flexible diaphragms
    • G01L9/0042—Constructional details associated with semiconductive diaphragm sensors, e.g. etching, or constructional details of non-semiconductive diaphragms
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
    • G01P15/00—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration
    • G01P15/02—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses
    • G01P15/08—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values
    • G01P15/0802—Details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/764—Air gaps
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2203/00—Basic microelectromechanical structures
    • B81B2203/03—Static structures
    • B81B2203/0315—Cavities
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2203/00—Basic microelectromechanical structures
    • B81B2203/03—Static structures
    • B81B2203/0323—Grooves
    • B81B2203/033—Trenches
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0102—Surface micromachining
    • B81C2201/0105—Sacrificial layer
    • B81C2201/0109—Sacrificial layers not provided for in B81C2201/0107 - B81C2201/0108
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/07—Integrating an electronic processing unit with a micromechanical structure
    • B81C2203/0707—Monolithic integration, i.e. the electronic processing unit is formed on or in the same substrate as the micromechanical structure
    • B81C2203/0728—Pre-CMOS, i.e. forming the micromechanical structure before the CMOS circuit
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/07—Integrating an electronic processing unit with a micromechanical structure
    • B81C2203/0707—Monolithic integration, i.e. the electronic processing unit is formed on or in the same substrate as the micromechanical structure
    • B81C2203/075—Monolithic integration, i.e. the electronic processing unit is formed on or in the same substrate as the micromechanical structure the electronic processing unit being integrated into an element of the micromechanical structure

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Pressure Sensors (AREA)
  • Element Separation (AREA)
  • Micromachines (AREA)
  • Weting (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】 【課題】 低コストで、制御電子回路とともにワッチッ
プに集積しうる集積化マイクロ構造を提供する。 【解決手段】 基板１上に犠牲埋め込み領域を形成し、
犠牲埋め込み層の上が多結晶領域でそれ以外が単結晶領
域８１である半導体材料層を生長させ、多結晶領域の一
部を除去して表面から犠牲埋め込み層に達する溝２０を
形成し、溝２０を介して犠牲埋め込み層を除去して空隙
２１を形成する。それによって溝２０に囲まれた多結晶
領域の部分８０′は他の部分から熱的にアイソレートさ
れた懸垂構造を形成する。マイクロエレクトロニクス工
程を使用して単結晶領域８１の上に電子部品１２〜１４
が形成されるので、電子部品がマイクロ構造とともに同
一のチップに集積される。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体材料による
集積化されたマイクロ構造を製造する方法に関する。
【０００２】
【従来の技術】知られているように、マイクロエレクト
ロニクスを代表する製造技術を基礎とするマイクロマシ
ニングはマイクロエレクトロニクスの工程を代表するノ
ウハウと利点を利用してマイクロセンサ、マイクロアク
チュエータ及び特別なマイクロ機構のようなマイクロシ
ステムの製造を提供する。
【０００３】過去において、そのようなマイクロ構造は
好適には単結晶シリコンの優秀な機械的性質を引き出す
ためにシリコンウェーハの両面が加工されるバルクマイ
クロマシニングによって製造されてきた。しかしながら
両面の加工及びウェーハの特別な取扱いの必要性はバル
クマイクロマシニングを通常の集積回路製造技術と相容
れないものにしている。
【０００４】他のマイクロシステム製造技術はエチルジ
アミンピロカテコール（ＥＤＰ）のようなエッチング溶
液を採用し、“フロントバルクマイクロマシニング”技
術として知られている技術を使用してウェーハの表面か
ら固体のシリコンをエッチングして構造が形成され基板
から分離される。８０年代の中傾において、感知要素ま
たはマイクロ機構が多結晶シリコンでつくられ、例えば
酸化または窒化シリコン、多孔性シリコン、アルミニウ
ム、フォトレジスト、ポリイミド等の異なるタイプの犠
牲層を沈着しその後除去することによって懸垂構造を形
成する“表面マイクロマシニング”として知られる技術
が提案された。
【０００５】表面マイクロマシニング技術（並びにバル
クマイクロマシニング及びそれらの特徴）の一般的レビ
ューは例えばAxel M. Stoffel, "Micromachining and A
SICtechnology", Microelectronics Journal, 25 (199
4), p.145-156 に見られる。しかしながら、表面マイク
ロマシニングされた懸垂構造は曲げ剛性が低いのが特徴
であり曲がって下の層に接触して熱的または機械的なア
イソレーションを損う傾向がある。
【０００６】９０年代の初めにおいて、単結晶シリコン
ウェーハに空洞が形成されそのウェーハの上に別の単結
晶シリコンウェーハが接合されそれにセンサが形成され
る“シリコン溶解接合”として知られるマイクロ構造製
造技術が考案された。同様なマイクロ構造製造技術は専
用または非専用のＳＯＩ（Ｓｉｌｉｃｏｎ−ｏｎ−Ｉｎ
ｓｕｌａｔｏｒ）基板を採用している。
【０００７】“ウェーハ溶解”のような他の高度に特殊
な技術は標準的なプレーナマイクロエレクトロニクス技
術と全体的に相容れない専用の工程によりシリコンマイ
クロ構造を形成する。或る意味で、これらの“特別な”
工程は通常他の材料でなされているものを単にシリコン
に移すのみでありセンサ部分を製造するだけのものであ
るから、処理及び制御回路は別のチップ上に形成しなけ
ればならない。
【０００８】さらに他の高度に特殊化された技術は、シ
ンクトロンＸ線リソグラフィー、金属フィルムのガルバ
ニック沈着、及びプラスチックモールドの形成という３
つの処理工程からなるＬＩＧＡ法−a German acronym f
or Lithographic Galvanoformung Abformungである（例
えば、S.M. Sze's, "Semiconductor Sensors", JoharWi
ley & Sons, Inc., Chapter 2. p.75-78 参照) 。
【０００９】
【発明が解決しようとする課題】しかしながら上記の方
法はいずれも、公知の高度に制御可能で難かしくない製
造ステップを使ったマイクロエレクトロニクス技術のそ
れと比べて低コストのセンサの製造を提供するものでな
く、制御電子回路とともにワンチップに集積しうるもの
ではない。
【００１０】本発明の目的は、現在の技術の欠点を克服
すべく設計された半導体材料のマイクロ構造の製造方法
を提供することにする。本発明によれば、単結晶半導体
材料の基板上に絶縁材料の犠牲埋め込み領域を形成し、
該基板上に第１の半導体材料層をエピタキシャル成長さ
せ、該第１の半導体材料層は該犠牲埋め込み領域の上の
多結晶領域とそれ以外の単結晶領域を具備し、該基板及
び該半導体材料層は該犠牲埋め込み領域を包囲し、該多
結晶領域を部分的選択的に除去して該半導体材料層の表
面から該犠牲埋め込み領域へ伸びる溝を形成し、該溝を
介して該犠牲埋め込み領域を除去する各ステップによっ
て特徴付けられる半導体材料の集積化マイクロ構造の製
造方法が提供される。
【００１１】実際に、本発明によれば、埋め込まれた酸
化シリコン領域が出発ウェーハ（基板）上に形成され、
集積回路を集積するためのエピタキシャル層が成長さ
れ、感知要素またはマイクロ機構を形成するための多結
晶シリコン領域が埋め込み領域の上に形成され、電子部
品を形成した後に、埋め込み領域は多結晶シリコン領域
の溝を介してエッチングされて懸垂領域が形成され、そ
れによって静的、運動学的、または動的マイクロ構造が
形成される。
【００１２】添付図を参照して本発明の２つの好適な非
限定の実施例が例として記述される。
【００１３】
【発明の実施の形態】図１を参照すると、本発明に係る
製造方法において、単結晶シリコンウェーハを形成する
基板１上に酸化シリコン層２が例えば熱的成長により形
成され、窒化シリコン層３が酸化物層２上に沈着され、
マイクロ構造が形成されるべき窒化物の部分に光技術及
びエッチングの工程が施され、レジストのマスキング層
を除去した後、窒化物層３に窓４が形成された図１の中
間構造が得られる。
【００１４】次に、窒化物層３でマスクされた酸化シリ
コン層２及び基板１は順次エッチングされて酸化物層２
と基板１の一部が凹部５を形成する図２に示す中間構造
が得られ、凹部５はその後熱的成長による酸化物領域６
（以後、埋め込み酸化物領域とも呼ぶ）で満たされる
（図３）。次に、窒化シリコン層３が除去され、図４に
示すように無定形または多結晶シリコン層７が沈着さ
れ、光技術的及び化学的エッチングの工程により、酸化
物領域６の上の部分を除くポリシリコン層７と基板１を
覆う酸化物層２とが除去されて、酸化物層６の上にエキ
タピシャル層を成長させる次の段階のための種になるシ
リコン層７′が得られる。工程において必要があればド
ーピング種が注入されて（図６の埋め込み層９のよう
な）埋め込み構造が形成され、図５に示すように、エピ
タキシャル層８が成長されて埋め込み酸化物領域６の上
の多結晶構造（多結晶領域８０）と単結晶構造（エピタ
キシャル領域８１）が形成される。
【００１５】次に標準的な集積回路製造工程が実施され
る。特に、図６に示すように、エピタキシャル層８の表
面１１から基板１まで伸びるＰ型接合によるアイソレー
ション領域１０と、Ｎ+ コレクタコンタクト領域１２、
Ｐ型ベース領域１３及びＮ型エミッタ領域１４からなる
ＮＰＮトランジスタとがＮ型エピタキシャル層８の上に
形成される。必要があれば工程において設けられるマイ
クロセンサ、マイクロアクチュエータまたはマイクロメ
カニズムを実現するための拡散領域が集積回路と同時に
形成される。例えば、公知の方法により、ＮＰＮトラン
ジスタのベース領域１３を注入するとき、抗化学性（ｃ
ｈｅｍｏｒｅｓｉｓｔｉｖｅ）気体センサの場合に加熱
要素（図示せず）が形成され、圧力センサの場合に抗圧
電性（ｐｉｅｓｏｒｅｓｉｓｔｉｖｅ）要素（図示せ
ず）が形成される。次に誘電体層１５が沈着され金属コ
ンタクト１６が形成されて図６に示す構成が得られ、図
６中にはＮ+ 型の埋め込み層９も示されている。
【００１６】次に光技術的及び化学的エッチング工程に
より懸垂構造が形成される。まず、埋め込み酸化物領域
６の上の誘電体層１５と多結晶領域８０の一部が除去さ
れて第６図に示されるように誘電体層１５から（それを
含んで）埋め込み酸化物層６まで伸びる溝２０が形成さ
れる。溝２０は、多結晶領域８０と誘電体層１５の内側
部分８０′，１５′を横方向に定め、内側部分８０′，
１５′とそれぞれの外側部分８０″，１５″の間に伸び
る接続支持アーム２２を除いて内側部分８０′，１５′
をそれぞれの外側部分８０″，１５″から分離するよう
に、好ましくは例えば長方形の辺に沿って（図８）また
は円の周囲に沿って閉じた線上に伸びている。溝２０は
有利には埋め込み酸化物領域６の周囲の近傍に伸びてい
る。
【００１７】次に、埋め込み酸化物領域６はフッ化水素
酸を使って除去されてポリシリコンの内側部分８０′の
下に開口または空隙２１が形成され（図７）、これによ
って内側部分８０′は懸垂領域を形成し、そこにおいて
基板から熱的または機械的に孤立した構造（抗化学性気
体センサまたは抗圧電性圧力センサのような静的構
造）、外部信号の検出のための可動構造（流動または運
動センサのような運動学的構造）、または機械的構造
（マイクロモータまたはマイクロアクチュエータのよう
な動的構造）を形成することができる。
【００１８】埋め込み酸化物領域６を除去する前または
その後に、製造すべき構造のタイプに応じて領域または
層が形成される。例えば、溝２０を形成する前に酸化ス
ズフィルム２４がポリシリコンの内側部分８０′と誘電
体の内側部分１５′の上に沈着されて図８の平面図に３
０で示される抗化学性気体センサが形成され、そこにお
いて、破線２５は開口２１の端を示し、誘電体の内側及
び外側部分１５′及び１５″を分離する溝２０が示され
ている。
【００１９】本発明のさらに他の実施例によれば、埋め
込み酸化物領域は先に凹部５を形成することなく局部酸
化で直接的に成長され、こうすれば酸化物層２と基板１
のエッチングは省略される。この変形例によれば、図９
に示されるように、窒化物層３でマスクされた図１の中
間構造は局部的に酸化されて窓４における酸化物領域
６′と窒化物層３の下方の典型的な“くちばし”を形成
し、その後窒化物層３が除去され、図４に示すようにシ
リコン層７が沈着され、図５〜８に示す工程が順に実施
される。
【００２０】図１０−１４に示される第３の実施例によ
れば、埋め込み酸化物領域は酸化物層を沈着し区切るこ
とにより形成される。より特定すれば、酸化シリコン層
６０が基板１の上に例えば熱的成長により形成され（図
１０）、公知の光学的リソグラフ技術により酸化物層６
０が区切られて領域６０′が形成され（図１１）、無定
形または多結晶シリコン層７が沈着され（図１２）、層
７が埋め込み酸化物領域６０′の上の部分を除いてエッ
チングされて除去され（図１３；図にはシリコン層７の
残された部分７′が示されている）、ポリシリコン領域
８０とエピタキシャル領域８１からなるエピタキシャル
層が成長されて図５に相当する図１４の構造が得られ、
次いで、図６及び７を参照して上記に説明した工程が実
施される。
【００２１】
【発明の効果】記述された製造方法の利点は次の様であ
る。特に、懸垂領域８０′がより厚いので沈着フィルム
と較べてより良好な機械的特性を呈し、信号処理の問題
がより少ない。懸垂構造が圧力センサを形成するために
使用されるとき、沈着フィルムを用いて形成された同様
なタイプのものと較べてより感度が高い。エピタキシャ
ル層を使って形成されるので、懸垂構造は高い曲げ剛性
を呈し、それ故に曲がって基板に付着することがなく、
したがって表面マイクロマシニング構造と比べてより良
好な機械的特性を呈する。
【００２２】懸垂構造はチップ上の電気制御部品と集積
化することができ、標準的なアナログ／ディジタル製造
工程と比較して、埋め込み酸化物領域６，６′，６０′
を区切ることと、沈着されたポリシリコン層７を区切る
ことと、溝２０をエッチングすることのための３つのマ
スクの追加だけで形成することができる。記述された方
法はＳＯＩまたはシリコン溶解接合された基板を使用す
る方法と比べて著しく低コストである。
【００２３】最後に、所望の程度の平坦さで構造を形成
することができる。すなわち、図２及び３の実施例は高
度に平坦なチップが要求される場合に使用可能であり、
図９及び図１０〜１４の実施例は平坦さが特に本質的で
ない場合に使用可能である。明らかに、本発明の範囲か
ら逸脱することなくここに記述され図示された方法に変
更を加えることは可能である。特に、エピタキシャル層
８のアイソレーション領域１０は図示されたタイプ以外
のもの、例えば接合に対向する誘電体で良く、同一のチ
ップに集積される電子部品はバイポーラ型でもＭＯＳ型
でも良く、種々の領域の誘電性は示されたもの以外で良
く、構造は記述されたタイプの懸垂領域を採用する任意
のセンサまたは機構のために使用できる。
【図面の簡単な説明】
【図１】本発明に係る製造方法の工程における半導体材
料のウェーハの断面図である。
【図２】本発明に係る製造方法の工程における半導体材
料のウェーハの断面図である。
【図３】本発明に係る製造方法の工程における半導体材
料のウェーハの断面図である。
【図４】本発明に係る製造方法の工程における半導体材
料のウェーハの断面図である。
【図５】本発明に係る製造方法の工程における半導体材
料のウェーハの断面図である。
【図６】本発明に係る方法の工程における図１〜５と同
様な断面図である。
【図７】本発明に係る方法の工程における図１〜５と同
様な断面図である。
【図８】図７のウェーハの一部の平面図である。
【図９】本発明に係る製造方法の第２の実施例の図１〜
７と同様な断面図である。
【図１０】本発明の第３の実施例の図１〜７と同様な断
面図である。
【図１１】本発明の第３の実施例の図１〜７と同様な断
面図である。
【図１２】本発明の第３の実施例の図１〜７と同様な断
面図である。
【図１３】本発明の第３の実施例の図１〜７と同様な断
面図である。
【図１４】本発明の第３の実施例の図１〜７と同様な断
面図である。
【符号の説明】
１…基板 ２…酸化シリコン層 ３…窒化シリコン層 ６…埋め込み酸化物領域 ７…ポリシリコン層 ８…エピタキシャル層 ８０…多結晶領域 ８１…単結晶領域 ９…Ｎ+ 型埋め込み層 １０…アイソレーション領域 １２…Ｎ+ コレクタコンタクト領域 １３…Ｐ型ベース領域 １４…Ｎ型エミッタ領域 １５…誘電体層 １６…金属コンタクト ２０…溝 ２２…接続支持アーム ２４…酸化スズフィルム ３０…抗化学性気体センサ
フロントページの続き (72)発明者 ベネデット ビグナ イタリア国，85100 ポテンザ，ビア ア ンジオ 20 (72)発明者 フラビオ ビーラ イタリア国，20159 ミラノ，ビア ピ. ランベルテンギ 23

Claims (13)

    【特許請求の範囲】
  1. 【請求項１】 単結晶半導体材料の基板（１）上に絶縁
    材料の犠牲埋め込み領域（６，６′，６０′）を形成
    し、 該基板（１）上に第１の半導体材料層（８）をエピタキ
    シャル成長させ、該第１の半導体材料層は該犠牲埋め込
    み領域の上の多結晶領域（８０）とそれ以外の単結晶領
    域（８１）を具備し、該基板及び該半導体材料層は該犠
    牲埋め込み領域（６，６′，６０′）を包囲し、 該多結晶領域（８０）を部分的選択的に除去して該半導
    体材料層の表面から該犠牲埋め込み領域（６，６′，６
    ０′）へ伸びる溝（２０）を形成し、 該溝（２０）を介して該犠牲埋め込み領域（６，６′，
    ６０′）を除去する各ステップによって特徴付けられる
    半導体材料の集積化マイクロ構造の製造方法。
  2. 【請求項２】 犠牲埋め込み領域を形成するステップ
    は、 窓（４）を有する抗酸化性材料のマスク（３）で該基板
    （１）をマスクし、 該窓（４）において該犠牲埋め込み領域（６）を熱的に
    成長させる各ステップを具備することを特徴とする請求
    項１記載の方法。
  3. 【請求項３】 前記基板（１）をマスクするステップ
    は、 該基板（１）上に酸化物層（２）を形成し、 該酸化物層上に窒化物層（３）を沈着し、 該窒化物層を区切って該マスクを形成する各ステップを
    具備することを特徴とする請求項２記載の方法。
  4. 【請求項４】 前記基板（１）をマスクするステップに
    続いて前記窓（４）において前記酸化物層（２）の一部
    を除去し、 該窓（４）において該基板（１）の一部を除去して基板
    に凹部（５）を形成するステップと、 前記熱的に成長させるステップが前記犠牲埋め込み領域
    （６）を成長させて該凹部（５）を実質的に満たすステ
    ップを具備することによって特徴付けられる請求項３記
    載の方法。
  5. 【請求項５】 前記熱的に成長させるステップは前記窓
    （４）において前記基板（１）を局所的に酸化する
    （６′）ステップを具備することを特徴とする請求項２
    または３記載の方法。
  6. 【請求項６】 犠牲埋め込み領域を形成する前記ステッ
    プは、 基板（１）上に酸化物層（６０）を成長させ、 前記酸化物層（６０）をリソグラフ的に区切る（６
    ０′）ステップを具備することを特徴とする請求項１記
    載の方法。
  7. 【請求項７】 第１の半導体材料層（８）を成長させる
    前記ステップの前に、 前記基板（１）上に、前記犠牲埋め込み領域（６，
    ６′，６０′）を覆う第２の半導体材料層（７）を沈着
    し、 該第２の半導体材料層（７）を選択的に除去して前記犠
    牲埋め込み領域（６，６′，６０′）の上に種領域
    （７′）を形成するステップを具備することを特徴とす
    る請求項１〜６のいずれか１項記載の方法。
  8. 【請求項８】 前記第２の半導体材料層（７）は無定形
    シリコンであることを特徴とする請求項７記載の方法。
  9. 【請求項９】 前記第２の半導体材料層（７）は多結晶
    シリコンであることを特徴とする請求項７記載の方法。
  10. 【請求項１０】 前記多結晶領域の部分を選択的に除去
    するステップの前に、 前記第１の半導体材料層に集積化電子部品を形成する対
    向する伝導性の領域を形成し、 該第１の半導体材料層（８）の上に誘電体層（１５）を
    形成し、 導電性材料による電気的コンタクト領域（１６）を形成
    するステップを具備することを特徴とする請求項１〜９
    のいずれか１項記載の方法。
  11. 【請求項１１】 電気的コンタクト領域（１６）を形成
    するステップに続いて静的、運動学的または動的なマイ
    クロ構造（３０）の専用領域（２４）を形成するステッ
    プを具備することを特徴とする請求項１０記載の方法。
  12. 【請求項１２】 多結晶半導体材料の基板（１）と該基
    板上で該基板に接触する半導体材料層（８）を具備する
    半導体材料の集積化マイクロ構造であって、該半導体材
    料層は、該犠牲埋め込み領域の上の多結晶領域８０とそ
    れ以外の単結晶領域とを具備し、前記マイクロ構造は、
    前記基板（１）の対向し相互に離れた部分と該多結晶領
    域（８０）との間に位置する開口（２１）と該半導体材
    料層（８）の外表面（１１）と該開口（２１）との間に
    伸びる溝（２０）とを具備し、該多結晶領域は集積化マ
    イクロセンサ及びマイクロ機構（３０）を支持する懸垂
    構造を該開口上で形成することを特徴とする半導体材料
    の集積化マイクロ構造。
  13. 【請求項１３】 前記溝（２０）は、前記多結晶領域の
    内側部分（８０′）と該内側部分（８０′）を離れて包
    囲する該半導体材料層（８）の外側部分（８０″）の間
    に伸びる接続及び支持部分（２２）を除いて該多結晶領
    域（８０）の該内側部分（８０′）を外側から定める実
    質的に閉じた線に沿って伸びることを特徴とする請求項
    １２記載のマイクロ構造。
JP20670497A 1996-07-31 1997-07-31 半導体材料の集積化マイクロ構造の製造方法及び半導体材料の集積化マイクロ構造 Pending JPH10163168A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP96830437A EP0822579B1 (en) 1996-07-31 1996-07-31 Intergrated microstructures and a method of fabricating thereof
IT96830437:8 1996-07-31

Publications (1)

Publication Number Publication Date
JPH10163168A true JPH10163168A (ja) 1998-06-19

Family

ID=8225988

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20670497A Pending JPH10163168A (ja) 1996-07-31 1997-07-31 半導体材料の集積化マイクロ構造の製造方法及び半導体材料の集積化マイクロ構造

Country Status (4)

Country Link
EP (1) EP0822579B1 (ja)
JP (1) JPH10163168A (ja)
CN (1) CN1103115C (ja)
DE (1) DE69632950T2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001009799A (ja) * 1999-03-22 2001-01-16 Stmicroelectronics Srl 埋込接続を備えた微小集積構造、特に、ハードディスクドライブユニット用の集積マイクロアクチュエータを製造する方法
JP2003530233A (ja) * 2000-04-11 2003-10-14 ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング マイクロメカニカル構成素子及び相応する製造法
JP2007134453A (ja) * 2005-11-09 2007-05-31 Sony Corp マイクロマシン混載の電子回路装置、およびマイクロマシン混載の電子回路装置の製造方法
JP2010511524A (ja) * 2006-12-07 2010-04-15 韓國電子通信研究院 Ｍｅｍｓパッケージ及びその方法
JP4535547B2 (ja) * 1999-02-09 2010-09-01 エスティーマイクロエレクトロニクス エス．アール．エル． 残留応力を伴わない電気機械的超小型構造体を含む集積装置及びその製造方法

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69702745T2 (de) * 1997-03-04 2000-12-07 St Microelectronics Srl Methode zur Herstellung von mikromechanischen Drucksensoren
DE69817518D1 (de) 1997-07-10 2003-10-02 St Microelectronics Srl Verfahren zur Herstellung einer integrieten Schaltungsstruktur durch Entfernung einer Opferschicht
US6395618B2 (en) * 1998-07-10 2002-05-28 Stmicroelectronics S.R.L. Method for manufacturing integrated structures including removing a sacrificial region
US6448604B1 (en) * 2000-09-12 2002-09-10 Robert Bosch Gmbh Integrated adjustable capacitor
US7129640B2 (en) * 2003-06-03 2006-10-31 Avago Technologies Fiber Ip (Singapore) Pte. Ltd. Integrated circuit device for driving a laser diode with reduced heat transfer and method for fabricating the device
US20110165719A1 (en) * 2008-03-13 2011-07-07 Florian Solzbacher Methods of forming an embedded cavity for sensors
WO2009114825A2 (en) * 2008-03-13 2009-09-17 University Of Utah Research Foundation Permeable diaphragm piezoresistive based sensors
DE102008001738A1 (de) * 2008-05-14 2009-11-26 Robert Bosch Gmbh Verfahren zur Herstellung von Chips
US8448494B2 (en) 2008-12-30 2013-05-28 Stmicroelectronics S.R.L. Integrated electronic microbalance plus chemical sensor
JP5333182B2 (ja) * 2009-12-03 2013-11-06 富士通株式会社 電子デバイス
EP2523896B1 (de) * 2010-01-11 2014-06-11 ELMOS Semiconductor AG Mikroelektromechanisches halbleiterbauelement und verfahren zu seiner herstellung
US8499613B2 (en) 2010-01-29 2013-08-06 Stmicroelectronics S.R.L. Integrated chemical sensor for detecting odorous matters
US9180451B2 (en) 2010-06-28 2015-11-10 Stmicroelectronics S.R.L. Fluidic cartridge for detecting chemicals in samples, in particular for performing biochemical analyses
US20120167392A1 (en) 2010-12-30 2012-07-05 Stmicroelectronics Pte. Ltd. Razor with chemical and biological sensor
US9019688B2 (en) 2011-12-02 2015-04-28 Stmicroelectronics Pte Ltd. Capacitance trimming with an integrated heater
US9027400B2 (en) 2011-12-02 2015-05-12 Stmicroelectronics Pte Ltd. Tunable humidity sensor with integrated heater
EP2815219B1 (en) * 2012-02-15 2021-04-07 Robert Bosch GmbH Pressure sensor with doped electrode
CN104752312A (zh) * 2013-12-27 2015-07-01 中芯国际集成电路制造(上海)有限公司 一种局部绝缘体上硅中埋层槽的制备方法
US10756507B2 (en) * 2017-01-23 2020-08-25 Sumitomo Electric Industries, Ltd. Process of forming epitaxial substrate and semiconductor optical device
CN116199183B (zh) * 2023-04-28 2023-07-14 润芯感知科技(南昌)有限公司 一种半导体器件及其制造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4744863A (en) * 1985-04-26 1988-05-17 Wisconsin Alumni Research Foundation Sealed cavity semiconductor pressure transducers and method of producing the same
US5095401A (en) * 1989-01-13 1992-03-10 Kopin Corporation SOI diaphragm sensor
DE4012071A1 (de) * 1990-04-14 1991-10-17 Bosch Gmbh Robert Verfahren zur herstellung mikromechanischer strukturen
EP0606220B1 (en) * 1991-06-12 1997-03-26 Harris Corporation Method of manufacturing a semiconductor accelerometer
US5364742A (en) * 1992-09-21 1994-11-15 International Business Machines Corporation Micro-miniature structures and method of fabrication thereof
US5369544A (en) * 1993-04-05 1994-11-29 Ford Motor Company Silicon-on-insulator capacitive surface micromachined absolute pressure sensor
US5427975A (en) * 1993-05-10 1995-06-27 Delco Electronics Corporation Method of micromachining an integrated sensor on the surface of a silicon wafer
DE4341271B4 (de) * 1993-12-03 2005-11-03 Robert Bosch Gmbh Beschleunigungssensor aus kristallinem Material und Verfahren zur Herstellung dieses Beschleunigungssensors

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4535547B2 (ja) * 1999-02-09 2010-09-01 エスティーマイクロエレクトロニクス エス．アール．エル． 残留応力を伴わない電気機械的超小型構造体を含む集積装置及びその製造方法
JP2001009799A (ja) * 1999-03-22 2001-01-16 Stmicroelectronics Srl 埋込接続を備えた微小集積構造、特に、ハードディスクドライブユニット用の集積マイクロアクチュエータを製造する方法
JP4542226B2 (ja) * 1999-03-22 2010-09-08 エスティーマイクロエレクトロニクス エス．アール．エル． 埋込接続を備えた微小集積構造、特に、ハードディスクドライブユニット用の集積マイクロアクチュエータを製造する方法
JP2003530233A (ja) * 2000-04-11 2003-10-14 ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング マイクロメカニカル構成素子及び相応する製造法
JP2007134453A (ja) * 2005-11-09 2007-05-31 Sony Corp マイクロマシン混載の電子回路装置、およびマイクロマシン混載の電子回路装置の製造方法
JP2010511524A (ja) * 2006-12-07 2010-04-15 韓國電子通信研究院 Ｍｅｍｓパッケージ及びその方法

Also Published As

Publication number Publication date
CN1103115C (zh) 2003-03-12
DE69632950T2 (de) 2005-08-25
EP0822579A1 (en) 1998-02-04
DE69632950D1 (de) 2004-08-26
EP0822579B1 (en) 2004-07-21
CN1190788A (zh) 1998-08-19

Similar Documents

Publication Publication Date Title
JPH10163168A (ja) 半導体材料の集積化マイクロ構造の製造方法及び半導体材料の集積化マイクロ構造
US6472244B1 (en) Manufacturing method and integrated microstructures of semiconductor material and integrated piezoresistive pressure sensor having a diaphragm of polycrystalline semiconductor material
US5490034A (en) SOI actuators and microsensors
US6739189B2 (en) Micro structure for vertical displacement detection and fabricating method thereof
JP2582229B2 (ja) シリコンダイアグラムおよびシリコン圧力センサーの製造方法
JPH0897439A (ja) ワン・チップ集積センサ
EP0822578A1 (en) Method of fabricating integrated semiconductor devices comprising a chemoresistive gas microsensor
JPH09501231A (ja) 静電力平衡型シリコン加速度計
WO1993018382A1 (en) Soi actuators and microsensors
JPH10135487A (ja) 集積圧電抵抗圧力センサ及びその製造方法
US20020094435A1 (en) Micromechanical component, in particular a sensor element, having a stabilized membrane and a method of producing such a component
JP3616659B2 (ja) マイクロメカニックセンサおよびその製造方法
JP2000024964A (ja) 半導体材料集積形マイクロアクチュエ―タを製造する方法、および半導体材料集積形マイクロアクチュエ―タ
US7205173B2 (en) Method of fabricating micro-electromechanical systems
JP2007258680A (ja) Ｍｅｍｓデバイスにおける薄膜応力を低減するための絶縁スキーム
JPH11183518A (ja) 加速度計およびジャイロを備えたセンサを製造する方法、並びにその方法で製造したセンサ
US6344417B1 (en) Method for micro-mechanical structures
EP0895276A1 (en) Process for manufacturing integrated microstructures of single-crystal semiconductor material
JPH11142270A (ja) 多結晶性半導体材料のダイアフラムを有する集積ピエゾ抵抗性圧力センサおよびその製造方法
US20090114901A1 (en) Room Temperature Carbon Nanotubes Integrated on CMOS
US6593209B2 (en) Closing of micropipes in silicon carbide (SiC) using oxidized polysilicon techniques
JP5486360B2 (ja) 共組み込み型ｍｅｍｓセンサおよびその方法
JP2001116637A (ja) 半導体圧力センサ
JP3478896B2 (ja) 加速度センサ及びその製造方法
WO1998011602A1 (en) Method for producing integrated cmos circuits or transducers containing cmos circuits