DE69632950T2 - Integrierte Mikrostrukturen aus Halbleitermaterial und ein Verfahren zu deren Herstellung - Google Patents

Integrierte Mikrostrukturen aus Halbleitermaterial und ein Verfahren zu deren Herstellung Download PDF

Info

Publication number
DE69632950T2
DE69632950T2 DE1996632950 DE69632950T DE69632950T2 DE 69632950 T2 DE69632950 T2 DE 69632950T2 DE 1996632950 DE1996632950 DE 1996632950 DE 69632950 T DE69632950 T DE 69632950T DE 69632950 T2 DE69632950 T2 DE 69632950T2
Authority
DE
Germany
Prior art keywords
semiconductor material
substrate
layer
material layer
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE1996632950
Other languages
English (en)
Other versions
DE69632950D1 (de
Inventor
Mario Foroni
Paolo Ferrari
Benedetto Vigna
Flavio Villa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SRL
Original Assignee
STMicroelectronics SRL
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics SRL filed Critical STMicroelectronics SRL
Application granted granted Critical
Publication of DE69632950D1 publication Critical patent/DE69632950D1/de
Publication of DE69632950T2 publication Critical patent/DE69632950T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00222—Integrating an electronic processing unit with a micromechanical structure
    • B81C1/00246—Monolithic integration, i.e. micromechanical structure and electronic processing unit are integrated on the same substrate
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01L—MEASURING FORCE, STRESS, TORQUE, WORK, MECHANICAL POWER, MECHANICAL EFFICIENCY, OR FLUID PRESSURE
    • G01L9/00—Measuring steady of quasi-steady pressure of fluid or fluent solid material by electric or magnetic pressure-sensitive elements; Transmitting or indicating the displacement of mechanical pressure-sensitive elements, used to measure the steady or quasi-steady pressure of a fluid or fluent solid material, by electric or magnetic means
    • G01L9/0041—Transmitting or indicating the displacement of flexible diaphragms
    • G01L9/0042—Constructional details associated with semiconductive diaphragm sensors, e.g. etching, or constructional details of non-semiconductive diaphragms
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
    • G01P15/00—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration
    • G01P15/02—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses
    • G01P15/08—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values
    • G01P15/0802—Details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/764—Air gaps
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2203/00—Basic microelectromechanical structures
    • B81B2203/03—Static structures
    • B81B2203/0315—Cavities
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2203/00—Basic microelectromechanical structures
    • B81B2203/03—Static structures
    • B81B2203/0323—Grooves
    • B81B2203/033—Trenches
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0102—Surface micromachining
    • B81C2201/0105—Sacrificial layer
    • B81C2201/0109—Sacrificial layers not provided for in B81C2201/0107 - B81C2201/0108
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/07—Integrating an electronic processing unit with a micromechanical structure
    • B81C2203/0707—Monolithic integration, i.e. the electronic processing unit is formed on or in the same substrate as the micromechanical structure
    • B81C2203/0728—Pre-CMOS, i.e. forming the micromechanical structure before the CMOS circuit
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/07—Integrating an electronic processing unit with a micromechanical structure
    • B81C2203/0707—Monolithic integration, i.e. the electronic processing unit is formed on or in the same substrate as the micromechanical structure
    • B81C2203/075—Monolithic integration, i.e. the electronic processing unit is formed on or in the same substrate as the micromechanical structure the electronic processing unit being integrated into an element of the micromechanical structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Pressure Sensors (AREA)
  • Element Separation (AREA)
  • Weting (AREA)
  • Micromachines (AREA)
  • Recrystallisation Techniques (AREA)

Description

  • Die vorliegende Erfindung betrifft ein Verfahren zum Herstellen von integrierten Mikrostrukturen aus einem Halbleiterwerkstoff.
  • Wie bekannt ist, sorgt die Mikromaterialbearbeitung, welche auf den für die Mikroelektronik üblichen Herstellungsverfahren basiert, für die Herstellung von Mikrosystemen, wie z. B. Mikrosensoren, Mikroaktuatoren und speziellen Mikromechanismen, welche das Know-how und die Vorteile üblicher Verfahren der Mikroelektronik verwenden.
  • In der Vergangenheit wurden solche Mikrostrukturen vorzugsweise durch die Massenmikromaterialbearbeitung hergestellt, wodurch ein Siliziumwafer auf beiden Seiten bearbeitet wird, um die ausgezeichneten mechanischen Eigenschaften des monokristallinen Siliziums auszunutzen. Die Vorder- und Rückseitenbearbeitung und die Notwendigkeit einer bestimmten Handhabung der Wafer machen die Mikromaterialbearbeitung mit der derzeitigen Herstellungstechnologie für integrierte Schaltungen unvereinbar.
  • Ein anderes Herstellungsverfahren für Mikrosysteme verwendet Ätzlösungen, wie z. B. Ethyldiaminabrenzkatechin (EDP), und die Struktur wird gebildet und durch das Ätzen des massiven Siliziums von der Vorderseite des Wafers unter Verwendung des sogenannten Verfahrens der „Vorderseiten-Mikromaterialbearbeitung im großen Umfang" vom Substrat getrennt.
  • Mitte der Achtziger wurde die sogenannte „Oberflächenmikrobearbeitung" vorgeschlagen, durch welche das empfindliche Element oder der empfindliche Mikromechanismus aus polykristallinem Silizium gebildet wird und welche für das Bilden von Schwebestrukturen durch das Aufdampfen und anschließende Entfernen von Opferschichten verschiedener Arten sorgt, beispielsweise Siliziumoxid oder Siliziumnitrid, poröses Silizium, Aluminium, Fotolack, Polyimid, etc. Ein Beispiel dieses Verfahrens wird in US-A-4 744 863 beschrieben.
  • Ein allgemeiner Überblick über die Technik der Oberflächenmikrobearbeitung (sowie die Massenmikromaterialbearbeitung und die jeweiligen Kennzeichen) ist beispielsweise im Artikel mit dem Titel "Michromachining and ASIC technology" von Axel M. Stoffel, im Microelectronics Journal, 25 (1994), S. 145–156 zu finden.
  • Schwebestrukturen, welche der Oberflächenmikrobearbeitung unterzogen wurden, sind durch eine schlechte Biegesteifigkeit und eine Neigung auf der darunter liegenden Schicht zusammenzufallen gekennzeichnet und beeinträchtigen folglich die thermische oder mechanische Isolierung.
  • Anfang der Neunziger wurde ein weiteres Herstellungsverfahren für Mikrostrukturen ausgearbeitet, welche als „Siliziumschmelzverbindung" bekannt ist, wodurch ein Hohlraum in einem monokristallinen Siliziumwafer gebildet wird, auf welchem ein weiterer monokristalliner Siliziumwafer gebunden wird, in welchem der Sensor gebildet ist.
  • Eine ähnliches Verfahren zum Herstellen einer Mikrostruktur setzt dedizierte und nicht dedizierte SOI-Substrate (Silicon-on-Insulator) ein. Ein Beispiel dieses Verfahrens ist in US-A-5.369 544 beschrieben, auf welche sich die Oberbegriffe der Ansprüche 1 und 12 beziehen.
  • Andere hochspezialisierten Verfahren, wie z. B. das „Lösen des Wafers", sorgen mittels dedizierter Verfahren, welche absolut nicht mit der üblichen Planartechnik der Mikroelektronik vereinbar sind, für das Bilden von Mikrostrukturen aus Silizium. Gewissermaßen bestehen diese „ad hoc" Verfahren einfach aus dem Übertragen auf das Silizium, was derzeit unter Verwendung anderer Materialien durchgeführt wird, und sorgen nur für das Herstellen des empfindlichen Abschnitts, damit die Bearbeitung und Steuerschaltung auf einem separaten Chip gebildet werden müssen.
  • Noch ein anderes hochspezialisiertes Verfahren ist das LIGA-Verfahren – ein deutsches Akronym für Lithografie, Galvanoformung und Abformung – welches drei Bearbeitungsschritte aufweist: Synchrotron-Röntgentiefenlithografie; galvanisches Aufdampfen von Metallfilmen; und Kunststoffabformung (siehe beispielsweise „Semiconductor Sensors" von S. M. Sze, John Wiley & Sons, Inc., Kapitel 2, S. 75–78).
  • Jedoch sorgt keines der oben erwähnten Verfahren für das Herstellen kostengünstiger Sensoren, welche mit denen der Technik der Mikroelektronik vergleichbar sind, welche bekannte, gut steuerbare Herstellungsschritte verwenden, welche nicht kritisch sind und mit der Steuerelektronik in einem Chip integriert sein kann.
  • Es ist eine Aufgabe der vorliegenden Erfindung ein Verfahren zum Herstellen von Mikrostrukturen aus einem Halbleiterwerkstoff zu schaffen, welches konstruiert ist, um die üblicherweise mit der derzeitigen Technik assoziierten Nachteile zu überwinden.
  • Nach der vorliegenden Erfindung sind eine integrierte Mikrostruktur und ein Verfahren zum Herstellen von integrierten Mikrostrukturen aus einem Halbleiterwerkstoff geschaffen, wie in Anspruch 1 bzw. 12 beansprucht.
  • In der Praxis wird nach der vorliegenden Erfindung ein vergrabener Siliziumoxidbereich auf dem Ausgangswafer (Substrat) gebildet; die Epitaxialschicht zum Integrieren der integrierten Schaltung aufgewachsen; ein polykristalliner Siliziumbereich zum Bilden des empfindlichen Elements oder Mikromechanismus über dem vergrabenen Bereich gebildet; und der vergrabene Bereich nach dem Bilden der elektronischen Bauteile über Gräben im polykristallinen Siliziumbereich geätzt, um einen Schwebebereich zu bilden, um durch denselben statische, kinematische oder dynamische Mikrostrukturen zu bilden.
  • Zwei bevorzugte, nicht einschränkende Ausführungsformen der vorliegenden Erfindung werden anhand eines Beispiels in Bezug auf die beiliegenden Zeichnungen beschrieben werden, in welchen:
  • die 1–5 Querschnitte eines Wafers aus einem Halbleiterwerkstoff bei aufeinander folgenden Schritten im Herstellungsverfahren nach der vorliegenden Erfindung zeigen;
  • die 6 und 7 Querschnitte im kleineren Maßstab als in den 1–5 bei aufeinander folgenden Schritten im Verfahren nach der vorliegenden Erfindung zeigen;
  • 8 eine Draufsicht eines Abschnitts des in 7 gezeigten Wafers zeigt;
  • 9 einen Abschnitt, wie in den 1–7, einer zweiten Ausführungsform des Herstellungsverfahrens nach der vorliegenden Erfindung zeigt;
  • die 10–14 Abschnitte, wie in den 1–7, einer dritten Ausführungsform der vorliegenden Erfindung zeigen.
  • In Bezug auf 1 wird im Herstellungsverfahren nach der vorliegenden Erfindung eine Siliziumoxidschicht 2 auf einem Substrat 1 gebildet, beispielsweise thermisch aufgewachsen, welches einen monokristallinen Siliziumwafer bildet; eine Siliziumnitridschicht 3 über der Oxidschicht 2 aufgedampft; ein fototechnischer und ätzender Schritt auf dem Nitridabschnitt durchgeführt, in welchem die Mikrostruktur zu bilden ist; nach dem Entfernen der Maskierungsschicht des Resists die Zwischenstruktur in 1 erhalten, in welcher die Nitridschicht 3 ein Fenster 4 darstellt.
  • An dieser Stelle werden eine Siliziumoxidschicht 2 und ein durch eine Nitridschicht 3 maskiertes Substrat 1 nacheinander geätzt, um die in 2 gezeigte Zwischenstruktur zu erhalten, in welcher die Oxidschicht 2 und ein Teil des Substrats 1 eine Aussparung 5 darstellen, welche anschließend (3) mit einem thermisch aufgewachsenen Oxidbereich 6 (hiernach auch als vergrabener Oxidbereich bezeichnet) aufgefüllt wird.
  • An dieser Stelle wird die Siliziumnitridschicht 3 entfernt; eine amorphe oder polykristalline Siliziumschicht 7 aufgedampft, wie in 4 gezeigt; und mittels eines fototechnischen und chemischen Ätzschritts werden mit Ausnahme des Abschnitts über dem Oxidbereich 6 die Polysiliziumschicht 7 und die Oxidschicht 2 über dem Substrat 1 entfernt, um über dem Oxidbereich 6 einen Siliziumbereich 7' zu erhalten, welcher den Keim für den nächsten Schritt des Aufwachsens der Epitaxialschicht darstellt. Falls im Verfahren verlangt, werden Dotierungsarten implantiert, um vergrabene Strukturen zu bilden (wie beispielsweise die vergrabene Schicht 9 in 6); und eine Epitaxialschicht 8 wird aufgewachsen, welche eine polykristalline Struktur (Polysilizium-Bereich 80) über dem vergrabenen Oxidbereich 6 und an einer anderen Stelle eine monokristalline Struktur (Epitaxialbereich 81) darstellt, wie in 5 gezeigt.
  • Darauf folgen übliche Schritte zur Herstellung integrierter Schaltungen. Genauer werden, wie in 6 gezeigt, die Isolierbereiche 10 des p-leitenden Übergangs, welche von der Oberfläche 11 der Epitaxialschicht 8 zum Substrat 1 verlaufen, und ein npn-Transistor, welcher einen Kontaktbereich 12 eines n+-leitenden Kollektors darstellt, ein p-leitender Basisbereich 13 und ein n-leitender Emitterbereich 14 in der n-leitenden Epitaxialschicht 8 gebildet. Falls erfordert, können die diffundierten Bereiche zum Implementieren der Mikrosensoren, Mikroaktuatoren oder Mikromechanismen, welche im Verfahren geschaffen wurden, gleichzeitig mit der integrierten Schaltung gebildet werden. Beispielsweise kann auf bekannte Weise beim Implantieren des Basisbereiches 13 des npn-Transistors ein Heizelement (nicht gezeigt) im Falle eines chemobeständigen Gassensors und piezobeständige Elemente (nicht gezeigt) im Falle eines Drucksensors gebildet werden. Eine dielektrische Schicht 15 wird dann aufgedampft und Metallkontakte 16 werden gebildet, um die in 6 gezeigte Struktur zu erhalten, welche auch den n+-leitenden vergrabenen Bereich 9 zeigt.
  • An dieser Stelle werden die Schwebestrukturen mittels eines fototechnischen und chemischen Ätzschrittes gebildet, um Abschnitte der dielektrischen Schicht 15 und des Polysiliziumbereiches 80 über dem vergrabenen Oxidbereich 6 zu entfernen und so einen Graben 20 zu bilden, welcher von der dielektrischen Schicht 15 (enthalten) zum vergrabenen Oxidbereich 6 verläuft, wie in 6 gezeigt. Der Graben 20 verläuft vorzugsweise in einer geschlossenen Linie, beispielsweise entlang den Seiten eines Rechtecks (8) oder entlang dem Umfang eines Kreises, um die Innenabschnitte 80', 15' des Polysiliziumbereichs 80 und der dielektrischen Schicht 15 seitlich zu definieren und sie von den jeweiligen Außenabschnitten 80'', 15'', mit Ausnahme der Verbindungs- und Trägerarme 22, zu trennen, welche zwischen den Innenabschnitten 80', 15' und den jeweiligen Außenabschnitten 80'', 15'' verlaufen. Der Graben 20 verläuft vorteilhafter Weise in der Nähe des Umfangs des vergrabenen Oxidbereiches 6.
  • Anschließend wird der vergrabene Oxidbereich 6 unter Verwendung einer Fluorwasserstoffsäure entfernt, um eine Öffnung 21, auch Spalt genannt, unter dem inneren Polysiliziumabschnitt 80' zu bilden (7). Der innere Polysiliziumabschnitt 80' bildet folglich einen Schwebebereich, welcher verwendet werden kann, um vom Substrat thermisch oder mechanisch isolierte Strukturen (statische Strukturen, wie z. B. chemobeständiges Gas oder piezobeständige Drucksensoren), bewegbare Strukturen, welche fähig sind externe Signale aufgrund ihrer Bewegung zu erkennen (kinematische Strukturen, wie z. B. Fluss- oder Bewegungssensoren), oder mechanische Strukturen (dynamische Strukturen, wie z. B. Mikromotoren oder Mikroaktuatoren) zu bilden.
  • Vor oder nach dem Entfernen des vergrabenen Oxidbereiches 6 werden Bereiche oder Schichten gemäß der herzustellenden Strukturart gebildet. Beispielsweise kann vor dem Bilden des Grabens 20 ein dünner Oxidfilm 24 aufgedampft und über dem inneren Polysiliziumabschnitt 80' und dem jeweiligen dielektrischen Innenabschnitt 15' definiert werden, um einen chemobeständigen Gassensor zu bilden, welcher in der Draufsicht der 8 schematisch durch 30 gezeigt wird, in welcher die gestrichelte Linie 25 die Kante der Öffnung 21 anzeigt und welche den den dielektrischen Innen- und Außenabschnitt 15' und 15'' trennenden Graben zeigt.
  • Nach einer weiteren Ausführungsform der Erfindung wird der vergrabene Oxidbereich direkt durch eine Oxidation vor Ort ohne das vorangehende Bilden einer Aussparung 5 aufgewachsen und folglich das Ätzen der Oxidschicht 2 und des Substrates 1 beseitigt. Gemäß dieser in 9 gezeigten Veränderung wird die in 1 gezeigte Zwischenstruktur, welche durch die Nitridschicht 3 maskiert ist, vor Ort oxidiert, um einen Oxidbereich 6' am Fenster 4 und übliche „Schnäbel" unter der Nitridschicht 3 zu bilden, wobei hier die Nitridschicht 3 entfernt wird, die Siliziumschicht 7 aufgedampft wird, wie in 4 gezeigt, und die in den 5–8 gezeigten aufeinanderfolgenden Schritte durchgeführt werden.
  • Nach einer dritten in den 10–14 gezeigten Ausführungsform wird der vergrabene Bereich durch das Aufdampfen und Definieren einer Oxidschicht gebildet. Genauer wird eine Siliziumoxidschicht 60 auf einem Substrat gebildet, beispielsweise thermisch aufgewachsen, (10); mittels bekannter fotolithografischer Techniken die Oxidschicht 60 definiert, um einen Bereich 60' zu bilden (11); eine amorphe oder polykristalline Siliziumschicht 7 aufgedampft (12); die Schicht 7 mit Ausnahme des Abschnitts über dem vergrabenen Oxidbereich 60' geätzt und entfernt (13, welche den übrigen Abschnitt 7' der Siliziumschicht 7 zeigt); die Epitaxialschicht aufgewachsen, um die in 14 gezeigte Struktur zu ergeben, welche der in 5 entspricht und einen Polysiliziumbereich 80 und einen Epitaxialbereich 81 aufweist; und dann werden die oben in Bezug auf die 6 und 7 beschriebenen Schritte durchgeführt.
  • Die Vorteile des beschriebenen Herstellungsverfahren sind, wie folgt. Insbesondere ist der Schwebebereich 80' dicker und stellt daher im Vergleich zu aufgedampften Filmen bessere mechanische Eigenschaften und weniger Schwierigkeiten bei der Signalverarbeitung dar. Falls die Schwebestruktur zum Bilden eines Drucksensors verwendet wird, ist dieser im Vergleich zu ähnlichen Arten, welche unter Verwendung von aufgedampften Filmen gebildet wurden, empfindlicher.
  • Die mittels einer Epitaxialschicht gebildete Schwebestruktur weist ein hohes Grad an Biegungssteifigkeit auf, und fällt daher sehr unwahrscheinlich zusammen und haftet am Substrat und weist daher im Vergleich zu Strukturen mit mikrobearbeiteten Oberflächen bessere mechanische Eigenschaften auf.
  • Die Schwebestruktur kann mit elektronischen Steuerbauteilen auf einem Chip integriert sein; und kann im Vergleich zu üblichen Verfahren der analogen/digitalen Herstellung unter Verwendung von nur drei zusätzlichen Masken, d. h. zum Definieren des vergrabenen Oxidbereichs 6, 6', 60', zum Definieren der aufgedampften Polysiliziumschicht 7 und Ätzen des Grabens 20 gebildet werden.
  • Das beschriebene Verfahren ist im Vergleich zu denen, welche die Verwendung eines SOI-Substrates oder eines Substrates mit einer Siliziumschmelzverbindung enthalten, extrem kostengünstig.
  • Schließlich kann die Struktur mit einem erwünschten Flachheitsgrad gebildet werden. D. h., die Ausführungsform in den 2 und 3 kann in Fällen verwendet werden, welche einen sehr flachen Chip erfordern; und die Ausführungsformen der 9 und der 10–14 können verwendet werden, wenn die Flachheit nicht insbesondere wesentlich ist.
  • Natürlich können Änderungen am hierin beschriebenen und veranschaulichten Verfahren vorgenommen werden, ohne jedoch vom Bereich der vorliegenden Erfindung abzuweichen. Insbesondere können die Isolierbereiche 10 in der Epitaxialschicht 8 einer anderen als der gezeigten Art sein, beispielsweise dielektrisch im Gegensatz zum Übergang; die elektronischen Bauteile, welche im gleichen Chip integriert sind, sowohl vom bipolaren als auch MOS-Typ sein; die Leitfähigkeit der verschiedenen Bereiche kann anders als gezeigt sein; und die Struktur kann für alle einen Sensor oder Mechanismus einsetzenden Schwebebereiche der beschriebenen Art verwendet werden.

Claims (13)

  1. Verfahren zum Herstellen von integrierten Mikrostrukturen aus einem Halbleiterwerkstoff, welches die folgenden sequentiellen Schritte umfasst: – Bilden eines vergrabenen Opferbereiches (6, 6', 60') aus einem Isoliermaterial auf einem Substrat (1) aus einem Einkristall-Halbleiterwerkstoff; – Aufwachsen einer ersten Schicht (8) aus einem Halbleiterwerkstoff auf das Substrat (1); wobei die erste Halbleiterwerkstoffschicht aus einem polykristallinen Bereich (80) über dem vergrabenen Opferbereich und einem monokristallinen Bereich (81) über dem monokristallinen Abschnitt des Substrats besteht; und das Substrat und die erste Halbleiterwerkstoffschicht den vergrabenen Opferbereich (6, 6', 60') umgibt; – selektives Entfernen von Abschnitten des polykristallinen Bereiches (80), um einen Gaben (20) zu bilden, welcher von einer Oberfläche (11) der ersten Halbleiterwerkstoffschicht zum vergrabenen Opferbereich (6, 6'', 60'') verläuft; und – Entfernen des vergrabenen Opferbereiches (6, 6', 60') über den Graben (20).
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass der Schritt des Bildens eines vergrabenen Opferbereiches folgende Schritte umfasst: – Maskieren des Substrats (1) mit einer Maske (3) aus einem nicht oxidierbaren Material, welche ein Fenster (4) darstellt; und – thermisches Aufwachsen des vergrabenen Opferbereiches (6) am Fenster.
  3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, dass der Schritt des Maskierens des Substrats (1) folgende Schritte umfasst: – Bilden einer Oxidschicht (2) über das Substrat (1); – Aufdampfen einer Nitridschicht (3) über die Oxidschicht; und – Definieren der Nitridschicht, um die Maske zu bilden.
  4. Verfahren nach Anspruch 3, gekennzeichnet durch folgende Schritte: – Entfernen eines Abschnitts der Oxidschicht (2) am Fenster (4) in Anschluss an den Schritt des Maskierens des Substrats (1); und – Entfernen eines Abschnitts des Substrats (1) am Fenster, um eine Aussparung (5) im Substrat zu bilden; und dadurch gekennzeichnet, dass der Schritt des thermischen Aufwachsens den Schritt des Aufwachsens des vergrabenen Opferbereiches (6) umfasst, um die Aussparung (5) zu füllen.
  5. Verfahren nach Anspruch 2 oder 3, dadurch gekennzeichnet, dass der Schritt des thermischen Aufwachsens den Schritt des lokalen Oxidierens (6') des Substrats (1) am Fenster (4) umfasst.
  6. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass der Schritt zum Bilden eines vergrabenen Opferbereiches folgende Schritte umfasst: – Aufwachsen einer Oxidschicht (60) über das Substrat (1); und – lithografisches Bestimmen (60') der Oxidschicht (60).
  7. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass der Schritt des Aufwachsens einer ersten Halbleiterwerkstoffschicht (8) im Anschluss an die folgenden Schritten folgt: – Aufdampfen einer zweiten Schicht (7) aus einem Halbleiterwerkstoff auf das Substrat (1), welche den vergrabenen Opferbereich (6, 6', 60') bedeckt; und – selektives Entfernen der zweiten Halbleiterwerkstoffschicht (7), um einen Keimbereich (7') über dem vergrabenen Opferbereich (6, 6', 60') zu bilden.
  8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, dass die zweite Halbleiterwerkstoffschicht (7) aus amorphen Silizium besteht.
  9. Verfahren nach Anspruch 7, dadurch gekennzeichnet, dass die zweite Halbleiterwerkstoffschicht (7) aus polykristallinen Silizium besteht.
  10. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass der Schritt des selektiven Entfernens von Abschnitten des polykristallinen Bereiches im Anschluss an die folgenden Schritten folgt: – Bilden von Bereichen entgegengesetzter Leitfähigkeit (12–14) in der ersten Halbleiterwerkstoffschicht, welche integrierte elektronische Bauelemente definieren; – Bilden einer dielektrischen Schicht (15) über der Halbleiterwerkstoffschicht (8); und – Bilden elektronischer Kontaktbereiche (16) aus einem elektrisch leitfähigem Material.
  11. Verfahren nach Anspruch 10, dadurch gekennzeichnet, dass der Schritt zum Formen elektrischer Kontaktbereiche (24) von einem Schritt zum Formen von Bereichen (24) aus einer Mikrostruktur (30) gefolgt wird.
  12. Integrierte Mikrostruktur aus einem Halbleiterwerkstoff, welche ein Substrat (1) aus einem Einkristall-Halbleiterwerkstoff und eine Halbleiterwerkstoffschicht (8) über dem Substrat aufweist, wobei die Halbleiterwerkstoffschicht einen monokristallinen Abschnitt (81) und eine zwischen den sich gegenüberliegenden Abschnitten des Substrats (1) und der Halbleiterwerkstoffschicht (8) angeordnete Öffnung (21) enthält; dadurch gekennzeichnet, dass der monokristalline Abschnitt (81) das Substrat direkt berührt, dass die Halbleiterwerkstoffschicht (8) einen polykristallinen Abschnitt (80) enthält, welcher über der Öffnung (21) liegt und integrierte Mikrosensoren und Mikrosysteme (30) mitführt, und dass ein Graben (20) zwischen einer Außenfläche (11) des polykristallinen Abschnitts der Halbleiterwerkstoffschicht (8) und der Öffnung (21) verläuft.
  13. Mikrostruktur nach Anspruch 12, dadurch gekennzeichnet, dass der Graben (20) einen inneren Abschnitt (80') des polykristallinen Abschnitts (80) mit Ausnahme der verbindenden und stützenden Abschnitte (22) definiert, welche zwischen dem inneren Abschnitt (80') des polykristallinen Bereichs und den äußeren Abschnitten (80'') der Halbleiterwerkstoffschicht (8) verlaufen.
DE1996632950 1996-07-31 1996-07-31 Integrierte Mikrostrukturen aus Halbleitermaterial und ein Verfahren zu deren Herstellung Expired - Fee Related DE69632950T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
EP96830437A EP0822579B1 (de) 1996-07-31 1996-07-31 Integrierte Mikrostrukturen aus Halbleitermaterial und ein Verfahren zu deren Herstellung

Publications (2)

Publication Number Publication Date
DE69632950D1 DE69632950D1 (de) 2004-08-26
DE69632950T2 true DE69632950T2 (de) 2005-08-25

Family

ID=8225988

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1996632950 Expired - Fee Related DE69632950T2 (de) 1996-07-31 1996-07-31 Integrierte Mikrostrukturen aus Halbleitermaterial und ein Verfahren zu deren Herstellung

Country Status (4)

Country Link
EP (1) EP0822579B1 (de)
JP (1) JPH10163168A (de)
CN (1) CN1103115C (de)
DE (1) DE69632950T2 (de)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69702745T2 (de) * 1997-03-04 2000-12-07 St Microelectronics Srl Methode zur Herstellung von mikromechanischen Drucksensoren
DE69817518D1 (de) 1997-07-10 2003-10-02 St Microelectronics Srl Verfahren zur Herstellung einer integrieten Schaltungsstruktur durch Entfernung einer Opferschicht
US6395618B2 (en) * 1998-07-10 2002-05-28 Stmicroelectronics S.R.L. Method for manufacturing integrated structures including removing a sacrificial region
DE69932587D1 (de) 1999-02-09 2006-09-14 St Microelectronics Srl Verfahren zur Herstellung von integrierten Bauelementen mit elektromechanischen Mikrostrukturen, ohne Restspannung
DE69934392T2 (de) * 1999-03-22 2007-09-27 Stmicroelectronics S.R.L., Agrate Brianza Verfahren zur Herstellung einer mikrointegrierten Struktur mit vergrabener Verdrahtung, speziell eines Mikroaktuators für ein Festplattenlaufwerk
DE10017976A1 (de) * 2000-04-11 2001-10-18 Bosch Gmbh Robert Mikromechanisches Bauelement und entsprechendes Herstellungsverfahren
US6448604B1 (en) * 2000-09-12 2002-09-10 Robert Bosch Gmbh Integrated adjustable capacitor
US7129640B2 (en) * 2003-06-03 2006-10-31 Avago Technologies Fiber Ip (Singapore) Pte. Ltd. Integrated circuit device for driving a laser diode with reduced heat transfer and method for fabricating the device
JP4857718B2 (ja) * 2005-11-09 2012-01-18 ソニー株式会社 マイクロマシン混載の電子回路装置、およびマイクロマシン混載の電子回路装置の製造方法
KR100833508B1 (ko) * 2006-12-07 2008-05-29 한국전자통신연구원 멤즈 패키지 및 그 방법
WO2009114818A2 (en) * 2008-03-13 2009-09-17 University Of Utah Research Foundation Methods of forming an embedded cavity for sensors
US20110260163A1 (en) * 2008-03-13 2011-10-27 University Of Utah Research Foundation Permeable diaphragm piezoresistive based sensors
DE102008001738A1 (de) * 2008-05-14 2009-11-26 Robert Bosch Gmbh Verfahren zur Herstellung von Chips
US8448494B2 (en) 2008-12-30 2013-05-28 Stmicroelectronics S.R.L. Integrated electronic microbalance plus chemical sensor
JP5333182B2 (ja) * 2009-12-03 2013-11-06 富士通株式会社 電子デバイス
EP2524198B1 (de) * 2010-01-11 2014-07-09 ELMOS Semiconductor AG Mikroelektromechanisches halbleiterbauelement und verfahren zu seiner herstellung
US8499613B2 (en) 2010-01-29 2013-08-06 Stmicroelectronics S.R.L. Integrated chemical sensor for detecting odorous matters
US9180451B2 (en) 2010-06-28 2015-11-10 Stmicroelectronics S.R.L. Fluidic cartridge for detecting chemicals in samples, in particular for performing biochemical analyses
US20120167392A1 (en) 2010-12-30 2012-07-05 Stmicroelectronics Pte. Ltd. Razor with chemical and biological sensor
US9027400B2 (en) 2011-12-02 2015-05-12 Stmicroelectronics Pte Ltd. Tunable humidity sensor with integrated heater
US9019688B2 (en) 2011-12-02 2015-04-28 Stmicroelectronics Pte Ltd. Capacitance trimming with an integrated heater
CN104541141B (zh) * 2012-02-15 2017-08-18 罗伯特·博世有限公司 具有掺杂电极的压力传感器
CN104752312A (zh) * 2013-12-27 2015-07-01 中芯国际集成电路制造(上海)有限公司 一种局部绝缘体上硅中埋层槽的制备方法
US10756507B2 (en) * 2017-01-23 2020-08-25 Sumitomo Electric Industries, Ltd. Process of forming epitaxial substrate and semiconductor optical device
CN116199183B (zh) * 2023-04-28 2023-07-14 润芯感知科技(南昌)有限公司 一种半导体器件及其制造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4744863A (en) * 1985-04-26 1988-05-17 Wisconsin Alumni Research Foundation Sealed cavity semiconductor pressure transducers and method of producing the same
US5095401A (en) * 1989-01-13 1992-03-10 Kopin Corporation SOI diaphragm sensor
DE4012071A1 (de) * 1990-04-14 1991-10-17 Bosch Gmbh Robert Verfahren zur herstellung mikromechanischer strukturen
WO1992022820A2 (en) * 1991-06-12 1992-12-23 Harris Corporation Semiconductor accelerometer and method of its manufacture
US5364742A (en) * 1992-09-21 1994-11-15 International Business Machines Corporation Micro-miniature structures and method of fabrication thereof
US5369544A (en) * 1993-04-05 1994-11-29 Ford Motor Company Silicon-on-insulator capacitive surface micromachined absolute pressure sensor
US5427975A (en) * 1993-05-10 1995-06-27 Delco Electronics Corporation Method of micromachining an integrated sensor on the surface of a silicon wafer
DE4341271B4 (de) * 1993-12-03 2005-11-03 Robert Bosch Gmbh Beschleunigungssensor aus kristallinem Material und Verfahren zur Herstellung dieses Beschleunigungssensors

Also Published As

Publication number Publication date
CN1190788A (zh) 1998-08-19
JPH10163168A (ja) 1998-06-19
EP0822579B1 (de) 2004-07-21
CN1103115C (zh) 2003-03-12
EP0822579A1 (de) 1998-02-04
DE69632950D1 (de) 2004-08-26

Similar Documents

Publication Publication Date Title
DE69632950T2 (de) Integrierte Mikrostrukturen aus Halbleitermaterial und ein Verfahren zu deren Herstellung
DE69626972T2 (de) Integrierter kapazitiver Halbleiter-Beschleunigungsmessaufnehmer sowie Verfahren zu seiner Herstellung
DE69627645T2 (de) Integrierter piezoresistiver Druckwandler und Herstellungsverfahren dazu
DE2732184C2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE19537814B4 (de) Sensor und Verfahren zur Herstellung eines Sensors
EP0679878B1 (de) Mikrosystem mit integrierter Schaltung und mikromechanischem Bauteil und Herstellverfahren
DE4332843C2 (de) Verfahren zur Herstellung einer mikromechanischen Vorrichtung und mikromechanische Vorrichtung
DE69935495T2 (de) Herstellungsverfahren für vergrabene Kanäle und Hohlräume in Halbleiterscheiben
DE19826317B4 (de) Verfahren zum Herstellen eines Halbleitersubstrats, Halbleiterdrucksensor und sein Herstellungsverfahren
EP0720748B1 (de) Integrierte mikromechanische sensorvorrichtung und verfahren zu deren herstellung
DE4318466B4 (de) Verfahren zur Herstellung eines mikromechanischen Sensors
DE4309207C2 (de) Halbleitervorrichtung mit einem piezoresistiven Drucksensor
DE19537285A1 (de) Halbleitersensor mit einer schmelzkontaktierten flexiblen Anordnung
DE4402085A1 (de) Kapazitiver, an seiner Oberfläche mikrobearbeiteter Differenzdrucksensor und Verfahren zu dessen Herstellung
DE4309206C1 (de) Halbleitervorrichtung mit einem Kraft- und/oder Beschleunigungssensor
EP1144976B1 (de) Verfahren zum erzeugen einer mikromechanischen struktur für ein mikro-elektromechanisches element
DE69925837T2 (de) Mikromechanischer Sensor
EP1105344B1 (de) Mikromechanischer sensor und verfahren zu seiner herstellung
DE4030466C2 (de) Piezo-Widerstandsvorrichtung
DE10029501C1 (de) Vertikal-Transistor mit beweglichen Gate und Verfahren zu dessen Herstelllung
DE19603829A1 (de) Verfahren zur Herstellung von mikromechanischen Strukturen aus Silizium
DE10146574A1 (de) Herstellungsverfahren eines Mikromaterialstücks
EP0531347B1 (de) Mikromechanisches bauelement und verfahren zur herstellung desselben
DE2640465C2 (de)
DE3813836A1 (de) Verfahren zur herstellung monolithisch integrierter, multifunktionaler schaltungen

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee