-
Die Erfindung betrifft einen integrierten
piezoresistiven Drucksensor und ein dazugehöriges Fertigungsverfahren.
-
Bekanntlich wurden in den vergangenen Jahren
Feinstzerspanungsmethoden entwickelt, um integrierte Mikro-Drucksensoren
aus Halbleitermaterial zu fertigen, die im Vergleich zu herkömmlichen Sensoren
zahlreiche Vorteile aufweisen: geringe Kosten; hohe Leistungsfähigkeit
und Zuverlässigkeit; besserer
Rauschabstand; Integration mit Speicherschaltungen zum Erzeugen
intelligenter Sensoren; Online-Eigentest; und höhere Reproduzierbarkeit. Insoweit
werden derzeit in der Automobilindustrie integrierte Mikro-Drucksensoren
in zunehmendem Umfang eingesetzt, da sie für eine erhöhte Sicherheit und einen verbesserten
Umweltschutz bei absolut keiner Steigerung der Fahrzeugkosten führen.
-
Derzeit auf dem Markt befindliche
Halbleiter-Mikro-Drucksensoren basieren im Wesentlichen auf zwei
physikalischen Effekten: einem piezoresistiven Effekt, wonach die
durch Druck induzierte Durchbiegung einer Siliziummembran einer
Wheatstone-Brücke
mit in die Membran eindiffundierten Widerständen aus dem Abgleichzustand
bringt, und einem kapazitiven Effekt, wonach Druck eine Verschiebung der
Lage einer die bewegliche Elektrode eines Kondensators bildenen
Membran bewirtet (was zu einer Kapazitätsänderung führt). Die vorliegende Erfindung
betrifft einen Sensor, der auf dem erstgenannten Effekt beruht,
das heißt
einen piezoresistiven Fühler.
-
Derzeit werden Membranen aus Halbleitermaterial
(Silizium) unter Verwendung des Massivmaterial-Feinstzerspanungsverfahren
hergestellt, welches beispielsweise detailliert beschrieben ist
in den Artikel "CMOS
Integrated Silicon Pressure Sensor" von T. Ishihara, K. Suzuki, S. Suwazono,
M. Hirata und N.
-
Tanigawa, IEEE Journal Sol. ST. Circuits,
vol. sc-22, April 1987, 151-156, und "Micromachining and ASIC Technologie" von A. M. Stoffel,
Microelectronics Journal 25 (1994), 145-156.
-
Damit der Sensor effektiv arbeitet,
müssen die
Membranen eine gleichmäßige, exakt
beherrschte Dicke ohne mechanische Eigenspannung aufweisen, wobei
diese Kennwerte erreicht werden durch Ausbildung der Mikrostrukturen
mittels Plasma- oder Nassätzung,
istotropes Ätzen
(für Profile,
die mit den Kristallflächen übereinstimmen)
oder anisotropes Ätzen
(für schärfer gekrümmte, kontinuierliche
Profile). Derzeit ist das beste Ätzverfahren
zum Herstellen der Membran, welches eine exaktere Steuerung der
Dicke der Membran ermöglicht
und jegliche durch das Verfahren bedingte Zug- oder Druckspannung
beseitigt, das elektrochemische Stop- oder Anschlag-Verfahren unter
Verwendung eines PN-Übergangs,
wobei die Membran in einer N-leitenden monokristallinen Halbleiterschicht
(zum Beispiel der epitaktischen Schicht) auf einem Pleitenden Substrat
ausgebildet wird, die N-leitende Schicht mit Ausnahme einer zuvor
implantierten Anodenkontaktzone maskiert wird, die Rückseite
des Substrats mit einer Maske maskiert wird, die ein mit der Zone,
in der die Membran auszubilden ist, fluchtendes Fenster aufweist,
eine positive Potenzialdifferenz zwischen die N-leitende Schicht
und das Substrat über
die Anodenkontaktzone gelegt wird, und das P-Substrat chemisch für einige
Stunden bei geringer Temperatur (zum Beispiel 90 °C) geätzt wird.
An dem PN-Übergang
hört das Ätzen automatisch
auf, und die N-leitende Schicht bildet an der entfernten Substratzone
die Membran.
-
Ein Beispiel für die Fertigungsschritte eines piezoresistiven
Absolutwert-Mikrodrucksensors unter Verwendung des elektrochemischen
Stopverfahrens wird im Folgenden anhand der 1a, 1b und 1c beschrieben.
-
Die Anfangsschritte sind die, die
gemeinsam mit den Schritten der Herstellung integrierter Schaltungen
sind. Das heißt:
beginnend mit einem Wafer 1 aus monokritallinem Silizium,
der ein P-Substrat 2 und eine N-leitende epitaktische Schicht 3 aufweist, werden
P-leitende Übergangs-Trennzonen 4,
die sich von der Oberseite des Wafers 1 zum Substrat 2 hin
erstrecken, in der epitaktischen Schicht 3 ausgebildet.
Dann wird die integrierte Schaltung hergestellt (1a zeigt einen NPN-Transistor mit einer
N+-Kollektorkontaktzone 6, einer P-Basiszone 7 und
einer N+-Emitterzone 8), und gleichzeitig
mit der integrierten Schaltung werden die diffundierten Widerstände (von
denen nur einer in Form einer P-Widerstandsschicht 10 dargestellt
ist) und eine Anodenzone in jedem Wafer und jeder Membran (N+-Zone in 1a) hergestellt.
Die Widerstände
werden vorzugsweise im gleichen Schritt gebildet, in welchem die
Basiszone 7 des NPN-Transistors implantiert wird, und es wird
eine Anodenzone 11 im gleichen Schritt gebildet wie die
N-Zonen der integrierten Schaltung (das heißt, wenn die Kollektorkontaktzone 6 oder
die Emitterzone 8 implantiert wird). Dann wird eine dielektrische
Schicht 12 niedergeschlagen, und es werden Metallkontakte 13 gebildet.
-
An dieser Stelle wird der Wafer 1 mit
einer vorderen Maske 15 und einer hinteren Maske 16 maskiert,
von denen die vordere Maske 15 (aus Siliziumoxid) die gesamte
Oberseite des Wafers 1 mit Ausnahme eines Fensters in der
Anodenzone 11 bedeckt, und von denen die hinteres Maske 16 (aus
Siliziumnitrit oder -oxid) die gesamte Unterseite des Wafers bedeckt,
ausgenommen die Zone, in welcher die Membran zu bilden ist, wie
aus 1b hervorgeht. Die
Rückseite
des Wafers wird dann einem anisotropen Ätzvorgang unterzogen, gleichzeitig
wird die epitaktische Schicht 3 über die Anodenzone 11 auf
eine positive Spannung (zum Beispiel 5V) bezüglich des
Substrats 2 vorgespannt. Das anisotrope Ätzen hört automatisch
an der epitaktischen Schicht 3 auf, und der Bereich der
epitaktischen Schicht 3 an dem entfernten Abschnitt des
Substrats 3 bildet die Membran 18.
-
Im Anschluss an die Entfernung der
Masken 15 und 16 wird der Wafer 1 an
ein Glas-Flachstück 17 gebondet
(1c), wozu von einem
anodischen Bondverfahren Gebrauch gemacht wird, bei dem eine mittelstarke
Spannung (zum Beispiel 500V) zwischen den Wafer 1 und
das Flachstück 7 während einiger
Stunden bei einer Temperatur von 300–400°C gelegt wird, bevor schließlich das
Flachstück 17 an dem
Behälter 19 fixiert
wird.
-
Das obige Verfahren weist folgende
Nachteile auf: es ist nicht kompatibel mit Chargen-Verarbeitungsmethoden,
bedingt durch die elektrischen Kontakte an jedem Wafer; das rückseitige Ätzen des
Wafers 1 stellt Probleme mit der Ausrichtung zwischen vorne
und hinten dar; die Dicke des Wafers 1 verlangt lange Ätzzeiten;
die herrschenden Skalierungsprobleme sind derart, dass die Integration
von Strukturen von weniger als einigen hundert μm ausgeschlossen ist; und nachdem
die Membran fertig ist, muss der Wafer 1 ohne weitere Veränderung
an einem Glasträger
befestigt werden, sowohl bei Absolutwert- als auch bei Differenzsensoren
(was mit der Membran ausgerichtete Löcher erfordert, was zu zusätzlichen
Ausrichtungsproblemen führt).
Im Hinblick auf die obigen Nachteile, die es schwierig machen, das Verfahren
in derzeit gebräuchliche
integrierte Schaltungstechnologie zu integrieren, haben mehrere
Hersteller von Mikrodrucksensoren dafür optiert, einen integrierten
Doppelchip herzustellen. Der eine Chip enthält die Membran-Mikrostruktur,
während
der andere Chip für
die Verarbeitung des Signals sorgt. Es existierten außerdem integrierte
Einzelchip-Sensoren, allerdings werden diese nicht chargenweise
verarbeitet.
-
Mehrere Industrielaboratorien und
Forschungszentren haben integrierte Prototypen-Mikrostrukturen unter
Verwendung der Oberflächen-Feinstzerspanungsmethode
hergestellt. Einzelheiten finden sich zum Beispiel in den folgenden
Artikeln: "Novel
fully CMOS-compatible vacuum sensor" von O. Paul, H. Baltes, in Sensors
and Actuators A 46–47
(1995), Seiten 143–146,
wonach einen Membran aus dielektrischem Material auf einer metallischer
Opferschicht gebildet wird; "Surface-Micromachined
Piezoresitive Pressure Sensor" von
T. Lisce, A. Stauch, B. Wagner in Sensor 95 Kongressband,
AO1.2, Seiten 21–25,
wonach sowohl die Opferschicht als auch die Membran aus Polysilizium
bestehen und durch eine kleine Siliziumoxidschicht getrennt sind;
und "Surface-Micromachined Microdiaphragm
Pressure Sensors" von
S. Sugiyama, K. Shimaoka, O. Tabate in Sensors and Materials 4,
5 (1993), Seiten 265–295,
wo von einer Polysilizium-Opferschicht und einer Siliziumnitritschicht
als Membran Gebrauch gemacht wird.
-
Wenngleich sie tatsächlich für eine bessere Integration
der Bauelemente sorgen, stellen die obigen Oberflächen-Feinstzerspanungsmethoden ernsthafte
Probleme bezüglich
der Qualität
der zur Bildung der Membran niedergeschlagene Filme (amorph oder
polykristallin) dar, außerdem
bezüglich eines
Kollabierens der aufgehängten
Strukturen an dem Siliziumsubstrat, ferner Schwierigkeiten bei der Gehäusung.
-
Ziel der Erfindung ist die Schaffung
eines integrierten piezoresistiven Sensors und eines entsprechenden
Herstellungsverfahrens zur Überwindung
der oben erläuterten
Nachteile.
-
Die EP-A-605 302 offenbart ein Drucksensor gemäß Oberbegriff
des Anspruchs 1 und des Anspruchs 7. Dieser Drucksensor besitzt
Isolierstoff-Ansätze,
die die Öffnung
unter der Membran abdichten und auf dem unteren Substrat ruhen.
Der SOI-Wafer wird mittels SIMOX-Technologie gefertigt.
-
Die FR-A-2 201 464 zeigt einen Drucksensor ohne
Abdichtungen der Öffnung,
bei dem das SOI-Substrat durch Massiv-Feinstzerspanung hergestellt
ist. Die US-A- 5 095 401 und die US-A-4 766 666 offenbaren durch
Oberflächen-Feinstzerspanung
hergestellte Bauelemente.
-
Erfindungsgemäß wird ein integrierter piezoresistiver
Drucksensor sowie ein dazugehöriges
Fertigungsverfahren gemäß Anspruch
1 und Anspruch 7 geschaffen.
-
Zwei bevorzugte, nicht beschränkend zu
verstehende Ausführungsformen
der Erfindung werden im folgenden unter Bezugnahme auf die begleitenden
Zeichnungen beschrieben. Es zeigen:
-
1a, 1b und 1c Querschnitte eines Halbleitermaterial-Wafers
in aufeinderfolgenden Stufen der Fertigung eines bekannten Sensors;
-
2a, 2b und 2c Querschnitte eines Halbleitermaterial-Wafers
in aufeinderfolgenden Stadien der Fertigung des erfindungsgemäßen Sensors;
-
3a eine
Draufsicht auf eine Einzelheit des erfindungsgemäßen Sensors;
-
3b eine
Draufsicht auf eine andere Ausführungsform
des erfindungsgemäßen Sensors.
-
Der erfindungsgemäße Sensor wird auf einem in
bekannter Weise gebildeten SOI-Substrat gebildet. Bei dem Beispiel
nach 2a bildet das SOI-Substrat
einen Wafer 20 mit einer aktuellen Substratzone 21 aus
monokristallinem Silizium beliebigen Leitungstyps (P oder N), überlagert
mit beispielsweise einer aus SiO2 bestehenden
Isolierschicht 22, die niedergeschlagen oder durch thermisches Wachstum
gebildet ist, und auf der eine monokristalline Siliziumschicht 23,
in diesem Fall vom N-Typ, in bekannter Weise angebracht ist (beispielsweise
so, wie es in dem Artikel "Silicon-on-Insulator
Wafer Bonding-Wafer Thinning Technological Evaluations" von J. Hausman,
G. A. Spierings, U. K. P. Bierman und J. A. Pals, in dem Japanese
Journal of Applied Phy sics, Vol. 28, Nr. 8, August 1998, Seiten
1426–1443
beschrieben ist). Die Dicke der Isolierschicht 22 beträgt vorzugsweise
600–1200
nm. Die Dicke des zweiten Wafers 23 hängt, wie oben erläutert wurde,
von dem vollen Nenndruck des Sensors, der Membrangröße und Fertigungsparametern
ab, sie reicht grob von 5–10 μm.
-
Was den Wafer 20 angeht,
so werden übliche
Fertigungsschritte gemäß obiger
Beschreibung ausgeführt,
um Übergangs-Trennzonen 4,
die integrierten elektronischen Komponenten (Zonen 6-8) und
diffundierte P-Piezowiderstände 10 zu
bilden, allerdings wird im Gegensatz zu den bekannten Verfahren
keine Anodenzone 11 gebildet.
-
An diesem Punkt wird gemäß dem erfindungsgemäßen Verfahren
die Oberseite mit einer niedergeschlagenen Plasmanitridschicht (Schicht 25 in 2a) bedeckt, die als eine
erste Passivierungsschicht und als Maske zur Ausbildung von Gräben in einem
zweiten Wafer 23 fungiert. Die Nitridschicht 25 wird
fotolithographisch geätzt
und dient bei einem nachfolgenden Ätzschritt zur Ausbildung einer
Reihe von Gräben 26 in
dem zweiten Wafer 23, wie aus den 3a und 3b hervorgeht.
-
Dann wird der Wafer 20 mit
Flusssäure
geätzt,
die Gräben 26 in
dem zweiten Wafer 23 eingräbt, um einen Teil der vergrabenen
Isolierschicht 22 zu beseitigen und eine Öffnung oder
ein Fenster 31 in der Schicht 22 zu bilden, sodass
der Teil des zweiten Wafers 23 oberhalb der Öffnung 31 die
Membran 27 bildet. Durch passendes Regulieren der Ätzzeit für die Isolierschicht 22 und
die Anordnung der Gräben 26 lässt sich
die Membran 27 je nach Bedarf formen und bemessen, insbesondere
derart, dass Piezowiderstände 10 mit
Sicherheit an den Rändern der
Membran 27 gelegen sind, das heißt in der Zone mit maximaler
druckinduzierter Spannung. 3a zeigt
beipielsweise eine erste Ausführungsform,
bei der die Membran 27a kreisförmig ist und Gräben 26 in
der Mitte der Membran innerhalb eines zu dem Kreis 27a konzentrischen
Kreises 28 gebildet sind. In einer zweiten, in 3b gezeigten Ausführungsform ist
die Membran 27b quadratisch, und Gräben 26 sind in passender
Weise angeordnet.
-
An dieser Stelle wird eine dielektrische Schicht 30 (beispielsweise
aus USGundotiertem Siliziumglas) niedergeschlagen, um die Oberseite
der Gräben 26 abzudecken,
Gräben 26 und
eine Öffnung 31 (2c) zu trennen und so den
Schritt des anodischen Bondens zu erübrigen, der für das Massiv-Feinstzerspanungsverfahren
erforderlich ist. Der so gebildete Wafer 20 wird dann den üblichen
Endbeabeitungen unterzogen, darunter das Schneiden, Gehäusen und
direkte Anschliessen des Chips an den Behälter, wobei im Vergleich zu
den Standard-IC-Verfahren keine Abwandlungen gegeben sind.
-
Die Größe der Membran 27 und
des Kreises 28 (der Grabenzone) hängt typischerweise von dem Druckmessbereich
gemäß den unten
angegebenen Gleichungen ab.
-
Bei der Ausführungsform nach 3a, bei der die Membran 27a kreisförmig mit
einem Radius a ist, während
der Kreis 28 einen Radius b hat und sich der Druck P gleichmäßig über die
Oberfläche
verteilt – betragen
die maximale Spannung Smax und die maximale
vertikale Auslenkung Wmax:
Smax = k P (a/s)2
Wmax = h P (a4/Es3) (1)
wobei
s die Dicke der Membran (die Dicke des zweiten Wafers 23,
Figur 2c); E der Young-Modul von monokristallinem Silizium (130 GPascal)
und k und h Zahlen sind, die davon abhängen, wie die Membran verankert
ist, und von dem Verhältnis
a/b abhängen. Für Verhältnis-Werte
des Verhältnisses
a/b von 1,25 bis 5 liegt k zwischen 0,1 und 0,73, h zwischen 0,002 und
0,17.
-
Berücksichtigt man, dass die maximale Spannung,
der Silizium widersteht, etwa 4000 bar beträgt, so gilt, wenn Q der volle
Nenndruck des Sensors in bar ist, folgende Gleichung:
(a/s)2 = 0,8*103/(k*Q)
-
Wenn hingegen eine quadratische Membran mit
der Seite 2a (3b) ohne Änderung
der übrigen Parameter
vorhanden ist, so wird die Gleichung (1):
Wmax =
h P (a4/Es3)/3 (1')
-
Die Vorteile des Sensors und des
Fertigungsverfahrens gemäß obiger
Beschreibung sind: das Fertigungsverfahren ist kompatibel mit chargenweiser
Verarbeitung und kann daher die gleichen wirtschaftlichen Vorteile
nutzen; der Sensor lässt
sich voll mit der Signalverarbeitungsschaltung integrieren, sodass
der Sensor und die gesamte Verarbeitungslogik in einem Chip aufgenommen
werden können,
wodurch die Größe, die
Signalübertragungszeit
und die Empfindlichkeit gegenüber äußeren Einflüssen reduziert
wird; es gibt keine Probleme bezüglich
der Ausrichtung zwischen vorn und hinten; die räumliche Integration des Sensors
ist vergleichbar mit Strukturen mit feinstzerspanter Oberfläche und
ist um ein bis zwei Größenordnungen
höher im
Vergleich zu Sensoren mit massiv feinstzerspanten Sensoren; durch Ausbildung
einer Membran aus monokristallinem Silizium sind die mechanischen
Eigenschaften des Sensors jenen mit niedergeschlagenen Filmen überlegen,
die typisch sind für
Strukturen mit in der Oberfläche
feinstzerspanten Strukturen. Schließlich entfällt das Erfordernis eines Glasträgers, anodisches Bonden
ist nicht erforderlich.
-
Natürlich können Änderung an dem Sensor und dem
Fertigungsverfahren, wie sie hier beschrieben wurden, vorgenommen
werden, ohne jedoch vom Schutzumfang der Erfindung abzuweichen.
Insbesondere kann der Leitungstyp der verschiedenen Zonen ein anderer
sein, als er dargestellt wurde, beispielsweise kann der Leitungstyp
des zweiten Wafers und der piezoelektrischen Widerstände dual
sein. Man kann Komponenten jeglichen Typs und kompatibler Technologie
in die Struktur integrieren, und man kann Trennzonen 4 von
anderem Typ ausbilden als dargestellt, beispielsweise in Form eines
Dielektrikums.