DE19537285A1

DE19537285A1 - Halbleitersensor mit einer schmelzkontaktierten flexiblen Anordnung

Info

Publication number: DE19537285A1
Application number: DE19537285A
Authority: DE
Inventors: Raffi M Garabedian; Salleh M Ismail; Gary J Pashby
Original assignee: Kavlico Corp
Current assignee: Kavlico Corp
Priority date: 1994-10-06
Filing date: 1995-10-06
Publication date: 1996-04-18
Anticipated expiration: 2015-10-07
Also published as: GB9520372D0; GB2293920B; GB2293920A; DE19537285B4; US5578843A; US5576251A

Description

Diese Erfindung bezieht sich auf Halbleiterbauteile mit Anordnungen, die sich bewegen und elektrische Eigenschaften der Bauteile ändern, auf Verfahren zur Herstellung solcher Bauteile sowie Verfahren zur Verwendung solcher Bauteile in Sensoren.

Halbleiterbauteile mit beweglichen/bewegbaren oder verformbaren Anordnungen, deren elektrische Eigenschaften sich ändern, sind bekannt, sie weisen indessen technologische Probleme auf, die ihre Entwicklung begrenzen. Ein Problem mit solchen Bauteilen besteht darin, daß ihre Herstellung nicht-standardmäßige Vorgänge erfordert, die die Ausbeute verschlechtern, die Kosten erhöhen und eine Integration mit Standard-MOS-Bauteilen schwierig machen. Zusätzlich wurde die Arbeitsweise solcher Bauteile mißverstanden. Beispielsweise weist ein Feldeffekttransistor (FET) mit einem beweglichen Gate eine Schwellenspannung auf, die von der Gate-Position abhängt. Diese Tatsache ist ein zentraler Aspekt für die Herstellung von praktisch verwendbaren Transistoren mit beweglichem Gate, sie wurde indessen allgemein nicht erkannt.

Das US-Patent Nr. 5,155,061 mit dem Erteilungstag 13. Oktober 1992 (O′Connor et al.) offenbart einen Halbleiter-Drucksensor, der einen Metalloxid-Halbleiter-FET ohne Gate enthält. Der Drucksensor verwendet eine große (ungefähr 10 µm) Vertiefung in einem Siliziumsubstrat zur Bildung eines hängenden Gates und eines darunter liegenden Kanals in dem Substrat. Die große Vertiefung wird gefertigt, bevor Source, Drain und Kanal gebildet werden und hat störende Auswirkungen auf Standard-MOS-Prozesse, wie beispielsweise Wirbelbildung auf Fotolack und Photolithographie, die am besten auf nahezu ebenen Oberflächen funktionieren. Bei Anwendung von Standard-MOS- Prozessen würde eine 10 µm große Vertiefung eine beachtliche Verringerung der Herstellungs-Ausbeute funktionierender Bauteile verursachen.

Weiterhin würde ein FET mit einem 10 µm großen Spalt zwischen dem Gate und dem Kanal eine Schwellenspannung in der Größenordnung von mehreren 100 Volt aufweisen. Solche Gate-Spannungen sind für die meisten Anwendungen zu groß. Die Schrift von O′Connor et al. lehrt nicht, wie der Spalt zur Schaffung eines besser handhabbaren Bauteils verringert wird. Die Schrift von O′Connor et al. nennt auch nicht die Auswirkung von elektrostatischen Kräften auf das Gate.

Insbesondere zieht eine Vorspannung zwischen der Gate-Membran und dem Substrat die Gate-Membran in Richtung des Substrats. Diese Anziehung ist bei einem 10 µm Spalt nicht sehr bedeutend, aber bei praktisch besser anwendbaren FETs mit einem Gate-Kanal-Spalt im Bereich von weniger als 1 µm ist die elektrostatische Anziehungskraft bedeutend.

Das US-Patent Nr. 4,812,888 mit dem Erteilungstag 14. März 1989 (Blackburn) beschreibt einen FET mit einem geringeren Spalt. Gemäß der Blackburn-Schrift wird ein bewegliches Gate bei dem FET durch Aufbringen eines Gate-Materials wie beispielsweise Polysilizium oder Metall über einer Opferschicht und darauf folgendes chemisches Ätzen der Opferschicht unterhalb der Gate-Membran gebildet. Der FET gemäß der Blackburn-Schrift ist praktikabler als der gemäß der O′Connor-Schrift, da der FET gemäß der Blackburn-Schrift einen geringeren Spalt und eine Schwellenspannung aufweist, die in einem vernünftigen Bereich liegen kann. Indessen ist der Herstellungsprozeß gemäß Blackburn fehleranfällig. Chemisches Abätzen von Opferschichten neigt dazu, einen Rest an und unterhalb der Gate-Membranen zurückzulassen, der Schwellenspannungs-Fehler verursacht, und die lange Abätzzeit, die zur Entfernung von Material unterhalb einer Membran benötigt wird, kann andere Bereiche an dem Bauelement beschädigen. Ebenso benötigen viele Anwendungen von Feldeffekttransistoren mit sich bewegendem Gate ein Vakuum zwischen dem Gate und dem darunter liegenden Substrat. Der Herstellungsprozeß gemäß Blackburn benötigt die Bildung eines Vakuums in einem Hohlraum und darauffolgend das Abdichten des Hohlraums, aber zur Zeit ist keine gewerblich wiederholbare Vakuum-Abdichttechnik verfügbar.

Blackburn zeigt ebenso das unvollständige Verstehen der Physik eines FET mit sich bewegendem Gate (MOGFET) beim Stand der Technik. Insbesondere offenbart Blackburn nicht die starke Sensitivität der Schwellenspannung auf Gate-Verbiegungen und spricht nicht die Auswirkung wesentlicher elektrostatischer Kräfte auf das Gate-Diaphragma an. Bekannte Materialien zur Gate-Membran-Ablagerung, wie sie gemäß Blackburn verwendet werden, sind keine Einkristalle und weisen alles andere als ideale mechanische Eigenschaften auf. Insbesondere sind diese Materialien thermisch unausgeglichen mit dem Substrat, weisen eine mechanische Hysterese auf und neigen zur Dauerverformung. Zusätzlich sind die aktiven Halbleiterbereiche, die bei Blackburn gezeigt sind, nicht ideal zur Bereitstellung eines Signals, das die Verbiegung der Gate-Membran anzeigt. Mangelnde Berücksichtigung dieser Punkte führt zu Problemen bei der Herstellung, der Verläßlichkeit und der Leistungsfähigkeit.

Erfindungsgemäße Herstellungsprozesse ergeben mikrobearbeitete Halbleiter-Bauteile mit flexiblen Anordnungen. Solche Bauteile umfassen Feldeffekttransistoren mit sich bewegendem Gate (MOGFET), Kondensatoren mit beweglicher Platte (MOPCAP), Drucksensoren und Beschleunigungssensoren, ohne auf diese beschränkt zu sein. Ein Prozeß gemäß einem Ausführungsbeispiel dieser Erfindung verwendet lokale Vielfach-Oxidationen (LOCOS) eines Halbleiter-Wafers zur Bildung einer profilierten Vertiefung und einer erhöhten Kontaktfläche auf einer erhöhten Ebene. Die Bildung der aktiven Bereiche in dem Wafer umfaßt einen nahezu standardisierten MOS-Prozeß, der eine Integration von mikrobearbeiteten Halbleiter-Bauteilen und Standard-MOS-Bauteilen gestattet. Ein Membran-Material, wie beispielsweise monokristallines Silizium wird mit der erhöhten Kontaktfläche schmelzkontaktiert. Das Schmelzkontaktieren muß nicht ausgerichtet sein und sorgt für eine hohe Herstellungsausbeute.

Bei einem anderen Prozeß gemäß der Erfindung bilden Standard-MOS-Techniken aktive Bereiche auf einem ersten Halbleiter-Wafer und einem Abstandsstück auf einem zweiten Wafer. Das Abstandsstück weist eine Vertiefung und eine erhöhte Kontaktfläche zur Schmelzkontaktierung der ersten und der zweiten Wafer auf. Das Abstandsstück ist typischerweise ringförmig und legt Wände einer zylindrischen Vertiefung fest. Ausgerichtetes Schmelzkontaktieren der Wafer richtet die Vertiefung in dem Abstandsstück auf dem zweiten Wafer mit den aktiven Bereichen in den ersten Wafer aus. Der zweite Wafer wird dann zur Bildung der gewünschten beweglichen Struktur mikrobearbeitet.

Bei einem erfindungsgemäßen Sensor weist ein MOGFET bei einem konstanten Sättigungsstrom mit miteinander verbundenen Gate und Drain eine Drain-Source-Spannung auf, die von der Verbiegung einer Gate-Membran abhängt.

Ein MOGFET gemäß einem Ausführungsbeispiel der Erfindung weist ein Substrat mit einer erhöhten Fläche (Mesa) an einer seiner Seiten auf. Eine flexible Anordnung, die ein Profil mit unterschiedlicher Dicke aufweisen kann, wird mit der Mesa schmelzkontaktiert und bildet ein über aktiven Bereichen in dem Substrat hängendes Gate. Das Verhältnis Kanalbreite zu Kanallänge und ein Betriebsstrom kann zur Minimierung der nichtlinearen Abhängigkeit der Drain-Source-Spannung des MOGFET bezüglich einer Gate-Verbiegung oder zur Minimierung der Temperaturabhängigkeit des MOGFET gewählt werden.

Ein MOGFET gemäß einem weiteren Ausführungsbeispiel der Erfindung weist eine flexible Gate-Anordnung auf, die sich über einen Hohlraum erstreckt und einen Kanal moduliert, der in einer Bodenfläche des Hohlraums gebildet ist. Der Boden des Hohlraums ist ein Halbleitersubstrat. Die Bedeckung des Hohlraums ist die Gate-Anordnung. Der so gebildete Hohlraum kann ein Vakuum aufweisen oder gegenüber der Umgebung offen sein. Die Gate-Anordnung liegt normalerweise 0,1 bis 0,3 µm oder mehr oberhalb des Kanals und bewegt sich bei Einwirkung einer Kraft in Richtung oder weg von dem Kanal. Der MOGFET kann zur Messung einer Kontaktkraft, einer Stellung, eines Flüssigkeits- oder Gasdrucks, eines akustischen Drucks oder einer Inertialkraft verwendet werden.

Ein weiteres Ausführungsbeispiel eines MOGFETs gemäß der vorliegenden Erfindung weist zwei Kanäle unterhalb einer einzigen flexiblen Gate-Anordnung auf. Die beiden Kanäle sind bezüglich dem Gate symmetrisch positioniert und so geformt, daß eine Bewegung der Gate-Anordnung das Gate in gleichen Abständen von beiden Kanälen hält. Wenn die beiden Kanäle dieselbe Größe aufweisen und unterschiedliche Ströme tragen, ist die Differenz zwischen den Source-Spannungen der beiden Kanäle proportional zu der Quadratwurzel der Gate-Verbiegung zuzüglich einer Konstante. Wenn die beiden Kanäle unterschiedliche Größen aufweisen und identische Ströme führen, ist die Differenz zwischen den Source-Spannungen ebenso proportional zu der Quadratwurzel der Gate-Verbiegung zuzüglich einer Konstanten.

Eine Bauteil-Anordnung gemäß einem weiteren Ausführungsbeispiel der Erfindung weist einen ersten Kanal entsprechend einem der obigen Ausführungsbeispiele und einen oder mehrere zusätzliche Kanäle auf, die durch das gleiche Gate gesteuert werden. Die zusätzlichen Transistorkanäle werden zur Erfassung unterschiedlicher Gate- Verbiegungen positioniert. Eine Differenzmessung von Source-Spannungen für zwei verschiedene Kanäle läßt konstante Offset-Spannungen herausfallen und verringert die Temperatur-Sensivität und andere Gleichsignal-Effekte.

Ein kapazitiver Sensor gemäß der Erfindung weist eine flexible Membranstruktur und einen stark dotierten Bereich unterhalb des Mittelpunkts der Membran auf. Eine Verbiegung der Membran ändert die Kapazität zwischen der Membran und dem stark dotierten Bereich wesentlich, da die Verbiegung in der Mitte der Membran, die oberhalb des stark dotierten Bereichs liegt, am größten ist. Die Verbiegung ist außerhalb des Mittelpunkts der Membran geringer und hat einen geringeren kapazitiven Effekt auf die darunter liegenden Bereiche. Der stark dotierte Bereich ist von einem umgebenden Bereich isoliert, der abgelegen von dem Mittelpunkt der Membran liegt, und der umgebende Bereich ist mit der gleichen Spannung wie die Membran vorgespannt, so daß der umgebende Bereich nicht zu der Kapazität des Sensors beiträgt. Dies erhöht den Rauschabstand für den kapazitiven Sensor, da nur die am stärksten durch die Membran-Verbiegung beeinträchtigten Bereiche zu der Kapazität beitragen. Ein zweiter Bereich, der den stark dotierten Bereich umgibt, kann eine Platte eines Referenz-Kondensators bilden, der zur Auslöschung von Gleichspannungs-Abweichungen, Gleichsignaleffekten und Temperatureffekten bei dem Kapazitätssensor verwendet wird.

Im folgenden wird die Erfindung bezugnehmend auf die begleitende Zeichnung anhand von Ausführungsbeispielen näher erläutert. Es zeigen:

Fig. 1A, 1B, 1C, 1D, 1E, 1F, 1G, 1H, 1I und 1J Querschnittsansichten einer integrierten Schaltung, die unter Verwendung eines erfindungsgemäßen Verfahrens hergestellt wurde,

Fig. 2A, 2B, 2C, 2D, 2E, 2F und 2G Querschnittsansichten einer integrierten Schaltung, die unter Verwendung eines weiteren erfindungsgemäßen Verfahrens hergestellt wurde,

Fig. 3A und 3B eine ebene Ansicht und eine Querschnittsansicht eines MOGFET gemäß einem Ausführungsbeispiel der Erfindung,

Fig. 4A eine ebene Ansicht eines erfindungsgemäßen Sensors vom Quadratwurzel-Typ,

Fig. 4B und 4C eine ebene Ansicht bzw. eine Querschnittsansicht eines Sensors vom Quadratwurzel-Typ gemäß einem weiteren Ausführungsbeispiel der Erfindung,

Fig. 5 eine ebene Ansicht eines Sensors vom Lineartyp gemäß einem Ausführungsbeispiel der Erfindung,

Fig. 6 eine ebene Ansicht eines Sensors vom Lineartyp gemäß einem weiteren Ausführungsbeispiel der Erfindung,

Fig. 7 eine Querschnittsansicht eine MOGFET-Absolutdruck-sensors gemäß einem Ausführungsbeispiel der Erfindung,

Fig. 8 eine Querschnittansicht eine MOGFET-Differenzdrucksensors gemäß einem Ausführungsbeispiel der Erfindung,

Fig. 9A eine Querschnittsansicht eines MOGFET-Beschleunigungssensors gemäß einem Ausführungsbeispiel der Erfindung,

Fig. 9B, 9C, 9D und 9E Querschnittsansichten eines Wafers, während der Bildung der in Fig. 9A gezeigten Gate-Anordnung, und

Fig. 10A und 10B eine Querschnittsansicht bzw. eine -aufsicht eines Kapazitätensensors gemäß einem Ausführungsbeispiel der Erfindung.

Die Verwendung der gleichen Bezugszeichen in verschiedenen Figuren bedeutet ähnliche oder identische Bauteile.

Gemäß der Erfindung werden Feldeffekttransistoren mit sich bewegendem Gate (MOGFET) oder Kondensatoren mit sich bewegender Platte (MOPCAP) unter Verwendung von Prozessen gebildet, die mit Standard-MOS-Verfahren nahezu übereinstimmen und somit die Integration der Elektronik auf einem Chip mit den MOGFETs oder MOPCAPs ermöglichen. Gemäß einem erfindungsgemäßen Prozeß bildet lokale Oxidation (LOCOS) gefolgt durch eine Oxid-Entfernung eine Hochfläche (Mesa) und eine Vertiefung in der Hochfläche in einem ersten Halbleitersubstrat. LOCOS und die Oxid-Entfernung können zur Bildung zusätzlicher Ebenen einer Oberflächenstruktur wiederholt werden. Ein zweites Substrat wird mit dem ersten Substrat längs der Vertiefung schmelzkontaktiert und dann zur Bildung einer flexiblen Gate-Membran geformt. Standard-MOS-Bauteile können in dem ersten Substrat in einem die Hochfläche umgebenden Bereich hergestellt werden.

Gemäß einem weiteren erfindungsgemaßen Verfahren bilden Standard-MOS-Prozesse aktive Bereiche für einen MOGFET oder einen MOPCAP in einem ersten Halbleitersubstrat sowie einen ringförmigen Abstandshalter auf einem zweiten Halbleitersubstrat. Ein ausgerichteter Schmelzkontaktierungsschritt kontaktiert das erste und zweite Substrat miteinander und führt den aktiven Bereich innerhalb der Grenzen des Rings ein. Das zweite Substrat wird dann zur Bildung einer Gate-Membran geformt. Die Standard- oder nahezu Standard-MOS-Verfahren können leicht herkömmliche MOS-Bauteile auf dem ersten oder zweiten Substrat integrieren.

Neuartige Layouts der Sources, Drains und Kanäle in den Sensoren gemäß der Erfindung gestatten einzigartige Betriebsarten zur Erfassung der Bewegung von flexiblen Membranen. Ein Ausführungsbeispiel eines MOGFET-Sensors gemäß der Erfindung weist zwei Kanäle unterhalb einer flexiblen Gate-Membran auf. Die beiden Kanäle sind bezüglich der Gate-Membran symmetrisch positioniert, so daß bei einer Bewegung der Gate-Membran der Abstand von der Gate-Membran zu den bei den Kanälen gleich bleibt. Wenn die beiden Kanäle die gleiche Größe aufweisen und unterschiedliche Ströme führen, ist eine Spannungsdifferenz zwischen den an die beiden Kanäle angrenzenden Sources proportional zu der Quadratwurzel der Ablenkung der Gate-Membran zuzüglich einer Konstanten. Alternativ, wenn die beiden Kanalbereiche unterschiedliche Größe aufweisen, verursachen identische Ströme durch die beiden Kanalbereiche eine Spannungsdifferenz zwischen den Sources, die der Quadratwurzel der Ablenkung der Gate-Membran plus einer Konstanten proportional ist. Die Spannungsdifferenz ist gegenüber der Temperatur des Sensors verhältnismäßig unempfindlich.

Ein Sensor gemäß einem weiteren Ausführungsbeispiel der Erfindung ermöglicht eine Differenzspannungs-Messung zwischen Transistoren oder Paaren von Transistoren mit unterschiedlichen Gate-Verbiegungen bzw. -Verformungen, um konstante Offset-Spannungen auszulöschen und den Temperaturgang zu verringern, der unabhängig von der Gate-Verbiegung ist.

Ein Herstellungsverfahren für einen MOGFET gemäß einem Ausführungsbeispiel der Erfindung ist in den Fig. 1A bis 1J dargestellt. Der Vorgang der Fig. 1A bis 1J weist einen Standard- oder nahezu Standard-MOS-Prozeß auf, der MOS-Bauteile oder aktive Bereiche für den MOGFET bildet. Die Übereinstimmung mit einem standardisierten und gut entwickelten Verfahren, wie er heutzutage in der Industrie ausgeführt wird, schafft große Vorteile hinsichtlich der Kosten, Verfahrenssteuerung, Ausbeute und Verläßlichkeit. Schmelzkontaktierung und Mikrobearbeitung bildet flexible Gate-Membrane, nachdem das Standard-MOS-Verfahren die benötigten aktiven Bereiche gebildet hat.

Fig. 1A zeigt ein Siliziumsubstrat 101 nach Bildung von Silizium-Dioxid-Bereichen 102 durch lokale Oxidation (LOCOS). LOCOS ist eine standardisierte und gut bekannte Technik und als der erster Schritt in vielen MOS-Verfahren zur Bildung von Feldoxid-Isolationsbereichen üblich. Bei dem Prozeß der Fig. 1A bis 1J werden durch LOCOS Feldoxid-Isolationsbereiche gebildet und ebenso die Oberfläche des Wafers 101 geformt. Die Verwendung von LOCOS zur Bildung einer Fläche wird hier manchmal als LOCOS-Mikrobearbeitung bezeichnet. LOCOS hebt eine dünne Schicht (ungefähr 45% der Oxiddicke oder etwa 0,1 bis 0,8 µm) von der Fläche des Substrats 101 bei der Bildung der Oxidbereiche 102 ab. Die Entfernung der Oxidbereiche 102 läßt eine Mesa 104 zurück, die durch einen niedrigeren Ebenenbereich 105 umgeben ist (hierin auch als Bauelementebene 105 bezeichnet), wie in Fig. 1B dargestellt ist. Typischerweise werden Standard-Halbleiter-Bauteile, wie beispielsweise Feldeffekt- oder Bipolartransistoren in der Bauteilebene 105 gebildet, aber Bauteile, wie beispielsweise Isolationsringe oder Durchführungsverbindungen, werden ebenso in und auf der Mesa 104 gebildet.

Bei einem besonderen Verfahren ist das Siliziumsubstrat 101 ein N+-Siliziumsubstrat mit einer Epitaxieschicht der P-Art mit ungefähr 7 µm Dicke und einem Widerstand von ungefähr 27 Ohm·cm. Ein typischer LOCOS-Schritt enthält: Bildung einer dünnen Unterbau-Oxidschicht (nicht gezeigt), Ablagerung einer Siliziumnitrid-Schicht auf der Unterbau-Oxidschicht, Bildung einer zusammengesetzten Maske, die über dem Bereich 103 liegt und diesen bedeckt, Abätzen der belichteten Teile der Siliziumnitrid-Schicht zur Freilegung von Siliziumbereichen zur Oxidation, und Oxidierung der freigelegten Bereiche in einer nassen Sauerstoffatmosphäre bei ungefähr 1050°C während ungefähr 500 Min. zur Bildung von Siliziumdioxid-Bereichen 102, die ungefähr 1,6 µm dick sind. Das Siliziumnitrid, das im Bereich 103 während dem LOCOS-Schritt vor der Oxidation schützt, wird unter Verwendung eines Standardverfahrens, wie beispielsweise Plasmaätzen oder der Anwendung einer heißen Phosphorsäure, vor oder nach der Entfernung der Oxidbereiche 102 und der Unterbau-Oxidschicht beseitigt. Standardtechniken, wie beispielsweise Naßätzen, beseitigen die Oxidbereiche 102 und lassen das Siliziumsubstrat 101, wie in Fig. 1B gezeigt, zurück, wobei sich das obere Ende der Mesa 104 ungefähr 1,72 µm oberhalb der Bauteilebene 105 befindet.

Bei dem Prozeß von Fig. 1A und 1B ist eine obere Endfläche der Mesa 104 nach dem ersten LOCOS-Schritt eben. Alternativ kann der erste LOCOS-Schritt eine Ausgangsvertiefung auf dem oberen Ende der Mesa 104 bilden. Die Konturen der Vertiefung können während eines zweiten, unten beschriebenen LOCOS-Schrittes weiter festgelegt werden. Das obere Ende der Mesa 104 ist typischerweise weniger als 2 µm aber mehr als 500 Angström (50 nm) oberhalb der Bauteilebene 105 des Substrats 101 und sorgt, wie unten erläutert, für eine erhöhte Kontaktfläche zur Schmelzkontaktierung eines zweiten Substrats. MOS-, Bipolar- oder andere Halbleiterbauteile können in der Bauteilebene 105 gebildet werden. Aktive Bereiche des MOGFET liegen in einer Vertiefung, die in der Mesa 104 gebildet werden. Typischerweise ist für einen MOGFET die Dotierungs-Konzentration in der Mesa 104 ungefähr 1015 pro cm³, was niedriger als die Dotierungspegel der meisten Standard-Epitaxieschichten oder Substrate ist, die in MOS-Prozessen verwendet werden. Die niedrigere Dotierung sorgt für niedrigere Schwellenspannungen der MOGFETs.

Nach Bildung der Mesa 104 werden durch herkömmliches Maskieren und Dotieren Isolierungswannen 106 bis 110 gebildet, die in Fig. 1C gezeigt sind. Eine herkömmliche Ionenimplantation von Dotierungsmitteln der N-Art, wie beispielsweise Phosphor, weist auf: Bildung einer dünnen vorimplantierten Oxidschicht, Bildung einer Photolackmaske, die die Bereiche der N-Wannen 106, 109 und 110 frei läßt, Implantierung von Phosphorionen und Einführen von Dotierungsträgern bis zu einer Tiefe von ungefähr 4 µm, um beispielsweise ein N+-Substrat unterhalb einer Epitaxie-Schicht zu erreichen. Die Dotierungsträger können bis zu einer größeren Tiefe als die Tiefe des in einem zweiten unten beschriebenen LOCOS-Schritt entfernten Materials eingeführt werden. Herkömmliche Techniken bilden ebenso P-Wannen 107 und 108, Schutzringe 111 bis 114 und Schwellenimplantierungen für Kanäle in Isolationswannen 106 bis 110. Beispielsweise können Schutzringe 111 bis 114, die die Bildung parasitärer Transistoren verhindern, durch Ionenimplantation durch Verwendung von Kombinationen einer Photolackmaske und einer Siliziumnitrid-Maske gebildet werden, die während des zweiten LOCOS-Schritts verwendet werden.

Der zweite LOCOS-Schritt bildet Silizium-Dioxid-Bereiche 115 bis 117, die in Fig. 1D gezeigt sind, und wird in der gleichen Weise wie der oben beschriebene erste LOCOS-Schritt durchgeführt. Silizium-Dioxid-Bereiche 115 und 116 sind Isolationsbereiche, die in der Bauteilebene 105 gebildet sind. Eine Photolackmaske schützt Bereiche 115 und 116, wenn durch Ätzen der Oxidbereich 117 zur Bildung einer Vertiefung 118 in der Mesa 104 wie in Fig. 1E abgeätzt wird, aber läßt eine erhöhte Kontaktfläche 129 zurück. Eine Mittelebene an dem Grund der Vertiefung 118 sorgt für eine Fläche zur Bildung der aktiven Bereiche des MOGFET. Die Vertiefung 118 ist typischerweise von der Kontaktfläche 129 zwischen 1000 Angström (100 nm) bis ungefähr 10.000 Angström (1000 nm) tief, wo eine Gate-Membran kontaktiert wird. Bei einer geeigneten Wahl der Kanaldotierung ergibt ein Gate-Kanal-Spalt bis zu 3000 Angström (300 nm) eine MOGFET-Schwellenspannung von bis zu ungefähr 2 Volt.

Wenn eine Vertiefung in der Mesa während einem LOCOS-Schritt gebildet wurde, kann ein darauf folgender LOCOS-Schritt Konturen an der Mittelebene bilden. Beispielsweise können Buckel zur Einschließung von Kanälen in der Mittelebene gebildet werden, so daß die Kanäle näher an einer Gate-Membran zur Schaffung der gewünschten Schwellenspannung liegen, und Bereiche, die die Kanäle umgeben, sind tiefer in dem Substrat 101 zur Reduzierung der elektrostatischen Anziehung zwischen der Gate-Membran und der Mittelebene.

Herkömmliche Verfahrensschritte bilden eine Gate-Oxidschicht (nicht gezeigt) und eine Polysilizium-Schicht für ein Gate 119 eines herkömmlichen Feldeffekttransistors (FET), wie in Fig. 1F gezeigt ist. Die Gate-Oxidschicht kann in der Vertiefung 118 und auf der Mesa 104 zurückgelassen werden. Durch Standard-Ionenimplantation der P-Art werden Source/Drain-Bereiche 123 und 124 gebildet, die mit dem Gate 119 für einen P-Kanal-FET in der Bauteilebene 105 selbst ausgerichtet sind. Standard-Ionenimplantation der N-Art bildet Source/Drain-Bereiche (nicht gezeigt) für N-Kanal-FETs in der Bauteilebene 105. Source-, Drain- und Kanalbereiche für den MOGFET werden in der Vertiefung 118 unter Verwendung der gleichen Maskierungs- und Ionenimplantantions-Schritte gebildet, die die Halbleiterbauteile in der Bauteilebene 105 bilden. Die Vertiefung 118, die typischerweise weniger als 1 µm tief ist, ist zur Verwendung von Standard-Wafer-Lithographietechniken seicht genug. Eine Polysilizium-Schicht bildet ebenso Verbindungen 120 und 121.

Wie in Fig. 1G gezeigt, wird ein zweites Siliziumsubstrat 130 mit der Kontaktfläche 129 auf der Mesa 104 schmelzkontaktiert und dadurch ein abgedichteter Hohlraum 128 gebildet. Schmelzkontaktierung ist im Stand der Technik bekannt und verbindet zwei optisch ebene Siliziumflächen mit oder ohne einer dünnen dielektrischen Schicht, wie beispielsweise Silizium-Dioxid oder Siliziumnitrid an den Kontaktflächen. Vor dem Kontaktieren wird eine Oxidschicht (nicht gezeigt) auf dem Substrat 101 gebildet und schützt das Substrat 101, während das Substrat 130 zu einer Membranstruktur geformt wird.

Zur Schmelzkontaktierung werden die Substrate 101 und 130 chemisch unter Verwendung einer basischen Lösung gereinigt, wie beispielsweise Ammoniumhydroxid und Wasser und dann sorgfältig getrocknet. Die beiden ebenen und sauberen Substrate 101 und 130 werden dann in einer Sauerstoffatmosphäre zur Bildung einer schwachen Kontaktierung zusammengehalten. Das kontaktierte Substratpaar 101 und 130 wird dann auf eine Temperatur von ungefähr 59°C während ungefähr 30 Min. erhöht. Während der Schmelzkontaktierung entfernen chemische Reaktionen Gase von dem Hohlraum 128 und schaffen ein Vakuum (Sauerstoff reagiert mit den Wänden des Hohlraums 128 und bildet eine dünne Silizium-Dioxid-Schicht). Schmelzkontaktierung ist im Stand der Technik bekannt und durch Bengtsson, Semiconductor Wafer Bonding: A Review of Interfacional Properties and Application 21(8) J. Electronic Materials 841, 841-862 (1992), beschrieben, worauf hiermit vollständig Bezug genommen wird.

Vor dem Kontaktieren wird wenigstens ein Teil des Substrats 130 stark dotiert, um eine leitende Schicht zur Bildung einer leitenden Gate-Membran zu schaffen. Das zweite Substrat 130 wird durch Vielfachmaskierung und Ätzvorgänge mikrobearbeitet. Nach dem Kontaktieren wird das Substrat 130 durch Schleifen, Polieren oder Ätzen zur Bildung eines dünnen Wafers 31a, wie in Fig. 1H gezeigt, dünner gemacht. Die Dicke des dünner gemachten Wafers 130a hängt von der gewünschten Membranstruktur ab, die gebildet werden soll, ist aber typischerweise zwischen ungefähr 2 µm und ungefähr 7 µm dick. Der dünner gemachte Wafer 130a wird dann zur Formung einer Gate-Membran 135 geätzt. Eine Ätzstop-Schicht, die in den zweiten Substrat 130 vor dem Kontaktieren gebildet wird, begrenzt die Ätztiefe und steuert die Dicke der flexiblen Bereiche 131 und 133 der Gate-Membran 135, wie in Fig. 1B gezeigt ist. Die Bereiche 131 und 133 biegen sich abhängig von den auf sie ausgeübten Kräften, beispielsweise durch Atmosphärendruck, Beschleunigung oder Kontaktkraft. Die flexiblen Bereiche sind für Beschleunigungssensoren typischerweise ungefähr 2,5 µm dick und für Drucksensoren ungefähr 2 µm bis ungefähr 6 µm dick, aber allgemein hängt die Dicke von der Spannweite der aufgehängten Anordnung ab und kann zwischen ungefähr 1 µm und ungefähr 10 µm sein.

Die Gate-Membran 135 weist ebenso eine Masse 132 und einen Ausleger 134 auf. Bei einem Beschleunigungssensor verursacht die Trägheit der Masse 132 eine Verbiegung der flexiblen Bereiche 131 während der Beschleunigung und bewegt Abschnitte der Gate-Membran 135 in Richtung oder weg von den aktiven Bereichen 126. Die Bewegung der Gate-Membran 135 ändert die Schwellenspannung des MOGFET in dem Hohlraum 128. Die aktiven Bereiche des MOGFET können ebenso in der Bauteilebene 105 unter dem Ausleger 134 gebildet sein, so daß, wenn sich der Ausleger 134 in Richtung oder weg von dem darunter liegenden aktiven Bereichen bewegt, die Schwellenspannung des MOGFET sich ändert und somit den Verbiegungsgrad anzeigt.

Die flexiblen Bereiche 131 und 133 der Gate-Membran 135 sind Einkristallstrukturen, wie beispielsweise Silizium, Germanium oder Gallium-Arsenid, die bessere mechanische Eigenschaften als die abgelagerten Materialien aufweisen, die gemäß dem Stand der Technik verwendet werden. Insbesondere weist die Gate-Membran 135 eine geringere mechanische Hysterese und eine geringere Neigung zur Drift oder ständigen Deformierung auf und ist thermisch mit dem Substrat 101 ausgeglichen. Die Gate-Membran 135 nimmt eine hohe Dotierungskonzentration von dem Substrat 130 auf und ist elektrisch leitfähig.

Folgend auf die Bildung der Gate-Membran 135 kann zusätzliches dielektrisches Material abgelagert oder gewachsen werden lassen, und herkömmliche Techniken bilden Metallkontakte 138 und Metallverbindungen 137, wie in Fig. 1J gezeigt. Eine Passivierungsschicht, wie beispielsweise Siliziumnitrid, Silizium-Dioxid oder ein organischer Film, wird in herkömmlicher Weise auf dem IC gebildet und dann von oberhalb der flexiblen Membran 135 entfernt. Der IC wird dann für den Bauteiltyp herkömmlicherweise bestückt, beispielsweise als ein Drucksensor oder ein Beschleunigungssensor.

Die Herstellung eines Kondensators mit einer flexiblen Membran 135 erfolgt im wesentlichen wie der obige Prozeß mit der Änderung hinsichtlich der Bildung eines aktiven Bereichs zur Ladungssammlung unter der flexiblen Membran 135 anstatt den Source-, Drain- und Kanalbereichen.

Der Bearbeitung von Substraten, wie oben beschrieben, folgt ein nahezu standardisierter MOS-Prozeß. Die Hinzufügung eines zweiten LOCOS-Schritts ist eine geringe und akzeptierbare Abweichung von standardisierten MOS-Prozessen und die durch LOCOS-Mikrobearbeitung gebildeten Hohlräume weisen Tiefen typischerweise von weniger als 1 µm auf, was für Standard-Lithographietechniken akzeptabel ist.

Als eine Alternative zur Bildung der Kontaktmesa 104 durch LOCOS-Mikrobearbeitung in der Frühphase des Herstellungsprozesses kann eine Kontaktierungsmesa später über aktiven Bereichen in einem Halbleitersubstrat gebildet werden. Beispielsweise bildet ein herkömmliches MOS-Verfahren eines ersten Substrats aktive Bereiche und MOS-Bauteile in und um einen Bereich, der für eine zu bildende Kontaktmesa gedacht ist. Vor der Bildung von Metalleitungen wird eine Kontaktierungsmesa in dem gewählten Bereich gewählt durch: selektives epitaktisches Wachsen von kristallinem Silizium, Ablagerung und Ätzen eines Dielektrikums, wie beispielsweise Silizium-Dioxid oder Siliziumnitrid, Polysilizium oder anderem Material, oder Wachsen und Musterbildung von thermischem Oxid. Ein zweites Substrat wird mit der Kontaktierungsmesa schmelzkontaktiert und zu einer flexiblen Anordnung geformt, die überhalb den aktiven Bereichen, wie oben beschrieben, liegt.

Fig. 2A bis 2G zeigen ein weiteres Verfahren zur Bildung eines MOGFET oder MOPCAP. Fig. 2A zeigt einen ersten Wafer 201, der zur Bildung einer flexiblen Gate-Membran dient. Der erste Wafer 201 ist ein herkömmlicher Halbleiter-auf-Isolator(SOI)-Wafer mit einer monokristallinen Siliziumschicht 203 auf einer isolierenden Bearbeitungsschicht 202. Eine Siliziumschicht 203 stellt Membran-Material für flexible Bereiche einer zu bildenden Gate-Membran zur Verfügung. Andere Waferarten, die geeignetes Membran-Material enthalten, können verwendet werden. Beispielsweise kann ein Siliziumwafer mit einer vergrabenen P+-Ätzstop- oder eine P-Epitaxieschicht auf einem N-Substrat als ein elektrochemischer Ätzstop verwendet werden. Vorzugsweise weist der Wafer ein monokristallines Membran-Material und einen Ätzstop zur Steuerung der Gate-Membran-Dicke auf.

Die Halbleiterschicht 203 wird maskiert und geätzt unter Verwendung von Standardtechniken, wie beispielsweise chemisches, Plasma- oder anisotropisches Ätzen, oder wird LOCOS-mikrobearbeitet zur Bildung einer Siliziummesa 204, wie in Fig. 2B gezeigt. Ein wie oben beschriebener LOCOS-Schritt bildet einen Oxidbereich 205 (Fig. 2C) in der Mesa 204, und der Oxidbereich 205 wird zur Bildung einer Vertiefung 206 (Fig. 2D) in der Mesa 204 entfernt.

Fig. 2E zeigt einen zweiter Halbleiterwafer 250, der ein Standard-MOS-Bauteil 240 und aktive Bereiche 207 bis 209 für den MOGFET enthält. In dem Ausführungsbeispiel von Fig. 2E werden das Bauelement 240 und die aktiven Bereiche 207 bis 209 mit einem standardisierten Doppelwannen(Twin-tab)-Einfachpoly-CMOS-Verfahren gebildet, aber alternativ können jedem anderen Herstellungsverfahren wie beispielsweise NMOS-, PMOS- oder Bipolar-Verfahren verwendet werden. Zusätzlich kann eine LOCOS-Mikrobearbeitung die Oberfläche eines Wafers 250 beispielsweise zur Schaffung einer erhöhten Kontaktfläche oder erhöhten Kanälen von MOGFETs bezüglich der umgebenen Source-, und Drain- und Isolationsbereiche schaffen, die unter einer flexiblen Gate-Membran liegen. Abschließende Metallverbindungen werden erst nach dem Schmelzkontaktieren einer Gate-Struktur mit dem Wafer 250 gebildet.

Eine ausgerichtete Schmelzkontaktierung verbindet den ersten Wafer 201 von Fig. 2D mit dem zweiten Wafer 250 von Fig. 2E, wobei die Struktur von Fig. 2F geschaffen wird, bei der die Vertiefung 206 ausgerichtet ist, um Abschnitte von aktiven Bereichen 207 bis 209 einzuschließen. Ausgerechnetes Schmelzkontaktieren ist aus dem Stand der Technik bekannt und durch R.W. Bower, M.S. Ismail, N.S.S. Ferrance Allied Wafer Bonding: A Key to Three Dimensional Microstructure, 20 (5) J. Electronic Material 283, 283-387 (May 1991), beschrieben, worauf hiermit vollständig Bezug genommen wird. Ausgerichtete Schmelzkontaktierung umfaßt Vorbehandlungsvorgänge, wie beispielsweise chemisches Reinigen mit einer basischen Lösung, und dann werden die Wafer 201 und 250 mit einer Infrarot-Ausrichtungsvorrichtung zueinander ausgerichtet, die Ausrichtungseigenschaften auf den Wafern 201 und 250 erkennt, wenn die Wafer 201 und 250 gegenüberstehen. Die Wafer 210 und 250 werden in Kontakt gebracht und dann bei ungefähr 950°C für ungefähr 30 Minuten zur Vervollständigung der Kontaktierung ausgeglüht.

Kommerziell erhältliche Kontaktierungsvorrichtung, wie beispielsweise BAL6 Bond Aligner von Electron Vision, Schärding, Österreich, können ausgerichtete Schmelzkontaktierung ausführen.

Der Wafer 201 wird so ausgerichtet, daß die Vertiefung 206 über einen Kanal 208 des MOGFET liegt. Ein Abschnitt 204a der Mesa 204 zwischen der Vertiefung 206 und dem Bearbeitungssubstrat 202 bildet die flexiblen Bereiche einer Gate-Membran nach dem Ätzen des Bearbeitungssubstrats 202. Für das in Fig. 2G gezeigte Ausführungsbeispiel wird das Bearbeitungssubstrat 202 durch mechanisches Schleifen oder chemisches Ätzen entfernt. Alternativ werden das Substrat 202 und die Mesa 204 wie gewünscht durch Vielfachmaskierung und Ätzen geformt. Die integrierte Schaltung kann für Standardtechniken zur Bildung von gemusterten Metallschichten, Passivierung und Bestückung, wie oben beschrieben, beendet werden. Insbesondere können Metallverbindungen die Gate-Membran 204 mit den Standard-Halbleiterbauteilen verbunden werden, die in und auf dem Wafer 250 gebildet sind.

Fig. 3A bzw. 3B zeigen eine schematische ebene bzw. Querschnittsansicht eines MOGFETs 300, der in und auf einem Halbleitersubstrat 301 gebildet ist. Der MOGFET 300 weist eine Source 302, ein Drain 303 und einen Kanal 304 auf, die in einem Substrat 101 diffundiert sind. Eine dünne ringförmige Mesa 305 stützt eine verformbare Gate-Membran 306 um die äußere Begrenzungslinie eines scheibenförmigen Hohlraums 307. Auch wenn Fig. 3 die Mesa 305 als kreisförmig zeigt, können alternative Ausführungsformen Mesas mit quadratischer, rechteckiger oder jede gewünschte andere Begrenzungslinienform aufweisen. Der durch das Substrat 301, Mesa 305 und Membran 306 festgelegte Hohlraum 307 wird hermetisch abgedichtet und enthält ein Vakuum. Die Gate-Membran 306 ist in einem Abstand G von dem Kanalbereich 304, wenn der Außendruck 0 ausgeübt wird. Ein auf die Gate-Membran 306 ausgeübter Außendruck biegt den nächsten Abschnitt der Gate-Membran 306 um einen Abstand W in Richtung des Kanals 304.

Die Verbiegung der Gate-Struktur 306 ändert die elektrischen Eigenschaften des MOGFET 300. Die Kapazität C (W) pro Fläche zwischen dem verformbaren Gate und dem Kanal ist eine Funktion der Gate-Verbiegung W, die durch Gleichung 1 gegeben ist.

C(W) = [(dox/eox) + (g - dox - W)/e]^-1 (Gl. 1)

dox ist die kombinierte Dicke einer Oxidschicht 308 auf dem Kanal 304 und einer dünnen Oxidschicht (nicht gezeigt) auf der Gate-Membran 306. Die variablen e und eox sind die elektrische Permeabilität des freien Raums bzw. des Silizium-Dioxids.

Der MOGFET 300 kann in einer Vielzahl von Betriebsarten betrieben werden, die von Stromsättigungsbedingungen abhängen (Abschnüren in dem Leitungskanal). Wenn das Gate 306 und das Drain 303 miteinander gekoppelt sind, ist die Gleichung 2 die grundlegende Gleichung, die die Drain/Source-Spannung VDS des MOGFET 300 während der Sättigung mit einem festgehaltenen Strom I beschreibt.

In Gleichung 2 stellen die Symbole L, Z, µ, E_g, T, N_b, n_i, Q_f und V_BS die Kanallänge, die Kanalbreite, die Kanal-Leitungsträgerbeweglichkeit, die Kanalbereich-Bandabstandsspannung, die Temperatur, die Kanaldotierung (Anzahl von Ladungsträgern pro cm³), die intrinsische Ladungsträgerdichte, die Massenoxid-Ladung des MOGFET 300 und die Spannungsdifferenz zwischen dem Körper (oder Substrat) und der Source, dar, und die Symbole k, q und e_s stellen die Boltzman-Konstante, die elektronische Ladung und die relative Permeabilität von Silizium dar. Der erste Summand

in Gleichung 2 wird hier als Quadratwurzelterm bezeichnet. Die übrigen Summanden von Gleichung 2 werden manchmal als lineare Terme bezeichnet.

Zwei erfindungsgemäße Erfassungs-Betriebsarten haben ihre Grundlage in Gleichung 2. Die erste Betriebsart (manchmal hier als Quadratwurzel-Betriebsart bezeichnet) stellt eine Ausgangsspannung zur Verfügung, die proportional zu dem Quadratwurzelterm ist, und die zweite Betriebsart (manchmal hier als Linear-Betriebsart bezeichnet) stellt eine Ausgangsspannung bereit, die linear mit der Verbiegung zusammenhängt. Die beiden Erfassungs-Betriebsarten unterscheiden sich durch die Schaltungsanordnung, physikalischen Aufbau, Anordnung der aktiven Bereiche und Betriebsströme.

Fig. 4A zeigte eine ebene Ansicht eines Sensors 400a der Quadratwurzel-Betriebsart, der ein Drain 402, zwei Sources 403 und 404 sowie zwei Kanalbereiche 405 und 406 aufweist, die in ein Substrat 401 diffundiert sind und unterhalb einer einzigen Gate-Membran (nicht gezeigt) liegen, die durch einen ringförmigen Abstandshalter 407 getragen ist. Das Drain 402 ist elektrisch mit der Gate-Membran verbunden. Wenn ein Strom I1 durch die Source 403 und den Kanal 405 verschieden von einem Strom I2 durch die Source 404 und den Kanal 406 ist, oder wenn die Kanalbreite 405 unterschiedlich ist von der Kanalbreite 406, dann ist die Spannungsdifferenz zwischen den Sources 403 und 404 die Differenz zwischen den beiden Quadratwurzeltermen. Die Linearterme und die Temperaturabhängigkeit in Gleichung 2, die unabhängig von Strom und Kanalbreite sind, heben sich aus den Spannungsdifferenzen aus. Die Spannungsdifferenz zwischen den Sources kann zu einem Signal, das proportional zu der Verbiegung plus einer Konstante ist, unter Verwendung einer bekannten Quadrierschaltung (nicht gezeigt), umgesetzt werden, die in der in dem Substrat 401 integrierten MOS-Schaltung implementiert ist.

Die Kanäle 405 und 406 liegen symmetrisch um die Mitte des Hohlraums 408, so daß, wenn sich die den Hohlraum 408 überspannende Gate-Membran verbiegt, die Verbiegungen in Richtung des Kanals 405 genauso groß sind wie Verbiegungen in Richtung des Kanals 406. Bei einem Ausführungsbeispiel weisen die Kanäle 405 und 406 die gleiche Breite Z und Länge L auf. Um die Unterdrückung der Linearterme in Gleichung 2 zu verbessern, sollte das Verhältnis Z/L der Kanalbreite Z zur Kanallänge L klein oder mäßig sein, beispielsweise in der großen Ordnung 1 : 1 bis 20 : 1. Betriebsströme I1 und I2 in der Größenordnung von ungefähr 50 bis 250 µA sind für diesen Betrieb vernünftig.

Fig. 4B und 4C zeigen einen alternativen Sensor 400b der Quadratwurzel-Betriebsart. Bauteile in den Fig. 4A, 4B und 4C, die die gleichen Bezugszeichen tragen, sind ähnlich oder identisch, und die Beschreibung dieser Bauteile bezüglich Fig. 4A gilt auch für Fig. 4B und 4C. Der Sensor 400b unterscheidet sich von dem Sensor 400a, daß der Senosr 400b zwei getrennte Drains 409 und 410 für die Sources 403 bzw. 404 aufweisen. Die Drains 409 und 410 sind miteinander elektrisch durch eine flexible Gate-Membran 411 verbunden.

Ein Vorteil des Sensors 400b ist durch die in Fig. 4C gezeigte Querschnittsansicht dargestellt. Bei dem Sensor 400b sind die Source 403, das Drain 409 und der Kanal 406 in einer ersten Isolationswanne 412 gebildet, und die Source 404, das Drain 410 und der Kanal 405 sind in einer zweiten Isolationswanne 413 gebildet. Die beiden Wannen 412 und 413 können mit unterschiedlichen Spannungen vorgespannt sein, um den Masseneffekt auszulöschen, der daraus resultieren würde, daß die Sources 400 und 403 bezüglich einer Masse, die die Sources 404 und 403 enthält, unterschiedliche Spannungen aufweisen. Die geeigneten Massenspannungen können durch Kontaktwannen 412 und 413 an die Source 403 bzw. 404 gelegt werden. Der Masseneffekt verursacht sonst eine Spannungsdifferenz zwischen der Spannung an der Source 404 und der Spannung an der Source 403, die linear von der Verbiegung der Gate-Membran 411 abhängt.

Eine lineare Erfassungs-Betriebsart wird durch Unterdrücken des Quadratwurzelterms in Gleichung 2 erreicht. Die Unterdrückung wird durch einen MOGFET mit einem großen Kanalbreiten- zu Kanallängen-Verhältnis Z/L (von 50 : 1 bis ungefähr 100 : 1) erreicht, der mit einem geringen Versorgungsstrom (ungefähr 10 µAmpere) betrieben wird. In dieser Weise wird die durch den Quadratwurzelterm verursachte Nonlinearität auf einen akzeptablen Pegel (weniger als ungefähr 0,2%) verringert.

Fig. 5 zeigt eine ebene Ansicht eines MOGFET 500 für eine Linearerfassungs-Betriebsart. Der MOGFET 500 hat eine Source 503, ein Drain 502 und einen Kanal 506, die in ein Substrat 501 defundiert sind. Die Source 503 umgibt nahezu das Drain 502, um die Breite des Kanals 506 zu maximieren. Die Temperaturabhängigkeit der Drain-/Sourcespannung VDS von Transistoren 500 ist bekannt und kann durch eine Schaltung unter Verwendung herkömmlicher Techniken, wie beispielsweise temperaturunabhängige Vorspannung und Differenz-Transistorausgleich, kompliziert werden.

Signale von Linearbetriebsart-Sensoren und Quadratwurzel-Betriebsartsensoren (nach der Verarbeitung durch eine Quadrierschaltung) weisen eine konstante Offset-Spannung auf. Die Offset-Spannung eines Sensors hängt von Struktur- und Herstellungsparametern ab. Der Sensor kann die Offset-Spannung durch Messen einer Differenzspannung zwischen Transistoren unterdrücken, die unterschiedliche Gate-Membran-Verbiegungen erfassen.

Fig. 6 zeigt einen Linearbetriebsart-Sensor 600, der eine Differenzspannung zwischen Sources 603 und 604 zur Unterdrückung einer konstanten Offset-Spannung mißt. Die beiden Sources 603 und 604 sowie ein Drain 602 legen Kanäle 605 und 606 in unterschiedlichen Radien von einer Zentralachse des durch einen ringförmigen Abstandshalter 607, Substrat 601 und eine Gate-Membran (nicht gezeigt) gebildeten Hohlraums fest. Als Antwort auf einen gleichförmigen Druck, verbiegt sich die Gate-Membran am meisten in dem Zentrum der Membran und verbiegt sich weniger, wo die Membran auf den Abstandshalter 607 aufliegt. Somit erfassen die Kanalbereiche 605 und 606 unterschiedliche Gate-Verbiegungen. Die Spannungen an der Source 603 und 604 hängen linear von der Verbiegung ab, sind aber nicht proportional zu der Verbiegung aufgrund der konstanten Offset-Spannung, die aus den Termen in Gleichung 2 folgt, die unabhängig von der Verbiegung sind. Die Messung der Differenz zwischen den Spannungen der Source 603 und 604 unterdrückt die konstante Offset-Spannung und stellt ein Signal bereit, das ungefähr proportional zu der Gate-Verbiegung ist.

Fig. 7 zeigt eine Querschnittsansicht eines MOGFET-Absolutdrucksensors 700, der in der Quadratwurzel-Betriebsart betrieben wird und eine Offset-Spannung-Unterdrückung aufweist. Bei dem Sensor 700 dient eine Gate-Membran 706 als das Gate für vier Transistoren 701 bis 704. Die Transistoren 701 und 702 weisen Sources 721 bzw. 722, Drains 731 bzw. 732 und Kanäle 751 bzw. 752 auf. Die Kanäle 751 und 752 geben bei dem gleichen Radius von der Achse des Hohlraums 705 und erfassen den gleichen Verbiegungswert W. Wie oben bezüglich Fig. 4A, 4B und 4C beschrieben ist durch Betreiben des Transistors 701 und 702 mit unterschiedlichen Strömen die Spannungsdifferenz zwischen der Source 721 und 722 unabhängig von den Lineartermen in Gleichung 2 und sorgt für ein erstes Quadratwurzelsignal, das ungefähr durch den Quadratwurzelterm in Gleichung 2 hinsichtlich der Verbiegung W gegeben ist.

Die Transistoren 703 und 704 weisen Kanalbereiche 754 und 753 bei einem zweiten Radius auf und erfassen eine zweite Gate-Verbiegung W′. Die Spannungsdifferenz zwischen den Sources 723 und 724 stellt ein zweites Quadratwurzelsignal bereit, das durch den Quadratwurzelterm in Gleichung 2 für die zweite Verbiegung W′ gegeben ist. Eine Quadrierschaltung setzt das erste und das zweite Quadratwurzelsignal zu einem ersten quadrierten Signal um, das proportional zu der Verbiegung W zuzüglich eines Offsets ist und einem zweiten quadrierten Signal, das proportional zu der Verbiegung W′ zuzüglich des gleichen Offsets ist. Durch die Differenz zwischen dem ersten und dem zweiten quadrierten Signals wird der Offset unterdrückt.

Die Quadrierschaltung kann aus herkömmlichen MOS-Bauteilen, wie beispielsweise einem N-Kanal-Transistor 708 und einem P-Kanal-Transistor 707 gebildet werden, die in und auf dem Substrat 710 gebildet sind. Solche bekannten Bauelemente 707 und 708 werden durch Standardtechniken gebildet und weisen herkömmliche Strukturen, wie beispielsweise Polysilizium-Gates 711, Feldoxid-Isolationsbereich 712, Metallverbindungen und Kontakte 713 sowie Tieftemperatur-Oxidisolierschichten 714.

Fig. 7 zeigt ebenso eine profilierte Mittelebene an dem Boden des Hohlraums 705, Transistoren 701 bis 704 weisen Kanalbereiche 751 bis 754 auf, die sich an Buckeln befinden, so daß die Kanalbereiche 751 bis 754 näher bei der Gate-Membran 706 liegen als die Isolationswanne 741 und 742 sowie die Sources 721 und 722. Das Formen des Bodens des Hohlraums 705 hält die Kanalbereiche 751 bis 754 nahe genug an der Gate-Membran 706, um die gewünschten Schwellenspannungen für die Transistoren 701 bis 704 zu schaffen und verringert die elektrostatische Anziehungskraft zwischen der Gate-Membran 706 und dem Boden des Hohlraums 705.

Fig. 8 zeigt eine Querschnittsansicht eines MOGFET-Differenzdrucksensors 800, der in der Quadratwurzel-Betriebsart betrieben wird. Der Sensor 800 enthält viele Konstruktionen, die denen des Sensors 700 von Fig. 7 ähnlich oder identisch sind und die gleichen Bezugszeichen haben. Die obige Beschreibung dieser Bauteile bezüglich des Sensors 700 gilt ebenso für den Sensor 800. Der Sensor 800 unterscheidet sich von dem Sensor 700 dadurch, daß ein Durchgangsloch 820 durch das Substrat 810 zu dem Hohlraum 805 gebildet ist. Das Loch 820 geht durch einen Bereich des Substrats 810 hindurch, der die Isolationswanne 761 in dem Substrat 710 von Fig. 7 entspricht. Das Loch 820 kann durch Maskierung der Rückseite des Substrats 810 unter Verwendung einer Infrarot- oder Rückseiten-Ausrichtvorrichtung vor der Schmelzkontaktierung gebildet werden. Nach der Schmelzkontaktierung wird das Loch 820 isotropisch bis zu einer Stopschicht (Oxid) geätzt, die dann unter Verwendung von Plasmaätzen geöffnet wird. Ein typisches Loch 820 ist im Querschnitt kegelförmig und weist für eine Waferdicke von ungefähr 400 µm einen Durchmesser von ungefähr 600 µm an der Rückseite des Wafers 810 auf, um eine 5 µm Durchmesseröffnung zu dem Hohlraum 805 zu schaffen. Ein Gasdruck von der Rückseite des Wafers 810 füllt den Hohlraum 805 und drückt auf eine Bodenfläche der Gate-Membran 706. Der Druck an der Vorderseite des Wafers 810 drückt auf eine Oberseite der Gate-Membran 806. Die Verbiegung der Gate-Membran 806 hängt von der Druckdifferenz zwischen der Vorder- und der Rückseite des Wafers 810 ab.

Fig. 9a zeigt eine Querschnittsansicht eines MOGFET-Beschleunigungssensors 900, der in der Quadratwurzel-Betriebsart betrieben wird. Der Beschleunigungssensor 900 enthält Aufbauten, die denen des Sensors 700 von Fig. 7 ähnlich oder identisch sind und die gleichen Bezugszeichen aufweisen. Die obige Beschreibung dieser Bauteile bezüglich des Sensors 700 gilt ebenso für den Beschleunigungssensor 900. Der Beschleunigungssensor 900 unterscheidet sich von dem Sensor 700 dadurch, daß eine Masse 910 auf einer Membran 906 in der Nähe der Mitte des Hohlraums 905 vorgesehen ist, und ein Belüftungsloch 920 geht durch die Masse 910 und die Membran 906 zu dem Hohlraum 905 hindurch. Das in das Loch 920 übt leichten Druck auf der Ober- und der Unterseite der Membran 906 aus, so daß die Membran 906 nicht durch atmosphärische Druckänderungen verbogen wird. Während einer Beschleunigung verbiegt die Trägheit der Masse 910 die Membran 906 und die Größe der Verbiegung wird wie für den Sensor 700 in Fig. 7 beschrieben erfaßt.

Die Membran 906, Masse 910 und das Einlaßloch 920 können durch Maskierung und Ätzen eines Wafers gebildet werden, der mit dem Substrat 710 schmelzkontaktiert ist. Fig. 9B bis 9E zeigen die Bildung einer Membran 906 und einer Masse 910 von einem Wafer 950. Der Wafer 950 enthält eine Bearbeitungsschicht 951, eine Ätzstop-Schicht 952 und eine Membranschicht 953. Bei einem typischen Ausführungsbeispiel ist die Bearbeitungsschicht 951 ein Siliziumsubstrat der N-Art, der Ätzstopper 952 ist eine Silizium-Dioxidschicht, eine vergrabene P+-Schicht oder eine elektrochemische Ätzstop-Schicht, und die Membranschicht 953 ist eine monokristalline Silizium-Epitaxieschicht. Eine Oxidschicht 954 wird auf dem Wafer 950 während der Schmelzkontaktierung gebildet. Nach der Schmelzkontaktierung des Wafers 950 aus dem Substrat 710 wird der Wafer 950 durch Kalihydroxid (KOH)-Ätzen über einen bestimmten Zeitraum ausgedünnt, so daß die Dicke der Bearbeitungsschicht 950 wie in Fig. 9C gezeigt die gewünschte Höhe der Masse 910 ist.

Alternativ kann der Wafer 950 durch Ätzen, Schleifen oder Polieren ausgedünnt werden. Die Bearbeitungsschicht 955 wird dann maskiert und zu der Ätzstop-Schicht 952 geätzt, um die Masse 910 und ein Loch 957, wie in Fig. 9D gezeigt, zu bilden. Die Membranschicht 953 wird dann maskiert und geätzt, um die Membran 906 zu bilden mit einem Loch 958 zu der Oxidschicht 954. Ein abschließendes Öffnen des Einlaßloches 920 durch die Oxidschicht 954 erfolgt typischerweise durch Plasmaätzen nach der Bildung von Metallkontakten 713 (Fig. 9A). Das Einlaßloch 920 kann so positioniert sein, daß das Ätzen durch den Hohlraum 905 nicht die darunter liegenden aktiven Bereiche beschädigt.

Wie oben beschrieben positionieren die Kanalbuckel 950 die Kanalbereiche näher an der Gate-Membran an und reduzieren die Schwellenspannungen, und umgebende Vertiefungen 953 verringern die elektrostatische Anziehungskraft zwischen der Gate-Membran 906 und dem Substrat 710. Bei dem Beschleunigungssensor 900 können zusätzlich Vertiefungen 953 zur Vergrößerung des Gasflusses durch das Einlaßloch 920 während der Bewegung der Membran 906 gebildet werden. Eine Vergrößerung des Gasstroms verringert die "Druckfilm"-Dämpfung, die die Bewegung der Membran 906 dämpft. Die Größen der Vertiefung 953 und des Einlaßloches 920 können zur Bewirkung einer gewünschten mechanischen Frequenzantwort und der Dämpfungsrate in den Beschleunigungssensor 900 eingestellt werden.

In jedem der obigen Ausführungsbeispiele können diffundierte Leiter unter der Gate-Membran die elektrostatischen Kräfte verringern, die die Gate-Membrane verbiegen. Beispielsweise können in Fig. 7 die Isolationswannen 761, 762 und 763 auf die gleiche Spannung wie die Membran 706 vorgespannt werden und den Großteil der Fläche unter der Membran 706 zur Verringerung der elektrostatischen Anziehungskraft zwischen der Membran 706 und dem Substrat 710 bedecken.

Fig. 10A und 10B zeigen eine Querschnittsansicht und eine ebene Ansicht eine MOPCAP-Sensors 1000 gemäß einem Ausführungsbeispiel der Erfindung. Bei dem Sensor 1000 sind eine flexible Membran 1040 und ein dotierter Bereich 1020, der in einem Substrat 1010 geformt ist, durch die Höhe eines Hohlraums 1060 getrennt. Die Membran 1040 ist in Fig. 10B zur besseren Darstellung der darunter liegenden Strukturen ausgelassen. Das in Fig. 10A und 10B dargestellte Ausführungsbeispiel ist ein Absolutdrucksensor mit einem verschlossenen Hohlraum 1060. Alternative Ausführungsbeispiele weisen Differenzdrucksensoren auf mit Durchgangslöchern durch das Substrat 1010 zu dem Hohlraum 1060 und Beschleunigungsmesser, die Durchgangslöcher durch die Membran 1040 aufweisen. Zusätzlich kann eine Masse zu der Membran 1040 zur Verwendung als Beschleunigungssensor zugefügt werden.

Der Bereich 1020 ist in der Nähe des Mittelpunkts des Hohlraums 1060 angeordnet, wo Druckänderungen die größte Verbiegung der Membran 1040 verursachen. Dementsprechend ist die differentielle Änderung der Kapazität zwischen der Membran 1040 und dem Bereich 1020 pro Druckänderung verhältnismäßig groß. Eine Druckänderung kann eine geringere Kapazitätsänderung zwischen der Membran 1040 und einem Bereich 1030 verursachen, da die Kapazität zwischen der Membran 1040 und dem Bereich 1030 verhältnismäßig groß und die Verbiegung der Membran 1040 verhältnismäßig schmal über den Bereich 1030 ist. Die Kapazität zwischen der Membran 1040 und dem Bereich 1030 ist groß, da ein Teil des Bereichs 1030 in der Nähe einer Kontaktfläche 1050 nur durch die Dicke einer Isolationsschicht 1090 von der Membran 1040 getrennt ist. Dementsprechend werden Änderungen in der Kapazität zwischen der Membran 1040 und dem Bereich 1030 für einen niedrigen Signalabstand für ein von Kapazitätsänderungen abhängiges Signal sorgen.

Um das Signal von dem Sensor 1000 unempfindlich gegenüber der Kapazität zwischen der Membran 1040 und dem Bereich 1030 zu machen, ist der Bereich 1030 von dem Bereich 1020 isoliert und mit ungefähr der gleichen Spannung wie die Membran 1040 vorgespannt. Ein Verstärker mit einer hohen Eingangsimpedanz, der von der Membran 1040 durch eine Durchführung 130 zu dem Bereich 1030 verbunden ist, kann den Bereich 1030 vorspannen. Der Verstärker kann in einer Bauteilebene des Substrats 1010 um den Sensor 1000 herum gebildet sein.

Der Sensor 1000 enthält ebenso wahlweise einen Referenzkapazitäts-Bereich 1070. Druck ändert die Kapazität zwischen der Membran und dem Bereich 1070 weniger als Druck die Kapazität zwischen der Membran 1040 und dem Bereich 1020 ändert, da der Bereich 1070 von der Stelle weiter abgelegen ist, wo sich die Membran 1040 am stärksten verbiegt. Indessen ist der Bereich 1070 in dem gleichen Substrat geformt und den gleichen Einflüssen wie der Bereich 1020 ausgesetzt, so daß Temperatur- oder andere Umgebungsfaktoren die Kapazität der Bereiche 1020 und 1070 in ähnlicher Weise verändern. Zwei Erfassungsschaltungen (nicht gezeigt), eine durch eine Durchführung 1021 mit dem Bereich 1020 und die andere mit einer Durchführung 1071 mit dem Bereich 1070 verbunden, können zur Bereitstellung gleicher Signale eingestellt werden, wenn die Membran 1040 nicht verbogen ist. Eine Differenz zwischen den Signalen von den beiden Erfassungsschaltungen ändert sich mit der Verbiegung der Membran 1040, da die Kapazität aufgrund des Bereichs 1020 sich mit der Verbiegung stärker ändert, aber die Differenz ist gegenüber Temperaturänderungen nicht sensitiv, da Temperaturänderungen für die Bereiche 1020 und 1070 gleich sind. Mehrere gut bekannte Erfassungsschaltungen wie beispielsweise eine kapazitive Brückenschaltung, eine Schaltkapazitätsschaltung oder ein den MOPCAP-Sensor 1000 enthaltender Oszillator können die Kapazitäten der Bereiche 1020 und 1070 erfassen und können in dem Substrat 1010 in der Nähe des Sensors 1000 zum Verringern des Signalrauschens hergestellt werden, das durch kapazitive Leitungen eingeführt wird.

In Fig. 10A und 10B trennen Isolationsbereiche 1080, Isolationsbereiche 1020, 1070 und 1030 und isolieren diese elektrisch. Die Isolationsbereiche 1080 weisen eine in den Bereichen 1020, 1070 und 1030 unterschiedliche Dotierung auf. In einem Ausführungsbeispiel von Fig. 10A und 10B sind die Bereiche 1020, 1070 und 1030 N-Bereiche und die Bereiche 1080 sind P-Bereiche, die in einem P-Substrat 1010 ausgebildet sind. Alternativ kann der Bereich 1030 eine unterschiedliche Dotierung zu dem Bereich 1020 und 1070 aufweisen, und Isolationsbereiche zwischen dem Bereich 1030 und 1020 oder 1070 könnten weggelassen werden, da der Bereich 1030 auf einer Spannung liegt, die eine Verbindung zwischen dem Bereich 1030 und dem Bereich 1020 oder 1070 umgekehrt vorspannen würde.

Auch wenn die vorliegende Erfindung bezugnehmend auf spezielle Ausführungsbeispiele beschrieben wurde, ist die Beschreibung nur ein Beispiel für eine Anwendung der Erfindung und stellt keinerlei Beschränkung dar. Verschiedene Abänderungen und Kombinationen von Merkmalen der Ausführungsbeispiele, die offenbart sind, sind für den Fachmann naheliegend und werden von dem Bereich der Erfindung, wie er durch die folgenden Ansprüche festgelegt wird, mit abgedeckt.

Claims

1. Verfahren zur Herstellung eines Halbleiterelementes mit einer flexiblen Anordnung, gekennzeichnet durch folgende Schritte:
Oxidieren eines Teils einer Oberfläche eines ersten Halbleitersubstrats (101) zur Bildung eines ersten Oxidbereichs (102) und Zurücklassens eines nicht oxidierten Bereichs auf der Fläche,
Entfernen des ersten Oxidbereichs (102) zur Bildung einer Vertiefung (118) in dem ersten Substrat (101), und
Schmelzkontaktierung eines zweiten Substrat (130) an den nicht oxidierten Bereich des ersten Substrats (101), so daß ein Abschnitt des zweiten Substrats (130) über der Vertiefung (118) liegt.

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der nicht oxidierte Bereich die Vertiefung (118) umgibt, und das Verfahren weiterhin die folgenden Schritte aufweist:
Oxidieren der Fläche des ersten Substrats (101) zur Bildung eines zweiten Oxidbereichs, der den nicht oxidierten Bereich der Fläche umgibt,
Entfernen des zweiten Oxidbereichs, um eine die Vertiefung (118) enthaltende Hochebene (Mesa) (106) an der Fläche des ersten Substrats (101) zurückzulassen, und
Bildung eines aktiven Bereichs (126) in einem Abschnitt des ersten Substrats, der durch die Vertiefung (118) festgelegt ist.

3. Verfahren nach Anspruch 2, gekennzeichnet durch den Schritt der Formung des zweiten Substrats (130) zur Bildung einer flexiblen Anordnung (135), die oberhalb der Vertiefung (118) liegt.

4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß das zweite Substrat (130) eine Ätzstop-Schicht enthält, die Schmelzkontaktierung eine erste Fläche des zweiten Substrats (130) mit der Fläche des ersten Substrats (101) kontaktiert, und der Schritt der Formung des zweiten Substrats (130) das Ätzen des zweiten Substrats (130) zur Entfernung eines Teils des zweiten Substrats (130) zwischen einer zweiten Fläche und der Ätzstop-Schicht aufweist.

5. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß der Formungsschritt die folgenden Schritte aufweist:
Oxidieren eines Teils des zweiten Substrats (130), und Entfernen eines Oxidbereichs, der während der Oxidation des zweiten Substrats (130) gebildet wurde.

6. Verfahren nach einem der Ansprüche 2 bis 5, dadurch gekennzeichnet, daß die Schritte des Oxidierens zur Bildung des ersten und zweiten Oxidbereichs gleichzeitig ausgeführt werden.

7. Verfahren nach Anspruch 6, gekennzeichnet durch die folgenden Schritte:
Oxidieren des ersten Substrats (101) zur Bildung eines Oxidbereichs in einer Bodenfläche der Vertiefung (118) und
Entfernen des Oxidbereichs zur Zurücklassung eines Höckers auf der Bodenfläche der Vertiefung.

8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß der Schritt der Bildung eines aktiven Bereichs (126) die Bildung eines Kanalbereichs für das Halbleiterelement in dem Höcker einer Bodenfläche der Vertiefung (118) enthält.

9. Verfahren nach einem der Ansprüche 2 bis 8, gekennzeichnet durch den Schritt der Bildung eines Transistors in und an einem Abschnitt des ersten die Hochfläche (Mesa) (104) umgebenden Substrats.

10. Verfahren nach einem der Ansprüche 1 bis 10, gekennzeichnet durch den Schritt der Bildung eines aktiven Bereichs (126) in der Vertiefung (118).

11. Verfahren nach Anspruch 10, dadurch gekennzeichnet, daß der Schritt der Bildung des aktiven Bereichs (126) den Schritt der Bildung eines Kanalbereichs für das Halbleiterelement aufweist.

12. Verfahren nach einem der Ansprüche 2 bis 11, dadurch gekennzeichnet, daß der Schritt der Bildung des aktiven Bereichs (126) vor dem Oxidationsschritt ausgeführt wird.

13. Verfahren nach Anspruch 12, dadurch gekennzeichnet, daß der Schritt der Bildung des aktiven Bereichs (126) weiterhin den Schritt der Bildung eines dotierten Bereichs bis zu einer Tiefe in dem ersten Substrat (101) aufweist, die größer als die Tiefe der Vertiefung (118) ist.

14. Verfahren nach einem der Ansprüche 1 bis 13, gekennzeichnet durch den Schritt der Formung des zweiten Substrats (130) zur Bildung einer Membran (135) über der Vertiefung (118).

15. Verfahren nach einem der Ansprüche 1 bis 13, gekennzeichnet durch den Schritt der Formung des zweiten Substrats (130) zur Bildung eines Auslegers (134) oberhalb der Vertiefung (118).

16. Verfahren nach Anspruch 15, dadurch gekennzeichnet, daß der erste oxidierte Bereich (102) den nicht oxidierten Bereich umgibt.

17. Verfahren nach Anspruch 16, gekennzeichnet durch den Schritt der Bildung eines aktiven Bereichs in der Vertiefung.

18. Verfahrern zur Herstellung eines Halbleiterelements mit einer flexiblen Anordnung, gekennzeichnet durch folgende Schritte:
Bildung eines Abstandshalters (305), der die Vertiefung (307) auf einer ersten Fläche von einem ersten Halbleitersubstrat (301) festlegt,
Bildung eines aktiven Bereichs (304) in einem zweiten Halbleitersubstrat,
Schmelzkontaktierung des ersten Substrats (301) mit dem zweiten Substrat, so daß die Vertiefung (307) oberhalb des aktiven Bereichs liegt, und
Formung einer zweiten Fläche des ersten Substrats zur Bildung einer flexiblen Anordnung oberhalb des aktiven Bereichs (304).

19. Verfahren nach Anspruch 18, dadurch gekennzeichnet, daß der Schritt der Bildung des Abstandhalters die folgenden Schritte aufweist:
Ätzen des ersten Substrats zur Bildung einer Hochfläche (Mesa) (305),
Oxidieren des ersten Bereichs zur Bildung eines Oxidbereichs auf der Hochfläche (305), und
Entfernen des Oxidbereichs zur Bildung der Vertiefung in der Mesa Hochfläche (305).

20. Verfahren nach Anspruch 19, gekennzeichnet durch den Schritt der Bildung einer Source (302) und eines Drains (303) in dem zweiten Substrat, wobei der Schritt der Bildung des aktiven Bereichs die Ausbildung eines Kanals (304) zwischen der Source (302) und dem Drain (303) aufweist.

21. Verfahren nach Anspruch 18, dadurch gekennzeichnet, daß der Schritt der Formung der zweiten Fläche des ersten Substrats den Schritt des Ätzens der zweiten Fläche bis zu einer Ätzstop-Schicht in dem ersten Substrat aufweist.

22. Verfahren nach Anspruch 21, dadurch gekennzeichnet, daß der Schritt der Formung einer zweiten Fläche des ersten Substrats weiterhin den Schritt der Maskierung der zweiten Fläche zur Freilegung nur von Abschnitten des ersten Substrats zu dem Ätzschritt aufweist.

23. Verfahren nach einem der Ansprüche 18 bis 22, gekennzeichnet durch die folgenden Schritte:
Oxidieren eines Abschnitts des zweiten Halbleitersubstrats zur Bildung eines Oxidbereichs und eines nicht oxidierten Bereichs an dem zweiten Halbleitersubstrat,
Entfernen des Oxidbereichs zur Bildung einer Vertiefung (307) in dem zweiten Substrat,
wobei nach dem Schmelzkontaktierungs-Schritt die Vertiefung in dem Abstandshalter (305) über wenigstens einen Teil der Vertiefung (307) in dem zweiten Halbleitersubstrat und wenigstens einem Abschnitt des nicht oxidierten Bereichs in dem zweiten Halbleitersubstrat liegt.

24. Verfahren nach einem der Ansprüche 18 bis 22, gekennzeichnet durch den Schritt der Bildung eines zweiten Halbleiterelements in und/oder an dem zweiten Substrat.

25. Verfahren nach Anspruch 24, dadurch gekennzeichnet, daß der Schritt der Bildung des zweiten Halbleiterelements die Bildung eines Feldeffekttransistors aufweist.

26. Verfahren nach Anspruch 24, dadurch gekennzeichnet, daß der Schritt der Bildung des zweiten Halbleiterelements die Bildung eines Bipolartransistors aufweist.

27. Halbleiterelement gekennzeichnet durch
ein Halbleitersubstrat mit einer Hochfläche (Mesa) (104) an einer ersten Fläche, bei dem die Hochfläche (104) durch eine niedrigere Ebene der ersten Fläche umgeben ist und eine obere Fläche aufweist, die bezüglich der unteren Ebene erhöht ist, wobei die Mesa (104) eine in ihrer oberen Fläche ausgebildete Vertiefung (118) aufweist,
eine flexible Membran (135), die mit der oberen Fläche der Mesa kontaktiert ist und sich oberhalb der Vertiefung (118) befindet, und
einen aktiven Bereich (126), der in einem Abschnitt des Substrats oberhalb der Vertiefung (118) und unterhalb der flexiblen Membran (135) ausgebildet ist.

28. Halbleiterelement nach Anspruch 27, dadurch gekennzeichnet, daß die flexible Membran (135) eine monokristalline Siliziumschicht aufweist.

29. Halbleiterelement nach Anspruch 27, dadurch gekennzeichnet, daß das Halbleiterelement einen kapazitiven Sensor aufweist, dessen Kapazität von der Position der flexiblen Membran (135) bezüglich des aktiven Bereichs (126) abhängt.

30. Halbleiterelement nach Anspruch 29, gekennzeichnet durch einen zweiten aktiven Bereich in dem ersten Substrat, der den ersten aktiven Bereich (126) umgibt und elektrisch von dem ersten aktiven Bereich isoliert ist.

31. Halbleiterelement nach Anspruch 30, gekennzeichnet durch eine Vorspannschaltung, die mit dem zweiten aktiven Bereich verbunden ist.

32. Halbleiterelement nach Anspruch 30, gekennzeichnet durch einen Verstärker mit einem Eingang, der mit der Membran (135) verbunden ist, und einem Ausgang, der mit dem zweiten aktiven Bereich verbunden ist.

33. Halbleiterelement nach Anspruch 32, dadurch gekennzeichnet, daß der Verstärker in dem Halbleitersubstrat (101) wenigstens teilweise in der unteren Ebene gebildet ist.

34. Halbleiterelement nach Anspruch 27, dadurch gekennzeichnet, daß der aktive Bereich und die flexible Membran den Kanal (126) bzw. das Gate (135) eines Feldeffekttransistors mit beweglichem Gate darstellen.

35. Halbleiterelement nach Anspruch 34, dadurch gekennzeichnet, daß ein Teil des Halbleitersubstrats den Boden der Vertiefung (118) unterhalb der flexiblen Membran (135) festlegt, der Boden der Vertiefung einen Höcker aufweist, der bezüglich der umgebenden Flächen des Bodens erhöht ist, und der Kanal (126) mit dem Höcker gebildet ist.

36. Halbleiterelement nach Anspruch 34, dadurch gekennzeichnet, daß die flexible Membran (135) und der aktive Bereich (126) durch einen Spalt getrennt sind, der weniger als ungefähr 1 µm groß ist.

37. Feldeffektsensor mit beweglichem/bewegbarem Gate gekennzeichnet durch
ein Halbleitersubstrat (401),
einen mit dem Substrat (401) kontaktierten Gate-Aufbau (411), wobei die Gate-Struktur eine flexible Gate-Membran (411) aufweist, die über einen Teil des Substrats (401) liegt, und
einen ersten und einen zweiten Kanal (405) bzw. (406) in dem Abschnitt des Substrats (401) unterhalb der flexiblen Gate-Membran, wobei der erste und der zweite Kanal so geformt sind und so liegen, daß über einen bestimmten Bereich von Gate-Membran-Verbiegungen die flexible Gate-Membran (411) in gleichen Abstand von beiden Kanälen (405), (406) aufweist.

38. Sensor nach Anspruch 37, gekennzeichnet durch
eine erste Source (403), die einen ersten Strom durch den ersten Kanal (405) schickt, und
eine zweite Source (404), die einen zweiten Strom durch den zweiten Kanal (406) schickt.

39. Sensor nach Anspruch 37, gekennzeichnet durch ein erstes Drain (402), das elektrisch mit der flexiblen Gate-Membran (411) verbunden ist, wobei der erste Kanal (405) sich zwischen dem ersten Drain (402) und der ersten Source (403) befindet.

40. Sensor nach Anspruch 39, gekennzeichnet durch ein zweites Drain (410), das elektrisch mit der flexiblen Gate-Membran (411) verbunden ist, wobei der zweite Kanal (406) sich zwischen dem zweiten Drain (410) und der zweiten Source (404) befindet.

41. Sensor nach Anspruch 40, gekennzeichnet durch eine erste Isolationswanne (412) und eine zweite Isolationswanne (413), die in dem Substrat (401) gebildet sind, wobei die erste Source (403), das erste Drain (409) und der erste Kanal (405) in der ersten Isolationswanne (412) und die zweite Source (404), das zweite Drain (410) und der zweite Kanal (406) in der zweiten Isolationswanne (413) angeordnet sind.

42. Sensor nach Anspruch 41, dadurch gekennzeichnet daß die erste Isolationswanne (412) elektrisch mit der ersten Source (403) verbunden ist und die zweite Isolationswanne (413) elektrisch mit der zweiten Source (404) verbunden ist.

43. Sensor nach Anspruch 42, gekennzeichnet durch
eine erste Stromquelle, die mit der ersten Source (403) verbunden ist und einen ersten Strom durch den ersten Kanal (405) schickt, und
eine zweite Stromquelle, die mit der zweiten Source (404) verbunden ist und einen zweiten Strom durch den zweiten Kanal (406) schickt.

44. Sensor nach Anspruch 38, gekennzeichnet durch ein Drain (402), wobei der erste Kanal (405) sich zwischen dem Drain (402) und der ersten Source (403) und der zweite Kanal (406) sich zwischen dem Drain (402) und der zweiten Source (404) befindet.

45. Sensor nach Anspruch 44, dadurch gekennzeichnet, daß das Drain (402) elektrisch mit der flexiblen Gate-Membran (411) verbunden ist.

46. Sensor nach Anspruch 37, dadurch gekennzeichnet, daß das Halbleitersubstrat eine Hochfläche (Mesa) mit einer darin ausgebildeten Vertiefung aufweist, und die flexible Gate-Membran (411) mit der Mesa kontaktiert ist und sich oberhalb der Vertiefung befindet.

47. Sensor nach Anspruch 37, dadurch gekennzeichnet, daß die Gate-Membran weiterhin einen Isolationsring (407) aufweist, der mit der flexiblen Gate-Membran (411) und dem Substrat (401) verbunden ist.

48. Sensor nach Anspruch 37, dadurch gekennzeichnet, daß das Substrat (401) und die flexible Gate-Membran (411) Enden eines zylindrischen Hohlraums bilden und der erste Kanal (405) und der zweite Kanal (406) bogenförmige Bereiche mit dem gleichen Radius bezüglich einer Achse des zylindrischen Hohlraums sind.

49. Sensor nach Anspruch 37, dadurch gekennzeichnet, daß der erste Kanal (405) eine von dem zweiten Kanal (406) unterschiedliche Breite aufweist.

50. Feldeffektsensor mit beweglichem/bewegbarem Gate gekennzeichnet durch ein Halbleitersubstrat (401),
einen mit dem Substrat (401) kontaktierten Gate-Aufbau (411), wobei der Gate-Aufbau eine flexible Gate-Membran (411) aufweist, die sich über einen Teil des Substrats (401) befindet,
einen ersten Kanal (405), der in dem Abschnitt des Substrats (401) und unterhalb des flexiblen Gates (411) gebildet ist, und
einen zweiten Kanal (406), der in dem Bereich des Substrats (401) unterhalb des flexiblen Gates (411) gebildet ist, wobei der erste und der zweite Kanal so liegen und so geformt sind, daß sich bei einer Bewegung des flexiblen Gates (411) bezüglich des Substrats (401) ein Abstand zwischen dem ersten Kanal (405) und dem flexiblen Gate (411) sich stärker ändert als ein Abstand zwischen dem zweiten Kanal (406) und dem flexiblen Gate (411).

51. Sensor nach Anspruch 52, gekennzeichnet durch
eine erste Source (403) in dem Substrat,
eine zweite Source (404) in dem Substrat, und
ein Drain (402) in dem Substrat, das elektrisch mit der flexiblen Gate-Membran (411) verbunden ist, wobei sich der erste Kanal zwischen dem Drain (402) und der ersten Source und der zweite Kanal sich zwischen dem Drain und der zweiten Source befindet.

52. Sensor nach Anspruch 51, dadurch gekennzeichnet,
daß der Gate-Aufbau weiterhin einen Abstandshalter aufweist, der sich zwischen dem Substrat und dem flexiblen Gate (411) befindet,
das Substrat (401), das flexible Gate (411) und der Abstandshalter Ende eines zylindrischen Hohlraums bilden,
der erste Kanal (405) ein bogenförmiger Bereich mit einem ersten Radius bezüglich einer Achse des zylindrischen Hohlraums ist, und
der zweite Kanal (406) ein bogenförmiger Bereich mit einem zweiten Radius bezüglich der Achse des zylindrischen Hohlraums ist.

53. Feldeffektsensor mit beweglichem/bewegbarem Gate gekennzeichnet durch
ein Halbleitersubstrat (401),
einen mit dem Halbleitersubstrat verbundenen Gate-Aufbau, wobei die Gate-Struktur eine flexible Gate-Membran aufweist, die oberhalb des Halbleitersubstrats liegt und von diesem getrennt ist,
einen Kanal (506) in dem Halbleitersubstrat, der unterhalb der flexiblen Gate-Membran, und
eine Source (503) und ein Drain (502) im Halbleitersubstrat, die sich an einander abgewandten Seiten des Kanals (506) befinden, wobei das Drain (502) elektrisch mit der flexiblen Gate-Membran verbunden ist.

54. Sensor nach Anspruch 53, dadurch gekennzeichnet, daß der Kanal ein Breite- zu Länge-Verhältnis von mehr als 50 : 1 aufweist.

55. Sensor nach Anspruch 54, gekennzeichnet durch eine Stromquelle, die mit der Source (503) verbunden ist und einen Strom zwischen ungefähr 10 µAmpere und ungefähr 50 µAmpere zur Verfügung stellt.

56. Verfahren zur Verwendung eines Transistors mit beweglichem/bewegbarem Gate als Sensor, gekennzeichnet durch die Schritte:
Miteinanderverbinden eines Gates und eines Drains des Transistors mit beweglichem Gate, und
Messung einer von einem Sättigungsstrom durch den Transistor mit beweglichem Gate abhängigen Eigenschaft.

57. Verfahren nach Anspruch 56, dadurch gekennzeichnet, daß der Schritt der Messung aufweist:
Ansteuerung eines vorbestimmten Stroms durch den Transistor mit beweglichem Gate, und
Messung einer Drain-Source-Spannung des Transistors mit beweglichem Gate.

58. Kapazitiver Sensor gekennzeichnet durch
ein Halbleitersubstrat (1010), das eine Vertiefung (1060) auf einer ersten Fläche des Substrats (1010) festlegt,
eine Membran (1040) mit einem ersten Abschnitt, der mit dem Substrat verbunden ist, und einem zweiten Abschnitt, der oberhalb der Vertiefung (1060) liegt,
einen ersten aktiven Bereich, der in einem Abschnitt des Substrats unterhalb der Vertiefung gebildet ist, und unterhalb des zweiten Abschnitts der flexiblen Membran liegt,
einen zweiten aktiven Bereich, der in dem Substrat teilweise unterhalb des ersten Abschnitts der Membran gebildet ist, und
eine Vorspannschaltung, die den zweiten aktiven Bereich auf der gleichen Spannung wie die Membran hält.

59. Kapazitiver Sensor nach Anspruch 58, dadurch gekennzeichnet, daß die Vorspannungsschaltung in und/oder an dem Halbleitersubstrat gebildet ist.

60. Kapazitiver Sensor nach Anspruch 59, gekennzeichnet durch
einen dritten aktiven Bereich in einem Abschnitt des Substrats unterhalb der Vertiefung,
eine erste Erfassungsschaltung, die ein erstes Signal zur Verfügung stellt, das eine Kapazität zwischen dem ersten aktiven Bereich und der flexiblen Membran anzeigt,
eine zweite Erfassungsschaltung, die ein zweites Signal zur Verfügung stellt, das eine Kapazität zwischen dem dritten aktiven Bereich und der flexiblen Membran (1040) anzeigt, und
eine Schaltung, die ein Signal bereitstellt, das eine Differenz zwischen dem ersten und dem zweiten Signal anzeigt.

61. Kapazitiver Sensor nach Anspruch 60, dadurch gekennzeichnet, daß die erste und zweite Erfassungsschaltung in und/oder an dem Halbleitersubstrat gebildet sind.

62. Kapazitiver Sensor nach Anspruch 58, dadurch gekennzeichnet, daß die Vertiefung eine äußere Begrenzung an der ersten Fläche hat, und die bewegliche Membran (1040) mit dem Substrat um die äußere Begrenzungslinie der Vertiefung (1060) herum schmelzkontaktiert ist.

63. Kapazitiver Sensor nach Anspruch 62, dadurch gekennzeichnet, daß das Substrat ein Durchgangsloch aufweist, das von einer zweiten Fläche des Substrats zu der Vertiefung hindurchgeht.

64. Kapazitiver Sensor nach Anspruch 62, dadurch gekennzeichnet, daß die Membran ein Loch durch den zweiten Abschnitt der Membran aufweist.

65. Feldeffekttransistor mit beweglichem/bewegbarem Gate, gekennzeichnet durch
ein Halbleitersubstrat mit einer Fläche, die ein höher gelegenes und ein niedriger gelegenes Niveau aufweist,
einen Kanalbereich in dem höher gelegenen Niveau,
einen aktiven Bereich in dem niedrig gelegenen Niveau, und
eine im Substrat kontaktierte Gate-Struktur, wobei die Gate-Struktur eine flexible Gate-Membran oberhalb des höher gelegenen Niveaus des Flächenbereichs aufweist.

66. Feldeffekttransistor mit beweglichem Gate nach Anspruch 65, gekennzeichnet durch eine Source und ein Drain, die in dem niedrig gelegenen Niveau gebildet sind.

67. Feldeffekttransistor mit beweglichem Gate nach Anspruch 65 oder 66, gekennzeichnet durch eine Schaltung, die den aktiven Bereich mit einer Spannung ansteuert, die die elektrostatische Anziehung zwischen dem Substrat und der flexiblen Membran verringert.