DE102006051597A1

DE102006051597A1 - Halbleiteranordnung und Verfahren zur Herstellung einer Halbleiteranordnung

Info

Publication number: DE102006051597A1
Application number: DE102006051597A
Authority: DE
Inventors: Alida Würtz
Original assignee: Atmel Germany GmbH
Current assignee: Microchip Technology Munich GmbH
Priority date: 2006-11-02
Filing date: 2006-11-02
Publication date: 2008-05-08
Also published as: WO2008052762A3; US20080099860A1; WO2008052762A2

Abstract

Halbleiteranordnung und Verfahren zur Herstellung einer Halbleiteranordnung - mit einem Substrat (1), - mit einer Bauelementeschicht (3) aus einem einkristallinem Halbleitermaterial, - mit einer Isolatorschicht (2), die zwischen dem Substrat (1) und der Bauelementeschicht (3) ausgebildet ist und die Bauelementeschicht (3) vom Substrat (1) isoliert (SOI), - mit einer Anzahl von Bauelementen (140), die in der Bauelementeschicht (3) ausgebildet sind, - mit einer Grabenstruktur (13), die an die Isolatorschicht (2) angrenzt und die zumindest teilweise mit Dielektrikum verfüllt ist, um zumindest ein Bauelement (140) der Anzahl von Bauelementen (140) innerhalb der Bauelementeschicht (3) in lateraler Richtung zu isolieren, und - mit einer freitragenden Mikrostuktur (150, 250, 350, 450, 550), die in einem durch die Grabenstruktur (13) festgelegten Strukturbereich (151, 251, 351, 451, 551) ausgebildet ist.

Description

Die vorliegende Erfindung betrifft eine Halbleiteranordnung und ein Verfahren zur Herstellung einer Halbleiteranordnung.
Aus „Laminated High-Aspect-Ratio Microstructures in a conventional CMOS Process", u.a. G.K. Fedder in IEEE Micro Electro Mechanical Systems, S. 13, Workshop (San Diego, CA) 11-15. Feb. 1996, ist ein Verfahren zur Herstellung einer Mikrostruktur (MEMS) bekannt. Dabei werden Mikrostrukturen zusammen mit CMOS-Strukturen eines Standard-CMOS-Prozesses integriert. Die Mikrostruktur wird im CMOS-Prozess durch eine Kombination von Aluminiumschichten, Siliziumdioxidschichten und Siliziumnitridschichten hergestellt. Das Siliziumsubstrat, das als Opfermaterial dient, wird im Bereich der Mikrostruktur zunächst anisotrop und nachfolgend isotrop geätzt, so dass die Mikrostruktur unterätzt wird. Die Metallschichten und die Dielektrikumschichten, die für die CMOS-Strukturen normalerweise zur elektrischen Verbindung genutzt werden, dienen in Doppelfunktion der Strukturierung der Mikrostruktur. Ein ähnliches Herstellungsverfahren mit der isotropen Ätzung eines Siliziumsubstrats ist in der US 5,717,631 offenbart.
Eine Verbesserung dieser zu einem CMOS-Prozess kompatiblen Herstellung einer Mikrostruktur soll in „Post-CMOS Processing for High-Aspect-Ratio Integrated Silicon Microstructures", H. Xie u.a. IEEEE/ASME Journal of Microelectromechanical Systems, Vol. 11, Issue 2, pp. 93-101, April 2002 offenbart sein, wobei das Siliziumsubstrat von der Rückseite des Wafers durch eine anisotrope Ätzung lokal gedünnt wird. Nachfolgend wird die Mikrostruktur durch anisotrope Ätzung von der Vorderseite des Wafers freigelegt.
Aus der US 2002/0127822 A1 und der US 6,528,887 B2 sind Mikrostrukturen auf einem SOI-Substrat (engl. Silicon On Insulator) bekannt. Die zuvor vergrabene Isolatorschicht der SOI-Struktur dient als Opferschicht und wird zur Freilegung der Mikrostruktur durch Ätzung entfernt. Weiterhin sind Maßnahmen vorgesehen, die ein unerwünschtes Anhaften der Mikrostruktur an der Oberfläche des Substrates verhindern sollen. Auch in der DE 100 17 422 A1 dient eine vergrabene Oxidschicht als Opferoxid, das zur Freilegung der Mikrostruktur aus polykristallinem Silizium geätzt wird. Die Mikrostruktur aus polykristallinem Silizium wird durch im polykristallinen Silizium geätzte Gräben strukturiert.
Der Erfindung liegt die Aufgabe zu Grunde eine Halbleiteranordnung mit einer freitragenden Mikrostruktur anzugeben, wobei elektrische oder mechanische Eigenschaften möglichst verbessert sind.
Diese Aufgabe wird durch die Halbleiteranordnung mit den Merkmalen des unabhängigen Patentanspruchs 1 gelöst. Vorteilhafte Weiterbildungen sind Gegenstand von abhängigen Ansprüchen.
Demzufolge ist eine Halbleiteranordnung vorgesehen, die ein Substrat, eine Bauelementeschicht aus einem einkristallinen Halbleitermaterial und eine Isolatorschicht aufweist. Die Isolatorschicht ist zwischen dem Substrat und der Bauelementeschicht ausgebildet und isoliert die Bauelementeschicht vom Substrat. Eine derartige Anordnung wird auch als SOI (engl. Silicon On Insulator) oder SOS (Silicon On Saphir) bezeichnet. Die Isolatorschicht ist dabei vorzugsweise aus einem Dielektrikum, wie Siliziumdioxid gebildet. Das Substrat ist beispielsweise aus einem Halbleitermaterial gebildet.
Vorteilhafterweise weisen die Bauelementeschicht und/oder das Substrat Silizium auf.
Die Halbleiteranordnung weist weiterhin eine Anzahl von Bauelementen auf, die in der Bauelementeschicht ausgebildet sind. Das einzige Bauelement oder die mehreren Bauelemente werden vorzugsweise in einem Standard-Prozess zur Herstellung von MOSFET, DMOS-Feldeffekttransistoren und/oder Bipolartransistoren ausgebildet. Mehrere Bauelemente sind dabei vorzugsweise zu einem Schaltkreis zum Ansteuern eines Aktors und/oder in einem Messschaltkreis zum Messen eines Sensorsignals eines Sensors verschaltet.
Weiterhin weist die Halbleiteranordnung eine Grabenstruktur auf. Die Grabenstruktur grenzt an die Isolatorschicht an. Die Grabenstruktur ist dabei zumindest teilweise, vorteilhafterweise jedoch vollständig mit Dielektrikum verfüllt. Dies ermöglicht zumindest ein Bauelement, üblicherweise jedoch mehrere Bauelemente, innerhalb der Bauelementeschicht in lateraler Richtung zu isolieren. Eine derartige Grabenstruktur weist eine Anzahl von insbesondere tiefen Gräben (engl. deep trench) auf, die zusammen die Grabenstruktur bilden. Da das zumindest eine Bauelement durch die Isolatorschicht auch in vertikaler Richtung gegenüber dem Substrat isoliert ist, ist das zumindest eine Bauelement vorteilhafterweise allseitig in einer Box isoliert und lediglich durch die Anschlüsse elektrisch verbunden. Dabei wird – wie in der Halbleiterfertigung üblich – unter der lateralen Richtung eine Richtung in einer Waferebene und unter vertikaler Richtung eine Richtung in eine Wafertiefe, senkrecht zur Waferebene verstanden.
Weiterhin weist die Halbleiteranordnung eine freitragende Mikrostruktur auf. Eine derartige Anordnung kann als MEMS (engl. Micro-Electro-Mechanical System) ausgebildet sein. MEMS ist insbesondere die Kombination aus zumindest einem die freitragende Mikrostruktur bildenden mechanischen Element und elektronischen Schaltungen auf einem Substrat bzw. Chip. Die freitragende Mikrostruktur ist dabei vorzugsweise ein Sensor und/oder ein Aktor und/oder Bestandteil eines elektronischen oder elektromechanischen Bauelementes.
Freitragend ist die Ausführung einer Mikrostruktur, wenn diese zumindest bereichsweise nicht an anderes festes Material der Halbleiteranordnung angrenzt. Vorzugsweise ist die Mikrostruktur zur Erfüllung ihrer Funktion nicht durch weitere äußere Lastaufnahmeelemente abgestützt. Vorzugsweise ist die freitragende Mikrostruktur in Material der Halbleiteranordnung zumindest einseitig fest eingespannt. Alternativ oder in Kombination können auch andere Lagerungen (Festlager/Loslager) vorgesehen sein.
Die freitragende Mikrostruktur ist in einem Strukturbereich ausgebildet, der durch die Grabenstruktur festgelegt ist. Der Strukturbereich ist hierzu durch die Grabenstruktur vorzugsweise zumindest lateral innerhalb der Bauelementeschicht begrenzt. Die Grabenstruktur weist daher synergetisch zu der Funktion der Isolierung des zumindest einen Bauelementes die Funktion der Festlegung des Strukturbereichs für die freitragende Mikrostruktur auf, so dass die freitragende Mikrostruktur mithin nicht außerhalb des durch die Grabenstruktur definierten Strukturbereichs ausgebildet wird. Daher ist der Strukturbereich der Bereich auf dem Halbleiterchip, in dem die freitragende Mikrostruktur ausgebildet ist. Die freitragende Mikrostruktur ist durch diese Festlegung zur Grabenstruktur positioniert. Durch die Festlegung mittels der Grabenstruktur werden die Grenzen des Strukturbereichs vorzugsweise zumindest in lateraler Richtung definiert. Vorzugsweise legt die Grabenstruktur einen Raum zumindest in lateraler Richtung fest, wobei innerhalb dieses Raumes die freitragende Mikrostruktur freigelegt und/oder beweglich ist.
Die freitragende Mikrostruktur ist in einer Ausgestaltungsvariante beweglich ausgebildet. Beispielsweise kann die bewegliche freitragende Mikrostruktur die Form eines Kragarmes aufweisen, der nur ein Auflager hat. Eine deratige Form eines Kragarmes kann auch als Kantilever bezeichnet werden. Dieser wird bei einer Bewegung auf Schub, Torsion oder Biegung beansprucht. Das Auflager ist hierzu beispielsweise eine Einspannung, in der alle sechs Freiheitsgrade fixiert sind. Für eine entsprechende Bewegung ist die bewegliche freitragende Mikrostruktur vorzugsweise zumindest abschnittsweise elastisch ausgebildet.
Gemäß einer bevorzugten Weiterbildung ist eine Anzahl von Öffnungen in der Bauelementeschicht vorgesehen. Dabei ist zumindest eine Öffnung der Anzahl von Öffnungen innerhalb des Strukturbereichs ausgebildet und durch die Grabenstruktur begrenzt. Bevorzugt ist zur Ausbildung der zumindest einen Öffnung das monokristalline Halbleitermaterial der Bauelementeschicht innerhalb des Strukturbereichs entfernt. Die Grabenstruktur weist folglich eine weitere synergetische Funktion zur Begrenzung der Öffnung auf. Diese Begrenzung ist dabei zu dem zumindest einem Bauelement ausgerichtet.
In einer anderen vorteilhaften Weiterbildung ist vorgesehen, dass die freitragende Mikrostruktur innerhalb einer hermetisch gekapselten Kavität ausgebildet ist. Dabei ist die Kavität durch eine Deckschicht verschlossen. In einer Ausgestaltung dieser Weiterbildung wird die Kavität zumindest teilweise durch die zumindest eine Öffnung innerhalb des Strukturbereichs gebildet. Die Deckschicht weist vorzugsweise ein Dielektrikum auf. In Ausgestaltungsvarianten kann die Deckschicht durch einen gebondeten Deckelwafer oder eine abgeschiedene Schicht ausgebildet sein.
Gemäß einer ersten vorteilhaften Weiterbildungsvariante ist die freitragende Mikrostruktur in lateraler Richtung auslenkbar. Bevorzugt ist dabei vorgesehen, dass die Auslenkung der freitragenden Mikrostruktur in lateraler Richtung durch die Grabenstruktur begrenzt ist. Vorteilhafterweise bildet die Grabenstruktur zumindest einen mechanischen Anschlag für die freitragende Mikrostruktur. Alternativ oder in Kombination kann ein Anschlag auch außerhalb der Bauelementeschicht ausgebildet werden, indem dieser beispielsweise durch einen Dielektrikumbereich oder eine Metallbahn oberhalb der Bauelementeschicht ausgebildet ist.
Gemäß einer zweiten vorteilhaften Weiterbildungsvariante, die auch mit der ersten Weiterbildungsvariante kombinierbar ist, ist vorgesehen, dass die freitragende Mikrostruktur in vertikaler Richtung auslenkbar ist. Bevorzugt ist dabei vorgesehen, dass die freitragende Mikrostruktur in vertikaler Richtung in zumindest eine Öffnung der Anzahl der Öffnungen hinein auslenkbar ist. Eine vorteilhafte Ausgestaltung der zweiten Weiterbildungsvariante sieht vor, dass die vertikale Auslenkung durch die Isolatorschicht oder die Bauelementeschicht begrenzt ist. Vorteilhafterweise bildet die Isolatorschicht oder die Bauelementeschicht zumindest einen mechanischen Anschlag für die freitragende Mikrostruktur.
In einer anderen vorteilhaften Weiterbildung weist die Halbleiteranordnung Leitbahnen auf. Die Leitbahnen sind vorzugsweise in einer Anzahl von Leitungsebenen ausgebildet. Vorteilhafterweise weisen die Leitbahnen ein Metall und/oder ein Silizid und/oder ein dotiertes Halbleitermaterial, wie beispielsweise polykristallines Silizium auf. Mehrere Leitbahnen sind zum Anschluss der Anzahl von Bauelementen strukturiert. Zumindest eine Leitbahn der Leitbahnen ist als Elektrode der freitragenden Mikrostruktur strukturiert. Hierzu ist die als Elektrode strukturierte Leitbahn vorzugsweise auf oder in der freitragenden Mikrostruktur angeordnet. Auch ist es möglich die Mikrostruktur aus einer leitfähigen Elektrode bestehend auszubilden um beispielsweise eine freitragende Leitbahn als Schmelzsicherung zu realisieren. Bevorzugt ist die Elektrode mit dem zumindest einen Bauelement über eine Leitbahn elektrisch verbunden. Die freitragende Mikrostruktur kann vorteilhafterweise durch elektrostatische Kräfte bewegt werden. Alternativ oder Kombination zu der Elektrode kann auch eine integrierte Windung einer Spule durch eine Leitbahn innerhalb der freitragenden Mikrostruktur ausgebildet sein. In beiden Fällen ist die freitragende Mikrostruktur vorzugsweise als Aktor oder als Sensor ausgebildet.
In einer anderen vorteilhaften Weiterbildungsvariante ist eine Elektrode für die freitragende Mikrostruktur vorgesehen, die innerhalb des Strukturbereichs durch einen dotierten Elektrodenbereich der Bauelementeschicht gebildet ist. Vorzugsweise wird ein Dotierstoff in den Elektrodenbereich bereits während der Herstellung des zumindest einen Bauelementes eingebracht. Der Elektrodenbereich ist vorzugsweise durch die Grabenstruktur begrenzt. Alternativ kann der Elektrodenbereich auch durch eine Ätzung der Bauelementeschicht strukturiert sein.
Gemäß einer anderen vorteilhaften Weiterbildungsvariante weist die freitragende Mikrostruktur eine in Richtung der Isolatorschicht ausgebildete Erhebung auf. Die Erhebung weist einen sich in Richtung der Isolatorschicht verjüngenden Querschnitt auf. Beispielsweise ist die Erhebung als Kegel ausgebildet. Ausgestaltungen der Weiterbildungsvariante sehen weitere Erhebungen in anderen Auslenkrichtung vor. Beispielsweise kann eine Erhebung mit sich verjüngendem Querschnitt in Richtung der Grabenstruktur ausgebildet sein.
Weiterhin liegt der Erfindung die Aufgabe zu Grunde, ein Verfahren zur Herstellung einer Halbleiteranordnung anzugeben. Diese Aufgabe wird durch das Verfahren mit den Merkmalen des Patentanspruchs 13 gelöst. Vorteilhafte Weiterbildungen sind Gegenstand von Unteransprüchen.
Demzufolge ist ein Verfahren zur Herstellung einer Halbleiteranordnung vorgesehen. Zunächst werden ein Substrat, eine Bauelementeschicht aus einkristallinem Halbleitermaterial und eine zwischen dem Substrat und der Bauelementeschicht angeordnete Isolatorschicht ausgebildet.
In nachfolgenden Prozessschritten wird in der Bauelementeschicht eine Anzahl von Bauelementen ausgebildet. Während oder vor der Ausbildung der Bauelemente wird in der Bauelementeschicht eine, zumindest teilweise mit einem Dielektrikum verfüllte Grabenstruktur ausgebildet. Zur Ausbildung der Grabenstruktur wird eine Anzahl von vorzugsweise tiefen Gräben (deep trench) geätzt, in die Dielektrikum abgeschieden wird.
Zusätzlich zur Isolierung des zumindest einen Bauelementes legt die Grabenstruktur einen Strukturbereich festlegt. Zur Festlegung des Strukturbereichs wird die Grabenstruktur vorteilhafterweise geometrisch mittels einer lithographischen Erstellung einer Maskierung und einem anschließenden Ätzschritt ausgebildet. Diese Strukturierung erzeugt u.a. den Strukturbereich und seine Grenzen innerhalb derer eine freitragende Mikrostruktur ausgebildet wird. Die Mikrostruktur wird demzufolge innerhalb dieses durch die Grabenstruktur festgelegten Strukturbereichs ausgebildet. Vorzugsweise erfolgt die Ausbildung der Mikrostruktur nach der Ausbildung der Anzahl von Bauelementen vorteilhafterweise in einem zusätzlichen Modul eines so genannten Back-End-Prozess (BEOL – engl. Back End Of Line), so dass die Bauelemente vorteilhafterweise durch die Ausbildung der Mikrostruktur nicht mehr verändert werden.
Gemäß einer vorteilhaften Weiterbildungsvariante wird zur Ausbildung der freitragenden Mikrostruktur innerhalb des Strukturbereichs das Halbleitermaterial der Bauelementeschicht geätzt. Hierzu werden zunächst Schichten oberhalb der Bauelementeschicht beispielsweise durch Ätzung entfernt und eine Oberfläche der Bauelementeschicht für den Ätzangriff freigelegt. Vorzugsweise wird bei der Ätzung die Isolatorschicht nicht oder nur geringfügig geätzt. Vorzugsweise wird bei der Ätzung die Grabenstruktur nicht oder nur geringfügig geätzt. Das Ätzmittel für die Ätzung des Halbleitermaterials im Strukturbereich wirkt dabei derart selektiv, dass die Isolatorschicht als vertikale Ätzstoppschicht wirkt, und/oder dass die Grabenstruktur als laterale Ätzstoppschicht wirkt.
In einer bevorzugten Weiterbildung ist vorgesehen, dass zur Ausbildung der freitragenden Mikrostruktur eine Ätzung durch eine Maskierung maskiert wird. Zur Ausbildung der Maskierung wird vorzugsweise eine Maskenschicht lithographisch strukturiert, wobei das Material der Maskenschicht mit einer entsprechenden Selektivität für eine Maskierung beim Ätzangriff gewählt wird. Die Maskierung ist dabei zu der Grabenstruktur ausgerichtet. Die Ausrichtung kann dabei durch Justage der Lithographie der Maskierung zur Lithographie der Grabenstruktur erfolgen. Zur Justage ist es lediglich erforderlich, dass die Öffnung der Maskierung innerhalb des durch die Grabenstruktur festgelegten Strukturbereich positioniert ist und nicht über den Strukturbereich hinausragt. Hierbei sollte vorzugsweise eine Breite eines betroffenen Grabens der Grabenstruktur breiter als eine mögliche Dejustage der beiden Lithographieschritte ausgebildet werden. Alternativ zur Justage der beiden Lithographieschritte könnte die Ausrichtung zwar auch selbstjustierend erfolgen, jedoch ist es ausreichend, wenn die Öffnung innerhalb eines vom der Grabenstruktur umzäunten Gebiets ausgebildet wird, da eine Unterätzung der Maskierung in der Bauelementeschicht durch die Grabenstruktur lateral begrenzt wird.
Gemäß einer anderen vorteilhaften Weiterbildung wird zur Ausbildung der Mikrostruktur innerhalb des Strukturbereichs ein mit Dielektrikum verfüllter flacher Graben ausgebildet. Eine derartige Struktur wird auch als STI-Struktur (Shallow Trench Isolation) bezeichnet. Alternativ wird zur Ausbildung der Mikrostruktur ein lokales Oxid ausgebildet. Die Struktur eines lokalen Oxids wird auch als LOGOS-Struktur (LOCal Oxidation of Silicon) bezeichnet. Die Struktur des mit Dielektrikum verfüllten flachen Grabens beziehungsweise des lokalen Oxids wird dabei mit einem sich in Richtung des Substrats verjüngenden Querschnitt ausgebildet. Der mit Dielektrikum verfüllte flache Graben oder das lokale Oxid werden vorzugsweise in der Bauelementeschicht des Strukturbereichs ausgebildet.
In einer wiederum anderen Weiterbildungsvariante ist vorgesehen, dass zur Ausbildung der freitragenden Mikrostruktur eine oberhalb und/oder unterhalb der freitragenden Mikrostruktur ausgebildete Opferschicht zur Freilegung der freitragenden Mikrostruktur entfernt wird. Dabei ist die Opferschicht nicht mit der Bauelementeschicht oder der Isolatorschicht identisch, sondern eine separate zu diesem Zweck ausgebildete Schicht, die beispielsweise durch einen Ätzangriff zur Freilegung entfernt wird. Die Opferschicht kann beispielsweise polykristallines Silizium, amorphes Silizium, Metall oder Silizid aufweisen. Vorzugsweise ist eine Struktur der Opferschicht zu der Grabenstruktur ausgerichtet.
Gemäß einer wiederum anderen Weiterbildungsvariante wird in die Bauelementeschicht innerhalb des Strukturbereichs ein Elektrodenbereich dotiert. Der dotierte Elektrodenbereich bildet dabei eine Elektrode für die freitragende Mikrostruktur. Zur Dotierung kann der Dotierstoff während der Herstellung der Anzahl von Bauelementen beispielsweise eindiffundiert oder implantiert werden.
Die zuvor beschriebenen Weiterbildungsvarianten sind sowohl einzeln als auch in Kombination besonders vorteilhaft. Dabei können sämtliche Weiterbildungsvarianten untereinander kombiniert werden. Einige mögliche Kombinationen sind in der Beschreibung der Ausführungsbeispiele der Figuren erläutert. Diese dort dargestellten Möglichkeiten von Kombinationen der Weiterbildungsvarianten sind jedoch nicht abschließend.
Im Folgenden wird die Erfindung durch Ausführungsbeispiele anhand zeichnerischer Darstellungen näher erläutert.
Es zeigen
1a bis 1e schematische Schnittansichten zu verschiedenen Herstellungsprozesszeitpunkten von einem Teil einer Halbleiteranordnung eines ersten Ausführungsbeispiels;
1f eine schematische Schnittansicht eines Teils einer Halbleiteranordnung eines zweiten Ausführungsbeispiels;
2a bis 2g schematische Schnittansichten zu verschiedenen Herstellungsprozesszeitpunkten von einem Teil einer Halbleiteranordnung eines dritten Ausführungsbeispiels;
3a bis 3d schematische Schnittansichten zu verschiedenen Herstellungsprozesszeitpunkten von einem Teil einer Halbleiteranordnung eines vierten Ausführungsbeispiels;
4a bis 4c schematische Schnittansichten zu verschiedenen Herstellungsprozesszeitpunkten von einem Teil einer Halbleiteranordnung eines fünften Ausführungsbeispiels; und
5a bis 5e schematische Schnittansichten zu verschiedenen Herstellungsprozesszeitpunkten von einem Teil einer Halbleiteranordnung eines sechsten Ausführungsbeispiels.
Eine freitragende Mikrostruktur kann als Sensor oder als Aktor ausgebildet sein. Auch eine kombinierte Funktion als Aktor und Sensor ist möglich. Alternativ oder in Kombination kann die freitragende Mikrostruktur als elektronisches oder elektromechanisches Bauelement ausgebildet sein. Aktoren können beispielsweise nach dem Wirkprinzip der elektrischen, magnetischen, thermischen oder Strömungsenergie arbeiten. Beispielsweise kann als Aktor ein induktiv arbeitender Elektromotor, ein thermischer Aktor, beispielsweise ein Bimetall-Aktor, ein Hydraulik- oder Pneumatik-Aktor, ein Piezoaktor, ein magnetostriktiver Aktor, ein rheologischer Aktor oder eine Formgedächtnislegierung verwendet werden.
Wird die freitragende Mikrostruktur als Sensor verwendet, der auch als (Mess-)Fühler bezeichnet werden kann, so können mittels der freitragenden Mikrostruktur eine oder mehrere bestimmte physikalische Eigenschaften, wie z. B. Druck, Schallwechseldruck, Schall, Beschleunigung oder Kraft erfasst werden, für die eine Vielzahl von Messprinzipien zur Verfügung steht.
Mittels der auf einem Halbleiterchip integrierten freitragenden Mikrostruktur können also beispielsweise ein Schwinger, wie ein Streckschwinger, Biegeschwinger oder Dickenschwinger, ein Inertialsensor, wie ein Beschleunigungssensor, ein mikromechanischer Schalter, ein mikromechanischer Resonator, eine Drucksensormembran, ein (vertikaler) mechanischer Differentialkondensator, ein mechanisch beweglicher Spiegel, ein Dehnmessstreifen, ein Biegebalken, ein optischer Schalter, ein mikromechanischer Elektromotor, ein MEMS-Mikrophon, Mikroventil, Schmelzsicherung, einmal oder mehrfach programmierbarer Speicher oder ein Durchflusssensor realisiert werden. Diese Anwendungen sind dabei nicht abschließend sondern lediglich bevorzugt.
Ein erstes Ausführungsbeispiel einer Halbleiteranordnung mit einer freitragenden Mikrostruktur 150 ist in 1e schematisch als Detailschnittansicht durch einen Halbleiterchip dargestellt. Zusätzlich zur freitragenden Mikrostruktur 150 weist die Halbleiteranordnung eine Anzahl von Bauelementen auf, wobei in 1e exemplarisch ein Feldeffekttransistor 140 dargestellt ist. Die Integration auf einem Halbleiterchip erlaubt selbstverständlich die Ausbildung ganzer Schaltkreise die in 1e nur für eine bessere Verständlichkeit nicht dargestellt sind. Zumindest ein Bauelement (140) des Schaltkreises ist mit der freitragenden Mikrostruktur 150 elektrisch verbunden. Handelt es sich bei der freitragenden Mikrostruktur um einen Sensor, dient der Schaltkreis vorteilhafterweise der Messsignalauswertung oder -erzeugung. Beispielsweise kann mittels des Schaltkreises eine resonante Schwingung bei Drehratensensoren angeregt werden. Handelt es sich bei der freitragenden Mikrostruktur um einen Aktor, dient der Schaltkreis vorteilhafterweise der Ansteuerung des Aktors.
Die Halbleiteranordnung weist eine SOI-Struktur (Silicon On Insulator) mit einem Substrat 1 aus Silizium, mit einer Isolatorschicht 2 aus Siliziumdioxid und mit einer Bauelementeschicht 3 aus monokristallinem Silizium. Die Isolatorschicht 2 isoliert dabei die Bauelementeschicht 3 gegenüber dem Substrat 1. In der Bauelementeschicht 3 ist der Feldeffekttransistor 140 ausgebildet und weist in dieser ein Drainhalbleitergebiet 142 und ein Sourcehalbleitergebiet 141 auf. Das Drainhalbleitergebiet 142 ist mit der Leitbahn 162 aus Metall und das Sourcehalbleitergebiet 141 ist mit der Leitbahn 161 aus Metall angeschlossen. Weiterhin ist eine Gate-Elektrode 171 aus dotiertem polykristallinem Silizium durch ein Gate-Oxid von dem Kanalbereich des Feldeffekttransistors 140 isoliert. Die Gate-Elektrode 171 ist ebenfalls durch eine Leitbahn 160 aus Metall angeschlossen. Zusätzlich zu den Leitbahnen 160, 161, 162 für das Bauelement 140 sind beispielhaft eine weitere Leitbahnen 163 aus Metall und eine Leitbahn 172 aus polykristallinem Silizium für weitere (nicht dargestellte) Bauelemente des Schaltkreises angedeutet.
Die Isolatorschicht 2 bewirkt eine dielektrische, vertikale Isolation des Bauelementes 140. Weiterhin ist in der Bauelementeschicht 3 eine Grabenstruktur 13 ausgebildet, die mehrere mit Dielektrikum gefüllte Gräben 131, 132 und 133 aufweist. Die Gräben 132 und 133 isolieren das Bauelement 140 dabei in lateraler Richtung, so dass das Halbleitermaterial des Bauelements 140 in einer Box aus Dielektrikum gekapselt und somit allseitig isoliert ist.
Die zwei Gräben 131 und 132 legen einen Strukturbereich 151 fest, innerhalb dessen die freitragende Mikrostruktur 150 ausgebildet ist. Im Bauelementebereich 3 ist eine Öffnung 108 eingebracht, in die die freitragende Mikrostruktur 150 hineinragt. Die Öffnung 108 ist dabei durch die beiden Gräben 131 und 132 begrenzt, so dass das Bauelement 140 in unmittelbarer Nähe zu dieser Öffnung 108 und damit in unmittelbarer Nähe zur der freitragenden Mikrostruktur 150 angeordnet werden kann. Diese unmittelbare Nähe zwischen dem Bauelement 140 und der Mikrostruktur ermöglicht sehr kurze Zuleitungen. Kurze Zuleitungen verbessern u.a. die Störsicherheit und reduzieren die Signalverluste auf dieser Zuleitung.
Die freitragende Mikrostruktur 150 weist ein isolierendes Dielektrikum 157 und eine Elektrode 156 aus einer Metallbahn auf. Weiterhin weist die Mikrostruktur 150 eine Erhebung 158 in Richtung der Isolatorschicht 2 auf. Diese Erhebung 158 weist einen sich in Richtung der Isolatorschicht verjüngenden Querschnitt auf. Diese Ausbildung der Erhebung 158 vermindert das ungewollte Anhaften der freitragenden Mikrostruktur 150 an der Isolatorschicht 2.
In einem exemplarischen Anwendungsbeispiel für die freitragende Mikrostruktur 150 ist diese Bestandteil einer (nicht weiter dargestellten) Membran zur Messung von Schall. Zur Messung kann beispielsweise die Kapazität zwischen der Elektrode 156 der freitragenden Mikrostruktur 150 und dem Substrat 1 gemessen werden.
In den 1a bis 1e sind verschiedene schematische Schnittanschichten zu unterschiedlichen Zeitpunkten der Herstellung der Halbleiteranordnung dargestellt.
1a zeigt das Ausgangsmaterial mit einer SOI-Struktur, dem Substrat 1, der Isolatorschicht 2 und der Bauelementeschicht 3 aus monokristallinem Silizium. 1b zeigt eine Ansicht nach der Prozessierung zur Herstellung der Bauelemente. Das so genannte Backend wird abgeschlossen, bevor die Freilegung der freitragenden Mikrostruktur (150, vergl. 1e) erfolgt. Während der Prozessierung zur Herstellung der Bauelemente sind für die spätere freitragende Mikrostruktur (150, vergl. 1e) bereits eine Grabenstruktur 13 mit zwei mit Dielektrikum gefüllte Gräben 131 und 132 vorgesehen. Ebenso vorgesehen ist ein kleines unten rund oder spitz zulaufendes STI-Gebiet 158 (STI: engl. Shallow Trench Isolation) als spätere Erhebung zur Vermeidung von so genannten Stiction-Effekten zwischen der freitragenden Mikrostruktur (150, vergl. 1e) und der Isolatorschicht 2. Es ist möglich mehrere STI-Gebiete analog zu dem in 1b dargestellten vorzusehen. Die Anzahl der Leitbahnebenen mit metallischen Leitbahnen 156, 162, 163, 180 oder Leitbahnen 172 aus polykristallinem Silizium kann beliebig variiert werden.
In 1c wirkt die oberste strukturierte Metallebene 180 als Maskierung für einen anisotropen Oxid-Ätzprozess, in dem das Oxid 190 in den Öffnungen der Maskierung 180 anisotrop bis hinunter auf die Oberfläche des Bauelementeschicht 3 aus monokristallinem Silizium geätzt wird. Alternativ zur 1c kann auch eine weiter unten liegende Metallebene als Maskierung verwendet werden, so dass sich Abstufungen ergeben können. Auch können durch eine Verwendung unterschiedlicher Metallschichten als Ätzmasken freitragende Mikrostrukturen (150, vergl. 1e) mit unterschiedlicher Dicke erzeugt werden. Diese können beispielsweise unterschiedliche Funktionen aufweisen oder unterschiedlichen Messbereichen zugeordnet sein.
Nachfolgend erfolgt ein anisotroper Silizium-Ätzprozess in einen Opferbereich 31 der Bauelementeschicht 3 hinein. Dies ist in 1d dargestellt, wobei nach der anisotropen Ätzung ein Restopferbereich 31' unterhalb der späteren freitragenden Mikrostruktur (150, vergl. 1e) verbleibt. Diese anisotrope Silizium-Ätzung dient einer Vorfertigung für die anschließende isotrope Silizium-Ätzung. Dadurch lässt sich die Ätzzeit verkürzen, da die laterale Ätzrate meist geringer ist als die vertikale. Der Ätzschritt der anisotropen Silizium-Ätzung ist jedoch prinzipiell entbehrlich und kann durch eine entsprechend längere isotrope Ätzung des Siliziums 31 ersetzt werden. Zur isotropen Siliziumätzung dienen die mit Dielektrikum gefüllten Gräben 131 und 132 als laterale Stoppschicht, so dass in aktive Halbleiterbereiche 30 eines angrenzenden Bauelementes (140 vergl. 1e) nicht hinein geätzt wird. Der Zustand nach der isotropen Siliziuim-Ätzung ist in 1e dargestellt. Später könnte die obere Metallschicht 180 ganz oder teilweise entfernt werden (in 1e nicht dargestellt). Das dargestellte Verfahren kann vorteilhaft in eine SOI-Technologie integriert werden.
Die 1f zeigt ein anderes Ausführungsbeispiel einer Halbleiteranordnung mit einer Mikrostruktur 150. Im Unterschied zu dem Ausführungsbeispiel der 1e sind in der 1f zwei zusätzliche mit Dielektrikum verfüllte Gräben 135 und 136 der Grabenstruktur 13 vorgesehen, wobei Halbleitermaterial der Bauelementeschicht 3 zwischen den Gräben 131, 132, 135, 136 durch den (an-)isotropen Ätzprozess herausgeätzt ist, so dass drei Öffnungen 105, 106 und 107 gebildet werden. Das aus den beiden inneren Gräben 135 und 136 stammende Dielektrikum der Grabenstruktur 13 bildet zwei Anschläge und begrenzt eine laterale Auslenkung 159 der freitragenden Mikrostruktur 150. Das Ausführungsbeispiel der 1f kann den Vorteil aufweisen, dass ein Abstand zweier Gräben der Grabenstruktur maximale Auslenkung des Sensors/Aktors definiert und somit eine Überlastung der freitragenden Mikrostruktur vermeidbar ist.
In den Ausführungsbeispielen der 1e und 1f ist das Substrat 1 als durchgehende Schicht dargestellt. Alternativ hierzu kann auch das Substrat strukturiert werden (in den Figuren nicht dargestellt), so dass voneinander isolierte Substratbereiche erzeugt werden können. Hierzu weist das Substrat vorzugsweise eine leitfähige Schicht auf, die in mehrere voneinander isolierte, leitfähige Substratbereiche strukturiert ist. Weiterhin besteht die Möglichkeit einen oder mehrere Substratbereich beispielsweise mittels einer Durchkontaktierung anzuschließen, so dass auch das Potential gegenüber der freitragenden Mikrostruktur 150 einstellbar ist. Auch ist es möglich durch eine Strukturierung des Substrats 1 dieses lokal unterhalb der freitragenden Mikrostruktur 150 zu entfernen (in 1e und 1f nicht dargestellt). Ist das Substrat lokal entfernt ist ein Zugänglichmachen der freitragenden Struktur von der Substratseite aus möglich, um beispielsweise die freitragenden Struktur mit einem weichmagnetischen Material magnetisch zu koppeln.
Die 2g zeigt ein weiteres Ausführungsbeispiel für eine Halbleiteranordnung mit einer freitragenden Mikrostruktur 250. Wiederum sind ein Substrat 1, eine Isolatorschicht 2 und eine Bauelementeschicht 3 mit einer Grabenstruktur 13 mit den Gräben 232 und 231 vorgesehen. Die Grabenstruktur 13 grenzt einen Strukturbereich 251 in lateraler Richtung von aktiven Bereichen 30 in der Bauelementeschicht 3 ab. Innerhalb dieses Strukturbereichs 251 ist die Mikrostruktur 250 positioniert zu einer Öffnung 208 ausgebildet. Die Mikrostruktur 250 weist eine Elektrode 256 ein isolierendes Dielektrikum 257 und eine Erhebung 258 auf. Weiterhin sind Leitbahnen 262, 263, 272 und ein Gate-Elektrode 271 voneinander durch ein Dielektrikum 290 isoliert.
Zusätzlich ist ein Deckel mit einer ersten Deckschicht 211 aus Siliziumdioxid und einer zweiten Deckschicht 210 aus Silizium vorgesehen, die als Deckelwafer ausgebildet und auf eine Maskierung 280 gebondet oder geklebt sind. Alternativ kann als Deckel auch ein Borsilikatglas-Wafer verwendet werden. Die Deckschichten 210, 211 ermöglichen eine hermetische Kapselung der Öffnung 208 und einen Schutz der freitragenden Mikrostruktur 250 gegen Verschmutzung oder einen Schutz vor Feuchtigkeit. Weiterhin ermöglicht der Deckel einen definierten und/oder konstanten Druck in der Öffnung 208. Die freitragende Mikrostruktur 250 kann in diesem Ausführungsbeispiel exemplarisch als Beschleunigungssensor verwendet werden. Die maximale vertikale Auslenkung 252 ist durch einen definierten Abstand der freitragenden Mikrostruktur 250 zu einem Oxid 290 festgelegt.
Anhand der 2a bis 2g wird im Folgenden der Herstellungsprozess zur Erzeugung einer Halbleiteranordnung gemäß 2g näher erläutert.
Gemäß 2a ist wiederum die Maskierung 280 vorgesehen. Weiterhin ist unterhalb der Maskierung 280 eine Opferschicht 220 aus Silizium, das einkristallin, polykristallin oder amorph sein kann, ausgebildet. Dabei ist das Temperaturbudget während der Abscheidung zu beachten, falls tiefer liegende Metallschichten (262, 263, 256) vorhanden sind.
Gemäß 2b wird in einem ersten anisotropen Ätzschritt, der selektiv das Dielektrikum 290 ätzt, die Oberfläche der Maskierung 280 und die Oberfläche der Opferschicht 220 innerhalb von Öffnungen 209 in der Maskierung 280 freigelegt. Die Dielektrikum-Ätzung stoppt daher auf der Opferschicht 220.
Gemäß 2c erfolgt nachfolgend eine anisotrope Silizium-Ätzung, die selektiv Öffnungen 209' in die Opferschicht 220 ätzt und eine Opferrestschicht 220' lateral an diese Öffnungen 209' angrenzend hinterlässt. Die anisotrope Silizium-Ätzung stopp daher auf der Oberfläche des Dielektrikums 290.
Gemäß 2d werden in einem nächsten Prozessschritt die Öffnungen 209' aus 2c durch einen anisotropen Dielektrikum-Ätzschritt bis auf ein Opfergebiet 31 der Bauelementeschicht 3 zu tieferen Öffnungen 209'' tiefgeätzt.
Nachfolgend erfolgt ein anisotroper Silizium-Ätzprozess in einen Opferbereich 31 der Bauelementeschicht 3 hinein. Dies ist in 2e dargestellt, wobei nach der anisotropen Ätzung ein Restopferbereich 31' unterhalb der späteren freitragenden Mikrostruktur (250, vergl. 2g) verbleibt. Diese anisotrope Silizium-Ätzung dient einer Vorfertigung für die anschließende isotrope Silizium-Ätzung. Dadurch lässt sich die Ätzzeit verkürzen, da die laterale Ätzrate meist geringer ist als die vertikale. Der Ätzschritt der anisotropen Silizium-Ätzung ist jedoch prinzipiell entbehrlich und kann durch eine entsprechend längere isotrope Ätzung des Siliziums 31 ersetzt werden. Zur isotropen Siliziumätzung dienen die mit Dielektrikum gefüllten Gräben 231 und 232 als laterale Stoppschicht, so dass in aktive Halbleiterbereiche 30 eines angrenzenden Bauelementes nicht hinein geätzt wird. Der Zustand nach der isotropen Silizium-Ätzung ist in 2f dargestellt.
Mit der isotropen Silizium-Ätzung wird dabei auch die Opferrestschicht 220' entfernt. Diese Entfernung definiert zwei übereinander liegende Stege. Der untere ist dabei die gewünschte freitragende Mikrostruktur 250. Durch eine Strukturierung der oben eingefügten Opferschicht 220 lässt sich eine Erhebung auch an dem oberen Steg formen (in 2f nicht dargestellt) um beispielsweise Stiction-Effekte zu reduzieren.
Der obere freitragende Steg kann auch zum Zwecke der Kapselung der freitragenden Mikrostruktur 250 in Doppelfunktion synergetisch genutzt werden. Hierzu werden dieser obere Steg und andere Oberflächenbereiche (im Ausführungsbeispiel der 2g Maskenbereiche 280) mit einem Deckelwafer gebondet, der die Deckschichten 210 und 211 bildet. Alternativ zu einem oxidierten Siliziumwafer kann hierzu auch ein Glas-Wafer verwendet werden. Vorteilhaft ist dabei, dass der Deckel-Wafer nicht strukturiert werden muss.
Gemäß 3d ist ein weiteres Ausführungsbeispiel für eine Halbleiteranordnung mit einer freitragenden Mikrostruktur 350 schematisch in Schnittansicht dargestellt.
Wiederum sind ein Substrat 1, eine Isolatorschicht 2 und eine Bauelementeschicht 3 mit einer Grabenstruktur 13 mit den Gräben 332 und 331 vorgesehen. Die Grabenstruktur 13 grenzt einen Strukturbereich 351 in lateraler Richtung von aktiven Bereichen 30 in der Bauelementeschicht 3 ab. Innerhalb dieses Strukturbereichs 351 ist die Mikrostruktur 350 positioniert zu einer Öffnung 308. Die Mikrostruktur 350 weist eine Elektrode 356 und ein isolierendes Dielektrikum 357 auft. Dargestellt ist eine Halbleiteranordnung mit zwei im Oxid 390 vergrabenen polykristallinen Siliziumschichten 346 und 320 als Elektroden 346 beziehungsweise Opferschicht 320. Gefertigt werden soll z. B. ein mikromechanischer Resonator, bei dem ein freitragender Steg 350 mit polykristallinem Silizium 356 als freitragende Mikrostruktur 350 elektrostatisch von den zwei lateral benachbarten Elektroden 346 angetrieben wird. Der Steg 350 weist – um Kurzschlüsse zu vermeiden – eine dielektrische Isolation 357 auf. Auch die von dem Steg 350 lateral beabstandeten Elektroden 346 sind durch Dielektrikum 390 isoliert. Die konkrete Anordnung und deren elektromechanische Eigenschaften sind dabei sehr flexibel auszubilden, so dass das Ausführungsbeispiel der 3d nur eine von vielen möglichen Realisierungen darstellt.
Anhand der 3a bis 3d wird im Folgenden der Herstellungsprozess zur Erzeugung einer Halbleiteranordnung gemäß 3d näher erläutert.
Gemäß 3a wird von einer Anordnung mit polykristallinen Siliziumschichten 320, 346 und 356 ausgegangen. Gemäß 3b ist wiederum die Maskierung 380 vorgesehen. Unterhalb der Maskierung 380 ist die Opferschicht 320 aus Silizium ausgebildet.
In einem ersten anisotropen Ätzschritt, der selektiv das Dielektrikum 390 ätzt wird durch Öffnungen 309 in der Maskierung 380 bis hinunter auf ein Opfergebiet 31 der Bauelementeschicht 3 geätzt. Die Dielektrikum-Ätzung stoppt daher auf dem Opfergebiet 31. Insbesondere werden bei der Ätzung die Randbereiche der oberen polykristallinen Siliziumschicht 320 freigelegt, welche später als Opferschicht 320 zur Erzeugung der Wafer-Level-Kapselung 310 dient. Wie schon zu 2 erläutert kann die Polysilizium-Schicht 320 auch erste im Zuge der Ätzung strukturiert werden. Hingegen ermöglicht die Freilegung der Randbereiche der Opferschicht 320 gemäß 3b einen schnelleren Prozess.
Nachfolgend erfolgt ein Silizium-Ätzprozess in einen Opferbereich 31 der Bauelementeschicht 3 hinein. Dies ist in 3c dargestellt. Dieser kann wiederum aus einer kombinierten anisotropen/isotropen Ätzung oder aus einer rein isotropen Ätzung bestehen. Zur Siliziumätzung dienen die mit Dielektrikum gefüllten Gräben 331 und 332 als laterale Stoppschicht, so dass in aktive Halbleiterbereiche 30 eines angrenzenden Bauelementes nicht hinein geätzt wird. Der Zustand nach der isotropen Silizium-Ätzung ist in 3c dargestellt.
Mit der isotropen Silizium-Ätzung wird dabei auch die Opferschicht 320 entfernt. Diese Entfernung definiert zwei übereinander liegende Stege. Der untere ist dabei die gewünschte freitragende Mikrostruktur 350. Gemäß 3d erfolgt das Verschließen der Öffnungen 309' in der obersten Schicht mit Hilfe des Waferbondens.
Gemäß 4c ist ein weiteres Ausführungsbeispiel für eine Halbleiteranordnung mit einer freitragenden Mikrostruktur 450 schematisch in Schnittansicht dargestellt.
Wiederum sind ein Substrat 1, eine Isolatorschicht 2 und eine Bauelementeschicht 3 mit einer Grabenstruktur 13 mit den Gräben 432 und 431 vorgesehen. Die Grabenstruktur 13 grenzt einen Strukturbereich 451 in lateraler Richtung von aktiven Bereichen 30 in der Bauelementeschicht 3 ab. Innerhalb dieser Strukturbereichs 451 ist die Mikrostruktur 450 positioniert zu einer Öffnung 408 ausgebildet. Die Mikrostruktur 450 weist eine Elektrode 456 und ein isolierendes Dielektrikum 457 auf.
Dargestellt ist eine Halbleiteranordnung mit drei im Oxid 490 vergrabenen polykristallinen Siliziumschichten 446 als Elektroden 446 beziehungsweise Opferschichten 420, 421. Gefertigt werden soll z. B. ein mikromechanischer Resonator (MEMS-Resonator), bei dem ein freitragender Steg 450 mit polykristallinem Silizium 456 als freitragende Mikrostruktur 450 elektrostatisch von den zwei lateral benachbarten Elektroden 446 angetrieben wird. Der Steg 450 weist – um Kurzschlüsse zu vermeiden – eine dielektrische Isolation 457 auf. Auch die von dem Steg 450 lateral beabstandeten Elektroden 446 sind durch Dielektrikum 490 isoliert.
Innerhalb des Strukturbereiches 451 ist die Bauelementeschicht 3 zur Ausbildung einer Elektrode 32 mit Dotierstoff dotiert. Ein unterer Bereich 31 kann hingegen undotiert verbleiben. Gefertigt werden soll ein mikromechanischer Resonator bei dem die kapazitive Kopplung zu der darunter liegenden Elektrode 32 (hochdotierte Siliziumschicht) durch Verringerung des Abstandes verbessert werden soll. Aus diesem Grund sind die über der Elektrode 32 liegende Oxid-Schicht (490) sowie die untere Opferschicht 421 (vergl. 4a) aus polykristallinem Silizium besonders dünn ausgeführt. Die erforderlichen nm-Abstände zu der Elektrode 32 lassen sich durch eine Opferschicht-Ätzung erzielen, wie dies lateral aufgrund einer nicht ausreichenden lithographischen Auflösung nicht möglich wäre. Dies ist kann neben der einfachen Kapselung der Strukturen ein Vorteil dieses Ausführungsbeispiels sein.
Anhand der 4a bis 4c wird im Folgenden der Herstellungsprozess zur Erzeugung einer Halbleiteranordnung gemäß 4c näher erläutert.
Gemäß 4a wird von einer Anordnung mit polykristallinen Siliziumschichten 420, 421, 446 und 456 ausgegangen. Gemäß 4b ist wiederum die Maskierung 480 vorgesehen. Unterhalb der Maskierung 480 ist die Opferschicht 420 aus Silizium ausgebildet.
In einem ersten anisotropen Ätzschritt wird selektiv das Dielektrikum 490 durch Öffnungen 409 in der Maskierung 480 bis hinunter auf die Opferschicht 421 geätzt. Die Dielektrikum-Ätzung stoppt daher auf dieser Opferschicht 421. Insbesondere werden bei der Ätzung die Randbereiche der oberen polykristallinen Siliziumschicht 420 freigelegt, welche später als Opferschicht 420 zur Freilegung der freitragenden Mikrostruktur 450 dient.
Nachfolgend erfolgt ein isotroper Silizium-Ätzprozess der die Opferschichten 420 und 421 entfernt. Dies ist in 4c dargestellt. Die vom Oxid 457 umschlossene Elektrode 456 aus polykristallinem Silizium und die seitlichen Elektroden 446 bleiben erhalten. Die seitlichen Elektroden 446 sind für die dargestellte Oszillator-Variante nicht unbedingt erforderlich, da die unten liegende Elektrode 32 genutzt wird. Diese seitlichen Elektroden 446 können aber ggf. zum Einstellen der Schwingungseigenschaften etc. genutzt werden. An die Ätzung anschließend kann wiederum eine Kapselung durch Abscheidung einer dicken Oxidschicht a. A. oder durch Bonden mit einem Deckelwafer erfolgen.
Die 5e zeigt ein weiteres Ausführungsbeispiel für eine Halbleiteranordnung mit einer freitragenden Mikrostruktur 550 in einer schematischen Schnittdarstellung. Wiederum sind ein Substrat 1, eine Isolatorschicht 2 und eine Bauelementeschicht 3 mit einer Grabenstruktur 13 mit den Gräben 532 und 531 vorgesehen. Die Grabenstruktur 13 grenzt einen Strukturbereich 551 in lateraler Richtung von aktiven Bereichen 30 in der Bauelementeschicht 3 ab. Innerhalb dieses Strukturbereichs 551 ist die Mikrostruktur 550 positioniert zu einer Öffnung 508 ausgebildet. Die Mikrostruktur 550 weist zwei Elektroden 556 und 556', eine zwischen den Elektroden 556 und 556' angeordnete Aluminiumnitridschicht 557 und eine flache Erhebung 558 aus Siliziumdioxid auf. Weiterhin sind Leitbahnen 562, 563, 572 und ein Gate-Elektrode 571 voneinander durch ein Dielektrikum 590 isoliert. Die freitragende Struktur ist dabei als FBAR (Film Bulk Acoustic Resonator) ausgebildet. Der FBAR der 5e ist dabei als Dickenschwinger ausgebildet. Alternativ können auch andere Schwinger, wie ein Streckschwinger, Radialschwinger oder Torsionsschwinger ausgebildet werden.
Anhand der 5a bis 5e wird im Folgenden der Herstellungsprozess zur Erzeugung einer Halbleiteranordnung gemäß 5e näher erläutert.
Ausgehend von einer SOI-Struktur gemäß 5a ist gemäß 5b wiederum die Maskierung 580 vorgesehen. Während des Prozesses zur Herstellung der Bauelemente sind bereits ein STI-Gebiet 558 als späterer Träger des FBAR sowie die strukturierte AIN-Schicht 555 und die Elektroden 556 und 556' aus Metall ausgebildet. Vorteilhaft ist dabei, dass eine Planarisierung mittels chemisch-mechanischem Polierens des STI-Gebietes vor einer AIN-Abscheidung erfolgen kann.
Gemäß 5b wird in einem ersten anisotropen Ätzschritt, der selektiv das Dielektrikum 590 ätzt, die Oberfläche der Maskierung 580, die Oberfläche der einen Elektrode 556 und die Oberfläche des Opfergebietes 31 innerhalb der breiten Öffnung 509 in der Maskierung 580 freigelegt. Die Dielektrikum-Ätzung stoppt daher auf dem Opfergebiet 31.
Nachfolgend erfolgt ein anisotroper Silizium-Ätzprozess in einen Opferbereich 31 der Bauelementeschicht 3 hinein. Dies ist in 5d dargestellt, wobei nach der anisotropen Ätzung ein Restopferbereich 31' unterhalb der späteren freitragenden Mikrostruktur (550, vergl. 5e) verbleibt. Diese anisotrope Silizium-Ätzung dient einer Vorfertigung für die anschließende isotrope Silizium-Ätzung. Dadurch lässt sich die Ätzzeit verkürzen, da die laterale Ätzrate meist geringer ist als die vertikale. Der Ätzschritt der anisotropen Silizium-Ätzung ist jedoch prinzipiell entbehrlich und kann durch eine entsprechend längere isotrope Ätzung des Siliziums 31 ersetzt werden.
Zur isotropen Siliziumätzung dienen die mit Dielektrikum gefüllten Gräben 531 und 532 als laterale Stoppschicht, so dass in aktive Halbleiterbereiche 30 eines angrenzenden Bauelementes nicht hinein geätzt wird. Die Silizium-Ätzung sollte mit hoher Selektivität zum Siliziumdioxid, Metall und Aluminiumnitrid erfolgen, da auch kleine Aluminiumnitrid-Bereiche bei der freitragenden Mikrostruktur 550 freiliegen können. Der Zustand nach der isotropen Silizium-Ätzung ist in 5e dargestellt. Vorteile des Ausführungsbeispiels der 5e sind eine Platz sparende Vollintegration und eine einfache Kapselung. Auch ist eine geringe akustische Leckage möglich. Freitragende Strukturen weisen aufgrund der mechanischen Entkopplung durch den Luftspalt eine geringere akustische Leckwelle ins Substrat auf.
Die Erfindung ist selbstverständlich nicht auf die dargestellten Ausführungsbeispiele beschränkt, sondern umfasst auch nicht dargestellte Ausführungsvarianten. So können verschiedene Merkmale der Ausführungsbeispiele untereinander ausgetauscht oder kombiniert werden. Alternative Ausgestaltungen sehen beispielsweise als freitragende Mikrostruktur eine kammförmige, spiralförmige oder mäanderförmige Struktur vor. Ebenfalls ist eine flächig-gelochte Mikrostruktur für eine vereinfachte Unterätzung möglich.

1: Substrat
2: Isolatorschicht
3: Bauelementeschicht aus einkristallinem
: Halbleitermaterial
13: Grabenstruktur
30: aktives Halbleitergebiet
31, 31': Opfergebiet der Bauelementeschicht
32: Elektrode für die freitragende Mikrostruktur
33: einkristallines Halbleitergebiet
108, 208, 308, 408, 508: Öffnung in der Bauelementeschicht
109, 109', 209, 209', 209'', 209''', 309, 409, 509, 509': Ätzöffnung
210, 211, 310: Deckschicht
220, 220', 320, 420, 420', 421: Opferschicht
131, 132, 133, 135, 136, 231, 232, 331, 332, 431, 432, 531, 532: mit Dielektrikum gefüllter Graben
140: Feldeffekttransistor (MOSFET)
141: Source-Halbleitergebiet
142: Drainhalbleitergebiet
346, 446: Elektrode für Mikrostruktur
150, 250, 350, 450, 550: freitragende Mikrostruktur
151, 251, 351, 451, 551: Strukturbereich
252: vertikale Auslenkung
557: Aluminiumnitridschicht (AIN)
156, 256, 356, 456, 556, 556': Elektrode der freitragenden Mikrostruktur
157, 257, 357, 457: Dielektrikum der Mikrostruktur
158, 258, 358, 558: Erhebung (STI, LOGOS)
159: laterale Auslenkung
160: Gate-Anschlussmetallisierung
161: Source-Anschlussmetallisierung
162, 262, 562: Drain-Anschlussmetallisierung
163, 263, 563: Metall-Leitbahn einer Metallisierungsebene
171, 271, 571: Gateelektrode (polykristallines Silizium)
172, 272, 572: Leitbahn aus polykristallinem Silizium
180, 280, 380, 480, 580: Maskierung
190, 290, 390, 490, 590: Dielektrikum, Bor-Phosphor-Silikat-Glas (BPSG)

Claims

Halbleiteranordnung – mit einem Substrat (1), – mit einer Bauelementeschicht (3) aus einem einkristallinem Halbleitermaterial, – mit einer Isolatorschicht (2), die zwischen dem Substrat (1) und der Bauelementeschicht (3) ausgebildet ist und die Bauelementeschicht (3) vom Substrat (1) isoliert, – mit einer Anzahl von Bauelementen (140), die in der Bauelementeschicht (3) ausgebildet sind, – mit einer Grabenstruktur (13), die an die Isolatorschicht (2) angrenzt und die zumindest teilweise mit Dielektrikum verfüllt ist um zumindest ein Bauelement (140) der Anzahl von Bauelementen (140) innerhalb der Bauelementeschicht (3) in lateraler Richtung zu isolieren, und – mit einer freitragenden Mikrostruktur (150, 250, 350, 450, 550), die in einem durch die Grabenstruktur (13) festgelegten Strukturbereich (151, 251, 351, 451, 551) ausgebildet ist (um eine unmittelbar benachbarte Anordnung zum Bauelement zu ermöglichen).
Halbleiteranordnung nach Anspruch 1, mit einer Anzahl von Öffnungen (105, 106, 107, 108, 208, 308, 408, 508) in der Bauelementeschicht (3), wobei zumindest eine Öffnung (105, 106, 107, 108, 208, 308, 408, 508) der Anzahl von Öffnungen (105, 106, 107, 108, 208, 308, 408, 508) innerhalb des Strukturbereichs (151, 251, 351, 451, 551) ausgebildet und durch die Grabenstruktur (13) begrenzt ist.
Halbleiteranordnung nach einem der vorhergehenden Ansprüche, bei der die freitragende Mikrostruktur (150, 250, 350, 450, 550) in lateraler Richtung auslenkbar ist.
Halbleiteranordnung nach Anspruch 3, bei der die Auslenkung (159) der freitragenden Mikrostruktur (150, 250, 350, 450, 550) in lateraler Richtung durch die Grabenstruktur (13) begrenzt ist.
Halbleiteranordnung nach Anspruch 3, bei der die Auslenkung (159) der freitragenden Mikrostruktur (150, 250, 350, 450, 550) in lateraler Richtung durch einen außerhalb der Bauelementeschicht (3) ausgebildeten Anschlag (190) begrenzt ist.
Halbleiteranordnung nach einem der vorhergehenden Ansprüche, bei der die freitragende Mikrostruktur (150, 250, 350, 450, 550) in vertikaler Richtung auslenkbar ist.
Halbleiteranordnung nach Anspruch 6, bei der die freitragende Mikrostruktur (150, 250, 350, 450, 550) in vertikaler Richtung in zumindest eine Öffnung (106, 108, 208, 308, 408, 508) der Anzahl der Öffnungen (105, 106, 107, 108, 208, 308, 408, 508) hinein auslenkbar ist.
Halbleiteranordnung nach einem der Ansprüche 6 oder 7, bei der die vertikale Auslenkung (252) durch die Isolatorschicht (2) oder die Bauelementeschicht (3) begrenzt ist.
Halbleiteranordnung nach einem der vorhergehenden Ansprüche, mit Leitbahnen (156, 256, 356, 456, 556, 160, 161, 162, 262, 562, 163, 263, 563, 171, 271, 571, 172, 272, 572), wobei die Leitbahnen in einer Anzahl von Leitungsebenen ausgebildet sind, – bei der Leitbahnen (160, 161, 162, 262, 562, 163, 263, 563, 171, 271, 571, 172, 272, 572) zum Anschluss der Anzahl von Bauelementen (140) strukturiert sind, und – bei der zumindest eine Leitbahn (156, 256, 356, 456, 556) der Leitbahnen (156, 256, 356, 456, 556, 160, 161, 162, 262, 562, 163, 263, 563, 171, 271, 571, 172, 272, 572) als Elektrode (156, 256, 356, 456, 556) der freitragenden Mikrostruktur (150, 250, 350, 450, 550) strukturiert ist.
Halbleiteranordnung nach einem der vorhergehenden Ansprüche, mit einer Elektrode (32) für die freitragende Mikrostruktur (450), die innerhalb des Strukturbereichs (451) durch einen dotierten Elektrodenbereich (32) der Bauelementeschicht (3) gebildet ist.
Halbleiteranordnung nach einem der vorhergehenden Ansprüche, bei der die freitragende Mikrostruktur (150, 250, 350, 450, 550) innerhalb einer hermetisch gekapselten Kavität ausgebildet ist, wobei die Kavität durch eine Deckschicht (210, 211, 310) verschlossen ist.
Halbleiteranordnung nach einem der vorhergehenden Ansprüche, bei der die freitragende Mikrostruktur (150, 250, 350, 550) eine in Richtung der Isolatorschicht (2) ausgebildete Erhebung (158, 258, 358, 558) mit einem sich in Richtung der Isolatorschicht (2) verjüngenden Querschnitt aufweist.
Verfahren zur Herstellung einer Halbleiteranordnung, bei dem – ein Substrat (1), eine Bauelementeschicht (3) aus einkristallinem Halbleitermaterial und eine zwischen dem Substrat (1) und der Bauelementeschicht (3) angeordnete Isolatorschicht (2) ausgebildet werden, – in der Bauelementeschicht (3) eine Anzahl von Bauelementen (140) ausgebildet wird, – in der Bauelementeschicht (3) eine, zumindest teilweise mit einem Dielektrikum verfüllte Grabenstruktur (13) ausgebildet wird, – die Grabenstruktur (13) einen Strukturbereich (151, 251, 351, 451, 551) festlegt, – innerhalb dieses durch die Grabenstruktur (13) festgelegten Strukturbereichs (151, 251, 351, 451, 551) eine freitragende Mikrostruktur (150, 250, 350, 450, 550) ausgebildet wird.
Verfahren nach Anspruch 13, bei dem zur Ausbildung der freitragenden Mikrostruktur (150, 250, 350, 550) innerhalb des Strukturbereichs (151, 251, 351, 551) das Halbleitermaterial der Bauelementeschicht (3) geätzt wird, – wobei die Isolatorschicht (2) als vertikale Ätzstoppschicht wirkt, und/oder – wobei die Grabenstruktur (13) als laterale Ätzstoppschicht wirkt.
Verfahren nach einem der vorhergehenden Ansprüche, bei dem zur Ausbildung der freitragenden Mikrostruktur (150, 250, 350, 450, 550) eine Ätzung durch eine Maskierung (180, 280, 380, 480, 580) maskiert wird, wobei die Maskierung (180, 280, 380, 480, 580) zu der Grabenstruktur (13) ausgerichtet ist.
Verfahren nach einem der vorhergehenden Ansprüche, bei dem zur Ausbildung der freitragenden Mikrostruktur (150, 250, 350, 550) innerhalb des Strukturbereichs (151, 251, 351, 551) ein mit Dielektrikum verfüllter flacher Graben (158, 258, 358, 558) oder eine lokales Oxid (158, 258, 358, 558) ausgebildet wird, wobei der mit Dielektrikum verfüllte flache Graben (158, 258, 358, 558) oder das lokale Oxid (158, 258, 358, 558) einen sich in Richtung des Substrats (1) verjüngenden Querschnitt aufweist.
Verfahren nach einem der vorhergehenden Ansprüche, bei der zur Ausbildung der freitragenden Mikrostruktur (250, 350, 450) eine oberhalb und/oder unterhalb der freitragenden Mikrostruktur (250, 350, 450) ausgebildete Opferschicht (220, 320, 420, 421) zur Freilegung der freitragenden Mikrostruktur (250, 350, 450) entfernt wird.
Verfahren nach einem der vorhergehenden Ansprüche, bei der in die Bauelementeschicht (3) innerhalb des Strukturbereichs (451) ein Elektrodenbereich (32) zur Ausbildung einer Elektrode (32) für die freitragende Mikrostruktur (450) dotiert wird.