DE102014215187B4 - Verfahren zum Bearbeiten eines geschichteten Wafers - Google Patents

Verfahren zum Bearbeiten eines geschichteten Wafers Download PDF

Info

Publication number
DE102014215187B4
DE102014215187B4 DE102014215187.2A DE102014215187A DE102014215187B4 DE 102014215187 B4 DE102014215187 B4 DE 102014215187B4 DE 102014215187 A DE102014215187 A DE 102014215187A DE 102014215187 B4 DE102014215187 B4 DE 102014215187B4
Authority
DE
Germany
Prior art keywords
wafer
laminated
layer
forming step
modification
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102014215187.2A
Other languages
English (en)
Other versions
DE102014215187A1 (de
Inventor
c/o DISCO CORPORATION Harada Seiji
c/o DISCO CORPORATION Kobayashi Satoshi
c/o DISCO CORPORATION Yubira Yasuyoshi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Corp filed Critical Disco Corp
Publication of DE102014215187A1 publication Critical patent/DE102014215187A1/de
Application granted granted Critical
Publication of DE102014215187B4 publication Critical patent/DE102014215187B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Laser Beam Processing (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Element Separation (AREA)

Abstract

Verfahren zum Bearbeiten eines geschichteten Wafers, bei dem ein erster Wafer auf einen zweiten Wafer geschichtet ist, wobei das Verfahren umfasst:einen Schichtwaferausbildungsschritt zum Ausbilden des geschichteten Wafers, indem der erste Wafer auf den zweiten Wafer geschichtet wird;einen Modifikationsschichtausbildungsschritt zum Ausbilden einer modifizierten Schicht innerhalb des ersten Wafers, indem ein Fokus eines Laserstrahls innerhalb des ersten Wafers angeordnet wird und der erste Wafer in einer horizontalen Richtung relativ zu dem Fokus bewegt wird, während der Laserstrahl aufgebracht wird, sodass der Fokus des Laserstrahls bewegt wird, dass er innerhalb einer Ebene parallel zu der Halteoberfläche eine Spiralkurve beschreibt, wobei der Modifikationsschichtausbildungsschritt durchgeführt wird, bevor oder nachdem der Schichtwaferausbildungsschritt durchgeführt wird; undeinen Trennschritt zum Trennen eines Teils des ersten Wafers von dem geschichteten Wafer mit der modifizierten Schicht als einer Grenze, wobei der Trennschritt durchgeführt wird, nachdem der Schichtwaferausbildungsschritt und der Modifikationsschichtausbildungsschritt durchgeführt wurden.

Description

  • HINTERGRUND DER ERFINDUNG
  • Gebiet der Erfindung
  • Die vorliegende Erfindung betrifft ein Verfahren zum Bearbeiten eines geschichteten Wafers.
  • Beschreibung des Stands der Technik
  • Ein SOI (Silizium auf Isolator)-Waferherstellverfahren, das als ein Wasserstoffionenablösungsverfahren oder dergleichen bezeichnet wird, ist bekannt (siehe zum Beispiel die japanische Offenlegungsschrift JP H05-211128 A ). Bei diesem Herstellverfahren werden zunächst Wasserstoffionen oder Edelgasionen durch eine an einer Oberfläche eines Siliziumwafers ausgebildete Oxidschicht implantiert, um innerhalb des Siliziumwafers eine feine Blasenschicht auszubilden.
  • Anschließend wird die Oxidschicht an der Oberfläche mit einem anderen Siliziumwafer, der als ein Substrat dient, in engen Kontakt gebracht, um einen geschichteten Wafer auszubilden, der aus den zwei Siliziumwafern besteht. Danach wird der geschichtete Wafer erwärmt, um den Siliziumwafer an der feinen Blasenschicht zu teilen. Eine dünne Siliziumschicht wird dadurch an dem Siliziumwafer, der als ein Substrat dient, ausgebildet, wobei die Oxidschicht dazwischen angeordnet ist.
  • JP 2006- 41 430 A betrifft ein Verfahren zum Herstellen eines Halbleitersubstrats.
  • WO 2012/ 108 055 A1 betrifft ein Verfahren zum Bereitstellen eines monokristallinen Substrats.
  • JP 2012- 38 932 A betrifft ein Verfahren zum dünnen Ausgestalten eines Halbleiterwafers.
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • Jedoch ist eine Ionenimplantationsvorrichtung zum Implantieren von Wasserstoffionen oder Edelgasionen in den Wafer sehr teuer. Daher können bei dem oben beschriebenen Herstellverfahren die mit der Herstellung des SOI-Wafers verbundenen Kosten zu hoch werden.
  • Dementsprechend ist es ein Ziel der vorliegenden Erfindung, ein Verfahren zum Bearbeiten eines geschichteten Wafers bereitzustellen, das verglichen mit dem konventionellen Verfahren die Kosten verringern kann.
  • Gemäß einem Aspekt der vorliegenden Erfindung wird ein Verfahren zum Bearbeiten eines geschichteten Wafers, bei dem ein erster Wafer auf einen zweiten Wafer geschichtet ist, bereitgestellt, wobei das Verfahren beinhaltet: einen Schichtwaferausbildungsschritt zum Ausbilden des geschichteten Wafers, indem der erste Wafer auf den zweiten Wafer geschichtet wird; einen Modifikationsschichtausbildungsschritt zum Ausbilden einer modifizierten Schicht innerhalb des ersten Wafers, indem ein Fokus eines Laserstrahls innerhalb des ersten Wafers angeordnet wird und der erste Wafer in einer horizontalen Richtung relativ zu dem Fokus bewegt wird, während der Laserstrahl aufgebracht wird, wobei der Modifikationsschichtausbildungsschritt durchgeführt wird, bevor oder nachdem der Schichtwaferausbildungsschritt durchgeführt wird; und einen Trennschritt zum Trennen eines Teils des ersten Wafers von dem geschichteten Wafer mit der modifizierten Schicht als einer Grenze, wobei der Trennschritt durchgeführt wird, nachdem der Schichtwaferausbildungsschritt und der Modifikationsschichtausbildungsschritt durchgeführt wurden.
  • Vorzugsweise weist die modifizierte Schicht eine vorgegebene Dicke auf und beinhaltet das Verfahren ferner einen Modifikationsbereichentfernschritt zum Entfernen eines modifizierten Bereichs, der an dem geschichteten Wafer verbleibt, indem zumindest eines von Schleifen, Polieren und Ätzen auf die modifizierte Schicht des geschichteten Wafers angewendet wird, wobei der Modifikationsbereichentfernschritt durchgeführt wird, nachdem der Trennschritt durchgeführt wurde.
  • Vorzugsweise wird ein restlicher Teil des ersten Wafers, der verbleibt, nachdem der Teil des ersten Wafers in dem Trennschritt von dem geschichteten Wafer getrennt wurde, auf einen dritten Wafer geschichtet, um einen geschichteten Wafer auszubilden.
  • Das Verfahren zum Bearbeiten eines geschichteten Wafers gemäß der vorliegenden Erfindung bildet die modifizierte Schicht innerhalb des ersten Wafers durch Aufbringen des Laserstrahls aus und trennt danach einen Teil des ersten Wafers von dem geschichteten Wafer mit der modifizierten Schicht als einer Grenze. Daher kann der geschichtete Wafer ohne die Verwendung eines Verfahrens, wie zum Beispiel einer Ionenimplantation, die eine teure Ionenimplantationsvorrichtung erfordert, oder dergleichen bearbeitet werden. Daher können verglichen mit dem konventionellen Verfahren, das die Ionenimplantation oder dergleichen verwendet, die Kosten verringert werden.
  • Die obigen und weitere Ziele, Merkmale und Vorteile der vorliegenden Erfindung und die Art und Weise, diese zu verwirklichen, werden offenkundiger werden und die Erfindung selbst wird am besten verstanden werden, indem die folgende Beschreibung und die angefügten Ansprüche mit Bezug auf die beigefügten Zeichnungen, die eine bevorzugte Ausführungsform der Erfindung zeigen, studiert werden.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
    • 1 ist ein Diagramm, das eine Gliederung eines Verfahrens zum Bearbeiten eines geschichteten Wafers gemäß einer vorliegenden Ausführungsform zeigt;
    • 2 ist eine Schnittdarstellung, die schematisch einen Schichtwaferausbildungsschritt zeigt;
    • 3 ist eine teilweise geschnittene Seitenansicht, die schematisch einen Modifikationsschichtausbildungsschritt zeigt;
    • 4 ist eine teilweise geschnittene Seitenansicht, die schematisch einen Trennschritt zeigt;
    • 5 ist eine teilweise geschnittene Seitenansicht, die schematisch einen ersten Modifikationsbereichentfernschritt zeigt; und
    • 6 ist eine teilweise geschnittene Seitenansicht, die schematisch einen zweiten Modifikationsbereichentfernschritt zeigt.
  • AUSFÜHRLICHE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORM
  • Eine bevorzugte Ausführungsform der vorliegenden Erfindung wird nachfolgend hierin mit Bezug auf die beigefügten Zeichnungen beschrieben. 1 ist ein Diagramm, das eine Gliederung eines Verfahrens zum Bearbeiten eines geschichteten Wafers gemäß der vorliegenden Ausführungsform zeigt. Wie in 1 gezeigt ist, beinhaltet das Verfahren zum Bearbeiten eines geschichteten Wafers gemäß der vorliegenden Ausführungsform einen Wafervorbereitungsschritt ST1, einen Isolierschichtausbildungsschritt ST2, einen Schichtwaferausbildungsschritt ST3, einen Wärmebehandlungsschritt ST4, einen Modifikationsschichtausbildungsschritt ST5, einen Trennschritt ST6, einen ersten Modifikationsbereichentfernschritt (Modifikationsbereichentfernschritt) ST7a und einen zweiten Modifikationsbereichentfernschritt ST7b.
  • In dem Wafervorbereitungsschritt ST1 werden zwei Wafer vorbereitet, die verwendet werden, um einen geschichteten Wafer auszubilden. In dem Isolierschichtausbildungsschritt ST2 wird eine Isolierschicht, wie zum Beispiel eine Oxidschicht oder dergleichen, an der vorderen Oberfläche eines Wafers ausgebildet. In dem Schichtwaferausbildungsschritt ST3 werden die zwei Wafer mittels der Isolierschicht geschichtet, um einen geschichteten Wafer auszubilden. In dem Wärmebehandlungsschritt ST4 wird der geschichtete Wafer einer Wärmebehandlung unterzogen, um die Festigkeit der Schichtung zu erhöhen. In dem Modifikationsschichtausbildungsschritt ST5 wird der Wafer mit einem Laserstrahl bestrahlt, um eine Oberflächenform desselben zu modifizieren, und wird somit eine modifizierte Schicht ausgebildet, die als eine Grenze dient, wenn der Wafer geteilt wird. In dem Trennschritt ST6 wird der Wafer mit der modifizierten Schicht als einer Grenze geteilt. In dem ersten Modifikationsbereichentfernschritt ST7a und dem zweiten Modifikationsbereichentfernschritt ST7b werden modifizierte Bereiche, die an dem geteilten Wafer verbleiben, entfernt. Das Verfahren zum Bearbeiten eines geschichteten Wafers gemäß der vorliegenden Ausführungsform wird nachfolgend hierin im Einzelnen beschrieben.
  • In dem Verfahren zum Bearbeiten eines geschichteten Wafers gemäß der vorliegenden Ausführungsform wird zunächst der Wafervorbereitungsschritt ST1 durchgeführt, bei dem ein erster Wafer 11 (siehe 2) und ein zweiten Wafer 13 (siehe 2) vorbereitet werden, die zum Ausbilden eines geschichteten Wafers verwendet werden. Der erste Wafer 11 ist ein Halbleiterwafer, der aus einem Halbleitermaterial, wie zum Beispiel Silizium, Siliziumcarbid, Galliumnitrid oder dergleichen, ausgebildet ist. Der erste Wafer 11 weist eine ebene vordere Oberfläche 11a und eine ebene hintere Oberfläche 11b auf. Der erste Wafer 11 wird in einer Dickenrichtung mit einer später ausgebildeten modifizierten Schicht als einer Grenze geteilt.
  • Der zweite Wafer 13 ist ein zu dem ersten Wafer 11 äquivalenter Halbleiterwafer. Der zweite Wafer 13 wirkt als ein Substrat, das den ersten Wafer 11 hält. Jedoch ist die Zusammensetzung des zweiten Wafers 13 nicht besonders eingeschränkt, solange der zweite Wafer 13 eine ebene vordere Oberfläche 13a aufweist, die zum Schichten mit dem ersten Wafer 11 geeignet ist. Zum Beispiel kann der zweite Wafer 13 ein transparentes Substrat sein, das aus Glas, Quarz oder dergleichen ausgebildet ist. Im Übrigen weist der zweite Wafer 13 vorzugsweise den gleichen Durchmesser wie der erste Wafer 11 oder einen größeren Durchmesser als der erste Wafer 11 auf, so dass der zweite Wafer 13 die gesamte Oberfläche der ersten Wafers 11 halten kann.
  • Nach Beendigung des Wafervorbereitungsschritts ST1 wird der Isolierschichtausbildungsschritt ST2 durchgeführt. In dem Isolierschichtausbildungsschritt ST2 wird eine Oxidschicht 15 mit einer Dicke von annähernd 0,1 µm bis 2,0 µm an der vorderen Oberfläche 13a des zweiten Wafers 13 ausgebildet (siehe 2). Die Oxidschicht 15 wird zum Beispiel durch Erwärmen des zweiten Wafers 13 bei einer Temperatur von 1000°C bis 1300°C unter einer Atmosphäre aus Sauerstoff mit einer Sauerstoffflussrate von 10 L/Min ausgebildet. Die durch dieses Verfahren ausgebildete Oxidschicht 15 ist sehr eben und somit für das Schichten des ersten Wafers 11 und des zweiten Wafers 13 geeignet. Jedoch ist die an der vorderen Oberfläche 13a des zweiten Wafers 13 ausgebildete Isolierschicht nicht auf die durch das oben beschriebene Verfahren ausgebildete Oxidschicht 15 beschränkt. Zum Beispiel kann die Oxidschicht 15 durch ein Verfahren, wie zum Beispiel Plasma-CVD, Sputtern oder dergleichen, ausgebildet werden. Zusätzlich kann anstelle der Oxidschicht 15 eine Nitridschicht, eine Oxinitridschicht oder dergleichen ausgebildet werden.
  • Nach dem Isolierschichtausbildungsschritt ST2 wird der Schichtwaferausbildungsschritt ST3 durchgeführt. 2 ist eine Schnittdarstellung, die schematisch den Schichtwaferausbildungsschritt ST3 zeigt. In dem Schichtwaferausbildungsschritt ST3 wird ein geschichteter Wafer 17 (siehe 3) ausgebildet, indem der erste Wafer 11 und der zweite Wafer 13 unter einer Atmosphäre bei Raumtemperatur und Atmosphärendruck in engen Kontakt miteinander gebracht werden. Speziell werden, wie in 2 gezeigt ist, die vordere Oberfläche 13a des zweiten Wafers 13, der als ein Substrat dient, und die vordere Oberfläche 11a des ersten Wafers 11 einander gegenüber angeordnet und werden die an dem zweiten Wafer 13 ausgebildete Oxidschicht 15 und die vordere Oberfläche 11a des ersten Wafers 11 miteinander in Kontakt gebracht. Dadurch werden die Oxidschicht 15 und der erste Wafer 11 durch eine Intermolekularkraft oder dergleichen miteinander verbunden und kann somit der geschichtete Wafer 17, bei dem der erste Wafer 11 auf den zweiten Wafer 13 als ein Substrat geschichtet ist, ausgebildet werden.
  • Bei der vorliegenden Ausführungsform sind die Oxidschicht 15 und die vordere Oberfläche 11a des ersten Wafers 11, die an der Schichtung beteiligt sind, eben. Deshalb kann der geschichtete Wafer 17 wie oben beschrieben ausgebildet werden, indem die Oxidschicht 15 und die vordere Oberfläche 11a des ersten Wafers 11 in engen Kontakt miteinander gebracht werden, ohne dass ein Haftmittel oder dergleichen verwendet wird.
  • Nach dem Schichtwaferausbildungsschritt ST3 wird der Wärmebehandlungsschritt ST4 durchgeführt. In dem Wärmebehandlungsschritt ST4 wird der geschichtete Wafer 17 zum Beispiel 30 Minuten bis zwei Stunden lang bei einer Temperatur von 1000°C bis 1200°C unter einer Atmosphäre eines inerten Gases erwärmt. Dies festigt die Verbindung zwischen der Oxidschicht 15 und der vorderen Oberfläche 11a des ersten Wafers 11 und kann deshalb die Festigkeit der Schichtung zwischen dem ersten Wafer 11 und dem zweiten Wafer 13 erhöhen.
  • Nach dem Wärmebehandlungsschritt ST4 wird der Modifikationsschichtausbildungsschritt ST5 durchgeführt. 3 ist eine teilweise geschnittene Seitenansicht, die schematisch den Modifikationsschichtausbildungsschritt ST5 zeigt. Wie in 3 gezeigt ist, wird in dem Modifikationsschichtausbildungsschritt ST5 zunächst der geschichtete Wafer 17 an einem Einspanntisch 4 einer Bearbeitungsvorrichtung 2 durch Ansaugen gehalten. Der Einspanntisch 4 wird durch einen Bewegungsmechanismus (nicht gezeigt) in einer horizontalen Richtung bewegt und durch einen Drehantriebsmechanismus (nicht gezeigt) um eine vertikale Achse gedreht. Die obere Oberfläche des Einspanntischs 4 ist eine Halteoberfläche 4a zum Halten des geschichteten Wafers 17 durch Ansaugen. Die hintere Oberfläche 13b des zweiten Wafers 13 wird angesaugt, indem bewirkt wird, dass der Unterdruck einer Ansaugquelle (nicht gezeigt) auf die Halteoberfläche 4a wirkt.
  • Anschließend wird der Einspanntisch 4 bewegt, um den geschichteten Wafer 17 unterhalb eines Laserstrahlbestrahlungsmechanismus 6 anzuordnen. Der Laserstrahlbestrahlungsmechanismus 6 beinhaltet einen Laseroszillator (nicht gezeigt) zum Oszillieren eines Laserstrahls L und einen Kondensor (nicht gezeigt) zum Verdichten des Laserstrahls L.
  • Nachdem der geschichtete Wafer 17 unterhalb des Laserstrahlbestrahlungsmechanismus 6 angeordnet wurde, wird der Laserstrahl L, der eine Wellenlänge aufweist, die in geringem Maße durch den ersten Wafer 11 absorbiert wird, von dem Laserstrahlbestrahlungsmechanismus 6 auf den ersten Wafer 11 aufgebracht. Hierbei ist ein Fokus L1 des Laserstrahls L innerhalb des ersten Wafers 11 angeordnet. Zusätzlich wird der Einspanntisch 4 mit einer geringen Geschwindigkeit in der horizontalen Richtung parallel zu der Halteoberfläche 4a bewegt, während er um die vertikale Achse senkrecht zu der Halteoberfläche 4a gedreht wird. Das heißt, der Einspanntisch 4 und der Laserstrahlbestrahlungsmechanismus 6 werden in der Richtung parallel zu der Halteoberfläche 4a (Richtung der Halteoberfläche) relativ zu einander bewegt. Dadurch bewegt sich der Fokus L1 des Laserstrahls L so, dass er innerhalb einer Ebene parallel zu der Halteoberfläche 4a eine Spiralkurve beschreibt. Innerhalb des ersten Wafers 11 wird eine modifizierte Schicht oder ein modifizierter Bereich, die durch Multiphotonenabsorption entstehen, um den Fokus L1 des Laserstrahls L herum ausgebildet. Deshalb kann eine modifizierte Schicht (planarer modifizierter Bereich) 11c, die sich über den ersten Wafer 11 parallel zu der Halteoberfläche 4a erstreckt, ausgebildet werden, indem der Fokus L1 des Laserstrahls L wie oben beschrieben bewegt wird.
  • Im Übrigen werden die Drehgeschwindigkeit und die Bewegungsgeschwindigkeit des Einspanntischs 4 so eingestellt, dass die modifizierte Schicht 11c, die für die Teilung des ersten Wafers 11 geeignet ist, ausgebildet werden kann. Nachdem die modifizierte Schicht 11c mit einer vorgegebenen Dicke über den gesamten ersten Wafer 11 ausgebildet wurde, wird der Modifikationsschichtausbildungsschritt ST5 beendet.
  • Nach dem Modifikationsschichtausbildungsschritt ST5 wird der Trennschritt ST6 durchgeführt. 4 ist eine teilweise geschnittene Seitenansicht, die schematisch den Trennschritt ST6 zeigt. In dem Trennschritt ST6 wird zunächst der Einspanntisch 4 bewegt, um den geschichteten Wafer 17 unterhalb eines Trennmechanismus 8 anzuordnen, wie in 4 gezeigt ist. Der Trennmechanismus 8 weist eine Ansaugoberfläche 8a auf, die den geschichteten Wafer 17 ansaugen kann, und wird durch einen Antriebsmechanismus (nicht gezeigt) angehoben oder abgesenkt und gedreht.
  • Nachdem der geschichtete Wafer 17 unterhalb des Trennmechanismus 8 angeordnet wurde, wird der Trennmechanismus 8 abgesenkt, so dass der Trennmechanismus 8 die hintere Oberfläche 11b des ersten Wafers 11 ansaugt. Nachdem der erste Wafer 11 angesaugt wurde, wird der Trennmechanismus 8 angehoben. Der erste Wafer 11 wird durch eine durch das Ansaugen bewirkte Spannung mit der modifizierten Schicht 11c als einer Grenze geteilt. Der zweite Wafer 13 ist mit der Seite der vorderen Oberfläche 11a des ersten Wafers 11 verbunden. Deshalb verbleibt eine Halbleiterschicht 19 als Teil des ersten Wafers 11 an dem zweiten Wafer 13. Andererseits wird ein getrennter Wafer 21 als der andere Teil des ersten Wafers 11 getrennt und von dem geschichteten Wafer 17 entfernt.
  • Ein modifizierter Bereich als Teil der modifizierten Schicht 11c verbleibt an einer Trennoberfläche 19a der Halbleiterschicht 19 und einer Trennoberfläche 21a des getrennten Wafers 21. Dementsprechend werden der erste Modifikationsbereichentfernschritt ST7a und der zweite Modifikationsbereichentfernschritt ST7b zum Entfernen der modifizierten Bereiche nach dem Trennschritt ST6 durchgeführt.
  • 5 ist eine teilweise geschnittene Seitenansicht, die schematisch den ersten Modifikationsbereichentfernschritt ST7a zeigt. In dem ersten Modifikationsbereichentfernschritt ST7a wird zunächst der Einspanntisch 4 bewegt, um die Halbleiterschicht 19 unterhalb eines Poliermechanismus 10 anzuordnen. Der Poliermechanismus 10 weist eine drehbar gehaltene Spindel 12 auf. Die Spindel 12 wird durch einen Mechanismus zum Anheben und Absenken (nicht gezeigt) in einer vertikalen Richtung bewegt. Eine Anbringung 14, welche die Form einer Scheibe aufweist, ist an einem unteren Ende der Spindel 12 befestigt und ein Polierblock 16 ist an einer unteren Oberfläche der Anbringung 14 angebracht.
  • Nachdem die Halbleiterschicht 19 unterhalb des Poliermechanismus 10 angeordnet wurde, wie in 5 gezeigt ist, werden der Einspanntisch 4 und die Spindel 12 gedreht und wird die Spindel 12 durch den Mechanismus zum Anheben und Absenken abgesenkt, um den Polierblock 16 mit der Trennoberfläche 19a der Halbleiterschicht 19 in Kontakt zu bringen. Dadurch wird die Trennoberfläche 19a der Halbleiterschicht 19 poliert, so dass der verbliebene modifizierte Bereich entfernt werden kann. Als Folge des obigen wird ein SOI-Wafer, der durch den zweiten Wafer 13, die Oxidschicht 15 und die Halbleiterschicht 19 gebildet ist, fertiggestellt.
  • 6 ist eine teilweise geschnittene Seitenansicht, die schematisch den zweiten Modifikationsbereichentfernschritt ST7b zeigt. In dem zweiten Modifikationsbereichentfernschritt ST7b wird zunächst bewirkt, dass die Halteoberfläche 4a des Einspanntischs 4 eine Oberfläche des getrennten Wafers 21 an einer der Trennoberfläche 21a gegenüberliegenden Seite (hintere Oberfläche 11b des ersten Wafers 11) ansaugt. Anschließend wird der Einspanntisch 4 bewegt, um den getrennten Wafer 21 unterhalb des Poliermechanismus 10 anzuordnen. Danach werden, wie in 6 gezeigt ist, der Einspanntisch 4 und die Spindel 12 gedreht und wird die Spindel 12 durch den Mechanismus zum Anheben und Absenken (nicht gezeigt) abgesenkt, um den Polierblock 16 mit der Trennoberfläche 21a des getrennten Wafers 21 in Kontakt zu bringen. Dadurch wird die Trennoberfläche 21a des getrennten Wafers 21 poliert, so dass der verbliebene modifizierte Bereich entfernt werden kann.
  • Der getrennte Wafer 21, von dem der modifizierte Bereich entfernt wurde, kann als ein erster Wafer 11 wiederverwendet werden. Das heißt, ein neuer SOI-Wafer kann ausgebildet werden, indem der getrennte Wafer 21, von dem der modifizierte Bereich entfernt wurde, als ein erster Wafer 11 verwendet wird und die in 1 gezeigten Schritte wiederholt werden. Im Übrigen wird in diesem Fall ein geschichteter Wafer 17 ausgebildet, indem als ein zweiter Wafer 13 ein neuer dritter Wafer (nicht gezeigt), der als ein Substrat dient, verwendet wird.
  • Wie oben beschrieben wurde, bildet das Verfahren zum Bearbeiten eines geschichteten Wafers gemäß der vorliegenden Ausführungsform die modifizierte Schicht 11c innerhalb des ersten Wafers 11 durch Aufbringen des Laserstrahls L aus und trennt danach einen Teil des ersten Wafers 11 von dem geschichteten Wafer 17 mit der modifizierten Schicht 11c als einer Grenze. Daher kann der geschichtete Wafer 17 ohne die Verwendung eines Verfahrens, wie zum Beispiel einer Ionenimplantation, die eine teure Ionenimplantationsvorrichtung erfordert, oder dergleichen bearbeitet werden. Daher können verglichen mit dem konventionellen Verfahren, das die Ionenimplantation oder dergleichen verwendet, die Kosten verringert werden.
  • Im Übrigen ist die vorliegende Erfindung nicht auf die Beschreibung der vorhergehenden Ausführungsform beschränkt, sondern kann diese unterschiedlich abgeändert werden. Zum Beispiel wird bei der vorhergehenden Ausführungsform der Modifikationsschichtausbildungsschritt ST5 nach dem Schichtwaferausbildungsschritt ST3 durchgeführt. Jedoch ist die vorliegende Erfindung nicht darauf beschränkt. Es reicht aus, den Modifikationsschichtausbildungsschritt ST5 vor dem Trennschritt ST6 durchzuführen. Deshalb kann der Modifikationsschichtausbildungsschritt ST5 zum Beispiel vor dem Schichtwaferausbildungsschritt ST3 durchgeführt werden.
  • Zusätzlich werden bei der vorhergehenden Ausführungsform die Halbleiterschicht 19 und der getrennte Wafer 21 poliert, um die verbliebenen modifizierten Bereiche in dem ersten Modifikationsbereichentfernschritt ST7a und dem zweiten Modifikationsbereichentfernschritt ST7b zu entfernen. Jedoch ist die vorliegende Erfindung nicht darauf beschränkt. Zum Beispiel können die verbliebenen modifizierten Bereiche auch durch ein Verfahren, wie zum Beispiel Schleifen, Ätzen oder dergleichen, entfernt werden.
  • Zusätzlich wird bei der vorhergehenden Ausführungsform die Oxidschicht 15 als eine Isolierschicht an der vorderen Oberfläche 13a des zweiten Wafers 13 ausgebildet. Jedoch kann die Isolierschicht zum Beispiel an der vorderen Oberfläche 11a des ersten Wafers 11 ausgebildet werden. Zusätzlich kann die Isolierschicht sowohl an der vorderen Oberfläche 11a des ersten Wafers 11 als auch an der vorderen Oberfläche 13a des zweiten Wafers 13 ausgebildet werden.
  • Zusätzlich werden bei der vorhergehenden Ausführungsform der erste Wafer 11 und der zweite Wafer 13 ohne die Verwendung eines Haftmittels oder dergleichen geschichtet. Jedoch können der erste Wafer 11 und der zweite Wafer 13 auch durch ein Haftmittel oder dergleichen geschichtet werden.
  • Zusätzlich ist bei der vorhergehenden Ausführungsform der Laserstrahl L ein Laserstrahl mit einzelnem Fleck. Jedoch kann der Laserstrahl L ein Laserstrahl mit mehreren Flecken sein. Zum Beispiel kann der erste Wafer 11 mit einem Laserstrahl L bestrahlt werden, der durch Verwendung einer in dem offengelegten japanischen Patent Nr. 2011-79044 offenbarten Technologie oder dergleichen ausgebildet wurde. Die modifizierte Schicht 11c kann in kurzer Zeit ausgebildet werden, indem somit ein Laserstrahl mit mehreren Flecken als der Laserstrahl L verwendet wird.
  • Zusätzlich wird bei der vorhergehenden Ausführungsform der SOI-Wafer ausgebildet, der aus dem zweiten Wafer 13, der Oxidschicht 15 und der Halbleiterschicht 19 besteht. Jedoch kann das Verfahren zum Bearbeiten eines geschichteten Wafers gemäß der vorliegenden Erfindung für weitere Anwendungen verwendet werden. Zum Beispiel kann ein geschichteter Wafer mit einer neuen Zusammensetzung ausgebildet werden, indem als der erste Wafer ein aus Quarz oder dergleichen ausgebildetes transparentes Substrat verwendet wird.
  • Zusätzlich werden bei der vorhergehenden Ausführungsform der Modifikationsschichtausbildungsschritt ST5, der Trennschritt ST6, der erste Modifikationsbereichentfernschritt ST7a und der zweite Modifikationsbereichentfernschritt ST7b in der gemeinsamen Bearbeitungsvorrichtung 2 durchgeführt. Jedoch können diese Schritte in unterschiedlichen Vorrichtungen durchgeführt werden.
  • Zusätzlich werden bei der vorhergehenden Ausführungsform der erste Modifikationsbereichentfernschritt ST7a und der zweite Modifikationsbereichentfernschritt ST7b durch Verwendung des gemeinsamen Einspanntischs 4 und des gemeinsamen Poliermechanismus 10 durchgeführt. Jedoch können der Einspanntisch und der Poliermechanismus, die in dem ersten Modifikationsbereichentfernschritt ST7a verwendet werden, von dem Einspanntisch und dem Poliermechanismus, die in dem zweiten Modifikationsbereichentfernschritt ST7b verwendet werden, getrennt sein.

Claims (3)

  1. Verfahren zum Bearbeiten eines geschichteten Wafers, bei dem ein erster Wafer auf einen zweiten Wafer geschichtet ist, wobei das Verfahren umfasst: einen Schichtwaferausbildungsschritt zum Ausbilden des geschichteten Wafers, indem der erste Wafer auf den zweiten Wafer geschichtet wird; einen Modifikationsschichtausbildungsschritt zum Ausbilden einer modifizierten Schicht innerhalb des ersten Wafers, indem ein Fokus eines Laserstrahls innerhalb des ersten Wafers angeordnet wird und der erste Wafer in einer horizontalen Richtung relativ zu dem Fokus bewegt wird, während der Laserstrahl aufgebracht wird, sodass der Fokus des Laserstrahls bewegt wird, dass er innerhalb einer Ebene parallel zu der Halteoberfläche eine Spiralkurve beschreibt, wobei der Modifikationsschichtausbildungsschritt durchgeführt wird, bevor oder nachdem der Schichtwaferausbildungsschritt durchgeführt wird; und einen Trennschritt zum Trennen eines Teils des ersten Wafers von dem geschichteten Wafer mit der modifizierten Schicht als einer Grenze, wobei der Trennschritt durchgeführt wird, nachdem der Schichtwaferausbildungsschritt und der Modifikationsschichtausbildungsschritt durchgeführt wurden.
  2. Verfahren zum Bearbeiten des geschichteten Wafers nach Anspruch 1, bei dem die modifizierte Schicht eine vorgegebene Dicke aufweist, und das Verfahren ferner umfasst: einen Modifikationsbereichentfernschritt zum Entfernen eines an dem geschichteten Wafer verbliebenen modifizierten Bereichs, indem zumindest eines von Schleifen, Polieren und Ätzen auf die modifizierte Schicht des geschichteten Wafers angewendet wird, wobei der Modifikationsbereichentfernschritt durchgeführt wird, nachdem der Trennschritt durchgeführt wurde.
  3. Verfahren zum Bearbeiten des geschichteten Wafers nach Anspruch 1, bei dem ein restlicher Teil des ersten Wafers, der verbleibt, nachdem der Teil des ersten Wafers in dem Trennschritt von dem geschichteten Wafer getrennt wurde, auf einen dritten Wafer geschichtet wird, um einen geschichteten Wafer auszubilden.
DE102014215187.2A 2013-08-02 2014-08-01 Verfahren zum Bearbeiten eines geschichteten Wafers Active DE102014215187B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013161277A JP2015032690A (ja) 2013-08-02 2013-08-02 積層ウェーハの加工方法
JP2013-161277 2013-08-02

Publications (2)

Publication Number Publication Date
DE102014215187A1 DE102014215187A1 (de) 2015-02-05
DE102014215187B4 true DE102014215187B4 (de) 2024-02-29

Family

ID=52342163

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102014215187.2A Active DE102014215187B4 (de) 2013-08-02 2014-08-01 Verfahren zum Bearbeiten eines geschichteten Wafers

Country Status (5)

Country Link
US (1) US9543189B2 (de)
JP (1) JP2015032690A (de)
KR (1) KR20150016115A (de)
DE (1) DE102014215187B4 (de)
TW (1) TW201511104A (de)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6472347B2 (ja) * 2015-07-21 2019-02-20 株式会社ディスコ ウエーハの薄化方法
CN117542753A (zh) * 2018-04-27 2024-02-09 东京毅力科创株式会社 基板处理系统和基板处理方法
WO2019239892A1 (ja) * 2018-06-12 2019-12-19 東京エレクトロン株式会社 基板処理方法、改質装置及び基板処理システム
JP7221076B2 (ja) * 2019-02-18 2023-02-13 東京エレクトロン株式会社 レーザー加工装置の設定方法、レーザー加工方法、レーザー加工装置、薄化システム、および基板処理方法
WO2020213479A1 (ja) * 2019-04-19 2020-10-22 東京エレクトロン株式会社 処理装置及び処理方法
WO2021006091A1 (ja) 2019-07-10 2021-01-14 東京エレクトロン株式会社 分離装置及び分離方法
TW202116468A (zh) * 2019-07-18 2021-05-01 日商東京威力科創股份有限公司 處理裝置及處理方法
WO2024104550A1 (de) * 2022-11-14 2024-05-23 Ev Group E. Thallner Gmbh Verfahren zum auftrennen einer ersten substratlage, vorrichtung zum durchführen eines solchen auftrennens und substrat mit einer ersten substratlage

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05211128A (ja) 1991-09-18 1993-08-20 Commiss Energ Atom 薄い半導体材料フィルムの製造方法
JP2006041430A (ja) 2004-07-30 2006-02-09 Denso Corp 半導体基板の製造方法
JP2011079044A (ja) 2009-10-09 2011-04-21 Disco Abrasive Syst Ltd レーザー加工装置
JP2012038932A (ja) 2010-08-06 2012-02-23 Sumco Corp 半導体ウェーハの薄厚化方法および貼り合せウェーハの製造方法
WO2012108055A1 (ja) 2011-02-10 2012-08-16 信越ポリマー株式会社 単結晶基板製造方法および内部改質層形成単結晶部材

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3809733B2 (ja) * 1998-02-25 2006-08-16 セイコーエプソン株式会社 薄膜トランジスタの剥離方法
JP2001015721A (ja) * 1999-04-30 2001-01-19 Canon Inc 複合部材の分離方法及び薄膜の製造方法
US6323108B1 (en) * 1999-07-27 2001-11-27 The United States Of America As Represented By The Secretary Of The Navy Fabrication ultra-thin bonded semiconductor layers
JP3805673B2 (ja) * 2001-03-23 2006-08-02 松下電器産業株式会社 窒化物半導体基板の製造方法
JP2005311199A (ja) * 2004-04-23 2005-11-04 Canon Inc 基板の製造方法
US8759951B2 (en) * 2009-12-11 2014-06-24 Sharp Kabushiki Kaisha Method for manufacturing semiconductor device, and semiconductor device
JP5889642B2 (ja) * 2012-01-18 2016-03-22 株式会社ディスコ 光デバイスウエーハの加工方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05211128A (ja) 1991-09-18 1993-08-20 Commiss Energ Atom 薄い半導体材料フィルムの製造方法
JP2006041430A (ja) 2004-07-30 2006-02-09 Denso Corp 半導体基板の製造方法
JP2011079044A (ja) 2009-10-09 2011-04-21 Disco Abrasive Syst Ltd レーザー加工装置
JP2012038932A (ja) 2010-08-06 2012-02-23 Sumco Corp 半導体ウェーハの薄厚化方法および貼り合せウェーハの製造方法
WO2012108055A1 (ja) 2011-02-10 2012-08-16 信越ポリマー株式会社 単結晶基板製造方法および内部改質層形成単結晶部材

Also Published As

Publication number Publication date
US20150037962A1 (en) 2015-02-05
TW201511104A (zh) 2015-03-16
US9543189B2 (en) 2017-01-10
JP2015032690A (ja) 2015-02-16
KR20150016115A (ko) 2015-02-11
DE102014215187A1 (de) 2015-02-05

Similar Documents

Publication Publication Date Title
DE102014215187B4 (de) Verfahren zum Bearbeiten eines geschichteten Wafers
DE69937591T2 (de) Selektive Verlegung von Elementen von einem Träger zu einem anderen Träger
DE112014001279B4 (de) Bearbeitungsverfahren einer Silizium-auf-Isolator-Struktur zur Verminderung von Licht-Punkt-Defekten und Oberflächenrauigkeit
DE102011002546B4 (de) Verfahren zum Herstellen einer mehrschichtigen Struktur mit Trimmen nach dem Schleifen
DE102013205126B4 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE69817118T2 (de) Einkristalline Siliciumscheibe mit einer erhöhten mechanischen Festigkeit
DE69127582T2 (de) Verfahren zur Herstellung eines Halbleitersubstrates und Verfahren zur Herstellung einer Halbleiteranordnung unter Verwendung dieses Substrates
DE10312662B4 (de) Halbleitereinrichtungsherstellungsanordnung und Halbleitereinrichtungsherstellungsverfahren zum Bilden von Halbleiterchips durch Teilen von Halbleiterwafern
DE69917819T2 (de) SOI Substrat
DE69836707T2 (de) Behandlungsverfahren zum Molekularkleben und Ablösen von zwei Strukturen
DE69835469T2 (de) Verfahren zur Herstellung eines geklebten Substrates
DE102005010377B4 (de) Waferbearbeitungs-Verfahren
DE112019006396B4 (de) Freistehendes polykristallines diamantsubstrat und verfahren zur herstellung desselben
DE602004011343T2 (de) Chipbefestigung
DE102008053610B4 (de) Verfahren zum beidseitigen Polieren einer Halbleiterscheibe
DE2846398A1 (de) Verfahren zum zertrennen einer halbleiterplatte in mehrere plaettchen
DE102016224033B4 (de) Bearbeitungsverfahren für einen Wafer
DE112014001822T5 (de) Verfahren zum Fertigen einer Halbleitervorrichtung
DE102012223093B4 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE102019101142B4 (de) Verfahren zum Herstellen einer mehrschichtigen monokristallinen Siliziumfolie
DE112008000226B4 (de) Verfahren zum Herstellen eines Substrats vom Typ Silizium auf Isolator (SOI)
DE102005011107A1 (de) Verfahren und Vorrichtung zum Bearbeiten von Wafern auf Montageträgern
DE112005000448T5 (de) Verfahren zur Umsetzung eines Wafers
DE112013006244B4 (de) Verfahren zur Herstellung einer Verbundstruktur
DE60315670T2 (de) Verfahren zur herstellung von substraten, insbesondere für die optik, elektronik und optoelektronik

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division