JPS59175729A - 半導体基板の研削装置 - Google Patents
半導体基板の研削装置Info
- Publication number
- JPS59175729A JPS59175729A JP4993183A JP4993183A JPS59175729A JP S59175729 A JPS59175729 A JP S59175729A JP 4993183 A JP4993183 A JP 4993183A JP 4993183 A JP4993183 A JP 4993183A JP S59175729 A JPS59175729 A JP S59175729A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- semiconductor substrate
- grinding tool
- grinding
- silicon substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02002—Preparing wafers
- H01L21/02005—Preparing bulk and homogeneous wafers
- H01L21/02008—Multistep processes
- H01L21/0201—Specific process step
- H01L21/02016—Backside treatment
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Grinding And Polishing Of Tertiary Curved Surfaces And Surfaces With Complex Shapes (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明はＩＣやＬＳＩ等の製造に用いる半導体基板の製
作に関し、就中、半導体基板表面を所定の曲率に研削す
るための装置に係る。
作に関し、就中、半導体基板表面を所定の曲率に研削す
るための装置に係る。
ＬＳＩ製造用の半導体基板、例えばシリコン基板は現在
のところ第１図（４）〜（Ｆ）に示す工程を経て製作さ
れている。まず、単結晶引上法で得られた第１図（Ａ）
の円柱状シリコンインゴット１を、同図（Ｂ）に示すよ
うにスライスしてウェハー状のシリコン基板２とする。
のところ第１図（４）〜（Ｆ）に示す工程を経て製作さ
れている。まず、単結晶引上法で得られた第１図（Ａ）
の円柱状シリコンインゴット１を、同図（Ｂ）に示すよ
うにスライスしてウェハー状のシリコン基板２とする。
次いで、切シ出されたシリコン基板２の表面をラッピン
グする。第１図（Ｃ）はラッピングされたシリコン基板
２の断面図で、その表面にはラッピング時の応力によシ
結晶欠陥密度の高い破砕層３が形成されている。
グする。第１図（Ｃ）はラッピングされたシリコン基板
２の断面図で、その表面にはラッピング時の応力によシ
結晶欠陥密度の高い破砕層３が形成されている。
そこで、第１図（Ｄ＞に示すようにシリコン基板２の端
面に必要なベベル面を形成した後、全表面をエツチング
して同図（Ｅ）に示すように破砕層３を除去する。続い
て、７リコン基板２の表面を鏡面研磨し、こうして得ら
れた第１図（Ｆ）のシリコン基板２を用いてＬＳＩ等の
半導体装置が製造される。
面に必要なベベル面を形成した後、全表面をエツチング
して同図（Ｅ）に示すように破砕層３を除去する。続い
て、７リコン基板２の表面を鏡面研磨し、こうして得ら
れた第１図（Ｆ）のシリコン基板２を用いてＬＳＩ等の
半導体装置が製造される。
このように、シリコン基板２を製作する従来の工程には
その表面に所定の曲率を与えて一定の反りを生じさせる
工程は含まれておらず、そのための装置も従来存在しな
かった。
その表面に所定の曲率を与えて一定の反りを生じさせる
工程は含まれておらず、そのための装置も従来存在しな
かった。
ところで、ＬＳＩ等の半導体装置は、シリコン基板２の
表層に不純物を選択的に拡散した・す、表面に被着され
た絶縁膜や金属膜を選択的にエツチングしたりすること
により、所定の回路・やターンを焼き付けて製造される
。このために、シリコン基板２の表面には写真蝕刻法が
何回も繰り返して行なわれる。半導体装置の微細化およ
び製造歩留の向上には、この写真蝕刻法によるパターン
転写の精度が極めて重要である。この転写精度は轟然な
がらシリコン基板２表面の平坦性に依存するから、従来
のシリコン基板２はその表面ができる限り平坦になるよ
うにして製造されていた。従って、シリコン基板２に所
定の反りを与える工程が含まれていなかったのは当然で
あシ、シリコン基板２の表面に一定の曲率を与えるため
の装置が存在しなかったのもむしろ当然と言える。
表層に不純物を選択的に拡散した・す、表面に被着され
た絶縁膜や金属膜を選択的にエツチングしたりすること
により、所定の回路・やターンを焼き付けて製造される
。このために、シリコン基板２の表面には写真蝕刻法が
何回も繰り返して行なわれる。半導体装置の微細化およ
び製造歩留の向上には、この写真蝕刻法によるパターン
転写の精度が極めて重要である。この転写精度は轟然な
がらシリコン基板２表面の平坦性に依存するから、従来
のシリコン基板２はその表面ができる限り平坦になるよ
うにして製造されていた。従って、シリコン基板２に所
定の反りを与える工程が含まれていなかったのは当然で
あシ、シリコン基板２の表面に一定の曲率を与えるため
の装置が存在しなかったのもむしろ当然と言える。
ＬＳＩにおける素子および回路パターンは年々微細化が
進み、写真蝕刻時に要求される。−ｅターン転写精度は
更に厳しくなって来ている。とれに伴って、シリコン基
板２の露光表面に要求される平坦度も当然により厳しく
なって来ている。
進み、写真蝕刻時に要求される。−ｅターン転写精度は
更に厳しくなって来ている。とれに伴って、シリコン基
板２の露光表面に要求される平坦度も当然により厳しく
なって来ている。
そこで、シリコン基板２に反シが発生して露光鋭部の平
坦贋が低下している場合にも、これを矯正して・ぐター
ンを転写できるように、第２図に示すようにシリコン基
板２を真空チャック４に吸着保持して露光する方法が採
用されている。
坦贋が低下している場合にも、これを矯正して・ぐター
ンを転写できるように、第２図に示すようにシリコン基
板２を真空チャック４に吸着保持して露光する方法が採
用されている。
この方法によれば、シリコン基板２は真空チャック４の
表面に密着して保持されるため、反りが矯正されて諸元
表面の平坦性を確保できる。
表面に密着して保持されるため、反りが矯正されて諸元
表面の平坦性を確保できる。
このとき、第２図のようにシリコン基板２の露光表面が
凹面になるように反りを生じている場合には良好な矯正
効果が得られるが、これとは逆に露光表面が凸面になる
ような反りを生じている場合には満足な矯正効果を得ら
れないことが経験的に知られている（例えば、高須新一
部、応用物理第１５巻、１１号、１２３８頁、１９８２
年）。
凹面になるように反りを生じている場合には良好な矯正
効果が得られるが、これとは逆に露光表面が凸面になる
ような反りを生じている場合には満足な矯正効果を得ら
れないことが経験的に知られている（例えば、高須新一
部、応用物理第１５巻、１１号、１２３８頁、１９８２
年）。
他方、ＬＳＩ製造工程が進むにつれて・ノリコン基板２
の素子形成面にはフィールド酸化膜や層間絶縁膜等の８
１０２膜が形成されるため、ノリコンとＳ ｉＯ２の膨
張係数差によって素子形成面が凸に反り易い。そのため
、投影形の露光装置を使う場合には真空チャックの吸着
によってもソリコン基板の平坦性が矯正されず、パター
ン転写の精度が低下して素子の製造歩留り低下をもたら
すという問題があった。
の素子形成面にはフィールド酸化膜や層間絶縁膜等の８
１０２膜が形成されるため、ノリコンとＳ ｉＯ２の膨
張係数差によって素子形成面が凸に反り易い。そのため
、投影形の露光装置を使う場合には真空チャックの吸着
によってもソリコン基板の平坦性が矯正されず、パター
ン転写の精度が低下して素子の製造歩留り低下をもたら
すという問題があった。
これに対してコンタクト露光装置にあっては、逆にシリ
コン基板２の露光表面が凸に反った場合に良好な矯正効
果を得られることが経験的に知られており、従って表面
が凹に反った場合に（ は充分な矯正効果が得られないことになる。
コン基板２の露光表面が凸に反った場合に良好な矯正効
果を得られることが経験的に知られており、従って表面
が凹に反った場合に（ は充分な矯正効果が得られないことになる。
このような、問題は、当然のことながら予め表面が凹あ
るいは凸面となるように反らせたノリコン基板２を用い
ることで改善することができる。しかしながら、既述し
た事情から従来のシリコン基板２の製作においては故意
に一定の反シを入れる工程は含まれておらず、従ってそ
のための装置も存在しない。
るいは凸面となるように反らせたノリコン基板２を用い
ることで改善することができる。しかしながら、既述し
た事情から従来のシリコン基板２の製作においては故意
に一定の反シを入れる工程は含まれておらず、従ってそ
のための装置も存在しない。
本発明は上記事情に鑑みてなされたもので、半導体基板
の表面を所定の曲率に研削して一定の反りを有する半導
体基板を製作できる半導体基板の研削装置を提供し、も
ってＬＳＩ製造におけるパターン転写精度の向上および
素子の製造歩留り向上を図ることを目的とするものであ
る。
の表面を所定の曲率に研削して一定の反りを有する半導
体基板を製作できる半導体基板の研削装置を提供し、も
ってＬＳＩ製造におけるパターン転写精度の向上および
素子の製造歩留り向上を図ることを目的とするものであ
る。
本発明による半導体基板の研削装置は、円板状の半導体
基板を吸着固定する回転ステージを備えた真空チャック
と、前記回転ステージｆ方に設置されて上下および左右
に制御移動可能な研削工具とからなり、該研削工具を制
御移動しながら前記回転ステージ上に固定されて回転す
る半導体基板の光面を研削し、その表面に所定の曲率を
与えることを特徴とするものである。
基板を吸着固定する回転ステージを備えた真空チャック
と、前記回転ステージｆ方に設置されて上下および左右
に制御移動可能な研削工具とからなり、該研削工具を制
御移動しながら前記回転ステージ上に固定されて回転す
る半導体基板の光面を研削し、その表面に所定の曲率を
与えることを特徴とするものである。
第３図は本発明の一実施例になる半導体基板の研削装置
を示す説明図である。同図において、５は真空チャック
であり、該真空チャック５は回転ステージ６上にシリコ
ン基板２を吸着固定し、図中矢印で示すように回転する
ようになっている。この回転ステー・ゾロ上には研削工
具７が設置されておυ、該研削装置７は上下おｉび左右
に制御移動できるように設けられている。
を示す説明図である。同図において、５は真空チャック
であり、該真空チャック５は回転ステージ６上にシリコ
ン基板２を吸着固定し、図中矢印で示すように回転する
ようになっている。この回転ステー・ゾロ上には研削工
具７が設置されておυ、該研削装置７は上下おｉび左右
に制御移動できるように設けられている。
次に、上記の研削装置を用いてシリコン基板２に所定の
反りを形成する方法’！ｉ：説明すれば次の通りである
。
反りを形成する方法’！ｉ：説明すれば次の通りである
。
まず、第３図に示すように、シリコン基板２を回転ステ
ージ６上に暖着固定して２回転させる。
ージ６上に暖着固定して２回転させる。
その際、シリコン基板２の中心を回転ステージ６の回転
軸に一致させて固定する。他方、研削工具７の先端をシ
リコン基板２の表面から所望の反り量Ｗだけ下げた位置
に保持する。そして、シリコン基板２の表面から研削工
具７の先端までの距離ｌを下記０式の解で示される値に
制御しながら、研削工具７を回転しているシリコン基板
２の周縁から中心に向けて移動させるｒ２＋ｗ２ Ａ” （）Ｘ７４ｘ２＝０ ・・・■たたし、 Ｘ：シリコン基板２の中心から研削工具７までの距離 ｒ：シリコン基板２の半径 Ｗ：所望の反シ量 である。上記（り式に従って研削すれば、シリコン基板
２の表面に所定の曲率半径を翁する凸状球面が与えられ
る。
軸に一致させて固定する。他方、研削工具７の先端をシ
リコン基板２の表面から所望の反り量Ｗだけ下げた位置
に保持する。そして、シリコン基板２の表面から研削工
具７の先端までの距離ｌを下記０式の解で示される値に
制御しながら、研削工具７を回転しているシリコン基板
２の周縁から中心に向けて移動させるｒ２＋ｗ２ Ａ” （）Ｘ７４ｘ２＝０ ・・・■たたし、 Ｘ：シリコン基板２の中心から研削工具７までの距離 ｒ：シリコン基板２の半径 Ｗ：所望の反シ量 である。上記（り式に従って研削すれば、シリコン基板
２の表面に所定の曲率半径を翁する凸状球面が与えられ
る。
なお、■式の代りに、下記■式の近似式に従って研削工
具７の先端位置を制御してもよい。
具７の先端位置を制御してもよい。
こうしてシリコン基板２の表面に所望の曲率を不する凸
面を形成した後、シリコン基板２金晟返しにして回転テ
ーブル６上に吸着保持する。
面を形成した後、シリコン基板２金晟返しにして回転テ
ーブル６上に吸着保持する。
このとき、凸状のノリコン基板表面が回転テーブル６の
表面上に密着するから、シリコン基板２は自然に変形し
、第４図に破線で示すようにその裏面側が凸状となる。
表面上に密着するから、シリコン基板２は自然に変形し
、第４図に破線で示すようにその裏面側が凸状となる。
他方、研削工具７はその先端がシリコン基板２の凸状頂
面からＷよりも少し大きめの量下った位置に保持する。
面からＷよりも少し大きめの量下った位置に保持する。
続イテ、ンＩＪコン基板２を回転させながら研削工具７
を水平に移動させ、シリコン基板２の裏面全平坦に研削
する。
を水平に移動させ、シリコン基板２の裏面全平坦に研削
する。
こうして研削されたシリコン基板２を回転テーブル６の
吸着から解放すれは、回転テーブル６に密着されていた
表面は凸状に回復すると共に、平坦に研削された裏面は
凹状となって第２図のように反りを生じたシリコン基板
２が得られる。
吸着から解放すれは、回転テーブル６に密着されていた
表面は凸状に回復すると共に、平坦に研削された裏面は
凹状となって第２図のように反りを生じたシリコン基板
２が得られる。
上記実施例の研削装置を用い、上述した方帳で直径１０
０ ’ｗｎ 、厚さ６３０μｍのシリコン基板を実際に
研削した結果を下記第１表に示す。なお、シリコン基板
２の回転速度は１０００回／分、研削工具７の水平方向
の移動速度は１０ｔｙｎ／分で行なった、ただし、 Ｗ：設定した反シ量 フ：実施ウェハー２０枚について得られた実際の反り量
の平均値 σ：標準偏差 次に、こうして得られた素子形成面を凹面とした反＃）
量２０μｍのシリコン基板（実施例基板）と、反りのな
い従来のシリコン基板との両者を用いて同じＬＳＩの製
造を行ない、最終写真蝕刻工程後における不良発生率を
調べたところ、第２表に示す結果が得られた。
０ ’ｗｎ 、厚さ６３０μｍのシリコン基板を実際に
研削した結果を下記第１表に示す。なお、シリコン基板
２の回転速度は１０００回／分、研削工具７の水平方向
の移動速度は１０ｔｙｎ／分で行なった、ただし、 Ｗ：設定した反シ量 フ：実施ウェハー２０枚について得られた実際の反り量
の平均値 σ：標準偏差 次に、こうして得られた素子形成面を凹面とした反＃）
量２０μｍのシリコン基板（実施例基板）と、反りのな
い従来のシリコン基板との両者を用いて同じＬＳＩの製
造を行ない、最終写真蝕刻工程後における不良発生率を
調べたところ、第２表に示す結果が得られた。
この結果から明らかなように、本発明の半導体基板研削
装置によれば、半導体装置の製造工程におけるパターン
転写精度が向上するように所望の反りをもった半導体基
板を製作でき、もって半導体装置の製造歩留シ向上に太
きく寄与できるといった顕著な効果が得られるものであ
る。
装置によれば、半導体装置の製造工程におけるパターン
転写精度が向上するように所望の反りをもった半導体基
板を製作でき、もって半導体装置の製造歩留シ向上に太
きく寄与できるといった顕著な効果が得られるものであ
る。
第１図（Ａ）〜（Ｄ＞は従来の半導体基板の製作工程を
示す説明図、第２図は真空チャッキングにより半導体基
板の反シが修正される状況を示を説明図、第３図および
第４図は本発明の一実施例になる半導体基板の研削装置
と、これを用いた半導体基板の製作方法を示す説明図で
ある。 Ｉ・・・／リコンインゴット、２・・・シリコ７ Ｍ
板、３・・・破砕層、４，５・・・真空チャック、６・
・回転ステーゾ、７・・研削工具。 出願人代理人 弁理士 鈴 江 武 彦第１図 第４図 特許庁長官 若 杉 和 夫 殿１．事件の表示 特願昭５８−４９９３１号 ２、発明の名称 半導体基板の研削装置 ３、補正をする者 事件との関係 特許出願人 （３０７）東京芝浦電気株式会社 ４、代理人 ５、補正命令の日付 ７補正の内容 明細書中第１２亘４行目において「第１図囚〜（Ｄ）」
とあるを「第１図（Ａ）〜（Ｆ）」 と訂正する。
示す説明図、第２図は真空チャッキングにより半導体基
板の反シが修正される状況を示を説明図、第３図および
第４図は本発明の一実施例になる半導体基板の研削装置
と、これを用いた半導体基板の製作方法を示す説明図で
ある。 Ｉ・・・／リコンインゴット、２・・・シリコ７ Ｍ
板、３・・・破砕層、４，５・・・真空チャック、６・
・回転ステーゾ、７・・研削工具。 出願人代理人 弁理士 鈴 江 武 彦第１図 第４図 特許庁長官 若 杉 和 夫 殿１．事件の表示 特願昭５８−４９９３１号 ２、発明の名称 半導体基板の研削装置 ３、補正をする者 事件との関係 特許出願人 （３０７）東京芝浦電気株式会社 ４、代理人 ５、補正命令の日付 ７補正の内容 明細書中第１２亘４行目において「第１図囚〜（Ｄ）」
とあるを「第１図（Ａ）〜（Ｆ）」 と訂正する。
Claims (3)
- （１）円板状の半導体基板を吸着固定する回転ステージ
を備えた真空チャックと、前記回転ステージ上方に設置
されて上下および左右に制御移動可能な研削工具とから
なり、該研削工具を制御移動しながら前記回転ステージ
上に固定されて回転する半導体基板の表面を研削し、そ
の表面に所定の曲率を与えることを特徴とする半導体基
板の研削装置。 - （２）前記研削工具の制御移動が該研削工具の先端と前
記半導体基板表面との距離ｌを次式の解で与えられる値
罠制御して行なわれることを特徴とする特許請求の範囲
第（１）項記載の半導体基板の研削装置。 ｒ２＋Ｗ２ １２（） ＸＡ！＋ｘ２＝ ０ - （３）前記研削工具の制御移動が、該研削工具の先端と
前記半導体基板表面との距離ｌを次式の値に制御して行
なわれることを特徴とする特許請求の範囲第１項記載の
半導体基板の研削袋
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4993183A JPS59175729A (ja) | 1983-03-25 | 1983-03-25 | 半導体基板の研削装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4993183A JPS59175729A (ja) | 1983-03-25 | 1983-03-25 | 半導体基板の研削装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59175729A true JPS59175729A (ja) | 1984-10-04 |
Family
ID=12844756
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4993183A Pending JPS59175729A (ja) | 1983-03-25 | 1983-03-25 | 半導体基板の研削装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59175729A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0854500A1 (en) * | 1997-01-17 | 1998-07-22 | Shin-Etsu Handotai Company Limited | Method of manufacturing a bonding substrate |
| EP0860862A2 (en) * | 1997-02-21 | 1998-08-26 | Shin-Etsu Handotai Company Limited | Method of manufacturing a bonding substrate |
| JP2007201518A (ja) * | 2007-05-14 | 2007-08-09 | Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 | 半導体ウェハの製造方法 |
-
1983
- 1983-03-25 JP JP4993183A patent/JPS59175729A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0854500A1 (en) * | 1997-01-17 | 1998-07-22 | Shin-Etsu Handotai Company Limited | Method of manufacturing a bonding substrate |
| US6110391A (en) * | 1997-01-17 | 2000-08-29 | Shin-Etsu Handotai Co., Ltd. | Method of manufacturing a bonding substrate |
| EP0860862A2 (en) * | 1997-02-21 | 1998-08-26 | Shin-Etsu Handotai Company Limited | Method of manufacturing a bonding substrate |
| EP0860862A3 (en) * | 1997-02-21 | 2000-08-09 | Shin-Etsu Handotai Company Limited | Method of manufacturing a bonding substrate |
| JP2007201518A (ja) * | 2007-05-14 | 2007-08-09 | Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 | 半導体ウェハの製造方法 |
| JP4541382B2 (ja) * | 2007-05-14 | 2010-09-08 | Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 | 半導体ウェハの製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5429711A (en) | Method for manufacturing wafer | |
| TWI394204B (zh) | 鍵合晶圓的製造方法 | |
| JP2645478B2 (ja) | 半導体装置の製造方法 | |
| JPS6141133B2 (ja) | ||
| JP2006222453A (ja) | シリコンウエーハの製造方法及びシリコンウエーハ並びにｓｏｉウエーハ | |
| JPH069194B2 (ja) | 改良された平坦さを持つウェーハからの集積回路 | |
| JPS59175729A (ja) | 半導体基板の研削装置 | |
| JP2003163335A (ja) | 貼り合わせウェーハの製造方法 | |
| EP0860862A2 (en) | Method of manufacturing a bonding substrate | |
| JPH01184927A (ja) | 大面積半導体基板の製造方法 | |
| JP2839822B2 (ja) | 高平坦度ウェーハの製造方法 | |
| JP3787485B2 (ja) | 薄板の加工方法 | |
| JP2002176013A (ja) | 半導体基板の平坦化方法 | |
| JP3522475B2 (ja) | シリコンウェーハ表面粗さ制御用のエッチャント | |
| JP3578238B2 (ja) | シリコンウェーハの加工方法 | |
| JP4529036B2 (ja) | 半導体用薄膜ウェハの製造方法 | |
| JPS61292922A (ja) | 半導体装置の製造方法 | |
| TWI744539B (zh) | 半導體用基板及其製造方法 | |
| TW506008B (en) | Semiconductor wafer manufacturing process | |
| JPH0396216A (ja) | 半導体基板の製法 | |
| JP4440810B2 (ja) | 貼り合わせウエーハの製造方法 | |
| JPH11340443A (ja) | Ｓｏｉウエーハの作製方法およびｓｏｉウエーハ | |
| KR100914605B1 (ko) | 나노토포그라피가 개선된 웨이퍼 제조 방법 | |
| JP3524009B2 (ja) | Ｓｏｉウェーハおよびその製造方法 | |
| JP2719276B2 (ja) | 張り合わせｓｏｉウェーハの製法 |