DE2555155C2 - - Google Patents

Info

Publication number
DE2555155C2
DE2555155C2 DE2555155A DE2555155A DE2555155C2 DE 2555155 C2 DE2555155 C2 DE 2555155C2 DE 2555155 A DE2555155 A DE 2555155A DE 2555155 A DE2555155 A DE 2555155A DE 2555155 C2 DE2555155 C2 DE 2555155C2
Authority
DE
Germany
Prior art keywords
silicon
polycrystalline silicon
layer
carrier
layers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2555155A
Other languages
English (en)
Other versions
DE2555155A1 (de
Inventor
Takaya Suzuki
Seturoo Yaguu
Akio Hitachi Jp Mimura
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of DE2555155A1 publication Critical patent/DE2555155A1/de
Application granted granted Critical
Publication of DE2555155C2 publication Critical patent/DE2555155C2/de
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76297Dielectric isolation using EPIC techniques, i.e. epitaxial passivated integrated circuit
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/043Dual dielectric
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/051Etching
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/085Isolated-integrated
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/097Lattice strain and defects
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/122Polycrystalline
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/15Silicon on sapphire SOS

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Recrystallisation Techniques (AREA)

Description

Die Erfindung bezieht sich auf ein Verfahren mit den Merkmalen des Oberbegriffs des Patentanspruchs 1.
Das dielektrisch isolierte Substrat umfaßt ggf. eine große An­ zahl von einkristallinen Siliciuminseln, die über einen di­ elektrischen Isolierfilm aus Siliciumoxid fest mit einer poly­ kristallinen Siliciumträgerschicht verbunden sind. So ist der mechanische Zusammenhalt zwischen den einzelnen einkristalli­ nen Siliciuminseln und zwischen der polykristallinen Silicium­ trägerschicht und den einzelnen einkristallinen Siliciuminseln gesichert, und diese Elemente sind elektrisch voneinander isoliert.
Solche Schaltungsbauelemente, wie z. B. Transisto­ ren, Dioden, Widerstände und Kondensatoren, sind in die zahlreichen einkristallinen Siliciuminseln durch Diffu­ sionstechnik eingebracht und untereinander unter Bildung einer monolithischen integrierten Halbleiterschaltung verbunden.
Ein typisches bekanntes Verfahren zur Herstellung eines solchen dielektrisch isolierten Substrats soll an­ hand der Fig. 1a-1d erläutert werden.
Eine Oberfläche eines einkristallinen Silicium­ plättchens 1, wie es in Fig. 1a dargestellt ist, wird durch selektives Ätzen mit unter Abständen angeordneten Nuten 2 versehen und anschließend zu Isolationszwecken mit einem SiO₂-Film 3 überzogen, wie in Fig. 1b veran­ schaulicht ist. Auf dem SiO₂-Film 3 wird durch Dampf­ phasenreaktion von Siliciumchlorid eine polykristalline Siliciumschicht 4 abgeschieden, wie Fig. 1c zeigt. An der Oberfläche dieser polykristallinen Schicht 4 erkennt man, den Nuten 2 entsprechend, kleine Einsenkungen 5. Dann wird die entgegengesetzte Oberfläche des einkri­ stallinen Plättchens 1 bis zu einem Niveau abgeschlif­ fen und poliert, das durch eine Strichpunktlinie ange­ deutet ist, um dadurch eine Unterlage 7 mit einkristal­ linen Inselbereichen 6 zu erzeugen, die voneinander durch den SiO₂-Film 3 getrennt sind, wie in Fig. 1d er­ kennbar ist. Durch Eindiffundieren gewünschter Verunrei­ nigungen in die Inselbereiche 6 nach dem bekannten selek­ tiven Diffusionsverfahren lassen sich dann die Schaltungs­ bauelemente erzeugen.
Jedoch ergibt sich bei dem vorstehend erläuterten be­ kannten Verfahren zur Herstellung des dielektrisch iso­ lierten Substrats das schwierige Problem, daß das Substrat 7 nach dem Schritt zur Abscheidung der polykristal­ linen Schicht 4 entsprechend Fig. 1c eine Krümmung auf­ weist. Dieses Problem kann
  • (1) vom Unterschied der Wärme­ ausdehnungskoeffizienten zwischen dem einkristallinen Siliciumplättchen und der polykristallinen Siliciumschicht und
  • (2) von der Kontraktion infolge Rekristallisation der polykristallinen Schicht an sich während ihres Wachstums
verursacht sein. Insbesondere neigt die polykristalline Schicht dazu, eine konkave Gestalt anzunehmen. Die Unter­ lage 7 mit so gebildeten Krümmungen verhindert, daß das einkristalline Plättchen beim anschließenden Schleif- und Polierverfahren gleichmäßig poliert wird, was dazu führt, daß sich eine für die selektive Diffusion zu ver­ wendende Photoresistmaske nicht in engen Kontakt mit der polierten Oberfläche des einkristallinen Plättchens bringen läßt.
In den DE-OS 20 50 474 ist ein Verfahren zur Herstellung zusammengesetzter Halbleiterscheiben angegeben, deren Dicke einwandfrei feststellbar ist, wobei die sogenannte "floating"-Kapazität zwischen den einkristallinen Sili­ ciuminseln verringert werden soll. Nach diesem Verfahren wird ein alternierendes Laminat aus polykristallinen Siliciumschichten bzw. Siliciumoxidfilmen auf einer mit Vertiefungen versehenen Seite eines Trägers aus einkri­ stallinem Silicium aufgebracht.
Auf der nicht mit Vertiefungen versehenen Seite der so zu­ sammengesetzten Halbleiterscheibe wird anschließend eine Materialschicht abgetragen, um zumindest eine der ersten und zweiten Schicht anzuschneiden. Auf diese Weise kann die Dicke der Inselbereiche mit einfachen Mitteln, nämlich durch einfaches Abzählen der angeschliffenen isolierenden (und ggf. dazwischenliegenden leitenden) Schichten festge­ stellt werden.
Die Laminatbildung aus alternierenden Schichten dient also, wie der angegebenen Aufgabe entspricht, lediglich der Schaffung einer einfachen Möglichkeit zur Schicht­ dickenbestimmung.
In der DE-OS 20 50 474 findet sich jedoch keinerlei Ver­ fahrensangabe zur Herstellung der beanspruchten Schicht­ struktur, insbesondere keinerlei Angabe, wie das alternierende Laminat aus polykristallinen Silicium­ schichten und Siliciumoxidfilmen ohne Erzeugung von Kri­ stalldefekten in der Siliciumeinkristallschicht erzeugt werden kann.
Zur Dickenbestimmung ist es hierbei erforderlich, daß sich die Schichtabfolge in den Vertiefungen zeigt, also nach dem Abtragevorgang notwendig nicht über das gesamte Material hin erstreckt. Eine Durchbiegung kann entspre­ chend auf diese Weise nicht verhindert werden.
Nach der DE-OS 20 50 474 wird die Erzeugung der zur Tie­ fenanzeige dienenden Schichtabfolge und die Erzeugung der polykristallinen Silicium-Trägerschicht ferner separat durchgeführt, wobei gleichzeitig die Gefahr der Erzeugung von Kristalldefekten im Siliciumeinkristallplättchen gege­ ben ist.
In der DE-AS 12 98 189 ist ein Verfahren zur Herstellung isolierter Bereiche in integrierten Halbleiterschaltungen angegeben, bei dem eine einkristalline Halbleiterschicht eines Leitungstyps an durch Öffnungen einer Maskenschicht örtlich definierten Bereichen auf einem Halbleiterträger epitaktisch aufgebracht wird; das Verfahren beruht darauf, daß nach Herstellung einer zweiten Maskenschicht auf der ersten sowie der epitaxialen Schicht durch beide Masken­ schichten durchstoßende Öffnungen eine zweite Halbleiter­ schicht von entgegengesetztem Leitertyp epitaktisch abge­ schieden wird, worauf eine dritte Maskenschicht auf der zweiten Epitaxialschicht und der sie umgebenden Masken­ schicht erzeugt und auf ihr eine Trägerschicht abgelagert und danach der Träger entfernt wird. Dabei ist beschrie­ ben, daß die polykristalline Schicht ohne Entfernung der Anordnung aus dem Reaktionsofen nach der Erzeugung des Siliciumoxidfilms aufgebracht werden kann.
Die dort angegebenen Temperaturen von 700 bis 1300°C beziehen sich auf den speziellen Fall der Reaktion H₂+O₂+SiCl₄, der Bereich von 1100 bis 1300°C auf den besonderen Fall der Reaktion SiCl₄+CO₂ und die Tem­ peraturangabe von 1150°C auf die Reaktion mit H₂O+O₂. Abgesehen davon, daß die DE-AS 12 98 189 Siliciumtetra­ chlorid als Siliciumquelle verwendet, bezieht sich die Angabe 700 bis 1300°C auf den Fall der SiO₂-Erzeugung (Maskenschicht). Die Beseitigung oder Unterdrückung von Kristalldefekten ist dabei nicht erwähnt.
Die DE-AS 12 98 189 gibt zwar an, daß auf einem Silicium­ oxidfilm eine polykristalline Siliciumschicht erzeugt wird, lehrt jedoch nicht, daß darauf weiterhin eine Sili­ ciumoxidschicht aufwachsen gelassen wird und ein alternie­ rendes Laminat von Siliciumoxidfilmen und polykristallinen Siliciumschichten erzeugt werden kann.
Entsprechend findet sich keinerlei Erwähnung, daß durch eine derartige Erzeugung eines alternierenden Laminats die Verbiegung derartiger dielektrisch isolierter Substrate in irgendeiner Weise verhindert werden kann.
Der DE-AS 12 98 189 kann dagegen entnommen werden, daß Siliciumoxidfilme und polykristalline Siliciumschichten in einem Reaktionsofen kontinuierlich aufgedampft werden kön­ nen, nicht jedoch eine alternierende Laminaterzeugung bei derselben Temperatur.
Die FR-PS 15 09 644 bezieht sich auf ein Verfahren zur Verhinderung des Verbiegens dielektrisch isolierter Sub­ strate, das darauf beruht, daß zur Abscheidung von poly­ kristallinem Silicium auf einem mit einem Siliciumoxidfilm versehenen monokristallinen Siliciumplättchen einem Ge­ misch von H₂ und SiH n X m (mit n und m=0 bis 4, wobei n+m=4 und X eines der chemischen Elemente Cl, Br, I bedeutet) gezielt Verunreinigungssubstanzen zugesetzt wer­ den, um die feinen Siliciumpartikel in der polykristalli­ nen Siliciumschicht zur Bildung einer sozusagen denatu­ rierten Kristallstruktur zu veranlassen und dadurch die Rekristallisationsneigung zu verringern. Hierbei ist also eine Änderung der Kristallstruktur der Siliciumschicht angestrebt. Eine kurze Verfahrensdauer sowie eine Beseiti­ gung von Kristalldefekten sind nicht erzielbar.
Der Erfindung liegt die Aufgabe zugrunde, das eingangs vorausgesetzte Verfahren gemäß Hauptpatent 24 58 680 weiter zu verbessern, um die Verhinderung einer Krümmung des dielektrisch isolierten Substrats möglichst zu opti­ mieren, so daß sich sowohl genaue Schleif- und Poliervor­ gänge als auch ein genauer Photoätzprozeß durchführen lassen.
Diese Aufgabe wird erfindungsgemäß durch die kennzeich­ nenden Merkmale des Patentanspruchs 1 gelöst.
Vorteilhafte Ausgestaltungen der Erfindung sind in den Unteransprüchen gekennzeichnet.
Hierbei wird die Tatsache ausgenutzt, daß polykri­ stallines Silicium einen größeren, Siliciumdioxid da­ gegen einen kleineren Wärmeausdehnungskoeffizienten als den des einkristallinen Siliciums aufweist. Durch die abwechselnde Schichtenfolge von polykristallinen Sili­ ciumschichten und Siliciumdioxidfilmen läßt sich daher praktisch eine Krümmung der Unterlage vermeiden.
Durch Zusetzen solcher oxydierender Gase, wie z. B. Kohlendioxidgas, Sauerstoff und Wasserdampf, in einem bestimmten Zeitintervall zu einem Reaktionsgas, das gebildet wird, wenn eine Silicium-Chlor-Verbindung, z. B. Trichlorsilan (SiHCl₃), mit Wasserstoff unter Dampfphasenreduktionsreaktion zur Abscheidung von poly­ kristallinem Silicium reagiert, läßt sich der Vielfach­ schichtaufbau leicht und kontinuierlich, d. h. ohne Ent­ nahme des einkristallinen Plättchens aus dem Reaktions­ ofen im Lauf der Beschichtungsreaktion erzeugen. Wenn der Trägerschichtbereich mit dem Vielfachschichtaufbau gemäß im wesentlichen der vorstehend beschriebenen Tech­ nik erzeugt wird, lassen sich der Grad und die Richtung der Krümmung steuern, indem man die Anzahl der polykri­ stallinen Schichten geeignet so wählt, daß es möglich ist, eine Unterlage herzustellen, die für praktische Zwecke im wesentlichen als krümmungsfrei angesehen wer­ den kann. Insbesondere kann die Unterlage, wenn die An­ zahl der polykristallinen Schichten im Bereich von 3- 12 gewählt wird, praktisch frei von einer Ausbildung ei­ ner Krümmung sein.
Die Erfindung wird anhand der in der Zeichnung ver­ anschaulichten Ausführungsbeispiele näher erläutert; da­ rin zeigt
Fig. 1a bis 1d die schon erläuterten Schnittan­ sichten zur Veranschaulichung der einzelnen Verfahrensschritte eines bekannten Verfahrens zur Herstel­ lung einer dielektrisch isolierten Unterlage;
Fig. 2a bis 2d Schnittansichten zur Veranschau­ lichung der einzelnen Verfahrens­ schritte eines Verfahrens zur Her­ stellung einer dielektrisch iso­ lierten Unterlage gemäß der Er­ findung;
Fig. 3 eine grafische Darstellung von Versuchs­ ergebnissen zur Veranschaulichung der Be­ ziehung zwischen der Zahl der polykristal­ linen Siliciumschichten eines vielschichti­ gen Trägerschichtbereiches und der Krümmung der Unterlage;
Fig. 4 eine grafische Darstellung zur Veranschau­ lichung der Beziehung zwischen der Dicke eines polykristallinen Trägerschichtbereichs mit Einschichtaufbau und der Krümmung der Unterlage;
Fig. 5 eine grafische Darstellung zur Erklärung, wie die Anzahl der Schichten für einen Viel­ fachschichtaufbau zu bestimmen ist, der sich zur Erzeugung einer Unterlage mit geringerer Krümmung, insbesondere mit einem Krümmungs­ radius von mehr als etwa 10 m eignet;
Fig. 6 eine Schnittansicht eines anderen Aus­ führungsbeispiels der Erfindung; und
Fig. 7 eine Schnittansicht eines weiteren Aus­ führungsbeispiels der Erfindung.
Ein einkristallines Siliciumplättchen 10 vom N-Typ mit einer Dicke von 300±100 µm und einer (100)-Flä­ chenorientierung mit geschliffenen und polierten paral­ lelen Oberflächen, wie es in Fig. 2a dargestellt ist, wird durch selektives Ätzen in an sich bekannter Weise mit Nuten 11 unter gegenseitigen Abständen ausgebildet, wie in Fig. 2b dargestellt ist. Das mit den unter Ab­ ständen befindlichen Nuten 11 versehene einkristalline Plättchen 10 wird in einem Reaktionsofen angeordnet, wie er für übliche Epitaxiewachstumsvorgänge verwendet wird, und bei hoher Temperatur von 1100 bis 1250°C in der Atmosphäre einer strömenden Gasmischung, die Tri­ chlorsilan (SiHCl₃), Wasserstoff und Kohlendioxidgas (CO₂) enthält, mit Siliciumoxid 12 in einer Dicke von 1,5 µm beschichtet. Es folgt die Abscheidung einer er­ sten polykristallinen Siliciumschicht 13 a von etwa 45 µm Dicke, wenn anschließend eine Gasmischung, die Trichlor­ silan und Wasserstoff enthält, strömt, wogegen der Kohlen­ dioxidgasstrom unterbrochen ist, wobei die Reaktions­ temperatur beibehalten wird. Dann wird durch erneutes Einlassen von Kohlendioxidgas in das Reaktionssystem bei fortgesetzter Zuführung von Trichlorsilan und Wasser­ stoff ein Siliciumoxidfilm 14 a von etwa 0,3 bis 2 µm Dicke auf der ersten polykristallinen Schicht 13 a ge­ bildet. In dieser Weise werden Siliciumoxidfilme 14 a bis 14 m und polykristalline Siliciumschichten 13 a bis 13 n abwechselnd mit der Maßgabe übereinander geschich­ tet, daß die Strömungsgeschwindigkeit von Wasserstoff­ gas und Kohlendioxidgas zum Vermischen mit Trichlor­ silan entsprechend den jeweils gewünschten Reaktions­ schritten reguliert wird. Die Reaktionstemperatur wird unverändert beibehalten. Nachdem also der Siliciumoxid­ film 14 a gebildet ist, unterbricht man die Einführung von Kohlendioxidgas in das Reaktionssystem wieder und führt die Strömungsgeschwindigkeiten von Trichlorsilan und Wasserstoff auf den Wert für die Bildung der poly­ kristallinen Siliciumschicht 13 a zurück, um so eine zweite polykristalline Siliciumschicht 13 b mit etwa 45 µm Dicke zu bilden. Durch Wiederholen dieser Ver­ fahrensschritte werden abwechselnd eine dritte, vierte und fünfte polykristalline Siliciumschicht von je etwa 45 µm Dicke und damit abwechselnd Siliciumoxidfilme von je 0,3-2 µm Dicke gebildet, so daß man einen Trägerbereich 15 mit einem Vielfachschichtaufbau von insgesamt etwa 230 µm Dicke erhält, der aus polykri­ stallinen Siliciumschichten und Siliciumoxidfilmen be­ steht.
Bei der Erzeugung des Trägerbereichs 15 mit dem Vielfachschichtaufbau können auch andere Silicium-Chlor- Verbindungen als Trichlorsilan, wie z. B. Siliciumtetra­ chlorid (SiCl₄) oder Dichlorsilan (SiH₂Cl₂) oder Mono­ silan (SiH₄) als Siliciumquelle verwendet werden, und man kann auch andere oxydierende Gase, wie z. B. Wasser­ dampf, Sauerstoff und Stickstoffdioxid, anstelle des Kohlendioxidgases verwenden.
Eine Unterlage 16 mit dem Vielfachschichtträgerbe­ reich 15, der in dieser Weise eine fünffache polykri­ stalline Schicht erhalten hat, ergibt einen Krümmungs­ radius im Bereich von 10 bis 100 m und weist somit eine erheblich verringerte Krümmung im Vergleich mit einem Krümmungsradius von 3 bis 5 m einer Unterlage mit dem bekannten einschichtigen polykristallinen Trägerbereich 4 gemäß Fig. 1 auf, wenn man Unterlagen mit insgesamt gleicher Dicke vergleicht.
Die Größe und die Richtung der Krümmung der Unter­ lage 16 mit dem Vielschichtträgerbereich 15 lassen sich durch die Zahl der polykristallinen Siliciumschichten steuern.
Fig. 3 zeigt ein Beispiel von Versuchsergebnissen, die die Beziehung zwischen dem Vielschichtaufbau und der Krümmung der Unterlage zeigen. Die Größe der Krümmung ist einerseits als Maximalbiegungsausschlag H und ande­ rerseits als Krümmungsradius für den Fall angegeben, daß die Unterlage einen Durchmesser von 50 mm aufweist, wobei das Pluszeichen einer konkaven Krümmung des Trägerbereichs (und dementsprechend einer konvexen Krümmung des einkri­ stallinen Plättchens) und das Minuszeichen einer konvexen Krümmung des Trägerbereichs entspricht. Die Kurve α gibt die Meßwerte für einen Trägerbereich einer Gesamtdicke von 210-260 µm und die Kurve β die Meßwerte für ei­ nen Trägerbereich mit der Gesamtdicke von 430 bis 480 µm wieder. Wenn die Anzahl der polykristallinen Silicium­ schichten wächst, kehrt sich die Krümmungsrichtung um, so daß der polykristalline Siliciumträgerbereich beginnt, die Form einer konvexen Oberfläche anzunehmen. In die­ ser Weise lassen sich bei dem Trägerbereich mit dem Viel­ fachschichtaufbau die Größe und die Richtung der Krümmung der Unterlage nach Wunsch durch die Zahl der polykristal­ linen Schichten mit sehr guter Reproduzierbarkeit steuern. Es ist zu bemerken, daß die Beziehung zwischen der Anzahl der polykristallinen Siliciumschichten und der Krümmung der Unterlage von der Gesamtdicke des Trägerbereichs ab­ hängt. Fig. 4 zeigt die auf Meßwerten basierende Beziehung zwischen der Dicke des polykristallinen Trägerbereichs mit einem Einschichtaufbau und der Krümmung der Unterlage. Pluszeichenwerte auf der Ordinate zeigen wieder an, daß der polykristalline Trägerbereich eine konkave Krümmung wie links in Fig. 3 zeigt. Je dicker der polykristalline Trägerbereich wird, um so stärker ist die Krümmung der Unterlage.
Man leitet aus Fig. 3 und 4 und anderen Versuchs­ ergebnissen ab, daß, wenn ein aus polykristallinen Sili­ ciumschichten und Siliciumoxidfilmen bestehender poly­ kristalliner Vielschichtträgerbereich mit etwa 200- 500 µm Dicke auf einem 300±100 µm dicken einkristal­ linen Siliciumplättchen mit (100)-Flächenorientierung bei Aufwachstemperaturen von 1100 bis 1250°C gebildet wird, die Beziehung zwischen der Krümmung der Unterlage und der Anzahl der polykristallinen Siliciumschichten angenähert durch die folgende empirisch ermittelte Fo­ mel
HA · n+B (1)
erhalten werden kann, worin H den maximal zulässigen Biegungsausschlag in µm für eine Unterlage mit einem Durchmesser von 50 mm, n (positive Ganzzahl) die Zahl der polykristallinen Siliciumschichten und A und B Kon­ stanten bedeuten.
Allgemein hängt die Krümmung der Unterlage mit dem Vielfachschichtaufbau von der Zahl der polykristallinen Siliciumschichten und deren Dicke, wie beschrieben, in großem Ausmaß ab. Andere Parameter, die Einfluß auf die Größe der Krümmung haben, sind die Dicke des einkristal­ linen Plättchens, dessen Flächenorientierung, die Wachs­ tumstemperatur der polykristallinen Siliciumschichten, deren Wachstumsgeschwindigkeit und die Dicke der Silicium­ oxidfilme. Unter diesen haben die Flächenorientierung des einkristallinen Plättchens und die Dicke der Silicium­ oxidfilme einen verhältnismäßig geringen Einfluß auf die Krümmung, so daß ihr Einfluß fast vernachlässigbar sein kann. Es wurde nachgewiesen, daß solche Parameter wie Dicke des einkristallinen Plättchens, Wachstumstempera­ tur der polykristallinen Siliciumschichten und deren Wachstumsgeschwindigkeit hauptsächlich die Konstante B der Formel (1) beeinflussen, jedoch wenig Einfluß auf die Konstante A haben. Versuchsergebnisse zeigten, daß unter der Bedingung, daß die Dicke des einkristallinen Plättchens 300±100 µm, die Dicke des Trägerbereichs 200-500 µm, die Wachstumstemperatur der polykristal­ linen Siliciumschichten 1100 bis 1250°C und die Wachs­ tumsgeschwindigkeit 1 bis 8 µm/min betragen, Werte von A≃-18 (µm je Einzelschicht) und von B≃60-200 (µm) gelten. Man ersieht aus diesen Versuchsergebnissen, daß die Anzahl der polykristallinen Siliciumschichten im Vielfachschichtaufbau unter den obigen Bedingungen vorzugsweise 3-12 sein soll, um eine Unterlage mög­ lichst geringer Krümmung mit einem Krümmungsradius von mehr als 10 m herzustellen, der für praktische Zwecke befriedigt, wie innerhalb des schraffierten Bereichs in Fig. 5 angedeutet ist.
Beim am meisten praktizierten Herstellungsver­ fahren der dielektrisch isolierten Unterlage verwendet man ein einkristallines Plättchen von 40-90 mm Durch­ messer und 200-400 µm Dicke als Ausgangskristall und läßt eine polykristalline Siliciumschicht bei Tempera­ turen von 1100 bis 1250°C und Wachstumsgeschwindigkei­ ten von 1-8 µm/min aufwachsen. Daher sind die oben zur Erläuterung der Erfindung angegebenen Bedingungen für praktische Zwecke befriedigend.
Durch Entfernen des mit dem Trägerbereich 15 des so hergestellten Vielfachschichtaufbaus beschichteten einkristallinen Plättchens 10 mittels Schleifens und Spiegelpolierens bis zu einem durch eine in Fig. 2c eingezeichnete Strichpunktlinie bezeichneten Niveau erhält man die fertige dielektrisch isolierte Unter­ lage 16 mit einkristallinen N-Inselbereichen 17. Die mit dem polykristallinen Trägerbereich 15 ausgebildete Unterlage 16 erhält man im wesentlichen ohne Krümmung, so daß der vorher erwähnte Poliervorgang mit hoher Gleichmäßigkeit und Genauigkeit im Vergleich mit dem bekannten Verfahren ablaufen kann und so eine merkliche Verbesserung der Produktausbeute erzielt wird.
In den einzelnen einkristallinen Inselbereichen 17 der so hergestellten dielektrisch isolierten Unterlage 16 kann man nach dem bekannten selektiven Diffusions­ verfahren solche Schaltungsbauelemente wie Transistoren, Dioden, Widerstände und Kondensatoren mit hoher Genauig­ keit bilden.
Beim bekannten Verfahren, nach dem die Unterlage mit der einzigen polykristallinen Schicht gebildet wird, weist die polykristalline Siliciumschicht unver­ meidlich eine konkave Krümmung auf, da diese Schicht einen höheren Wärmeausdehnungskoeffizient von 7, 6 · 10-6/°C als den des einkristallinen Silicium­ plättchens von 2,5 · 10-6/°C aufweist. Außerdem kann man annehmen, daß beim Aufwachsen durch Dampfphasen­ reaktion bei hoher Temperatur ein Siliciumpolykristall von sich aus eine gewisse Kontraktion durch Neuordnung der Atome erleidet. Daher kann diese Erscheinung ohne weiteres zu einer konkaven Krümmung der polykristal­ linen Schicht der Unterlage führen, wenn der Träger­ bereich aus einer einzigen polykristallinen Schicht erzeugt wird. Der Radius einer solchen konkaven Krümmung ist üblicherweise kleiner als etwa 5-7 m und hängt dabei von den Bedingungen des Wachstums der polykristal­ linen Siliciumschicht ab. Dagegen wirken, wenn der Trägerbereich 15 die erfindungsgemäße Form eines aus mehreren polykristallinen Siliciumschichten und Sili­ ciumoxidfilmen bestehenden Vielfachschichtaufbaus an­ nimmt, die Siliciumoxidfilme der für die Verursachung der konkaven Krümmung des polykristallinen Schichtbe­ reichs verantwortlichen Kraft durch Ausgleichen der Krümmung entgegen, so daß der Krümmungsradius der Unterlage ohne weiteres bis auf mehr als 10 m gesteuert vergrößert werden kann, wodurch der Grad der Krümmung sehr weitgehend reduziert wird. Diese Wirkung der Er­ findung dürfte darauf beruhen, daß der Siliciumoxid­ film einen weit geringeren Wärmeausdehnungskoeffizient von 0,5 · 10-6/°C als den des Siliciumeinkristalls auf­ weist und daß, wenn der Siliciumoxidfilm gebildet wird, längs der Korngrenzen innerhalb der polykristallinen Siliciumschicht vorhandener Sauerstoff in den Korn­ grenzenbereich eindringt oder eindiffundiert, um eine oxydierte Oberfläche der Korngrenzen oder eine Abschei­ dung von Siliciumoxid zu bilden, die zur Ausdehnung der polykristallinen Schicht oder zur Vermeidung deren Kontraktion wirksam ist.
Obwohl die Erfindung bisher nur bezüglich der Bil­ dung eines polykristallinen Vielfachschichtträgerbereichs zum Tragen der dielektrisch isolierten Unterlage von ein­ kristallinen Inseln beschrieben wurde, ist sie auf die Herstellung einer solchen dielektrisch isolierten Unter­ lage allein nicht beschränkt. Offensichtlich ist die Erfindung in weitem Umfang auf die Herstellung von Halb­ leiterunterlagen anwendbar, die einen polykristallinen Trägerbereich erfordern. Beispielsweise ist in Fig. 6 als weiteres Ausführungsbeispiel der Erfindung ein Trä­ gerbereich 22 zur Aufnahme einer einkristallinen Dünn­ filmsiliciumschicht 21 dargestellt, wobei der Träger­ bereich abwechselnd aus Siliciumoxidfilmen 23 und polykristallinen Siliciumschichten 24 besteht. Schließ­ lich ist noch ein Ausführungsbeispiel der Erfindung in Fig. 7 dargestellt, wonach eine große Zahl von einkri­ stallinen Siliciumplättchen von einem Trägerbereich 32 getragen wird, der abwechselnd aus Siliciumoxidfilmen 33 und polykristallinen Siliciumschichten 34 besteht.

Claims (4)

1. Verfahren zur Herstellung dielektrisch isolierter Substrate geringer Durchbiegung für monolithisch integrierte Halbleiter­ schaltungen, bei dem auf einer Hauptfläche eines Siliciumein­ kristallplättchens ein isolierender Siliciumoxidfilm aufge­ bracht, auf diesem Isolierfilm durch Erhitzen eines Monosilan­ derivats der Formel SiH m Cl n mit m=0 bis 3 und n=1 bis 4 in einer Wasserstoffatmosphäre eine Trägerschicht aus poly­ kristallinem Silicium abgeschieden, auf der polykristallinen Siliciumschicht in abwechselnder Folge weitere Siliciumdioxid­ filme und polykristalline Siliciumschichten abgeschieden werden, so daß ein bleibender Träger aus einem alternierendem Laminat von durchlaufenden Schichten entsteht, wobei die weiteren Siliciumoxidfilme durch Erhitzen des genannten Monosilanderivats in einer Atmosphäre aus einem Gemisch von Wasserstoff und Sauer­ stoff im gleichen, zur Abscheidung der polykristallinen Silicium­ schichten benutzen Ofen und bei derselben Aufwachstemperatur erzeugt werden, und das Siliciumeinkristallplättchen teilweise entfernt wird, nach Patent 24 58 860, dadurch gekennzeichnet,
daß eine Mehrzahl von Siliciumeinkristallinseln (17) für darin ge­ bildete Schaltungsbauelemente vorgesehen wird,
der Träger (15) aus dem alternierenden Laminat der polykristallinen Siliciumschichten und Siliciumoxidfilme die Mehrzahl der Silicium­ einkristallinseln (17) trägt, der Isolierfilm (12) zur elektrischen Isolation zwischen den Siliciumeinkristallinseln (17) und zwischen diesen und dem Träger (15) vorgesehen wird und
die Zahl der polykristallinen Siliciumschichten (13 a . . . 13 n) zur Herstellung des Trägers (15) 3 bis 12 beträgt.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß man ein einkristallines Siliciumplättchen (10) von 300±100 µm Dicke verwendet und den Träger (15) in einer Dicke von 200 bis 500 µm durch Aufwachsen der polykristallinen Siliciumschichten (13 a . . . 13 n) und der Siliciumoxidfilme (14 a . . . 14 m) aus der Dampfphase bei Temperaturen von 1100 bis 1250°C und bei einer Wachstumsgeschwindigkeit der polykristallinen Siliciumschichten von 1 bis 8 µm/min abscheidet.
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß man für eine Unterlage (16) mit 50 mm Durchmesser die Zahl n der abzuscheidenden polykristallinen Siliciumschichten (13 a . . . 13 n) nach der Formel HA · n+Bbestimmt, worin H den maximal zulässigen Biegungsausschlag in µm, A eine durch die Beziehung A≃-18 (µm je einzelne Schicht) bestimmte Konstante und B eine durch die Beziehung B≃60 bis 200 (µm) bestimmte Konstante bedeuten.
4. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß man jede polykristalline Siliciumschicht (13 a . . . 13 n) des Trägers (15) mit einer Dicke von etwa 45 µm und jeden Silicium­ oxidfilm (14 a . . . 14m) mit einer Dicke von 0,3 bis 2 µm abscheidet.
DE19752555155 1974-12-11 1975-12-08 Dielektrisch isolierte unterlage fuer integrierte halbleiterschaltungen und verfahren zu ihrer herstellung Granted DE2555155A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14155574A JPS5718341B2 (de) 1974-12-11 1974-12-11

Publications (2)

Publication Number Publication Date
DE2555155A1 DE2555155A1 (de) 1976-06-16
DE2555155C2 true DE2555155C2 (de) 1989-06-22

Family

ID=15294680

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19752555155 Granted DE2555155A1 (de) 1974-12-11 1975-12-08 Dielektrisch isolierte unterlage fuer integrierte halbleiterschaltungen und verfahren zu ihrer herstellung

Country Status (4)

Country Link
US (1) US4079506A (de)
JP (1) JPS5718341B2 (de)
CA (1) CA1039414A (de)
DE (1) DE2555155A1 (de)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4173674A (en) * 1975-05-12 1979-11-06 Hitachi, Ltd. Dielectric insulator separated substrate for semiconductor integrated circuits
US4242697A (en) * 1979-03-14 1980-12-30 Bell Telephone Laboratories, Incorporated Dielectrically isolated high voltage semiconductor devices
JPS55138229A (en) * 1979-04-13 1980-10-28 Hitachi Ltd Manufacture of dielectric material for insulation- separation substrate
US4278705A (en) * 1979-11-08 1981-07-14 Bell Telephone Laboratories, Incorporated Sequentially annealed oxidation of silicon to fill trenches with silicon dioxide
US4411060A (en) * 1981-07-06 1983-10-25 Western Electric Co., Inc. Method of manufacturing dielectrically-isolated single-crystal semiconductor substrates
US4879585A (en) * 1984-03-31 1989-11-07 Kabushiki Kaisha Toshiba Semiconductor device
US4631804A (en) * 1984-12-10 1986-12-30 At&T Bell Laboratories Technique for reducing substrate warpage springback using a polysilicon subsurface strained layer
US4581814A (en) * 1984-12-13 1986-04-15 At&T Bell Laboratories Process for fabricating dielectrically isolated devices utilizing heating of the polycrystalline support layer to prevent substrate deformation
US4742020A (en) * 1985-02-01 1988-05-03 American Telephone And Telegraph Company, At&T Bell Laboratories Multilayering process for stress accommodation in deposited polysilicon
US4631803A (en) * 1985-02-14 1986-12-30 Texas Instruments Incorporated Method of fabricating defect free trench isolation devices
US4983226A (en) * 1985-02-14 1991-01-08 Texas Instruments, Incorporated Defect free trench isolation devices and method of fabrication
US4606936A (en) * 1985-04-12 1986-08-19 Harris Corporation Stress free dielectric isolation technology
JPS62224687A (ja) * 1986-03-25 1987-10-02 Anelva Corp エツチング方法
JPS63182836A (ja) * 1987-01-24 1988-07-28 Matsushita Electric Works Ltd 絶縁層分離基板の製法
US4830984A (en) * 1987-08-19 1989-05-16 Texas Instruments Incorporated Method for heteroepitaxial growth using tensioning layer on rear substrate surface
JPH02102569A (ja) * 1988-10-12 1990-04-16 Nippon Telegr & Teleph Corp <Ntt> 半導体装置
US5023200A (en) * 1988-11-22 1991-06-11 The United States Of America As Represented By The United States Department Of Energy Formation of multiple levels of porous silicon for buried insulators and conductors in silicon device technologies
GB9014491D0 (en) * 1990-06-29 1990-08-22 Digital Equipment Int Mounting silicon chips
US5562770A (en) * 1994-11-22 1996-10-08 International Business Machines Corporation Semiconductor manufacturing process for low dislocation defects
DE10246949B4 (de) * 2002-10-08 2012-06-28 X-Fab Semiconductor Foundries Ag Verbesserte Trench-Isolation und Herstellungsverfahren

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3331716A (en) * 1962-06-04 1967-07-18 Philips Corp Method of manufacturing a semiconductor device by vapor-deposition
US3829889A (en) * 1963-12-16 1974-08-13 Signetics Corp Semiconductor structure
US3461003A (en) * 1964-12-14 1969-08-12 Motorola Inc Method of fabricating a semiconductor structure with an electrically isolated region of semiconductor material
US3423255A (en) * 1965-03-31 1969-01-21 Westinghouse Electric Corp Semiconductor integrated circuits and method of making the same
US3411200A (en) * 1965-04-14 1968-11-19 Westinghouse Electric Corp Fabrication of semiconductor integrated circuits
US3368113A (en) * 1965-06-28 1968-02-06 Westinghouse Electric Corp Integrated circuit structures, and method of making same, including a dielectric medium for internal isolation
CH428947A (fr) * 1966-01-31 1967-01-31 Centre Electron Horloger Procédé de fabrication d'un circuit intégré
GB1224801A (en) * 1967-03-01 1971-03-10 Sony Corp Methods of manufacturing semiconductor devices
US3574007A (en) * 1967-07-19 1971-04-06 Frances Hugle Method of manufacturing improved mis transistor arrays
US3624463A (en) * 1969-10-17 1971-11-30 Motorola Inc Method of and apparatus for indicating semiconductor island thickness and for increasing isolation and decreasing capacity between islands
JPS4715928U (de) * 1971-03-24 1972-10-24
JPS5635024B2 (de) * 1973-12-14 1981-08-14

Also Published As

Publication number Publication date
JPS5168189A (de) 1976-06-12
US4079506A (en) 1978-03-21
JPS5718341B2 (de) 1982-04-16
DE2555155A1 (de) 1976-06-16
CA1039414A (en) 1978-09-26

Similar Documents

Publication Publication Date Title
DE2555155C2 (de)
DE2416550C2 (de) Verfahren zum Herstellen eines Halbleiterbauelements mit versetzungsfreiem Übergitterstrukturkristall
DE3446961C2 (de)
DE3219441C2 (de)
EP0000897B1 (de) Verfahren zum Herstellen von lateral isolierten Siliciumbereichen
DE2109874C3 (de) Halbleiterbauelement mit einem monokristallinen Siliziumkörper und Verfahren zum Herstellen
DE68917021T2 (de) Herstellung eines Halbleiterplättchens, das eine III-V-Gruppen-Halbleiterverbindungsschicht auf einem Siliziumsubstrat aufweist.
DE68921559T2 (de) Verfahren zur Herstellung einer vom Substrat elektrisch isolierten Halbleiterschicht.
DE3587377T2 (de) Verfahren zur herstellung von halbleiteranordnungen unter verwendung von silizium-auf- isolator techniken.
DE3853351T2 (de) Siliciumcarbidsperre zwischen einem Siliciumsubstrat und einer Metallschicht.
DE4138121C2 (de) Verfahren zur Herstellung einer Solarzelle
DE2812658C3 (de) Verfahren zum selektiven Diffundieren von Aluminium in ein Einkristall-Siliciumhalbleitersubstrat
DE1223951B (de) Verfahren zur Herstellung von Halbleiter-bauelementen mit einem oder mehreren PN-UEbergaengen
DE4415601C2 (de) Komposit-Struktur für elektronische Bauteile und Verfahren zu deren Herstellung
DE2036621A1 (de) Zusammengesetzter Korper
DE2211709C3 (de) Verfahren zum Dotieren von Halbleitermaterial
DE1965406B2 (de) Monolithische integrierte Halbleiterschaltung und Verwendung eines an sich bekannten Verfahrens zu ihrer Herstellung
DE3300716C2 (de)
DE68913254T2 (de) Gegenstand aus Kristall und Verfahren zu seiner Herstellung.
DE4427715C1 (de) Komposit-Struktur mit auf einer Diamantschicht und/oder einer diamantähnlichen Schicht angeordneter Halbleiterschicht sowie ein Verfahren zu deren Herstellung
DE2148119A1 (de) Verfahren zum Herstellen epitaktischer Schichten auf Halbleitersubstraten
DE3540452C2 (de) Verfahren zur Herstellung eines Dünnschichttransistors
DE2458680C3 (de) Verfahren zur Herstellung von dielektrisch isolierten Substraten geringer Durchbiegung für monolithisch integrierte Halbleiterschaltungen
DE3301479A1 (de) Verfahren zum herstellen eines halbleiterelementes
DE2705902C3 (de) Germanium enthaltender Siüciumnitrid-Film

Legal Events

Date Code Title Description
8161 Application of addition to:

Ref document number: 2458680

Country of ref document: DE

Format of ref document f/p: P

AF Is addition to no.

Ref country code: DE

Ref document number: 2458680

Format of ref document f/p: P

D2 Grant after examination
8364 No opposition during term of opposition
8340 Patent of addition ceased/non-payment of fee of main patent