JP2021027062A - 貼り合わせウェーハ及びそれを用いた積層ウェーハの製造方法 - Google Patents

貼り合わせウェーハ及びそれを用いた積層ウェーハの製造方法 Download PDF

Info

Publication number
JP2021027062A
JP2021027062A JP2019140880A JP2019140880A JP2021027062A JP 2021027062 A JP2021027062 A JP 2021027062A JP 2019140880 A JP2019140880 A JP 2019140880A JP 2019140880 A JP2019140880 A JP 2019140880A JP 2021027062 A JP2021027062 A JP 2021027062A
Authority
JP
Japan
Prior art keywords
wafer
diameter portion
bonded
peripheral end
large diameter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019140880A
Other languages
English (en)
Other versions
JP7339056B2 (ja
Inventor
青木　竜彦
Tatsuhiko Aoki
竜彦 青木
平澤　学
Manabu Hirasawa
学 平澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalWafers Japan Co Ltd
Original Assignee
GlobalWafers Japan Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GlobalWafers Japan Co Ltd filed Critical GlobalWafers Japan Co Ltd
Priority to JP2019140880A priority Critical patent/JP7339056B2/ja
Priority to TW109124149A priority patent/TWI743893B/zh
Priority to PCT/JP2020/028689 priority patent/WO2021020340A1/ja
Priority to US17/623,639 priority patent/US20220319835A1/en
Publication of JP2021027062A publication Critical patent/JP2021027062A/ja
Application granted granted Critical
Publication of JP7339056B2 publication Critical patent/JP7339056B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02035—Shaping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02021—Edge treatment, chamfering
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B7/00—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor
    • B24B7/20—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor characterised by a special design with respect to properties of the material of non-metallic articles to be ground
    • B24B7/22—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor characterised by a special design with respect to properties of the material of non-metallic articles to be ground for grinding inorganic material, e.g. stone, ceramics, porcelain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02013—Grinding, lapping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08151—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/08221—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/08245—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Grinding Of Cylindrical And Plane Surfaces (AREA)

Abstract

【課題】支持ウェーハ上に貼り合わせウェーハが貼り合わされた積層ウェーハにおいて、ウェーハ周端部における割れや欠けの発生を抑制する。【解決手段】支持ウェーハ１０上に接合される貼り合わせウェーハ１において、周端部が面取りされたシリコンウェーハからなる大径部２と、前記大径部の上に該大径部と同心円状に一体形成され、前記大径部よりも小径に形成された小径部３とを備え、前記小径部は、側面がウェーハ面に直交する直胴部３Ａと、前記直胴部と前記大径部との間において側面がウェーハ面に対し傾斜した首部３Ｂとを有し、前記直胴部の上面が前記支持ウェーハ上に接合されるよう形成されている。【選択図】図２

Description

本発明は、貼り合わせウェーハ及びそれを用いた積層ウェーハの製造方法に関し、特に積層デバイスの製造工程において、割れや欠け等が生じ難い貼り合わせウェーハ及びそれを用いた積層ウェーハの製造方法に関する。
近年、半導体ウェーハを複数積層した積層ウェーハを形成することで三次元デバイスを作成する方法がある。例えば図６（ａ）に示すように、この積層ウェーハ３０においては、下層の支持ウェーハ３１の上に、略同じ厚さを有する貼り合わせウェーハ３２が積層される（シリコン酸化膜、或いは接着剤により接合される）。図示するように支持ウェーハ３１と貼り合わせウェーハ３２とは、それぞれ面取りされている。そして、熱放散を良好とするため、或いは更にその上に別の半導体ウェーハ（図示せず）を積層することを可能とするために、前記貼り合わせウェーハ３２は、上面側（表面側）から研削されて薄く加工される。
しかしながら、研削加工前の貼り合わせウェーハ３２の外周端面（面取りされた面）は、図示するように断面台形状、或いは断面円弧状に形成されているため、この貼り合わせウェーハ３２を薄くなるまで研削加工すると、図６（ｂ）に示すように外周端面がナイフの刃（ナイフエッジ）のように鋭角形状となり、その結果、欠けやすくなるという課題があった。また、欠けが生じると、そこから亀裂が入り、積層ウェーハの品質低下や使用が不可能になる等の課題があった。
このような課題に対し、特許文献１には図７に示すように第一の半導体ウェーハ（支持ウェーハに相当）４１の上に第二の半導体ウェーハ（貼り合わせウェーハに相当）４２を積層し、これを回転させながら第二の半導体ウェーハ４２の外周端面を除去した後、第二の半導体ウェーハ４２の上面側を研削して薄くする加工方法が開示されている。
第二の半導体ウェーハ４２の外周端面を除去する手段としては、図７に示すように外周端部に砥石部４３ａを有する研削砥石４３を高速回転させながら下降させ、先端の砥石部４３ａを第二の半導体ウェーハ４２の外周端部に当てて研削除去するものである。
特開２００５−１１６６１４号
特許文献１に開示された方法によれば、これを実施した場合、第二の半導体ウェーハ（貼り合わせウェーハに相当）４２の周端部（ベベル部）がナイフエッジ状になることを回避できる。
しかしながら、高速回転させた研削砥石４３を下降させて第二の半導体ウェーハ４２の周端部のみを除去しようとすると、下層の第一の半導体ウェーハ４１を傷付ける虞があり、技術的に容易ではないという課題があった。
また、加工を実施しても、加工面には深い破砕層が生じやすく、その後のデバイス製造工程での汚染や割れ等の原因となる虞があった。
本発明は、前記したような事情の下になされたものであり、支持ウェーハ上に接合して積層ウェーハを形成する貼り合わせウェーハにおいて、ウェーハ周端部における割れや欠けの発生を抑制することのできる貼り合わせウェーハ及びそれを用いた積層ウェーハの製造方法を提供することを目的とする。
前記課題を解決するためになされた、本発明に係る貼り合わせウェーハは、支持ウェーハ上に接合される貼り合わせウェーハにおいて、周端部が面取りされたシリコンウェーハからなる大径部と、前記大径部の上に該大径部と同心円状に一体形成され、前記大径部よりも小径に形成された小径部とを備え、前記小径部は、側面がウェーハ面に直交する直胴部と、前記直胴部と前記大径部との間において側面が前記ウェーハ面に対し所定角度傾斜した首部とを有し、前記直胴部の上面が前記支持ウェーハ上に接合されるよう形成されていることに特徴を有する。
このように構成された貼り合わせウェーハを用いた積層ウェーハにあっては、支持ウェーハ上の貼り合わせウェーハの周端部側面が支持ウェーハ面に略直交しているため、周端部の角部がナイフエッジ状とはならず、割れや欠けの発生を防止することができる。その結果、半導体ウェーハの品質低下を抑制することができる。
また、前記課題を解決するためになされた、本発明に係る積層ウェーハの製造方法は、前記貼り合わせウェーハを支持ウェーハ上に接合し、前記貼り合わせウェーハを研削して薄厚化する積層ウェーハの製造方法であって、前記直胴部の上面側を前記支持ウェーハ上に接合するステップと、前記大径部を研削して削除するステップと、前記小径部の首部を研削して削除するステップと、を備えることに特徴を有する。
尚、前記大径部を研削して削除するステップの後における前記貼り合わせウェーハの厚さ寸法をＴ１とし、前記小径部の首部を研削して削除するステップの後における前記貼り合わせウェーハの厚さ寸法をＴ２とし、前記大径部の周端部の径方向長さ寸法をＷ１とすると、前記直胴部の上面側を前記支持ウェーハ上に接合するステップの前において、前記貼り合わせウェーハにおける前記小径部の高さ寸法Ａを、Ｔ１≦Ａ≦３００μｍに形成し、前記小径部の周端部から前記大径部の周端部までの径方向長さＢを、Ｗ１≦Ｂ≦Ｗ１＋２０μｍに形成し、前記首部の高さ寸法を、０≦Ｃ且つＴ２≦Ａ−Ｃに形成することが望ましい。
また、前記直胴部の上面側を前記支持ウェーハ上に接合するステップの前において、前記貼り合わせウェーハにおける前記首部の側面のウェーハ面に対する傾斜角θを、４５°≦θ≦９０°の範囲に形成しておくことが望ましい。
或いは、前記直胴部の上面側を前記支持ウェーハ上に接合するステップの前において、前記貼り合わせウェーハにおける前記首部の側面のウェーハ面に対する傾斜角θを、９０°＜θ≦１１０°の範囲に形成することが望ましい。
このように、前記貼り合わせウェーハを用いた積層ウェーハを製造する場合、研削の第一ステップでは、小径部の上に配置された、該小径部よりも径の大きい大径部のみを除去すればよいため、容易に研削加工を行うことができる。また、研削の第二ステップでは、前記小径部の上部は、周側面がウェーハ面に対し所定角度傾斜する首部であるため、研削後に鋭角部を形成することがなく、ウェーハの割れや欠け等の発生を防止することができる。
本発明によれば、支持ウェーハ上に接合して積層ウェーハを形成する貼り合わせウェーハにおいて、ウェーハ周端部における割れや欠けの発生を抑制することのできる貼り合わせウェーハ及びそれを用いた積層ウェーハの製造方法を提供することができる。
図１は、本発明に係る貼り合わせウェーハの実施形態を示す斜視図である。 図２は、図１の貼り合わせウェーハの周端部（ベベル部）を拡大して示す断面図である。 図３は、貼り合わせウェーハの周端部をベベル用砥石で研削する状態を示す断面図である。 図４（ａ）、（ｂ）は、貼り合わせウェーハの周端部を他のベベル用砥石で研削する場合の状態を示す断面図である。 図５（ａ）〜（ｃ）は、本発明の貼り合わせウェーハを用いて積層ウェーハを製造する工程を説明するための断面図である。 図６（ａ）、（ｂ）は、従来の積層ウェーハの課題を説明するための断面図である。 図７は、従来の積層ウェーハの製造方法を説明するための断面図である。
以下、本発明に係る貼り合わせウェーハ及びその製造方法について説明する。尚、本発明に係る貼り合わせウェーハは、支持ウェーハ上に貼り合わされた後、厚さ方向に研削され薄厚化されて使用されるものである。
図１は、本発明に係る貼り合わせウェーハの実施形態を模式的に示す斜視図である。図２は、図１の貼り合わせウェーハの周端部（ベベル部）を拡大して示す断面図である。尚、以下の説明においては、図１に示す貼り合わせウェーハ１の上面側を表面、下面側を裏面と称する。
図１に示す貼り合わせウェーハ１は、シリコンウェーハにより形成され、裏面側を形成する大径部２と、前記大径部２の上に該大径部２と同心円状に形成され、表面側を形成する小径部３とを有する。
図２に示すように大径部２の上面部分と小径部３の下面部分とは連結しており、大径部２と小径部３とは一体に形成されている。
また、大径部２の周端部は表側と裏側ともに面取りされた断面台形状（角部が円弧状）に形成されている。
また、小径部３は、その表面側を形成し、周側面がウェーハ面に直交する薄厚の直胴部３Ａと、この直胴部３Ａと大径部２との間に設けられ、図１において周側面がウェーハ面に対し所定角度θ傾斜した首部３Ｂとを有する。
また、図２に示すように小径部３の周端部よりも大径部２の周端部は径方向外側に突出しており、小径部３の厚さよりも大径部２の厚さが大きく形成されている。
このような形状としている理由は、薄厚化のための研削を段階的に行い、割れ等を生じさせることなく容易に薄厚化するためである。即ち、積層ウェーハを製造する場合は、貼り合わせウェーハ１の表面側（小径部３の表面側）が支持ウェーハ（図示せず）上に貼り合わされ（即ち図１、図２の状態とは上下逆の状態とされる）、研削は段階的に、第一ステップでは大径部２を除去し、第二ステップでは首部３Ｂを除去する。
ここで、研削工程前の貼り合わせウェーハ１の形状について詳しく説明する。図２に示すように、小径部３の厚さＡ（段差高さ）は、前記研削の第一ステップ後の貼り合わせウェーハ１の厚さをＴ１とすると、Ｔ１≦Ａ≦３００μｍの範囲に形成される。これにより薄厚化した貼り合わせウェーハ１の外周端部の割れや欠けを防止することができる。また、Ａが３００μｍより大きくなると、貼り合わせウェーハの大径部の周端部が薄くなりすぎて、加工中、ベベル部に割れや欠けが発生し易くなるため好ましくない。
また、図２に示すように大径部２の周端部において、面取りされた部分の径方向長さ（ベベル部幅）をＷ１とした際、小径部３の周端部から大径部２の周端部までの径方向長さＢは、Ｗ１≦Ｂ≦Ｗ１＋２０μｍに形成される。この条件を満たすことによって、薄厚化後のウェーハ直径が小さくなり過ぎることを防止し、目的とするベベル形状への加工を容易とすることができる。
また、図２に示すように、首部３Ｂの高さＣは、前記研削の第二ステップ後の貼り合わせウェーハ１の厚さをＴ２とすると、０≦Ｃ且つＴ２≦Ａ−Ｃの条件を満たすように形成される。
また、首部３Ｂのウェーハ面に対する傾斜角θは、４５°≦θ≦９０°、或いは９０°＜θ≦１１０°の範囲に形成される。
ここで、４５°≦θ≦９０°の場合、薄厚化した貼り合わせウェーハ１の外周端部の割れや欠けを防止することができる。また、支持ウェーハに対して貼り合わせウェーハ１を、接合熱処理を施して貼り合わせた際、当該領域において熱放散の効率が向上するため、エッジ部の接合不良を防止することができる。
或いは、９０°＜θ≦１１０°の場合、前記研削の第二ステップにより薄厚化した貼り合わせウェーハ１の外周端面は、支持ウェーハ面に対し略直交しているため、ナイフエッジ状とはならず、割れや欠けを防止することができる。
更に、ウェーハ洗浄の際、当該領域において薬液が淀み難くなるため、ウェーハ周端部（ベベル部）のメタルコンタミネーションレベル（金属汚染レベル）を下げる効果を得ることができる。
これは、４５°≦θ≦９０°の場合、首部が鋭角であるため、凹み部に進入した薬液が置換され難い（洗浄され難い）が、９０°＜θ≦１１０°の場合は、首部が略直交しており、薬液の流れが停滞し難い（薬液が置換され易い）ためである。
尚、大径部２の厚さ寸法は、特に規定しないが、例えば６７５μｍに形成される。
このような形状の貼り合わせウェーハ１を形成するには、図３に示すように、予め目的とするベベル部形状に対応するベベル用砥石１５を用意し、貼り合わせウェーハ１を中心軸周りに高速回転させながらベベル用砥石１５でウェーハ周端部を研削すればよい。
或いは、図４（ａ）に示すように、例えば貼り合わせウェーハ１の裏面側形状（大径部２の下裏面側周端部）に対応するベベル用砥石１６を用いてウェーハ裏面側周端部のみを研削し、次いで図４（ｂ）に示すように、貼り合わせウェーハ１の表面側形状（大径部２から小径部３の周端部）に対応するベベル用砥石１７を用いてウェーハ表側周端部を研削すればよい。
続いて、図５（ａ）〜（ｃ）に沿って、このような形状の貼り合わせウェーハ１を用いて積層ウェーハ２０を形成する工程について説明する。
先ず、図５（ａ）に示すように支持ウェーハ１０の表面に貼り合わせウェーハ１の表面側（小径部３の表面）が当接するように、数十ｎｍのシリコン酸化膜、或いは接着剤（樹脂）を介して接着する。これにより貼り合わせウェーハ１の裏面（大径部２の裏面）が積層ウェーハ２０の上面となる。尚、このときの貼り合わせウェーハ１の厚さをＴ０（例えば７７５μｍ）とする。
次いで研削加工の第一ステップとして、グラインダーを用いて貼り合わせウェーハ１を上方から目標値Ｔ１（例えば１００μｍ）まで研削加工し、図５（ｂ）に示すように最上部に配置された大径部２を除去する。このように研削加工の第一ステップにおいては、小径部３の上にある該小径部３よりも径の大きい大径部２を研削して除去する工程であるため、容易に研削作業を行うことができる。
続く第二ステップでは、支持ウェーハ１０上に配置された小径部３を上方から目標値Ｔ２（例えば５μｍ）まで研削加工し、首部３Ｂを除去する。これにより貼り合わせウェーハ１は、薄い直胴部３Ａのみとなる。この第二ステップによる研削作業にあっては、小径部３は、ウェーハ面に対し所定角度傾斜した首部３Ｂが形成されているため、仮に研削後に首部３Ｂの傾斜部分が残る、或いは研削が直胴部３Ａまで達した場合であってもナイフエッジ状とはならない。
このように本実施の形態に係る貼り合わせウェーハ１を用いた積層ウェーハ２０にあっては、支持ウェーハ１０上の貼り合わせウェーハ１の周端部側面が支持ウェーハ面に直交するため、周端部の角部が鋭角ではなく、割れや欠けの発生を防止することができる。その結果、半導体ウェーハの品質低下を抑制することができる。
また、前記貼り合わせウェーハ１を用いた積層ウェーハ２０を形成する場合、研削の第一ステップでは、小径部３の上に配置された、小径部３よりも径の大きい大径部２のみを除去すればよいため、容易に研削加工を行うことができる。また、研削の第二ステップでは、小径部３の上部が、周側面の傾斜する首部３Ｂであるため、直胴部３Ａまでの研削が容易であり、研削後に鋭角部を形成することがなく、ウェーハの割れや欠けの発生を防止することができる。
本発明に係る貼り合わせウェーハ及びそれを用いた積層ウェーハの製造方法について、実施例に基づきさらに説明する。
本実施例では、直径３００ｍｍ、厚さ７７５μｍ（Ｔ０）のシリコンウェーハを製造し、実施例１〜８及び比較例１〜７でそれぞれ設定した条件に基づきウェーハ周端部を加工し、貼り合わせウェーハとした。
次いで、支持ウェーハ上に厚さ８０ｎｍのシリコン酸化膜を介して貼り合わせウェーハを接合し、前述した本実施の形態に基づき段階的に薄厚化のための研削を実施した。
貼り合わせウェーハに対する段階的な研削の目標値（設定値）は、各条件とも初期値Ｔ０＝７７５μｍに対し、第一ステップ後の目標値Ｔ１＝１００μｍ、第二ステップ後の目標値Ｔ２＝５μｍとした。また、大径部の周端部（ベベル部）における径方向突出長さＷ１は３９０μｍとした。
各実施例（実施例１〜８、比較例１〜７）では、それぞれ１０００枚の試料について検証し、図２に示したＡ，Ｂ，Ｃ，θについて条件設定した。
表１に実施例１〜８、比較例１〜７の条件、及び結果を示す。尚、表１において、評価項目である「ベベル割れ、欠け」は割れ、欠けが生じなかった場合を○、生じた場合を×として示す。尚、ベベル割れ、欠けとは、貼り合わせウェーハを研削加工している際に生じる大径部の周端部の割れ、欠けを含んでいる。また、評価項目である「接合不良」は、支持ウェーハとの間に接合不良がなかった場合を○、発生率が１％以上を×とし、発生率が１％未満を△で示す。また、評価項目である「メタルコンタミネーション（金属汚染）」は、従来のベベル形状と同等のレベルを△、良好レベルを○とした。○或いは△であれば良品であると判定した。
Figure 2021027062
実施例１では、Ｔ１（＝１００μｍ）＜Ａ（＝１５０μｍ）、Ｗ１（＝３９０μｍ）＜Ｂ（＝４００μｍ）、Ａ−Ｃ（＝５０μｍ）＞Ｔ２（＝５μｍ）、θ＝７０°の条件としたが、ベベル部の割れ、欠け、接合不良は生じず、メタルコンタミネーションは良好であった。
実施例２では、Ｔ１（＝１００μｍ）＜Ａ（＝１１０μｍ）、Ｗ１（＝３９０μｍ）＜Ｂ（＝４００μｍ）、Ａ−Ｃ（＝１０μｍ）≧Ｔ２（＝５μｍ）、θ＝７０°の条件としたが、ベベル部の割れ、欠け、接合不良は生じず、メタルコンタミネーションは良好であった。
実施例３では、Ｔ１（＝１００μｍ）＜Ａ（＝３００μｍ）、Ｗ１（＝３９０μｍ）＜Ｂ（＝４００μｍ）、Ａ−Ｃ（＝２００μｍ）＞Ｔ２（＝５μｍ）、θ＝７０°の条件としたが、ベベル部の割れ、欠け、接合不良は生じず、メタルコンタミネーションは良好であった。
実施例４では、Ｔ１（＝１００μｍ）＜Ａ（＝１５０μｍ）、Ｗ１（＝３９０μｍ）＜Ｂ（＝４００μｍ）、Ａ−Ｃ（＝７μｍ）＞Ｔ２（＝５μｍ）、θ＝７０°の条件としたが、ベベル部の割れ、欠け、接合不良は生じず、メタルコンタミネーションは良好であった。
実施例５では、Ｔ１（＝１００μｍ）＜Ａ（＝１５０μｍ）、Ｗ１（＝３９０μｍ）＜Ｂ（＝４００μｍ）、Ａ−Ｃ（＝５０μｍ）＞Ｔ２（＝５μｍ）、θ＝４５°の条件としたが、ベベル部の割れ、欠け、接合不良は生じず、メタルコンタミネーションは良好であった。
実施例６では、Ｔ１（＝１００μｍ）＜Ａ（＝１５０μｍ）、Ｗ１（＝３９０μｍ）＜Ｂ（＝４００μｍ）、Ａ−Ｃ（＝５０μｍ）＞Ｔ２（＝５μｍ）、θ＝１１０°の条件としたが、ベベル部の割れ、欠け、接合不良は生じず、メタルコンタミネーションは良好であった。
実施例７では、Ｔ１（＝１００μｍ）＜Ａ（＝１５０μｍ）、Ｗ１（＝３９０μｍ）＝Ｂ（＝３９０μｍ）、Ａ−Ｃ（＝５０μｍ）＞Ｔ２（＝５μｍ）、θ＝７０°の条件としたが、ベベル部の割れ、欠け、接合不良は生じず、メタルコンタミネーションは良好であった。
実施例８では、Ｔ１（＝１００μｍ）＜Ａ（＝１５０μｍ）、Ｗ１（＝３９０μｍ）＜Ｂ（＝４１０μｍ）、Ａ−Ｃ（＝５０μｍ）＞Ｔ２（＝５μｍ）、θ＝７０°の条件としたが、ベベル部の割れ、欠け、接合不良は生じず、メタルコンタミネーションは良好であった。
一方、比較例１では、Ｔ１（＝１００μｍ）＞Ａ（＝９０μｍ）、Ｗ１（＝３９０μｍ）≦Ｂ（＝４００μｍ）、Ａ−Ｃ（＝０μｍ）＜Ｔ２（＝５μｍ）、θ＝７０°の条件とした。接合不良は生じず、メタルコンタミネーションは良好であったが、Ｔ１＞Ａであるためにウェーハ周端部がナイフエッジ状となり、ベベル部の割れ、欠けが生じた。
比較例２では、Ｔ１（＝１００μｍ）＜Ａ（＝３１０μｍ）、Ｗ１（＝３９０μｍ）≦Ｂ（＝４００μｍ）、Ａ−Ｃ（＝２１０μｍ）＞Ｔ２（＝５μｍ）、θ＝７０°の条件とした。接合不良は生じず、メタルコンタミネーションは良好であったが、ベベル部の割れ、欠けが生じた。尚、このようにＡが３００μｍより大きいと、貼り合せウェーハの大径部の周端部が薄くなりすぎて、加工中、ベベル部に割れや欠けが発生し易くなるため好ましくない。
比較例３では、Ｔ１（＝１００μｍ）＜Ａ（＝１５０μｍ）、Ｗ１（＝３９０μｍ）＞Ｂ（＝３８０μｍ）、Ａ−Ｃ（＝５０μｍ）＞Ｔ２（＝５μｍ）、θ＝７０°の条件とした。接合不良は生じず、メタルコンタミネーションは良好であったが、ベベル部の割れ、欠けが生じた。尚、このようにＢがＷ１以下の場合には、加工が困難となり、ウェーハにリスクが生じる虞が高くなる。
比較例４では、Ｔ１（＝１００μｍ）＜Ａ（＝１５０μｍ）、Ｗ１（＝３９０μｍ）＜Ｂ（＝４２０μｍ）、Ａ−Ｃ（＝５０μｍ）＞Ｔ２（＝５μｍ）、θ＝７０°の条件とした。接合不良は生じず、メタルコンタミネーションは良好であったが、ベベル部の割れ、欠けが生じた。尚、このようにＢがＷ１＋２０μｍ以上の場合、ウェーハ小径部の径が小さくなり過ぎて、ウェーハが搬送キャリアから脱落する危険性を有している。
比較例５では、Ｔ１（＝１００μｍ）＜Ａ（＝１５０μｍ）、Ｗ１（＝３９０μｍ）＜Ｂ（＝４００μｍ）、Ａ−Ｃ（＝３μｍ）＜Ｔ２（＝５μｍ）、θ＝７０°の条件とした。接合不良は生じず、メタルコンタミネーションは良好であったが、ベベル部の割れ、欠けが生じた。尚、このようにＡ−ＣがＴ２未満となると、首部の傾斜が残るため、ベベル部の割れ、欠けが生じ易くなる。
比較例６では、Ｔ１（＝１００μｍ）＜Ａ（＝１５０μｍ）、Ｗ１（＝３９０μｍ）＜Ｂ（＝４００μｍ）、Ａ−Ｃ（＝５０μｍ）＞Ｔ２（＝５μｍ）、θ＝４０°の条件とした。接合不良は生じず、メタルコンタミネーションは良好であったが、ベベル部の割れ、欠けが生じた。尚、このようにθが４５°未満である場合には、ウェーハ周端部の加工が困難となり、不良が生じやすくなると考えられる。
比較例７では、Ｔ１（＝１００μｍ）＜Ａ（＝１５０μｍ）、Ｗ１（＝３９０μｍ）＜Ｂ（＝４００μｍ）、Ａ−Ｃ（＝５０μｍ）＞Ｔ２（＝５μｍ）、θ＝１１５°の条件とした。メタルコンタミネーションは良好であったが、接合不良及びベベル部の割れ、欠けが生じた。尚、このようにθが１１０°より大きいと、ウェーハ周端部がナイフエッジ状となる虞がある。
以上の実施例の結果より、Ｔ１≦Ａ≦３００μｍ、Ｗ１≦Ｂ≦Ｗ１＋２０μｍ、０≦Ｃ且つＴ２≦Ａ−Ｃ、４５°≦θ＜９０°或いは９０°＜θ≦１１０°とすることにより本発明の効果を奏することができると確認した。
１ 貼り合わせウェーハ
２ 大径部
３ 小径部
３Ａ 直胴部
３Ｂ 首部
１０ 支持ウェーハ
２０ 積層ウェーハ

Claims (5)

  1. 支持ウェーハ上に接合される貼り合わせウェーハにおいて、
    周端部が面取りされたシリコンウェーハからなる大径部と、
    前記大径部の上に該大径部と同心円状に一体形成され、前記大径部よりも小径に形成された小径部とを備え、
    前記小径部は、側面がウェーハ面に直交する直胴部と、前記直胴部と前記大径部との間において側面が前記ウェーハ面に対し所定角度傾斜した首部とを有し、
    前記直胴部の上面が前記支持ウェーハ上に接合されるよう形成されていることを特徴とする貼り合わせウェーハ。
  2. 前記請求項１に記載された貼り合わせウェーハを支持ウェーハ上に接合し、前記貼り合わせウェーハを研削して薄厚化する積層ウェーハの製造方法であって、
    前記直胴部の上面側を前記支持ウェーハ上に接合するステップと、
    前記大径部を研削して削除するステップと、
    前記小径部の首部を研削して削除するステップと、
    を備えることを特徴とする積層ウェーハの製造方法。
  3. 前記大径部を研削して削除するステップの後における前記貼り合わせウェーハの厚さ寸法をＴ１とし、前記小径部の首部を研削して削除するステップの後における前記貼り合わせウェーハの厚さ寸法をＴ２とし、前記大径部の周端部の径方向長さ寸法をＷ１とした際、
    前記直胴部の上面側を前記支持ウェーハ上に接合するステップの前において、
    前記貼り合わせウェーハにおける前記小径部の高さ寸法Ａを、Ｔ１≦Ａ≦３００μｍに形成し、
    前記小径部の周端部から前記大径部の周端部までの径方向長さＢを、Ｗ１≦Ｂ≦Ｗ１＋２０μｍに形成し、
    前記首部の高さ寸法を、０≦Ｃ且つＴ２≦Ａ−Ｃに形成することを特徴とする請求項２に記載された積層ウェーハの製造方法。
  4. 前記直胴部の上面側を前記支持ウェーハ上に接合するステップの前において、
    前記貼り合わせウェーハにおける前記首部のウェーハ面に対する傾斜角θを、４５°≦θ＜９０°の範囲に形成することを特徴とする請求項２または請求項３に記載された積層ウェーハの製造方法。
  5. 前記直胴部の上面側を前記支持ウェーハ上に接合するステップの前において、
    前記貼り合わせウェーハにおける前記首部のウェーハ面に対する傾斜角θを、９０°＜θ≦１１０°の範囲に形成することを特徴とする請求項２または請求項３に記載された積層ウェーハの製造方法。
JP2019140880A 2019-07-31 2019-07-31 貼り合わせウェーハ及びそれを用いた積層ウェーハの製造方法 Active JP7339056B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2019140880A JP7339056B2 (ja) 2019-07-31 2019-07-31 貼り合わせウェーハ及びそれを用いた積層ウェーハの製造方法
TW109124149A TWI743893B (zh) 2019-07-31 2020-07-17 貼合晶圓以及使用了貼合晶圓的層疊晶圓的製造方法
PCT/JP2020/028689 WO2021020340A1 (ja) 2019-07-31 2020-07-27 貼り合わせウェーハ及びそれを用いた積層ウェーハの製造方法
US17/623,639 US20220319835A1 (en) 2019-07-31 2020-07-27 Lamination wafers and method of producing bonded wafers using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019140880A JP7339056B2 (ja) 2019-07-31 2019-07-31 貼り合わせウェーハ及びそれを用いた積層ウェーハの製造方法

Publications (2)

Publication Number Publication Date
JP2021027062A true JP2021027062A (ja) 2021-02-22
JP7339056B2 JP7339056B2 (ja) 2023-09-05

Family

ID=74230677

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019140880A Active JP7339056B2 (ja) 2019-07-31 2019-07-31 貼り合わせウェーハ及びそれを用いた積層ウェーハの製造方法

Country Status (4)

Country Link
US (1) US20220319835A1 (ja)
JP (1) JP7339056B2 (ja)
TW (1) TWI743893B (ja)
WO (1) WO2021020340A1 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010263084A (ja) * 2009-05-07 2010-11-18 Sumco Corp Ｓｏｉウェーハの製造方法
US20140054748A1 (en) * 2012-08-21 2014-02-27 Genmao Liu Edge trimming method for semiconductor wafer and semiconductor wafer having trimmed edge
US20160343564A1 (en) * 2015-05-21 2016-11-24 International Business Machines Corporation Edge trim processes and resultant structures
JP2018182146A (ja) * 2017-04-17 2018-11-15 株式会社Sumco 多層膜ｓｏｉウェーハの製造方法および多層膜ｓｏｉウェーハ
JP2018182144A (ja) * 2017-04-17 2018-11-15 株式会社Sumco 多層膜ｓｏｉウェーハの製造方法および多層膜ｓｏｉウェーハ

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1189266B1 (en) * 2000-03-29 2017-04-05 Shin-Etsu Handotai Co., Ltd. Production method for silicon wafer and soi wafer, and soi wafer
US7378332B2 (en) * 2002-05-20 2008-05-27 Sumitomo Mitsubishi Silicon Corporation Laminated substrate, method of manufacturing the substrate, and wafer outer periphery pressing jigs used for the method
WO2006092886A1 (ja) * 2005-02-28 2006-09-08 Shin-Etsu Handotai Co., Ltd. 貼り合わせウエーハの製造方法及び貼り合わせウエーハ
JP6156046B2 (ja) * 2013-10-10 2017-07-05 株式会社デンソー 半導体基板およびその製造方法
JP6210043B2 (ja) * 2014-09-26 2017-10-11 信越半導体株式会社 貼り合わせウェーハの製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010263084A (ja) * 2009-05-07 2010-11-18 Sumco Corp Ｓｏｉウェーハの製造方法
US20140054748A1 (en) * 2012-08-21 2014-02-27 Genmao Liu Edge trimming method for semiconductor wafer and semiconductor wafer having trimmed edge
US20160343564A1 (en) * 2015-05-21 2016-11-24 International Business Machines Corporation Edge trim processes and resultant structures
JP2018182146A (ja) * 2017-04-17 2018-11-15 株式会社Sumco 多層膜ｓｏｉウェーハの製造方法および多層膜ｓｏｉウェーハ
JP2018182144A (ja) * 2017-04-17 2018-11-15 株式会社Sumco 多層膜ｓｏｉウェーハの製造方法および多層膜ｓｏｉウェーハ

Also Published As

Publication number Publication date
TWI743893B (zh) 2021-10-21
US20220319835A1 (en) 2022-10-06
JP7339056B2 (ja) 2023-09-05
WO2021020340A1 (ja) 2021-02-04
TW202113953A (zh) 2021-04-01

Similar Documents

Publication Publication Date Title
JP2017204555A (ja) 切削方法
JP2013532587A (ja) ウエハを台形研削するための研削工具
JP6737224B2 (ja) 多層膜ｓｏｉウェーハの製造方法
US11276588B2 (en) Method of processing wafer
JP7412131B2 (ja) 基板処理方法及び基板処理システム
JP2012222310A (ja) ウェーハの加工方法
TWI804670B (zh) 半導體裝置的製造方法和製造裝置
WO2021020340A1 (ja) 貼り合わせウェーハ及びそれを用いた積層ウェーハの製造方法
JP2001223202A (ja) 半導体ウエハの薄層化方法および半導体ウエハの裏面研削装置
JP7412161B2 (ja) 基板処理装置及び基板処理方法
JP7398242B2 (ja) 基板処理方法及び基板処理システム
JP5912310B2 (ja) ウェーハの加工方法
JP2022127060A (ja) シリコンウェーハ及びそれを用いた積層ウェーハの製造方法
JP6729471B2 (ja) 多層膜ｓｏｉウェーハの製造方法および多層膜ｓｏｉウェーハ
JP2021068869A (ja) 基板処理方法及び基板処理システム
JP5181209B2 (ja) 半導体ウエハのダイシング方法
JP2010040549A (ja) 半導体ウェーハ及びその製造方法
US20220406602A1 (en) Substrate processing method and substrate processing system
WO2021225020A1 (ja) 平面研削方法
US20240079243A1 (en) Processing method of wafer
JP4440810B2 (ja) 貼り合わせウエーハの製造方法
CN116246940A (zh) 晶圆处理方法及其系统
JP2004282037A (ja) 半導体装置の製造方法及び半導体装置の製造装置
JP2017228566A (ja) 半導体ウェーハの薬液誘導具及び半導体ウェーハの処理方法
JP2014003197A (ja) ウエーハの加工方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220613

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230508

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230531

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230822

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230824

R150 Certificate of patent or registration of utility model

Ref document number: 7339056

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150