KR101822669B1 - 임시 결합된 제품 웨이퍼의 처리 방법 - Google Patents

임시 결합된 제품 웨이퍼의 처리 방법 Download PDF

Info

Publication number
KR101822669B1
KR101822669B1 KR1020127017583A KR20127017583A KR101822669B1 KR 101822669 B1 KR101822669 B1 KR 101822669B1 KR 1020127017583 A KR1020127017583 A KR 1020127017583A KR 20127017583 A KR20127017583 A KR 20127017583A KR 101822669 B1 KR101822669 B1 KR 101822669B1
Authority
KR
South Korea
Prior art keywords
wafer
product
product wafer
carrier
carrier wafer
Prior art date
Application number
KR1020127017583A
Other languages
English (en)
Other versions
KR20120120198A (ko
Inventor
요르게 부르그라프
하랄드 비스바우에르
마르쿠스 윔플린게르
Original Assignee
에베 그룹 에. 탈너 게엠베하
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에베 그룹 에. 탈너 게엠베하 filed Critical 에베 그룹 에. 탈너 게엠베하
Publication of KR20120120198A publication Critical patent/KR20120120198A/ko
Application granted granted Critical
Publication of KR101822669B1 publication Critical patent/KR101822669B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

본 발명은 캐리어 웨이퍼 상에 임시 결합된 제품 웨이퍼를 처리하는 방법에 관한 것으로서, 상기 방법은
- 상기 캐리어 웨이퍼의 먼 쪽을 향하는 평탄 측면 상에서 상기 제품 웨이퍼를 < 150 ㎛, 특히 < 100 ㎛, 바람직하게는 < 75 ㎛, 심지어 더욱 바람직하게는 < 50 ㎛, 특히 바람직하게는 < 30 ㎛의 제품 웨이퍼 두께 D까지 연삭 및 뒷면박막화 중 적어도 하나를 수행하는 단계,
- 상기 제품 웨이퍼의 고유 응력을 감소시키기 위한 수단으로 상기 평탄 측면을 표면 처리하는 단계
를 포함한다.

Description

임시 결합된 제품 웨이퍼의 처리 방법{METHOD FOR TREATING A TEMPORARILY BONDED PRODUCT WAFER}
본 발명은 임시 결합된 웨이퍼(temporarily bonded wafer)의 처리를 위한 청구항 1에 기재된 발명 및 청구항 13 또는 청구항 14에 기재된 장치에 관한 것이다.
신규한 3-차원 집적 회로는 웨이퍼 뒷면에 대한 필수 제조 공정을 통한 박막 웨이퍼의 성공적인 전송을 하기 위한 박막 웨이퍼의 신뢰할만한 핸들링 방법을 요구한다. 임시 결합 방법은 과거 수년 동안 달성되었다. 상기 방법에서, 완전하게 또는 부분적으로 마무리된 제1 주요 표면을 갖는 제품 웨이퍼(product wafer)를 적절한 방법에 의해, 특히 접착 기법에 의해 캐리어에 탑재한다. 여기서 이러한 제1 주요 표면은 캐리어 웨이퍼의 방향을 가리킨다. 제품 웨이퍼를 그 후 공지된 연삭 기술을 사용하여 박막으로 만든다. 이러한 박막화 공정(thinning process) 이후에 또 다른 제조 단계가 박막 웨이퍼의 뒷면에 수행된다. 과거에는, 높은 열 응력이 웨이퍼 내에서 생성되는 공정, 예컨대 급속 가열(abrupt heating) 및/또는 급속 냉각과 같은 공정이 문제점을 유발하였다. 종종 웨이퍼는 딤플(dimple)을 갖게되며 이는 추가로 공정을 불가능하게 한다. 또한 딤플은 동시에, 박막 웨이퍼를 고정하기 위하여 사용되는 접착제가 도포되는 곳에서 발생되며, 이에 따라 접착제 두께가 균일하지 않게된다.
뒷면연삭 테이프(backgrind tape, BG 테이프)에서 박막화되며, 이에 따라 안정한 캐리어 기판이 아닌 웨이퍼가 공지되어 있다. 여기서 웨이퍼는 일반적으로 연삭 방법에 의해 박막(thinned)이 된다. 웨이퍼 뒷면에는 추가 작업이 없다. 적어도 이러한 경우에 와이어링 배선(wiring line) 또는 이와 유사한 것과 같은 복잡한 구조가 더 이상 생성되지 않는다. 이러한 영역에서, 종래에는 거칠 연삭 및 미세 연삭 공정(coarse and fine grinding processes)의 연속에 의해 웨이퍼를 얇게, 즉 박막으로 만든다. 그렇지만 이러한 연삭 공정은 일반적으로 연삭된 웨이퍼 표면상의 결정 구조에 손상을 남긴다. 이러한 손상은 응력을 유발한다. 따라서, 이러한 분야에서 이러한 손상된 층을 제거하기 위한 가능성이 수년 동안 연구되었다. 소위 "응력 완화 공정(stress relief processes)"이라는 결과를 얻었다. 그렇지만, 이러한 공정을 우회하기 위하여, 예컨대 일본의 디스코사(Disco company)와 같은 연삭 시스템 및 연삭 장치 제조사들은 또한 응력 완화의 필요성을 제거하는 연삭 휠(grinding wheel)에서 작업을 하였다. 이러한 분야에서 매우 유명한 제품 중 하나는 예컨대 소위 폴리그라인드 연삭 휠(Polygrind grinding wheel)인데 이는 박막화(thinning) 이후 즉시 웨이퍼를 절단하는 것을 가능하게 하며 이들을 최종 칩 패키징(소위 산업에서 "패키징"이라 함) 내로 운반하는 것을 가능하게 한다.
두 번째 관련 분야는 경성(rigid) 캐리어 기판상에 탑재되는 웨이퍼의 박막화(thinning of wafer) 분야이다. 본 분야에서, 웨이퍼는 거친 연삭 및 미세 연삭 방법(coarse and fine grinding method)에 의해 목적하는 표적 두께로 유사하게 박막화된다. 전형적으로 100 ㎛ 미만의 표적 두께가 바람직하다. 그렇지만, 최근에 웨이퍼는 바람직하게는 75 또는 50 ㎛까지 박막화된다. 미래에는 웨이퍼가 30, 20 또는 심지어 10 ㎛까지 더욱 심하게 박막화 될 것으로 기대된다. 이러한 범위에서, 종래에 웨이퍼 박막화의 상세한 공정 순서는 요구되는 표면 품질에 의해 결정되었다. 종종 뒷면박막화 공정(backthinning process)은 폴리그라인드 연삭 휠을 사용하는 미세 연삭 공정의 사용으로 종결된다. 이러한 분야에서 현재까지 의도적으로 선택된 공정들은 특히 열 적용 추가 작업을 위하여 표면 품질을 개선하기 위해 사용되지 않았다. 이는 또한 경성 캐리어가 후속하는 공정 동안 박막 웨이퍼를 적절하게 지지하고 평탄하게 유지하기 위한 충분한 수단으로 간주되지 않았기 때문이다.
따라서 본 발명의 목적은 특히 후속 화학 공정을 위하여, 점차로 더욱 박막화되는, 임시 고정된 제품 웨이퍼에 대한 추가 핸들링을 촉진하며 이를 가능하게 하는 방법 및 장치의 고안이다.
본 발명의 한 특징에 따라, 캐리어 웨이퍼의 먼 쪽을 향하는 평탄 측면 상에서 상기 제품 웨이퍼를 < 150 ㎛의 제품 웨이퍼 두께까지 연삭 및 뒷면박막화 중 적어도 하나를 수행하는 단계; 그리고 상기 제품 웨이퍼의 고유 응력을 감소시키기 위한 수단으로 상기 평탄 측면을 표면 처리하는 단계를 포함하며, 상기 제품 웨이퍼의 고유 응력은 상기 고유 응력을 감소시키기 위한 수단에 의해 설정되어 상기 제품 웨이퍼 아치가 후속 열 공정 동안 상기 캐리어 웨이퍼를 향함을 특징으로 하는, 캐리어 웨이퍼 상에 임시 결합된 제품 웨이퍼의 처리 방법이 제공된다.
상기 목적은 청구항 1, 13, 14의 특징에 의해 달성된다. 본 발명의 유리한 개선점은 종속 청구항에 기재된다. 상세한 설명, 청구항 및/또는 도면에 기재된 적어도 둘 이상의 특징들의 모든 조합이 본 발명의 범위에 포함된다. 제시된 수치 범위에 있어서, 제시된 한계점 이내의 값들은 또한 경계값으로 제시될 것이며 모든 조합에서 청구될 것이다.
본 발명은 웨이퍼 박막화에 있어서 전술한 딤플을 제거하여 후속하는 공정 동안 임시 결합된 웨이퍼의 품질을 보장하기 위한 방법에 관한 것이다. 표면 결함이 제거되지 않으면, 추가 공정에서 문제점이 발생할 수 있다.
딤플 현상은 단지 최근 과거에서 심각한 문제가 되었다. 이러한 것의 주된 이유는, 단지 현재에, 박막 웨이퍼에 대하여 바람직한 매우 작은 표적 두께라는 환경이어야 한다. 웨이퍼가 더욱 얇아지는 경우, 박막 웨이퍼의 고유 강성(intrinsic stiffness)은 감소하며, 그 결과로서 본 출원인의 발견에 따른 결정 결함으로 인하여 증가하는 응력(고유 응력)이 단지 덜 안정한 웨이퍼와 지속적으로 상호작용하게 된다. 이러한 두께 범위의 또 다른 웨이퍼는 매우 유연하고 가요성이다.
단지 최근에 초박막 웨이퍼를 가공하기 위한 이러한 유형의 캐리어 기술이 사용되어 주로 적층형 다이 또는 소위 "3D 패키지"를 생산하였음이 보고된다.
웨이퍼의 두께가 감소함에 따라, 웨이퍼가 또한 증가하는 토포그래피(topography)를 앞면 상에 가지며 이들이 캐리어와 제품 웨이퍼 사이에 위치한 접착제 내에 내장될 때, 딤플 형성과 함께 특히 바람직하지 않은 조건이 발생한다. 작은 토포그래피를 갖는 웨이퍼에 대한 이러한 토포그래피는 10 ㎛ 미만, 전형적으로 20 ㎛ 미만이며; 이는 이러한 경우에 10 내지 30 ㎛의 접착제 두께를 야기한다. 여기서 종래에는 접착제 두께가 토포그래피의 높이보다 대략 10 ㎛ 더 두껍게 선택된다는 것에 주목하여야 한다. 큰 토포그래피를 갖는 웨이퍼에 대하여, > 30 ㎛의 높이, 종종 > 50 ㎛, 그러나 전형적으로 > 70 ㎛ 및 많은 경우 > 100 ㎛의 토포그래피 높이가 예상될 수 있다.
매우 박막인 웨이퍼와 함께 큰 접착제 두께는 심지어 웨이퍼의 약간의 응력도 딤플을 야기하기에 충분하다는 것의 원인이 된다. 이는 고온에서 점도를 상실하는 열가소성 접착제의 경우 주로 발생하는 현상이다. 이는 종래 (선행 기술) BG 테이프 상의 뒷면연삭의 경우 발견될 수 없는 요구조건을 나타낸다. 더 큰 접착제 두께는 접착제의 더욱 용이한 유동을 가능하게 하며, 이는 제품 웨이퍼의 매우 낮은 고유 강성과 결합하여 딤플 형성을 촉진한다.
신규 발명의 장점은 임시 결합된 웨이퍼의 뒷면박막화에서 표면 결함이 완전하게 방지될 수 있다는 것이며, 이는 최종 제품의 품질에 있어서 상당한 개선점이다. 더욱이, 이는 제조 공정의 성능 개선과 관련되는데 왜냐하면 제조 공정에서 웨이퍼가 일반적으로 여전히 겪게 되는 고온에서조차 딤플이 더 이상 발생하지 않기 때문이다.
딤플 형성이 또한 온도에 의존하기 때문에(왜냐하면 온도가 증가함에 따라 열가소성 접착제의 점도가 감소하기 때문), 웨이퍼가 가공될 수 있는 온도 범위가 본 발명에 의해 확장될 수 있다. 높은 온도가 사용되고 플라즈마의 작용에 의해 추가 열 에너지가 웨이퍼에 전달되는 PECVD 공정에서 주로, 딤플 형성은 완전하게 방지되어야 한다. 본 발명이 실제로 딤플 형성을 방지한 것이 이미 입증되었다. 이러한 유형의 적층 구조를 갖는 초박막 웨이퍼는 일반적으로 50℃ 이상, 특히 75℃ 이상, 특히 100℃ 이상에서 가공되며, 이에 따라 본 발명은 딤플 형성을 반드시 방지하게 된다.
도 1은 선행 기술에 따른 연삭 공정 이후 임시 결합된 제품 웨이퍼의 표면을 나타낸다(C-SAM 포토그라프).
도 2는 본 발명에 따른 처리 이후 임시 결합된 제품 웨이퍼의 표면을 나타낸다(C-SAM 포토그라프).
따라서 본 발명은 지정된 방법으로 연삭한 이후 박막 웨이퍼의 응력을 설정하는 사상에 기초한다. 여기서 박막 웨이퍼는 공지된 방법에 의해 캐리어에 탑재된다. 이러한 캐리어 웨이퍼는 기본적으로 대응하는 기계적 물성을 갖는 임의 재료로 구성될 수 있다. 그러나 바람직하게는 실리콘, 유리 및 일부 세라믹 재료가 사용된다. 본 명세서의 한 가지 주된 특징은 지점(spot)에서 그리고 온도 범위 이상의 계수 특성에 대하여, 제품 웨이퍼(예컨대, 실리콘)의 열 팽창 계수와 일치하거나/가능한 한 동일한 열 팽창 계수를 갖는 캐리어에 기초한다. 본 명세서에서 사전 가공된 측면을 갖는 제품 웨이퍼가 열가소성 접착제 또는 적어도 대부분 열가소성 접착제를 사용하여 캐리어 웨이퍼 상에 접착된다는 것이 바람직한 실시예로서 언급되어야 한다. 이러한 접착제의 한 예는 Brewer Science Inc., Rolla, Missouri, USA사가 시판중인 HT 10.10 Material이다. 그 후 웨이퍼를 연삭 방법에 의해 박막화 한다. 이러한 박막화 공정은 거친 연삭 공정 및 미세 연삭 공정의 교대 작용에 의해 일어난다. 본 발명의 핵심적인 부분은, 웨이퍼를, 손상된 결정 구조를 갖는 층을 제어된 방식으로 완전하게 또는 부분적으로 제거하는 것을 가능하게 하는 추가적인 적절한 공정을 거치게 하는 것이다. 더욱이, 결정 구조는 표면뿐만 아니라, 표면 아래 수 ㎛까지 결함 될 수 있어서, 그 결과 결함이 상당한 깊이 이상, 특히 0.5 ㎛ 이상, 1 ㎛ 이상, 3 ㎛ 이상, 5 ㎛ 이상 및 심지어 10 ㎛ 이상의 깊이에 존재할 수 있음이 지적된다.
따라서 표면 근처의 결함을 제거하기 위하여 단지 수 개의 원자 층을 제거하는 것은 충분하지 않다.
부분적인 제거에서, 지정된 방식으로 웨이퍼의 응력을 설정하여 이에 따라 예컨대 활성 측면(side) 상의 층의 결과로서 존재할 수 있는 가능한 웨이퍼의 고유 응력을 보상하는 것이 가능하다. 따라서 웨이퍼는 높은 열 응력의 후속 공정 동안 더 이상 아치(arch)되지 않는다.
이러한 손상된 층을 제거하기 위한 적절한 공정은 다음과 같다:
- 연마 공정(polishing process), 예컨대 Disco(디스코 사)로부터의 "건식 연마 공정",
- 적절한 화학제에 의해 수행되는 습식 에칭 공정,
- 건식 에칭 공정,
- 건조 공정,
- 전술한 공정들의 조합.
본 발명은 다음과 같은 특징의 공정 흐름으로 구성된다:
- 캐리어 웨이퍼를 접착 물질을 통하여 구조 웨이퍼(structure wafer)에 임시 결합시키고,
- 뒷면박막화 이후 구조 웨이퍼의 후처리(aftertreatment)를 실시하고,
- 구조 웨이퍼의 후처리를 세정 및 화학 기계적 연마(chemical mechanical polishing, CMP)와 조합하며, CMP에 있어서 취성 파괴(brittle fracture)에 의해 생성된 표면 거칠기, 균열(crack) 및 내부 고유 응력(built-in intrinsic stress)이 감소하거나 또는 완전하게 제거되는 것을 특징으로 하며,
- 결과로 발생된 더욱 매끄러운 표면으로 인하여, 더욱 적은 표면 결함이 존재하며 이 같은 표면 결함은 전술한 표면 결함(딤플)을 위한 출발 지점으로서 더욱 고온에서 사용되며,
- CMP로 인하여 구조 웨이퍼 내 고유 응력은 연삭에 의해 박막화 된 구조 웨이퍼 내 고유 응력보다 극적으로 더욱 작으며,
- 작은 고유 응력으로 인하여 매우 얇은 구조 웨이퍼의 하부 접착층 내로의 국지적 탄성 꼬임(local elastic kinking) 및/또는 플라스틱 변형이 주로 고온에서 방지되며,
- 이러한 표면 결함(딤플) 없이 구조 웨이퍼의 품질이 극적으로 개선되며,
- 제어 인자(controlling factor)는 0.5 ㎛, 1 ㎛, 5 ㎛, 및 10 ㎛이다.
본 발명은 다음과 같은 특징의 공정 흐름으로 구성된다:
- 캐리어 웨이퍼를 접착 물질을 통하여 구조 웨이퍼에 임시 결합시키고,
- 뒷면박막화 이후 구조 웨이퍼의 후처리를 실시하고,
- 구조 웨이퍼의 후처리를 세정 및 화학 기계적 연마(CMP)와 조합하며, CMP에 있어서 취성 파괴에 의해 생성된 표면 거칠기, 균열 및 내부 고유 응력이 감소하거나 또는 완전하게 제거되는 것을 특징으로 하며,
- 결과적으로 발생된 더욱 매끄러운 표면으로 인하여 더욱 적은 표면 결함이 존재하며 이 같은 표면결합은 전술한 표면 결함(딤플)을 위한 출발 지점으로서 더욱 고온에서 사용되며,
- CMP로 인하여 구조 웨이퍼 내 고유 응력은 연삭에 의해 박막화 된 구조 웨이퍼 내 고유 응력보다 극적으로 더욱 작으며,
- 작은 고유 응력으로 인하여 매우 얇은 구조 웨이퍼의 하부 접착층 내로의 국지적 탄성 꼬임 및/또는 플라스틱 변형이 주로 고온에서 방지되며,
- 이러한 표면 결함(딤플) 없이 구조 웨이퍼의 품질이 극적으로 개선되며,
- 제어 인자는 0.5 ㎛, 1 ㎛, 3 ㎛, 5 ㎛, 및 10 ㎛이다.
상세한 설명, 청구항 및/또는 도면에 기재된 적어도 둘 이상의 특징들의 모든 조합이 본 발명의 범위에 포함된다. 제시된 수치 범위에 있어서, 제시된 한계점 이내의 값들은 또한 경계값으로 제시될 것이며 모든 조합에서 청구될 것이다.
본 발명의 또 다른 장점, 특징 및 상세사항은 후속하는 바람직한 예시적인 구체 예의 설명 및 도면의 사용으로부터 명백해 질 것이다.
도 1은 선행 기술에 따른 연삭 공정 이후 임시 결합된 제품 웨이퍼의 표면을 나타내며(C-SAM 포토그라프), 도 2는 본 발명에 따른 처리 이후 임시 결합된 제품 웨이퍼의 표면을 나타낸다(C-SAM 포토그라프).
도면에 의하면, 도 1에 도시된 바와 같은 제품 웨이퍼는 구별되는 딤플을 가지는 반면, 도 2에 도시된 제품 웨이퍼는 실제로 딤플을 갖지 않는다.

Claims (16)

  1. 한 표면과 이 같은 표면상에 배치된 접착제를 갖는 캐리어 웨이퍼를 제공하는 단계;
    제품 웨이퍼의 처리된 측면을 상기 캐리어 웨이퍼의 표면상에 배치된 접착제로 고정시키는 단계;
    캐리어 웨이퍼 표면으로부터 먼 쪽을 향하는 평탄 측면 상에서 상기 제품 웨이퍼를 < 150 ㎛의 제품 웨이퍼 두께까지 연삭 및 뒷면박막화 중 적어도 하나를 수행하는 단계; 그리고
    상기 제품 웨이퍼의 고유 응력(intrinsic stess)을 감소시키기 위한 수단으로 상기 평탄 측면을 표면 처리하는 단계를 포함하며,
    상기 제품 웨이퍼의 고유 응력은 상기 고유 응력을 감소시키기 위한 수단에 의해 설정되어, 상기 제품 웨이퍼의 후속 열 공정 동안 아치의 발생을 방지할 수 있도록 하며,
    상기 제품 웨이퍼는 상기 평탄 측면의 반대쪽의 접촉 측면에서 적어도 부분적으로 열가소성인 접착제의 사용에 의해 상기 캐리어 웨이퍼에 임시 연결됨을 특징으로 하는, 캐리어 웨이퍼 상에 임시 결합된 제품 웨이퍼의 처리 방법.
  2. 제 1 항에 있어서, 상기 표면 처리는 상기 뒷면박막화와 분리된 독립적인 공정에서 수행됨을 특징으로 하는, 캐리어 웨이퍼 상에 임시 결합된 제품 웨이퍼의 처리 방법.
  3. 제 1 항 또는 제 2 항에 있어서, 상기 고유 응력을 감소시키기 위한 수단은
    - 상기 평탄 측면의 건식 연마
    - 상기 평탄 측면의 습식 에칭
    - 상기 평탄 측면의 건식 에칭
    중 적어도 하나를 특징으로 하는 것임을 특징으로 하는, 캐리어 웨이퍼 상에 임시 결합된 제품 웨이퍼의 처리 방법.
  4. 삭제
  5. 제 1 항 또는 제 2 항에 있어서, 상기 캐리어 웨이퍼는, 상기 캐리어 웨이퍼 온도의 특정 온도 범위 또는 그 이상의 온도 범위에서 상기 제품 웨이퍼의 팽창 계수와 동일한 팽창 계수를 가짐을 특징으로 하는, 캐리어 웨이퍼 상에 임시 결합된 제품 웨이퍼의 처리 방법.
  6. 삭제
  7. 제 1 항 또는 제 2 항에 있어서, 상기 고유 응력을 감소시키기 위한 수단은 연삭 또는 뒷면박막화에 의해 손상된 평탄 측면의 결정 구조의 소정의 층 두께 S를 적어도 부분적으로 제거하도록 선택됨을 특징으로 하는, 캐리어 웨이퍼 상에 임시 결합된 제품 웨이퍼의 처리 방법.
  8. 삭제
  9. 제 1 항에 있어서, 상기 접촉 측면의 제품 웨이퍼는 접착제 내에 내장된(embed) 토포그래피를 가짐을 특징으로 하는, 캐리어 웨이퍼 상에 임시 결합된 제품 웨이퍼의 처리 방법.
  10. 제 1 항 또는 제 2 항에 있어서, 상기 표면 처리 이후에 > 50℃에서 열 공정 단계가 후속함을 특징으로 하는, 캐리어 웨이퍼 상에 임시 결합된 제품 웨이퍼의 처리 방법.
  11. 제 10 항에 있어서, 열 공정 단계는 화학 기체 상태 증착 방법 단계임을 특징으로 하는, 캐리어 웨이퍼 상에 임시 결합된 제품 웨이퍼의 처리 방법.
  12. 제 7 항에 있어서, 층 두께 S는 < 10 ㎛임을 특징으로 하는, 캐리어 웨이퍼 상에 임시 결합된 제품 웨이퍼의 처리 방법.
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
KR1020127017583A 2010-02-05 2010-11-23 임시 결합된 제품 웨이퍼의 처리 방법 KR101822669B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102010007127.7 2010-02-05
DE102010007127A DE102010007127A1 (de) 2010-02-05 2010-02-05 Verfahren zur Behandlung eines temporär gebondeten Produktwafers
PCT/EP2010/007098 WO2011095189A1 (de) 2010-02-05 2010-11-23 Verfahren zur behandlung eines temporär gebondeten produktwafers

Publications (2)

Publication Number Publication Date
KR20120120198A KR20120120198A (ko) 2012-11-01
KR101822669B1 true KR101822669B1 (ko) 2018-03-08

Family

ID=44169003

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020127017583A KR101822669B1 (ko) 2010-02-05 2010-11-23 임시 결합된 제품 웨이퍼의 처리 방법

Country Status (9)

Country Link
US (1) US9362154B2 (ko)
EP (1) EP2532024A1 (ko)
JP (1) JP2013519218A (ko)
KR (1) KR101822669B1 (ko)
CN (1) CN102725838B (ko)
DE (1) DE102010007127A1 (ko)
SG (1) SG182703A1 (ko)
TW (1) TWI525677B (ko)
WO (1) WO2011095189A1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004186522A (ja) * 2002-12-05 2004-07-02 Renesas Technology Corp 半導体装置の製造方法
JP2005136167A (ja) * 2003-10-30 2005-05-26 Sumitomo Electric Ind Ltd 窒化物半導体基板の製造方法と窒化物半導体基板
WO2006090650A1 (ja) * 2005-02-23 2006-08-31 Jsr Corporation ウェハ加工方法
US20060284285A1 (en) * 2005-06-17 2006-12-21 Seiko Epson Corporation Manufacturing method for a semiconductor device, semiconductor device, circuit substrate and electronic device
JP2007512706A (ja) * 2003-11-19 2007-05-17 アドバンスド マテリアル サイエンシーズ、インク 大量生産時における裏面研削処理からの薄型半導体ウェハの保護

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1064920A (ja) 1996-08-19 1998-03-06 Dainippon Screen Mfg Co Ltd 基板加熱装置
JP3768069B2 (ja) * 2000-05-16 2006-04-19 信越半導体株式会社 半導体ウエーハの薄型化方法
DE10121556A1 (de) 2001-05-03 2002-11-14 Infineon Technologies Ag Verfahren zum Rückseitenschleifen von Wafern
JPWO2003083002A1 (ja) 2002-03-28 2005-08-04 三井化学株式会社 半導体ウェハ表面保護用粘着フィルム及び該粘着フィルムを用いる半導体ウェハの保護方法
JP2004079889A (ja) 2002-08-21 2004-03-11 Disco Abrasive Syst Ltd 半導体ウェーハの製造方法
DE10256247A1 (de) * 2002-11-29 2004-06-09 Andreas Jakob Schichtverbund aus einer Trennschicht und einer Schutzschicht zum Schutze und zum Handling eines Wafers beim Dünnen, bei der Rückseitenbeschichtung und beim Vereinzeln
US7354798B2 (en) * 2002-12-20 2008-04-08 International Business Machines Corporation Three-dimensional device fabrication method
US6940181B2 (en) * 2003-10-21 2005-09-06 Micron Technology, Inc. Thinned, strengthened semiconductor substrates and packages including same
JP4405246B2 (ja) 2003-11-27 2010-01-27 スリーエム イノベイティブ プロパティズ カンパニー 半導体チップの製造方法
JP2006135272A (ja) * 2003-12-01 2006-05-25 Tokyo Ohka Kogyo Co Ltd 基板のサポートプレート及びサポートプレートの剥離方法
US20080318362A1 (en) * 2004-07-16 2008-12-25 Chuichi Miyazaki Manufacturing Method of Semiconductor Integrated Circuit Device
JP4897312B2 (ja) 2006-03-06 2012-03-14 信越ポリマー株式会社 固定キャリア
JP4698517B2 (ja) * 2006-04-18 2011-06-08 日東電工株式会社 保護テープ剥離方法およびこれを用いた装置
US7608526B2 (en) * 2006-07-24 2009-10-27 Asm America, Inc. Strained layers within semiconductor buffer structures
JP5027460B2 (ja) 2006-07-28 2012-09-19 東京応化工業株式会社 ウエハの接着方法、薄板化方法、及び剥離方法
US20080200011A1 (en) * 2006-10-06 2008-08-21 Pillalamarri Sunil K High-temperature, spin-on, bonding compositions for temporary wafer bonding using sliding approach
JP5250968B2 (ja) 2006-11-30 2013-07-31 株式会社Ｓｕｍｃｏ エピタキシャルシリコンウェーハ及びその製造方法並びにエピタキシャル成長用シリコンウェーハ。
JP2009302163A (ja) 2008-06-11 2009-12-24 Sumco Corp シリコンウェーハ及びそれを用いたエピタキシャルシリコンウェーハ及び貼り合わせｓｏｉウェーハ並びにそれらの製造方法。
US8692260B2 (en) * 2008-09-26 2014-04-08 Soitec Method of forming a composite laser substrate
US8456073B2 (en) * 2009-05-29 2013-06-04 Massachusetts Institute Of Technology Field emission devices including nanotubes or other nanoscale articles

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004186522A (ja) * 2002-12-05 2004-07-02 Renesas Technology Corp 半導体装置の製造方法
JP2005136167A (ja) * 2003-10-30 2005-05-26 Sumitomo Electric Ind Ltd 窒化物半導体基板の製造方法と窒化物半導体基板
JP2007512706A (ja) * 2003-11-19 2007-05-17 アドバンスド マテリアル サイエンシーズ、インク 大量生産時における裏面研削処理からの薄型半導体ウェハの保護
WO2006090650A1 (ja) * 2005-02-23 2006-08-31 Jsr Corporation ウェハ加工方法
US20060284285A1 (en) * 2005-06-17 2006-12-21 Seiko Epson Corporation Manufacturing method for a semiconductor device, semiconductor device, circuit substrate and electronic device

Also Published As

Publication number Publication date
WO2011095189A1 (de) 2011-08-11
TWI525677B (zh) 2016-03-11
EP2532024A1 (de) 2012-12-12
CN102725838A (zh) 2012-10-10
CN102725838B (zh) 2016-03-02
KR20120120198A (ko) 2012-11-01
DE102010007127A1 (de) 2011-08-11
US20120292288A1 (en) 2012-11-22
JP2013519218A (ja) 2013-05-23
US9362154B2 (en) 2016-06-07
SG182703A1 (en) 2012-08-30
TW201145373A (en) 2011-12-16

Similar Documents

Publication Publication Date Title
WO2001088970A1 (en) Semiconductor wafer thinning method, and thin semiconductor wafer
US7129172B2 (en) Bonded wafer processing method
JP5351191B2 (ja) 熱−機械的効果を使用したトリミングにより多層構造を製造するための方法
KR20120052160A (ko) 복합 기판 및 복합 기판의 제조 방법
WO2001073831A1 (fr) Procede d&#39;obtention de tranches de silicium ou de soi et tranches ainsi obtenues
TWI489566B (zh) 以暫時性連結製造半導體結構之製程
JP4198966B2 (ja) 半導体装置の製造方法
US8062958B2 (en) Microelectronic device wafers and methods of manufacturing
US20060008650A1 (en) Protecting thin semiconductor wafers during back-grinding in high-volume production
JP2007096115A (ja) 半導体装置の製造方法
EP3654366A1 (en) Highly heat conductive device substrate and method for producing same
CN109712926B (zh) 一种半导体器件的制造方法
JP6737224B2 (ja) 多層膜ｓｏｉウェーハの製造方法
CN105097480A (zh) 一种使晶片变薄的加工方法
KR101822669B1 (ko) 임시 결합된 제품 웨이퍼의 처리 방법
JP2006261482A (ja) 半導体ウェハ表面保護フィルム及び該保護フィルムを用いる半導体ウェハの保護方法
JP2001085453A (ja) 半導体装置の製造方法
US10811368B2 (en) Method for manufacturing semiconductor device
EP2752871B1 (en) Method of application of a carrier to a device wafer
JP2008034875A (ja) 半導体装置及びその製造方法
US20230128739A1 (en) Cmp process applied to a thin sic wafer for stress release and damage recovery
JP4440810B2 (ja) 貼り合わせウエーハの製造方法
Teixeira et al. Stress analysis on ultra thin ground wafers

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant