JP2004006954A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2004006954A JP2004006954A JP2003273306A JP2003273306A JP2004006954A JP 2004006954 A JP2004006954 A JP 2004006954A JP 2003273306 A JP2003273306 A JP 2003273306A JP 2003273306 A JP2003273306 A JP 2003273306A JP 2004006954 A JP2004006954 A JP 2004006954A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- semiconductor device
- package substrate
- fixed
- adhesive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
- H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
- H01L24/743—Apparatus for manufacturing layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/741—Apparatus for manufacturing means for bonding, e.g. connectors
- H01L2224/743—Apparatus for manufacturing layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01027—Cobalt [Co]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Die Bonding (AREA)
Abstract
【解決手段】 本発明は、半導体チップと基板との接着力を向上することができる半導体装置である。この半導体装置60は、半導体チップ18と、接着層62を介して半導体チップ18が固着されて支持されるダイパッド金属部16と、ダイパッド16及び半導体チップ18を封止する封止樹脂24と、を有し、接着層62は、複数の導電性接着領域66と複数の絶縁性接着領域64とが混在する。
【選択図】 図1
Description
前記工程において、複数のノズルから前記金属部に導電性接着剤と絶縁性接着剤とを同時に吐出し、これらの接着剤に前記半導体チップを密着させて前記各接着剤を硬化させる。導電性接着剤を吐出するノズルと絶縁性接着剤を吐出するノズルとは、交互に、かつマトリックス状に配置してもよい。
図1は、本発明の第1実施形態に係る半導体装置の断面図であり、図2は接着剤の塗布状態を示す平面図である。
図6は、第2実施形態に係る半導体装置の断面図である。この実施形態に係る半導体装置100は、半導体チップ18を装着するパッケージ基板が銅板42によって構成してある。この銅板42は、リン脱酸銅のJISに規定されているC1220−(1/2)HまたはC1220−Hからなっている。そして、銅板42の一側(図6の下側)全面には、さらにその下側に回路パターン46が形成可能なように銅板42と絶縁状態を保つためのポリイミドなどからなる絶縁膜44が設けてある。さらに、銅板42の中央部には、プレスによる絞り加工によって形成した半導体チップ18を配置するための収納凹部102が設けてある。また、収納凹部102の底面に設けられた絶縁膜44は、熱応力緩和部(熱応力緩和層)104となっていて、この熱応力緩和部104に半導体チップ18が接着剤層106により固着してある。
図7は、第3実施形態に係る半導体装置の断面図であって、熱応力緩和層をソルダレジスト膜としたものである。この実施形態においては、銅板42に形成した収納凹部102の部分の絶縁膜44が除去されている。そして、収納凹部102の底面には、熱応力緩和層としてソルダレジスト膜112が設けてあって、このソルダレジスト膜112に接着剤層106を介して半導体チップ18が固着してある。 このように構成した半導体装置110は、次ぎのようにして得ることができる。まず、銅板42の一側全面にポリイミドなどの絶縁性樹脂を一様の厚さに塗布し、硬化させて絶縁膜44を形成する。その後、絶縁膜44の表面に蒸着やメッキなどによって銅箔層を設け、この銅箔層をエッチングして所定の回路パターン46を形成する。このとき、収納凹部102に対応した部分の絶縁膜44をエッチングあるいは切削によって除去する。次ぎに、回路パターン46および銅板42の収納凹部102と対応した部分にソルダレジストを塗布して硬化し、エッチングによって所定の部分を除去して回路パターン46の必要部分を露出させるとともに、熱応力緩和層を構成するソルダレジスト膜112を形成する。そして、露出させた回路パターン46にニッケルメッキと金メッキとを施したのち、プレス加工によって収納凹部102を形成する。
図8(A)は、第4実施形態に係る半導体装置を示す斜視図であり、図8(B)は、その断面図である。この半導体装置200は、銅からなるパッケージ基板202及び絶縁膜204のそれぞれに、複数の穴202a、204aが形成されていることを特徴とする。
図9(A)は、第5実施形態に係る半導体装置を示す斜視図であり、図9(B)は、その断面図である。この半導体装置210では、パッケージ基板212及び絶縁膜204のそれぞれに、穴212a、214aが形成されている。詳しくは、パッケージ基板212に形成された収納凹部216における半導体チップ218との固着面に、穴212aが形成されている。また、各穴212aと連通するように絶縁膜214の穴214aが形成されている。
図10は、第6実施形態に係る半導体装置を示す断面図である。この半導体装置220では、パッケージ基板222と半導体チップ228とを固着する接着層226が、半導体チップ228を封止する封止部229と、同じ材料(樹脂)で構成されている。この材料として、半導体チップの封止用に使用されてきた樹脂を用いることができる。なお、パッケージ基板222には絶縁膜224が形成されている。
図11は、第7実施形態に係る半導体装置を示す断面図である。この半導体装置230は、半導体チップ232と、半導体チップ232に固着される第1のパッケージ基板234と、第2のパッケージ基板236と、を有する。
Claims (16)
- 半導体チップと、接着層を介して前記半導体チップが固着されて支持される金属部と、前記金属部及び半導体チップを封止する樹脂と、を有し、
前記接着層は、複数の導電性接着領域と複数の絶縁性接着領域とが混在する半導体装置。 - 請求項1に記載の半導体装置において、
前記導電性接着領域と前記絶縁性接着領域とは、導電性接着剤と絶縁性接着剤とが交互に、かつマトリックス状に配置された半導体装置。 - 請求項1または2に記載の半導体装置において、
前記導電性接着領域と前記絶縁性接着領域との比は、ほぼ1対1である半導体装置。 - 半導体チップと、該半導体チップが固着されるパッケージ基板と、を有し、
前記パッケージ基板は金属板からなり、
前記半導体チップは、熱応力緩和層を介して前記金属板に固着される半導体装置。 - 請求項4に記載の半導体装置において、
前記熱応力緩和層は、表面に配線パターンが形成される絶縁膜である半導体装置。 - 請求項4に記載の半導体装置において、
前記熱応力緩和層は、ソルダレジスト膜である半導体装置。 - 請求項4ないし6のいずれかに記載の半導体装置において、
前記金属板は、リン脱酸銅のJISに規定されたC1220−(1/2)HまたはC1220−Hである半導体装置。 - 半導体チップと、該半導体チップが固着される金属製のパッケージ基板と、前記半導体チップと前記パッケージ基板との間に形成される絶縁膜と、を有し、
前記パッケージ基板及び前記絶縁膜には、前記半導体チップとの固着領域内の一部に少なくとも一つの穴が形成される半導体装置。 - 請求項8記載の半導体装置において、
前記穴は、開口端部が前記半導体チップの外周端部のみに固着される大きさで形成され、
前記穴の内側で、かつ、該穴の開口端部と非接触状態で、放熱体が前記半導体チップに固着される半導体装置。 - 請求項9記載の半導体装置において、
前記パッケージ基板は、前記放熱体よりも熱膨張率が低く、
前記放熱体は、前記パッケージ基板よりも熱伝導性が高い半導体装置。 - 請求項10記載の半導体装置において、
前記パッケージ基板は鉄で形成され、前記放熱体は銅で形成される半導体装置。 - 半導体チップと、該半導体チップが固着される金属製のパッケージ基板と、前記半導体チップを封止する封止部と、を有し、
前記半導体チップは、前記封止部と同じ材料を介して前記パッケージ基板に固着される半導体装置。 - 半導体チップと、該半導体チップに固着される金属製の第1のパッケージ基板と、開口部を有する金属製の第2のパッケージ基板と、を有し、
前記半導体チップは、前記第2のパッケージ基板の前記開口部内に位置し、
前記第2のパッケージ基板は、前記第1のパッケージ基板よりも熱伝導性が高く、
前記第1のパッケージ基板は、前記第2のパッケージ基板よりも熱膨張率が低く、熱伝導性の接着部材を介して、前記第2のパッケージ基板の前記開口部の端部に固着される半導体装置。 - 請求項13記載の半導体装置において、
前記第1のパッケージ基板は鉄で形成され、前記第2のパッケージ基板は銅で形成される半導体装置。 - 半導体チップを接着剤により金属部に固着する工程を含み、
前記工程において、複数のノズルから前記金属部に導電性接着剤と絶縁性接着剤とを同時に吐出し、これらの接着剤に前記半導体チップを密着させて前記各接着剤を硬化させる半導体装置の製造方法。 - 請求項15に記載の半導体装置の製造方法において、
前記導電性接着剤を吐出するノズルと前記絶縁性接着剤を吐出するノズルとを交互に、かつマトリックス状に配置する半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003273306A JP3874115B2 (ja) | 1997-03-24 | 2003-07-11 | 半導体装置 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7024597 | 1997-03-24 | ||
JP2003273306A JP3874115B2 (ja) | 1997-03-24 | 2003-07-11 | 半導体装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP54370798A Division JP3475426B2 (ja) | 1997-03-24 | 1998-03-10 | 半導体装置の製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006175241A Division JP4371238B2 (ja) | 1997-03-24 | 2006-06-26 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004006954A true JP2004006954A (ja) | 2004-01-08 |
JP3874115B2 JP3874115B2 (ja) | 2007-01-31 |
Family
ID=30445346
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003273306A Expired - Fee Related JP3874115B2 (ja) | 1997-03-24 | 2003-07-11 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3874115B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006191117A (ja) * | 2005-01-06 | 2006-07-20 | Sychip Inc | 集積受動デバイス |
JP2011029669A (ja) * | 2010-11-08 | 2011-02-10 | Fujitsu Semiconductor Ltd | 半導体装置 |
JP2013038375A (ja) * | 2011-08-10 | 2013-02-21 | Samsung Electro-Mechanics Co Ltd | 半導体パッケージ基板 |
WO2014010237A1 (ja) * | 2012-07-12 | 2014-01-16 | 株式会社デンソー | 半導体装置の製造方法 |
-
2003
- 2003-07-11 JP JP2003273306A patent/JP3874115B2/ja not_active Expired - Fee Related
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006191117A (ja) * | 2005-01-06 | 2006-07-20 | Sychip Inc | 集積受動デバイス |
JP4589237B2 (ja) * | 2005-01-06 | 2010-12-01 | サイチップ インコーポレーテッド | 集積受動デバイス |
JP2011029669A (ja) * | 2010-11-08 | 2011-02-10 | Fujitsu Semiconductor Ltd | 半導体装置 |
JP2013038375A (ja) * | 2011-08-10 | 2013-02-21 | Samsung Electro-Mechanics Co Ltd | 半導体パッケージ基板 |
WO2014010237A1 (ja) * | 2012-07-12 | 2014-01-16 | 株式会社デンソー | 半導体装置の製造方法 |
JP2014033177A (ja) * | 2012-07-12 | 2014-02-20 | Denso Corp | 半導体装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP3874115B2 (ja) | 2007-01-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100537972B1 (ko) | 집적 회로 패키지용 칩 스케일 볼 그리드 어레이 | |
KR100532179B1 (ko) | 집적 회로 패키지를 위한 칩 규모 볼 그리드 어레이 | |
US6791195B2 (en) | Semiconductor device and manufacturing method of the same | |
US7105918B2 (en) | Interposer with flexible solder pad elements and methods of manufacturing the same | |
US7015070B2 (en) | Electronic device and a method of manufacturing the same | |
JP3475426B2 (ja) | 半導体装置の製造方法 | |
JP2001127186A (ja) | ボールグリッドアレイパッケージ及びその製造方法と半導体装置 | |
KR100424382B1 (ko) | 열확산기를 부착한 반도체 장치 및 그 제조 방법 | |
JP2004235617A (ja) | 半導体パッケージおよびその製造方法 | |
JP2008270810A (ja) | ヒートシンクおよびアースシールドの機能を向上させるための半導体デバイスパッケージ | |
JPH10270592A (ja) | 半導体装置及びその製造方法 | |
US20020105094A1 (en) | Semiconductor device and method for producing the same, and method for mounting semiconductor device | |
US6335563B1 (en) | Semiconductor device, method of fabricating the same, circuit board, and electronic device | |
WO1999009590A1 (fr) | Procede de formation d'electrodes de points de soudure et procede de fabrication de dispositifs a semiconducteur | |
JP2907188B2 (ja) | 半導体装置、半導体装置の実装方法、および半導体装置の製造方法 | |
US6465876B1 (en) | Semiconductor device and lead frame therefor | |
JP3874115B2 (ja) | 半導体装置 | |
JPH10303249A (ja) | 半導体装置 | |
JP4371238B2 (ja) | 半導体装置 | |
TW201110250A (en) | Package substrate structure and method of forming same | |
JPH0870024A (ja) | 半導体装置及びその製造方法 | |
CN210575901U (zh) | 具有高散热性的板级扇出封装结构 | |
JP3578011B2 (ja) | 半導体装置の実装構造 | |
JP3903025B2 (ja) | 半導体装置の製造方法 | |
JPH11233681A (ja) | メタルキャリア型半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20051221 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060426 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060626 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060719 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060905 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061004 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061017 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091102 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101102 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101102 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111102 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111102 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121102 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121102 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131102 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |