JP6102263B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP6102263B2 JP6102263B2 JP2013000964A JP2013000964A JP6102263B2 JP 6102263 B2 JP6102263 B2 JP 6102263B2 JP 2013000964 A JP2013000964 A JP 2013000964A JP 2013000964 A JP2013000964 A JP 2013000964A JP 6102263 B2 JP6102263 B2 JP 6102263B2
- Authority
- JP
- Japan
- Prior art keywords
- sensor chip
- adhesive layer
- lead
- layer
- pedestal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Pressure Sensors (AREA)
Description
以下、本発明の第1実施形態について図を参照して説明する。図1に示されるように、本発明の一実施形態に係る半導体装置は、複数のリード部10と、センサチップ20と、モールド樹脂30と、を備えて構成されている。なお、図1は透視図である。
本実施形態では、第1実施形態と異なる部分について説明する。本実施形態では、準備工程で支持部12に貼り付けられた台座60は、図8に示されるように、第1接着層64とこの第1接着層64の上に貼り付けられた第2接着層65とが積層されて構成されている。
上記各実施形態で示された半導体装置の構成及びその製造方法は一例であり、上記で示した構成に限定されることなく、本発明を実現できる他の構成とすることもできる。例えば、センサチップ20とリード部10との間に回路チップが設けられていても良い。この場合、回路チップはリードフレーム11のうち支持部12とリード部10との間に設けられたアイランド部に実装されるようにすれば良い。
11 リードフレーム
12 支持部
20 センサチップ
23 一端
24 他端
25 センシング部
30 モールド樹脂
60 台座
64 第1接着層
65 第2接着層
Claims (2)
- 一端(23)を有すると共に前記一端(23)側に物理量を検出するためのセンシング部(25)が設けられたセンサチップ(20)と、前記センサチップ(20)と電気的に接続されたリード部(10)と、を備え、
前記センサチップ(20)のうちの前記一端(23)側及び前記センシング部(25)と前記リード部(10)の一部が露出するようにモールド樹脂(30)で封止された半導体装置の製造方法であって、
第1接着層(64)と前記第1接着層(64)よりも接着力が弱い第2接着層(65)とが積層されて構成された台座(60)のうちの前記第1接着層(64)が貼り付けられた支持部(12)と、前記リード部(10)と、を含んだリードフレーム(11)を用意する準備工程と、
前記センサチップ(20)を用意すると共に当該センサチップ(20)の一端(23)側を前記台座(60)のうちの前記第2接着層(65)に貼り付けることにより、前記台座(60)を介して前記センサチップ(20)を前記支持部(12)に固定する固定工程と、
前記リード部(10)と前記センサチップ(20)とを電気的に接続する電気的接続工程と、
前記センサチップ(20)のうちの前記一端(23)側及び前記センシング部(25)と前記リード部(10)の一部とが露出するように前記センサチップ(20)及び前記リード部(10)を前記モールド樹脂(30)で封止する封止工程と、
前記リードフレーム(11)から前記支持部(12)及び前記リード部(10)を分離し、前記センサチップ(20)から前記第2接着層(65)を剥離することにより前記台座(60)と前記支持部(12)とが一体となったものを前記センサチップ(20)から取り外す除去工程と、
を含んでいることを特徴とする半導体装置の製造方法。 - 前記準備工程では、前記台座(60)として、前記第1接着層(64)が前記支持部(12)に貼り付けられた熱硬化性樹脂層(61)で構成され、前記第2接着層(65)が前記熱硬化性樹脂層(61)の上に貼り付けられた弾性体層(62)とこの弾性体層(62)に貼り付けられていると共に前記熱硬化性樹脂層(61)よりも接着力が弱い仮止め接着層(63)とで構成されたものを用いることを特徴とする請求項1に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013000964A JP6102263B2 (ja) | 2013-01-08 | 2013-01-08 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013000964A JP6102263B2 (ja) | 2013-01-08 | 2013-01-08 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014135309A JP2014135309A (ja) | 2014-07-24 |
JP6102263B2 true JP6102263B2 (ja) | 2017-03-29 |
Family
ID=51413407
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013000964A Expired - Fee Related JP6102263B2 (ja) | 2013-01-08 | 2013-01-08 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6102263B2 (ja) |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010101688A (ja) * | 2008-10-22 | 2010-05-06 | Denso Corp | 熱感式流量センサおよびその製造方法 |
JP5208099B2 (ja) * | 2009-12-11 | 2013-06-12 | 日立オートモティブシステムズ株式会社 | 流量センサとその製造方法、及び流量センサモジュール |
-
2013
- 2013-01-08 JP JP2013000964A patent/JP6102263B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2014135309A (ja) | 2014-07-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4188337B2 (ja) | 積層型電子部品の製造方法 | |
JP4746646B2 (ja) | 積層型電子部品 | |
JP5333529B2 (ja) | モールドパッケージの製造方法 | |
TWI305036B (en) | Sensor-type package structure and fabrication method thereof | |
JP5161732B2 (ja) | 半導体装置の製造方法 | |
JP2011119500A (ja) | センサ装置およびその製造方法 | |
JP2013038106A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2011180146A (ja) | 半導体装置 | |
KR101973350B1 (ko) | 반도체 장치의 제조방법 및 반도체 장치 | |
JP2008028011A (ja) | モールドパッケージおよびその製造方法 | |
JP6102263B2 (ja) | 半導体装置の製造方法 | |
JP2001210755A (ja) | 半導体装置用基板および半導体装置の製造方法 | |
JP6065818B2 (ja) | モールドパッケージの製造方法 | |
JP6032171B2 (ja) | モールドパッケージの製造方法 | |
JP2019024084A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2010101688A (ja) | 熱感式流量センサおよびその製造方法 | |
JP6561940B2 (ja) | 半導体センサ及びその製造方法 | |
KR20070080324A (ko) | 접착력이 있는 폴리이미드층을 이용한 반도체 칩의 접착 및적층 방법 | |
JP6370379B2 (ja) | 半導体装置、該半導体装置の製造方法及び該半導体装置を用いたセンサ | |
JP6032052B2 (ja) | 電子装置の製造方法 | |
JP6090041B2 (ja) | 電子装置およびその製造方法 | |
JP5565175B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP2009170668A (ja) | 半導体装置およびその製造方法 | |
JP5768682B2 (ja) | 電子装置およびその製造方法 | |
JP2006332327A (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20151126 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160926 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20161004 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161027 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170131 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170213 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6102263 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |