JP2009206253A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2009206253A
JP2009206253A JP2008046061A JP2008046061A JP2009206253A JP 2009206253 A JP2009206253 A JP 2009206253A JP 2008046061 A JP2008046061 A JP 2008046061A JP 2008046061 A JP2008046061 A JP 2008046061A JP 2009206253 A JP2009206253 A JP 2009206253A
Authority
JP
Japan
Prior art keywords
film
semiconductor element
semiconductor device
semiconductor
adhesive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008046061A
Other languages
English (en)
Other versions
JP2009206253A5 (ja
JP5344336B2 (ja
Inventor
Hirobumi Nakamura
博文 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ZyCube Co Ltd
Original Assignee
ZyCube Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ZyCube Co Ltd filed Critical ZyCube Co Ltd
Priority to JP2008046061A priority Critical patent/JP5344336B2/ja
Priority to US12/394,911 priority patent/US8164191B2/en
Publication of JP2009206253A publication Critical patent/JP2009206253A/ja
Publication of JP2009206253A5 publication Critical patent/JP2009206253A5/ja
Application granted granted Critical
Publication of JP5344336B2 publication Critical patent/JP5344336B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14685—Process for coatings or optical elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】 チップ状半導体素子の表面側に接着剤膜で固着されたチップ状機能部材を持つ半導体装置において、前記接着剤膜またはそれに隣接する部材との界面を通って入り込む湿気に起因する性能または信頼性の低下を、簡単な構成で抑制する。
【解決手段】
受光素子領域（アクティブ領域）２１を持つ固体撮像素子１０の表面１０ａに、接着剤膜３０でガラスカバー（機能部材）４０を固着する。固体撮像素子１０の外側面全体、接着剤膜３０の外側面全体、接着剤膜３０と固体撮像素子１０の界面及び接着剤膜３０とガラスカバー４０の界面を少なくとも含む領域を、第１導電膜１９と第２金属膜２０の積層体で覆い、接着剤膜３０またはそれに隣接する部材との界面を通って入り込む湿気に起因する性能または信頼性の低下を抑制する。機能部材として、回路機能を持つ半導体素子も使用可能である。
【選択図】 図１

Description

本発明は、半導体装置に関し、さらに言えば、チップ状半導体素子と、その半導体素子に接着剤膜を用いて固着されたチップ状機能部材（例えば、他のチップ状半導体素子、透光性カバーなど）とを備えた半導体装置に関する。
固体撮像装置は近年、いっそうの小型化・高機能化が進んでいるが、それに伴って携帯電話機、携帯型コンピュータ等の携帯機器、さらには自動車等への搭載が進んでおり、利用分野がますます広がりつつある。
固体撮像装置は一般に、チップ状の固体撮像素子と、チップ状の透光性カバー（例えばガラスカバー等の保護部材）とをチップサイズパッケージ（Chip-Size Package, ＣＳＰ）中に封止して構成され、前記カバーを通過して入射した光が前記固体撮像素子の受光領域に照射されるようにしている。前記固体撮像素子の電極群は、当該パッケージに設けられた外部電極群に電気的に接続されており、入射光に応じて前記固体撮像素子で生成された電気信号は、前記外部電極群を通じて当該固体撮像装置の外部に導出される。
固体撮像装置には、固体撮像素子の撮像面とカバーの間に微小の隙間（キャビティ、エアギャップ）が存在するものと、存在しないものとがある。
キャビティを持つ固体撮像装置は、入射光の屈折率の問題がなくなるため好ましいが、カバーを含むパッケージ（あるいはキャビティ）を気密封止（ハーメチック・シール）する必要がある、キャビティ内の気体の膨脹・収縮により気密性が低下する恐れがある、等の難点がある。
上記キャビティを持たない（キャビティレスの）固体撮像装置は、上記のような気密封止は不要であるが、撮像面とカバーの間に配置される材料（中間材料）の選定に注意が必要である。例えば、中間材料の屈折率をできるだけ低くして空気の屈折率（＝１）に近づける必要がある。また、中間材料と固体撮像素子を構成するシリコンや二酸化シリコンと透明カバーとの熱膨張率の違いに起因する破損を抑制するため、中間材料の熱膨張率や、中間材料と透明カバーとの接着性について考慮しなければならない。中間材料の吸湿性が高いと、固体撮像素子が湿気によって悪影響を受けやすいため、吸湿性についても注意が必要である。
ところで、キャビティを持つ気密封止型の固体撮像装置では、チップ状固体撮像素子の裏面（カバーとは反対側の面）に外部電極群を有しているものがある。それらの外部電極群と、チップ状固体撮像素子の表面に形成された電極群との電気的接続は、前記固体撮像素子（シリコン基板）をその表面から裏面まで貫通する埋込配線を用いて行われることが多い。また、透光性カバー（保護部材）の前記固体撮像素子の表面への固着は、合成樹脂製の接着剤を使用して行われるのが通常である。
本発明に関連する従来技術としては、例えば、特許文献１（特開２００６−１２８６４８号公報）に開示された固体撮像装置がある。この固体撮像装置は、ダイシングエリアを介して多面付けでセンサー本体が配列されてなるウェハーレベルでのセンサー本体と、各センサー本体のアクティブ面の外側領域に配設された回廊形状の封止用枠体と、各センサー本体のアクティブ面と間隙を設けて対向するように前記封止用枠体を介して固着されたウェハーサイズの保護材とを備えており、各センサー本体は表裏導通ビアを介して、前記アクティブ面と反対側の複数の端子を有している（請求項１、図１〜図２、段落００１２〜００１６参照）。
特許文献１のウェハーレベルの固体撮像装置をダイシングエリアでセンサー本体毎に分割すると、チップ状の固体撮像装置となる。このチップ状固体撮像装置は、上述したように、チップ状固体撮像素子の表面の電極群とその裏面の外部電極群との電気的接続が、前記固体撮像素子をその表面から裏面まで貫通する表裏導通ビア（埋込配線）を用いて行われている。また、封止用枠体（カバー）の前記固体撮像素子の表面への固着は、合成樹脂からなる当該封止用枠体それ自身を使用して行われている。
本発明に関連する他の従来技術としては、特許文献２（特開２００７−１６５４９６号公報）に開示されたセンサーパッケージがある。このセンサーパッケージは、アクティブ面を有するセンサー本体と、該アクティブ面との間に空隙部を設けるようにアクティブ面の周囲のセンサー本体と面接触して重ね合わされた保護材と、前記センサー本体と前記保護材との重ね合わせ体の側面において前記センサー本体と前記保護材とに跨るように固着して前記空隙部を気密封止する接合部材と、前記保護材の前記空隙部に位置する部位に穿設された微細貫通孔と、該微細貫通孔内に配設された閉塞部材とを備えている（請求項１、図１〜図３、段落０００９〜００１６参照）。
特許文献２のセンサーパッケージでは、上述したように、チップ状固体撮像素子の表面の電極群とその裏面の外部電極群との電気的接続が、前記固体撮像素子をその表面から裏面まで貫通する表裏導通ビア（埋込配線）を用いて行われている。しかし、保護材（カバー）の前記固体撮像素子の表面への固着は、前記固体撮像素子と前記保護材との重ね合わせ体の側面において、前記センサー本体と前記保護材とに跨るように固着された接合部材を使用して行われているので、上述した構成とは異なっている。この接合部材は、前記重ね合わせ体の側面に形成された金属層（例えばＡｕ／Ｔｉ積層体）と、当該金属層の上に形成されたろう材層（例えばＳｎ−Ａｕ合金層）とからなる多層構造とされており、合成樹脂性製の接着剤は使用されていない。
特開２００６−１２８６４８号公報 特開２００７−１６５４９６号公報
ところで、上述した構成を持つ気密封止型の固体撮像装置では、使用中に、合成樹脂製の前記接着剤を通して大気中の湿気が前記キャビティ内に徐々に入り込み、入り込んだ湿気によりカバーや撮像面が曇る等の現象により、撮像性能が低下するという問題がある。
この問題を解消するためには、特許文献２のような金属製の接合部材を使用することが考えられる。しかし、そうすると、製造工程が増加し、煩雑となるだけでなくコストが上昇するという難点が生じる。さらに、このような金属製の接合部材は、前記固体撮像素子と前記保護材（カバー）との重ね合わせ体の側面上に形成されるため、ウェハーレベルで多数の固体撮像素子にカバーを固着した後、ダイシングにより固体撮像素子とカバーの積層体を互いに分離して複数の固体撮像素子を一括して製造する工程では形成することができず、それら固体撮像素子をダイシングにより互いに分離した後に形成する必要があるから、製造工程面で非常に不利であるという難点もある。
上記のような問題は、固体撮像装置だけでなく、チップ状半導体素子と、その半導体素子に接着剤膜を用いて固着されたチップ状機能部材（例えば、他のチップ状半導体素子、透光性カバーなど）とを備えた半導体装置全般においても生じ得るものである。前記キャビティ中に大気中の湿気が入り込むと、半導体装置の内部の絶縁性が低下するため、信頼性が低下するといった問題が生じ得るからである。
さらに、前記キャビティが存在しない半導体装置であっても、接着剤膜それ自体または接着剤膜とそれに隣接する部材との界面を通って当該半導体装置の内部に湿気が入り込むことがあり、その湿気に起因して信頼性が低下することがあるから、上記のような問題は前記キャビティが存在しない半導体装置にも生じる恐れがある。
本発明は、このような事情を考慮してなされたものであって、その目的とするところは、チップ状半導体素子と、その半導体素子に接着剤膜を用いて固着されたチップ状機能部材（例えば、他のチップ状半導体素子、透光性カバーなど）とを備えた半導体装置において、前記接着剤膜それ自体または前記接着剤膜とそれに隣接する部材との界面を通って入り込む湿気に起因する性能または信頼性の低下を、簡単な構成で抑制することができる半導体装置を提供することにある。
本発明の他の目的は、ウェハーレベルでのこの種半導体装置の従来の製造工程に対してほとんど工程の追加や変更なしに製造することができる半導体装置を提供することにある。
ここに明記しない本発明の他の目的は、以下の説明及び添付図面から明らかである。
（１） 本発明の第１の観点による半導体装置は、
所定の機能を実現するためのアクティブ領域を表面に有するチップ状半導体素子と、
接着剤膜によって前記半導体素子の表面側に固着された、所定の機能を有する機能部材と、
前記半導体素子の外側面全体、前記接着剤膜の外側面全体、前記接着剤膜と前記半導体素子との界面、及び前記接着剤膜と前記機能部材との界面を少なくとも含む領域を覆う金属膜と
を備えてなることを特徴とするものである。
本発明の第１の観点による半導体装置は、上述したように、チップ状半導体素子と、その半導体素子の表面側に接着剤膜を用いて固着された機能部材とを備えている。そして、前記半導体素子の外側面全体、前記接着剤膜の外側面全体、前記接着剤膜と前記半導体素子との界面、及び前記接着剤膜と前記機能部材との界面を少なくとも含む領域が、前記金属膜によって覆われている。このため、前記接着剤膜それ自体または前記接着剤膜とそれに隣接する部材との界面を通って、大気中の湿気が当該半導体装置の内部に入り込む恐れがなくなる。したがって、その湿気に起因する当該半導体装置の性能や信頼性の低下を抑制することができる。
前記金属膜は、上記のような作用をすることから、「湿気侵入防止用の金属膜」と呼ぶことができる。
また、前記半導体素子の外側面全体、前記接着剤膜の外側面全体、前記接着剤膜と前記半導体素子との界面、及び前記接着剤膜と前記機能部材との界面を少なくとも含む領域を覆うように、前記金属膜を設けるだけで足りるので、簡単な構成である。
また、製造工程では、前記半導体素子を複数個含む半導体ウェハーと、複数の前記機能部材が得られる機能部材ウェハーとを接着して一体化した後、所定のスクライブラインと重なり合うように、前記半導体ウェハーにその裏面から前記機能部材ウェハーの内部に達する溝を複数個形成してから、前記半導体素子の裏面に配線や電極を形成するために使用される金属膜（以下、配線・電極用金属膜ともいう）を形成する際に、当該配線・電極用金属膜を前記溝の内部にまで延在させて形成するだけで、湿気侵入防止用の前記金属膜を得ることができる。このため、前記配線・電極用金属膜を形成するためのマスクパターン（形状）を変えるだけで、当該半導体装置を製造することができる。したがって、湿気侵入防止用の前記金属膜を形成する工程を新たに追加したり、この種半導体装置の製造のために使用する材料やプロセスを変更したりする必要がない。
よって、チップ状半導体素子と、その半導体素子に接着剤膜を用いて固着されたチップ状機能部材とを備えた半導体装置において、前記接着剤膜それ自体または前記接着剤膜とそれに隣接する部材との界面を通って入り込む湿気に起因する性能や信頼性の低下を、簡単な構成で抑制することができる。また、ウェハーレベルでのこの種半導体装置の従来の製造工程に対してほとんど工程の追加や変更なしに製造することができる。
（２） 本発明の第１の観点による半導体装置の好ましい例では、前記半導体素子の裏面側に形成された配線または電極をさらに有していると共に、前記配線または電極が、前記半導体素子をその表面から裏面まで貫通する複数の貫通孔に形成された埋込配線を介して、前記半導体素子の前記アクティブ領域に電気的に接続されており、前記金属膜（湿気防止用の金属膜）が、前記配線または電極の形成に使用される金属膜（配線・電極用金属膜）を利用して形成される。
（３） 本発明の第１の観点による半導体装置の他の好ましい例では、前記半導体素子の裏面側に形成された配線または電極をさらに有していると共に、前記機能部材が所定の回路機能を実現するアクティブ領域を有しており、前記配線または電極が、前記半導体素子と前記接着剤膜とを貫通する複数の貫通孔に形成された埋込配線を介して、前記機能部材の前記アクティブ領域に電気的に接続されていて、前記金属膜（湿気防止用の金属膜）が、前記配線または電極の形成に使用される金属膜（配線・電極用金属膜）を利用して形成される。
（４） 本発明の第１の観点による半導体装置のさらに他の好ましい例では、前記金属膜（湿気防止用の金属膜）が、銅（Ｃｕ）膜、チタン（Ｔｉ）膜、クロム（Ｃｒ）膜、タンタル（Ｔａ）膜、及びタングステン（Ｗ）膜からなる群から選ばれる一種とされる。これらの膜は、スパッタ法あるいはＣＶＤ（Chemical Vapor Deposition）法で形成されることができる。
（５） 本発明の第１の観点による半導体装置のさらに他の好ましい例では、前記金属膜（湿気防止用の金属膜）が、チタン（Ｔｉ）膜と銅（Ｃｕ）膜からなる二層膜（Ｔｉ−Ｃｕ二層膜）、クロム（Ｃｒ）膜と銅（Ｃｕ）膜からなる二層膜（Ｃｒ−Ｃｕ二層膜）、タンタル（Ｔａ）膜と銅（Ｃｕ）膜からなる二層膜（Ｔａ−Ｃｕ二層膜）、及びタングステン（Ｗ）と銅（Ｃｕ）膜からなる二層膜（Ｗ−Ｃｕ二層膜）からなる群から選ばれる一種とされる。これらの膜は、スパッタ法あるいはＣＶＤ法で形成されることができる。
（６） 本発明の第１の観点による半導体装置のさらに他の好ましい例では、前記金属膜（湿気防止用の金属膜）が、チタン（Ｔｉ）膜と窒化チタン（ＴｉＮ）膜と銅（Ｃｕ）膜からなる三層膜（Ｔｉ−ＴｉＮ−Ｃｕ三層膜）、タンタル（Ｔａ）膜と窒化タンタル（ＴａＮ）膜と銅（Ｃｕ）膜からなる三層膜（Ｔａ−ＴａＮ−Ｃｕ三層膜）、及びタングステン（Ｗ）膜と窒化タングステン（ＷＮ）膜と銅（Ｃｕ）膜からなる三層膜（Ｗ−ＷＮ−Ｃｕ三層膜）からなる群から選ばれる一種とされる。これらの膜は、スパッタ法あるいはＣＶＤ法で形成されることができる。
（７） 本発明の第１の観点による半導体装置のさらに他の好ましい例では、前記金属膜（湿気防止用の金属膜）の、前記半導体素子の外側面と前記接着剤膜の外側面に沿って延在する部分の端部が、前記機能部材の内部まで到達するように形成される。
（８） 本発明の第１の観点による半導体装置のさらに他の好ましい例では、前記金属膜（湿気防止用の金属膜）の、前記半導体素子の外側面と前記接着剤膜の外側面に沿って延在する部分の端部が、前記機能部材の前記半導体素子側の表面まで到達するが、前記機能部材の内部には入り込まないように形成される。
（９） 本発明の第１の観点による半導体装置のさらに他の好ましい例では、前記金属膜（湿気防止用の金属膜）が、前記半導体素子の外側面において当該半導体素子の半導体基板に接触せしめられる。
（１０） 本発明の第１の観点による半導体装置のさらに他の好ましい例では、前記半導体素子の外側面全体が絶縁膜で覆われており、前記金属膜（湿気防止用の金属膜）が、前記絶縁膜の上に配置されていて、前記半導体素子の外側面において当該半導体素子の半導体基板から離隔せしめられる。
（１１） 本発明の第１の観点による半導体装置のさらに他の好ましい例では、前記半導体素子と前記機能膜の間に、前記接着剤膜によって囲まれたキャビティが形成される。
（１２） 本発明の第１の観点による半導体装置のさらに他の好ましい例では、前記半導体素子と前記機能膜の間の隙間全体が、前記接着剤膜によって充填される。
（１３） 本発明の第１の観点による半導体装置のさらに他の好ましい例では、前記半導体素子が固体撮像素子とされ、前記機能膜が透明カバーとされる。
（１４） 本発明の第１の観点による半導体装置のさらに他の好ましい例では、前記半導体素子が加速度センサ素子とされ、前記機能膜が論理ＩＣとされる。
（１５） 本発明の第２の観点による半導体装置は、
撮像機能を実現するためのアクティブ領域を表面に有するチップ状半導体素子と、
接着剤膜によって前記半導体素子の表面側に固着された、透光性カバーの機能を持つチップ状機能部材と、
前記半導体素子の裏面側に形成された配線または電極と、
前記半導体素子をその表面から裏面まで貫通する貫通孔に形成された、前記配線または電極と前記半導体素子のアクティブ領域とを電気的に相互接続する埋込配線と、
前記半導体素子の外側面全体、前記接着剤膜の外側面全体、前記接着剤膜と前記半導体素子との界面、及び前記接着剤膜と前記機能部材との界面を少なくとも含む領域を覆う金属膜とを備え、
前記金属膜が、前記配線または電極の形成に使用される金属膜を利用して形成されていることを特徴とするものである。
本発明の第２の観点による半導体装置は、上述したように、前記半導体素子と、接着剤膜によって前記半導体素子の表面側に固着された前記機能部材と、前記半導体素子の裏面側にある前記配線または電極と、前記配線または電極と前記半導体素子のアクティブ領域とを電気的に相互接続するための、前記半導体素子をその表面から裏面まで貫通する前記貫通孔に形成された前記埋込配線とを備えている。そして、前記半導体素子の外側面全体、前記接着剤膜の外側面全体、前記接着剤膜と前記半導体素子との界面、及び前記接着剤膜と前記機能部材との界面を少なくとも含む領域が、前記金属膜（湿気侵入防止用の金属膜）で覆われている。
このため、前記接着剤膜それ自体または前記接着剤膜とそれに隣接する部材との界面を通って、大気中の湿気が当該半導体装置の内部に入り込む恐れがなくなる。したがって、その湿気に起因する当該半導体装置の性能や信頼性の低下を抑制することができる。
また、前記半導体素子の外側面全体、前記接着剤膜の外側面全体、前記接着剤膜と前記半導体素子との界面、及び前記接着剤膜と前記機能部材との界面を少なくとも含む領域を覆うように、前記金属膜（湿気侵入防止用の金属膜）を設けるだけで足りるので、簡単な構成である。
製造工程では、前記半導体素子を複数個含む半導体ウェハーと、複数の前記機能部材が得られる機能部材ウェハーとを接着して一体化した後、所定のスクライブラインと重なり合うように、前記半導体ウェハーにその裏面から前記機能部材ウェハーの内部に達する溝を複数個形成してから、前記半導体素子の裏面にある前記配線または電極を形成するために使用される金属膜（配線・電極用金属膜）を形成する際に、当該配線・電極用金属膜を前記溝の内部にまで延在させて形成するだけで、湿気侵入防止用の前記金属膜を得ることができる。このため、前記配線・電極用金属膜を形成するためのマスクパターン（形状）を変えるだけで、当該半導体装置を製造することができる。したがって、湿気侵入防止用の前記金属膜を形成する工程を新たに追加したり、この種半導体装置の製造のために使用する材料やプロセスを変更したりする必要がない。
よって、チップ状半導体素子と、その半導体素子に接着剤膜を用いて固着されたチップ状機能部材とを備えた半導体装置において、前記接着剤膜それ自体または前記接着剤膜とそれに隣接する部材との界面を通って入り込む湿気に起因する性能や信頼性の低下を、簡単な構成で抑制することができる。また、ウェハーレベルでのこの種半導体装置の従来の製造工程に対してほとんど工程の追加や変更なしに製造することができる。
（１６） 本発明の第３の観点による半導体装置は、
所定の機能を実現するためのアクティブ領域を表面に有するチップ状半導体素子と、
接着剤膜によって前記半導体素子の表面側に固着された、所定の回路機能を実現するためのアクティブ領域を有するチップ状機能部材と、
前記半導体素子の裏面側に形成された配線または電極と、
前記半導体素子及び前記接着剤膜を貫通する貫通孔に形成された、前記配線または電極と前記機能部材のアクティブ領域とを電気的に相互接続する埋込配線と、
前記半導体素子の外側面全体、前記接着剤膜の外側面全体、前記接着剤膜と前記半導体素子との界面、及び前記接着剤膜と前記機能部材との界面を少なくとも含む領域を覆う金属膜とを備え、
前記金属膜が、前記配線または電極の形成に使用される金属膜を利用して形成されていることを特徴とするものである。
本発明の第３の観点による半導体装置は、上述したように、前記半導体素子と、接着剤膜によって前記半導体素子の表面側に固着された前記機能部材と、前記半導体素子の裏面側にある前記配線または電極と、前記配線または電極と前記機能部材のアクティブ領域とを電気的に相互接続するための、前記半導体素子及び前記接着剤膜を貫通する前記貫通孔に形成された前記埋込配線とを備えている。そして、前記半導体素子の外側面全体、前記接着剤膜の外側面全体、前記接着剤膜と前記半導体素子との界面、及び前記接着剤膜と前記機能部材との界面を少なくとも含む領域が、前記金属膜（湿気侵入防止用の金属膜）で覆われている。
このため、前記接着剤膜それ自体または前記接着剤膜とそれに隣接する部材との界面を通って、大気中の湿気が当該半導体装置の内部に入り込む恐れがなくなる。したがって、その湿気に起因する当該半導体装置の性能や信頼性の低下を抑制することができる。
また、前記半導体素子の外側面全体、前記接着剤膜の外側面全体、前記接着剤膜と前記半導体素子との界面、及び前記接着剤膜と前記機能部材との界面を少なくとも含む領域を覆うように、前記金属膜（湿気侵入防止用の金属膜）を設けるだけで足りるので、簡単な構成である。
また、製造工程では、前記半導体素子を複数個含む半導体ウェハーと、複数の前記機能部材が得られる機能部材ウェハーとを接着して一体化した後、所定のスクライブラインと重なり合うように、前記半導体ウェハーにその裏面から前記機能部材ウェハーの内部に達する溝を複数個形成してから、前記半導体素子の裏面にある前記配線または電極を形成するために使用される金属膜（配線・電極用金属膜）を形成する際に、当該配線・電極用金属膜を前記溝の内部にまで延在させて形成するだけで、湿気侵入防止用の前記金属膜を得ることができる。このため、前記配線・電極用金属膜を形成するためのマスクパターン（形状）を変えるだけで、当該半導体装置を製造することができる。したがって、湿気侵入防止用の前記金属膜を形成する工程を新たに追加したり、この種半導体装置の製造のために使用する材料やプロセスを変更したりする必要がない。
よって、チップ状半導体素子と、その半導体素子に接着剤膜を用いて固着されたチップ状機能部材とを備えた半導体装置において、前記接着剤膜それ自体または前記接着剤膜とそれに隣接する部材との界面を通って入り込む湿気に起因する性能や信頼性の低下を、簡単な構成で抑制することができる。また、ウェハーレベルでのこの種半導体装置の従来の製造工程に対してほとんど工程の追加や変更なしに製造することができる。
（１７） 本発明の第２及び第３の観点による半導体装置の好ましい例では、前記金属膜（湿気防止用の金属膜）が、銅（Ｃｕ）膜、チタン（Ｔｉ）膜、クロム（Ｃｒ）膜、タンタル（Ｔａ）膜、及びタングステン（Ｗ）膜からなる群から選ばれる一種とされる。これらの膜は、スパッタ法あるいはＣＶＤ法で形成されることができる。
（１８） 本発明の第２及び第３の観点による半導体装置の他の好ましい例では、前記金属膜（湿気防止用の金属膜）が、チタン（Ｔｉ）膜と銅（Ｃｕ）膜からなる二層膜（Ｔｉ−Ｃｕ二層膜）、クロム（Ｃｒ）膜と銅（Ｃｕ）膜からなる二層膜（Ｃｒ−Ｃｕ二層膜）、タンタル（Ｔａ）膜と銅（Ｃｕ）膜からなる二層膜（Ｔａ−Ｃｕ二層膜）、及びタングステン（Ｗ）と銅（Ｃｕ）膜からなる二層膜（Ｗ−Ｃｕ二層膜）からなる群から選ばれる一種とされる。これらの膜は、スパッタ法あるいはＣＶＤ法で形成されることができる。
（１９） 本発明の第２及び第３の観点による半導体装置のさらに他の好ましい例では、前記金属膜（湿気防止用の金属膜）が、チタン（Ｔｉ）膜と窒化チタン（ＴｉＮ）膜と銅（Ｃｕ）膜からなる三層膜（Ｔｉ−ＴｉＮ−Ｃｕ三層膜）、タンタル（Ｔａ）膜と窒化タンタル（ＴａＮ）膜と銅（Ｃｕ）膜からなる三層膜（Ｔａ−ＴａＮ−Ｃｕ三層膜）、及びタングステン（Ｗ）膜と窒化タングステン（ＷＮ）膜と銅（Ｃｕ）膜からなる三層膜（Ｗ−ＷＮ−Ｃｕ三層膜）からなる群から選ばれる一種とされる。これらの膜は、スパッタ法あるいはＣＶＤ法で形成されることができる。
（２０） 本発明の第２及び第３の観点による半導体装置のさらに他の好ましい例では、前記金属膜（湿気防止用の金属膜）の、前記半導体素子の外側面と前記接着剤膜の外側面に沿って延在する部分の端部が、前記機能部材の内部まで到達するように形成される。
（２１） 本発明の第２及び第３の観点による半導体装置のさらに他の好ましい例では、前記金属膜（湿気防止用の金属膜）の、前記半導体素子の外側面と前記接着剤膜の外側面に沿って延在する部分の端部が、前記機能部材の前記半導体素子側の表面まで到達するが、前記機能部材の内部には入り込まないように形成される。
（２２） 本発明の第２及び第３の観点による半導体装置のさらに他の好ましい例では、前記金属膜（湿気防止用の金属膜）が、前記半導体素子の外側面において当該半導体素子の半導体基板に接触せしめられる。
（２３） 本発明の第２及び第３の観点による半導体装置のさらに他の好ましい例では、前記半導体素子の外側面全体が絶縁膜で覆われており、前記金属膜（湿気防止用の金属膜）が、前記絶縁膜の上に配置されていて、前記半導体素子の外側面において当該半導体素子の半導体基板から離隔せしめられる。
（２４） 本発明の第２及び第３の観点による半導体装置のさらに他の好ましい例では、前記半導体素子と前記機能膜の間に、前記接着剤膜によって囲まれたキャビティが形成される。
（２５） 本発明の第２及び第３の観点による半導体装置のさらに他の好ましい例では、前記半導体素子と前記機能膜の間の隙間全体が、前記接着剤膜によって充填される。
（２６） 本発明の第３の観点による半導体装置のさらに他の好ましい例では、前記半導体素子が加速度センサ素子とされ、前記機能膜が論理ＩＣとされる。
本発明の半導体装置では、（ａ）チップ状半導体素子と、その半導体素子に接着剤膜を用いて固着されたチップ状機能部材（例えば、他のチップ状半導体素子、透光性カバーなど）とを備えた半導体装置において、前記接着剤膜または前記接着剤膜とそれに隣接する部材との界面を通って入り込む湿気に起因する性能の低下を、簡単な構成で抑制することができる、（ｂ）ウェハーレベルでのこの種半導体装置の従来の製造工程に対してほとんど工程の追加や変更なしに製造することができる、という効果が得られる。
以下、本発明の好適な実施の形態について、添付図面を参照して詳細に説明する。
（第１実施形態）
図１は、本発明の第１実施形態に係る半導体装置の概略構成を示す断面図、図２はその端部の部分拡大断面図である。また、図１８及び図１９は、それぞれ当該半導体装置の平面図及び裏面図である。本実施形態は、当該半導体装置を固体撮像装置１として構成したものである。
（第１実施形態の固体撮像装置の構成）
本発明の第１実施形態の固体撮像装置１は、図１に示すように、撮像機能を持つチップ状半導体素子、すなわち固体撮像素子１０の上に、機能部材としての透明なチップ状ガラスカバー４０を積み重ねて固着した構成を有している。固体撮像素子１０は略矩形板状であり、ガラスカバー４０は固体撮像素子１０とほぼ同じ大きさの矩形板状である。
ガラスカバー４０は、固体撮像素子１０の表面１０ａを覆う透明なカバーとしての機能と、外部光を透過させて固体撮像素子１０に入射させる機能とを持つ機能部材である。
固体撮像素子１０の表面１０ａの略中央部には、矩形の受光素子領域（アクティブ領域）２１が形成されており、その外側にそれを囲むように矩形枠状の接着剤膜３０が形成されている（図１８及び図１９を参照）。この接着剤膜３０によって、ガラスカバー４０は固体撮像素子１０の表面１０ａに接着されている。受光素子領域２１とガラスカバー４０との間には、気密封止されたキャビティ（エアギャップ）Ｃが形成されている。
キャビティＣの中には、空気が封入されていてもよいし、窒素ガスや不活性ガス（例えばアルゴンガス）が充填されていてもよい。
固体撮像素子１０は、単結晶シリコン（Ｓｉ）基板１１を備えており、そのシリコン基板１１の表面が固体撮像素子１０の表面１０ａとなっている。受光素子領域２１は、シリコン基板１１の表面に形成されている。受光素子領域２１の内部には、複数の受光素子（図示せず）がアレイ状に形成されている。それら受光素子上には、一対一対応で、（赤）、Ｇ（緑）、Ｂ（青）三原色用の（これら三原色に黒色を加えた四色用でもよい）マイクロカラーフィルタ１７がアレイ状に重ねて形成されている。マイクロカラーフィルタ１７の上には、同じく複数のマイクロレンズ１８ａが一対一対応でアレイ状に重ねて形成されている。アレイ状に形成されたこれらのマイクロレンズ１８ａは、マイクロレンズアレイ１８を構成している。マイクロレンズアレイ１８と受光素子領域２１の外周部は、キャビティＣ中に露出している。
Ｒ、Ｇ、Ｂ三原色用の三つの隣接する受光素子と、それらと重なり合ったマイクロカラーフィルタ１７の赤色領域、緑色領域および青色領域と、それら三つの領域と重なり合った三つのマイクロレンズ１８ａとが、一つの画素に対応する。
図１では、マイクロレンズ１８ａが受光素子領域２１の表面に露出して描かれているが、本発明はこれに限定されない。マイクロレンズ１８ａは、他の透光性膜（例えば層間絶縁膜）で覆われていてもよい。また、受光素子領域２１以外の固体撮像素子１０の表面１０ａは、露出していて、その表面１０ａ上に接着剤膜３０が直接接着されているが、本発明はこれに限定されない。受光素子領域２１以外の固体撮像素子１０の表面１０ａは、他の透光性膜（例えば層間絶縁膜、ＳＯＧ膜）で覆われていてもよく、その場合、接着剤膜３０はその透光性膜上に接着される。
外部の被写体からガラスカバー４０を透過して固体撮像装置１の内部に入射した光（入射光）は、マイクロレンズアレイ１８とマイクロカラーフィルタ１７とを介して受光素子領域２１内の各受光素子に照射され、受光素子毎に受光強度に応じた電気信号に変換される。それら電気信号には、図示しない外部の信号処理回路によって所定の信号処理が施され、前記被写体の画像が再生される。こうして被写体の撮像が行われる。
固体撮像素子１０の表面１０ａには、受光素子領域２１の外周領域（接着剤膜３０と重なる領域）において、受光素子領域２１を取り囲むように複数の表面電極１５が形成されている。表面電極１５は、適当な導電膜（例えばアルミニウム膜）をパターン化して形成される。これらの表面電極１５は、矩形枠状の前記外周領域のほぼ全体にわたって、所定間隔で配置されており、受光素子により生成された電気信号を固体撮像装置１の外部に導出するために使用される。各表面電極１５は、固体撮像装置１０の表面１０ａに形成された引出用配線（図示せず）を介して、対応する受光素子に電気的に接続されている。すべての表面電極１５は、接着剤膜３０中に埋め込まれている。接着剤膜３０の上下両面は平坦である。
接着剤膜３０の厚さは、固体撮像素子１０の表面１０ａを基準とするマイクロレンズアレイ１８の高さよりも大きいので、マイクロレンズアレイ１８とガラスカバー４０の内面とは離れている。
透明なガラスカバー４０は、接着剤膜３０の平坦な表面に装着されている。換言すれば、ガラスカバー４０は、接着剤膜３０によって固体撮像素子１０の表面１０ａに接着されて、チップ状の固体撮像素子１０と一体化されている。ガラスカバー４０は、ここでは透明なボロシリケートガラス（Ｂ２Ｏ３／ＳｉＯ２）板の切断片（チップ）から構成されている。しかし、これ以外のガラスや他の透光性材料を使用してもよいことは言うまでもない。
接着剤膜３０としては、透明であって、ガラスカバー４０を固体撮像素子１０に接着することができる接着剤であれば、任意のものを使用することができるが、例えばエポキシ樹脂接着剤が使用される。好ましくは、さらに大気中の水分を透過しにくいもの（撥水機能を持つものが好ましい）を使用するのが好ましい。また、光を通しにくいもの（光透過率が低いもの）が好ましい。
各表面電極１５の直下には、固体撮像素子１０（シリコン基板１１）をその上面１０ａから下面１０ｂまで貫通する貫通孔１４が形成されている。これらの貫通孔１４は、各表面電極１５と、固体撮像素子１０（シリコン基板１１）の裏面１０ｂにある配線または電極との電気的接続を行うためのものである。貫通孔１４の各々の内壁は、二酸化シリコン（ＳｉＯ２）膜１６ｂで覆われている。貫通孔１４の内部では、各表面電極１５の裏面にＳｉＯ２膜１６ｂは形成されておらず、その裏面が露出している。このため、固体撮像素子１０の裏面１０ｂに形成されている第１導電膜１９が、各表面電極１５に接触していて、両者は電気的に相互接続されている。固体撮像素子１０の裏面１０ｂは、貫通孔１４の開口部を除いてＳｉＯ２膜１６ａで覆われている。なお、ＳｉＯ２膜以外の絶縁膜（例えば窒化シリコン（ＳｉＮｘ）膜）を使用してもよいことは言うまでもない。
固体撮像素子１０（シリコン基板１１）の裏面１０ｂにあるＳｉＯ２膜１６ａの下面には、所定形状にパターン化された第１導電膜（ここではＴｉ膜とＣｕ膜を積層してなるＴｉ−Ｃｕ二層膜とされている）１９が形成され、その下面には第１導電膜１９と同じ形状にパターン化された第２導電膜（ここでは単層のＣｕ膜とされている）２０が重ねて形成されている。第１導電膜１９と第２導電膜２０は、いずれも遮光性であり、したがって、第１導電膜１９と第２導電膜２０が存在する箇所では光は透過しない。所定パターンを持つ第１導電膜１９と第２導電膜２０の積層体の各々は、裏面１０ｂ上に配置された配線を形成する。
本第１実施形態では、第１導電膜１９と第２導電膜２０の積層体（すなわちＴｉ−Ｃｕ二層膜とＣｕ膜からなる三層膜）が、湿気侵入防止用の金属膜に対応する。
第２導電膜２０（Ｃｕ膜）は、第１導電膜１９（Ｔｉ−Ｃｕ二層膜）だけでは前記配線の厚さが不十分であるために、第１導電膜１９に重ねて形成されたものである。したがって、第１導電膜１９だけで前記配線の厚さが十分である場合には、第２導電膜２０は省略することができる。その場合は、第１導電膜１９が湿気侵入防止用の金属膜に対応する。
第１導電膜１９と第２導電膜２０の積層体（配線）の各々の下面には、外部電極としてのソルダーバンプ２３が形成されている。各貫通孔１４の近傍にある第１導電膜１９と第２導電膜の積層体は、その貫通孔１４の内部に入り込んでその上端部の近傍まで延在しており、第１導電膜１９の当該貫通孔１４の内部にある部分は、対応する表面電極１５の裏面に接触している。こうして、各ソルダーバンプ２３は、対応する表面電極１５に対して電気的に接続されている。
さらに、第１導電膜１９と第２導電膜の積層体は、固体撮像素子１０の裏面１０ｂの全周において、裏面１０ｂの外周縁から上方に向かって延在せしめられており、固体撮像素子１０の外側面と接着剤膜３０の外側面とを越えて、ガラスカバー４０の下端部の外側面まで達している。このため、この積層体は、固体撮像素子１０の外側面（これは裏面１０ｂにほぼ直交する）全体と、接着剤膜３０の外側面（これも裏面１０ｂにほぼ直交する）全体と、接着剤膜３０と固体撮像素子１０の界面と、接着剤膜３０とガラスカバー４０の界面と、ガラスカバー４０の下端部の外側面全体を含む領域を覆っている。これは、接着剤膜３０または接着剤膜３０とそれに隣接する部材（すなわち固体撮像素子１０とガラスカバー４０）との界面を通って大気中の湿気がキャビティＣ中に入り込むのを防止し、その湿気に起因する固体撮像装置１の性能や信頼性の低下を抑制するためである。
このように、本第１実施形態では、湿気侵入防止用の金属膜は、第１導電膜１９としてのＴｉ−Ｃｕ二層膜の上に、第２導電膜２０としてのＣｕ膜を積層してなる三層構造を持っている。
第１導電膜１９としては、Ｔｉ膜とＣｕ膜を積層してなる二層膜（Ｔｉ−Ｃｕ二層膜）に代えて、ＣｒおよびＣｕの二層膜（Ｃｒ−Ｃｕ二層膜）としてもよいし、ＴａおよびＣｕの二層膜（Ｔａ−Ｃｕ二層膜）としてもよいし、ＷおよびＣｕの二層膜（Ｗ−Ｃｕ二層膜）としてもよい。ここに示したもの以外の金属の組み合わせからなる二層膜としてもよい。
また、第１導電膜１９として、単体の金属膜を使用してもよい。例えば、銅（Ｃｕ）膜、チタン（Ｔｉ）膜、クロム（Ｃｒ）膜、タンタル（Ｔａ）膜あるいはタングステン（Ｗ）膜（単層膜）を第１導電膜１９として使用してもよい。ここに示したもの以外の金属からなる単層膜としてもよい。
さらに、第１導電膜１９として、金属膜と金属化合物膜と金属膜からなる三層膜を使用してもよい。例えば、チタン（Ｔｉ）膜と窒化チタン（ＴｉＮ）膜と銅（Ｃｕ）膜を重ねてなる三層膜（Ｔｉ−ＴｉＮ−Ｃｕ三層膜）としてもよいし、タンタル（Ｔａ）膜と窒化タンタル（ＴａＮ）と銅（Ｃｕ）膜を重ねてなる三層膜（Ｔａ−ＴａＮ−Ｃｕ三層膜）としてもよいし、タングステン（Ｗ）膜と窒化タングステン（ＷＮ）膜と銅（Ｃｕ）膜を重ねてなる三層膜（Ｗ−ＷＮ−Ｃｕ三層膜）としてもよい。ここに示したもの以外の金属の組み合わせからなる三層膜としてもよい。四層膜あるいはそれ以上の多層膜としてもよい。
第１導電膜１９の固体撮像素子１０の外側面を覆っている部分は、シリコン基板１１の外側面に接触しているので、その部分を含む配線の電位はシリコン基板１１の電位（すなわちグランド層の電位）と同一になる。このため、固体撮像装置１の周囲の電磁波に対する電磁シールド効果が得られる。
固体撮像素子１０の裏面１０ｂは、ソルダーバンプ２３が形成されている部分を除いて、全体がソルダーレジスト膜２２で覆われている。このため、固体撮像素子１０の裏面１０ｂではソルダーバンプ２３のみが突出しており、第１導電膜１９や第２導電膜２０やＳｉＯ２膜１６ａはソルダーレジスト膜２２で覆われていて、露出していない。固体撮像素子１０の外側面にある第１導電膜１９と第２導電膜２０の積層体も、ガラスカバー４０の外側面上にある端部を除いて、ソルダーレジスト膜２２で覆われていて露出していない。
第１導電膜１９と第２導電膜２０の積層体の各貫通孔１４の内部にある部分は、シリコン基板１１（固体撮像素子１０）の表面側にある表面電極１５と、その裏面側にあるソルダーバンプ２３とを、シリコン基板１１（固体撮像素子１０）を貫通して電気的に相互接続する「埋込配線」を構成している。
固体撮像素子１０とガラスカバー４０とを接着剤膜３０で固着してなる積層構造の外側面全体は、ＣＳＰの一部を構成する絶縁性合成樹脂（遮光性を持つ）（図示せず）によって覆われる。しかし、絶縁性合成樹脂で覆われなくてもよい。
以上のような構成を持つ第１実施形態の固体撮像装置１では、外部の光は、ガラスカバー４０を介してキャビティＣの内部に入り、さらにマイクロレンズアレイ１８とマイクロカラーフィルタ１７を通過して、受光素子領域２１に入射する。この入射光は、受光素子領域２１内の各受光素子において光電変換され、入射光の強度に応じた電気信号が生成される。これらの電気信号は、各受光素子に隣接して設けられた増幅素子（図示せず）によって増幅された後、図示しない引出用配線を介して表面電極１５まで送られる。これらの電気信号は、さらに、各表面電極１５に電気的に接続された、第１導電膜１９と第２導電膜２０からなる配線及びソルダーバンプ２３を介して、固体撮像装置１の裏面側まで導出される。
固体撮像装置１の動作に必要な電力は、外部の機器・システムから所定のソルダーバンプ２３を介して供給され、さらに、裏面１０ｂにある所定の配線と貫通孔１４内の埋込配線と表面電極１５とを介して受光素子領域２１に送られる。
（第１実施形態の固体撮像装置の製造方法）
次に、図３〜図１６を参照しながら、上記構成を持つ第１実施形態の固体撮像装置１の製造方法について説明する。
以下に説明する製造方法の各工程は、いずれもウェハーレベルで実行されるウェハープロセスである。すなわち、図１に示す構成の固体撮像装置１を個別に製造するのではなく、図１７に示すように、シリコンウェハー１１Ａ上に複数の撮像装置部２（上述した構成の固体撮像装置１が形成される領域）をアレイ状に一括して形成した後、碁盤状に設定された複数のスクライブライン５３に沿ってシリコンウェハー１１Ａのダイシングを行い、各撮像装置部２を相互に分離することによって、図１に示す構成の固体撮像装置１を複数個、同時に製造する。
まず最初に、図１に示す構成を持つ固体撮像素子１０が複数個、アレイ状に形成されたシリコンウェハー１１Ａを準備する。ウェハー１１Ａの製造方法は任意であり、標準的なプロセスを使用して製造したものを使用することができる。これらの固体撮像素子１０は、ウェハー１１Ａ上に画定された複数の撮像装置部２の内部にそれぞれ配置されている。各固体撮像素子１０は、ウェハー１１Ａの対応する撮像装置部２の表面領域内に形成された受光素子領域２１と、受光素子領域２１上に形成されたマイクロカラーフィルタ１７と、マイクロカラーフィルタ１７上に形成されたマイクロレンズアレイ１８とを有している。
各撮像装置部２では、ウェハー１１Ａの表面において、受光素子領域２１の外周にそれを囲むように所定数の表面電極１５が形成されている。各表面電極は、図示しない引き出し用配線（図示せず）を介して、受光素子領域２１内の所定の電極に電気的に接続されている。
撮像装置部２は、いずれも、所定の試験を行って良品であることが確認されたものである。図を簡単化するため、図３では一つの撮像装置部２のみを示しているが、実際は、図１７に示すように、複数の撮像装置部２がアレイ状にウェーハ１１Ａ上に配置されている。
次に、複数の固体撮像素子１０と複数の表面電極１５を備えたウェーハ１１Ａの表面に、図４に示すように、格子状パターンを持つ接着剤膜３０Ａを形成する。接着剤膜３０Ａは、キャビティＣとなる箇所を除いて、ウェーハ１１Ａのほぼ全表面を覆っている。次に、ウェハー状のボロシリケートガラス板（機能部材ウェハー）４０Ａ（これはシリコンウェハー１１Ａと同じ形状と同じ大きさを持つ）を接着剤膜３０Ａ上に載せ、ウェーハ１１Ａ上にガラス板４０Ａを重ね合わせる。その後、所定波長の紫外光を所定強度（例えば２０００ｍＪ／ｃｍ２）で照射して接着剤膜３０Ａを硬化させると、ガラス板４０Ａは硬化した接着剤膜３０Ａによってウェーハ１１Ａの表面に接合される。この時、接着剤膜３０Ａの厚さは所望の値になり、その結果、各撮像装置部２において、ガラス板４０Ａと各固体撮像素子１０（受光素子領域２１）の間に所望のキャビティＣが形成される。この時の状態は図４に示すとおりである。
接着剤膜３０Ａの形成は、例えば次のようにして行う。まず、大気中で室温にて、ウェーハ１１Ａの表面全体に流動状の接着剤をスピンコーティング法（スプレー法でもよい）により塗布し、接着剤の塗膜を得る。次に、公知のフォトリソグラフィ法により、得られた接着剤塗膜を適当なマスクを用いて格子状にパターン化する。この時、各撮像装置部２において、対応する固体撮像素子１０（受光素子領域２１）が接着剤塗膜の矩形の開口から露出するようにする。格子状にパターン化された接着剤塗膜の厚さは、マイクロレンズアレイ１８とマイクロカラーフィルタ１７を埋め込むと共に、硬化後の厚さが所望の接着剤膜３０Ａの厚さになるように設定すればよい。この場合に使用される接着剤としては、例えば紫外光硬化型と熱硬化型を兼ね備えた接着剤が使用される。
接着剤膜３０Ａの形成工程では、流動状の接着剤を塗布して接着剤塗膜を形成した後、これをフォトリソグラフィ法によってパターン化する代わりに、感光性のフィルム状接着剤シートを貼り付け、これを公知のフォトリソグラフィ法によってパターン化してもよい。また、スクリーン印刷法やディスペンス法により、接着剤の塗布時に格子状にパターン化した接着剤膜を得るようにしてもよい。パターン化された接着剤塗膜が紫外光硬化型である場合は、紫外光の照射により硬化させる。パターン化された接着剤塗膜が熱硬化型である場合は、加熱により硬化させる。
以上のようにしてガラスカバー４０を形成するガラス板（機能部材ウェハー）４０Ａの接合が終了すると、続いて、ウェハー１１Ａと接着剤膜３０Ａとガラス板４０Ａからなる積層体を、適当な粘着剤を用いてハンドリング用ホルダ（図示せず）に取り付ける。粘着剤を塗布する面はガラス板４０Ａの表面とする。これは、次に行われるのがウェハー１１Ａの裏面の加工（処理）であるからである。このホルダは、ガラスカバー４０と同一の材料から形成することができるが、他の材料から形成してもよく、またウェハー１１Ａよりも少し大きくするのが好ましい。
次に、ウェハー１１Ａの全体を薄くするため、ＣＭＰ（Chemical Mechanical Polishing）法により、所定厚さ（例えば１００μｍ〜５０μｍ）になるまでウェハー１１Ａの裏面を研磨して除去する。この時、ＣＭＰ法と機械的研磨法を併用してもよい。この工程は、公知のドライエッチング法あるいはウェットエッチング法により行ってもよい。この時の状態は図５に示すようになる。
次に、こうして全体が薄くされたウェハー１１Ａの裏面に、パターン化されたレジスト膜（図示せず）を形成してから、そのレジスト膜をマスクとして、ウェハー１１Ａをその裏面側から選択的にエッチングする。その結果、図６に示すように、ウェハー１１Ａを貫通する貫通孔１４が複数個、形成される。これらの貫通孔１４の形成位置は、各表面電極１５の直下（各表面電極１５と重なり合う位置）である。各貫通孔１４の表面側の一端（図６では上端）は、対応する表面電極１５の裏面まで達している。この工程は、ＲＩＥ（Reactive Ion Etching）法、ＩＣＥ（Inductively Coupled Etching）法等の任意のエッチング法により行うことができる。しかし、レーザー加工、陽極酸化等の方法で行ってもよい。
貫通孔１４の形成に用いたマスクを剥離した後、ウェハー１１Ａを熱酸化し、図７に示すように、ウェハー１１Ａの露出面にＳｉＯ２膜１６ａ及び１６ｂを形成する。ＳｉＯ２膜１６ａは、貫通孔１４の開口部を除いてウェハー１１Ａの裏面全体を覆っている。ＳｉＯ２１６ｂは、各貫通孔１４の内壁全体を覆っている。各表面電極１５の裏面にはＳｉＯ２は存在せず、その裏面が貫通孔１４の内部に露出している。各貫通孔１４の上端は対応する表面電極１５で塞がれているため、接着剤膜３０Ａは各貫通孔１４の内部に露出していない。ＳｉＯ２膜１６ａ及び１６ｂを形成するには、熱酸化法以外の方法（例えばＣＶＤ法）を使用してもよい。ＣＶＤ法を使用した場合は、各表面電極１５の裏面にもＳｉＯ２膜が形成されるため、ＳｉＯ２膜を形成した後に選択的に除去する必要がある。ＳｉＯ２膜に代えて他の絶縁膜（例えばＳｉ３Ｎ４膜）を使用してもよいし、複数の絶縁膜よりなる積層膜としてもよい。
次に、こうして貫通孔１４が形成されたウェハー１１Ａの裏面に、パターン化されたレジスト膜（図示せず）を形成した後、そのレジスト膜をマスクとして、ウェハー１１Ａをその裏面側から選択的にエッチングし、図８に示すような溝２４が複数個形成される。溝２４は、隣接する撮像装置部２の境界に形成されており、スクライブライン５３と同一の格子状パターンを持つため、貫通孔１４とは重ならない。溝２４は、ウェハー１１Ａと接着剤膜３０とを貫通してガラス板４０Ａの内部まで達している。この工程も、貫通孔１４の形成工程と同様に、ＲＩＥ法、ＩＣＥ法等の任意のエッチング法により行うことができる。しかし、レーザー加工、陽極酸化、ダイシング加工等の方法で行ってもよい。
次に、スパッタリング法により、図９に示すように、ＳｉＯ２膜１６ａ及び１６ｂの下面に第１導電膜１９を形成する。第１導電膜１９は、ウェハー１１Ａの裏面全体だけでなく、各貫通孔１４の内壁全体と、各貫通孔１４の内部に露出した各表面電極１５の裏面全体と、各溝２４の内壁全体にも形成される。したがって、第１導電膜１９は、各貫通孔１４の内部ではＳｉＯ２膜１６ｂと表面電極１５に接触しており、各溝２４の内部ではウェハー１１Ａと接着剤膜３０とガラス板４０Ａに接触している。このような第１導電膜１９は、スパッタリング法で適当な導電膜をウェハー１１Ａの裏側から形成することにより、容易に得ることができる。
第１導電膜１９は、ここでは、Ｔｉ膜とＣｕ膜を積層してなる二層膜（Ｔｉ−Ｃｕ二層膜）とされている。このような構造の第１導電膜１９は、まず、スパッタリング法によりＳｉＯ２膜１６ａ及び１６ｂの表面にバリア材としてのチタン（Ｔｉ）膜を形成し、その後、スパッタリング法によりそのＴｉ膜上に導電材としての銅（Ｃｕ）膜を重ねて形成することにより、容易に得ることができる。
しかし、第１導電膜１９としては、Ｔｉ膜とＣｕ膜を積層してなる二層膜（Ｔｉ−Ｃｕ二層膜）に代えて、ＳｉＯ２膜１６ａ及び１６ｂの表面にバリア材としてのクロム（Ｃｒ）膜を形成し、その上に導電材としての銅（Ｃｕ）膜を重ねて形成して、ＣｒおよびＣｕの二層膜（Ｃｒ−Ｃｕ二層膜）としてもよいし、ＳｉＯ２膜１６ａ及び１６ｂの表面にバリア材としてのタンタル（Ｔａ）膜を形成し、その上に導電材としての銅（Ｃｕ）膜を重ねて形成して、ＴａおよびＣｕの二層膜（Ｔａ−Ｃｕ二層膜）としてもよいし、ＳｉＯ２膜１６ａ及び１６ｂの表面にバリア材としてのタングステン（Ｗ）膜を形成し、その上に導電材としての銅（Ｃｕ）膜を重ねて形成して、ＷおよびＣｕの二層膜（Ｗ−Ｃｕ二層膜）としてもよい。ここに示したもの以外の金属の組み合わせからなる二層膜としてもよい。
また、第１導電膜１９として、単体の金属膜を使用してもよい。例えば、ＳｉＯ２膜１６ａ及び１６ｂの表面に、導電材としての銅（Ｃｕ）膜、チタン（Ｔｉ）膜、クロム（Ｃｒ）膜、タンタル（Ｔａ）膜あるいはタングステン（Ｗ）膜を形成し、得られたＣｕ膜、Ｔｉ膜、Ｃｒ膜、Ｔａ膜あるいはＷ膜（単層膜）を第１導電膜１９として使用してもよい。ここに示したもの以外の金属からなる単層膜としてもよい。
さらに、第１導電膜１９として、金属膜と金属化合物膜と金属膜からなる三層膜を使用してもよい。例えば、ＳｉＯ２膜１６ａ及び１６ｂの表面にバリア材としてのチタン（Ｔｉ）膜を形成し、その上に導電材としての窒化チタン（ＴｉＮ）膜を重ねて形成し、さらにその上に導電材としての銅（Ｃｕ）膜を重ねて形成して、Ｔｉ、ＴｉＮおよびＣｕの三層膜（Ｔｉ−ＴｉＮ−Ｃｕ三層膜）としてもよいし、ＳｉＯ２膜１６ａ及び１６ｂの表面にバリア材としてのタンタル（Ｔａ）膜を形成し、その上に導電材としての窒化タンタル（ＴａＮ）膜を重ねて形成し、さらにその上に導電材としての銅（Ｃｕ）膜を重ねて形成して、Ｔａ、ＴａＮおよびＣｕの三層膜（Ｔａ−ＴａＮ−Ｃｕ三層膜）としてもよいし、ＳｉＯ２膜１６ａ及び１６ｂの表面にバリア材としてのタングステン（Ｗ）膜を形成し、その上に導電材としての窒化タングステン（ＷＮ）膜を重ねて形成し、さらにその上に導電材としての銅（Ｃｕ）膜を重ねて形成して、Ｗ、ＷＮおよびＣｕの三層膜（Ｗ−ＷＮ−Ｃｕ三層膜）としてもよい。ここに示したもの以外の金属の組み合わせからなる三層膜としてもよい。四層膜あるいはそれ以上の多層膜としてもよい。
第１導電膜１９の形成工程では、スパッタリング法に代えて、メッキ法等を用いてもよい。
その後、第１導電膜１９の下面にめっき用レジスト膜５２を形成し、これを所望の配線が得られる形状にパターン化する。図１０に示すように、レジスト膜５２は、ウェハー１１Ａの裏面のみに存在し、貫通孔１４や溝２４の内部には存在していない。これは、貫通孔１４や溝２４の内部においても、第１導電膜１９の下面に第２導電膜２０が形成されるようにするためである。
そして、このレジスト膜５２をマスクとして、図１１に示すように、第１導電膜１９の下面に選択的に第２導電膜２０を形成する。第２導電膜２０は、レジスト膜５２が存在しない箇所に形成されるので、ウェハー１１Ａの裏面だけでなく、貫通孔１４や溝２４の内部にも形成される。第２導電膜２０の厚さは、レジスト膜５２の厚さとほぼ同一とする。この工程は、例えば、第１導電膜１９に含まれているＣｕ膜をシードメタルとしたＣｕの電解メッキ法により、好適に実施することができ、その場合は第２導電膜２０はＣｕ膜となる。その後、レジスト膜５２を剥離すると、図１２に示す構造が得られる。電解メッキ法に代えて無電解メッキ法を用いてもよい。
第２導電膜２０は、第１導電膜（ここではＴｉ−Ｃｕ二層膜）１９の厚さの不足を補うために形成されているので、Ｃｕ膜に限定されず、所望の導電性を持つ他の任意の金属膜を使用することができる。
次に、第２導電膜２０をマスクとして用いたエッチングにより、第１導電膜（ここではＴｉ−Ｃｕ二層膜）１９を選択的に除去する。その結果、第１導電膜１９の第２導電膜２０から露出している箇所が除去され、ＳｉＯ２膜１６ａが露出せしめられる。この時、図１３に示すように、第１導電膜１９は、第２導電膜（ここではＣｕ膜）２０と同じ形状（パターン）を持つ。こうして、第１導電膜１９と第２導電膜２０の積層体よりなる配線が、ウェハー１１Ａの裏面に形成される。この状態では、貫通孔１４や溝２４の内壁全体が、第１導電膜１９と第２導電膜２０の積層体で覆われている。
その後、コーティング法により、ウェハー１１Ａの裏面側に絶縁性のソルダーレジスト膜２２を形成し、残存している第１導電膜１９と第２導電膜２０の積層構造（配線）と、それより露出しているＳｉＯ２膜１６ａを、ソルダーレジスト膜２２で埋め込む。そして、適当なマスクを用いた公知のフォトリソグラフィ法により、ソルダーレジスト膜２２をパターニングして、図１４に示すように、ソルダーバンプ２３を形成すべき箇所だけに開口を形成して第２導電膜２０を露出させる。この時、ウェハー１１Ａの裏面は、ソルダーバンプ２３を形成すべき箇所を除いて、全面がソルダーレジスト膜２２で覆われている。また、貫通孔１４と溝２４の内部においても、第２導電膜２０の全面がソルダーレジスト膜２２で覆われている。
続いて、加熱・溶融せしめられたハンダ（溶融ハンダ）中に図１４の構造体の裏面側（ウェハー１１Ａの裏面側）を浸漬し、所定時間経過後に引き上げる。この時、溶融ハンダは、ウェハー１１Ａの裏面のソルダーレジスト膜２２で覆われていない箇所のみに選択的に付着するので、その状態で室温まで冷却すると、当該箇所に付着した溶融ハンダはバンプ状になって硬化する。こうして、当該箇所にソルダーバンプ２３が形成される。この時の状態は図１５に示すとおりである。こうして、ウェハー１１Ａ上に、図１に示した固体撮像装置１の構成を持つ撮像装置部２が複数個、完成する。
ソルダーバンプ２３の形成方法としては、次のような方法も可能である。すなわち、メタルマスクを用いて、ウェハー１１Ａの裏面のソルダーレジスト膜２２で覆われていない箇所（そこでは第２導電膜２０が露出している）に、クリームハンダを選択的に印刷し、次に、その印刷されたクリームハンダをリフロー処理によって加熱・溶融させることにより、ソルダーバンプ２３を形成してもよい。
このようにしてウェハー１１Ａ上に複数の撮像装置部２が完成すると、適当なダイシングブレードを用いて、スクライブライン５３（図１７を参照）に沿ってウェハー１１Ａのダイシングを行う。碁盤状のスクライブライン５３は、碁盤状の溝２４と重なり合う位置に設定される、換言すれば、各スクライブライン５３は、溝２４に沿って設定される。この時、分離した撮像装置部２が切断後に分散しないように、ウェハー１１Ａの裏面またはガラス板４０Ａの表面に公知のダイシングテープ（図示せず）を貼り付けておく。このダイシング動作を繰り返すことにより、ガラス板４０Ａと接着剤膜３０Ａ、そして内部に固体撮像素子１０が形成されたウェハー１１Ａとは、当該スクライブライン５３に沿ってチップ状に切断される。その結果、ウェハー１１Ａ上にある撮像装置部２が相互に分離される。
以上のような工程により、図１および図２の構成を持つ第１実施形態の固体撮像装置１が複数個、一括して製造される。各固体撮像装置１の側面全体をＣＳＰの一部を構成する絶縁性合成樹脂（図示せず）で覆う必要がないのであれば、これで製造工程が終了する。各固体撮像装置１の側面全体をＣＳＰの一部を構成する絶縁性合成樹脂（図示せず）で覆う必要があれば、当該絶縁性合成樹脂で被覆する工程を実施した後、製造工程が終了する。こうしてＣＳＰを備えた固体撮像装置１が得られる。
本発明の第１実施形態に係る固体撮像装置１は、上述したように、チップ状の固体撮像素子１０と、固体撮像素子１０の表面側に接着剤膜３０を用いて固着された、機能部材としてのチップ状のガラスカバー４０とを備えており、固体撮像素子１０の外側面全体、接着剤膜３０の外側面全体、接着剤膜３０と固体撮像素子１０との界面、及び接着剤膜３０とガラスカバー４０との界面を少なくとも含む領域が、第１導電膜１９としてのＴｉ−Ｃｕ二層膜と第２導電膜２０としてのＣｕ膜の積層体（これは固体撮像素子１０の裏面１０ｂ上の配線と、貫通孔１４内の埋込配線としても使用される）からなる湿気侵入防止用金属膜によって覆われている。このため、大気中の湿気が、接着剤膜３０それ自体または接着剤膜３０とそれに隣接する部材（すなわち固体撮像素子１０とガラスカバー４０）との界面を通ってキャビティＣ中に入り込む恐れがなくなる。したがって、その湿気に起因する固体撮像装置１の性能や信頼性の低下を抑制することができる。
また、固体撮像素子１０の外側面全体、接着剤膜３０の外側面全体、接着剤膜３０と固体撮像素子１０との界面、及び接着剤膜３０とガラスカバー４０との界面を少なくとも含む領域を覆うように、前記湿気侵入防止用金属膜を設けるだけで足りるので、簡単な構成である。
また、製造工程では、固体撮像素子１０が複数個形成されたシリコンウェハー１０Ａに、その裏面からスクライブライン５３と重なり合うように、ガラスカバー４０に達する溝２４を複数個形成してから、固体撮像素子１０の裏面１０ｂに、第１導電膜１９としてのＴｉ−Ｃｕ二層膜と第２導電膜２０としてのＣｕ膜を溝２４及び貫通孔１４の内部にまで延在させて形成するだけで、前記湿気侵入防止用の金属膜を形成することができるため、そのＴｉ−Ｃｕ二層膜膜とそのＣｕ膜のパターン（形状）を変えるだけで固体撮像装置１を製造することができる。したがって、この種半導体装置の従来の製造工程において、前記湿気侵入防止用金属膜（Ｔｉ−Ｃｕ二層膜とＣｕ膜からなる三層膜）を形成する工程を新たに追加したり、この種固体撮像装置の製造のために使用する材料やプロセスを変更したりする必要がない。
よって、チップ状の固体撮像素子１０と、固体撮像素子１０に接着剤膜３０を用いて固着されたチップ状のガラスカバー４０とを備えた固体撮像装置１において、接着剤膜３０それ自体または接着剤膜３０とそれに隣接する部材（固体撮像素子１０とガラスカバー４０）との界面を通って入り込む湿気に起因する固体撮像装置１の性能や信頼性の低下を、簡単な構成で抑制することができるという効果がある。また、ウェハーレベルでのこの種固体撮像装置の従来の製造工程に対してほとんど工程の追加や変更なしに製造することができるという効果もある。
さらに、上述した本発明の第１実施形態に係る固体撮像装置１の製造方法では、複数の固体撮像装置１をウェハーレベルの製造工程で一括して製造することができる、という効果もある。
なお、上述した固体撮像素子１０の構成とは異なる構成の固体撮像素子も使用可能である。また、マイクロレンズ１８ａとマイクロカラーフィルタ１７は省略してもよい。
外部電極として、ソルダーバンプ２３以外の電極を使用してもよい。
（第２実施形態）
図２０〜図２３は、本発明の第２実施形態に係る半導体装置を示す。本第２実施形態も、第１実施形態と同様に、当該半導体装置を固体撮像装置１Ａとして構成したものである。
図２０は本第２実施形態に係る固体撮像装置１Ａの概略構成を示す断面図、図２１は固体撮像装置１Ａの端部の部分拡大断面図、図２３〜図２４は固体撮像装置１Ａの製造方法を工程毎に示す部分断面図である。
第２実施形態の固体撮像装置１Ａは、図２０及び図２１に示すように、チップ状固体撮像素子１０（シリコン基板１１）の外側面全体がＳｉＯ２膜１６ｂで覆われていると共に、そのＳｉＯ２膜１６ｂの表面に第１導電膜１９と第２導電膜２０の積層体が重ねて形成されており、当該積層体がシリコン基板１１とは電気的に絶縁されている点を除いて、上述した第１実施形態の固体撮像装置１と同じ構成である。したがって、構成が同一の部分については、上述した第１実施形態と同一の符号を付してその説明を省略する。
第２実施形態の固体撮像装置１Ａの製造方法は、図２２及び図２３に示すように、シリコンウェハー１１Ａにその裏面側からＳｉＯ２膜１６ａと１６ｂを形成する工程（図７）の前に、シリコンウェハー１１Ａにその裏面側から溝２４を形成する工程（図８）を実行する点を除いて、上述した第１実施形態の固体撮像装置１と同じである。
すなわち、第１実施形態における図３〜図６の工程を実行した後、図２２に示すように、シリコンウェハー１１Ａにその裏面側から溝２４を形成する。次に、図２３に示すように、シリコンウェハー１１Ａにその裏面側からＳｉＯ２膜１６ａとＳｉＯ２膜１６ｂを形成する。その結果、ＳｉＯ２膜１６ｂが、貫通孔１４の内壁だけでなく、溝２４の内壁にも形成される。そこで、この状態に対して、図９に示す第１導電膜１９の形成工程、図１０に示すめっき用レジスト膜５２の形成工程、図１１に示す電解メッキ工程、図１２に示すめっき用レジスト膜５２の剥離工程、図１３に示す第１導電膜１９の除去工程、図１４に示すソルダーレジスト膜２２の形成工程、図１５に示すソルダーバンプ２３の形成工程、図１６に示すダイシング工程を順に実行すれば、複数の第２実施形態の固体撮像装置１Ａが一括して製造される。
本第２実施形態の固体撮像装置１Ａは、固体撮像素子１０のシリコン基板１１の外側面全体がＳｉＯ２膜１６ｂで覆われており、その表面に第１導電膜１９と第２導電膜２０の積層体が形成されている点を除いて、上述した第１実施形態の固体撮像装置１と同じ構成であるから、上記電磁シールド効果を除いて、上述した第１実施形態と同じ効果が得られることは明らかである。
（第３実施形態）
図２４は、本発明の第３実施形態に係る半導体装置の概略構成を示す断面図である。本第３実施形態も、第１実施形態と同様に、当該半導体装置を固体撮像装置１Ｂとして構成したものである。
本第３実施形態の固体撮像装置１Ｂは、図２４に示すように、固体撮像素子１０のシリコン基板１１の外側面全体を覆う第１導電膜１９の先端（図２４では上端）が、ガラスカバー４０の内表面上に位置しており、ガラスカバー４０の内部には入り込んでいない点を除いて、上述した第１実施形態の固体撮像装置１と同じ構成である。したがって、構成が同一の部分については、上述した第１実施形態と同一の符号を付してその説明を省略する。
第１導電膜１９と第２導電膜の積層体は、図２４に示すように、固体撮像素子１０の裏面１１ｂの全周において、裏面１１ｂの外周縁から上方に向かって延在せしめられており、固体撮像素子１０の外側面と接着剤膜３０の外側面とを越えて、ガラスカバー４０の内表面まで達している。このため、この積層体は、固体撮像素子１０の外側面（これは裏面１０ｂにほぼ直交する）全体と、接着剤膜３０の外側面（これも裏面１０ｂにほぼ直交する）全体と、接着剤膜３０と固体撮像素子１０の界面と、接着剤膜３０とガラスカバー４０の界面を含む領域を覆っている。
本第３実施形態の固体撮像装置１Ｂは、固体撮像素子１０のＳｉ基板１１と接着剤膜３０を貫通する溝２４を形成する工程（図８を参照）において、溝２４の底（図８では上端）がガラスカバー４０の内表面で留まり、ガラスカバー４０の内部に入り込まないように設定することにより、上述した第１実施形態の固体撮像装置１と同じ方法で容易に製造することができる。
本第３実施形態の固体撮像装置１Ｂは、その外側面において、第１導電膜１９と第２導電膜の積層体の先端がガラスカバー４０の内表面上に位置し、ガラスカバー４０の内部には入り込んでいない点を除いて、上述した第１実施形態の固体撮像装置１と同じ構成であるから、上述した第１実施形態と同じ効果が得られることは明らかである。
なお、本第３実施形態の固体撮像装置１Ｂにおいて、上述した第２実施形態の固体撮像装置１Ａ（図２０及び図２１を参照）のように、固体撮像素子１０のシリコン基板１１の外側面全体がＳｉＯ２膜１６ｂで覆われていて、その表面に第１導電膜１９と第２導電膜２０の積層体が形成されていてもよい。
（第４実施形態）
図２５は、本発明の第４実施形態に係る半導体装置の概略構成を示す断面図である。本第４実施形態も、第１実施形態と同様に、当該半導体装置を固体撮像装置１Ｃとして構成したものである。
本第４実施形態の固体撮像装置１Ｃは、図２５に示すように、固体撮像素子１０とガラスカバー４０を固着する接着剤膜３０ａが、固体撮像素子１０の表面１０ａの全体を覆っており、固体撮像素子１０とガラスカバー４０の間にキャビティＣが存在していない点を除いて、上述した第１実施形態の固体撮像装置１と同じ構成である。したがって、構成が同一の部分については、上述した第１実施形態と同一の符号を付してその説明を省略する。
接着剤膜３０ａは、固体撮像素子１０の全表面を覆うように形成されているので、入射する光に対して透明であり、撮像に与える影響が最小限となるような屈折率（例えば空気の屈折率に近い屈折率）を持ち、さらに、固体撮像素子１０及びガラスカバー４０との熱膨張率の差が小さい接着剤を使用して形成する必要がある。
接着剤膜３０ａは、ガラス板貼付工程（図４を参照）において、接着剤をＳｉウェハー１１Ａの全表面を覆うように形成してからその上にガラス板４０Ａを貼り付けることにより、上述した第１実施形態の固体撮像装置１と同じ方法で容易に製造することができる。
本第４実施形態の固体撮像装置１Ｃは、接着剤膜３０ａが固体撮像素子１０の表面全体を覆っており、固体撮像素子１０とガラスカバー４０の間にキャビティＣが存在していない点を除いて、上述した第１実施形態の固体撮像装置１と同じ構成であるから、上述した第１実施形態と同じ効果が得られる。
すなわち、キャビティＣが存在しなくても、接着剤膜３０ａと固体撮像素子１０の界面または接着剤膜３０ａとガラスカバー４０の界面を介して固体撮像装置１Ｃの内部に湿気が侵入し、信頼性が低下する恐れがあるが、固体撮像装置１Ｃでは、固体撮像素子１０の外側面全体、接着剤膜３０ａの外側面全体、接着剤膜３０ａと固体撮像素子１０との界面、及び接着剤膜３０ａとガラスカバー４０との界面を少なくとも含む領域が、第１導電膜１９と第２導電膜２０の積層体（湿気侵入防止用金属膜）によって覆われているので、大気中の湿気に起因する固体撮像装置１Ｃの信頼性の低下を簡単な構成で抑制することができる。また、ウェハーレベルでのこの種固体撮像装置の従来の製造工程に対してほとんど工程の追加や変更なしに製造することができる。
なお、本第４実施形態の固体撮像装置１Ｃにおいて、上述した第２実施形態の固体撮像装置１Ａ（図２０及び図２１を参照）のように、固体撮像素子１０のシリコン基板１１の外側面全体がＳｉＯ２膜１６ｂで覆われていて、その表面に第１導電膜１９と第２導電膜２０の積層体が形成されていてもよい。また、上述した本第３実施形態の固体撮像装置１Ｂ（図２４を参照）のように、その外側面において、第１導電膜１９と第２導電膜の積層体の先端がガラスカバー４０の内表面上に位置し、ガラスカバー４０の内部には入り込んでいないようにしてもよい。
（第５実施形態）
図２６は、本発明の第５実施形態に係る半導体装置の概略構成を示す断面図、図２７はその端部の部分拡大断面図である。本実施形態は、上述した第１〜第４実施形態とは異なり、当該半導体装置を加速度センサ装置３として構成したものである。
（第５実施形態の加速度センサ装置の構成）
本第５実施形態の加速度センサ装置３は、図２６に示すように、加速度検知機能を持つチップ状半導体素子、すなわち加速度センサ素子１０Ａの上に、機能部材としてのチップ状論理集積回路（論理ＩＣ、Logic Integrated Circuit）（論理回路素子）６０を積み重ねて固着した構成を有している。つまり、機能部材として、加速度センサ素子１０Ａとは異なる機能を持つチップ状半導体素子を用いたものである。加速度センサ素子１０Ａは略矩形板状であり、論理ＩＣ６０は加速度センサ素子１０Ａとほぼ同じ大きさの矩形板状である。論理ＩＣ６０は、単結晶Ｓｉ基板６１中に論理回路領域６２を形成したものであり、加速度センサ素子１０Ａから出力される電気信号に対して所定の論理演算機能を付与して出力する。
したがって、本第５実施形態の加速度センサ装置３は、チップ状の加速度センサ素子１０Ａの上にチップ状の論理ＩＣ６０を重ねて構成されたチップ・オン・チップ（chip-on-chip）構成の半導体装置であると言うことができる。
機能部材としては、上述した第１実施形態のようなガラス板の断片（チップ）や、単なる半導体基板（集積回路を内蔵していないもの）の断片（チップ）などを使用してもよいことは言うまでもない。（この場合、機能部材は、半導体素子のカバーとしての機能を果たす。）しかし、本発明では、本第５実施形態のように、機能部材中に所望の回路機能を内蔵させることができる。この場合、チップ状半導体素子（ここでは加速度センサ素子１０Ａ）の機能に他の機能を付加する（組み合わせる）ことが可能となるため、当該半導体装置が実行する機能が増え、結果として、当該半導体装置が組み込まれる機器・システムをいっそう小型化することができるという利点がある。
加速度センサ素子１０Ａ（シリコン基板１１）の表面１０Ａａの略中央部には、図２６及び図２７に示すように、矩形の加速度センサ領域（アクティブ領域）２５が形成されており、その外側にそれを囲むように矩形枠状の接着剤膜３０が形成されている（図１８及び図１９を参照）。論理ＩＣ６０は、この接着剤膜３０によって加速度センサ素子１０Ａの表面１０Ａａに接着されている。加速度センサ領域２５と論理ＩＣ６０との間には、気密封止されたキャビティ（エアギャップ）Ｃが形成されている。キャビティＣの中には通常、空気が封入されるが、窒素ガスや不活性ガス（例えばアルゴンガス）が充填されてもよい。
接着剤膜３０としては、論理ＩＣ６０を加速度センサ素子１０Ａに接着することができる接着剤であれば、任意のものを使用することができるが、大気中の水分を透過しにくいもの（撥水機能を持つものが好ましい）を使用するのが好ましい。また、光を通しにくいもの（光透過率が低いもの）が好ましい。
加速度センサ素子１０Ａは、単結晶シリコン基板１１を備えており、そのシリコン基板１１の表面が加速度センサ素子１０Ａの表面１０Ａａとなっている。加速度センサ領域２５は、シリコン基板１１の表面に形成されている。加速度センサ領域２５の内部には、加速度検知機能を実現する加速度センサ（図示せず）が形成されている。加速度センサの総数は、必要に応じて決定され、したがって、一つでもよいし複数個でもよい。ここでは、Ｘ軸、Ｙ軸及びＺ軸の互いに直交する三軸の加速度をそれぞれ検知（計測）する３個の加速度センサが設けられているとする。加速度センサ領域２５の外周部は、キャビティＣ中に露出している。
加速度センサ領域２５に形成される加速度センサとしては、ＭＥＭＳ（Micro-Electrical-Mechanical System）型の加速度センサを任意に使用することができる。ＭＥＭＳ型加速度センサは、物体の加速度を計測するためのセンサであって、半導体の微細加工技術を駆使して製作された微小な部品からなる電気機械システムにより構成されるものである。例えば、「ピエゾ抵抗方式」、「静電容量方式」、「熱検知方式」などが知られており、本第５実施形態にはいずれの方式も使用可能である。
「ピエゾ抵抗方式」の加速度センサは、複数の支持梁によって重りを保持部材に機械的に保持すると共に、加速度によって前記重りの位置が相対変位するように構成し、その変位に起因して前記支持梁の各々に生じる応力を電気抵抗の変化に変換して取り出して、加速度を計測するものである。
「静電容量方式」の加速度センサは、固定部分（アンカー）の近傍に重りを配置すると共に、加速度によって前記重りの位置が相対変位するように構成し、その変位に起因して前記重りと前記固定部分の間に生じる静電容量の変化を取り出して、加速度を計測する。
「熱検知方式」の加速度センサは、閉じた空間に内蔵した空気をヒータで加熱可能に構成すると共に、加熱された前記空気が加速度によって前記空間内で相対変位するように構成し、その変位に応じて生じる加熱部（高温部）の変位を検知して加速度を計測する。
本第５実施形態では、加速度センサ領域２５がキャビティＣ内に露出して描かれているが、本発明はこれに限定されない。加速度センサ領域２５は、他の膜（例えば絶縁膜）で覆われていてもよい。また、本第５実施形態では、加速度センサ領域２５の外側にある表面１０Ａａも、同様に露出していて、その上に接着剤膜３０が直接接着されているが、本発明はこれに限定されない。加速度センサ領域２５の外側の表面１０Ａａは、他の膜（例えば層間絶縁膜やＳＯＧ（Spin-On-Glass）膜）で覆われていてもよく、その場合、接着剤膜３０はその膜上に接着される。
相互に向かい合っている加速度センサ領域２５の表面と、論理回路領域６２の表面との距離は、接着剤膜３０の厚さにほぼ等しい。
論理ＩＣ６０は、接着剤膜３０によって加速度センサ素子１０Ａの表面１０Ａａに接着されて、チップ状の加速度センサ素子１０Ａと一体化されている。論理ＩＣ６０は、複数の論理回路領域（アクティブ領域）６２を内蔵する単結晶シリコンウェハーの切断片（チップ）から構成されている。しかし、単結晶シリコン以外の半導体よりなるウェハーの切断片（チップ）を使用してもよいことは言うまでもない。
論理ＩＣ６０の表面（図２６では下面）の略中央部には、論理回路領域６２が形成されている。論理回路領域６２の内部構成は周知であるから、その説明は省略する。論理回路領域６２の外周領域（接着剤膜３０と重なる領域）には、論理回路領域６２を取り囲むように複数のパッド（電極）６３が形成されている。パッド６３は、適当な導電膜（例えばアルミニウム膜）をパターン化して形成される。パッド６３は、矩形枠状の前記外周領域のほぼ全体にわたって、所定ピッチで配置されている。各パッド６３は、論理ＩＣ６０の表面に形成された引出用配線（図示せず）を介して、論理回路領域６２内の論理回路に電気的に接続されている。すべてのパッド６３は、接着剤膜３０と重なっている。
各パッド６３の直下には、接着剤膜３０と加速度センサ素子１０Ａ（シリコン基板１１）とを貫通する貫通孔１４ａが形成されている。これらの貫通孔１４ａは、各パッド６３と、加速度センサ素子１０Ａ（シリコン基板１１）の裏面１０Ａｂにある配線または電極との電気的接続を行うためのものである。これら貫通孔１４ａの各々の内壁は、ＳｉＯ２膜１６ｂで覆われている。貫通孔１４ａの内部では、各パッド６３の裏面にＳｉＯ２膜１６ｂは形成されておらず、その裏面が露出している。このため、加速度センサ素子１０Ａの裏面１０Ａｂに形成されている第１導電膜１９は、各パッド６３に接触していて、両者は電気的に相互接続されている。第１導電膜１９の表面には第２導電膜２０が重ねて形成されている。貫通孔１４ａの各々の内部にある第１導電膜１９と第２導電膜２０の積層体は、埋込配線を形成する。なお、ＳｉＯ２膜以外の絶縁膜（例えばＳｉＮｘ膜）を使用してもよいことは言うまでもない。
加速度センサ素子１０Ａの表面１０Ａａには、上述した第１実施形態と同様に、接着剤膜３０と重なる領域において、加速度センサ領域２５を取り囲むように複数の表面電極１５が形成されている。表面電極１５は、適当な導電膜（例えばアルミニウム膜）をパターン化して形成される。表面電極１５は、それぞれ、対応するパッド６３と重なる位置にあり、矩形枠状の前記外周領域のほぼ全体にわたって所定ピッチで配置されている。貫通孔１４ａの各々は、対応する表面電極１５を貫通して形成されている。
図２６には示されていないが、加速度センサ素子１０Ａの表面１０Ａａの接着剤膜３０と重なる領域において、パッド６３と重ならない位置にも表面電極１５が形成されている。これらの表面電極１５の直下には、上述した第１実施形態と同様の、加速度センサ素子１０Ａ（シリコン基板１１）のみを貫通する貫通孔１４が形成されている。加速度センサ領域２５の入出力端子（図示せず）は、これらの表面電極１５と貫通孔１４内の埋込配線（これらも第１導電膜１９と第２導電膜の積層体から形成される）とを介して、上述した第１実施形態と同様にして、裏面１０Ａｂにある配線と電気的に接続されている。
加速度センサ素子１０Ａの裏面１０Ａｂは、貫通孔１４ａの開口部と貫通孔１４の開口部とを除いて、ＳｉＯ２膜１６ａで覆われている。なお、ＳｉＯ２膜以外の絶縁膜（例えばＳｉＮｘ膜）を使用してもよいことは言うまでもない。
加速度センサ素子１０Ａの裏面１０ＡｂにあるＳｉＯ２膜１６ａの下面には、上述した第１実施形態と同様に、所定形状にパターン化された第１導電膜（（ここではＴｉ膜とＣｕ膜を積層してなるＴｉ−Ｃｕ二層膜とされている）１９が形成され、その下面には第１導電膜１９と同じ形状にパターン化された第２導電膜（（ここでは単層のＣｕ膜とされている）２０が重ねて形成されている。所定パターンを持つ第１導電膜１９と第２導電膜２０の積層体の各々は、裏面１０Ａｂ上に配置された配線を形成する。
本第５実施形態においても、上述した第１実施形態と同様に、第１導電膜１９と第２導電膜２０の積層体（すなわちＴｉ−Ｃｕ二層膜とＣｕ膜からなる三層膜）が、湿気侵入防止用の金属膜に対応する。
第２導電膜２０（Ｃｕ膜）は、第１導電膜１９（Ｔｉ−Ｃｕ二層膜）だけでは前記配線の厚さが不十分であるために、第１導電膜１９に重ねて形成されたものである。したがって、第１導電膜１９だけで前記配線の厚さが十分である場合には、第２導電膜２０は省略してもよい。その場合、第１導電膜１９が湿気侵入防止用の金属膜に対応する。この点は、上述した第１実施形態と同様である。
第１導電膜１９と第２導電膜２０の積層体（配線）の各々の下面には、外部電極としてのソルダーバンプ２３が形成されている。各貫通孔１４ａの近傍にある第１導電膜１９と第２導電膜の積層体は、その貫通孔１４ａの内部に入り込んでその上端部の近傍まで延在しており、第１導電膜１９の当該貫通孔１４ａの内部にある部分は、対応する表面電極１５の裏面に接触している。こうして、各ソルダーバンプ２３は、対応するパッド６３に対して電気的に接続されている。
さらに、第１導電膜１９と第２導電膜の積層体は、加速度センサ素子１０Ａの裏面１０Ａｂの全周において、裏面１０Ａｂの外周縁から上方に向かって延在せしめられており、加速度センサ素子１０Ａの外側面と接着剤膜３０の外側面とを越えて、論理ＩＣ６０の下端部の外側面まで達している。このため、この積層体は、加速度センサ素子１０Ａの外側面（これは裏面１０Ａｂにほぼ直交する）全体と、接着剤膜３０の外側面（これも裏面１０Ａｂにほぼ直交する）全体と、接着剤膜３０と加速度センサ素子１０Ａの界面と、接着剤膜３０と論理ＩＣ６０の界面と、論理ＩＣ６０の下端部の外側面全体を含む領域を覆っている。これは、接着剤膜３０それ自体または接着剤膜３０とそれに隣接する部材（すなわち加速度センサ素子１０Ａと論理ＩＣ６０）との界面を通って大気中の湿気がキャビティＣ中に入り込むのを防止し、その湿気に起因する加速度センサ装置３の性能や信頼性の低下を抑制するためである。
このように、本第５実施形態においても、上述した第１実施形態と同様に、湿気侵入防止用の金属膜は、第１導電膜１９としてのＴｉ−Ｃｕ二層膜の上に、第２導電膜２０としてのＣｕ膜を積層してなる三層構造を持っている。
第１導電膜１９の加速度センサ素子１０Ａの外側面を覆っている部分は、シリコン基板１１の外側面に接触しているので、その部分を含む配線の電位はシリコン基板１１の電位（すなわちグランド層の電位）と同一になる。このため、加速度センサ装置３の周囲の電磁波に対する電磁シールド効果が得られる。
加速度センサ素子１０Ａの裏面１０Ａｂは、ソルダーバンプ２３が形成されている部分を除いて、全体がソルダーレジスト膜２２で覆われている。このため、加速度センサ素子１０Ａの裏面１０Ａｂではソルダーバンプ２３のみが突出しており、第１導電膜１９や第２導電膜２０やＳｉＯ２膜１６ａはソルダーレジスト膜２２で覆われていて、露出していない。加速度センサ素子１０Ａの外側面にある第１導電膜１９と第２導電膜２０の積層体も、論理ＩＣ６０の外側面上にある端部を除いて、ソルダーレジスト膜２２で覆われていて露出していない。
第１導電膜１９と第２導電膜２０の積層体の各貫通孔１４ａの内部にある部分は、論理ＩＣ６０の内面側にあるパッド６３と、加速度センサ素子１０Ａの裏面側にあるソルダーバンプ２３とを、シリコン基板１１（加速度センサ素子１０Ａ）と接着剤膜３０とを貫通して電気的に相互接続する「埋込配線」を構成している。また、第１導電膜１９と第２導電膜２０の積層体の各貫通孔１４の内部にある部分は、シリコン基板１１（加速度センサ素子１０Ａ）の表面側にある表面電極１５と、その裏面側にあるソルダーバンプ２３とを、シリコン基板１１（加速度センサ素子１０Ａ）を貫通して電気的に相互接続する「埋込配線」を構成している。
加速度センサ素子１０Ａと論理ＩＣ６０とを接着剤膜３０で固着してなる積層構造の外側面全体は、ＣＳＰの一部を構成する絶縁性合成樹脂（遮光性を持つ）（図示せず）によって覆われる。しかし、絶縁性合成樹脂で覆われなくてもよい。
第１導電膜１９と第２導電膜２０の積層体の加速度センサ素子１０Ａの外側面を覆っている部分は、シリコン基板１１の外側面に接触しているので、その部分の電位はシリコン基板１１の電位（すなわちグランド層の電位）と同一になる。このため、固体撮像装置１の周囲の電磁波に対する電磁シールド効果が得られる。
加速度センサ素子１０Ａの裏面１０Ａｂは、ソルダーバンプ２３が形成されている部分を除いて、全体がソルダーレジスト膜２２で覆われている。このため、加速度センサ素子１０Ａの裏面１０Ａｂではソルダーバンプ２３のみが突出しており、第１導電膜１９や第２導電膜２０やＳｉＯ２膜１６ａはソルダーレジスト膜２２で覆われていて、露出していない。加速度センサ素子１０Ａの外側面にある第１導電膜１９と第２導電膜２０も、ソルダーレジスト膜２２で覆われていて、露出していない。
加速度センサ素子１０Ａと論理ＩＣ６０とを接着剤膜３０で固着してなる積層構造の外側面全体は、ＣＳＰの一部を構成する絶縁性合成樹脂（遮光性を持つ）（図示せず）によって覆われる。しかし、絶縁性合成樹脂で覆われなくてもよい。
以上のような構成を持つ第５実施形態の加速度センサ装置１Ａでは、加速度センサ素子１０Ａの加速度センサ領域２５に設けられた加速度センサにより、加速度センサ装置１Ａが装着された物体の加速度が検知され、それに応じて前記加速度センサから電気信号が出力される。その出力電気信号は、パッド６３と重ならない位置にある表面電極１５と貫通孔１４内の埋込配線を介して、加速度センサ素子１０Ａの裏面１０Ａｂにある所定の配線（第１導電膜１９と第２導電膜２０の積層体により形成される）に送られる。その後、その配線から、所定の貫通孔１４ａの内部の埋込配線と対応するパッド６３とを介して、論理ＩＣ６０の論理回路領域６２の論理回路に送られ、そこで所定論理に従った処理を受ける。こうして生成される前記論理回路の出力電気信号は、所定のパッド６３と対応する貫通孔１４ａ内の埋込配線と裏面１０Ａｂにある所定の配線（第１導電膜１９と第２導電膜２０の積層体により形成される）とを介して、対応するソルダーバンプ２３まで導出され、当該ソルダーバンプ２３から外部の機器・システムに向けて出力される。
加速度センサ装置１Ａの動作に必要な入力信号と電力は、外部の機器・システムからソルダーバンプ２３を介して供給され、さらに、裏面１０Ａｂにある所定の配線と貫通孔１４ａ内の埋込配線とパッド６３とを介して論理回路領域６２に送られ、あるいは、裏面１０Ａｂにある所定の配線と貫通孔１４内の埋込配線と表面電極１５とを介して加速度センサ領域２５に送られる。
（第５実施形態の加速度センサ装置の製造方法）
次に、図２８〜図４１を参照しながら、上記構成を持つ第５実施形態の加速度センサ装置３の製造方法について説明する。
以下に説明する製造方法の各工程は、上述した第１実施形態と同様に、ウェハーレベルで実行されるウェハープロセスである。すなわち、図２６に示す構成の加速度センサ装置３を個別に製造するのではなく、図２８に示すように、シリコンウェハー１１Ａ上に複数のセンサ装置部４（上述した構成の加速度センサ装置３が形成される領域）をアレイ状に一括して形成した後、碁盤状に設定された複数のスクライブライン５３に沿ってシリコンウェハー１１Ａのダイシングを行い、各撮像装置部２を相互に分離することによって、図２６に示す構成の加速度センサ装置３を複数個、同時に製造する。
まず最初に、図２８に示す構成を持つ加速度センサ素子１０Ａが複数個、アレイ状に形成されたシリコンウェハー１１Ａを準備する。ウェハー１１Ａの製造方法は任意であり、標準的なプロセスを使用して製造したものを使用することができる。これらの加速度センサ素子１０Ａは、ウェハー１１Ａ上に画定された複数のセンサ装置部４の内部にそれぞれ配置されている。各加速度センサ素子１０Ａは、ウェハー１１Ａの対応するセンサ装置部４の表面領域内に形成された加速度センサ領域２５を有している。
各センサ装置部４では、シリコンウェハー１１Ａの表面において、加速度センサ領域２５の外周にそれを囲むように所定数の表面電極１５が形成されている。各表面電極１５は、図示しない引き出し用配線（図示せず）を介して、加速度センサ領域２５内の所定の電極に電気的に接続されている。
センサ装置部４は、いずれも、所定の試験を行って良品であることが確認されたものである。図を簡単化するため、図２８では一つのセンサ装置部４のみを示しているが、実際は、第１実施形態と同様に（図１７を参照）、複数のセンサ装置部４がアレイ状にシリコンウェーハ１１Ａ上に配置されている。
次に、加速度センサ素子１０Ａと表面電極１５を備えたシリコンウェーハ１１Ａの表面に、図２９に示すように、格子状パターンを持つ接着剤膜３０Ａを形成する。接着剤膜３０Ａは、キャビティＣとなる箇所を除いて、シリコンウェーハ１１Ａのほぼ全表面を覆っている。次に、論理ＩＣウェハー６０Ａ（これはシリコンウェハー１１Ａと同じ形状と同じ大きさを持つ）を裏返して接着剤膜３０Ａ上に載せ、シリコンウェーハ１１Ａ上に論理ＩＣウェハー６０Ａを重ね合わせる。この時、論理ＩＣウェハー６０Ａの表面にある各論理機能領域６２が対応する加速度センサ領域２５にそれぞれ向き合うようにする。その後、所定波長の紫外光を所定強度（例えば２０００ｍＪ／ｃｍ２）で照射して接着剤膜３０Ａを硬化させると、論理ＩＣウェハー６０Ａは硬化した接着剤膜３０Ａによってシリコンウェーハ１１Ａの表面に接合される。この時、接着剤膜３０Ａの厚さは所望の値になり、その結果、各センサ装置部４において、論理回路領域６２と加速度センサ領域２５の間に所望のキャビティＣが形成される。この時の状態は図２９に示すとおりである。
接着剤膜３０Ａの形成は、例えば次のようにして行う。まず、大気中で室温にて、シリコンウェーハ１１Ａの表面全体に流動状の接着剤をスピンコーティング法（スプレー法でもよい）により塗布し、接着剤の塗膜を得る。次に、公知のフォトリソグラフィ法により、得られた接着剤塗膜を適当なマスクを用いて格子状にパターン化する。この時、各センサ装置部４において、対応する加速度センサ素子１０Ａ（加速度センサ領域２５）が接着剤塗膜の矩形の開口から露出するようにする。格子状にパターン化された接着剤塗膜の厚さは、硬化後の厚さが所望の接着剤膜３０Ａの厚さになるように設定すればよい。ここで使用される接着剤としては、例えば紫外光硬化型接着剤や熱硬化型接着剤等が好適に使用できる。
以上のようにして論理ＩＣウェハー６０Ａの接合が終了すると、続いて、シリコンウェハー１１Ａと接着剤膜３０Ａと論理ＩＣウェハー６０Ａからなる積層体を、適当な粘着剤を用いてハンドリング用ホルダ（図示せず）に取り付ける。粘着剤を塗布する面は論理ＩＣウェハー６０Ａの裏面（図２９では上面）とする。これは、次に行われるのがシリコンウェハー１１Ａの裏面の加工（処理）であるからである。このホルダは、論理ＩＣウェハー６０Ａと同一の材料から形成することができるが、他の材料から形成してもよく、またシリコンウェハー１１Ａよりも少し大きくするのが好ましい。
次に、シリコンウェハー１１Ａの全体を薄くするため、ＣＭＰ法により、所定厚さ（例えば１００μｍ〜５０μｍ）になるまでシリコンウェハー１１Ａの裏面を研磨して除去する。この時、ＣＭＰ法と機械的研磨法を併用してもよい。この工程は、公知のドライエッチング法あるいはウェットエッチング法により行ってもよい。この時の状態は図３０に示すようになる。
次に、こうして全体が薄くされたシリコンウェハー１１Ａの裏面に、パターン化されたレジスト膜（図示せず）を形成してから、そのレジスト膜をマスクとして、シリコンウェハー１１Ａと接着剤膜３０Ａをその裏面側から選択的にエッチングする。その結果、図３１に示すように、ウェハー１１Ａと表面電極１５と接着剤膜３０Ａを貫通する貫通孔１４ａが複数個、形成される。これらの貫通孔１４ａの形成位置は、各パッド６３の直下である。各貫通孔１４ａの底部（図３１では上端部）は、対応するパッド６３の裏面まで達している。この工程は、ＲＩＥ法、ＩＣＥ法等の任意のエッチング法により行うことができる。しかし、レーザー加工、陽極酸化等の方法で行ってもよい。
貫通孔１４ａの形成に用いたマスクを剥離した後、貫通孔１４の形成に用いるマスクを形成し、貫通孔１４ａの場合と同様にして、シリコンウェハー１１Ａをその裏面側から選択的にエッチングする。その結果、図６に示すように、ウェハー１１Ａのみを貫通する貫通孔１４が複数個、形成される。これらの貫通孔１４の形成位置は、各パッド６３とは重ならない位置にある表面電極１５の直下である。各貫通孔１４の底部（図６では上端）は、対応する表面電極１５の裏面まで達している。
貫通孔１４ａの形成工程と貫通孔１４の形成工程は、相互に入れ替えて実施してもよい。つまり、貫通孔１４の形成工程を先に実施し、その後に貫通孔１４ａの形成工程を実施してもよい。
貫通孔１４の形成に用いたマスクを剥離した後、シリコンウェハー１１Ａを熱酸化し、図３２に示すように、ウェハー１１Ａの露出面にＳｉＯ２膜１６ａ及び１６ｂを形成する。ＳｉＯ２膜１６ａは、貫通孔１４ａ及び１４の開口部を除いてウェハー１１Ａの裏面全体を覆っている。ＳｉＯ２１６ｂは、各貫通孔１４ａ及び各貫通孔１４の内壁全体を覆っている。貫通孔１４ａに対応する各パッド６３の裏面にはＳｉＯ２膜１６ｂは存在せず、その裏面が貫通孔１４ａの内部に露出している。貫通孔１４に対応する各表面電極１５の裏面にもＳｉＯ２膜１６ｂは存在せず、その裏面が貫通孔１４の内部に露出している。接着剤膜３０Ａは、貫通孔１４ａ及ぶ１４の内部には露出していない。ＳｉＯ２膜１６ａ及び１６ｂを形成するには、熱酸化法以外の方法（例えばＣＶＤ法）を使用してもよい。ＳｉＯ２膜に代えて他の絶縁膜（例えばＳｉ３Ｎ４膜）を使用してもよい。
次に、こうして貫通孔１４ａ及び１４が形成されたシリコンウェハー１１Ａの裏面に、パターン化されたレジスト膜（図示せず）を形成した後、そのレジスト膜をマスクとして、ウェハー１１Ａをその裏面側から選択的にエッチングし、図３３に示すような溝２４が複数個形成される。溝２４は、隣接するセンサ装置部４の境界に形成されており、スクライブライン５３と同一の格子状パターンを持つため、貫通孔１４ａ及び１４とは重ならない。溝２４は、ウェハー１１Ａと接着剤膜３０とを貫通して論理ＩＣウェハー６０Ａの内部まで達している。この工程も、貫通孔１４ａ及び１４の形成工程と同様に、ＲＩＥ法、ＩＣＥ法等の任意のエッチング法により行うことができる。しかし、レーザー加工、陽極酸化、ダイシング加工等の方法で行ってもよい。
次に、スパッタリング法により、図３４に示すように、ＳｉＯ２膜１６ａ及び１６ｂの下面に第１導電膜１９を形成する。第１導電膜１９は、シリコンウェハー１１Ａの裏面だけでなく、各貫通孔１４ａ及び１４の内壁全体と溝２４の内壁全体と各パッド６３の裏面と各表面電極１５の裏面をも覆っている。第１導電膜１９は、各パッド６３と各表面電極１５に接触しているので、各パッド６３と電気的に相互接続されると同時に、各表面電極１５とも電気的に相互接続される。第１導電膜１９は、スパッタリング法により適当な導電膜をシリコンウェハー１１Ａの裏側から形成することにより、容易に得ることができる。
第１導電膜１９は、ここでは、上述した第１実施形態と同様に、Ｔｉ膜とＣｕ膜を積層してなる二層膜（Ｔｉ−Ｃｕ二層膜）とされている。このような構造の第１導電膜１９は、上述した第１実施形態と同様に、スパッタリング法によりＳｉＯ２膜１６ａ及び１６ｂの表面にバリア材としてのチタン（Ｔｉ）膜を形成した後、スパッタリング法によりそのＴｉ膜上に導電材としての銅（Ｃｕ）膜を重ねて形成することにより、容易に得ることができる。しかし、第１導電膜１９としては、上述した第１実施形態と同様に、他の構成も使用可能である。スパッタリング法に代えて、メッキ法等を用いてもよい。
その後、第１導電膜１９の下面にめっき用レジスト膜５２を形成し、これを所望の配線が得られる形状にパターン化する。図３５に示すように、レジスト膜５２は、シリコンウェハー１１Ａの裏面のみに存在し、貫通孔１４ａ及び１４や溝２４の内部には存在していない。これは、貫通孔１４ａ及び１４や溝２４の内部においても、第１導電膜１９の下面に第２導電膜２０が形成されるようにするためである。
そして、このレジスト膜５２をマスクとして、図３６に示すように、第１導電膜１９の下面に選択的に第２導電膜２０を形成する。第２導電膜２０は、レジスト膜５２が存在しない箇所に形成されるので、シリコンウェハー１１Ａの裏面だけでなく、貫通孔１４ａ及び１４や溝２４の内部にも形成される。第２導電膜２０の厚さは、レジスト膜５２の厚さとほぼ同一とする。この工程は、例えば、第１導電膜１９に含まれているＣｕ膜をシードメタルとしたＣｕの電解メッキ法により、好適に実施することができ、その場合は第２導電膜２０はＣｕ膜となる。その後、レジスト膜５２を剥離すると、図３７に示す構造が得られる。電解メッキ法に代えて無電解メッキ法を用いてもよい。
第２導電膜２０は、第１導電膜（ここではＴｉ−Ｃｕ二層膜）１９の厚さの不足を補うために形成されているので、Ｃｕ膜に限定されず、所望の導電性を持つ他の任意の金属膜を使用することができる。
次に、第２導電膜２０をマスクとして用いたエッチングにより、第１導電膜（ここではＴｉ−Ｃｕ二層膜）１９を選択的に除去する。その結果、第１導電膜１９の第２導電膜２０から露出している箇所が除去され、ＳｉＯ２膜１６ａが露出せしめられる。この時、図３８に示すように、第１導電膜１９は、第２導電膜（ここではＣｕ膜）２０と同じ形状（パターン）を持つ。こうして、第１導電膜１９と第２導電膜２０の積層体よりなる配線が、シリコンウェハー１１Ａの裏面に形成される。この状態では、貫通孔１４ａ及び１４や溝２４の内壁全体が、第１導電膜１９と第２導電膜２０の積層体で覆われている。
その後、コーティング法により、シリコンウェハー１１Ａの裏面側に絶縁性のソルダーレジスト膜２２を形成し、残存している第１導電膜１９と第２導電膜２０の積層構造（配線）と、それより露出しているＳｉＯ２膜１６ａを、ソルダーレジスト膜２２で埋め込む。そして、適当なマスクを用いた公知のフォトリソグラフィ法により、ソルダーレジスト膜２２をパターニングして、図３９に示すように、ソルダーバンプ２３を形成すべき箇所だけに開口を形成して第２導電膜２０を露出させる。この時、ウェハー１１Ａの裏面は、ソルダーバンプ２３を形成すべき箇所を除いて、全面がソルダーレジスト膜２２で覆われている。また、貫通孔１４と溝２４の内部においても、第２導電膜２０の全面がソルダーレジスト膜２２で覆われている。
続いて、加熱・溶融せしめられたハンダ（溶融ハンダ）中に図３９の構造体の裏面側（シリコンウェハー１１Ａの裏面側）を浸漬し、所定時間経過後に引き上げる。この時、溶融ハンダは、シリコンウェハー１１Ａの裏面のソルダーレジスト膜２２で覆われていないのみ箇所に選択的に付着するので、その状態で室温まで冷却すると、当該箇所に付着した溶融ハンダはバンプ状になって硬化する。こうして、当該箇所にソルダーバンプ２３が形成される。この時の状態は図４０に示すとおりである。こうして、シリコンウェハー１１Ａ上に、図２６に示した加速度センサ装置１Ａの構成を持つセンサ装置部４が複数個、完成する。
このようにしてシリコンウェハー１１Ａ上に複数のセンサ装置部４が完成すると、適当なダイシングブレードを用いて、スクライブライン５３（図１７を参照）に沿ってシリコンウェハー１１Ａのダイシングを行う。碁盤状のスクライブライン５３は、碁盤状の溝２４と重なり合う位置に設定される、換言すれば、各スクライブライン５３は、溝２４に沿って設定される。この時、分離したセンサ装置部４が切断後に分散しないように、シリコンウェハー１１Ａの裏面または論理ＩＣウェハー６０Ａの裏面（上面）に公知のダイシングテープ（図示せず）を貼り付けておく。このダイシング動作を繰り返すことにより、論理ＩＣウェハー６０Ａと接着剤膜３０Ａ、そして内部にセンサ装置部４が形成されたシリコンウェハー１１Ａは、当該スクライブライン５３に沿って切断される。その結果、シリコンウェハー１１Ａ上にあるセンサ装置部４が相互に分離される。
以上のような工程により、図２６および図２７の構成を持つ第５実施形態の加速度センサ装置３が複数個、一括して製造される。各加速度センサ装置３の側面全体をＣＳＰを構成する絶縁性合成樹脂（図示せず）で覆う必要がないのであれば、これで製造工程が終了する。各加速度センサ装置３の側面全体をＣＳＰを構成する絶縁性合成樹脂（図示せず）で覆う必要があれば、当該絶縁性合成樹脂で被覆する工程を実施した後、製造工程が終了する。こうしてＣＳＰを備えた加速度センサ装置３が得られる。
本発明の第５実施形態に係る加速度センサ装置３は、上述したように、チップ状の加速度センサ素子１０Ａと、加速度センサ素子１０Ａの表面側に接着剤膜３０を用いて固着された、機能部材としての論理ＩＣ６０とを備えており、加速度センサ素子１０Ａの外側面全体、接着剤膜３０の外側面全体、接着剤膜３０と加速度センサ素子１０Ａとの界面、及び接着剤膜３０と論理ＩＣ６０との界面を少なくとも含む領域が、第１導電膜１９としてのＴｉ−Ｃｕ二層膜と第２導電膜２０としてのＣｕ膜の積層体（これは加速度センサ素子１０Ａの裏面１０Ａｂ上の配線と、貫通孔１４ａ及び１４内の埋込配線としても使用される）からなる湿気侵入防止用金属膜によって覆われている。このため、大気中の湿気が、接着剤膜３０それ自体または接着剤膜３０とそれに隣接する部材（すなわち加速度センサ素子１０Ａと論理ＩＣ６０）との界面を通ってキャビティＣ中に入り込む恐れがなくなる。したがって、その湿気に起因する加速度センサ装置３の性能や信頼性の低下を抑制することができる。
また、加速度センサ素子１０Ａの外側面全体、接着剤膜３０の外側面全体、接着剤膜３０と加速度センサ素子１０Ａとの界面、及び接着剤膜３０と論理ＩＣ６０との界面を少なくとも含む領域を覆うように、前記湿気侵入防止用金属膜を設けるだけで足りるので、簡単な構成である。
また、製造工程では、加速度センサ素子１０Ａが複数個形成されたシリコンウェハー１０Ａに、その裏面からスクライブライン５３と重なり合うように、論理ＩＣ６０に達する溝２４を複数個形成してから、加速度センサ素子１０Ａの裏面１０Ａｂに、第１導電膜１９としてのＴｉ−Ｃｕ二層膜と第２導電膜２０としてのＣｕ膜を溝２４と貫通孔１４ａ及び１４の内部にまで延在させて形成するだけで、前記湿気侵入防止用の金属膜を形成することができるため、そのＴｉ−Ｃｕ二層膜膜とそのＣｕ膜のパターン（形状）を変えるだけで加速度センサ装置３を製造することができる。したがって、この種半導体装置の従来の製造工程において、前記湿気侵入防止用金属膜（Ｔｉ−Ｃｕ二層膜とＣｕ膜からなる三層膜）を形成する工程を新たに追加したり、この種加速度センサ装置の製造のために使用する材料やプロセスを変更したりする必要がない。
よって、チップ状の加速度センサ素子１０Ａと、加速度センサ素子１０Ａに接着剤膜３０を用いて固着されたチップ状の論理ＩＣ６０とを備えた加速度センサ装置３において、接着剤膜３０それ自体または接着剤膜３０とそれに隣接する部材（加速度センサ素子１０Ａと論理ＩＣ６０）との界面を通って入り込む湿気に起因する加速度センサ装置３の性能や信頼性の低下を、簡単な構成で抑制することができるという効果がある。また、ウェハーレベルでのこの種加速度センサ装置の従来の製造工程に対してほとんど工程の追加や変更なしに製造することができるという効果もある。
さらに、上述した本発明の第５実施形態に係る加速度センサ装置３の製造方法では、複数の加速度センサ装置３をウェハーレベルの製造工程で一括して製造することができる、という効果もある。
なお、本第５実施形態に係る加速度センサ装置３において、上述した第２実施形態の固体撮像装置１Ａ（図２０及び図２１を参照）と同様に、チップ状加速度センサ素子１０Ａ（シリコン基板１１）の外側面全体がＳｉＯ２膜１６ｂで覆われていると共に、そのＳｉＯ２膜１６ｂの表面に第１導電膜１９と第２導電膜２０の積層体が重ねて形成されており、当該積層体がシリコン基板１１とは電気的に絶縁されているようにすることもできる。
また、上述した第３実施形態の固体撮像装置１Ｂ（図２４を参照）と同様に、チップ状加速度センサ素子１０Ａのシリコン基板１１の外側面全体を覆う第１導電膜１９の先端（図２４では上端）が、論理ＩＣ６０の内表面上に位置しており、論理ＩＣ６０の内部には入り込んでいないようにすることもできる。
さらに、本第５実施形態に係る加速度センサ装置３では、半導体素子として加速度センサ素子が使用され、機能部材として論理ＩＣ６０が使用されているが、本第５実施形態はこれに限定されない。半導体素子として、加速度センサ以外の機能を持つ素子を使用してもよいし、機能部材として、半導体素子の持つ機能に好適に組み合わせ可能なものであれば、論理ＩＣ６０以外の任意の機能を持つＩＣを使用してもよい。
（第６実施形態）
図４２は、本発明の第６実施形態に係る半導体装置の概略構成を示す断面図である。本第６実施形態は、第５実施形態と同様に、当該半導体装置を加速度センサ装置３Ａとして構成したものである。
本第６実施形態の加速度センサ装置３Ａは、図４２に示すように、加速度センサ素子１０Ａと論理ＩＣ６０を固着する接着剤膜３０ａが、加速度センサ素子１０Ａの表面１０Ａａの全体を覆っており、加速度センサ素子１０Ａと論理ＩＣ６０の間にキャビティＣが存在していない点を除いて、上述した第５実施形態の加速度センサ装置３（図２６参照）と同じ構成である。したがって、構成が同一の部分については、上述した第５実施形態と同一の符号を付してその説明を省略する。
接着剤膜３０ａは、加速度センサ素子１０Ａの全表面を覆うように形成されているので、加速度センサ素子１０Ａ及び論理ＩＣ６０との熱膨張率の差が小さい接着剤を使用して形成する必要がある。
接着剤膜３０ａは、論理ＩＣウェハー貼付工程（図２９を参照）において、接着剤をＳｉウェハー１１Ａの全表面を覆うように形成してからその上に論理ＩＣ６０Ａを貼り付けることにより、上述した第５実施形態の加速度センサ装置３と同じ方法で容易に製造することができる。
本第６実施形態の加速度センサ装置３Ａは、接着剤膜３０ａが加速度センサ素子１０Ａの表面全体を覆っており、加速度センサ素子１０Ａと論理ＩＣ６０の間にキャビティＣが存在していない点を除いて、上述した第５実施形態の加速度センサ装置３と同じ構成であるから、上述した第５実施形態と同じ効果が得られることが明らかである。
すなわち、キャビティＣが存在しなくても、接着剤膜３０ａと加速度センサ１０Ａの界面または接着剤膜３０ａと論理ＩＣ６０の界面を介して加速度センサ装置３Ａの内部に湿気が侵入し、信頼性が低下する恐れがあるが、加速度センサ装置３Ａでは、加速度センサ素子１０Ａの外側面全体、接着剤膜３０ａの外側面全体、接着剤膜３０ａと加速度センサ素子１０Ａとの界面、及び接着剤膜３０ａと論理ＩＣ６０との界面を少なくとも含む領域が、第１導電膜１９と第２導電膜２０の積層体（湿気侵入防止用金属膜）によって覆われているので、大気中の湿気に起因する加速度センサ装置３Ａの信頼性の低下を簡単な構成で抑制することができる。また、ウェハーレベルでのこの種加速度センサ装置の従来の製造工程に対してほとんど工程の追加や変更なしに製造することができる。
なお、本第６実施形態の加速度センサ装置３Ａにおいて、上述した第２実施形態の固体撮像装置１Ａ（図２０及び図２１を参照）のように、加速度センサ素子１０Ａのシリコン基板１１の外側面全体がＳｉＯ２膜１６ｂで覆われていて、その表面に第１導電膜１９と第２導電膜２０の積層体が形成されていてもよい。また、上述した第３実施形態の固体撮像装置１Ｂ（図２４を参照）のように、加速度センサ装置３Ａの外側面において、第１導電膜１９と第２導電膜の積層体の先端が論理ＩＣ６０の内表面上に位置し、論理ＩＣ６０の内部には入り込んでいないようにしてもよい。
（他の実施形態）
上述した第１〜第６実施形態は、本発明を具体化した例を示すものである。したがって、本発明はこれらの実施形態に限定されるものではなく、本発明の趣旨を外れることなく種々の変形が可能であることは言うまでもない。
例えば、上述した実施形態では、半導体装置として固体撮像装置または加速度センサ装置に適用した例が記載されているが、本発明はこれらの装置には限定されない。固体撮像装置と加速度センサ装置だけでなく、チップ状半導体素子と、その半導体素子の表面に接着剤膜を用いて固着された機能部材とを備えてなる半導体装置全般にも適用可能である。
例えば、チップ状半導体素子に論理ＩＣの機能を付与し、機能部材に加速度センサの機能を付与することが可能である。また、チップ状半導体素子に論理ＩＣの機能を付与し、機能部材にＳＡＷ（Surface Acoustic Wave、弾性表面波）素子の機能を付与し、ハーメチックシール構造としてもよい。このように、チップ状半導体素子の機能と機能部材の機能の組み合わせを適宜変えることにより、所望の機能を持つ種々の半導体装置を実現することができる。
なお、湿気侵入防止用金属膜は、半導体装置の内部への湿気の侵入を防止する機能を持つものであれば、本明細書中に例示したもの以外の金属膜も使用可能である。
本発明の第１実施形態に係る半導体装置（固体撮像装置）の概略構成を示す断面図である。 本発明の第１実施形態に係る半導体装置（固体撮像装置）の端部の部分拡大断面図である。 本発明の第１実施形態に係る半導体装置（固体撮像装置）の製造方法を工程毎に示す部分断面図である。 本発明の第１実施形態に係る半導体装置（固体撮像装置）の製造方法を工程毎に示す部分断面図で、図３の続きである。 本発明の第１実施形態に係る半導体装置（固体撮像装置）の製造方法を工程毎に示す部分断面図で、図４の続きである。 本発明の第１実施形態に係る半導体装置（固体撮像装置）の製造方法を工程毎に示す部分断面図で、図５の続きである。 本発明の第１実施形態に係る半導体装置（固体撮像装置）の製造方法を工程毎に示す部分断面図で、図６の続きである。 本発明の第１実施形態に係る半導体装置（固体撮像装置）の製造方法を工程毎に示す部分断面図、図７の続きである。 本発明の第１実施形態に係る半導体装置（固体撮像装置）の製造方法を工程毎に示す部分断面図、図８の続きである。 本発明の第１実施形態に係る半導体装置（固体撮像装置）の製造方法を工程毎に示す部分断面図で、図９の続きである。 本発明の第１実施形態に係る半導体装置（固体撮像装置）の製造方法を工程毎に示す部分断面図で、図１０の続きである。 本発明の第１実施形態に係る半導体装置（固体撮像装置）の製造方法を工程毎に示す部分断面図で、図１１の続きである。 本発明の第１実施形態に係る半導体装置（固体撮像装置）の製造方法を工程毎に示す部分断面図で、図１２の続きである。 本発明の第１実施形態に係る半導体装置（固体撮像装置）の製造方法を工程毎に示す部分断面図で、図１３の続きである。 本発明の第１実施形態に係る半導体装置（固体撮像装置）の製造方法を工程毎に示す部分断面図で、図１４の続きである。 本発明の第１実施形態に係る半導体装置（固体撮像装置）の製造方法を工程毎に示す部分断面図で、図１５の続きである。 本発明の第１実施形態に係る半導体装置（固体撮像装置）の製造方法において、シリコンウェハー上にアレイ状に配置された複数の撮像装置部を示す概略平面図である。 本発明の第１実施形態に係る半導体装置（固体撮像装置）の概略平面図である。 本発明の第１実施形態に係る半導体装置（固体撮像装置）の概略裏面図である。 本発明の第２実施形態に係る半導体装置（固体撮像装置）の概略構成を示す断面図である。 本発明の第２実施形態に係る半導体装置（固体撮像装置）の端部の部分拡大断面図である。 本発明の第２実施形態に係る半導体装置（固体撮像装置）の製造方法を工程毎に示す部分断面図である。 本発明の第２実施形態に係る半導体装置（固体撮像装置）の製造方法を工程毎に示す部分断面図で、図２２の続きである。 本発明の第３実施形態に係る半導体装置（固体撮像装置）の概略構成を示す断面図である。 本発明の第４実施形態に係る半導体装置（固体撮像装置）の概略構成を示す断面図である。 本発明の第５実施形態に係る半導体装置（加速度センサ装置）の概略構成を示す断面図である。 図２６の半導体装置（加速度センサ装置）の端部の部分拡大断面図である。 本発明の第５実施形態に係る半導体装置（加速度センサ装置）の製造方法を工程毎に示す部分断面図である。 本発明の第５実施形態に係る半導体装置（加速度センサ装置）の製造方法を工程毎に示す部分断面図で、図２８の続きである。 本発明の第５実施形態に係る半導体装置（加速度センサ装置）の製造方法を工程毎に示す部分断面図で、図２９の続きである。 本発明の第５実施形態に係る半導体装置（加速度センサ装置）の製造方法を工程毎に示す部分断面図で、図３０の続きである。 本発明の第５実施形態に係る半導体装置（加速度センサ装置）の製造方法を工程毎に示す部分断面図で、図３１の続きである。 本発明の第５実施形態に係る半導体装置（加速度センサ装置）の製造方法を工程毎に示す部分断面図、図３２の続きである。 本発明の第５実施形態に係る半導体装置（加速度センサ装置）の製造方法を工程毎に示す部分断面図、図３３の続きである。 本発明の第５実施形態に係る半導体装置（加速度センサ装置）の製造方法を工程毎に示す部分断面図で、図３４の続きである。 本発明の第５実施形態に係る半導体装置（加速度センサ装置）の製造方法を工程毎に示す部分断面図で、図３５の続きである。 本発明の第５実施形態に係る半導体装置（加速度センサ装置）の製造方法を工程毎に示す部分断面図で、図３６の続きである。 本発明の第５実施形態に係る半導体装置（加速度センサ装置）の製造方法を工程毎に示す部分断面図で、図３７の続きである。 本発明の第５実施形態に係る半導体装置（加速度センサ装置）の製造方法を工程毎に示す部分断面図で、図３８の続きである。 本発明の第５実施形態に係る半導体装置（加速度センサ装置）の製造方法を工程毎に示す部分断面図で、図３９の続きである。 本発明の第５実施形態に係る半導体装置（加速度センサ装置）の製造方法を工程毎に示す部分断面図で、図４０の続きである。 本発明の第６実施形態に係る半導体装置（加速度センサ装置）の概略構成を示す断面図である。
符号の説明
１、１Ａ、１Ｂ、１Ｃ 固体撮像装置
２ 撮像装置部
３、３Ａ 加速度センサ装置
４ センサ装置部
１０ 固体撮像素子
１０Ａ 加速度センサ素子
１１ シリコン基板
１１Ａ シリコンウェハー
１４，１４ａ 貫通孔
１５ 表面電極
１６ａ、１６ｂ ＳｉＯ２膜
１７ マイクロカラーフィルタ
１８ マイクロレンズアレイ
１８ａ マイクロレンズ
１９ 第１導電膜
２０ 第２導電膜
２１ 受光素子領域
２２ ソルダーレジスト膜
２３ ソルダーバンプ
２４ 溝
２５ 加速度センサ領域
３０、３０ａ、３０Ａ 接着剤膜
４０ ガラスカバー
４０Ａ ガラス板（機能部材ウェハー）
５２ めっき用レジスト膜
５３ スクライブライン
６０ 論理ＩＣ
６０Ａ 論理ＩＣウェハー
６１ Ｓｉ基板
６２ 論理回路領域
６３ パッド
Ｃ キャビティ

Claims (26)

  1. 所定の機能を実現するためのアクティブ領域を表面に有するチップ状半導体素子と、
    接着剤膜によって前記半導体素子の表面側に固着された、所定の機能を有する機能部材と、
    前記半導体素子の外側面全体、前記接着剤膜の外側面全体、前記接着剤膜と前記半導体素子との界面、及び前記接着剤膜と前記機能部材との界面を少なくとも含む領域を覆う金属膜と
    を備えてなることを特徴とする半導体装置。
  2. 前記半導体素子の裏面側に形成された配線または電極をさらに有していると共に、前記配線または電極が、前記半導体素子をその表面から裏面まで貫通する複数の貫通孔に形成された埋込配線を介して、前記半導体素子の前記アクティブ領域に電気的に接続されており、
    前記金属膜が、前記配線または電極の形成に使用される金属膜を利用して形成されている請求項１に記載の半導体装置。
  3. 前記半導体素子の裏面側に形成された配線または電極をさらに有していると共に、前記機能部材が所定の回路機能を実現するアクティブ領域を有しており、
    前記配線または電極が、前記半導体素子と前記接着剤膜とを貫通する複数の貫通孔に形成された埋込配線を介して、前記機能部材の前記アクティブ領域に電気的に接続されていて、前記金属膜が、前記配線または電極の形成に使用される金属膜を利用して形成されている請求項１に記載の半導体装置。
  4. 前記金属膜が、銅（Ｃｕ）膜、チタン（Ｔｉ）膜、クロム（Ｃｒ）膜、タンタル（Ｔａ）膜、及びタングステン（Ｗ）膜からなる群から選ばれる一種である請求項１〜３のいずれか１項に記載の半導体装置。
  5. 前記金属膜が、チタン（Ｔｉ）膜と銅（Ｃｕ）膜からなる二層膜、クロム（Ｃｒ）膜と銅（Ｃｕ）膜からなる二層膜、タンタル（Ｔａ）膜と銅（Ｃｕ）膜からなる二層膜、及びタングステン（Ｗ）と銅（Ｃｕ）膜からなる二層膜からなる群から選ばれる一種である請求項１〜３のいずれか１項に記載の半導体装置。
  6. 前記金属膜が、チタン（Ｔｉ）膜と窒化チタン（ＴｉＮ）膜と銅（Ｃｕ）膜からなる三層膜、タンタル（Ｔａ）膜と窒化タンタル（ＴａＮ）膜と銅（Ｃｕ）膜からなる三層膜、及びタングステン（Ｗ）膜と窒化タングステン（ＷＮ）膜と銅（Ｃｕ）膜からなる三層膜からなる群から選ばれる一種である請求項１〜３のいずれか１項に記載の半導体装置。
  7. 前記金属膜の、前記半導体素子の外側面と前記接着剤膜の外側面に沿って延在する部分の端部が、前記機能部材の内部まで到達している請求項１〜６のいずれか１項に記載の半導体装置。
  8. 前記金属膜の、前記半導体素子の外側面と前記接着剤膜の外側面に沿って延在する部分の端部が、前記機能部材の前記半導体素子側の表面まで到達しているが、前記機能部材の内部には入り込んでいない請求項１〜６のいずれか１項に記載の半導体装置。
  9. 前記金属膜が、前記半導体素子の外側面において当該半導体素子の半導体基板に接触している請求項１〜８のいずれか１項に記載の半導体装置。
  10. 前記半導体素子の外側面全体が絶縁膜で覆われており、前記金属膜が、前記絶縁膜の上に配置されていて、前記半導体素子の外側面において当該半導体素子の半導体基板から離隔している請求項１〜８のいずれか１項に記載の半導体装置。
  11. 前記半導体素子と前記機能膜の間に、前記接着剤膜によって囲まれたキャビティが形成されている請求項１〜１０のいずれか１項に記載の半導体装置。
  12. 前記半導体素子と前記機能膜の間の隙間全体が、前記接着剤膜によって充填されている請求項１〜１０のいずれか１項に記載の半導体装置。
  13. 前記半導体素子が固体撮像素子とされ、前記機能膜が透明カバーとされている請求項１または２に記載の半導体装置。
  14. 前記半導体素子が加速度センサ素子とされ、前記機能膜が論理ＩＣとされている請求項１または３に記載の半導体装置。
  15. 撮像機能を実現するためのアクティブ領域を表面に有するチップ状半導体素子と、
    接着剤膜によって前記半導体素子の表面側に固着された、透光性カバーの機能を持つチップ状機能部材と、
    前記半導体素子の裏面側に形成された配線または電極と、
    前記半導体素子をその表面から裏面まで貫通する貫通孔に形成された、前記配線または電極と前記半導体素子のアクティブ領域とを電気的に相互接続する埋込配線と、
    前記半導体素子の外側面全体、前記接着剤膜の外側面全体、前記接着剤膜と前記半導体素子との界面、及び前記接着剤膜と前記機能部材との界面を少なくとも含む領域を覆う金属膜とを備え、
    前記金属膜が、前記配線または電極の形成に使用される金属膜を利用して形成されていることを特徴とする半導体装置。
  16. 所定の機能を実現するためのアクティブ領域を表面に有するチップ状半導体素子と、
    接着剤膜によって前記半導体素子の表面側に固着された、所定の回路機能を実現するためのアクティブ領域を有するチップ状機能部材と、
    前記半導体素子の裏面側に形成された配線または電極と、
    前記半導体素子及び前記接着剤膜を貫通する貫通孔に形成された、前記配線または電極と前記機能部材のアクティブ領域とを電気的に相互接続する埋込配線と、
    前記半導体素子の外側面全体、前記接着剤膜の外側面全体、前記接着剤膜と前記半導体素子との界面、及び前記接着剤膜と前記機能部材との界面を少なくとも含む領域を覆う金属膜とを備え、
    前記金属膜が、前記配線または電極の形成に使用される金属膜を利用して形成されていることを特徴とする半導体装置。
  17. 前記金属膜が、銅（Ｃｕ）膜、チタン（Ｔｉ）膜、クロム（Ｃｒ）膜、タンタル（Ｔａ）膜、及びタングステン（Ｗ）膜からなる群から選ばれる一種である請求項１５または１６に記載の半導体装置。
  18. 前記金属膜が、チタン（Ｔｉ）膜と銅（Ｃｕ）膜からなる二層膜、クロム（Ｃｒ）膜と銅（Ｃｕ）膜からなる二層膜、タンタル（Ｔａ）膜と銅（Ｃｕ）膜からなる二層膜、及びタングステン（Ｗ）と銅（Ｃｕ）膜からなる二層膜からなる群から選ばれる一種である請求項１５または１６に記載の半導体装置。
  19. 前記金属膜が、チタン（Ｔｉ）膜と窒化チタン（ＴｉＮ）膜と銅（Ｃｕ）膜からなる三層膜、タンタル（Ｔａ）膜と窒化タンタル（ＴａＮ）膜と銅（Ｃｕ）膜からなる三層膜、及びタングステン（Ｗ）膜と窒化タングステン（ＷＮ）膜と銅（Ｃｕ）膜からなる三層膜からなる群から選ばれる一種である請求項１５または１６に記載の半導体装置。
  20. 前記金属膜の、前記半導体素子の外側面と前記接着剤膜の外側面に沿って延在する部分の端部が、前記機能部材の内部まで到達するように形成されている請求項１５〜１９のいずれか１項に記載の半導体装置。
  21. 前記金属膜の、前記半導体素子の外側面と前記接着剤膜の外側面に沿って延在する部分の端部が、前記機能部材の前記半導体素子側の表面まで到達しているが、前記機能部材の内部には入り込んでいない請求項１５〜１９のいずれか１項に記載の半導体装置。
  22. 前記金属膜が、前記半導体素子の外側面において当該半導体素子の半導体基板に接触している請求項１５〜２１のいずれか１項に記載の半導体装置。
  23. 前記半導体素子の外側面全体が絶縁膜で覆われており、前記金属膜が、前記絶縁膜の上に配置されていて、前記半導体素子の外側面において当該半導体素子の半導体基板から離隔している請求項１５〜２１のいずれか１項に記載の半導体装置。
  24. 前記半導体素子と前記機能膜の間に、前記接着剤膜によって囲まれたキャビティが形成されている請求項１５〜２３のいずれか１項に記載の半導体装置。
  25. 前記半導体素子と前記機能膜の間の隙間全体が、前記接着剤膜によって充填されている請求項１５〜２３のいずれか１項に記載の半導体装置。
  26. 前記半導体素子が加速度センサ素子とされ、前記機能膜が論理ＩＣとされている請求項１６に記載の半導体装置。
JP2008046061A 2008-02-27 2008-02-27 半導体装置 Expired - Fee Related JP5344336B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008046061A JP5344336B2 (ja) 2008-02-27 2008-02-27 半導体装置
US12/394,911 US8164191B2 (en) 2008-02-27 2009-02-27 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008046061A JP5344336B2 (ja) 2008-02-27 2008-02-27 半導体装置

Publications (3)

Publication Number Publication Date
JP2009206253A true JP2009206253A (ja) 2009-09-10
JP2009206253A5 JP2009206253A5 (ja) 2012-06-14
JP5344336B2 JP5344336B2 (ja) 2013-11-20

Family

ID=41148245

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008046061A Expired - Fee Related JP5344336B2 (ja) 2008-02-27 2008-02-27 半導体装置

Country Status (2)

Country Link
US (1) US8164191B2 (ja)
JP (1) JP5344336B2 (ja)

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010238729A (ja) * 2009-03-30 2010-10-21 Oki Semiconductor Co Ltd チップサイズパッケージ状の半導体チップ及び製造方法
JP2012033615A (ja) * 2010-07-29 2012-02-16 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP2012044114A (ja) * 2010-08-23 2012-03-01 Canon Inc 撮像モジュール及びカメラ
JP2014067743A (ja) * 2012-09-24 2014-04-17 Olympus Corp 撮像装置、該撮像装置を備える内視鏡
JP2015159275A (ja) * 2014-01-27 2015-09-03 ソニー株式会社 撮像素子、製造装置、製造方法
JP2016157945A (ja) * 2015-02-24 2016-09-01 オプティツ インコーポレイテッド 応力解放式画像センサパッケージ構造及び方法
JP2017514314A (ja) * 2014-05-05 2017-06-01 クアルコム，インコーポレイテッド 無機層内の高密度インターコネクトおよび有機層内の再配線層を備える集積デバイス
JP2017103478A (ja) * 2012-05-30 2017-06-08 オリンパス株式会社 撮像装置、半導体装置および撮像ユニット
JP2018056259A (ja) * 2016-09-28 2018-04-05 キヤノン株式会社 半導体装置の製造方法
KR20180042347A (ko) * 2015-10-10 2018-04-25 차이나 와퍼 레벨 씨에스피 씨오., 엘티디. 이미지 센싱 칩을 위한 패키징 방법 및 패키지 구조
KR20180056724A (ko) * 2015-10-10 2018-05-29 차이나 와퍼 레벨 씨에스피 씨오., 엘티디. 이미지 감지 칩에 대한 패키징 방법 및 패키지 구조
US10381399B2 (en) 2016-10-31 2019-08-13 Canon Kabushiki Kaisha Semiconductor device
WO2020129635A1 (ja) 2018-12-18 2020-06-25 ソニーセミコンダクタソリューションズ株式会社 半導体装置
WO2021162127A1 (ja) * 2020-02-13 2021-08-19 ソニーセミコンダクタソリューションズ株式会社 半導体装置および半導体装置の製造方法
JP2022500952A (ja) * 2019-05-16 2022-01-04 中芯集成電路(寧波)有限公司上海分公司Ningbo Semiconductor International Corporation(Shanghai Branch) エアギャップ型半導体デバイスのパッケージング構造及びその製作方法
JP2022019935A (ja) * 2015-11-05 2022-01-27 ソニーセミコンダクタソリューションズ株式会社 半導体装置及び電子機器

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8536671B2 (en) * 2010-06-07 2013-09-17 Tsang-Yu Liu Chip package
JP5450295B2 (ja) * 2010-07-05 2014-03-26 オリンパス株式会社 撮像装置および撮像装置の製造方法
FR2968832A1 (fr) * 2010-12-08 2012-06-15 St Microelectronics Grenoble 2 Procédé de fabrication de dispositifs semi-conducteurs et dispositifs semi-conducteurs
US8900913B2 (en) * 2011-08-19 2014-12-02 Chuan-Jin Shiu Chip package and method for forming the same
JP6147250B2 (ja) * 2012-05-30 2017-06-14 オリンパス株式会社 撮像装置の製造方法および半導体装置の製造方法
US8987871B2 (en) * 2012-05-31 2015-03-24 Stmicroelectronics Pte Ltd. Cap for a microelectromechanical system device with electromagnetic shielding, and method of manufacture
JP2015001459A (ja) * 2013-06-17 2015-01-05 セイコーエプソン株式会社 機能素子、電子機器、および移動体
JP2015142067A (ja) * 2014-01-30 2015-08-03 ソニー株式会社 固体撮像装置およびその製造方法、半導体装置、並びに電子機器
TWI529891B (zh) * 2014-05-01 2016-04-11 精材科技股份有限公司 半導體結構及其製作方法
DE102014111945A1 (de) 2014-05-19 2015-11-19 Zentrum Mikroelektronik Dresden Ag Funktionseinheit mit strahlungsundurchlässigen Mitteln
KR20160090972A (ko) * 2015-01-22 2016-08-02 에스케이하이닉스 주식회사 이미지 센서 패키지 및 제조 방법
JP6727948B2 (ja) * 2015-07-24 2020-07-22 ソニーセミコンダクタソリューションズ株式会社 撮像素子、製造方法
US9895459B2 (en) * 2015-10-21 2018-02-20 Stanley Electric Co., Ltd. Ultraviolet ray emitting package having resin adhesive layer and ultraviolet ray irradiating apparatus
US9653504B1 (en) * 2015-11-03 2017-05-16 Omnivision Technologies, Inc. Chip-scale packaged image sensor packages with black masking and associated packaging methods
US10506186B2 (en) * 2015-11-12 2019-12-10 Sony Corporation Solid-state imaging device and solid-state imaging apparatus
CN105744127B (zh) * 2015-11-13 2020-04-28 宁波舜宇光电信息有限公司 摄像模组及其电气支架和组装方法
TW201742200A (zh) * 2015-12-29 2017-12-01 精材科技股份有限公司 晶片封裝體及其製造方法
TWI649856B (zh) * 2016-05-13 2019-02-01 精材科技股份有限公司 晶片封裝體與其製造方法
US10128289B2 (en) 2016-09-12 2018-11-13 Semiconductor Components Industries, Llc Embedded image sensor semiconductor packages and related methods
US10424540B2 (en) * 2016-10-06 2019-09-24 Xintec Inc. Chip package and method for forming the same
US20180358398A1 (en) * 2017-06-13 2018-12-13 Xintec Inc. Chip package and manufacturing method thereof
US10804206B2 (en) * 2017-07-31 2020-10-13 Taiwan Semiconductor Manufacturing Co., Ltd. Deep trench protection
JP2019040893A (ja) * 2017-08-22 2019-03-14 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置およびその製造方法、並びに電子機器
JP2019161046A (ja) * 2018-03-14 2019-09-19 ソニーセミコンダクタソリューションズ株式会社 半導体装置、撮像装置、および電子機器
US10868061B2 (en) * 2018-08-13 2020-12-15 Semiconductor Components Industries, Llc Packaging structure for a sensor having a sealing layer
US10998361B2 (en) * 2018-09-22 2021-05-04 Omnivision Technologies, Inc. Image-sensor package and associated method
CN111554698B (zh) * 2020-03-27 2023-05-23 广州立景创新科技有限公司 图像获取组件及其制备方法
KR20220031161A (ko) * 2020-09-04 2022-03-11 삼성전자주식회사 반도체 패키지

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0487354A (ja) * 1990-07-30 1992-03-19 Hitachi Ltd 半導体装置
JPH06224318A (ja) * 1993-01-26 1994-08-12 Kyocera Corp 半導体装置
JP2004079608A (ja) * 2002-08-12 2004-03-11 Sanyo Electric Co Ltd 固体撮像装置および固体撮像装置の製造方法
JP2006019428A (ja) * 2004-06-30 2006-01-19 Fujikura Ltd 半導体パッケージ及びその製造方法
WO2006040986A1 (ja) * 2004-10-13 2006-04-20 Sumitomo Bakelite Co., Ltd. 受光装置
WO2006073085A1 (ja) * 2005-01-04 2006-07-13 I Square Reserch Co., Ltd. 固体撮像装置及びその製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4947256B2 (ja) 2004-09-28 2012-06-06 大日本印刷株式会社 固体撮像装置およびその製造方法
JP4816051B2 (ja) 2005-12-13 2011-11-16 大日本印刷株式会社 センサーパッケージおよびその製造方法
JP2009260269A (ja) * 2008-03-18 2009-11-05 Panasonic Corp 光学デバイス及びその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0487354A (ja) * 1990-07-30 1992-03-19 Hitachi Ltd 半導体装置
JPH06224318A (ja) * 1993-01-26 1994-08-12 Kyocera Corp 半導体装置
JP2004079608A (ja) * 2002-08-12 2004-03-11 Sanyo Electric Co Ltd 固体撮像装置および固体撮像装置の製造方法
JP2006019428A (ja) * 2004-06-30 2006-01-19 Fujikura Ltd 半導体パッケージ及びその製造方法
WO2006040986A1 (ja) * 2004-10-13 2006-04-20 Sumitomo Bakelite Co., Ltd. 受光装置
WO2006073085A1 (ja) * 2005-01-04 2006-07-13 I Square Reserch Co., Ltd. 固体撮像装置及びその製造方法

Cited By (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010238729A (ja) * 2009-03-30 2010-10-21 Oki Semiconductor Co Ltd チップサイズパッケージ状の半導体チップ及び製造方法
JP2012033615A (ja) * 2010-07-29 2012-02-16 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP2012044114A (ja) * 2010-08-23 2012-03-01 Canon Inc 撮像モジュール及びカメラ
JP2017103478A (ja) * 2012-05-30 2017-06-08 オリンパス株式会社 撮像装置、半導体装置および撮像ユニット
JP2014067743A (ja) * 2012-09-24 2014-04-17 Olympus Corp 撮像装置、該撮像装置を備える内視鏡
JP2015159275A (ja) * 2014-01-27 2015-09-03 ソニー株式会社 撮像素子、製造装置、製造方法
KR20160113605A (ko) * 2014-01-27 2016-09-30 소니 주식회사 향상된 다이싱 특성을 갖는 이미지 센서, 제조 장치, 및 그의 제조 방법
KR102511638B1 (ko) * 2014-01-27 2023-03-20 소니그룹주식회사 향상된 다이싱 특성을 갖는 이미지 센서, 제조 장치, 및 그의 제조 방법
US11594563B2 (en) 2014-01-27 2023-02-28 Sony Corporation Image sensor having improved dicing properties
KR20220044625A (ko) * 2014-01-27 2022-04-08 소니그룹주식회사 향상된 다이싱 특성을 갖는 이미지 센서, 제조 장치, 및 그의 제조 방법
US9991301B2 (en) 2014-01-27 2018-06-05 Sony Corporation Image sensor having improved dicing properties, manufacturing apparatus, and manufacturing method of the same
US10038021B2 (en) 2014-01-27 2018-07-31 Sony Corporation Packaged image sensor having improved dicing properties
KR102383179B1 (ko) * 2014-01-27 2022-04-06 소니그룹주식회사 향상된 다이싱 특성을 갖는 이미지 센서, 제조 장치, 및 그의 제조 방법
JP2017514314A (ja) * 2014-05-05 2017-06-01 クアルコム，インコーポレイテッド 無機層内の高密度インターコネクトおよび有機層内の再配線層を備える集積デバイス
JP2016157945A (ja) * 2015-02-24 2016-09-01 オプティツ インコーポレイテッド 応力解放式画像センサパッケージ構造及び方法
US9853079B2 (en) 2015-02-24 2017-12-26 Optiz, Inc. Method of forming a stress released image sensor package structure
KR101822732B1 (ko) * 2015-02-24 2018-01-26 옵티즈 인코포레이티드 응력 제거 이미지 센서 패키지 구조물 및 방법
JP2018530164A (ja) * 2015-10-10 2018-10-11 蘇州晶方半導体科技股▲分▼有限公司Ｃｈｉｎａ Ｗａｆｅｒ Ｌｅｖｅｌ Ｃｓｐ Ｃｏ．， Ｌｔｄ． イメージセンシングチップのためのパッケージング方法およびパッケージ構造
JP2018533225A (ja) * 2015-10-10 2018-11-08 チャイナ ウェイファー レベル シーエスピー カンパニー リミテッド イメージセンシングチップのパッケージ化方法及びパッケージ構造
KR20180042347A (ko) * 2015-10-10 2018-04-25 차이나 와퍼 레벨 씨에스피 씨오., 엘티디. 이미지 센싱 칩을 위한 패키징 방법 및 패키지 구조
KR102055412B1 (ko) * 2015-10-10 2019-12-12 차이나 와퍼 레벨 씨에스피 씨오., 엘티디. 이미지 감지 칩에 대한 패키징 방법 및 패키지 구조
KR102082714B1 (ko) 2015-10-10 2020-02-28 차이나 와퍼 레벨 씨에스피 씨오., 엘티디. 이미지 센싱 칩을 위한 패키징 방법 및 패키지 구조
KR20180056724A (ko) * 2015-10-10 2018-05-29 차이나 와퍼 레벨 씨에스피 씨오., 엘티디. 이미지 감지 칩에 대한 패키징 방법 및 패키지 구조
US10283483B2 (en) 2015-10-10 2019-05-07 China Wafer Level Csp Co., Ltd. Packaging method and package structure for image sensing chip
JP2022019935A (ja) * 2015-11-05 2022-01-27 ソニーセミコンダクタソリューションズ株式会社 半導体装置及び電子機器
JP7364653B2 (ja) 2015-11-05 2023-10-18 ソニーセミコンダクタソリューションズ株式会社 半導体装置及び電子機器
JP2018056259A (ja) * 2016-09-28 2018-04-05 キヤノン株式会社 半導体装置の製造方法
US10381399B2 (en) 2016-10-31 2019-08-13 Canon Kabushiki Kaisha Semiconductor device
KR20210104693A (ko) 2018-12-18 2021-08-25 소니 세미컨덕터 솔루션즈 가부시키가이샤 반도체 장치
WO2020129635A1 (ja) 2018-12-18 2020-06-25 ソニーセミコンダクタソリューションズ株式会社 半導体装置
JP2022500952A (ja) * 2019-05-16 2022-01-04 中芯集成電路(寧波)有限公司上海分公司Ningbo Semiconductor International Corporation(Shanghai Branch) エアギャップ型半導体デバイスのパッケージング構造及びその製作方法
JP7297329B2 (ja) 2019-05-16 2023-06-26 中芯集成電路（寧波）有限公司上海分公司 エアギャップ型半導体デバイスのパッケージング構造及びその製作方法
WO2021162127A1 (ja) * 2020-02-13 2021-08-19 ソニーセミコンダクタソリューションズ株式会社 半導体装置および半導体装置の製造方法

Also Published As

Publication number Publication date
JP5344336B2 (ja) 2013-11-20
US20090256260A1 (en) 2009-10-15
US8164191B2 (en) 2012-04-24

Similar Documents

Publication Publication Date Title
JP5344336B2 (ja) 半導体装置
US8716109B2 (en) Chip package and fabrication method thereof
US9771259B2 (en) Method for fabricating electronic device package
JP6110889B2 (ja) チップパッケージおよびその製造方法
JP4403424B2 (ja) 固体撮像装置
US8525345B2 (en) Chip package and method for forming the same
US8581386B2 (en) Chip package
TWI505413B (zh) 晶片封裝體及其製造方法
JP2009064839A (ja) 光学デバイス及びその製造方法
TWI441289B (zh) 晶片封裝體
JP2009010261A (ja) 半導体パッケージおよびその製造方法
JP6146976B2 (ja) 撮像装置、該撮像装置を備える内視鏡
JP2011146486A (ja) 光学デバイスおよびその製造方法ならびに電子機器
TWI442535B (zh) 電子元件封裝體及其製作方法
JP5806534B2 (ja) チップパッケージビルドアップ方法
JP4468427B2 (ja) 半導体装置の製造方法
JP4942671B2 (ja) 半導体装置およびその製造方法
US8508028B2 (en) Chip package and method for forming the same
TWI482253B (zh) 晶片封裝體
JP2009194399A (ja) 固体撮像装置
TW201123369A (en) Chip package and fabrication method thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110225

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120418

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121012

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121017

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121217

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130328

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130527

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130724

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130802

R150 Certificate of patent or registration of utility model

Ref document number: 5344336

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees