JP2015159275A - 撮像素子、製造装置、製造方法 - Google Patents

撮像素子、製造装置、製造方法 Download PDF

Info

Publication number
JP2015159275A
JP2015159275A JP2014258939A JP2014258939A JP2015159275A JP 2015159275 A JP2015159275 A JP 2015159275A JP 2014258939 A JP2014258939 A JP 2014258939A JP 2014258939 A JP2014258939 A JP 2014258939A JP 2015159275 A JP2015159275 A JP 2015159275A
Authority
JP
Japan
Prior art keywords
chip
film
groove
layer
moisture
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014258939A
Other languages
English (en)
Other versions
JP6300029B2 (ja
Inventor
山本　篤志
Atsushi Yamamoto
篤志 山本
信二 宮澤
Shinji Miyazawa
信二 宮澤
大岡　豊
Yutaka Ooka
豊 大岡
兼作 前田
Kensaku Maeda
兼作 前田
雄介 守屋
Yusuke Moriya
雄介 守屋
直樹 小川
Naoki Ogawa
直樹 小川
宣年 藤井
Nobutoshi Fujii
藤井　　宣年
駿介 古瀬
Shunsuke Furuse
駿介 古瀬
昌也 長田
Masaya Osada
昌也 長田
雄一 山本
Yuichi Yamamoto
雄一 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2014258939A priority Critical patent/JP6300029B2/ja
Priority to TW104101876A priority patent/TWI655756B/zh
Priority to CN201910872242.2A priority patent/CN110649052B/zh
Priority to CN201580002735.0A priority patent/CN105793988B/zh
Priority to KR1020167019588A priority patent/KR102383179B1/ko
Priority to PCT/JP2015/000329 priority patent/WO2015111419A2/en
Priority to CN201910872243.7A priority patent/CN110610951B/zh
Priority to CN201910872906.5A priority patent/CN110649053B/zh
Priority to US15/111,003 priority patent/US9991301B2/en
Priority to CN201810223772.XA priority patent/CN108336104B/zh
Priority to KR1020227010666A priority patent/KR102511638B1/ko
Priority to EP15703324.2A priority patent/EP3100303A2/en
Publication of JP2015159275A publication Critical patent/JP2015159275A/ja
Priority to US15/476,629 priority patent/US10038021B2/en
Application granted granted Critical
Publication of JP6300029B2 publication Critical patent/JP6300029B2/ja
Priority to US16/045,973 priority patent/US10608028B2/en
Priority to US16/807,049 priority patent/US11024658B2/en
Priority to US17/144,947 priority patent/US11594563B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14623—Optical shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14632—Wafer-level processed structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14645—Colour imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14685—Process for coatings or optical elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0203—Containers; Encapsulations, e.g. encapsulation of photodiodes

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

【課題】チップ内への水分の侵入を防ぐ。
【解決手段】複数のフォトダイオードが表面に形成された層を含む複数の層が積層されている基板と、表面に対して垂直な方向に、少なくとも１層以上の層が彫り込まれた溝とを備える。フォトダイオードが形成されている層より上の層に、透明樹脂の層が形成されており、溝に透明樹脂の膜が形成されている。溝は、スクライブされる領域に設けられ、スクライブ時の前の時点で、スクライブ時に用いられるブレードの幅よりも広い幅で設けられていた溝の一部である。本技術は、例えば撮像素子に適用できる。
【選択図】図４

Description

本技術は、撮像素子、製造装置、製造方法に関する。詳しくは、防湿性能を向上させた撮像素子、製造装置、製造方法に関する。
近年、CCD(Charge Coupled Device)やCMOS（Complementary Metal−Oxide Semiconductor）素子などを２次元状に複数配列した撮像装置が、デジタルビデオカメラやデジタルスチルカメラなどで用いられている。
CMOSイメージセンサにおいて、電荷蓄積の同時性を実現する方法の一つとして、メモリに一旦信号を保持させる構造を持つグローバルシャッター構造がある。グローバルシャッター構造の場合、画素内にメモリを設け、受光部において蓄積された電荷を全画素一括でメモリに転送し、行毎に読み出しが行なわれるまで電荷を保持することで、全画素で露光時間を一致させるように構成されている。（特許文献１，２参照）
特開２０１２−１２９７９７号公報 特開２０１３−２１５３３号公報
ところで、上記した撮像素子は、製造時に、基板上に複数製造され、個片化（ダイシング）されることで、製造される。この個片化のときに、膜剥がれやクラックなどが発生する可能性があった。また膜剥がれやクラックなどが発生することで、撮像素子に水が入り込み、結露が発生し、画質劣化を引き起こす可能性があった。
撮像素子の製造時や製造後の防湿性能の維持および向上が望まれている。
本技術は、このような状況に鑑みてなされたものであり、防湿性能を向上させることができるようにするものである。
本技術の一側面の第１の撮像素子は、複数のフォトダイオードが表面に形成された層を含む複数の層が積層されている基板と、前記表面に対して垂直な方向に、少なくとも１層以上の層が彫り込まれた溝とを備える。
前記フォトダイオードが形成されている層より上の層に、透明樹脂の層が形成されており、前記溝に前記透明樹脂の膜が形成されているようにすることができる。
前記溝は、スクライブされる領域に設けられ、前記スクライブ時の前の時点で、前記スクライブ時に用いられるブレードの幅よりも広い幅で設けられていた溝の一部であるようにすることができる。
前記溝は、前記フォトダイオードが形成されているシリコン基板の一部分まで彫り込まれた状態で設けられているようにすることができる。
前記溝は、前記複数の層のうちの支持基板の一部分まで彫り込まれた状態で設けられているようにすることができる。
前記溝には、保護膜が形成されているようにすることができる。
前記保護膜は、前記フォトダイオードが形成されている層より上に形成されているマイクロレンズ層の上にも形成されているようにすることができる。
前記透明樹脂の層にリブを備えるようにすることができる。
前記溝と前記リブに保護膜が形成されているようにすることができる。
前記溝は、第１貫通電極を形成する工程と、第２貫通電極を形成する工程の２回の工程で形成されるようにすることができる。
前記溝には、前記第２貫通電極を形成する工程のときに、前記第２貫通電極を形成する物質が充填されるようにすることができる。
前記フォトダイオードが形成されている層より上の層に、透明樹脂の層が形成され、前記透明樹脂の層の上に、板状の透明部材が積層され、前記透明部材の層が少なくとも彫り込まれることで前記溝が形成され、前記溝には、耐湿膜が形成されているようにすることができる。
前記フォトダイオードが形成されている層より上の層に、透明樹脂の層が形成され、前記透明樹脂の層の上に、板状の透明部材が積層され、前記溝は、前記基板の底面まであり、前記溝の側面は、前記透明部材で覆われ、前記透明部材と前記基板の側面との間には、前記透明樹脂の膜が形成されているようにすることができる。
前記溝には、疎水膜が形成されているようにすることができる。
本技術の一側面の第２の撮像素子は、複数のフォトダイオードが表面に形成された層を含む複数の層が積層され、前記フォトダイオードが形成されている層より上の層に、透明樹脂の層が形成され、前記透明樹脂の層にリブが形成され、前記リブの下面と、前記リブと前記透明樹脂との間には、耐湿膜が形成されている。
前記透明樹脂の層の上に、板状の透明部材が積層され、前記板状の透明部材と前記透明樹脂の間にも、前記耐湿膜が形成されているようにすることができる。
前記耐湿膜は、異なる屈折率を有する複数の膜が積層された積層膜であるようにすることができる。
前記リブは、所定の光を吸収する物質で構成されているようにすることができる。
本技術の一側面の製造装置は、複数のフォトダイオードが表面に形成された層を含む複数の層が積層されている基板と、前記表面に対して垂直な方向に、少なくとも１層以上の層が彫り込まれた溝とを備える撮像素子を製造する。
本技術の一側面の製造方法は、複数のフォトダイオードが表面に形成された層を含む複数の層が積層されている基板を製造し、前記表面に対して垂直な方向に、少なくとも１層以上の層が彫り込まれた溝を製造するステップを含む。
本技術の一側面の第１の撮像素子においては、複数のフォトダイオードが表面に形成された層を含む複数の層が積層されている基板に対して垂直な方向に、少なくとも１層以上の層が彫り込まれた溝が設けられている。
本技術の一側面の第２の撮像素子においては、複数のフォトダイオードが表面に形成された層を含む複数の層が積層され、フォトダイオードが形成されている層より上の層に、透明樹脂の層が形成され、透明樹脂の層にリブが形成され、リブの下面と、リブと透明樹脂との間には、耐湿膜が形成されている。
本技術の一側面の製造装置および製造方法においては、複数のフォトダイオードが表面に形成された層を含む複数の層が積層されている基板に対して垂直な方向に、少なくとも１層以上の層が彫り込まれた溝とを備える撮像素子が製造される。
本技術の一側面によれば、撮像素子などの防湿性能を向上させることが可能となる。
なお、ここに記載された効果は必ずしも限定されるものではなく、本開示中に記載されたいずれかの効果であってもよい。
CMOSイメージセンサの構成例を示すブロック図である。 単位画素の構成を示す図である。 単位画素の構成を示す図である。 第１の実施の形態におけるチップの構成を示す図である。 第１の実施の形態におけるチップの構成を示す図である。 第１の実施の形態におけるチップの構成を示す図である。 第１の実施の形態におけるチップの構成を示す図である。 第１の実施の形態におけるチップの構成を示す図である。 第１の実施の形態におけるチップの構成を示す図である。 第１の実施の形態におけるチップの構成を示す図である。 第１の実施の形態におけるチップの構成を示す図である。 第１の実施の形態におけるチップの構成を示す図である。 第１の実施の形態におけるチップの構成を示す図である。 第１の実施の形態におけるチップの構成を示す図である。 第１の実施の形態におけるチップの製造について説明するための図である。 第２の実施の形態におけるチップの構成を示す図である。 第２の実施の形態におけるチップの構成を示す図である。 第２の実施の形態におけるチップの構成を示す図である。 第２の実施の形態におけるチップの構成を示す図である。 第２の実施の形態におけるチップの構成を示す図である。 第２の実施の形態におけるチップの構成を示す図である。 第２の実施の形態におけるチップの構成を示す図である。 第２の実施の形態におけるチップの構成を示す図である。 第２の実施の形態におけるチップの構成を示す図である。 第２の実施の形態におけるチップの構成を示す図である。 第２の実施の形態におけるチップの製造について説明するための図である。 第３の実施の形態におけるチップの構成を示す図である。 第３の実施の形態におけるチップの構成を示す図である。 第３の実施の形態におけるチップの構成を示す図である。 第３の実施の形態におけるチップの構成を示す図である。 第３の実施の形態におけるチップの構成を示す図である。 第３の実施の形態におけるチップの構成を示す図である。 第３の実施の形態におけるチップの構成を示す図である。 第３の実施の形態におけるチップの構成を示す図である。 第３の実施の形態におけるチップの製造について説明するための図である。 第３の実施の形態におけるチップの製造について説明するための図である。 第４の実施の形態におけるチップの構成を示す図である。 第４の実施の形態におけるチップの構成を示す図である。 第４の実施の形態におけるチップの製造について説明するための図である。 第４の実施の形態におけるチップの製造について説明するための図である。 第４の実施の形態におけるチップの製造について説明するための図である。 第４の実施の形態におけるチップの製造について説明するための図である。 第４の実施の形態におけるチップの製造について説明するための図である。 第４の実施の形態におけるチップの製造について説明するための図である。 第５の実施の形態におけるチップの構成を示す図である。 第５の実施の形態におけるチップの構成を示す図である。 第５の実施の形態におけるチップの構成を示す図である。 第５の実施の形態におけるチップの製造について説明するための図である。 第５の実施の形態におけるチップの構成を示す図である。 第５の実施の形態におけるチップの構成を示す図である。 第５の実施の形態におけるチップの構成を示す図である。 第５の実施の形態におけるチップの製造について説明するための図である。 第６の実施の形態におけるチップの構成を示す図である。 第６の実施の形態におけるチップの構成を示す図である。 第６の実施の形態におけるチップの製造について説明するための図である。 第６の実施の形態におけるチップの構成を示す図である。 第６の実施の形態におけるチップの構成を示す図である。 第６の実施の形態におけるチップの製造について説明するための図である。 第６の実施の形態におけるチップの構成を示す図である。 第６の実施の形態におけるチップの構成を示す図である。 第６の実施の形態におけるチップの製造について説明するための図である。 第７の実施の形態におけるチップの構成を示す図である。 第７の実施の形態におけるチップの構成を示す図である。 第７の実施の形態におけるチップの製造について説明するための図である。 第７の実施の形態におけるチップの構成を示す図である。 第７の実施の形態におけるチップの構成を示す図である。 第７の実施の形態におけるチップの製造について説明するための図である。 第７の実施の形態におけるチップの構成を示す図である。 第７の実施の形態におけるチップの構成を示す図である。 第７の実施の形態におけるチップの構成を示す図である。 第７の実施の形態におけるチップの構成を示す図である。 第７の実施の形態におけるチップの構成を示す図である。 第７の実施の形態におけるチップの構成を示す図である。 第７の実施の形態におけるチップの構成を示す図である。 第７の実施の形態におけるチップの構成を示す図である。 第７の実施の形態におけるチップの構成を示す図である。 第７の実施の形態におけるチップの構成を示す図である。 第７の実施の形態におけるチップの構成を示す図である。 第７の実施の形態におけるチップの構成を示す図である。 第７の実施の形態におけるチップの構成を示す図である。 第７の実施の形態におけるチップの構成を示す図である。 第７の実施の形態におけるチップの構成を示す図である。 第７の実施の形態におけるチップの構成を示す図である。 第７の実施の形態におけるチップの構成を示す図である。 第７の実施の形態におけるチップの構成を示す図である。 第７の実施の形態におけるチップの構成を示す図である。 第７の実施の形態におけるチップの構成を示す図である。 第７の実施の形態におけるチップの構成を示す図である。 第７の実施の形態におけるチップの構成を示す図である。 第７の実施の形態におけるチップの構成を示す図である。 第７の実施の形態におけるチップの構成を示す図である。 第７の実施の形態におけるチップの構成を示す図である。 第７の実施の形態におけるチップの構成を示す図である。 第７の実施の形態におけるチップの構成を示す図である。 第７の実施の形態におけるチップの構成を示す図である。 第７の実施の形態におけるチップの構成を示す図である。 第７の実施の形態におけるチップの構成を示す図である。 第７の実施の形態におけるチップの構成を示す図である。 第７の実施の形態におけるチップの構成を示す図である。 第７の実施の形態におけるチップの構成を示す図である。 第７の実施の形態におけるチップの構成を示す図である。 第７の実施の形態におけるチップの構成を示す図である。 第７の実施の形態におけるチップの構成を示す図である。 第７の実施の形態におけるチップの構成を示す図である。 第８の実施の形態におけるチップの構成を示す図である。 第８の実施の形態におけるチップの構成を示す図である。 第８の実施の形態におけるチップの製造について説明するための図である。 電子機器の構成を示す図である。
以下に、本技術を実施するための形態（以下、実施の形態という）について説明する。なお、説明は、以下の順序で行う。
１．固体撮像素子の構成
２．チップの構造
３．第１の実施の形態
４．第２の実施の形態
５．第３の実施の形態
６．第４の実施の形態
７．第５の実施の形態
８．第６の実施の形態
９．第７の実施の形態
１０．第８の実施の形態
１１．電子機器
＜固体撮像素子の構成＞
図１は、本発明が適用される固体撮像素子としてのCMOS（Complementary Metal Oxide Semiconductor）イメージセンサの構成例を示すブロック図である。
CMOSイメージセンサ３０は、画素アレイ部４１、垂直駆動部４２、カラム処理部４３、水平駆動部４４、およびシステム制御部４５を含んで構成される。画素アレイ部４１、垂直駆動部４２、カラム処理部４３、水平駆動部４４、およびシステム制御部４５は、図示しない半導体基板（チップ）上に形成されている。
画素アレイ部４１には、入射光量に応じた電荷量の光電荷を発生して内部に蓄積する光電変換素子を有する単位画素が行列状に２次元配置されている。なお、以下では、入射光量に応じた電荷量の光電荷を、単に「電荷」と記述し、単位画素を、単に「画素」と記述する場合もある。
画素アレイ部４１にはさらに、行列状の画素配列に対して行毎に画素駆動線４６が図の左右方向（画素行の画素の配列方向）に沿って形成され、列毎に垂直信号線４７が図の上下方向（画素列の画素の配列方向）に沿って形成されている。画素駆動線４６の一端は、垂直駆動部４２の各行に対応した出力端に接続されている。
CMOSイメージセンサ３０はさらに、信号処理部４８およびデータ格納部４９を備えている。信号処理部４８およびデータ格納部４９については、CMOSイメージセンサ３０とは別の基板に設けられる外部信号処理部、例えばDSP(Digital Signal Processor)やソフトウェアによる処理でも良いし、CMOSイメージセンサ３０と同じ基板上に搭載しても良い。
垂直駆動部４２は、シフトレジスタやアドレスデコーダなどによって構成され、画素アレイ部４１の各画素を、全画素同時あるいは行単位等で駆動する画素駆動部である。この垂直駆動部４２は、その具体的な構成については図示を省略するが、読み出し走査系と、掃き出し走査系あるいは、一括掃き出し、一括転送を有する構成となっている。
読み出し走査系は、単位画素から信号を読み出すために、画素アレイ部４１の単位画素を行単位で順に選択走査する。行駆動（ローリングシャッタ動作）の場合、掃き出しについては、読み出し走査系によって読み出し走査が行なわれる読み出し行に対して、その読み出し走査よりもシャッタスピードの時間分だけ先行して掃き出し走査が行なわれる。また、グローバル露光（グローバルシャッタ動作）の場合は、一括転送よりもシャッタスピードの時間分先行して一括掃き出しが行なわれる。
この掃き出しにより、読み出し行の単位画素の光電変換素子から不要な電荷が掃き出される（リセットされる）。そして、不要電荷の掃き出し（リセット）により、いわゆる電子シャッタ動作が行なわれる。ここで、電子シャッタ動作とは、光電変換素子の光電荷を捨てて、新たに露光を開始する（光電荷の蓄積を開始する）動作のことを言う。
読み出し走査系による読み出し動作によって読み出される信号は、その直前の読み出し動作または電子シャッタ動作以降に入射した光量に対応するものである。行駆動の場合は、直前の読み出し動作による読み出しタイミングまたは電子シャッタ動作による掃き出しタイミングから、今回の読み出し動作による読み出しタイミングまでの期間が、単位画素における光電荷の蓄積期間（露光期間）となる。グローバル露光の場合は、一括掃き出しから一括転送までの期間が蓄積期間（露光期間）となる。
垂直駆動部４２によって選択走査された画素行の各単位画素から出力される画素信号は、垂直信号線４７の各々を通してカラム処理部４３に供給される。カラム処理部４３は、画素アレイ部４１の画素列毎に、選択行の各単位画素から垂直信号線４７を通して出力される画素信号に対して所定の信号処理を行うとともに、信号処理後の画素信号を一時的に保持する。
具体的には、カラム処理部４３は、信号処理として少なくとも、ノイズ除去処理、例えばCDS(Correlated Double Sampling;相関二重サンプリング）処理を行う。このカラム処理部４３による相関二重サンプリングにより、リセットノイズや増幅トランジスタの閾値ばらつき等の画素固有の固定パターンノイズが除去される。なお、カラム処理部４３にノイズ除去処理以外に、例えば、AD（アナログ−デジタル）変換機能を持たせ、信号レベルをデジタル信号で出力することも可能である。
水平駆動部４４は、シフトレジスタやアドレスデコーダなどによって構成され、カラム処理部４３の画素列に対応する単位回路を順番に選択する。この水平駆動部４４による選択走査により、カラム処理部４３で信号処理された画素信号が順番に信号処理部４８に出力される。
システム制御部４５は、各種のタイミング信号を生成するタイミングジェネレータ等によって構成され、タイミングジェネレータで生成された各種のタイミング信号を基に垂直駆動部４２、カラム処理部４３、および水平駆動部４４などの駆動制御を行う。
信号処理部４８は、少なくとも加算処理機能を有し、カラム処理部４３から出力される画素信号に対して加算処理等の種々の信号処理を行う。データ格納部４９は、信号処理部４８での信号処理に当たって、その処理に必要なデータを一時的に格納する。
＜チップの構造＞
次に、図１の画素アレイ部４１に行列状に配置されている単位画素の具体的な構造について説明する。なお、本技術を適用した画素は、防湿性能を向上させることが可能となり、センサとしての性能を向上させることができる。このような効果があることを説明するために、まず本技術を適用していない画素について説明を加え、その後、本技術を適用した画素について説明を加える。
図２は、単位画素が複数配置されたチップの構成例を示している。図２のチップは、個片化される前の裏面照射型のCMOSイメージセンサを構成している。
以下に説明する図２に示した構成は一例であり、他の構成、例えば、以下に説明する各層だけでなく、他の層が追加されたり、または以下に説明する層のうちのいずれかの層が削除されたりするような構成であっても、以下に説明する本技術は適用できる。
図２に示したチップ７０においては、支持基板７１の上に、絶縁層と金属からなる配線層７２が配置され、配線層７２の上にシリコン基板７３が配置されている。支持基板７１は、シリコン、ガラスエポキシ、ガラス、プラスチックなどが用いられる。シリコン基板７３には、各画素の光電変換部としての複数のフォトダイオード７４（光学素子）が、所定の間隔で形成されている。
シリコン基板７３及びフォトダイオード７４の上には、絶縁物からなる平坦化膜７５が形成されている。平坦化膜７５には、隣接する画素への光の漏れ込みを防止するための遮光膜７６が、隣接するフォトダイオード７４の間に形成されている。
平坦化膜７５及び遮光膜７６の上には、カラーフィルタ層７７が形成されている。カラーフィルタ層７７には、複数のカラーフィルタが画素毎に設けられており、各カラーフィルタの色は、例えば、ベイヤ配列に従って並べられている。
カラーフィルタ層７７の上には、平坦化膜７８が形成されている。平坦化膜７８の上には、マイクロレンズ層７９が形成されている。このように、フォトダイオード７４を備える複数の層を有する基板上に、マイクロレンズ層７９が設けられる。マイクロレンズ層７９には、各画素のフォトダイオード７４に光を集めるためのマイクロレンズ層が画素毎に形成されている。マイクロレンズ層７９は、無機材料層であり、ＳｉＮ、ＳｉＯ、ＳｉＯｘＮｙ（ただし、０＜ｘ≦１、０＜ｙ≦１である）が用いられる。
マイクロレンズ層７９上部には、カバーガラス８１が接着層８０を介して接着されている。カバーガラス８１は、ガラスに限らず、樹脂などの透明板が用いられても良い。接着層８０は、アクリル系樹脂材料、スチレン系樹脂材料、エポキシ系樹脂材料などが用いられる。
図２に示したチップ７０は、複数のチップが存在している状態である。図２は、横方向に３個のチップが存在し、ダイシングされる前のウェハの状態を表す。図４に示したウェハにおいては、中央に位置するチップを、チップ７０−１とし、左側に位置するチップをチップ７０−２とし、右側に位置するチップをチップ７０−３とする。
チップ７０−１とチップ７０−２との間には、スクライブ部９１−１があり、チップ７０−１とチップ７０−３との間には、スクライブ部９１−２がある。図２に示した３個のチップは、スクライブ部９１−１とスクライブ部９１−２でダイシングすることで、３個のチップに個片化される。
図３は、個片化されたチップ７０−１を示す。図３に示したチップ７０−１は、図２に示したチップの中央部分に位置するチップであり、スクライブ部９１−１とスクライブ部９１−２でダイシングした結果、個片化されたチップ７０−１を表す。
ダイシングのとき、そのダイシング時にチップ７０−１にかかる物理的な力により、エッジ部分の剥がれが生じる可能性がある。また、ダイシング後に、図３に示したようにチップ７０−１の側面などから、水分が侵入する可能性がある。例えば、シール樹脂の部分は、水分を吸収してしまう可能性が、他の部分よりも高い。また、シール樹脂とガラスとの界面部分なども、水分が侵入する可能性がある。
チップ７０−１に水分が侵入してしまうと、その侵入場所によっては、金属材料が腐食してしまい、断線などが発生してしまい、正常に動作しなくなってしまう可能性がある。また、画像ムラや表示不良が発生する可能性がある。よって、ダイシング時に剥がれなどの損傷がないようにダイシングを行うことや、チップ７０−１内に水分が侵入しないようにするための仕組みが必要である。
以下に、第１乃至第７の実施の形態として、ダイシング時に剥がれなどの損傷が発生することを抑え、チップ７０に水分が侵入してしまうようなことを防ぐための構造や製造工程について説明する。なお、各実施の形態におけるチップの構成は、基本的に図２、図３に示した構成とするが、各実施の形態を説明するのに必要な部分を適宜図示し、説明を行う。
＜第１の実施の形態＞
第１の実施の形態は、チップ内の所定の層に溝を設けることで、ダイシング時の損傷やチップ内への水分の侵入を防ぐ実施の形態である。
＜第１−１の実施の形態について＞
図４に、第１の実施の形態におけるチップの構成を示す。図４は、図２と同じく、複数のチップ（図４では３個のチップ）が存在し、ダイシングされる前のウェハの状態を表す。
ここでは、中央に位置するチップを、チップ１００−１とし、左側に位置するチップをチップ１００−２とし、右側に位置するチップをチップ１００−３とする。また、以下の説明において、チップ１００−１乃至１００−３を、個々に区別する必要がない場合、単に、チップ１００と記述する。
各チップ１００の構成は、図２、図３を参照して説明したチップ７０と同様の構成を有している。すなわち、チップ１００は、支持基板７１の上に、配線層７２が配置され、配線層７２の上にシリコン基板７３が配置されている。また、シリコン基板７３には、各画素の光電変換部としての複数のフォトダイオード７４（光学素子）が、所定の間隔で形成されている。
シリコン基板７３の上には、平坦化膜７５が形成され、その平坦化膜７５には、隣接する画素への光の漏れ込みを防止するための遮光膜７６が、隣接するフォトダイオード７４の間に形成されている。平坦化膜７５の上には、カラーフィルタ層７７が形成されている。カラーフィルタ層７７の上には、平坦化膜７８が形成されている。平坦化膜７８の上には、マイクロレンズ層７９が形成されている。マイクロレンズ層７９上部には、カバーガラス８１が接着層８０を介して接着されている。
なお、接着層８０は、透明樹脂であり、カバーガラス８１を固定することができる部材であればよい。またカバーガラス８１は、ガラスでなくても良く、板状の透明部材であっても良い。
図４に示したウェハには、チップ１００間に、溝１０１が設けられている。溝１０１−１は、チップ１００−１とチップ１００−２との間に設けられ、溝１０１−２は、チップ１００−１とチップ１００−３との間に設けられている。
チップ１００−１とチップ１００−２との間は、スクライブ部９１−１であり、このスクライブ部９１−１に、溝１０１−１が設けられている。同じく、チップ１００−１とチップ１００−３との間は、スクライブ部９１−２であり、このスクライブ部９１−２に、溝１０１−２が設けられている。
なお、図４以降の他の図面においても、溝１０１−２を見やすくするために、スクライブ部９１−２は不図示として説明を続ける。
図４に示したチップ１００においては、溝１０１は、マイクロレンズ層７９、平坦化膜７８、カラーフィルタ層７７、および平坦化膜７５が掘り込まれ、シリコン基板７３の上部に達する位置まで設けられている。
後述するように、溝１０１は、製造時に、接着層８０が形成される前に形成され、溝１０１が形成された後に、接着層８０が形成されるため、溝１０１には、接着層８０と同じ材料が、充填された状態とされる。接着層８０として用いられる材料は、透明樹脂とすることができる。このような透明樹脂で、溝１０１を充填することができる。
このような溝１０１がチップ１００間に設けられているウェハをスクライブ部９１でダイシングした場合、図５に示すようなチップ１００−１が切り出される。図５に示したチップ１００−１は、マイクロレンズ層７９、平坦化膜７８、カラーフィルタ層７７、および平坦化膜７５は、接着層８０で囲まれた状態とされ、表面に露出した状態とはなっていない。
すなわち、マイクロレンズ層７９、平坦化膜７８、カラーフィルタ層７７、および平坦化膜７５の側面は、接着層８０と同一の材料で覆われた状態となっている。
このように、個片化されたチップ１００−１は、溝１０１−１’と溝１０１−２’（図４に示したダイシング前の溝１０１−１、溝１０１−２と区別を付けるためにダイシング後の溝には、ダッシュを付して記載する）の部分で、チップ１００の積層されている層の一部が覆われた構造とされている。
このように、個片化されたチップ１００−１に、溝１０１−１’と溝１０１−２’が残り、その部分に、接着層８０と同一の材料が残るように構成するために、個片化される前のチップ１００間の溝１０１−１や溝１０１−２の幅は、ダイシング処理を行うときに用いられるブレードの幅よりも広い幅で形成されるのが好ましい。
このように、溝１０１が形成され、接着層８０と同じ材料が充填された状態で、ダイシングされることで、ダイシング時に各膜界面にかかる力を緩和することが可能となり、膜剥がれやクラックが発生する可能性を低減させることが可能となる。また、膜剥がれやクラックが発生しないことで、チップの防湿性能を向上させることが可能となる。
図４、図５に示した溝１０１（溝１０１’）は、シリコン基板７３の上部まで達している状態を図示したが、シリコン基板７３まで掘り込まれた状態で形成されても良い。すなわち図６に示すように、シリコン基板７３の一部まで掘り込まれた溝１１１−１、溝１１１−２が形成されるようにしても良い。
このような溝１１１を形成することで、シリコン基板７３と平坦化膜７５の界面の側面も、接着層８０と同一の材料で覆われることになり、ダイシング時に各膜界面にかかる力をより緩和することが可能となり、膜剥がれやクラックが発生する可能性を低減させることが可能となる。また、膜剥がれやクラックが発生しないことで、チップの防湿性能をより向上させることが可能となる。
以下の第１の実施の形態においては、図６に示したチップ１１０のように、隣接する膜（層）の一部まで溝が掘り込まれた形態を例に挙げて説明する。
＜第１−２の実施の形態について＞
図７に、第１の実施の形態における他のチップの構成を示す。図７は、図４と同じく、複数のチップ（図７では３個のチップ）が存在し、ダイシングされる前のウェハの状態を表す。図４と同一の部分には、同一の符号を付し、その説明を省略する。
図７に示したウェハにおいては、中央に位置するチップを、チップ１２０−１とし、左側に位置するチップをチップ１２０−２とし、右側に位置するチップをチップ１２０−３とする。
図７に示したウェハには、チップ１２０間に、溝１２１が設けられている。溝１２１−１は、チップ１２０−１とチップ１２０−２との間に設けられ、溝１２１−２は、チップ１２０−１とチップ１２０−３との間に設けられている。
チップ１２０−１とチップ１２０−２との間は、スクライブ部９１−１であり、このスクライブ部９１−１に、溝１２１−１が設けられている。同じく、チップ１２０−１とチップ１２０−３との間は、スクライブ部９１−２であり、このスクライブ部９１−２に、溝１２１−２が設けられている。
溝１２１の設け方は、図６を参照して説明したチップ１１０と同様である。図７に示したチップ１２０には、さらに、空間１２２−１と、空間１２２−２が設けられている。空間１２２−１は、チップ１２０−１とチップ１２０−２との間に設けられ、空間１２２−２は、チップ１２０−１とチップ１２０−３との間に設けられている。
図７に示したチップ１２０においては、溝１２１は、マイクロレンズ層７９、平坦化膜７８、カラーフィルタ層７７、平坦化膜７５、およびシリコン基板７３の一部分まで掘り込まれた状態で設けられ、空間１２２は、さらに接着層８０の部分にも設けられている構成とされている。
このように、空間１２２が、溝１２１の部分から接着層８０のところを貫通するように形成されている。ダイシングにより、スクライブ部９１は、削られるため、その部分は、予め空間１２２にしておくことで、チップ１２０の各層に、ダイシング時にかかる力をかけないようにすることが可能となる。
このような溝１２１と空間１２２は、例えば、接着層８０が形成される前に溝１２１が形成され、溝１２１が形成された後に、接着層８０が形成され、その後、空間１２２が形成されることで、形成される。
または、図示はしないが、溝１２１と空間１２２が一体化されたような構成とすることも可能である。溝１２１の側面（カラーフィルタ層７７などの溝１２１側）に、接着層８０と同一の材料が残らない構成とした場合、空間１２２が、溝１２１となり、カラーフィルタ層７７などの側面に位置するように構成しても良い。
このように構成した場合、接着層８０までが積層された後に、空間１２２が形成される。この場合、溝１２１の代わりに、空間１２２を形成することになるため、溝１２１を形成する工程を省略し、空間１２２を形成する工程を設ければよい。
図７に示したような、溝１２１と空間１２２がチップ１２０間に設けられているウェハをスクライブ部９１でダイシングした場合、図５に示したようなチップ１００とほぼ同じ構造のチップ１２０が切り出される。
すなわち、マイクロレンズ層７９、平坦化膜７８、カラーフィルタ層７７、平坦化膜７５、およびシリコン基板７３の一部分は、接着層８０で囲まれた状態とされ、表面に露出した状態とはなっていないチップ１２０が切り出される。
このように、溝１２１と空間１２２が形成され、溝１２１には、接着層８０と同じ材料が充填された状態で、ダイシングされることで、ダイシング時に各膜界面にかかる力を緩和することが可能となり、膜剥がれやクラックが発生する可能性を低減させることが可能となる。また、膜剥がれやクラックが発生しないことで、チップの防湿性能を向上させることが可能となる。
なお空間１２２は、空間としても良いし、例えば、防湿性能の高い材料や、接着層８０を構成する材料とは異なる材料を充填するようにしても良い。
＜第１−３の実施の形態について＞
図８に、第１の実施の形態における他のチップの構成を示す。図８は、図６と同じく、複数のチップ（図８では３個のチップ）が存在し、ダイシングされる前のウェハの状態を表す。図６と同一の部分には、同一の符号を付し、その説明を省略する。
図８に示したウェハにおいては、中央に位置するチップを、チップ１３０−１とし、左側に位置するチップをチップ１３０−２とし、右側に位置するチップをチップ１３０−３とする。
図８に示したウェハには、チップ１３０間に、溝１３１が設けられている。溝１３１−１は、チップ１３０−１とチップ１３０−２との間に設けられ、溝１３１−２は、チップ１３０−１とチップ１３０−３との間に設けられている。
このような溝１３１を有する図８に示したチップ１３０は、図６に示したチップ１１０の下部に、配線層７２と支持基板７１を追加した構成とされている点以外は、図６に示したチップ１１０と同一であるため、その説明は省略する。すなわち、本実施の形態は、図８に示したように、配線層７２と支持基板７１からなる信号処理回路基板を備えたチップ１３０にも適用できる。
このように、溝１３１が形成され、接着層８０と同じ材料が充填された状態で、ダイシングされることで、ダイシング時に各膜界面にかかる力を緩和することが可能となり、膜剥がれやクラックが発生する可能性を低減させることが可能となる。また、膜剥がれやクラックが発生しないことで、チップの防湿性能を向上させることが可能となる。
なお、第１−３の実施の形態に、第１−２の実施の形態を適用し、空間１２２を接着層８０と溝１３１に設けるように構成することも可能である。また、空間１２２を設けた場合、その空間１２２に、透明樹脂や防湿性能の高い部材を充填した構成とすることも可能である。
＜第１−４の実施の形態について＞
図９に、第１の実施の形態における他のチップの構成を示す。図９は、図８と同じく、複数のチップ（図９では３個のチップ）が存在し、ダイシングされる前のウェハの状態を表す。図８と同一の部分には、同一の符号を付し、その説明を省略する。
図９に示したウェハにおいては、中央に位置するチップを、チップ１４０−１とし、左側に位置するチップをチップ１４０−２とし、右側に位置するチップをチップ１４０−３とする。
図９に示したウェハには、チップ１４０間に、溝１４１が設けられている。溝１４１−１は、チップ１４０−１とチップ１４０−２との間に設けられ、溝１４１−２は、チップ１４０−１とチップ１４０−３との間に設けられている。
図９に示したチップ１４０は、図８に示したチップ１３０と同じく、配線層７２と支持基板７１からなる信号処理回路基板が積層されているため、溝１４１は、その信号処理回路基板にまで設けられている。図９に示した例では、支持基板７１まで掘り込まれた状態で溝１４１は設けられている。
図９に示したチップ１４０においては、溝１４１は、マイクロレンズ層７９、平坦化膜７８、カラーフィルタ層７７、平坦化膜７５、シリコン基板７３、配線層７２、および支持基板７１の一部分までが掘り込まれた状態で設けられている。
後述するように、溝１４１は、製造時に、接着層８０が形成される前に形成され、溝１４１が形成された後に、接着層８０が形成されるため、溝１４１には、接着層８０と同じ接着剤が、充填された状態とされる。
このような溝１４１がチップ１４０間に設けられているウェハをスクライブ部９１でダイシングした場合、図１０に示すようなチップ１４０−１が切り出される。図１０に示したチップ１４０−１は、マイクロレンズ層７９、平坦化膜７８、カラーフィルタ層７７、平坦化膜７５、シリコン基板７３、配線層７２、および支持基板７１の一部分は、接着層８０で囲まれた状態とされ、表面に露出した状態とはなっていない。
すなわち、マイクロレンズ層７９、平坦化膜７８、カラーフィルタ層７７、平坦化膜７５、シリコン基板７３、配線層７２、および支持基板７１の一部分の側面は、接着層８０と同一の材料で覆われた状態となっている。このように、個片化されたチップ１４０−１は、溝１４１−１’と溝１４１−２’の部分で、チップ１４０−１の積層されている層の一部が覆われた構造とされている。
このように、溝１４１が形成され、接着層８０と同じ材料が充填された状態で、ダイシングされることで、ダイシング時に各膜界面にかかる力を緩和することが可能となり、膜剥がれやクラックが発生する可能性を低減させることが可能となる。また、膜剥がれやクラックが発生しないことで、チップの防湿性能を向上させることが可能となる。
なお、第１−４の実施の形態に、第１−２の実施の形態を適用し、空間１２２を接着層８０と溝１４１に設けるように構成することも可能である。また、空間１２２を設けた場合、その空間１２２に、透明樹脂や防湿性能の高い部材を充填した構成とすることも可能である。
＜第１−５の実施の形態について＞
図１１に、第１の実施の形態における他のチップの構成を示す。図１１は、図６と同じく、複数のチップ（図１１では３個のチップ）が存在し、ダイシングされる前のウェハの状態を表す。図６と同一の部分には、同一の符号を付し、その説明を省略する。
図１１に示したウェハにおいては、中央に位置するチップを、チップ１５０−１とし、左側に位置するチップをチップ１５０−２とし、右側に位置するチップをチップ１５０−３とする。
図１１に示したウェハには、チップ１５０間に、溝１５１が設けられている。溝１５１−１は、チップ１５０−１とチップ１５０−２との間に設けられ、溝１５１−２は、チップ１５０−１とチップ１５０−３との間に設けられている。
このような溝１５１を有する図１１に示したチップ１５０は、図６に示したチップ１１０の接着層８０とカバーガラス８１との間に、透明樹脂層１５２が設けられている点以外は、図６に示したチップ１１０と同一であるため、その説明は省略する。
このように、溝１５１が形成され、接着層８０と同じ材料が充填された状態で、ダイシングされることで、ダイシング時に各膜界面にかかる力を緩和することが可能となり、膜剥がれやクラックが発生する可能性を低減させることが可能となる。また、膜剥がれやクラックが発生しないことで、チップの防湿性能を向上させることが可能となる。
なお、第１−５の実施の形態に、第１−２の実施の形態を適用し、空間１２２を接着層８０と溝１３１に設けるように構成することも可能である。また、空間１２２を設けた場合、その空間１２２に、透明樹脂や防湿性能の高い部材を充填した構成とすることも可能である。
また、第１−３の実施の形態や、第１−４の実施の形態を適用し、配線層７２と支持基板７１からなる信号処理回路基板が積層されている構成とすることも可能である。
＜第１−６の実施の形態について＞
図１２に、第１の実施の形態における他のチップの構成を示す。図１２は、図６と同じく、複数のチップ（図１２では３個のチップ）が存在し、ダイシングされる前のウェハの状態を表す。図６と同一の部分には、同一の符号を付し、その説明を省略する。
図１２に示したウェハにおいては、中央に位置するチップを、チップ１６０−１とし、左側に位置するチップをチップ１６０−２とし、右側に位置するチップをチップ１６０−３とする。
図１１に示したウェハには、チップ１６０間に、溝１６１が設けられている。溝１６１−１は、チップ１６０−１とチップ１６０−２との間に設けられ、溝１６１−２は、チップ１６０−１とチップ１６０−３との間に設けられている。
このような溝１６１を有する図１２に示したチップ１６０は、図６に示したチップ１１０の接着層８０とカバーガラス８１との間に、吸収膜１６２が設けられている点以外は、図６に示したチップ１１０と同一であるため、その説明は省略する。吸収膜１６２は、特定の波長の光を吸収する材質で成膜された膜である。
このように、溝１６１が形成され、接着層８０と同じ材料が充填された状態で、ダイシングされることで、ダイシング時に各膜界面にかかる力を緩和することが可能となり、膜剥がれやクラックが発生する可能性を低減させることが可能となる。また、膜剥がれやクラックが発生しないことで、チップの防湿性能を向上させることが可能となる。
なお、第１−６の実施の形態に、第１−２の実施の形態を適用し、空間１２２を接着層８０と溝１３１に設けるように構成することも可能である。また、空間１２２を設けた場合、その空間１２２に、透明樹脂や防湿性能の高い部材を充填した構成とすることも可能である。
また、第１−３の実施の形態や、第１−４の実施の形態を適用し、配線層７２と支持基板７１からなる信号処理回路基板が積層されている構成とすることも可能である。
＜第１−７の実施の形態について＞
図１３に、第１の実施の形態における他のチップの構成を示す。図１３は、図８と同じく、複数のチップ（図１３では３個のチップ）が存在し、信号処理回路基板が積層され、ダイシングされる前のウェハの状態を表す。図８と同一の部分には、同一の符号を付し、その説明を省略する。
図１３に示したウェハにおいては、中央に位置するチップを、チップ１７０−１とし、左側に位置するチップをチップ１７０−２とし、右側に位置するチップをチップ１７０−３とする。
図１３に示したウェハには、チップ１７０間に、溝１７１が設けられている。溝１７１−１は、チップ１７０−１とチップ１７０−２との間に設けられ、溝１７１−２は、チップ１７０−１とチップ１７０−３との間に設けられている。
このような溝１７１を有する図１３に示したチップ１７０は、図８に示したチップ１１０の接着層８０とマイクロレンズ層７９との間に、低屈折率膜１７２が設けられている点以外は、図８に示したチップ１３０と同一であるため、その説明は省略する。低屈折率膜１７２は、マイクロレンズ層７９の上部に設けられ、マイクロレンズ層７９を構成する材質よりも屈折率が低い材質を用いて成膜された膜である。
このように、溝１７１が形成され、接着層８０と同じ材料が充填された状態で、ダイシングされることで、ダイシング時に各膜界面にかかる力を緩和することが可能となり、膜剥がれやクラックが発生する可能性を低減させることが可能となる。また、膜剥がれやクラックが発生しないことで、チップの防湿性能を向上させることが可能となる。
なお、第１―７の実施の形態に、第１−２の実施の形態を適用し、空間１２２を接着層８０と溝１３１に設けるように構成することも可能である。また、空間１２２を設けた場合、その空間１２２に、透明樹脂や防湿性能の高い部材を充填した構成とすることも可能である。
＜第１−８の実施の形態について＞
図１４に、第１の実施の形態における他のチップの構成を示す。図１４は、図９と同じく、複数のチップ（図１４では３個のチップ）が存在し、信号処理回路基板が積層され、ダイシングされる前のウェハの状態を表す。図９と同一の部分には、同一の符号を付し、その説明を省略する。
図１４に示したウェハにおいては、中央に位置するチップを、チップ１８０−１とし、左側に位置するチップをチップ１８０−２とし、右側に位置するチップをチップ１８０−３とする。
図１４に示したウェハには、チップ１８０間に、溝１８１が設けられている。溝１８１−１は、チップ１８０−１とチップ１８０−２との間に設けられ、溝１８１−２は、チップ１８０−１とチップ１８０−３との間に設けられている。
このような溝１８１を有する図１４に示したチップ１８０は、図９に示したチップ１１０の接着層８０とマイクロレンズ層７９との間に、低屈折率膜１８２が設けられている点以外は、図９に示したチップ１４０と同一であるため、その説明は省略する。低屈折率膜１８２は、マイクロレンズ層７９の上部に設けられ、マイクロレンズ層７９を構成する材質よりも屈折率が低い材質を用いて成膜された膜である。
このように、溝１８１が形成され、接着層８０と同じ材料が充填された状態で、ダイシングされることで、ダイシング時に各膜界面にかかる力を緩和することが可能となり、膜剥がれやクラックが発生する可能性を低減させることが可能となる。また、膜剥がれやクラックが発生しないことで、チップの防湿性能を向上させることが可能となる。
なお、第１−８の実施の形態に、第１−２の実施の形態を適用し、空間１２２を接着層８０と溝１３１に設けるように構成することも可能である。また、空間１２２を設けた場合、その空間１２２に、透明樹脂や防湿性能の高い部材を充填した構成とすることも可能である。
このように、第１−１乃至第１−８の実施の形態を参照して説明したように、チップを個片化する前のウェアの状態のときに、チップ間に溝を設けることで、ダイシング時に各膜界面にかかる力を緩和することが可能となり、膜剥がれやクラックが発生する可能性を低減させることが可能となる。また、膜剥がれやクラックが発生しないことで、チップの防湿性能を向上させることが可能となる。
＜第１の実施の形態におけるチップの製造について＞
このような溝を有するチップ（ウェハ）の製造について説明する。図１５は、ダイシング前までのチップの製造工程を説明するための図である。
図１５を参照して説明する製造工程は、主に本技術の特徴的な構成である溝の製造についての説明とし、他の部分の製造、例えば層の成膜などについては、従来の製造方法を適用できるため、適宜その説明を省略する。またここでは、図６に示した第１−１の実施の形態におけるチップ１１０を製造するときを例に挙げて説明する。
工程Ｓ１０１において、シリコン基板７３、平坦化膜７５、カラーフィルタ層７７、平坦化膜７８、およびマイクロレンズ層７９が積層された状態であり、シリコン基板７３にはフォトダイオード７４が形成され、平坦化膜７５には、遮光膜７６が形成されている状態のウェハが用意される。なお図示していないが、配線層７２や支持基板７１が、積層されている状態のウェハが用意されていても良い。
工程Ｓ１０２において、溝１１１−１と溝１１１−２が形成される。例えば、パターニング後に、ドライエッチングが施されることで、溝１１１が形成される。なお、図９に示した第１−４の実施の形態のように、支持基板７１まで溝１４１を掘り込む場合、工程Ｓ１０２において、配線層７２や支持基板７１が積層されている状態のウェハの支持基板７１まで溝１４１が形成される。
工程Ｓ１０３において、接着層８０が形成される。接着層８０が形成される際、溝１１１にも接着層８０を構成する透明部材が充填される。なお、図７に示した第１−２の実施の形態のように、空間１２２を設ける場合、工程Ｓ１０３において接着層８０が形成された後、工程Ｓ１０２と同じく、ドライエッチングなどにより空間１２２が形成される。
または、溝１２１の側面に接着層８０と同一の材料を設けず、空間１２２のみが存在するように構成する場合、工程Ｓ１０２において溝を形成する処理を省略し、工程Ｓ１０３において、空間１２２が形成されるようにしても良い。
工程Ｓ１０４において、カバーガラス８１が積層される。カバーガラス８１の積層後、スクライブ部９１−１、スクライブ部９１−２の部分で、ダイシングが行なわれることで、個片化されたチップ１１０が製造される。
このように、溝を形成する工程Ｓ１０２を設けるだけで、ダイシング時に各膜界面にかかる力を緩和することが可能となり、膜剥がれやクラックが発生する可能性を低減させることが可能となる。
＜第２の実施の形態＞
第２の実施の形態は、チップ内の所定の層に溝を設け、その溝に所定の膜を設けることで、ダイシング時の損傷やチップ内への水分の侵入を防ぐ実施の形態である。
＜第２−１の実施の形態について＞
図１６に、第２の実施の形態におけるチップの構成を示す。図１６は、図２と同じく、複数のチップ（図１６では３個のチップ）が存在し、ダイシングされる前のウェハの状態を表す。
ここでは、中央に位置するチップを、チップ２００−１とし、左側に位置するチップをチップ２００−２とし、右側に位置するチップをチップ２００−３とする。また、以下の説明において、チップ２００−１乃至２００−３を、個々に区別する必要がない場合、単に、チップ２００と記述する。
各チップ２００の構成は、図２、図３を参照して説明したチップ７０と同様の構成を有している。すなわち、チップ２００は、支持基板７１の上に、配線層７２が配置され、配線層７２の上にシリコン基板７３が配置されている。また、シリコン基板７３には、各画素の光電変換部としての複数のフォトダイオード７４（光学素子）が、所定の間隔で形成されている。
シリコン基板７３の上には、平坦化膜７５が形成され、その平坦化膜７５には、隣接する画素への光の漏れ込みを防止するための遮光膜７６が、隣接するフォトダイオード７４の間に形成されている。平坦化膜７５の上には、カラーフィルタ層７７が形成されている。カラーフィルタ層７７の上には、平坦化膜７８が形成されている。平坦化膜７８の上には、マイクロレンズ層７９が形成されている。マイクロレンズ層７９上部には、カバーガラス８１が接着層８０を介して接着されている。
図１６に示したウェハには、チップ２００間に、溝２０１が設けられている。溝２０１−１は、チップ２００−１とチップ２００−２との間に設けられ、溝２０１−２は、チップ２００−１とチップ２００−３との間に設けられている。
また溝２０１−１には、保護膜２０２−１が設けられ、溝２０１−２には、保護膜２０２−２が設けられている。この保護膜２０２は、ＳｉＮ膜など無機質の防湿性の高い膜とされるのが好ましい。湿度や温度などの条件によっては、受光装置（チップ）に水分が侵入し、画質劣化等の不具合が生じる可能性があるため、受光装置の端面を保護する保護膜２０２を設ける。
保護膜２０２は、このように、チップ２００への水分の侵入を防止する機能と、ダイシング時などに、チップの端面を保護する機能を有する。
チップ２００−１とチップ２００−２との間は、スクライブ部９１−１であり、このスクライブ部９１−１に、溝２０１−１が設けられている。同じく、チップ２００−１とチップ２００−３との間は、スクライブ部９１−２であり、このスクライブ部９１−２に、溝２０１−２が設けられている。
なお、図１６以降の他の図面においても、溝２０１−２を見やすくするために、スクライブ部９１−２は不図示として説明を続ける。
図１６に示したチップ２００においては、溝２０１は、マイクロレンズ層７９、平坦化膜７８、カラーフィルタ層７７、および平坦化膜７５が掘り込まれ、シリコン基板７３の上部に達する位置まで設けられている。
そして、そのような溝２０１に保護膜２０２が形成されるため、保護膜２０２も、マイクロレンズ層７９、平坦化膜７８、カラーフィルタ層７７、および平坦化膜７５の側面に設けられ、シリコン基板７３の上部に設けられた構成とされる。
後述するように、溝２０１は、製造時に、接着層８０が形成される前に形成され、溝２０１が形成された後に、保護膜２０２が形成され、保護膜２０２が形成された後に、接着層８０が形成されるため、溝２０１（保護膜２０２で形成される矩形の内側）には、接着層８０と同じ材料が、充填された状態とされる。接着層８０として用いられる材料は、透明樹脂とすることができる。このような透明樹脂で、溝２０１を充填することができる。
なお、ここでは、保護膜２０２が設けられ、その内側に接着層８０と同一の材料が充填されるとして説明を続けるが、保護膜２０２の材料だけで、溝２０１内が充填されるように構成することも可能である。
このような溝２０１がチップ２００間に設けられているウェハをスクライブ部９１でダイシングした場合、図１７に示すようなチップ２００−１が切り出される。図１７に示したチップ２００−１のマイクロレンズ層７９、平坦化膜７８、カラーフィルタ層７７、および平坦化膜７５の断面は、保護膜２０２で覆われた状態とされ、表面に露出した状態とはなっていない。また、マイクロレンズ層７９、平坦化膜７８、カラーフィルタ層７７、および平坦化膜７５は、接着層８０と同一の材料で覆われた状態となっている。
このように、個片化されたチップ２００−１は、溝２０１−１’と溝２０１−２’（図１６に示したダイシング前の溝２０１−１、溝２０１−２と区別を付けるためにダイシング後の溝には、ダッシュを付して記載する）の部分で、チップ２００−１の積層されている層の一部が覆われた構造とされている。
このように、個片化されたチップ２００−１に、溝２０１−１’と溝２０１−２’が残り、その部分に、保護膜２０２が残るように構成するために、個片化される前のチップ２００間の溝２０１−１や溝２０１−２の幅は、ダイシング処理を行うときに用いられるブレードの幅よりも広い幅で形成されるのが好ましい。
このように、溝２０１が形成され、その内側に保護膜２０２が形成された状態で、ダイシングされることで、ダイシング時に各膜界面にかかる力を緩和することが可能となり、膜剥がれやクラックが発生する可能性を低減させることが可能となる。また、膜剥がれやクラックが発生しないことで、チップの防湿性能を向上させることが可能となる。また、保護膜２０２を設けることで、防湿性能をより向上させることが可能となる。
＜第２−２の実施の形態について＞
図１８に、第２の実施の形態におけるチップの他の構成を示す。図１８は、図１６と同じく、複数のチップ（図１８では３個のチップ）が存在し、ダイシングされる前のウェハの状態を表す。図１６と同一の部分には、同一の符号を付し、その説明を省略する。
図１８に示したウェハにおいては、中央に位置するチップを、チップ２１０−１とし、左側に位置するチップをチップ２１０−２とし、右側に位置するチップをチップ２１０−３とする。
図１８に示したウェハには、チップ２１０間に、溝２１１が設けられている。溝２１１−１は、チップ２１０−１とチップ２１０−２との間に設けられ、溝２１１−２は、チップ２１０−１とチップ２１０−３との間に設けられている。
図１８に示したウェハに設けられた溝２１１は、シリコン基板７３の一部分まで掘り込まれている。すなわち、図１８に示したチップ２１０においては、溝２１１は、マイクロレンズ層７９、平坦化膜７８、カラーフィルタ層７７、平坦化膜７５、およびシリコン基板７３の一部分まで掘り込まれた状態で設けられている。
そして、そのような溝２１１に保護膜２１２が形成されるため、保護膜２１２も、マイクロレンズ層７９、平坦化膜７８、カラーフィルタ層７７、平坦化膜７５、およびシリコン基板７３の一部分の各層を覆うように設けられる。
溝２１１（保護膜２１２で形成される矩形の内側）には、接着層８０と同じ材料が、充填された状態とされる。接着層８０として用いられる材料は、透明樹脂とすることができる。このような透明樹脂で、溝２１１を充填することができる。
なお、ここでは、保護膜２１２が設けられ、その内側に接着層８０と同一の材料が充填されるとして説明を続けるが、保護膜２１２の材料だけで、溝２１１内が充填されるように構成することも可能である。
このような溝２１１がチップ２１０間に設けられているウェハをスクライブ部９１でダイシングした場合、マイクロレンズ層７９、平坦化膜７８、カラーフィルタ層７７、平坦化膜７５、およびシリコン基板７３の一部分の断面は、保護膜２１２で覆われた状態とされ、表面に露出した状態とはならない。また、マイクロレンズ層７９、平坦化膜７８、カラーフィルタ層７７、平坦化膜７５、およびシリコン基板７３の一部分は、接着層８０と同一の材料で覆われた状態となっている。
このように、溝２１１が形成され、その内側に保護膜２１２が形成された状態で、ダイシングされることで、ダイシング時に各膜界面にかかる力を緩和することが可能となり、膜剥がれやクラックが発生する可能性を低減させることが可能となる。また、膜剥がれやクラックが発生しないことで、チップの防湿性能を向上させることが可能となる。また、保護膜２１２を設けることで、防湿性能をより向上させることが可能となる。
＜第２−３の実施の形態について＞
図１９に、第２の実施の形態におけるチップの他の構成を示す。図１９は、図２と同じく、複数のチップ（図１９では３個のチップ）が存在し、ダイシングされる前のウェハの状態を表す。
ここでは、中央に位置するチップを、チップ２２０−１とし、左側に位置するチップをチップ２２０−２とし、右側に位置するチップをチップ２２０−３とする。
図１９に示したウェハには、チップ２２０間に、溝２２１が設けられている。溝２２１−１は、チップ２２０−１とチップ２２０−２との間に設けられ、溝２２１−２は、チップ２２０−１とチップ２２０−３との間に設けられている。また溝２２１−１と溝２２１−２には、保護膜２２２が設けられ、保護膜２２２は、マイクロレンズ層７９上にも設けられている。
チップ２２０−１とチップ２２０−２との間は、スクライブ部９１−１であり、このスクライブ部９１−１に、溝２２１−１が設けられている。同じく、チップ２２０−１とチップ２２０−３との間は、スクライブ部９１−２であり、このスクライブ部９１−２に、溝２２１−２が設けられている。
図１９に示したチップ２２０においては、溝２２１は、マイクロレンズ層７９、平坦化膜７８、カラーフィルタ層７７、および平坦化膜７５が掘り込まれ、シリコン基板７３の上部に達する位置まで設けられている。
そして、そのような溝２２１に保護膜２２２が形成されるため、保護膜２２２も、マイクロレンズ層７９、平坦化膜７８、カラーフィルタ層７７、および平坦化膜７５の側面に設けられ、シリコン基板７３の上部、およびマイクロレンズ層７９の上部に設けられている。
保護膜２２２は、マイクロレンズ層７９上にも設けられるため、可視領域での透明性は、Ｎ＝1.55以上の特性を有する材料が用いられることが好ましい。または、特定の波長を吸収するような材料が用いられるようにしても良い。
保護膜２２２が、マイクロレンズ層７９上にも設けられている点以外は、図１６に示した第２−１の実施の形態におけるチップ２００と同様であるため、その説明は省略する。
このような溝２２１がチップ２２０間に設けられているウェハをスクライブ部９１でダイシングした場合、マイクロレンズ層７９、平坦化膜７８、カラーフィルタ層７７、および平坦化膜７５の断面は、保護膜２２２で覆われた状態とされ、表面に露出した状態とはなっていない。また、マイクロレンズ層７９、平坦化膜７８、カラーフィルタ層７７、および平坦化膜７５は、接着層８０と同一の材料で覆われた状態となっている。
さらに、マイクロレンズ層７９上にも保護膜２２２が設けられているため、例えば、接着層８０から仮に水が侵入してしまった場合でも、保護膜２２２により、マイクロレンズ層７９側に水が侵入してしまうようなことを防ぐことが可能となる。よって、チップ２２０の防湿性能をより向上させることが可能となる。
このように、溝２２１が形成され、その内側に保護膜２２２が形成された状態で、ダイシングされることで、ダイシング時に各膜界面にかかる力を緩和することが可能となり、膜剥がれやクラックが発生する可能性を低減させることが可能となる。また、膜剥がれやクラックが発生しないことで、チップの防湿性能を向上させることが可能となる。また、保護膜２２２を設けることで、防湿性能をより向上させることが可能となる。
＜第２−４の実施の形態について＞
図２０に、第２の実施の形態におけるチップの他の構成を示す。図２０は、図１８と同じく、複数のチップ（図２０では３個のチップ）が存在し、ダイシングされる前のウェハの状態を表す。図１８と同一の部分には、同一の符号を付し、その説明を省略する。
図２０に示したウェハにおいては、中央に位置するチップを、チップ２３０−１とし、左側に位置するチップをチップ２３０−２とし、右側に位置するチップをチップ２３０−３とする。
図２０に示したウェハには、チップ２３０間に、溝２３１が設けられている。溝２３１−１は、チップ２３０−１とチップ２３０−２との間に設けられ、溝２３１−２は、チップ２３０−１とチップ２３０−３との間に設けられている。
図２０に示したウェハに設けられた溝２３１は、シリコン基板７３の一部分まで掘り込まれている。すなわち、図２０に示したチップ２３０においては、溝２３１は、マイクロレンズ層７９、平坦化膜７８、カラーフィルタ層７７、平坦化膜７５、およびシリコン基板７３の一部分まで掘り込まれた状態で設けられている。
そして、そのような溝２３１に保護膜２３２が形成されるため、保護膜２３２も、マイクロレンズ層７９、平坦化膜７８、カラーフィルタ層７７、平坦化膜７５、およびシリコン基板７３の一部分の各層を覆うように設けられる。
このような構成は、図１８に示した第２−２の実施の形態におけるチップ２１０と同様である。さらに、図２０に示したチップ２３０においては、マイクロレンズ層７９上にも保護膜２３２が設けられている点が、図１８に示したチップ２１０と異なる。
保護膜２３２は、マイクロレンズ層７９上にも設けられるため、可視領域での透明性は、Ｎ＝1.55以上の特性を有する材料が用いられることが好ましい。または、特定の波長を吸収するような材料が用いられるようにしても良い。
このような溝２３１がチップ２３０間に設けられているウェハをスクライブ部９１でダイシングした場合、マイクロレンズ層７９、平坦化膜７８、カラーフィルタ層７７、平坦化膜７５、およびシリコン基板７３の一部分の断面は、保護膜２３２で覆われた状態とされ、表面に露出した状態とはならない。また、マイクロレンズ層７９、平坦化膜７８、カラーフィルタ層７７、平坦化膜７５、およびシリコン基板７３の一部分は、接着層８０と同一の材料で覆われた状態となっている。
さらに、マイクロレンズ層７９上にも保護膜２３２が設けられているため、例えば、接着層８０から仮に水が侵入してしまった場合でも、保護膜２３２により、マイクロレンズ層７９側に水が侵入してしまうようなことを防ぐことが可能となる。よって、チップ２３０の防湿性能をより向上させることが可能となる。
このように、溝２３１が形成され、その内側に保護膜２３２が形成された状態で、ダイシングされることで、ダイシング時に各膜界面にかかる力を緩和することが可能となり、膜剥がれやクラックが発生する可能性を低減させることが可能となる。また、膜剥がれやクラックが発生しないことで、チップの防湿性能を向上させることが可能となる。また、保護膜２３２を設けることで、防湿性能をより向上させることが可能となる。
＜第２−５の実施の形態について＞
図２１に、第２の実施の形態におけるチップの他の構成を示す。図２１は、図２と同じく、複数のチップ（図２１では３個のチップ）が存在し、ダイシングされる前のウェハの状態を表す。
ここでは、中央に位置するチップを、チップ２４０−１とし、左側に位置するチップをチップ２４０−２とし、右側に位置するチップをチップ２４０−３とする。
図２１に示したウェハには、チップ２４０間に、溝２４１が設けられている。溝２４１−１は、チップ２４０−１とチップ２４０−２との間に設けられ、溝２４１−２は、チップ２４０−１とチップ２４０−３との間に設けられている。
チップ２４０−１とチップ２４０−２との間は、スクライブ部９１−１であり、このスクライブ部９１−１に、溝２４１−１が設けられている。同じく、チップ２４０−１とチップ２４０−３との間は、スクライブ部９１−２であり、このスクライブ部９１−２に、溝２４１−２が設けられている。
図２１に示したチップ２４０においては、溝２４１は、マイクロレンズ層７９、平坦化膜７８、カラーフィルタ層７７、および平坦化膜７５が掘り込まれ、シリコン基板７３の上部に達する位置まで設けられている。この溝２４１の側面には、保護膜２４２が設けられている。溝２４１−１の側面には、保護膜２４２−２が設けられ、溝２４１−２の側面には、保護膜２４２−５が設けられている。
保護膜２４２−２の図中左側には、リブ２４３−１が形成され、リブ２４３−１の左側には、保護膜２４２−１が形成されている。リブ２４３−１は、左右に保護膜２４２を備える構成とされている。同様に、保護膜２４２−２の図中右側には、リブ２４３−２が形成され、リブ２４３−２の右側には、保護膜２４２−３が形成されている。リブ２４３−２は、左右に保護膜２４２を備える構成とされている。
さらに同様に、保護膜２４２−５の図中左側には、リブ２４３−２が形成され、リブ２４３−２の左側には、保護膜２４２−４が形成されている。リブ２４３−２は、左右に保護膜２４２を備える構成とされている。同様に、保護膜２４２−５の図中右側には、リブ２４３−４が形成され、リブ２４３−４の右側には、保護膜２４２−６が形成されている。リブ２４３−２は、左右に保護膜２４２を備える構成とされている。
このように、リブ２４３がセンサ基板上に、例えば、リソグラフィなどが用いられて形成され、そのリブ２４３の側面に保護膜２４２が形成される。
このような溝２４１がチップ２４０間に設けられているウェハをスクライブ部９１でダイシングした場合、図２２に示すチップ２４０−１のように、接着層８０、マイクロレンズ層７９、平坦化膜７８、カラーフィルタ層７７、および平坦化膜７５の断面は、保護膜２４２で覆われた状態とされ、表面に露出した状態とはなっていない。
また、接着層８０、マイクロレンズ層７９、平坦化膜７８、カラーフィルタ層７７、および平坦化膜７５は、接着層８０と同一の材料で覆われた状態となっている。なお、溝２４１に保護膜２４２を充填することで構成するようにした場合、保護膜２４２だけで覆われた状態となる。
さらに、接着層８０には、リブ２４３が設けられており、そのリブ２４３には、保護膜２４２が設けられているため、例えば、接着層８０に水が侵入してしまうようなことを、リブ２４３と保護膜２４２により防ぐことが可能となる。よって、チップ２４０の防湿性能をより向上させることが可能となる。
このように、溝２４１が形成され、その内側に保護膜２４２が形成され、さらにリブ２４３が形成され、そのリブ２４３にも保護膜２４２を設けた状態で、ダイシングされることで、ダイシング時に各膜界面にかかる力を緩和することが可能となり、膜剥がれやクラックが発生する可能性を低減させることが可能となる。また、膜剥がれやクラックが発生しないことで、チップの防湿性能を向上させることが可能となる。
また、保護膜２４２やリブ２４３を設けることで、防湿性能をより向上させることが可能となる。また、リブ２４３を設けることで、チップ２４０の側面からの迷光成分を遮断または低減させることが可能となるため、フレアなどの防止にも効果がある。
＜第２−６の実施の形態について＞
図２３に、第２の実施の形態におけるチップの他の構成を示す。図２３に示したチップ２５０は、図１８に示した第２−２の実施の形態におけるチップ２１０に、図２１に示した第２−５の実施の形態におけるチップ２４０のリブを有する構成を適用した構成である。
図２３に示したウェハも、複数のチップ（図２３では３個のチップ）が存在し、ダイシングされる前のウェハの状態を表す。
ここでは、中央に位置するチップを、チップ２５０−１とし、左側に位置するチップをチップ２５０−２とし、右側に位置するチップをチップ２５０−３とする。
図２１に示したウェハには、チップ２５０間に、溝２５１が設けられている。溝２５１−１は、チップ２５０−１とチップ２５０−２との間に設けられ、溝２５１−２は、チップ２５０−１とチップ２５０−３との間に設けられている。
チップ２５０−１とチップ２５０−２との間は、スクライブ部９１−１であり、このスクライブ部９１−１に、溝２５１−１が設けられている。同じく、チップ２５０−１とチップ２５０−３との間は、スクライブ部９１−２であり、このスクライブ部９１−２に、溝２５１−２が設けられている。
図２３に示したウェハに設けられた溝２５１は、シリコン基板７３の一部分まで掘り込まれている。すなわち、図２３に示したチップ２５０においては、溝２５１は、マイクロレンズ層７９、平坦化膜７８、カラーフィルタ層７７、平坦化膜７５、およびシリコン基板７３の一部分まで掘り込まれた状態で設けられている。
この溝２５１の側面には、保護膜２５２が設けられている。溝２５１−１の側面には、保護膜２５２−２が設けられ、溝２５１−２の側面には、保護膜２５２−５が設けられている。保護膜２５２−２の図中左側には、リブ２５３−１が形成され、リブ２５３−１の左側には、保護膜２５２−１が形成されている。リブ２５３−１は、左右に保護膜２５２を備える構成とされている。
同様に、保護膜２５２−２の図中右側には、リブ２５３−２が形成され、リブ２５３−２の右側には、保護膜２５２−３が形成されている。リブ２５３−２は、左右に保護膜２５２を備える構成とされている。
さらに同様に、保護膜２５２−５の図中左側には、リブ２５３−３が形成され、リブ２５３−３の左側には、保護膜２５２−４が形成されている。リブ２５３−３は、左右に保護膜２５２を備える構成とされている。同様に、保護膜２５２−５の図中右側には、リブ２５３−４が形成され、リブ２５３−４の右側には、保護膜２５２−６が形成されている。リブ２５３−４は、左右に保護膜２５２を備える構成とされている。
このように、リブ２５３がセンサ基板上に、例えば、リソグラフィなどが用いられて形成され、そのリブ２５３の側面に保護膜２５２が形成される。
このような溝２５１がチップ２５０間に設けられているウェハをスクライブ部９１でダイシングした場合、接着層８０、マイクロレンズ層７９、平坦化膜７８、カラーフィルタ層７７、平坦化膜７５、およびシリコン基板７３の一部分の断面は、保護膜２５２で覆われた状態とされ、表面に露出した状態とはなっていない。
また、接着層８０、マイクロレンズ層７９、平坦化膜７８、カラーフィルタ層７７、平坦化膜７５、およびシリコン基板７３の一部分は、接着層８０と同一の材料で覆われた状態となっている。なお、溝２５１に保護膜２５２を充填することで構成するようにした場合、保護膜２５２だけで覆われた状態となる。
さらに、接着層８０には、リブ２５３が設けられており、そのリブ２５３には、保護膜２５２が設けられているため、例えば、接着層８０に水が侵入してしまうようなことを、リブ２５３と保護膜２５２により防ぐことが可能となる。よって、チップ２５０の防湿性能をより向上させることが可能となる。
このように、溝２５１が形成され、その内側に保護膜２５２が形成され、さらにリブ２５３が形成され、そのリブ２５３にも保護膜２５２を設けた状態で、ダイシングされることで、ダイシング時に各膜界面にかかる力を緩和することが可能となり、膜剥がれやクラックが発生する可能性を低減させることが可能となる。また、膜剥がれやクラックが発生しないことで、チップの防湿性能を向上させることが可能となる。
また、保護膜２５２やリブ２５３を設けることで、防湿性能をより向上させることが可能となる。また、リブ２５３を設けることで、チップ２４０の側面からの迷光成分を遮断または低減させることが可能となるため、フレアなどの防止にも効果がある。
＜第２−７の実施の形態について＞
図２４に、第２の実施の形態におけるチップの他の構成を示す。図２４に示したチップ２６０は、図１９に示した第２−３の実施の形態におけるチップ２２０に、図２１に示した第２−５の実施の形態におけるチップ２４０のリブを有する構成を適用した構成である。
図２４に示したウェハも、複数のチップ（図２４では３個のチップ）が存在し、ダイシングされる前のウェハの状態を表す。
ここでは、中央に位置するチップを、チップ２６０−１とし、左側に位置するチップをチップ２６０−２とし、右側に位置するチップをチップ２６０−３とする。
図２１に示したウェハには、チップ２６０間に、溝２６１が設けられている。溝２６１−１は、チップ２６０−１とチップ２６０−２との間に設けられ、溝２６１−２は、チップ２６０−１とチップ２６０−３との間に設けられている。
チップ２６０−１とチップ２６０−２との間は、スクライブ部９１−１であり、このスクライブ部９１−１に、溝２６１−１が設けられている。同じく、チップ２６０−１とチップ２６０−３との間は、スクライブ部９１−２であり、このスクライブ部９１−２に、溝２６１−２が設けられている。
図２４に示したチップ２６０においては、溝２６１は、マイクロレンズ層７９、平坦化膜７８、カラーフィルタ層７７、および平坦化膜７５が掘り込まれ、シリコン基板７３の上部に達する位置まで設けられている。そして、そのような溝２６１に保護膜２６２が形成されるため、保護膜２６２も、マイクロレンズ層７９、平坦化膜７８、カラーフィルタ層７７、および平坦化膜７５の側面に設けられ、シリコン基板７３の上部、およびマイクロレンズ層７９上部に設けられている。
保護膜２６２は、マイクロレンズ層７９上にも設けられるため、可視領域での透明性は、Ｎ＝1.55以上の特性を有する材料が用いられることが好ましい。または、特定の波長を吸収するような材料が用いられるようにしても良い。
さらに、図２４に示したウェハの各チップ２６０には、リブ２６３も形成されている。溝２６１−１の左側には、リブ２６３−１が形成され、溝２６１−１の右側には、リブ２６３−２が形成されている。また、溝２６１−２の左側には、リブ２６３−３が形成され、溝２６１−２の右側には、リブ２６３−４が形成されている。これらのリブ２６３の側面と上部も、図２４に示すように保護膜２６２で覆われている。
このような溝２６１がチップ２６０間に設けられているウェハをスクライブ部９１でダイシングした場合、接着層８０、マイクロレンズ層７９、平坦化膜７８、カラーフィルタ層７７、および平坦化膜７５の断面は、保護膜２６２で覆われた状態とされ、表面に露出した状態とはなっていない。
また、接着層８０、マイクロレンズ層７９、平坦化膜７８、カラーフィルタ層７７、および平坦化膜７５は、接着層８０と同一の材料で覆われた状態となっている。なお、溝２６１に保護膜２６２を充填することで構成するようにした場合、保護膜２６２だけで覆われた状態となる。
さらに、接着層８０には、リブ２６３が設けられており、そのリブ２６３には、保護膜２６２が設けられているため、例えば、接着層８０に水が侵入してしまうようなことを、リブ２６３と保護膜２６２により防ぐことが可能となる。よって、チップ２６０の防湿性能をより向上させることが可能となる。
このように、溝２６１が形成され、その内側に保護膜２６２が形成され、さらにリブ２６３が形成され、そのリブ２６３にも保護膜２６２を設けた状態で、ダイシングされることで、ダイシング時に各膜界面にかかる力を緩和することが可能となり、膜剥がれやクラックが発生する可能性を低減させることが可能となる。また、膜剥がれやクラックが発生しないことで、チップの防湿性能を向上させることが可能となる。
また、保護膜２６２やリブ２６３を設けることで、防湿性能をより向上させることが可能となる。また、リブ２６３を設けることで、チップ２４０の側面からの迷光成分を遮断または低減させることが可能となるため、フレアなどの防止にも効果がある。
＜第２−８の実施の形態について＞
図２５に、第２の実施の形態におけるチップの他の構成を示す。図２５に示したチップ２７０は、図２０に示した第２−４の実施の形態におけるチップ２３０に、図２１に示した第２−５の実施の形態におけるチップ２４０のリブを有する構成を適用した構成である。
図２５に示したウェハも、複数のチップ（図２５では３個のチップ）が存在し、ダイシングされる前のウェハの状態を表す。
ここでは、中央に位置するチップを、チップ２７０−１とし、左側に位置するチップをチップ２７０−２とし、右側に位置するチップをチップ２７０−３とする。
図２５に示したウェハには、チップ２７０間に、溝２７１が設けられている。溝２７１−１は、チップ２７０−１とチップ２７０−２との間に設けられ、溝２７１−２は、チップ２７０−１とチップ２７０−３との間に設けられている。
図２５に示したウェハに設けられた溝２７１は、シリコン基板７３の一部分まで掘り込まれている。すなわち、図２５に示したチップ２７０においては、溝２７１は、マイクロレンズ層７９、平坦化膜７８、カラーフィルタ層７７、平坦化膜７５、およびシリコン基板７３の一部分まで掘り込まれた状態で設けられている。
そして、そのような溝２７１に保護膜２７２が形成されるため、保護膜２７２も、マイクロレンズ層７９、平坦化膜７８、カラーフィルタ層７７、平坦化膜７５、およびシリコン基板７３の一部分の各層を覆うように設けられる。
さらに、図２５に示したチップ２７０においては、マイクロレンズ層７９上にも保護膜２７２が設けられている。保護膜２７２は、マイクロレンズ層７９上にも設けられるため、可視領域での透明性は、Ｎ＝1.55以上の特性を有する材料が用いられることが好ましい。または、特定の波長を吸収するような材料が用いられるようにしても良い。
さらに、図２５に示したウェハの各チップ２７０には、リブ２７３も形成されている。溝２７１−１の左側には、リブ２７３−１が形成され、溝２７１−１の右側には、リブ２７３−２が形成されている。また、溝２７１−２の左側には、リブ２７３−３が形成され、溝２７１−２の右側には、リブ２７３−４が形成されている。これらのリブ２７３の側面と上部も、図２５に示すように保護膜２７２で覆われている。
このような溝２７１がチップ２７０間に設けられているウェハをスクライブ部９１でダイシングした場合、接着層８０、マイクロレンズ層７９、平坦化膜７８、カラーフィルタ層７７、平坦化膜７５、およびシリコン基板７３の一部分の断面は、保護膜２７２で覆われた状態とされ、表面に露出した状態とはなっていない。
また、接着層８０、マイクロレンズ層７９、平坦化膜７８、カラーフィルタ層７７、平坦化膜７５、およびシリコン基板７３の一部分は、接着層８０と同一の材料で覆われた状態となっている。なお、溝２７１に保護膜２７２を充填することで構成するようにした場合、保護膜２７２だけで覆われた状態となる。
さらに、接着層８０には、リブ２７３が設けられており、そのリブ２７３には、保護膜２７２が設けられているため、例えば、接着層８０に水が侵入してしまうようなことを、リブ２７３と保護膜２７２により防ぐことが可能となる。よって、チップ２７０の防湿性能をより向上させることが可能となる。
このように、溝２７１が形成され、その内側に保護膜２７２が形成され、さらにリブ２７３が形成され、そのリブ２７３にも保護膜２７２を設けた状態で、ダイシングされることで、ダイシング時に各膜界面にかかる力を緩和することが可能となり、膜剥がれやクラックが発生する可能性を低減させることが可能となる。また、膜剥がれやクラックが発生しないことで、チップの防湿性能を向上させることが可能となる。
また、保護膜２７２やリブ２７３を設けることで、防湿性能をより向上させることが可能となる。また、リブ２７３を設けることで、チップ２４０の側面からの迷光成分を遮断または低減させることが可能となるため、フレアなどの防止にも効果がある。
＜第２の実施の形態におけるチップの製造について＞
このような溝を有するチップ（ウェハ）の製造について説明する。図２６は、ダイシング前までのチップの製造工程を説明するための図である。
図２６を参照して説明する製造工程は、主に本技術の特徴的な構成である溝の製造についての説明とし、他の部分の製造、例えば層の成膜などについては、従来の製造方法を適用できるため、適宜その説明を省略する。またここでは、図１６に示した第２−１の実施の形態におけるチップ２００を製造するときを例に挙げて説明する。
工程Ｓ２０１において、シリコン基板７３、平坦化膜７５、カラーフィルタ層７７、平坦化膜７８、およびマイクロレンズ層７９が積層された状態であり、シリコン基板７３にはフォトダイオード７４が形成され、平坦化膜７５には、遮光膜７６が形成されている状態のウェハが用意される。なお図示していないが、配線層７２や支持基板７１が積層されている状態のウェハが用意されていても良い。
工程Ｓ２０２において、溝２０１−１と溝２０１−２が形成される。例えば、パターニング後に、ドライエッチングが施されることで、溝２０１が形成される。なお、例えば、図１８に示した第２−２の実施の形態のように、シリコン基板７３まで溝１４１を掘り込む場合、工程Ｓ２０２において、シリコン基板７３まで溝１４１が形成される。
工程Ｓ２０３において、保護膜２０２−１と保護膜２０２−２が形成される。保護膜２０２を成膜した後、マイクロレンズ層７９上の保護膜を除去することで、図１６に示したチップ２００の保護膜２０２が形成される。工程Ｓ２０３において、保護膜２０２を成膜した後、マイクロレンズ層７９上の保護膜を除去せずに、次の工程に進むようにした場合、例えば、図１９に示したチップ２２０の保護膜２２２が形成されるようにすることができる。
例えば、図２１に示したようなチップ２４０の構成とするために、リブ２４３を形成する場合、工程Ｓ２０２と工程Ｓ２０３の間の工程で、リブ２４３が形成され、その後、保護膜２４２が形成される。
工程Ｓ２０４において、接着層８０が形成される。接着層８０が形成される際、溝２０１（保護膜２０２の内側）にも接着層８０を構成する透明部材が充填される。
工程Ｓ２０５において、カバーガラス８１が積層される。カバーガラス８１の積層後、スクライブ部９１−１、スクライブ部９１−２の部分で、ダイシングが行なわれることで、個片化されたチップ２００が製造される。
このように、溝を形成する工程Ｓ２０２や保護膜を形成する工程Ｓ２０３を設けるだけで、ダイシング時に各膜界面にかかる力を緩和することが可能となり、膜剥がれやクラックが発生する可能性を低減させることが可能となる。
＜第３の実施の形態＞
第３の実施の形態は、チップ内の所定の層にリブを設け、リブの周りに耐湿膜を設けることで、チップ内への水分の侵入を防ぐ実施の形態である。
＜第３−１の実施の形態について＞
図２７に、第３の実施の形態におけるチップの構成を示す。図２７は、図２と同じく、複数のチップ（図２７では３個のチップ）が存在し、ダイシングされる前のウェハの状態を表す。
ここでは、中央に位置するチップを、チップ３００−１とし、左側に位置するチップをチップ３００−２とし、右側に位置するチップをチップ３００−３とする。また、以下の説明において、チップ３００−１乃至３００−３を、個々に区別する必要がない場合、単に、チップ３００と記述する。
各チップ３００の構成は、図２、図３を参照して説明したチップ７０と同様の構成を有している。すなわち、チップ３００は、支持基板７１の上に、配線層７２が配置され、配線層７２の上にシリコン基板７３が配置されている。また、シリコン基板７３には、各画素の光電変換部としての複数のフォトダイオード７４（光学素子）が、所定の間隔で形成されている。
シリコン基板７３の上には、平坦化膜７５が形成され、その平坦化膜７５には、隣接する画素への光の漏れ込みを防止するための遮光膜７６が、隣接するフォトダイオード７４の間に形成されている。平坦化膜７５の上には、カラーフィルタ層７７が形成されている。カラーフィルタ層７７の上には、平坦化膜７８が形成されている。平坦化膜７８の上には、マイクロレンズ層７９が形成されている。マイクロレンズ層７９上部には、カバーガラス８１が接着層８０を介して接着されている。
図２７に示したウェハには、チップ３００間に、リブ３０１が設けられている。リブ３０１−１は、チップ３００−１とチップ３００−２との間に設けられ、リブ３０１−２は、チップ３００−１とチップ３００−３との間に設けられている。リブ３０１は、四角形状で形成されている。
チップ３００−１とチップ３００−２との間は、スクライブ部９１−１であり、このスクライブ部９１−１に、リブ３０１−１が設けられている。同じく、チップ３００−１とチップ３００−３との間は、スクライブ部９１−２であり、このスクライブ部９１−２に、リブ３０１−２が設けられている。
リブ３０１は、耐熱性などの耐性を有し、パターニングなどの形成が可能な、弾性率の低い感光性樹脂材料で構成されるのが好ましい。
リブ３０１の側面と下部は、耐湿膜３０２で囲まれている。耐湿膜３０２−１は、リブ３０１−１の接着層８０側の側面と、マイクロレンズ層７９側の底面に設けられている。耐湿膜３０２−２は、リブ３０１−２の接着層８０側の側面と、マイクロレンズ層７９側の底面に設けられている。
耐湿膜３０２は、例えば、シリコン窒化膜などであり、チップ３００への湿度の侵入を防ぐ機能を有する材質で構成された膜である。なおここでは、リブ３０１のカバーガラス８１側の上面には、耐湿膜３０２を設けない構成として説明を続けるが、設ける構成とすることも可能である。
このようなリブ３０１がチップ３００間に設けられているウェハをスクライブ部９１でダイシングした場合、図２８に示すようなチップ３００が切り出される。ここでは、チップ３００−１が切り出された場合を例に挙げて説明する。
図２８に示したチップ３００−１は、リブ３０１−１’とリブ３０１−２’（図２７に示したダイシング前のリブ３０１−１、リブ３０１−２と区別を付けるためにダイシング後のリブには、ダッシュを付して記載する）の部分が、接着層８０の断面に設けられているため、接着層８０が外部と接することがないように構成されている。
また、リブ３０１−１’とマイクロレンズ層７９の間には、耐湿膜３０２−１’が設けられ、その耐湿膜３０２−１’は、リブ３０１−１’と接着層８０との間にも設けられ、接着層８０が外部と接することがないように構成されている。
同様に、リブ３０１−２’とマイクロレンズ層７９の間には、耐湿膜３０２−２’が設けられ、その耐湿膜３０２−２’は、リブ３０１−２’と接着層８０との間にも設けられ、接着層８０が外部と接することがないように構成されている。
このように、チップ３００の接着層８０の両端に、リブ３０１と耐湿膜３０２が形成されることで、接着層８０への湿度の侵入を防ぐことが可能となる。また、リブ３０１を設けることで、外部衝撃などに対する耐性が強くなる。
すなわち、チップ３００に力が加えられたとき、リブ３０１が緩衝材として衝撃を吸収することができる構成となっているため、チップ３００の外部衝撃などに対する耐性を強くすることが可能となる。
また、仮に亀裂などが生じたとしても、リブ３０１でその亀裂を止めることが可能となり、耐湿膜３０２が破断するようなことを防ぐことが可能となる。耐湿膜３０２が破断することなく残る構成とすることができることで、耐湿性能を向上させることが可能となる。また、耐湿膜３０２の膜厚を薄くすることも可能であり、膜ストレス起因の影響を低減させることができ、結果として、十分な耐湿性能を得ることが可能となる。
＜第３−２の実施の形態について＞
図２９に、第３の実施の形態におけるチップの他の構成を示す。図２９は、図２８と同じく、ダイシングされた後の個片化されたチップの状態を表す。図２９に示したチップ３１０の構成は、図２８に示したチップ３００の構成と基本的に同一であるが、リブの形状が異なる。
図２９に示したチップ３１０は、リブ３１１−１とリブ３１１−２の部分が、接着層８０の断面に設けられ、接着層８０が外部と接することがないように構成されている。また、リブ３１１−１とマイクロレンズ層７９の間には、耐湿膜３１２−１が設けられ、その耐湿膜３１２−１は、リブ３１１−１と接着層８０との間にも設けられ、接着層８０が外部と接することがないように構成されている。
同様に、リブ３１１−２とマイクロレンズ層７９の間には、耐湿膜３１２−２が設けられ、その耐湿膜３１２−２は、リブ３１１−２と接着層８０との間にも設けられ、接着層８０が外部と接することがないように構成されている。
リブ３１１の形状は、台形を半分にしたような形状とされている。ダイシングされる前のウェハの状態においては、図示はしないが、中央に位置するチップを、チップ３１０−１とし、左側に位置するチップをチップ３１０−２とし、右側に位置するチップをチップ３１０−３とした場合、以下のように、ウェハの状態ではリブ３１１は設けられている。
チップ３１０−１とチップ３１０−２との間に台形形状のリブ３１１−１が設けられ、チップ３１０−１とチップ３１０−３との間に台形形状のリブ３１１−２が設けられる。台形形状のリブ３１１の接着層８０側の面とマイクロレンズ層７９側の面には、耐湿膜３１２が設けられている。
このような台形形状のリブ３１１がある部分、すなわちチップ３１０−１とチップ３１０−２との間と、チップ３１０−１とチップ３１０−３との間には、それぞれスクライブ部とされ、このスクライブ部でダイシングが行なわれることで、図２９に示したようなチップ３１０が切り出される。
リブ３１１は、耐熱性などの耐性を有し、パターニングなどの形成が可能な、弾性率の低い感光性樹脂材料で構成されるのが好ましい。耐湿膜３１２は、例えば、シリコン窒化膜などであり、チップ３１０への湿度の侵入を防ぐ機能を有する材質で構成された膜である。なおここでは、リブ３１１のカバーガラス８１側の上面には、耐湿膜３１２を設けない構成として説明を続けるが、設ける構成とすることも可能である。
耐湿膜３１２に、例えば、シリコン窒化膜などを用いた場合、シリコン窒化膜などは、成膜プロセスにてカバレッジ性が良く膜成膜ができるため、図２９に示したような斜面を有するようなリブ３１１を形成することができる。
このように、チップ３１０の接着層８０の両端に、リブ３１１と耐湿膜３１２が形成されることで、接着層８０への湿度の侵入を防ぐことが可能となる。また、リブ３１１を設けることで、外部衝撃などに対する耐性が強くなる。
すなわち、チップ３１０に力が加えられたとき、リブ３１１が緩衝材として衝撃を吸収することができる構成となっているため、チップ３１０の外部衝撃などに対する耐性を強くすることが可能となる。
また、仮に亀裂などが生じたとしても、リブ３１１でその亀裂を止めることが可能となり、耐湿膜３１２が破断するようなことを防ぐことが可能となる。耐湿膜３１２が破断することなく残る構成とすることができることで、耐湿性能を向上させることが可能となる。また、耐湿膜３１２の膜厚を薄くすることも可能であり、膜ストレス起因の影響を低減させることができ、結果として、十分な耐湿性能を得ることが可能となる。
＜第３−３の実施の形態について＞
図３０に、第３の実施の形態におけるチップの他の構成を示す。図３０は、図２８、図２９と同じく、ダイシングされた後の個片化されたチップの状態を表す。図３０に示したチップ３２０の構成は、図２９に示したチップ３００の構成と基本的に同一であるが、耐湿膜の形状が異なる。
図３０に示したチップ３２０のリブ３２１は、リブ３２１−１とリブ３２１−２の部分が、接着層８０の断面に設けられ、接着層８０が外部と接することがないように構成されている。また、リブ３２１−１とマイクロレンズ層７９の間には、耐湿膜３２２−１が設けられ、その耐湿膜３２２−１は、リブ３２１−１と接着層８０との間にも設けられ、接着層８０が外部と接することがないように構成されている。
同様に、リブ３２１−２とマイクロレンズ層７９の間には、耐湿膜３２２−２が設けられ、その耐湿膜３２２−２は、リブ３２１−２と接着層８０との間にも設けられ、接着層８０が外部と接することがないように構成されている。
リブ３２１の形状は、台形を半分にしたような形状とされている。このようなリブ３２１は、図２９に示したリブ３１１と同様である。
さらに、図３０に示したチップ３２０の耐湿膜３２２は、接着層８０とカバーガラス８１との間にも設けられている。図３０を参照するに、耐湿膜３２２−１は、リブ３２１−１のマイクロレンズ層７９側の面から、接着層８０側の面にかけて設けられ、さらに、カバーガラス８１に沿うように、カバーガラス８１と接着層８０との間に設けられている。
同様に、耐湿膜３２２−２は、リブ３２１−２のマイクロレンズ層７９側の面から、接着層８０側の面にかけて設けられ、さらに、カバーガラス８１に沿うように、カバーガラス８１と接着層８０との間に設けられている。
カバーガラス８１と接着層８０との間に設けられる耐湿膜３２２は、マイクロレンズ層７９のマイクロレンズが形成されている部分には、かからない位置まで設けられる。
このように、カバーガラス８１と接着層８０との間にも耐湿膜３２２を設けることで、カバーガラス８１と耐湿膜３２２との接着面積が増加し、接着強度を高める構造とすることができるため、耐湿膜３２２が剥離してしまうようなことを回避することが可能となる。
このように、チップ３２０の接着層８０の両端に、リブ３２１と耐湿膜３２２が形成されることで、接着層８０への湿度の侵入を防ぐことが可能となる。また、リブ３２１を設けることで、外部衝撃などに対する耐性が強くなる。
すなわち、チップ３２０に力が加えられたとき、リブ３２１が緩衝材として衝撃を吸収することができる構成となっているため、チップ３２０の外部衝撃などに対する耐性を強くすることが可能となる。
また、仮に亀裂などが生じたとしても、リブ３２１でその亀裂を止めることが可能となり、耐湿膜３２２が破断するようなことを防ぐことが可能となる。耐湿膜３２２が破断することなく残る構成とすることができることで、耐湿性能を向上させることが可能となる。また、耐湿膜３２２の膜厚を薄くすることも可能であり、膜ストレス起因の影響を低減させることができ、結果として、十分な耐湿性能を得ることが可能となる。
＜第３−４の実施の形態について＞
図３１に、第３の実施の形態におけるチップの他の構成を示す。図３１は、図２８乃至図３０と同じく、ダイシングされた後の個片化されたチップの状態を表す。図３１に示したチップ３３０の構成は、図３０に示したチップ３００の構成と基本的に同一であるが、耐湿膜の形状が異なる。
図３１に示したチップ３３０のリブ３３１は、は、リブ３３１−１とリブ３３１−２の部分が、接着層８０の断面に設けられ、接着層８０が外部と接することがないように構成されている。
リブ３３１の形状は、台形を半分にしたような形状とされている。このようなリブ３３１は、図２９に示したリブ３１１と同様である。
リブ３３１−１とマイクロレンズ層７９の間には、耐湿膜３３２−１が設けられ、その耐湿膜３３２−１は、リブ３３１−１と接着層８０との間にも設けられ、接着層８０が外部と接することがないように構成されている。
同様に、リブ３３１−２とマイクロレンズ層７９の間には、耐湿膜３３２−２が設けられ、その耐湿膜３３２−２は、リブ３３１−２と接着層８０との間にも設けられ、接着層８０が外部と接することがないように構成されている。
さらに、図３１に示したチップ３３０の耐湿膜３３２は、接着層８０とカバーガラス８１との間にも設けられている。図３１を参照するに、耐湿膜３３２−１は、リブ３３１−１のマイクロレンズ層７９側の面から、接着層８０側の面に沿って設けられ、さらに、カバーガラス８１に沿うように、カバーガラス８１と接着層８０との間に設けられている。
同様に、耐湿膜３３２−２は、リブ３３１−２のマイクロレンズ層７９側の面から、接着層８０側の面に沿って設けられ、さらに、カバーガラス８１に沿うように、カバーガラス８１と接着層８０との間に設けられている。
カバーガラス８１と接着層８０との間に設けられる耐湿膜３３２は、マイクロレンズ層７９のマイクロレンズが形成されている部分には、かからない位置まで設けられる。このような耐湿膜３３２の形状は、図３０に示した耐湿膜３２２の形状と同様である。さらに、図３１に示したチップ３３０における耐湿膜３３２は、剥離懸念を回避するために、クサビを有する形状となっている。
すなわち、図３１を参照するに、耐湿膜３３２−１のカバーガラス８１と接着層８０との間に設けられている部分のうち、リブ３３１−１側とは逆側の耐湿膜３３２−１は、カバーガラス８１内部に食い込むように設けられている。カバーガラス８１の一部に、耐湿膜３３２−１が設けられている。
同様に、耐湿膜３３２−２のカバーガラス８１と接着層８０との間に設けられている部分のうち、リブ３３１−２側とは逆側の耐湿膜３３２−２は、カバーガラス８１内部に食い込むように設けられている。カバーガラス８１の一部に、耐湿膜３３２−２が設けられている。
このように、カバーガラス８１と接着層８０との間にも耐湿膜３３２を設け、クサビを有する形状とすることで、カバーガラス８１と耐湿膜３３２との接着面積が増加し、接着強度を高める構造とすることができるため、耐湿膜３３２が剥離してしまうようなことを回避することが可能となる。
このように、チップ３３０の接着層８０の両端に、リブ３３１と耐湿膜３３２が形成されることで、接着層８０への湿度の侵入を防ぐことが可能となる。また、リブ３３１を設けることで、外部衝撃などに対する耐性が強くなる。
すなわち、チップ３３０に力が加えられたとき、リブ３３１が緩衝材として衝撃を吸収することができる構成となっているため、チップ３３０の外部衝撃などに対する耐性を強くすることが可能となる。
また、仮に亀裂などが生じたとしても、リブ３３１でその亀裂を止めることが可能となり、耐湿膜３３２が破断するようなことを防ぐことが可能となる。耐湿膜３３２が破断することなく残る構成とすることができることで、耐湿性能を向上させることが可能となる。また、耐湿膜３３２の膜厚を薄くすることも可能であり、膜ストレス起因の影響を低減させることができ、結果として、十分な耐湿性能を得ることが可能となる。
＜第３−５の実施の形態について＞
図３２に、第３の実施の形態におけるチップの他の構成を示す。図３２は、図２9と同じく、ダイシングされた後の個片化されたチップの状態を表す。図３２に示したチップ３４０の構成は、図２９に示したチップ３１０の構成と基本的に同一であるが、耐湿膜の形状が異なる。
図３２に示したチップ３４０は、リブ３４１−１とリブ３４１−２の部分が、接着層８０の断面に設けられ、接着層８０が外部と接することがないように構成されている。リブ３４１は、耐熱性などの耐性を有し、パターニングなどの形成が可能な、弾性率の低い感光性樹脂材料で構成されるのが好ましい。
リブ３４１−１とマイクロレンズ層７９の間には、第１の耐湿膜３４２−１と第２の耐湿膜３４３−１が設けられ、その第１の耐湿膜３４２−１と第２の耐湿膜３４３−１は、リブ３４１−１と接着層８０との間にも設けられ、接着層８０が外部と接することがないように構成されている。
同様に、リブ３４１−２とマイクロレンズ層７９の間には、第１の耐湿膜３４２−２と第２の耐湿膜３４３−２が設けられ、その第１の耐湿膜３４２−２と第２の耐湿膜３４３−２は、リブ３４１−２と接着層８０との間にも設けられ、接着層８０が外部と接することがないように構成されている。
このように、第３−５の実施の形態におけるチップ３４０においては、耐湿膜が積層された構成とされている。図３２に示したチップ３４０においては、２つの耐湿膜が積層されている例を示したが、さらに多数の耐湿膜が積層された構成とすることも可能である。
また、第１の耐湿膜３４２−２と第２の耐湿膜３４３−２は、それぞれ異なる材質の耐湿膜である。例えば、第１の耐湿膜３４２−２と第２の耐湿膜３４３−２の一方を、シリコン窒化膜とし、他方をシリコン酸化膜とすることができる。
シリコン窒化膜とシリコン酸化膜は、それぞれ異なる屈折率を有する。異なる屈折率を有する積層膜を複数層形成することで、光学干渉を導くことができ、任意の波長の入射光を反射させることができ、図３４を参照して後述するように、画素への入射を防げるようになり、フレアなどを低減させることが可能となる。
このように、チップ３４０の接着層８０の両端に、リブ３４１と第１の耐湿膜３４２と第２の耐湿膜３４３が積層された耐湿膜が形成されることで、接着層８０への湿度の侵入を防ぐことが可能となる。また耐湿膜が積層されることで、不要な入射光を吸収、反射することが可能となり、フレアなどを低減させることが可能となる。
また、リブ３４１を設けることで、外部衝撃などに対する耐性が強くなる。すなわち、チップ３４０に力が加えられたとき、リブ３４１が緩衝材として衝撃を吸収することができる構成となっているため、チップ３４０の外部衝撃などに対する耐性を強くすることが可能となる。
また、仮に亀裂などが生じたとしても、リブ３４１でその亀裂を止めることが可能となり、第１の耐湿膜３４２と第２の耐湿膜３４３が積層された耐湿膜が破断するようなことを防ぐことが可能となる。第１の耐湿膜３４２と第２の耐湿膜３４３が積層された耐湿膜が破断することなく残る構成とすることができることで、耐湿性能を向上させることが可能となる。
また、第１の耐湿膜３４２と第２の耐湿膜３４３が積層された耐湿膜の膜厚を薄くすることも可能であり、膜ストレス起因の影響を低減させることができ、結果として、十分な耐湿性能を得ることが可能となる。
なお、図３２に示した第３−５の実施の形態におけるチップ３３０に、図３０に示した第３−３の実施の形態におけるチップ３２０の耐湿膜３２２の形状を適用し、カバーガラス８１と接着層８０の間にも、第１の耐湿膜３４２と第２の耐湿膜３４３が積層された耐湿膜を設ける構成としても良い。
また、図３２に示した第３−５の実施の形態におけるチップ３３０に、図３１に示した第３−４の実施の形態におけるチップ３３０の耐湿膜３２２の形状を適用し、カバーガラス８１と接着層８０の間にも、第１の耐湿膜３４２と第２の耐湿膜３４３が積層された耐湿膜を設け、その耐湿膜を、カバーガラス８１の一部にかかるクサビを有する形状とする構成としても良い。
＜第３−６の実施の形態について＞
図３３に、第３の実施の形態におけるチップの他の構成を示す。図３３は、図２9と同じく、ダイシングされた後の個片化されたチップの状態を表す。図３３に示したチップ３５０の構成は、図２９に示したチップ３１０の構成と基本的に同一であるが、リブの材質が異なる。
図３３に示したチップ３５０は、リブ３５１−１とリブ３５１−２の部分が、接着層８０の側面に設けられ、接着層８０が外部と接することがないように構成されている。また、リブ３５１−１とマイクロレンズ層７９の間には、耐湿膜３５２−１が設けられ、その耐湿膜３５２−１は、リブ３５１−１と接着層８０との間にも設けられ、接着層８０が外部と接することがないように構成されている。
同様に、リブ３５１−２とマイクロレンズ層７９の間には、耐湿膜３５２−２が設けられ、その耐湿膜３５２−２は、リブ３５１−２と接着層８０との間にも設けられ、接着層８０が外部と接することがないように構成されている。
リブ３５１は、ブラックフィルタなどの任意の波長の光を吸収する材料で構成されている。リブ３５１に所定の波長の光を吸収する材料を用いることで、フレアなどを低減することが可能となる。
またリブ３５１は、上記した実施の形態と同じく、耐熱性などの耐性を有し、パターニングなどの形成が可能な、弾性率の低い感光性樹脂材料で構成されるのが好ましい。耐湿膜３５２は、例えば、シリコン窒化膜などであり、チップ３５０への湿度の侵入を防ぐ機能を有する材質で構成された膜である。
このように、チップ３５０の接着層８０の両端に、リブ３５１と耐湿膜３５２が形成されることで、接着層８０への湿度の侵入を防ぐことが可能となる。また、リブ３５１を設けることで、外部衝撃などに対する耐性が強くなる。
すなわち、チップ３５０に力が加えられたとき、リブ３５１が緩衝材として衝撃を吸収することができる構成となっているため、チップ３５０の外部衝撃などに対する耐性を強くすることが可能となる。
また、仮に亀裂などが生じたとしても、リブ３５１でその亀裂を止めることが可能となり、耐湿膜３５２が破断するようなことを防ぐことが可能となる。耐湿膜３５２が破断することなく残る構成とすることができることで、耐湿性能を向上させることが可能となる。また、耐湿膜３５２の膜厚を薄くすることも可能であり、膜ストレス起因の影響を低減させることができ、結果として、十分な耐湿性能を得ることが可能となる。
また、リブ３５１に所定の波長の光を吸収する材料を用いることで、フレアなどを低減することが可能となる。
なお、図３３に示した第３−６の実施の形態におけるチップ３５０に、図３０に示した第３−３の実施の形態におけるチップ３２０の耐湿膜３２２の形状を適用し、カバーガラス８１と接着層８０の間にも、耐湿膜３５２を設ける構成としても良い。
また、図３３に示した第３−６の実施の形態におけるチップ３５０に、図３１に示した第３−４の実施の形態におけるチップ３３０の耐湿膜３３２の形状を適用し、カバーガラス８１と接着層８０の間にも、耐湿膜３５２を設け、その耐湿膜３５２を、カバーガラス８１の一部にかかるクサビを有する形状とする構成としても良い。
また、図３３に示した第３−６の実施の形態におけるチップ３５０に、図３２に示した第３−５の実施の形態におけるチップ３４０の耐湿膜を適用し、耐湿膜３５２を、屈折率の異なる第１の耐湿膜３４２と第２の耐湿膜３４３が積層された耐湿膜とする構成としても良い。
＜光の吸収について＞
図３２に示した第３−５の実施の形態のチップ３４０において耐湿膜を積層することで、所定の波長の光を吸収する構成とすることができることについて図３４を参照して説明する。また、同様に図３３に示した第３−６の実施の形態のチップ３５０においてリブ３５１を、所定の波長の光を吸収する材料で構成することで、所定の波長の光を吸収する構成とすることができることについて図３４を参照して説明する。
図３４Ａは、図３に示したチップ７０−１（以下、チップ７０と記述する）であり、比較のために図示した。図３４Ｂは、図３３に示したチップ３５０である。図３４Ａに示したチップ７０や図３４Ｂに示したチップ３５０は、例えば、カメラシステムに搭載される。カメラシステム内においては、さまざまな迷光成分があり、その迷光成分により、フレアなどの画質劣化の要因となる不具合が発生する可能性がある。
例えば、図３４Ａに太い矢印で示したように、チップ７０の側面方向から、光が入射されると、その光は、フォトダイオード７４に入射される可能性がある。チップ７０においては、側面からの光を遮断する仕組みがないため、側面から入射した光は、強度が維持されたまま、フォトダイオード７４に入射されてしまう可能性がある。このように、画素に迷光が入射された場合、フレア画像となり、画質が劣化してしまう。
これに対して、図３４Ｂに示したように、リブ３５１を設け、そのリブ３５１をブラックフィルタ等の所定の波長の光を吸収する材料を用いて形成することで、例えば、チップ３５０の側面から入射してくる光をリブ３５１で吸収することができる。
すなわち、チップ３５０においては、側面からの光を遮断する仕組みがあるため、側面から入射した光は、強度が落ち、仮にフォトダイオード７４に入射してしまったとしても、フレア画像となる可能性を低減させることができ、画質の劣化を抑えることが可能となる。このように、リブ３５１を設けることで、迷光成分を遮断もしくは低減することが可能となり、画質劣化を抑えることが可能となる。
図３２に示したチップ３４０のように、屈折率の異なる第１の耐湿膜３４２と第２の耐湿膜３４３を積層した場合も、光学干渉を導くことができ、結果として、任意の波長の入射光を反射、低減させることができるため、チップ３４０の側面からの光を遮断または低減することができる。よって、チップ３４０の場合も、迷光成分を遮断もしくは低減することが可能となり、画質劣化を抑えることが可能となる。
＜第３の実施の形態におけるチップの製造について＞
このような溝を有するチップ（ウェハ）の製造について説明する。図３５と図３６は、ダイシング前までのチップの製造工程を説明するための図である。
図３５と図３６を参照して説明する製造工程は、主に本技術の特徴的な構成であるリブや耐湿膜の製造についての説明とし、他の部分の製造、例えば層の成膜などについては、従来の製造方法を適用できるため、適宜その説明を省略する。またここでは、図２９に示した第３−３の実施の形態におけるチップ３２０を製造するときを例に挙げて説明する。
工程Ｓ３０１において、カバーガラス８１がセッティングされる。
工程Ｓ３０２において、カバーガラス８１上に、リブ３２１が形成される。リブ３２１は、カバーガラス８１のガラスウェハに、リソグラフィープロセスが用いられて形成される。例えば、主固形成分がポリイミド樹脂である材料を、ガラスウェハ上に滴下し、スピンコート法により、膜厚50μmの厚さに製膜後、120℃、60秒の加温処理を行うことで、溶媒が乾燥される。
引き続き、i線露光装置によって露光した後、2.38wt%のTMAHの水溶液により現像を行い、200℃、300秒の加温処理を行うことで、十分な膜の硬化が行なわれる。
図２７に示したチップ３００のリブ３０１のように、四角形状のリブが形成される場合、工程Ｓ３０２においては、四角形状のリブが形成され、図３０に示したようなチップ３２０のリブ３２１のように、台形形状のリブが形成される場合、台形形状のリブが形成される。
工程Ｓ３０３において、膜が硬化されると、成膜が行なわれる。工程Ｓ３０３では、防水膜、すなわち耐湿膜３２２が成膜される。例えば、リブ３２１のパターン付きのガラスウェハに耐湿膜３２２となるシリコン窒素膜が成膜される。成膜の方法は、例えば、プラズマCVD（Chemical Vapor Deposition）を用いて、雰囲気温度を400℃とし、HF powerを800Wとし、SiH4、NH3，N2の混合ガス種を用いることで行うことができる。
工程Ｓ３０４において、リブ３２１のパターンを保護するパターン形成が、リソグラフィープロセスを用いて行なわれる。例えば、形成の方法としては、主固形成分がノボラック樹脂のレジスト材料をウェハ上に滴下し、スピンコート法により、膜厚：100μmの厚さに製膜後、100℃、180秒の加温処理を行い、溶媒を乾燥させることで行うことができる。そして引き続き、i線露光装置によって露光した後、2.38wt%のTMAHの水溶液により現像を行い、100℃、180秒の加温処理を行い、溶媒を乾燥させることで行うことができる。
工程Ｓ３０５において、ドライエッチング処理が行なわれ、リブ３２１のパターン上部以外のシリコン窒素膜が除去される。エッチング条件は、例えば、Bias Powerを150W、Source Powerを1000Wとし、 CF4/O2混合ガスを用いてエッチング処理を行うことである。
工程Ｓ３０６において、リブ３２１のパターン上部に残存するレジストが除去され、リブ３２１上の防水膜構造が形成される。レジストの除去は、例えば、主溶剤成分がプロピレングリコールモノメチルエーテルのシンナーがウェハ上に滴下され、その後、シンナー滴下を行いながら120秒間ウェハを回転したのち、100℃、120秒の加温処理を行い、溶媒を乾燥させることで行うことができる。
工程Ｓ３０４乃至Ｓ３０６における処理は、耐湿膜３２２の形状に適した処理とされる。例えば、チップ３２０（図３０）のように、カバーガラス８１と接着層８０の間まで耐湿膜３２２を設ける場合、耐湿膜３２２を設けたい部分にレジストが塗布される。
工程Ｓ３０７において、リブ３２１上の耐湿膜３２２（防水膜）構造を有するガラスウェハに、シール樹脂（接着材）が塗布されることで、接着層８０が成膜される。接着層８０の成膜は、例えば、主固形成分がポリシロキサン樹脂の材料が用いられ、その材料がウェハ上に滴下され、スピンコート法により、膜厚：50μmの厚さに製膜後、120℃、1200秒の加温処理が行なわれ、溶媒を乾燥させることで行うことができる。
工程Ｓ３０８（図３６）において、支持基板７１、配線層７２、シリコン基板７３、平坦化膜７５、カラーフィルタ層７７、平坦化膜７８、およびマイクロレンズ層７９が積層された状態であり、シリコン基板７３にはフォトダイオード７４が形成され、平坦化膜７５には、遮光膜７６が形成されている状態のウェアと、リブ３２１と耐湿膜３２２が形成され、接着層８０が成膜されているガラスウェハが用意される。
工程Ｓ３０９において、素子が形成されているウェハとガラスウェハの貼り合わせが行なわれる。貼り合わせは、例えば、真空貼り合わせ装置が用いられ、真空度を1Pa、荷重を6.8kN、温度を70℃で5min間処理を行い、ボイド無く貼り合わせを行うことで貼り合わせが行なわれる。
工程Ｓ３０７（図３５）と、工程Ｓ３０９（図３６）に示したように、接着層８０は、リブ３２１の形状に合わせて、盛り上がった形状に成膜されている。このように、リブ３２１の上側（貼り合わせ時にマイクロレンズ層７９側となる側）にも接着層８０を設けることで、工程Ｓ３０９のところに矢印で図示したように、貼り合わせ時に、接着剤がリブ３２１の両端に漏れ出すことになる。
接着剤がリブ３２１の両端に漏れ出すことで、リブ３２１が設けられているガラスウェハと、素子が設けられているウェハとの間に、接着剤が充填されることになり、ウェハ同士の接着度を高めることが可能となる。よって、耐湿膜３２２の剥がれなどが発生する可能性を低減させることも可能となる。
工程Ｓ３１０において、シール樹脂、例えば、接着層８０を硬化させるために、大気雰囲気中で200℃−4hキュア処理を行い、十分に膜硬化が行なわれる。
工程Ｓ３１１において、裏面貫通配線が形成される。この裏面貫通配線は、従来の方式を用いて行うことができる。
工程Ｓ３１２において、ダイシングが行なわれることにより、チップの個片化が行なわれる。
このようにして、リブ３２１と耐湿膜３２２を有するチップ３２０が製造される。
第３の実施の形態を適用したチップにおいては、チップ外周部の内側に薄膜で耐湿膜を形成することができるため、チップのハンドリング時や基板への実装時の外部衝撃や膜ストレス起因によるクラック等を防止することができ、結果、耐湿性を向上させることができる。
また、耐湿膜及び、リブを光反射・吸収特性が有する構造及び材料にすることで、耐湿向上に加えて、チップ横方向から側壁部分を通過して画素に入射するフレア不具合を低減でき、画質向上をもたらすことができる。
＜第４の実施の形態＞
第４の実施の形態は、チップ内の所定の層に金属などの耐湿性のある壁を設けることで、チップ内への水分の侵入を防ぐ実施の形態である。
図３７に、第４の実施の形態におけるチップの構成を示す。図３７に示したチップ４００は、図３に示したチップ７０と同じく、所定の層が積層された構造となっており、同一の層を有するが、第４の実施の形態においては、支持基板７１や配線層７２に設けられる配線や電極などに係わる実施の形態のため、図３に示したチップ７０とは異なる図示を行うが、同一の層には、同一の符号を付し、適宜その説明は省略する。
第４の実施の形態においては、チップ４００を４層に分けて説明する。図３７の上から順に、カバーガラス８１、接着層８０、第１の層４０１、および第２の層４０２とする。第１の層４０１は、マイクロレンズ層７９、カラーフィルタ層７７、フォトダイオード７４などを含む層とし、第２の層４０２は、配線層７２や支持基板７１を含む層であるとする。
第１の層４０１には、ＴＣＶ（Through−CIS−Via）４０３−１とＴＣＶ４０３−２が含まれる。ＴＣＶ４０３により、積層されている第１−１の層と第１−２の層の信号線および電源線が電気的に接合される。
第２の層４０２には、ＴＳＶ（Through Silicon Via）４０４−１とＴＳＶ４０４−２が含まれる。ＴＳＶ４０４により、積層されている第１の層４０１と第２の層４０２の信号線および電源線が電気的に接合される。第２の層４０２の下部には、外部回路との接続のための接続端子４０５が設けられている。
チップ４００は、さらに、チップ４００の両端に、側壁保護部４０６−１と側壁保護部４０６−２を有する。この側壁保護部４０６は、チップ４００の側面からの水分の侵入を防止するために設けられている。この側壁保護部４０６を拡大すると、図３８のようになる。
図３８は、側壁保護部４０６を拡大した図である。側壁保護部４０６は、接着層８０、第１の層４０１、および第２の層４０２を貫通するように設けられている。側壁保護膜４０６は、内部がソルダーマスク４２１で構成され、外部が再配線４２２で構成されている。
側壁保護膜４０６は、後述するように、ＴＣＶ４０３（第１貫通電極）が形成されるときの工程と、ＴＳＶ４０４（第２貫通電極）が形成されるときの工程の２回の工程を経て形成される。２回の工程を経て形成されるために、図３８に示すように、側壁保護膜４０６は、くびれを有するような形状となる。
このような側壁保護膜４０６を形成する際の製造工程について説明を加える。以下に説明する製造工程は、主に本技術の特徴的な構成である側壁保護膜４０６の製造についての説明とし、他の部分の製造、例えば層の成膜などについては、従来の製造方法を適用できるため、適宜その説明を省略する。
＜第４−１の実施の形態について＞
図３９と図４０を参照し、チップ４００の製造について説明する。
工程Ｓ４０１において、側壁保護膜４０６を形成するための空間４４１が第１の層４０１に形成される。工程Ｓ４０１においては、カラーフィルタ層７７やマイクロレンズ層７９が積層される前の第１の層４０１であり、フォトダイオード７４は形成されている第１の層４０１が用意される。
工程Ｓ４０１は、ＴＣＶ４０３を形成する工程でもある。すなわちＴＣＶ４０３を形成するために、シリコンエッチングを行うとき、ＴＣＶ４０３のためのエッチングを行うとともに、側壁保護膜４０６を形成するための空間４４１もエッチングにより形成する。
このように、第４の実施の形態においては、ＴＣＶ４０３を形成するという工程に、側壁保護膜４０６の一部を形成する工程を含ませたため、新たな工程を設けなくても、側壁保護膜４０６を形成することができる。
工程Ｓ４０２において、カスタム形成が行なわれる。工程Ｓ４０２においては、第１の層４０１に含まれるカラーフィルタ層７７やマイクロレンズ層７９などが形成される。また接着層８０が形成される。
工程Ｓ４０３において、カバーガラス８１と第１の層４０１の貼り合わせが行なわれる。そして、工程Ｓ４０４において、第２の層４０２における支持基板７１が薄肉化される。図３９において、工程Ｓ４０１乃至Ｓ４０３の縮尺と、工程Ｓ４０４の縮尺は異なる。また、工程Ｓ４０４では、上下が反転され、カバーガラス８１が下側に図示してある。
工程Ｓ４０１乃至工程Ｓ４０４におけるチップ４００においては、空間４４１は、空洞の状態が維持された状態で設けられている。また、工程Ｓ４０４で示すように、側壁保護膜４０６は、チップ４００の両端に設けられるため、空間４４１もチップ４００の両端に形成される。
すなわち図３９に示した例では、空間４４１−１と空間４４１−２が、チップ４００の両端に、それぞれ形成されている。
工程Ｓ４０５（図４０）と工程Ｓ４０６において、ＴＳＶ４０４が形成される。ＴＳＶ４０４は、半導体ウェハ表面に形成された不図示の多層配線の配線部分を開口させるために貫通孔をエッチングにて形成する。
そして、シリコン酸化膜などの絶縁膜を形成し貫通孔内の絶縁膜をエッチングして開口させ、例えばＣｕメッキにて貫通孔に貫通電極を形成し、半導体ウェハの透光性基板とは反対側の面（裏面）に配線を形成する。
そして、半導体ウェハの裏面に絶縁部材としてのソルダーレジストを形成し、配線上に開口を形成し、工程Ｓ４０７において、接続端子４０５としての半田ボールを形成する。
このようにして、ＴＳＶ４０４が形成される。また第４の実施の形態においては、ＴＳＶ４０４が形成されるとともに、側壁保護膜４０６を形成する一部分も形成される。すなわち、工程Ｓ４０５において、側壁保護膜４０６の一部分を形成する空間４４２と空間４４３が形成される。
空間４４１−１の上側に位置する第２の層４０２内に空間４４２−１が形成され、空間４４１−１の下側に位置する接着層８０内に空間４４３−１が形成される。同様に空間４４１−２の上側に位置する第２の層４０２内に空間４４２−２が形成され、空間４４１−２の下側に位置する接着層８０内に空間４４３−２が形成される。
このように空間４４１、空間４４２、空間４４３が形成されることで、接着層８０、第１の層４０１、および第２の層４０２を貫通する１本の空間が形成される。空間４４２と空間４４３は、ＴＳＶ４０４が形成される工程において、エッチングされる際に一緒に形成される。
また、工程Ｓ４０６において、ＴＳＶ４０４を形成するために、絶縁膜を形成し、貫通電極を形成する際に、空間４４１、空間４４２、空間４４３で形成される空間にも、絶縁膜を形成し、貫通電極を形成するメタルを形成することで、側壁保護膜４０６を形成することができる。
このように、第４の実施の形態においては、ＴＳＶ４０４を形成するという工程に、側壁保護膜４０６の一部を形成する工程を含ませたため、新たな工程を設けなくても、側壁保護膜４０６を形成することができる。
工程Ｓ４０１において、ＴＣＶ４０３を形成するときと、工程Ｓ４０５において、ＴＶＣ４０４を形成するときに、側壁保護膜４０６を形成するための掘り込みが行なわれる。工程Ｓ４０１において、ＴＣＶ４０３を形成する際の掘り込みを、上からの掘り込みとした場合、工程Ｓ４０５において、ＴＶＣ４０４を形成する際の掘り込みは、工程Ｓ４０１におけるウェハの状態を反転してから掘り込んでいるため、下からの掘り込みとなる。
このように、側壁保護膜４０６は、２回の掘り込みが行なわれることで形成されるが、その掘り込まれる方向は異なる。この掘り込みの方向の違いにより、図３８を参照して説明したように、側壁保護膜４０６は、くびれた形状となる。
このように、第４の実施の形態においては、チップ４００の側面に、側面保護膜４０８を備える構成としたので、チップ４００内への水分の侵入を防止でき、センサ内の結露を防止することが可能となる。
また、チップ４００の側面に、側面保護膜４０８を備える構成としたので、チップ４００内の側面からの不要な光の侵入を防ぐことが可能となる。
また。側面保護膜４０８を２段階に分けて形成することで、側面保護膜４０８の加工が容易となる。また、側面保護膜４０８の加工は、他の加工、上記した例では、ＴＣＶやＴＳＶの加工と一緒に行うことが可能であるため、工程数を増やすことなく、側面保護膜４０８を形成することが可能となる。
＜第４−２の実施の形態について＞
図４１と図４２を参照し、チップ４００の他の製造工程について説明する。
工程Ｓ４２１において、側壁保護膜４０６を形成するための空間４６１が第１の層４０１に形成される。この工程Ｓ４２１における処理は、図３９に示した工程Ｓ４０１と同様に行うことが可能である。
工程Ｓ４２２において、カスタム形成が行なわれる。この工程Ｓ４２２も、図３９の工程Ｓ４０２と同様に行うことが可能であるが、工程Ｓ４２２において、形成された空間４６１に接着層８０の材料４７１が流し込まれる点が異なる。
すなわち、工程Ｓ４２２において、カラーフィルタ層７７やマイクロレンズ層７９などが形成され、接着層８０が形成されるが、この接着層８０が形成される際、空間４６１にも、接着層８０の材料４７１が充填される。
例えば、カラーフィルタ層７７やマイクロレンズ層７９などが形成される際、空間４６１のところには膜を形成せず、または製膜した後、空間４６１のところの膜を除去することで、接着層８０が空間４６１に流れ込むようにし、空間４６１に材料４７１が充填されるようにしてもよい。
このように、第４−２の実施の形態においては、空間４６１が形成された後、その空間４６１に、材料４７１が充填される。
工程Ｓ４２３において、カバーガラス８１が貼り合わされ、工程Ｓ４２４において、第２の層４０２における支持基板７１が薄肉化される。工程Ｓ４２３と工程Ｓ４２４における処理は、工程Ｓ４０３と工程Ｓ４０４における処理と同様に行なわれる。
図４１において、工程Ｓ４２１乃至Ｓ４２３の縮尺と、工程Ｓ４２４の縮尺は異なる。また、工程Ｓ４２４では、上下が反転され、カバーガラス８１が下側に図示してある。
工程Ｓ４２２乃至工程Ｓ４２４におけるチップ４００においては、空間４６１は、材料４７１が充填された状態で設けられている。また、工程Ｓ４２４で示すように、側壁保護膜４０６は、チップ４００の両端に設けられるため、空間４６１もチップ４００の両端に形成される。
すなわち図４１に示した例では、空間４６１−１と空間４６１−２が、チップ４００の両端に、それぞれ形成され、接着層８０と同じ材料である材料４７１が充填されている状態である。
工程Ｓ４２５（図４２）において、ＴＳＶ４０４が形成される。ＴＳＶ４０４を形成する部分に掘り込みが作成されるとき、一緒に、側壁保護膜４０６を形成する空間４６２も形成される。
すなわち、工程Ｓ４０５と同様に、ＴＳＶ４０４が形成される工程において、エッチングされる際に、側壁保護膜４０６を形成する部分もエッチングされ、空間４６２−１、空間４６２−２が形成される。この際、材料４７１も一緒にエッチングされ、空間４６２が形成される。
このようにして、接着層８０、第１の層４０１、および第２の層４０２を貫通する１本の空間４６２が、ＴＳＶ４０４が形成される工程において作成される。
また、工程Ｓ４２６において、ＴＳＶ４０４を形成するために、絶縁膜を形成し、貫通電極を形成する際に、空間４６２にも、絶縁膜を形成し、貫通電極を形成するメタルを形成することで、側壁保護膜４０６を形成することができる。
このように、第４の実施の形態においては、ＴＳＶ４０４を形成するという工程に、側壁保護膜４０６を形成する工程を含ませたため、新たな工程を設けなくても、側壁保護膜４０６を形成することができる。
第４−２の実施の形態においても、工程Ｓ４２１でＴＣＶ４０３を形成するときと、工程Ｓ４２５でＴＶＣ４０４を形成するときに、側壁保護膜４０６を形成するための掘り込みが行なわれる。工程Ｓ４２１において、ＴＣＶ４０３を形成する際の掘り込みを、上からの掘り込みとした場合、工程Ｓ４２５において、ＴＶＣ４０４を形成する際の掘り込みは、工程Ｓ４２１におけるウェハの状態を反転してから掘り込んでいるため、下からの掘り込みとなる。
このように、側壁保護膜４０６は、２回の掘り込みが行なわれることで形成されるが、その掘り込まれる方向は異なる。この掘り込みの方向の違いにより、図３８を参照して説明したように、側壁保護膜４０６は、くびれた形状となる。
このように、第４の実施の形態においては、チップ４００の側面に、側面保護膜４０８を備える構成としたので、チップ４００内への水分の侵入を防止でき、センサ内の結露を防止することが可能となる。
また、チップ４００の側面に、側面保護膜４０８を備える構成としたので、チップ４００内の側面からの不要な光の侵入を防ぐことが可能となる。
また。側面保護膜４０８を２段階に分けて形成することで、側面保護膜４０８の加工が容易となる。また、側面保護膜４０８の加工は、他の加工、上記した例では、ＴＣＶやＴＳＶの加工と一緒に行うことが可能であるため、工程数を増やすことなく、側面保護膜４０８を形成することが可能となる。
＜第４−３の実施の形態について＞
図４３と図４４を参照し、チップ４００の他の製造工程について説明する。
工程Ｓ４４１において、側壁保護膜４０６を形成するための空間４８１が第１の層４０１に形成される。この工程Ｓ４４１における処理は、図３９に示した工程Ｓ４０１と同様に行うことが可能である。
工程Ｓ４４２において、空間４８１に材料４９１が流し込まれる。材料４９１は、接着層８０の材料とは異なる材質の材料であり、エッチングなどの加工がしやすい材料である。
工程Ｓ４４３において、カスタム形成が行なわれる。この工程Ｓ４４３も、図３９の工程Ｓ４０２と同様に行うことが可能であるが、工程Ｓ４４３の前の工程Ｓ４４２において、形成された空間４８１に材料４９１が流し込まれている点が異なる。
このように、第４−３の実施の形態においては、空間４８１が形成された後、その空間４８１に、材料４９１が充填される。
工程Ｓ４４４において、カバーガラス８１が貼り合わされ、工程Ｓ４４５（図４４）において、第２の層４０２における支持基板７１が薄肉化される。工程Ｓ４４４と工程Ｓ４４５における処理は、工程Ｓ４０３と工程Ｓ４０４における処理と同様に行なわれる。
図４３において、工程Ｓ４４１乃至Ｓ４４４の縮尺と、工程Ｓ４４５の縮尺は異なる。また、工程Ｓ４４５では、上下が反転され、カバーガラス８１が下側に図示してある。
工程Ｓ４４３乃至工程Ｓ４４５におけるチップ４００においては、空間４８１は、材料４９１が充填された状態で設けられている。また、工程Ｓ４４５で示すように、側壁保護膜４０６は、チップ４００の両端に設けられるため、空間４８１もチップ４００の両端に形成される。
すなわち図４４に示した例では、チップ４００の両端に、空間４８１−１と空間４８１−２がそれぞれ形成され、エッチングが容易な物質である材料４９１−１と材料４９１−２がそれぞれの空間４８１に充填されている状態である。
工程Ｓ４４６において、ＴＳＶ４０４が形成される。ＴＳＶ４０４を形成する部分に掘り込みが作成されるとき、一緒に、側壁保護膜４０６を形成する空間４８２も形成される。
すなわち、工程Ｓ４０５（図４０）と同様に、ＴＳＶ４０４が形成される工程において、エッチングされる際に、側壁保護膜４０６を形成する部分もエッチングされ、空間４８２−１、空間４８２−２が形成される。このとき、材料４９１もエッチングにより一緒に除去される。
このようにして、接着層８０、第１の層４０１、および第２の層４０２を貫通する１本の空間４８２が、ＴＳＶ４０４が形成される工程において作成される。この際、材料４９１は、エッチングなどの加工がしやすい物質が用いられているため、空間４８２の形成は容易に行える。
また、工程Ｓ４４７において、ＴＳＶ４０４を形成するために、絶縁膜を形成し、貫通電極を形成する際に、空間４８２にも、絶縁膜を形成し、貫通電極を形成するメタルを形成することで、側壁保護膜４０６を形成することができる。
このように、第４の実施の形態においては、ＴＳＶ４０４を形成するという工程に、側壁保護膜４０６を形成する工程を含ませたため、新たな工程を設けなくても、側壁保護膜４０６を形成することができる。
第４−３の実施の形態においても、工程Ｓ４４１でＴＣＶ４０３を形成するときと、工程Ｓ４４６でＴＶＣ４０４を形成するときに、側壁保護膜４０６を形成するための掘り込みが行なわれる。工程Ｓ４４１において、ＴＣＶ４０３を形成する際の掘り込みを、上からの掘り込みとした場合、工程Ｓ４４６において、ＴＶＣ４０４を形成する際の掘り込みは、工程Ｓ４４１におけるウェハの状態を反転してから掘り込んでいるため、下からの掘り込みとなる。
このように、側壁保護膜４０６は、２回の掘り込みが行なわれることで形成されるが、その掘り込まれる方向は異なる。この掘り込みの方向の違いにより、図３８を参照して説明したように、側壁保護膜４０６は、くびれた形状となる。
このように、第４の実施の形態においては、チップ４００の側面に、側面保護膜４０８を備える構成としたので、チップ４００内への水分の侵入を防止でき、センサ内の結露を防止することが可能となる。
また、チップ４００の側面に、側面保護膜４０８を備える構成としたので、チップ４００内の側面からの不要な光の侵入を防ぐことが可能となる。
また。側面保護膜４０８を２段階に分けて形成することで、側面保護膜４０８の加工が容易となる。また、側面保護膜４０８の加工は、他の加工、上記した例では、ＴＣＶやＴＳＶの加工と一緒に行うことが可能であるため、工程数を増やすことなく、側面保護膜４０８を形成することが可能となる。
＜第５の実施の形態＞
第５の実施の形態は、チップ内の所定の層に金属などの耐湿性のある壁を設けることで、チップ内への水分の侵入を防ぐ実施の形態である。
＜第５−１の実施の形態について＞
図４５に、第５の実施の形態におけるチップの構成を示す。図４５は、図２と同じく、複数のチップ（図４５では３個のチップ）が存在し、ダイシングされる前のウェハの状態を表す。
ここでは、中央に位置するチップを、チップ５００−１とし、左側に位置するチップをチップ５００−２とし、右側に位置するチップをチップ５００−３とする。また、以下の説明において、チップ５００−１乃至５００−３を、個々に区別する必要がない場合、単に、チップ５００と記述する。
各チップ５００の構成は、図２、図３を参照して説明したチップ７０と同様の構成を有している。すなわち、チップ５００は、支持基板７１の上に、配線層７２が配置され、配線層７２の上にシリコン基板７３が配置されている。また、シリコン基板７３には、各画素の光電変換部としての複数のフォトダイオード７４（光学素子）が、所定の間隔で形成されている。
シリコン基板７３の上には、平坦化膜７５が形成され、その平坦化膜７５には、隣接する画素への光の漏れ込みを防止するための遮光膜７６が、隣接するフォトダイオード７４の間に形成されている。平坦化膜７５の上には、カラーフィルタ層７７が形成されている。カラーフィルタ層７７の上には、平坦化膜７８が形成されている。平坦化膜７８の上には、マイクロレンズ層７９が形成されている。マイクロレンズ層７９上部には、カバーガラス８１が接着層８０を介して接着されている。
図４５に示したウェハには、チップ５００間に、溝５０２が設けられている。溝５０２−１は、チップ５００−１とチップ５００−２との間に設けられ、溝５０２−２は、チップ５００−１とチップ５００−３との間に設けられている。
また溝５０２−１には、耐湿膜５０１−１が設けられ、溝５０２−２には、耐湿膜５０１−２が設けられている。この耐湿膜５０１は、ＳｉＮ膜など無機質の防湿性の高い膜とされるのが好ましい。湿度や温度などの条件によっては、受光装置（チップ）に水分が侵入し、画質劣化等の不具合が生じる可能性があるため、受光装置の端面を保護する耐湿膜５０１を設ける。
チップ５００−１とチップ５００−２との間は、スクライブ部９１−１であり、このスクライブ部９１−１に、溝５０２−１が設けられている。同じく、チップ５００−１とチップ５００−３との間は、スクライブ部９１−２であり、このスクライブ部９１−２に、溝５０２−２が設けられている。
図４５に示したチップ５００においては、溝５０２は、カバーガラス８１、接着層８０、マイクロレンズ層７９、平坦化膜７８、カラーフィルタ層７７、および平坦化膜７５までが掘り込まれ、シリコン基板７３の上部に達する位置まで設けられている。
そして、そのような溝５０２に耐湿膜５０１が形成されるため、耐湿膜５０１も、カバーガラス８１、接着層８０、マイクロレンズ層７９、平坦化膜７８、カラーフィルタ層７７、および平坦化膜７５の側面に設けられ、シリコン基板７３の上部に設けられた構成とされる。
後述するように、溝５０２は、製造時に、カバーガラス８１が貼り合わされた後に形成され、溝５０２が形成された後に、耐湿膜５０１が形成される。
このような溝５０２がチップ５００間に設けられているウェハをスクライブ部９１でダイシングした場合、図４６に示すようなチップ５００−１が切り出される。図４６に示したチップ５００−１のカバーガラス８１、接着層８０、マイクロレンズ層７９、平坦化膜７８、カラーフィルタ層７７、および平坦化膜７５の断面は、耐湿膜５０１で覆われた状態とされ、表面に露出した状態とはなっていない。また、シリコン基板７３の上部にも耐湿膜５０１が位置している。
このように、個片化されたチップ５００−１は、溝５０２−１’と溝５０２−２’（図４５に示したダイシング前の溝５０２−１、溝５０２−２と区別を付けるためにダイシング後の溝には、ダッシュを付して記載する）の部分に設けられた耐湿膜５０１−１と耐湿膜５０１−２で、チップ５００−１の積層されている層の一部が覆われた構造とされている。
このように、個片化されたチップ５００−１に、溝５０２−１’と溝５０２−２’が残り、その部分に、耐湿膜５０１が残るように構成するために、個片化される前のチップ５００間の溝５０２−１や溝５０２−２の幅（耐湿膜５０１のシリコン基板７３の上部に設けられる耐湿膜５０１の幅）は、ダイシング処理を行うときに用いられるブレードの幅よりも広い幅で形成されるのが好ましい。
このように、溝５０２が形成され、その内側に耐湿膜５０１が形成されることで、防湿性能をより向上させることが可能となる。
図４５、図４６に示した溝５０２（溝５０２’）は、シリコン基板７３の上部まで達している状態を図示したが、シリコン基板７３まで掘り込まれた状態で形成されても良い。すなわち図４７に示すように、シリコン基板７３の一部まで掘り込まれた溝が形成され、その溝に、耐湿膜５１１−１、耐湿膜５１１−２が形成されるようにしても良い。
このような耐湿膜５１１を形成することで、シリコン基板７３と平坦化膜７５の界面の側面も、耐湿膜５１１で覆われることになり、チップの防湿性能をより向上させることが可能となる。
以下の説明においては、図４５、図４６に示したチップ５００を例に挙げて説明する。
＜第５−１の実施の形態におけるチップの製造について＞
このような溝を有するチップ（ウェハ）の製造について説明する。図４８は、個片化される前までのチップの製造工程を説明するための図である。図４８を参照して説明する製造工程は、主に本技術の特徴的な構成である溝と耐湿膜の製造についての説明とし、他の部分の製造、例えば層の成膜などについては、従来の製造方法を適用できるため、適宜その説明を省略する。
工程Ｓ５０１において、フォトダイオード７４などが形成されている半導体ウェハと、カバーガラス８１が貼り合わされることで、図２に示したようなウェハが作成される。
工程Ｓ５０２において、溝５０２が形成される。溝５０２は、例えば、カバーガラス８１側からダイシングが行なわれることで形成される。または、ドライエッチングやウェットエッチングなどの方法で、溝５０２が形成されるようにしても良い。
工程Ｓ５０２においては、カバーガラス８１、接着層８０、マイクロレンズ層７９、平坦化膜７８、カラーフィルタ層７７、および平坦化膜７５まで掘り込まれることで、溝５０２が形成される。
なお、図４７に示したチップ５１０のように、シリコン基板７３の一部分まで溝５０２を形成し、耐湿膜５０１を形成するようにした場合、工程Ｓ５０２において、シリコン基板７３の一部分まで掘り込みが行なわれる。
工程Ｓ５０３において、耐湿膜５０１の材料が塗布され、キュア処理が行なわれることで、耐湿膜５０１が成膜される。この工程Ｓ５０３における成膜により、溝５０２−１のところに耐湿膜５０１−１が成膜され、溝５０２−２のところに耐湿膜５０１−２が成膜される。さらに、カバーガラス８１の上面にも耐湿膜５０１−３が成膜される。
このカバーガラス８１の上面に成膜された耐湿膜５０１−３は不要なため、工程Ｓ５０４において除去される。工程Ｓ５０４において、カバーガラス８１の上面に成膜された耐湿膜５０１−３が、例えば、ＣＭＰ（Chemical Mechanical Polishing）により除去される。
工程Ｓ５０４における耐湿膜５０１−３の除去が行なわれた後のウェハは、図４５に示したようなウェハとなっている。
工程Ｓ５０５において、ダイシングが行なわれる。図４５に示したウェハに対して、スクライブ部９１−１とスクライブ部９１−２のそれぞれの位置で、ダイシングが行なわれことにより個片化されたチップ５００−１、チップ５００−２、およびチップ５００−３が製造される。工程Ｓ５０５におけるダイシングは、支持基板７１側から行なわれる。
個片化するときのダイシングは、カバーガラス８１側から切り込みが行なわれるとともに、支持基板７１側からの切り込みも行なわれる。換言すれば、ダイシングは、チップに対して、上方向と下方向から、それぞれ別々に切り込みが行なわれることで行なわれる。
上記したように、第５−１の実施の形態におけるチップの製造においては、工程Ｓ５０２において、溝５０２を形成するために、ダイシング（またはダイシングに相当する処理）が行なわれる。この工程Ｓ５０２の処理には、カバーガラス８１側からの切り込みに対する処理が含まれるため、溝５０２を形成するための新たな工程を追加しなくても、溝５０２を形成することができる。
また、工程Ｓ５０５は、残りの部分を切り離すダイシングであり、支持基板７１側からの切り込み処理である。よって、ダイシングに関わる処理工数が増すことなく、ダイシングを行うことが可能である。
このように、耐湿膜５１１を形成することで、チップの防湿性能をより向上させることが可能となる。
＜第５−２の実施の形態について＞
図４９に、第５の実施の形態におけるチップの他の構成を示す。図４９は、図４５と同じく、複数のチップ（図４９では３個のチップ）が存在し、ダイシングされる前のウェハの状態を表す。
ここでは、中央に位置するチップを、チップ５２０−１とし、左側に位置するチップをチップ５２０−２とし、右側に位置するチップをチップ５２０−３とする。また、以下の説明において、チップ５２０−１乃至５２０−３を、個々に区別する必要がない場合、単に、チップ５２０と記述する。
各チップ５２０の構成は、図４５を参照して説明したチップ５００と同様の構成を有しているが、溝５０２のところに形成される膜の構成が異なる。
図４９に示したウェハには、チップ５２０間に、溝５２３が設けられている。溝５２３−１は、チップ５２０−１とチップ５２０−２との間に設けられ、溝５２３−２は、チップ５２０−１とチップ５２０−３との間に設けられている。
また溝５２３−１には、耐湿膜５２１−１と金属膜５２２−１が設けられ、溝５２３−２には、耐湿膜５２１−２と金属膜５２２−２が設けられている。
この耐湿膜５２１は、ＳｉＮ膜など無機質の防湿性の高い膜とされるのが好ましい。湿度や温度などの条件によっては、受光装置（チップ）に水分が侵入し、画質劣化等の不具合が生じる可能性があるため、受光装置の端面を保護する耐湿膜５２１を設ける。
金属膜５２２は、金属で形成され、チップ５２０の側面に入射される光を遮断、またはその強度を低減させるために設けられている。
ここでは、耐湿膜５２１と金属膜５２２が積層されている場合を例に挙げて説明するが、金属膜５２２自体にも耐湿性能を持たせることが可能であれば、耐湿膜５２１を設けず、金属膜５２２のみが溝５２３に形成されるように構成することも可能である。
チップ５２０−１とチップ５２０−２との間は、スクライブ部９１−１であり、このスクライブ部９１−１に、溝５２３−１が設けられている。同じく、チップ５２０−１とチップ５２０−３との間は、スクライブ部９１−２であり、このスクライブ部９１−２に、溝５２３−２が設けられている。
図４９に示したチップ５２０においては、溝５２３は、カバーガラス８１、接着層８０、マイクロレンズ層７９、平坦化膜７８、カラーフィルタ層７７、および平坦化膜７５までが掘り込まれ、シリコン基板７３の上部に達する位置まで設けられている。
そして、そのような溝５２３に耐湿膜５２１が形成されるため、耐湿膜５２１も、カバーガラス８１、接着層８０、マイクロレンズ層７９、平坦化膜７８、カラーフィルタ層７７、および平坦化膜７５の側面に設けられ、シリコン基板７３の上部に設けられた構成とされる。
さらに耐湿膜５２１に金属膜５２２が積層されるため、金属膜５２２も、カバーガラス８１、接着層８０、マイクロレンズ層７９、平坦化膜７８、カラーフィルタ層７７、および平坦化膜７５の側面に設けられ、シリコン基板７３の上部に設けられた構成とされる。
後述するように、溝５２３は、製造時に、カバーガラス８１が貼り合わされた後に形成され、溝５２３が形成された後に、耐湿膜５２１と金属膜５２２が形成される。
このような溝５２３がチップ５２０間に設けられているウェハをスクライブ部９１でダイシングした場合、図５０に示すようなチップ５２０−１が切り出される。図５０に示したチップ５２０−１のカバーガラス８１、接着層８０、マイクロレンズ層７９、平坦化膜７８、カラーフィルタ層７７、および平坦化膜７５の断面は、耐湿膜５２１と金属膜５２２で覆われた状態とされ、表面に露出した状態とはなっていない。また、シリコン基板７３の上部にも耐湿膜５２１金属膜５２２が位置している。
このように、個片化されたチップ５２０−１は、溝５２３−１’と溝５２３−２’（図４９に示したダイシング前の溝５２３−１、溝５２３−２と区別を付けるためにダイシング後の溝には、ダッシュを付して記載する）の部分に設けられた耐湿膜５２１−１と耐湿膜５２１−２で、チップ５２０−１の積層されている層の一部が覆われた構造とされている。
また個片化されたチップ５２０−１は、溝５２３−１’と溝５２３−２’の部分に設けられた金属膜５２２−１と金属膜５２２−２で、チップ５２０−１の積層されている層の一部が覆われた構造とされている。
このように、個片化されたチップ５２０−１に、溝５２３−１’と溝５２３−２’が残り、その部分に、耐湿膜５２１と金属膜５２２が残るように構成するために、個片化される前のチップ５２０間の溝５２３−１や溝５２３−２の幅（シリコン基板７３の上部に設けられる耐湿膜５２１と金属膜５２２の幅）は、ダイシング処理を行うときに用いられるブレードの幅よりも広い幅で形成されるのが好ましい。
このように、溝５２３が形成され、その内側に耐湿膜５２１が形成されることで、防湿性能をより向上させることが可能となる。
また図４９に示したチップ５２０は、例えば、カメラシステムに搭載される。カメラシステム内においては、さまざまな迷光成分があり、その迷光成分により、フレアなどの画質劣化の要因となる不具合が発生する可能性がある。
金属膜５２２が形成されていないチップ、例えば、図３に示したチップ７０の側面方向から、光が入射されると、その光は、フォトダイオード７４に入射される可能性がある。チップ７０においては、側面からの光を遮断する仕組みがないため、側面から入射した光は、強度が維持されたまま、フォトダイオード７４に入射されてしまう可能性がある。このように、画素に迷光が入射された場合、フレア画像となり、画質が劣化してしまう。
これに対して、図５０に示したように、金属膜５２２を設け、その金属膜５２２を所定の波長の光を遮光する材料で形成することで、例えば、チップ５２０の側面から入射してくる光を金属膜５２２で遮光することができる。
すなわち、チップ３５０においては、側面からの光を遮断する仕組みがあるため、側面から入射した光は、強度が落ち、仮にフォトダイオード７４に入射してしまったとしても、フレア画像となる可能性を低減させることができ、画質の劣化を抑えることが可能となる。このように、金属膜５２２を設けることで、迷光成分を遮断もしくは低減することが可能となり、画質劣化を抑えることが可能となる。
図４９、図５０に示した溝５２３（溝５２３’）は、シリコン基板７３の上部まで達している状態を図示したが、シリコン基板７３まで掘り込まれた状態で形成されても良い。すなわち図５１に示すように、シリコン基板７３の一部まで掘り込まれた溝５３３が形成され、その溝５３３に、耐湿膜５３１−１、耐湿膜５３１−２、金属膜５３２−１、金属膜５３２−２がそれぞれ形成されるようにしても良い。
このような耐湿膜５３１と金属膜５３２を形成することで、シリコン基板７３と平坦化膜７５の界面の側面も、耐湿膜５３１と金属膜５３２で覆われることになり、チップの防湿性能と遮光性能をより向上させることが可能となる。
以下の説明においては、図４９、図５０に示したチップ５２０を例に挙げて説明する。
＜第５−２の実施の形態におけるチップの製造について＞
このような溝を有するチップ（ウェハ）の製造について説明する。図５２は、個片化される前までのチップの製造工程を説明するための図である。図５２を参照して説明する製造工程は、主に本技術の特徴的な構成である溝と耐湿膜の製造についての説明とし、他の部分の製造、例えば層の成膜などについては、従来の製造方法を適用できるため、適宜その説明を省略する。
工程Ｓ５２１において、フォトダイオード７４などが形成されている半導体ウェハと、カバーガラス８１が貼り合わされることで、図２に示したようなウェハが作成される。工程Ｓ５２２において、溝５２３が形成される。
溝５２３は、例えば、カバーガラス８１側からダイシングが行なわれることで形成される。または、ドライエッチングやウェットエッチングなどの方法で、溝５２３が形成されるようにしても良い。
工程Ｓ５２２においては、カバーガラス８１、接着層８０、マイクロレンズ層７９、平坦化膜７８、カラーフィルタ層７７、および平坦化膜７５まで掘り込まれ、溝５２３が形成される。
なお、図５１に示したチップ５１０のように、シリコン基板７３の一部分まで溝５２３を形成し、耐湿膜５２１と金属膜５２２を形成するようにした場合、工程Ｓ５２３において、シリコン基板７３の一部分まで掘り込みが行なわれる。
工程Ｓ５２３において、耐湿膜５２１の材料が塗布され、キュア処理が行なわれることで、耐湿膜５２１が成膜される。また工程Ｓ５２４において、金属膜５２２も成膜される。この工程Ｓ５２３と工程Ｓ５２４における成膜により、溝５２３−１のところに耐湿膜５２１−１と金属膜５２２−１が成膜され、溝５２３−２のところに耐湿膜５２１−２と金属膜５２２−２が成膜される。
さらに、カバーガラス８１の上面にも耐湿膜５２１−３と金属膜５２２−３が成膜される。このカバーガラス８１の上面に成膜された耐湿膜５２１−３と金属膜５２２−３は不要なため、工程Ｓ５２５において除去される。工程Ｓ５２５において、カバーガラス８１の上面に成膜された耐湿膜５２１−３と金属膜５２２−３が、例えば、ＣＭＰ（Chemical Mechanical Polishing）により除去される。
工程Ｓ５２５における耐湿膜５２１−３と金属膜５２２−３の除去が行なわれた後のウェハは、図４９に示したようなウェハとなっている。
工程Ｓ５２５において、ダイシングが行なわれる。図４９に示したウェハに対して、スクライブ部９１−１とスクライブ部９１−２のそれぞれの位置で、ダイシングが行なわれことにより個片化されたチップ５２０−１、チップ５２０−２、およびチップ５２０−３が製造される。工程Ｓ５２５におけるダイシングは、支持基板７１側から行なわれる。
個片化するときのダイシングは、カバーガラス８１側から切り込みが行なわれるとともに、支持基板７１側からの切り込みも行なわれる。換言すれば、ダイシングは、チップに対して、上方向と下方向から、それぞれ別々に切り込みが行なわれることで行なわれる。
上記したように、第５−１の実施の形態におけるチップの製造においては、工程Ｓ５２２において、溝５２３を形成するために、ダイシング（またはダイシングに相当する処理）が行なわれる。
この工程Ｓ５２２の処理には、カバーガラス８１側からの切り込みに対する処理が含まれるため、溝５２３を形成するための新たな工程を追加しなくても、溝５２３を形成することができる。
また、工程Ｓ５２５は、残りの部分を切り離すダイシングであり、支持基板７１側からの切り込み処理である。よって、ダイシングに関わる処理工数が増すことなく、ダイシングを行うことが可能である。
このように、耐湿膜５２１を形成することで、チップの防湿性能をより向上させることが可能となる。
また金属膜５２２を形成することで、チップに入射される迷光に対する遮光性能をより向上させることが可能となり、フレアなどを防止することが可能となる。
＜第６の実施の形態＞
第６の実施の形態は、チップ内の所定の層をガラスなどの耐湿性のある壁で囲むことで、チップ内への水分の侵入を防ぐ実施の形態である。
＜第６−１の実施の形態について＞
図５３に、第６の実施の形態におけるチップの構成を示す。図５３は、図２と同じく、複数のチップ（図５３では３個のチップ）が存在し、ダイシングされる前のウェハの状態を表す。
ここでは、中央に位置するチップを、チップ６１０−１とし、左側に位置するチップをチップ６１０−２とし、右側に位置するチップをチップ６１０−３とする。また、以下の説明において、チップ６１０−１乃至６１０−３を、個々に区別する必要がない場合、単に、チップ６１０と記述する。
各チップ６１０の構成は、図２、図３を参照して説明したチップ７０と同様の構成を有している。すなわち、チップ６１０は、支持基板７１の上に、配線層７２が配置され、配線層７２の上にシリコン基板７３が配置されている。また、シリコン基板７３には、各画素の光電変換部としての複数のフォトダイオード７４（光学素子）が、所定の間隔で形成されている。
シリコン基板７３の上には、平坦化膜７５が形成され、その平坦化膜７５には、隣接する画素への光の漏れ込みを防止するための遮光膜７６が、隣接するフォトダイオード７４の間に形成されている。平坦化膜７５の上には、カラーフィルタ層７７が形成されている。カラーフィルタ層７７の上には、平坦化膜７８が形成されている。平坦化膜７８の上には、マイクロレンズ層７９が形成されている。マイクロレンズ層７９上部には、カバーガラス８１が接着層８０を介して接着されている。
支持基板７１の下部には、ソルダーレジスト６１２と、外部回路との接続のための接続端子６１３も設けられている。なお、ＴＳＶ（Through Silicon Via）なども形成されているが、図５３においては図示を省略してある。
図５３に示したウェハには、チップ６１０間に、溝６１１が設けられている。溝６１１−１は、チップ６１０−１とチップ６１０−２との間に設けられ、溝６１１−２は、チップ６１０−１とチップ６１０−３との間に設けられている。
チップ６１０−１とチップ６１０−２との間は、スクライブ部９１−１であり、このスクライブ部９１−１に、溝６１１−１が設けられている。同じく、チップ６１０−１とチップ６１０−３との間は、スクライブ部９１−２であり、このスクライブ部９１−２に、溝６１１−２が設けられている。
図５３に示したチップ６１０においては、溝６１１は、カバーガラス８１、接着層８０、マイクロレンズ層７９、平坦化膜７８、カラーフィルタ層７７、平坦化膜７５、シリコン基板７３、配線層７２、および支持基板７１までが掘り込まれた状態で設けられている。
この溝６１１には、カバーガラス８１と同一のガラスで形成されたガラス６１４と接着層８０と同一の材料で形成された接着層６１５が、積層された状態で形成されている。
溝６１１−１のチップ６１０−２側のマイクロレンズ層７９、平坦化膜７８、カラーフィルタ層７７、平坦化膜７５、シリコン基板７３、配線層７２、および支持基板７１の側面には、接着層８０と連続して設けられている接着層６１５−１が形成されている。
溝６１１−１のチップ６１０−３側のマイクロレンズ層７９、平坦化膜７８、カラーフィルタ層７７、平坦化膜７５、シリコン基板７３、配線層７２、および支持基板７１の側面には、接着層８０と連続して設けられている接着層６１５−２が形成されている。このように、接着層８０が横方向に設けられている場合、接着層６１５は、縦方向に設けられる。
接着層６１５−１と接着層６１５−２の間には、ガラス６１４−１が形成されている。このガラス６１４−１は、カバーガラス８１と連続的に形成されている。カバーガラス８１が横方向に設けられている場合、ガラス６１４は、縦方向に設けられる。
同様に、溝６１１−２のチップ６１０−１側のマイクロレンズ層７９、平坦化膜７８、カラーフィルタ層７７、平坦化膜７５、シリコン基板７３、配線層７２、および支持基板７１の側面には、接着層８０と連続して設けられている接着層６１５−３が形成されている。
溝６１１−２のチップ６１０−３側のマイクロレンズ層７９、平坦化膜７８、カラーフィルタ層７７、平坦化膜７５、シリコン基板７３、配線層７２、および支持基板７１の側面には、接着層８０と連続して設けられている接着層６１５−４が形成されている。このように、接着層８０が横方向に設けられている場合、接着層６１５は、縦方向に設けられる。
接着層６１５−３と接着層６１５−４の間には、ガラス６１４−２が形成されている。このガラス６１４−２は、カバーガラス８１と連続的に形成されている。カバーガラス８１が横方向に設けられている場合、ガラス６１４は、縦方向に設けられる。
このような溝６１１がチップ６１０間に設けられているウェハをスクライブ部９１でダイシングした場合、図５４に示すようなチップ６１０−１が切り出される。図５４に示したチップ６１０−１のマイクロレンズ層７９、平坦化膜７８、カラーフィルタ層７７、平坦化膜７５、シリコン基板７３、配線層７２、および支持基板７１の断面は、ガラス６１４と接着層６１５が積層された膜で覆われた状態とされ、表面に露出した状態とはなっていない。
このように、個片化されたチップ６１０−１は、溝６１１−１’（図５３に示したダイシング前の溝６１１−１と区別を付けるためにダイシング後の溝には、ダッシュを付して記載する）の部分に設けられたガラス６１４−１’と接着層６１５−２で、チップ６１０−１の積層されている層の一部が覆われた構造とされている。
また個片化されたチップ６１０−１は、溝６１１−２’の部分に設けられたガラス６１４−２’と接着層６１５−３で、チップ６１０−１の積層されている層の一部が覆われた構造とされている。
このように、チップ６１０−１の両端は、ガラス６１４と接着層６１５で覆われた構成とされている。よって、チップ６１０−１の側面から水がチップ６１０−１内に侵入してくるようなことを防ぐことが可能となる。
また、チップ６１０−１の下部には、ソルダーレジスト６１２−１が設けられているため、下部からチップ６１０−１内に水が浸入してしまうようなことを防ぐことが可能となる。このソルダーレジスト６１２−１の代わりに、酸化膜を用いても良いし、ソルダーレジスト６１２−１にさらに酸化膜を積層するようにしても良い。
このように、個片化されたチップ６１０−１に、溝６１１−１’と溝６１１−２’が残るように構成するために、個片化される前のチップ６１０間の溝６１１−１や溝６１１−２の幅（ガラス６１４の幅）は、ダイシング処理を行うときに用いられるブレードの幅よりも広い幅で形成されるのが好ましい。
このように、溝６１１が形成され、その溝６１１にガラス６１４と接着層６１５が形成されることで、防湿性能をより向上させることが可能となる。
＜第６−１の実施の形態におけるチップの製造について＞
このような溝を有するチップ（ウェハ）の製造について説明する。図５５は、個片化される前までのチップの製造工程を説明するための図である。
図５５を参照して説明する製造工程は、主に本技術の特徴的な構成である溝の製造についての説明とし、他の部分の製造、例えば層の成膜などについては、従来の製造方法を適用できるため、適宜その説明を省略する。
工程Ｓ６１１において、フォトダイオード７４などが形成されている半導体ウェハが用意される。半導体ウェハは、支持基板７１、配線層７２、シリコン基板７３、平坦化膜７５、カラーフィルタ層７７、平坦化膜７８、およびマイクロレンズ層７９が積層された状態であり、シリコン基板７３にはフォトダイオード７４が形成され、平坦化膜７５には、遮光膜７６が形成されている状態である。
工程Ｓ６１１において、半導体ウェハに対して、溝６１１−１と溝６１１−２が形成される。この溝６１１は、上記したように、スクライブ部９１の部分に形成される。溝６１１は、例えば、パターニング後に、ドライエッチングが施されることで、溝６１１が形成される。またはウェットエッチングや、ダイシングと同じ方法で溝６１１が形成されるようにしてもよい。
半導体ウェハへの掘り込み量（溝６１１の深さ）は、最終的にガラスに埋め込むシリコンの膜厚に依存しており、例えば、３０〜３００ｕｍ程度とされる。掘り込みの幅は、ガラス６１４の幅よりも広い幅とされる。
工程Ｓ６１２において、接着層８０が形成される。接着層８０が成膜されるとき、溝６１１にも接着層８０を構成する物質と同一の物質が充填される。この溝６１１に充填された物質が、接着層６１５になる。接着層８０の形成は、コーティングまたはラミネーションなどの方法が用いられる。
このような製造が行なわれている一方で、工程Ｓ６１３において、カバーガラス８１が用意される。工程Ｓ６１３において、用意されているカバーガラス８１に対して掘り込みが入れられる。
工程Ｓ６１３のところに示したカバーガラス８１の突部の部分の幅ｗは、半導体ウェハに設けられた溝６１１の幅ｗ’（工程Ｓ６１１参照）よりも少し小さい幅とされる。また、カバーガラス８１の突部の部分の高さｈは、半導体ウェハに設けられた溝６１１の高さｈ’（工程Ｓ６１１参照）よりもほぼ同じ、より深い、またはより浅い高さとされる。
フォトダイオード７４（センサ）の上部のカバーガラス８１の厚さ（掘り込みがある部分の上層部）は、薄いほどガラスエッジ端からのフレア防止に効果がある。従来の貼り合わせ構造では、ガラス基板が支持体になっているため、カバーガラス８１が薄いと、チップ破損を起こす可能性があり、カバーガラス８１の厚みは、ある程度厚くする必要があった。
しかしながら、上記したようなチップ６１０の構造では、センサチップの外側を覆う形でガラスが形成されているため、その部分が補強となり、センサ上部のガラス厚を薄くしても、チップの破損を防ぐことができるようになる。
よって、カバーガラス８１のセンサ上部の厚みを薄くすることができ、例えば、100〜500um程度にまで薄くすることが可能となる。
第６の実施の形態によれば、カバーガラス８１のセンサ上部の厚みを薄くすることができることで、ガラスエッジ端からのフレアを防止することができる。
工程Ｓ６１４において、半導体ウェハとカバーガラス８１が貼り合わされる。カバーガラス８１の掘り込み部分（凹部）に、半導体ウェハのフォトダイオード７４などが設けられている部分（シリコン基板７３の凸部）がくるように貼り合わせが行なわれ、カバーガラス８１の掘り込み部分以外の突部の部分は、ガラス６１４の部分になるように貼り合わせが行なわれる。
貼り合わせが行なわれるとき、貼り合わせ面に気泡が入らないよう、真空貼り合わせ機が用いられて行なわれるのが好ましい。またウエハレベルで貼り合わせるため、大きなあおり等は生じず、後述のＣＳＰ工程に影響が出ない。
なおここでは、半導体ウェハに接着層８０が成膜され、カバーガラス８１と貼り合わせが行なわれるとして説明を続けるが、カバーガラス８１に接着層８０が成膜され、半導体ウェハと貼り合わせが行なわれるようにしても良い。
工程Ｓ６１５において、支持基板７１が薄肉化される。支持基板７１の薄肉化は、ガラス６１４の底部（カバーガラス８１の凸部の先端）に達するまで行なわれ、支持基板７１の底面とカバーガラス８１の凸部の底面が同一面になるように行なわれる。
工程Ｓ６１６において、ＣＳＰプロセスが行なわれる。半導体ウェハ表面に形成された不図示の多層配線の配線部分を開口させるために貫通孔がエッチングにて形成され、シリコン酸化膜などの絶縁膜が形成され、貫通孔内の絶縁膜がエッチングされて開口され、例えばＣｕメッキにて貫通孔に貫通電極が形成され、半導体ウェハの透光性基板とは反対側の面（裏面）に配線が形成される。
工程Ｓ６１７において、カバーガラス８１の凸部（ガラス６１４の部分）をスクライブ部９１とし、ダイシングが実行されることで、チップが個片化される。
このように、溝６１１が形成され、その溝６１１にガラス６１４と接着層６１５が形成されることで、防湿性能をより向上させることが可能となる。
また、溝６１１が形成され、その溝６１１にガラス６１４と接着層６１５を積層し、その部分をダイシングすることで、ダイシング時に各膜界面にかかる力を緩和することが可能となり、膜剥がれやクラックが発生する可能性を低減させることが可能となる。
膜剥がれやクラックが発生する可能性を低減させることが可能となることで、チップの防湿性能をより向上させることが可能となる。
＜第６−２の実施の形態について＞
図５６に、第６の実施の形態におけるチップの他の構成を示す。図５６は、図５３と同じく、複数のチップ（図５６では３個のチップ）が存在し、ダイシングされる前のウェハの状態を表す。
ここでは、中央に位置するチップを、チップ６２０−１とし、左側に位置するチップをチップ６２０−２とし、右側に位置するチップをチップ６２０−３とする。また、以下の説明において、チップ６２０−１乃至６２０−３を、個々に区別する必要がない場合、単に、チップ６２０と記述する。
各チップ６２０の構成は、図５３を参照して説明したチップ６１０と同様の構成を有しているが、溝などの構成が異なるため、異なる部分に関して説明を加える。
図５６に示したウェハには、チップ６２０間に、溝６２１が設けられている。溝６２１−１は、チップ６２０−１とチップ６２０−２との間に設けられ、溝６２１−２は、チップ６２０−１とチップ６２０−３との間に設けられている。
チップ６２０−１とチップ６２０−２との間は、スクライブ部９１−１であり、このスクライブ部９１−１に、溝６２１−１が設けられている。同じく、チップ６２０−１とチップ６２０−３との間は、スクライブ部９１−２であり、このスクライブ部９１−２に、溝６２１−２が設けられている。
図５６に示したチップ６２０においては、溝６２１は、カバーガラス８１、接着層８０、マイクロレンズ層７９、平坦化膜７８、カラーフィルタ層７７、平坦化膜７５、シリコン基板７３、配線層７２、および支持基板７１の一部分までが掘り込まれた状態で設けられている。
この溝６２１には、カバーガラス８１と同一のガラスで形成されたガラス６２４と接着層８０と同一の材料で形成された接着層６２５が、積層された状態で形成されている。
溝６２１−１のチップ６２０−２側のマイクロレンズ層７９、平坦化膜７８、カラーフィルタ層７７、平坦化膜７５、シリコン基板７３、配線層７２、および支持基板７１の一部分の側面には、接着層８０と連続して設けられている接着層６２５−１が形成されている。
溝６２１−１のチップ６２０−１側のマイクロレンズ層７９、平坦化膜７８、カラーフィルタ層７７、平坦化膜７５、シリコン基板７３、配線層７２、および支持基板７１の一部分の側面には、接着層８０と連続して設けられている接着層６２５−２が形成されている。このように、接着層８０が横方向に設けられている場合、接着層６２５は、縦方向に設けられる。
接着層６２５−１と接着層６２５−２の間には、ガラス６２４−１が形成されている。このガラス６２４−１は、カバーガラス８１と連続的に形成されている。カバーガラス８１が横方向に設けられている場合、ガラス６２４は、縦方向に設けられる。
同様に、溝６２１−２のチップ６２０−１側のマイクロレンズ層７９、平坦化膜７８、カラーフィルタ層７７、平坦化膜７５、シリコン基板７３、配線層７２、および支持基板７１の一部分の側面には、接着層８０と連続して設けられている接着層６２５−３が形成されている。
溝６２１−２のチップ６２０−３側のマイクロレンズ層７９、平坦化膜７８、カラーフィルタ層７７、平坦化膜７５、シリコン基板７３、配線層７２、および支持基板７１の一部分の側面には、接着層８０と連続して設けられている接着層６２５−４が形成されている。このように、接着層８０が横方向に設けられている場合、接着層６２５は、縦方向に設けられる。
接着層６２５−３と接着層６２５−４の間には、ガラス６２４−２が形成されている。このガラス６２４−２は、カバーガラス８１と連続的に形成されている。カバーガラス８１が横方向に設けられている場合、ガラス６２４は、縦方向に設けられる。
このような溝６２１がチップ６２０間に設けられているウェハをスクライブ部９１でダイシングした場合、図５７に示すようなチップ６２０−１が切り出される。図５７に示したチップ６２０−１のマイクロレンズ層７９、平坦化膜７８、カラーフィルタ層７７、平坦化膜７５、シリコン基板７３、配線層７２、および支持基板７１の一部分の断面は、ガラス６２４と接着層６２５が積層された膜で覆われた状態とされ、表面に露出した状態とはなっていない。
このように、個片化されたチップ６２０−１は、溝６２１−１’（図５６に示したダイシング前の溝６２１−１と区別を付けるためにダイシング後の溝には、ダッシュを付して記載する）の部分に設けられたガラス６２４−１’と接着層６２５−２で、チップ６２０−１の積層されている層の一部が覆われた構造とされている。
また個片化されたチップ６２０−１は、溝６２１−２’の部分に設けられたガラス６２４−２’と接着層６２５−３で、チップ６２０−１の積層されている層の一部が覆われた構造とされている。
このように、チップ６２０−１の両端は、ガラス６２４と接着層６２５で覆われた構成とされている。よって、チップ６２０−１の側面から水がチップ６２０−１内に侵入してくるようなことを防ぐことが可能となる。
また、ガラス６２４と接着層６２５の先端は、支持基板７１が設けられている。支持基板７１自体も、防湿性能を期待することができるため、接着層６２５の先端を、支持基板７１で覆うことで、接着層６２５の先端から水分が侵入してしまうようなことを防ぐことが可能となる。
さらに、チップ６２０−１の下部には、ソルダーレジスト６２２−１が設けられているため、下部からチップ６２０−１内に水が浸入してしまうようなことを防ぐことが可能となる。このソルダーレジスト６２２−１の代わりに、酸化膜を用いても良いし、ソルダーレジスト６２２−１にさらに酸化膜を積層するようにしても良い。
このように、個片化されたチップ６２０−１に、溝６２１−１’と溝６２１−２’が残り、その部分に、溝の一部分が残るように構成するために、個片化される前のチップ６２０間の溝６２１−１や溝６２１−２の幅（ガラス６２４の幅）は、ダイシング処理を行うときに用いられるブレードの幅よりも広い幅で形成されるのが好ましい。
このように、溝６２１が形成され、その溝６２１にガラス６２４と接着層６２５が形成されることで、防湿性能をより向上させることが可能となる。また、接着層６２５の先端を支持基板７１で覆うことで、チップ６２０の下部からの水分の侵入を防ぐことが可能となり、防湿性能をより向上させることが可能となる。
＜第６−２の実施の形態におけるチップの製造について＞
このような溝を有するチップ（ウェハ）の製造について説明する。図５８は、個片化される前までのチップの製造工程を説明するための図である。
図５８を参照して説明する製造工程は、主に本技術の特徴的な構成である溝の製造についての説明とし、他の部分の製造、例えば層の成膜などについては、従来の製造方法を適用できるため、適宜その説明を省略する。
また、第６−１の実施の形態におけるチップ６１０を製造する際の工程と同一の工程を含むため、同一の工程については、適宜説明を省略する。具体的には、支持基板７１を薄肉化するときに、支持基板７１を残した状態で薄肉化する点が異なる。
工程Ｓ６４１において、半導体ウェハに対して、溝６２１−１と溝６２１−２が形成される。工程Ｓ６４２において、接着層８０が形成される。接着層８０が成膜されるとき、溝６２１にも接着層８０を構成する物質と同一の物質が充填される。
工程Ｓ６４３において、カバーガラス８１に対して掘り込みが入れられる。工程Ｓ６４４において、半導体ウェハとカバーガラス８１との貼り合わせが行なわれる。この貼り合わせは、カバーガラス８１の凸部と、半導体ウェハの凹部が重ね合わされるように行なわれる。
なおここでは、半導体ウェハに接着層８０が成膜され、カバーガラス８１と貼り合わせが行なわれるとして説明を続けるが、カバーガラス８１に接着層８０が成膜され、半導体ウェハと貼り合わせが行なわれるようにしても良い。
工程Ｓ６４１乃至工程Ｓ６４４の各工程は、図５５に示したチップ６１０の製造に関わる工程Ｓ６１１乃至工程Ｓ６１４の各工程と同じように行なわれる。
よって、第６−２の実施の形態においても、第６−１の実施の形態と同じく、カバーガラス８１のセンサ上部の厚みを薄くすることができることで、ガラスエッジ端からのフレアを防止することができる。
また、工程Ｓ６４４において、貼り合わせが行なわれるとき、ウエハレベルで貼り合わせるため、大きなあおり等は生じず、後段の工程であるＣＳＰ工程に影響が出ない。
工程Ｓ６４５において、支持基板７１が薄肉化される。支持基板７１の薄肉化は、ガラス６２４の底部（カバーガラス８１の凸部の先端）に達する手前まで行なわれ、支持基板７１の底面がカバーガラス８１の凸部、換言すれば接着層６２５の底面が、支持基板７１で覆われた状態が維持されている状態になるように行なわれる。
工程Ｓ６４６において、ＣＳＰプロセスが行なわれる。工程Ｓ６４７において、カバーガラス８１の凸部（ガラス６２４の部分）をスクライブ部９１とし、ダイシングが実行されることで、チップが個片化される。工程Ｓ６４６、工程Ｓ６４７の各工程は、図５５に示したチップ６１０の製造に関わる工程Ｓ６１６、工程Ｓ６１７の各工程と同じように行なわれる。
このように、溝６２１が形成され、その溝６２１にガラス６２４と接着層６２５が形成されることで、防湿性能をより向上させることが可能となる。また、接着層６２５の先端部分に支持基板７１が残るように薄肉化することで、チップ６２０の下部からの水の侵入を防ぐことが可能となり、防湿性能をより向上させることが可能となる。
また、溝６２１が形成され、その溝６２１にガラス６２４と接着層６２５を積層し、その部分をダイシングすることで、ダイシング時に各膜界面にかかる力を緩和することが可能となり、膜剥がれやクラックが発生する可能性を低減させることが可能となる。
膜剥がれやクラックが発生する可能性を低減させることが可能となることで、チップの防湿性能をより向上させることが可能となる。
＜第６−３の実施の形態について＞
図５９に、第６の実施の形態におけるチップの他の構成を示す。図５９は、図５３と同じく、複数のチップ（図５９では３個のチップ）が存在し、ダイシングされる前のウェハの状態を表す。
ここでは、中央に位置するチップを、チップ６３０−１とし、左側に位置するチップをチップ６３０−２とし、右側に位置するチップをチップ６３０−３とする。また、以下の説明において、チップ６３０−１乃至６３０−３を、個々に区別する必要がない場合、単に、チップ６３０と記述する。
各チップ６３０の構成は、図５３を参照して説明したチップ６１０と同様の構成を有しているが、マイクロレンズ層７９上に接着層８０がない構成とされている点が異なる。第６−１の実施の形態におけるチップ６１０と第６−２の実施の形態におけるチップ６２０は、キャビティレスのＣＳＰ（Chip Size Package）であるが、第６−３の実施の形態におけるチップ６３０は、キャビティのＣＳＰである。
キャビティのＣＳＰであるため、図５９に示したように、チップ６３０のマイクロレンズ層７９とカバーガラス８１の間には空間層６４１が設けられている。
図５９に示したウェハには、チップ６３０間に、溝６３１が設けられている。溝６３１−１は、チップ６３０−１とチップ６３０−２との間に設けられ、溝６３１−２は、チップ６３０−１とチップ６３０−３との間に設けられている。
チップ６３０−１とチップ６３０−２との間は、スクライブ部９１−１であり、このスクライブ部９１−１に、溝６３１−１が設けられている。同じく、チップ６３０−１とチップ６３０−３との間は、スクライブ部９１−２であり、このスクライブ部９１−２に、溝６３１−２が設けられている。
図５９に示したチップ６３０においては、溝６３１は、カバーガラス８１、空間層６４１、マイクロレンズ層７９、平坦化膜７８、カラーフィルタ層７７、平坦化膜７５、シリコン基板７３、配線層７２、および支持基板７１までが掘り込まれた状態で設けられている。
この溝６３１には、カバーガラス８１と同一のガラスで形成されたガラス６３４と接着層８０と同一の材料で形成された接着層６３５が、積層された状態で形成されている。
接着層８０は、キャビティ構造のチップ６３０であるため、接着層８０はなく、代わりに空間層６４１が存在するが、後述するように、製造工程のなかで、接着層８０が成膜され、その一部分が残り、他の部分が空間層６４１として形成される。
溝６３１−１のチップ６３０−２側の空間層６４１、マイクロレンズ層７９、平坦化膜７８、カラーフィルタ層７７、平坦化膜７５、シリコン基板７３、配線層７２、および支持基板７１の側面には、接着層６３５−１が形成されている。
溝６３１−１のチップ６３０−１側の空間層６４１、マイクロレンズ層７９、平坦化膜７８、カラーフィルタ層７７、平坦化膜７５、シリコン基板７３、配線層７２、および支持基板７１の側面には、接着層６３５−２が形成されている。このように、接着層８０が横方向に設けられている場合、接着層６３５は、縦方向に設けられる。
接着層６３５−１と接着層６３５−２の間には、ガラス６３４−１が形成されている。このガラス６３４−１は、カバーガラス８１と連続的に形成されている。カバーガラス８１が横方向に設けられている場合、ガラス６３４は、縦方向に設けられる。
同様に、溝６３１−２のチップ６３０−１側の空間層６４１、マイクロレンズ層７９、平坦化膜７８、カラーフィルタ層７７、平坦化膜７５、シリコン基板７３、配線層７２、および支持基板７１の側面には、接着層６３５−３が形成されている。
溝６３１−２のチップ６３０−３側の空間層６４１、マイクロレンズ層７９、平坦化膜７８、カラーフィルタ層７７、平坦化膜７５、シリコン基板７３、配線層７２、および支持基板７１の側面には、接着層６３５−４が形成されている。このように、接着層８０が横方向に設けられている場合、接着層６３５は、縦方向に設けられる。
接着層６３５−３と接着層６３５−４の間には、ガラス６３４−２が形成されている。このガラス６３４−２は、カバーガラス８１と連続的に形成されている。カバーガラス８１が横方向に設けられている場合、ガラス６３４は、縦方向に設けられる。
このような溝６３１がチップ６３０間に設けられているウェハをスクライブ部９１でダイシングした場合、図６０に示すようなチップ６３０−１が切り出される。図６０に示したチップ６３０−１の空間層６４１、マイクロレンズ層７９、平坦化膜７８、カラーフィルタ層７７、平坦化膜７５、シリコン基板７３、配線層７２、および支持基板７１の断面は、ガラス６３４と接着層６３５が積層された膜で覆われた状態とされ、表面に露出した状態とはなっていない。
このように、個片化されたチップ６３０−１は、溝６３１−１’（図５９に示したダイシング前の溝６３１−１と区別を付けるためにダイシング後の溝には、ダッシュを付して記載する）の部分に設けられたガラス６３４−１’と接着層６３５−２で、チップ６３０−１の積層されている層の一部が覆われた構造とされている。
また個片化されたチップ６３０−１は、溝６３１−２’の部分に設けられたガラス６３４−２’と接着層６３５−３で、チップ６３０−１の積層されている層の一部が覆われた構造とされている。
このように、チップ６３０−１の両端は、ガラス６３４と接着層６３５で覆われた構成とされている。よって、チップ６３０−１の側面から水がチップ６３０−１内に侵入してくるようなことを防ぐことが可能となる。
また、チップ６３０−１の下部には、ソルダーレジスト６３２−１が設けられているため、下部からチップ６３０−１内に水が浸入してしまうようなことを防ぐことが可能となる。このソルダーレジスト６３２−１の代わりに、酸化膜を用いても良いし、ソルダーレジスト６３２−１にさらに酸化膜を積層するようにしても良い。
このように、個片化されたチップ６３０−１に、溝６３１−１’と溝６３１−２’が残るように構成するために、個片化される前のチップ６３０間の溝６３１−１や溝６３１−２の幅（ガラス６３４の幅）は、ダイシング処理を行うときに用いられるブレードの幅よりも広い幅で形成されるのが好ましい。
このように、溝６３１が形成され、その溝６３１にガラス６３４と接着層６３５が形成されることで、防湿性能をより向上させることが可能となる。
＜第６−２の実施の形態におけるチップの製造について＞
このような溝を有するチップ（ウェハ）の製造について説明する。図６１は、個片化される前までのチップの製造工程を説明するための図である。図６１を参照して説明する製造工程は、主に本技術の特徴的な構成である溝の製造についての説明とし、他の部分の製造、例えば層の成膜などについては、従来の製造方法を適用できるため、適宜その説明を省略する。
また、第６−１の実施の形態におけるチップ６１０を製造する際の工程と同一の工程を含むため、同一の工程について、適宜説明を省略する。
工程Ｓ６６１において、半導体ウェハに対して、溝６３１−１と溝６３１−２が形成される。工程Ｓ６６２において、接着層８０が形成される。接着層８０が成膜されるとき、溝６３１にも接着層８０を構成する物質と同一の物質が充填される。
工程Ｓ６６１、工程Ｓ６６２の各工程は、図５５に示したチップ６１０の製造に関わる工程Ｓ６１１、工程Ｓ６１２の各工程と同じように行なわれる。
工程Ｓ６６３において、成膜された接着層８０の一部が除去され、空間層６４１となる部分が形成される。このように、接着層８０は、成膜された後、一部分が除去されるため、接着層８０の物質としては、感光性の接着剤が用いられることが好ましい。そして、パターニングが行なわれ、エッチングされることで、空間層６４１となる部分に成膜された接着層８０が除去される。
工程Ｓ６６４において、カバーガラス８１に対して掘り込みが入れられる。工程Ｓ６６５において、半導体ウェハとカバーガラス８１との貼り合わせが行なわれる。この貼り合わせは、カバーガラス８１の凸部と、半導体ウェハの凹部が重ね合わされるように行なわれる。
このようにして、カバーガラス８１と半導体ウェハが張り合わされることで、空間層６４１が形成される。空間層６４１を形成するために、半導体ウェハに設けられている溝６３１の深さとカバーガラス８１の凸部の深さには、以下の関係が満たされることが必要である。
すなわち、カバーガラス８１の突部の部分の高さｈは、半導体ウェハに設けられた溝６１１の高さｈ’（工程Ｓ６６１参照）よりもより深い高さとされる。換言すれば、カバーガラス８１の凸部の部分の高さｈと溝６１１の高さｈ’は、高さｈ＞高さｈ’が満たされる。
このように、溝６１１の高さとカバーガラス８１の凸部の高さ（ガラス６３４に該当する部分の高さ）に差を設けることで、空間層６４１を形成することができる。
なお、カバーガラス８１の凸部の部分の幅ｗは、第６−１の実施の形態などと同じく、半導体ウェハに設けられた溝６１１の幅ｗ’（工程Ｓ６１１参照）よりも少し小さい幅とされる。
なおここでは、半導体ウェハに接着層８０が成膜され、カバーガラス８１と貼り合わせが行なわれるとして説明を続けるが、カバーガラス８１に接着層８０が成膜され、不必要な部分の接着層８０が除去され、半導体ウェハと貼り合わせが行なわれるようにしても良い。
工程Ｓ６６１乃至工程Ｓ６６５の各工程（工程Ｓ６６３を除く）は、図５５に示したチップ６１０の製造に関わる工程Ｓ６１１乃至工程Ｓ６１４の各工程と同じように行なわれる。よって、第６−３の実施の形態においても、第６−１の実施の形態と同じく、カバーガラス８１のセンサ上部の厚みを薄くすることができることで、ガラスエッジ端からのフレアを防止することができる。
また、工程Ｓ６６５において、貼り合わせが行なわれるとき、ウエハレベルで貼り合わせるため、大きなあおり等は生じず、後段の工程であるＣＳＰ工程に影響が出ない。
工程Ｓ６６６において、支持基板７１が薄肉化される。支持基板７１の薄肉化は、ガラス６３４の底部（カバーガラス８１の凸部の先端）に達するまで行なわれ、支持基板７１の底面とカバーガラス８１の凸部の底面が同一面になるように行なわれる。
工程Ｓ６６７において、ＣＳＰプロセスが行なわれる。工程Ｓ６６８において、カバーガラス８１の凸部（ガラス６３４の部分）をスクライブ部９１とし、ダイシングが実行されることで、チップが個片化される。工程Ｓ６６７、工程Ｓ６６８の各工程は、図５５に示したチップ６１０の製造に関わる工程Ｓ６１６、工程Ｓ６１７の各工程と同じように行なわれる。
このように、溝６３１が形成され、その溝６３１にガラス６３４と接着層６３５が形成されることで、防湿性能をより向上させることが可能となる。
また、溝６３１が形成され、その溝６３１にガラス６３４と接着層６３５を積層し、その部分をダイシングすることで、ダイシング時に各膜界面にかかる力を緩和することが可能となり、膜剥がれやクラックが発生する可能性を低減させることが可能となる。
膜剥がれやクラックが発生する可能性を低減させることが可能となることで、チップの防湿性能をより向上させることが可能となる。
ここでは図示しないが、第６−３の実施の形態に第６−２の実施の形態を適用することも可能である。すなわち、キャビティ構造のチップ６３０のガラス６３４と接着層６３５の先端部分が、支持基板７１で覆われる構成とすることも可能である。
このようにチップ６３０を構成するようにした場合、工程Ｓ６６６において支持基板７１の薄肉化が行なわれる際、工程Ｓ６４５（図５８）の工程と同じく、ガラス６３４の底部（カバーガラス８１の凸部の先端）に達する手前まで行なわれ、支持基板７１の底面がカバーガラス８１の凸部、換言すれば接着層６３５の底面が、支持基板７１で覆われた状態が維持されている状態になるように行なわれるようにすれば良い。
このように、カバーガラス８１でチップ全体を覆うことにより、チップのエッジの部分に界面が無い構造とすることができる。このことにより、チップのエッジ界面からの湿気の侵入を防ぐことが可能となる。
また、エッジからの界面までの距離が長くなるため、湿気が侵入しにくい構造とすることができる。
またカバーガラス８１が、チップを覆うような形でボックス（Box）構造となるため、チップの端部のガラス厚を稼ぐことができ、センサ上面のガラスを薄くすることができるため、ガラスエッジからのフレアを防止することが可能となる。
また個片化時にガラスのみを切る構造となるため、コストも低減させることが可能となる。
＜第７の実施の形態＞
第７の実施の形態は、チップ内の所定の層を疎水膜で囲むことで、チップ内への水分の侵入を防ぐ実施の形態である。
＜第７−１の実施の形態について＞
図６２に、第７の実施の形態におけるチップの構成を示す。図６２に示したチップ７００は、裏面照射型のCMOSイメージセンサを構成している。図２に示したチップ７０と同一の構成を有する部分に関しては、同一の符号を付して説明する。
具体的には、支持基板７１の上に、ＳｉＯ２からなる配線層７２が形成され、配線層７２の上にシリコン基板７３が形成されている。シリコン基板７３の表面には、各画素の光電変換部としての複数のフォトダイオード７４が、所定の間隔で形成されている。
シリコン基板７３及びフォトダイオード７４の上には、ＳｉＯ２からなる保護膜７０１が形成されている。保護膜７０１の上には、隣接する画素への光の漏れ込みを防止するための遮光膜７６が、隣接するフォトダイオード７４の間に形成されている。保護膜７０１及び遮光膜７６の上には、カラーフィルタを形成する領域を平坦化するための平坦化膜７５が形成されている。
平坦化膜７５の上には、カラーフィルタ層７７が形成されている。カラーフィルタ層７７には、複数のカラーフィルタが画素毎に設けられており、各カラーフィルタの色は、例えば、ベイヤ配列に従って並べられている。
カラーフィルタ層７７の上には、マイクロレンズ層７９が形成されている。マイクロレンズ層７９には、各画素のフォトダイオード７４に光を集めるためのマイクロレンズ層が画素毎に形成されている。
ここで、図６２に加えて、さらに図６３を参照して、チップ７００の構成について説明を加える。図６３は、チップ７００の構成を模式的に示す平面図である。なお、図６３では、図を分かりやすくするために、パッド開口部７０３の符号の図示を一部省略している。
チップ７００は、画素領域Ａ１、パッド領域Ａ２、スクライブ領域Ａ３、及び、その他の領域に大きく分かれる。
画素領域Ａ１は、シリコン基板７３の表面に設けられたフォトダイオード７４を有する画素が配置されている領域である。
パッド領域Ａ２は、画素領域Ａ１の外側に、チップ７００の対向する２辺に沿って平行に並ぶように設けられている。各パッド領域Ａ２には、チップ７００の上端から配線層７２の内部まで達する垂直方向の孔であって、電極パッド７０２への配線用の孔であるパッド開口部７０３が、一直線に並ぶように形成されている。そして、パッド開口部７０３の底に、配線用の電極パッド７０２が設けられている。
スクライブ領域Ａ３は、ウェハからチップ７００を切り分けるための領域であって、チップ７００の端部（以下、チップ端と称する）を含む領域である。
パッド領域Ａ２とスクライブ領域Ａ３の部分には、外部からの水分や不純物の侵入を防ぐための疎水膜が形成されている。疎水膜は、例えば、CxFy系、CxHyFz系ガス(CF4,C4F8,C5F8,C4F6,CHF3,CH2F2,CH3F,C5HF7等)を用いたエッチングによるF系デポにて形成することができ、側壁部にセルフアラインで形成することができる。
パッド領域Ａ２には、パッド開口部７０３の内壁を覆うように疎水膜が形成されている。図６２に示したチップ７００においては、パッド開口部７０３の画素領域Ａ１側には、疎水膜７０４−１が形成され、パッド開口部７０３のスクライブ領域Ａ３側には、疎水膜７０４−２が形成されている。
なお、図６２は、チップ７００の断面図であるため、パッド開口部７０３の内壁にそれぞれ疎水膜７０４が形成されているように図示してあるが、図６３に示すように、パッド開口部７０３は、円形または四角形などの閉じられた形状であるため、疎水膜７０４−１と疎水膜７０４−２は、１つの連続した疎水膜として形成されている。
説明の都合上、図６３以降の図面においても図６２に示したようにパッド開口部７０３に設けられる疎水膜７０４を図示し、それぞれのパッド開口部７０３の内壁にそれぞれ設けられているとして説明を続ける。
パッド開口部７０３に形成されている疎水膜７０４は、パッド開口部７０３の内壁を覆うように形成され、マイクロレンズ層７９の上端から配線層７２を形成するシリコン基板の一部分まで覆っている。疎水膜７０４の先端は、電極パッド７０２の上面に接している。
チップ端には、疎水膜７０５が形成されている。以下、チップ７００の側面（チップ７００の外周の側壁、すなわち外壁）に、シリコン基板７３の表面に対して垂直に形成されている部分を、適宜、側壁部と記述する。側壁部に設けられた疎水膜７０５は、チップ２００の側面のうち、マイクロレンズ層７９の上端から配線層７２を形成するシリコン基板の一部分まで覆っている。また、疎水膜７０５の先端は、配線層７２を形成するシリコン基板に接している。
このように、チップ７００の各パッド開口部７０３のような基板に対して垂直方向に設けられた溝の内壁は、疎水膜７０４により隙間なく覆われている。また、チップ７００の基板に対して垂直方向に設けられている側壁部は、疎水膜７０５により隙間なく覆われている。これにより、チップ７００内への水分や不純物の浸入が、疎水膜７０４や疎水膜７０５により防止される。よって、防湿性能を向上させたチップ７００とすることが可能となる。
パッド開口部７０３の内壁や側壁部には、積層膜界面が存在するので、チップの表面に比べて、水分などが侵入しやすい。そのような部分に、疎水膜を形成し、積層膜界面を覆うようにすることで、チップ内への水や不純物の侵入を防ぐことが可能となる。
また側壁部（スクライブ領域Ａ３）に、疎水膜を設けることで、ダイシング時に各膜界面にかかる力を緩和することが可能となり、膜剥がれやクラックが発生する可能性を低減させることが可能となる。膜剥がれやクラックが発生する可能性を低減させることが可能となることで、チップの防湿性能をより向上させることが可能となる。
＜第７−１の実施の形態におけるチップの製造について＞
このような溝を有するチップ（ウェハ）の製造について説明する。図６４は、個片化される前までのチップの製造工程を説明するための図である。図６４を参照して説明する製造工程は、主に本技術の特徴的な構成である疎水膜の製造についての説明とし、他の部分の製造、例えば層の成膜などについては、従来の製造方法を適用できるため、適宜その説明を省略する。
工程Ｓ７１１において、フォトダイオード７４などが形成されている半導体ウェハが用意される。
工程Ｓ７１２において、半導体ウェアのパッド領域Ａ２のパッド開口部７０３が形成される。例えば、パターニング後、エッチングが行なわれことで、パッド開口部７０３が形成される。
工程Ｓ７１３において、疎水膜７０４と疎水膜７０５が形成される。疎水膜７０４と疎水膜７０５は、CxFy系、CxHyFz系ガス(CF4,C4F8,C5F8,C4F6,CHF3,CH2F2,CH3F,C5HF7等)を用いたエッチングによるF系デポにて形成することができ、側壁部にセルフアラインで形成することができる。
このように、パッド開口部７０３の内壁とチップ端に、疎水膜を設けることで、防湿性能をより向上させることが可能となる。
また側壁部（スクライブ領域Ａ３）に、疎水膜を設けた後、ダイシングが行なわれるようにすることで、ダイシング時に各膜界面にかかる力を緩和することが可能となり、膜剥がれやクラックが発生する可能性を低減させることが可能となる。膜剥がれやクラックが発生する可能性を低減させることが可能となることで、チップの防湿性能をより向上させることが可能となる。
＜第７−２の実施の形態について＞
図６５に、第７の実施の形態におけるチップの他の構成を示す。図６５に示したチップ７１０は、裏面照射型のCMOSイメージセンサを構成している。図６５に示したチップ７１０において、図６２に示したチップ７００と同一の構成を有する部分に関しては、同一の符号を付して説明する。
図６５に示した第７−２の実施の形態おけるチップ７１０の構成のうち、画素領域Ａ１内の構成は、図６２に示した第７−１の実施の形態におけるチップ７００の構成と同様である。
チップ７１０のパッド領域Ａ２には、パッド開口部７０３の両側に溝（スリット）が設けられ、その溝に疎水膜が形成されている。パッド開口部７０３の画素領域Ａ１側には、溝７１１−１が形成され、その内壁には、疎水膜７１２−１と疎水膜７１２−２が形成されている。同様に、パッド開口部７０３のスクライブ領域Ａ３側には、溝７１１−２が形成され、その内壁には、疎水膜７１２−３と疎水膜７１２−４が形成されている。
溝７１１は、フォトダイオード７４が設けられているシリコン基板７３の一部分まで掘り込まれている。この溝７１１の内側に疎水膜７１２が設けられている。すなわち疎水膜７１２は、マイクロレンズ層７９の上端からシリコン基板７３の一部分まで覆う形状で形成され、疎水膜７０４の先端は、シリコン基板７３に接している状態で形成されている。
スクライブ領域Ａ３には、溝（スリット）が設けられ、その溝に疎水膜が形成されている。スクライブ領域Ａ３には、溝７１３形成され、その内壁には、疎水膜７１４−１と疎水膜７１４−２が形成されている。
溝７１３は、溝７１１と同じく、フォトダイオード７４が設けられているシリコン基板７３の一部分まで掘り込まれている。この溝７１３の内側に疎水膜７１４が設けられている。すなわち疎水膜７１４は、マイクロレンズ層７９の上端からシリコン基板７３の一部分まで覆う形状で形成され、疎水膜７０４の先端は、シリコン基板７３に接している状態で形成されている。
このように、溝が設けられ、疎水膜が形成されることで、フォトダイオード７４が配置されている画素領域Ａ１及びカラーフィルタ層７７を含む領域が、防水性を有するシリコン基板７３及び疎水膜７１２，７１４により隙間なく囲まれる。
その結果、フォトダイオード７４やカラーフィルタ層７７への水分や不純物の浸入が防止され、暗電流の増加やカラーフィルタの分光特性の変化が防止される。
なお、図６２のチップ７００の疎水膜７０４や疎水膜７０５のように、パッド開口部の内壁やチップの側面に沿って外部に露出するように形成されている疎水膜を、側壁型と称する。一方、図６５のチップ７１０の疎水膜７１２や疎水膜７１４のように、溝が形成され、その溝の内側に埋め込まれるようにして設けられている疎水膜を、埋込型と称する。
なお、埋込型の疎水膜の方が、側壁型の疎水膜より上下方向の段差を小さくすることができる。
このように、第７−２の実施の形態におけるチップ７１０によれば、チップ７１０内への水分や不純物の浸入が、疎水膜７１２や疎水膜７１４により防止される。よって、防湿性能を向上させたチップ７１０とすることが可能となる。
パッド開口部７０３やチップ端には、積層膜界面が存在するので、チップの表面に比べて、水分などが侵入しやすい。そのような部分に、溝を形成し、疎水膜を形成し、その疎水膜で積層膜界面を覆うようにすることで、チップ内への水や不純物の侵入を防ぐことが可能となる。
また側壁部（スクライブ領域Ａ３）に、疎水膜を設けることで、ダイシング時に各膜界面にかかる力を緩和することを期待でき、膜剥がれやクラックが発生する可能性を低減させることが可能となる。
また仮に、膜剥がれやクラックが発生しても、溝が設けられていることで、その溝で膜剥がれやクラックを止めることができ、パッド領域Ａ２まで影響が及ぶようなことを防ぐことができる。
膜剥がれやクラックが発生する可能性を低減させることや、膜剥がれやクラックが発生したとしてもその影響を低減することが可能となることで、チップの防湿性能をより向上させることが可能となる。
＜第７−３の実施の形態について＞
図６６に、第７の実施の形態におけるチップの他の構成を示す。図６６に示したチップ７１０は、裏面照射型のCMOSイメージセンサを構成している。図６６に示したチップ７２０において、図６２に示したチップ７００と同一の構成を有する部分に関しては、同一の符号を付して説明する。
図６６に示したチップ７２０においては、マイクロレンズ層７９の表面に、水分や不純物の浸入を防止するための保護膜７２１が形成されている。保護膜７２１は、例えば、透明で防水性を有するＳｉＮ（窒化ケイ素、シリコンナイトライド）により形成される。
ここで、再度図６３も参照して、保護膜７２１の構成について詳細に説明する。保護膜７２１は、天井部、孔壁部、および側壁部に大きく分類できる。
天井部は、パッド開口部７０３が形成されている部分を除いて、側壁部により囲まれる領域全体を覆うように形成されている。また、天井部とシリコン基板７３の間に、カラーフィルタ層７７が配置されている。このような天井部に、保護膜７２１は設けられている。
孔壁部は、各パッド開口部７０３の内壁を覆うように形成されている。孔壁部の外壁はシリコン基板７３に接し、孔壁部の下端は電極パッド７０２の上面に接している。このような孔壁部に、保護膜７２２−１と保護膜７２２−２（図６６）が設けられている。
なお、図６６は、チップ７２０の断面図であるため、パッド開口部７０３の内壁にそれぞれ保護膜７２２が形成されているように図示してあるが、図６３に示すように、パッド開口部７０３は、円形または四角形などの閉じられた形状であるため、保護膜７２２−１と保護膜７２２−２は、１つの連続した保護膜として形成されている。
説明の都合上、図６６以降の図面においても図６６に示したようにパッド開口部７０３に設けられる保護膜７２２を図示し、それぞれのパッド開口部７０３の内壁にそれぞれ設けられているとして説明を続ける。
側壁部は、チップ７２０の側面（チップ７２０の外周の側壁、すなわち外壁）に、シリコン基板７３の表面に対して垂直に形成されている。側壁部は、チップ７２０の側面のうち、マイクロレンズ層７９の上端から配線層７２の一部までの範囲を覆っており、側壁部の内壁はシリコン基板７３の側面に接している。このような側壁部に、保護膜７２３が設けられている。
従って、パッド開口部７０３が形成されている部分を除いて、画素領域Ａ１を含むシリコン基板７３の表面全体及びカラーフィルタ層７７全体が、天井部の保護膜７２１と側壁部の保護膜７２３により隙間なく囲まれる。また、各パッド開口部７０３の内壁（孔壁部）は、保護膜７２２により隙間なく覆われる。
これにより、チップ７２０の表面（上方）からの水分や不純物の浸入が、天井部の保護膜７２１により防止される。また、チップ７２０の側面からの水分や不純物の浸入が、孔壁部の保護膜７２２と側壁部の保護膜７２３により防止される。さらに、チップ７２０の下方からの水分や不純物の浸入が、シリコン基板７３の下面により防止される。
その結果、例えば、チップ７２０を水蒸気圧が高く水分の拡散が早い環境下においても、フォトダイオード７４の表面やカラーフィルタ層７７への水分や不純物の浸入による暗電流の増加や分光特性の変化を防止することができる。
さらに、図６６に示したチップ７２０は、孔壁部と側壁部に、疎水膜が設けられている。
図６６に示したチップ７２０においては、パッド開口部７０３の画素領域Ａ１側には、疎水膜７２４−１が形成され、パッド開口部７０３のスクライブ領域Ａ３側には、疎水膜７２４−２が形成されている。
パッド開口部７０３に形成されている疎水膜７２４は、パッド開口部７０３の内壁を覆うように形成され、マイクロレンズ層７９の上端から配線層７２を形成するシリコン基板の一部分まで覆っている。疎水膜７２４の先端は、電極パッド７０２の上面に接している。
チップ端には、疎水膜７２５が形成されている。側壁部に設けられた疎水膜７２４は、チップ２００の側面のうち、マイクロレンズ層７９の上端から配線層７２を形成するシリコン基板の一部分まで覆っている。また、疎水膜７２５の先端は、配線層７２を形成するシリコン基板に接している。
このように、チップ７２０の各パッド開口部７０３の内壁は、疎水膜７２４により隙間なく覆われる。また、チップ７２０の側壁部は、疎水膜７２５により隙間なく覆われている。
孔壁部や側壁部には、積層膜界面が存在するので、チップの表面に比べて、水分などが侵入しやすい。そのような部分に、疎水膜を形成し、積層膜界面を覆うようにすることで、チップ内への水や不純物の侵入を防ぐことが可能となる。
また側壁部（スクライブ領域Ａ３）に、疎水膜を設けることで、ダイシング時に各膜界面にかかる力を緩和することが可能となり、膜剥がれやクラックが発生する可能性を低減させることが可能となる。膜剥がれやクラックが発生する可能性を低減させることが可能となることで、チップの防湿性能をより向上させることが可能となる。
このように、図６６に示したチップ７２０においては、保護膜と疎水膜の２層が積層された膜で、水分や不純物の浸入を防ぐ構造とされている。よって、防湿性能をより向上させたチップ７２０とすることが可能となる。
＜第７−３の実施の形態におけるチップの製造について＞
このような溝を有するチップ（ウェハ）の製造について説明する。図６４は、個片化される前までのチップの製造工程を説明するための図である。図６７を参照して説明する製造工程は、主に本技術の特徴的な構成である疎水膜の製造についての説明とし、他の部分の製造、例えば層の成膜などについては、従来の製造方法を適用できるため、適宜その説明を省略する。
工程Ｓ７２１において、フォトダイオード７４などが形成されている半導体ウェハが用意される。
工程Ｓ７２２において、半導体ウェアのパッド領域Ａ２のパッド開口部７０３が形成される。例えば、パターニング後、エッチングが行なわれことで、パッド開口部７０３は形成される。
工程Ｓ７２３において、保護膜７２１、保護膜７２２、および保護膜７２３が形成される。保護膜が成膜された後、必要に応じて、保護膜の薄膜化が行なわれる。
工程Ｓ７２４において、疎水膜７０４と疎水膜７０５が形成される。疎水膜７０４と疎水膜７０５は、CxFy系、CxHyFz系ガス(CF4,C4F8,C5F8,C4F6,CHF3,CH2F2,CH3F,C5HF7等)を用いたエッチングによるF系デポにて形成することができ、側壁部にセルフアラインで形成することができる。
このように、パッド開口部７０３の内壁（孔壁部）とチップ端（側壁部）に、保護膜と疎水膜を設けることで、防湿性能をより向上させることが可能となる。
側壁部（スクライブ領域Ａ３）に、保護膜や疎水膜を形成した後に、ダイシングを行うことで、ダイシング時に各膜界面にかかる力を緩和することが可能となり、膜剥がれやクラックが発生する可能性を低減させることが可能となる。膜剥がれやクラックが発生する可能性を低減させることが可能となることで、チップの防湿性能をより向上させることが可能となる。
＜第７−４の実施の形態について＞
図６８に、第７の実施の形態におけるチップの他の構成を示す。図６８に示したチップ７３０は、裏面照射型のCMOSイメージセンサを構成している。図６８に示したチップ７３０において、図６６に示したチップ７２０と同一の構成を有する部分に関しては、同一の符号を付して説明する。
図６８に示した第７−４の実施の形態おけるチップ７３０の構成のうち、画素領域Ａ１内の構成は、図６６に示した第７−３の実施の形態におけるチップ７２０の構成と同様であり、マイクロレンズ層７９上に、保護膜７２１が形成されている。
チップ７３０のパッド領域Ａ２には、パッド開口部７０３の両側に溝（スリット）が設けられ、その溝に保護膜と疎水膜が形成されている。パッド開口部７０３の画素領域Ａ１側には、溝７３１−１が形成され、その内壁には、保護膜７３２−１の上に疎水膜７３３−１が積層されて形成され、保護膜７３２−２の上に疎水膜７３３−２が積層されて形成されている。
同様に、パッド開口部７０３のスクライブ領域Ａ３側には、溝７３１−２が形成され、その内壁には、保護膜７３２−３の上に疎水膜７３３−３が積層されて形成され、保護膜７３２−４の上に疎水膜７３３−４が積層されて形成されている。
溝７３１は、フォトダイオード７４が設けられているシリコン基板７３の一部分まで掘り込まれている。この溝７３１の内側に保護膜７３２と疎水膜７３３が設けられている。すなわち保護膜７３２と疎水膜７３３は、マイクロレンズ層７９の上端からシリコン基板７３の一部分まで覆う形状で形成され、保護膜７３２と疎水膜７０４の先端は、シリコン基板７３に接している状態で形成されている。
スクライブ領域Ａ３には、溝（スリット）が設けられ、その溝に疎水膜が形成されている。スクライブ領域Ａ３には、溝７３４が形成され、その内壁には、保護膜７３５−１の上に疎水膜７３６−１が積層されて形成され、保護膜７３５−２の上に疎水膜７３６−２が積層されて形成されている。
溝７３４は、溝７３１と同じく、フォトダイオード７４が設けられているシリコン基板７３の一部分まで掘り込まれている。この溝７３４の内側に保護膜７３５と疎水膜７３６が設けられている。すなわち保護膜７３５と疎水膜７３６は、マイクロレンズ層７９の上端からシリコン基板７３の一部分まで覆う形状で形成され、保護膜７３５と疎水膜７３６の先端は、シリコン基板７３に接している状態で形成されている。
このように、溝が設けられ、保護膜と疎水膜が形成されることで、フォトダイオード７４が配置されている画素領域Ａ１及びカラーフィルタ層７７を含む領域が、防水性を有するシリコン基板７３、保護膜、および疎水膜により隙間なく囲まれる。その結果、フォトダイオード７４やカラーフィルタ層７７への水分や不純物の浸入が防止され、暗電流の増加やカラーフィルタの分光特性の変化が防止される。
このように、第７−４の実施の形態におけるチップ７３０によれば、チップ７３０内への水分や不純物の浸入が、保護膜と疎水膜により防止される。よって、防湿性能を向上させたチップ７３０とすることが可能となる。
パッド開口部７０３やチップ端には、積層膜界面が存在するので、チップの表面に比べて、水分などが侵入しやすい。そのような部分に、溝を形成し、疎水膜を形成し、その疎水膜で積層膜界面を覆うようにすることで、チップ内への水や不純物の侵入を防ぐことが可能となる。
また側壁部（スクライブ領域Ａ３）に、疎水膜を設けることで、ダイシング時に各膜界面にかかる力を緩和することを期待でき、膜剥がれやクラックが発生する可能性を低減させることが可能となる。
また仮に、膜剥がれやクラックが発生しても、溝が設けられていることで、その溝で膜剥がれやクラックを止めることができ、パッド領域Ａ２まで影響が及ぶようなことを防ぐことができる。
膜剥がれやクラックが発生する可能性を低減させることや、膜剥がれやクラックが発生したとしてもその影響を低減することが可能となることで、チップの防湿性能をより向上させることが可能となる。
＜第７−５の実施の形態について＞
図６９に、第７の実施の形態におけるチップの他の構成を示す。図６９に示したチップ７４０は、裏面照射型のCMOSイメージセンサを構成している。図６９に示したチップ７４０において、図６６に示したチップ７２０と同一の構成を有する部分に関しては、同一の符号を付して説明する。
図６９に示したチップ７４０においては、マイクロレンズ層７９の表面に、水分や不純物の浸入を防止するための保護膜７２１が形成されている。この点は、図６６に示したチップ７２０と同様であるが、図６９に示したチップ７４０においては、パッド領域Ａ２とスクライブ領域Ａ３の領域には、マイクロレンズ層７９が設けられておらず、マイクロレンズ層７９の代わりに保護膜７２１が膜厚で設けられている点がチップ７２０と異なる。
パッド領域Ａ２とスクライブ領域Ａ３の領域には、フォトダイオード７４が形成されておらず、マイクロレンズを設ける必要がない。パッド領域Ａ２とスクライブ領域Ａ３の領域にマイクロレンズ層７９を設けないことで、マイクロレンズ層７９に水などが侵入してしまう可能性を低減させることが可能となる。
図６９に示したチップ７４０は、図６６に示したチップ７２０と同じく、さらに孔壁部と側壁部に、疎水膜が設けられている。
図６９に示したチップ７４０において、パッド開口部７０３の画素領域Ａ１側には、保護膜７４１−１に積層されて疎水膜７４２−１が形成され、パッド開口部７０３のスクライブ領域Ａ３側には保護膜７４１−２に積層されて疎水膜７４２−２が形成されている。
パッド開口部７０３に形成されている保護膜７４１は、パッド開口部７０３の内壁を覆うように形成され、平坦化膜７５の上端から配線層７２を形成するシリコン基板の一部分まで覆っている。また保護膜７４１の先端は、電極パッド７０２の上面に接している。
同様に、パッド開口部７０３に形成されている疎水膜７４２は、パッド開口部７０３の内壁を覆うように形成され、保護膜７２１の上端から配線層７２を形成するシリコン基板の一部分まで覆っている。また疎水膜７４２の先端は、電極パッド７０２の上面に接している。
チップ端には、保護膜７４３に積層されて疎水膜７４２が形成されている。側壁部に設けられた保護膜７４３は、平坦化膜７５の上端から配線層７２を形成するシリコン基板の一部分まで覆っている。また、保護膜７４３の先端は、配線層７２を形成するシリコン基板に接している。
同様に、側壁部に形成されている疎水膜７４４は、保護膜７２１の上端から配線層７２を形成するシリコン基板の一部分まで覆っている。また、疎水膜７４４の先端は、配線層７２を形成するシリコン基板に接している。
このように、チップ７４０の各パッド開口部７０３の内壁は、保護膜７４１と疎水膜７４２により隙間なく覆われる。また、チップ７４０の側壁部は、保護膜７４３と疎水膜７４２により隙間なく覆われている。
孔壁部や側壁部には、積層膜界面が存在するので、チップの表面に比べて、水分などが侵入しやすい。そのような部分に、保護膜や疎水膜を形成し、積層膜界面を覆うようにすることで、チップ内への水や不純物の侵入を防ぐことが可能となる。またそのような部分の保護膜を厚く形成することで、より防湿効果を高めることが可能となる。
また側壁部（スクライブ領域Ａ３）に、保護膜と疎水膜をダイシングを行う前に形成することで、ダイシング時に各膜界面にかかる力を緩和することが可能となり、膜剥がれやクラックが発生する可能性を低減させることが可能となる。膜剥がれやクラックが発生する可能性を低減させることが可能となることで、チップの防湿性能をより向上させることが可能となる。
このように、図６９に示したチップ７４０においては、保護膜と疎水膜の２層が積層された膜で、水分や不純物の浸入を防ぐ構造とされている。よって、防湿性能をより向上させたチップ７４０とすることが可能となる。
＜第７−６の実施の形態について＞
図７０に、第７の実施の形態におけるチップの他の構成を示す。図７０に示したチップ７５０は、裏面照射型のCMOSイメージセンサを構成している。図７０に示したチップ７５０において、図６８に示したチップ７３０と同一の構成を有する部分に関しては、同一の符号を付して説明する。
図７０に示したチップ７５０においては、マイクロレンズ層７９の表面に、水分や不純物の浸入を防止するための保護膜７２１が形成されている。この点は、図６８に示したチップ７３０と同様であるが、図７０に示したチップ７５０においては、パッド領域Ａ２とスクライブ領域Ａ３の領域には、マイクロレンズ層７９が設けられておらず、マイクロレンズ層７９の代わりに保護膜７２１が膜厚で設けられている点がチップ７３０と異なる。
パッド領域Ａ２とスクライブ領域Ａ３の領域には、フォトダイオード７４が形成されておらず、マイクロレンズを設ける必要がない。パッド領域Ａ２とスクライブ領域Ａ３の領域にマイクロレンズ層７９を設けないことで、マイクロレンズ層７９に水などが侵入してしまう可能性を低減させることが可能となる。
図７０に示したチップ７５０は、図６８に示したチップ７３０と同じく、さらに孔壁部と側壁部に、疎水膜が設けられている。
チップ７５０のパッド領域Ａ２には、パッド開口部７０３の両側に溝（スリット）が設けられ、その溝に保護膜と疎水膜が形成されている。パッド開口部７０３の画素領域Ａ１側には、溝７５１−１が形成され、その内壁には、保護膜７５２−１の上に疎水膜７５３−１が積層されて形成され、保護膜７５２−２の上に疎水膜７５３−２が積層されて形成されている。
同様に、パッド開口部７０３のスクライブ領域Ａ３側には、溝７５１−２が形成され、その内壁には、保護膜７５２−３の上に疎水膜７５３−３が積層されて形成され、保護膜７５２−４の上に疎水膜７５３−４が積層されて形成されている。
溝７５１は、フォトダイオード７４が設けられているシリコン基板７３の一部分まで掘り込まれている。この溝７５１の内側に保護膜７５２と疎水膜７５３が設けられている。すなわち保護膜７５２は、平坦化膜７５の上端からシリコン基板７３の一部分まで覆う形状で形成され、保護膜７５２の先端は、シリコン基板７３に接している状態で形成されている。
疎水膜７５３は、保護膜７２１の上端からシリコン基板７３の一部分まで覆う形状で形成され、疎水膜７５３の先端は、シリコン基板７３に接している状態で形成されている。
スクライブ領域Ａ３には、溝（スリット）が設けられ、その溝に疎水膜が形成されている。スクライブ領域Ａ３には、溝７５４が形成され、その内壁には、保護膜７５５−１の上に疎水膜７５６−１が積層されて形成され、保護膜７５５−２の上に疎水膜７５６−２が積層されて形成されている。
溝７５４は、溝７５１と同じく、フォトダイオード７４が設けられているシリコン基板７３の一部分まで掘り込まれている。この溝７５４の内側に保護膜７５５と疎水膜７５６が設けられている。すなわち保護膜７５５は、平坦化膜７５の上端からシリコン基板７３の一部分まで覆う形状で形成され、保護膜７５５の先端は、シリコン基板７３に接している状態で形成されている。
疎水膜７５６は、保護膜７２１の上端からシリコン基板７３の一部分まで覆う形状で形成され、疎水膜７５６の先端は、シリコン基板７３に接している状態で形成されている。
このように、溝が設けられ、保護膜と疎水膜が形成されることで、フォトダイオード７４が配置されている画素領域Ａ１及びカラーフィルタ層７７を含む領域が、防水性を有するシリコン基板７３、保護膜、および疎水膜により隙間なく囲まれる。その結果、フォトダイオード７４やカラーフィルタ層７７への水分や不純物の浸入が防止され、暗電流の増加やカラーフィルタの分光特性の変化が防止される。
このように、第７−４の実施の形態におけるチップ７５０によれば、チップ７５０内への水分や不純物の浸入が、保護膜と疎水膜により防止される。よって、防湿性能を向上させたチップ７５０とすることが可能となる。
パッド開口部７０３やチップ端には、積層膜界面が存在するので、チップの表面に比べて、水分などが侵入しやすい。そのような部分に、溝を形成し、疎水膜を形成し、その疎水膜で積層膜界面を覆うようにすることで、チップ内への水や不純物の侵入を防ぐことが可能となる。
また側壁部（スクライブ領域Ａ３）に、疎水膜を設けることで、ダイシング時に各膜界面にかかる力を緩和することを期待でき、膜剥がれやクラックが発生する可能性を低減させることが可能となる。
また仮に、膜剥がれやクラックが発生しても、溝が設けられていることで、その溝で膜剥がれやクラックを止めることができ、パッド領域Ａ２まで影響が及ぶようなことを防ぐことができる。
膜剥がれやクラックが発生する可能性を低減させることや、膜剥がれやクラックが発生したとしてもその影響を低減することが可能となることで、チップの防湿性能をより向上させることが可能となる。
＜第７−７の実施の形態について＞
図７１に、第７の実施の形態におけるチップの他の構成を示す。図７１に示したチップ７６０は、裏面照射型のCMOSイメージセンサを構成している。図７１に示したチップ７６０において、図６６に示したチップ７２０と同一の構成を有する部分に関しては、同一の符号を付して説明する。
図７１のチップ７６０は、図６６のチップ７２０と比較して、保護膜７２１とマイクロレンズ層７９の代わりに、マイクロレンズ保護膜７６１と平坦化膜７６２が設けられている点が異なる。
平坦化膜７６２は、マイクロレンズが形成される領域を平坦化するために、カラーフィルタ層７７とマイクロレンズ保護膜７６１の間に形成されている。
マイクロレンズ保護膜７６１は、例えば、透明で防水性を有するＳｉＮにより形成され、図６６のマイクロレンズ層７９と保護膜７２１の機能を兼ね備えている。マイクロレンズ保護膜７６１は、天井部、孔壁部、および側壁部により構成される。
天井部は、画素領域Ａ１において、各画素のフォトダイオード７４に光を集めるためのマイクロレンズが画素毎に形成されている。また、天井部は、パッド開口部７０３が形成されている部分を除いて、側壁部により囲まれる領域全体を覆うように形成されている。
孔壁部に設けられたマイクロレンズ保護膜７６３−１とマイクロレンズ保護膜７６３−２は、パッド開口部７０３の内壁を覆うように形成されている。また、孔壁部に設けられたマイクロレンズ保護膜７６３−１とマイクロレンズ保護膜７６３−２の外壁は、シリコン基板７３に接し、孔壁部に設けられたマイクロレンズ保護膜７６３−１とマイクロレンズ保護膜７６３−２の下端は電極パッド７０２の上面に接している。
側壁部に設けられたマイクロレンズ保護膜７６５は、チップ７６０の側面のうち、平坦化膜７６２の上端から配線層７２の一部までの範囲を覆うように形成されている。また、側壁部に設けられたマイクロレンズ保護膜７６５は、シリコン基板７３の表面に対して垂直であり、シリコン基板７３の側面に接している。
これにより、フォトダイオード７４が配置されている画素領域Ａ１及びカラーフィルタ層７７を含む領域が、防水性を有するシリコン基板７３、マイクロレンズ保護膜７６１、マイクロレンズ保護膜７６３、およびマイクロレンズ保護膜７６５により隙間なく囲まれる。その結果、フォトダイオード７４の表面やカラーフィルタ層７７への水分や不純物の浸入が防止され、暗電流の増加やカラーフィルタの分光特性の変化が防止される。
また、マイクロレンズ保護膜７６１が、マイクロレンズと防水性を有する保護膜を兼ねるため、チップ７６０の積層数を削減し、製造工程を削減することができる。
図７１に示したチップ７６０は、孔壁部と側壁部に、さらに疎水膜が設けられている。
図７１に示したチップ７６０においては、パッド開口部７０３の画素領域Ａ１側には、疎水膜７６４−１が形成され、パッド開口部７０３のスクライブ領域Ａ３側には、疎水膜７６４−２が形成されている。
パッド開口部７０３に形成されている疎水膜７６４は、パッド開口部７０３の内壁を覆うように形成され、マイクロレンズ保護膜７６１の上端から配線層７２を形成するシリコン基板の一部分まで覆っている。疎水膜７６４の先端は、電極パッド７０２の上面に接している。
側壁部には、疎水膜７６６が形成されている。側壁部に設けられた疎水膜７６６は、チップ７６０の側面のうち、マイクロレンズ保護膜７６１の上端から配線層７２を形成するシリコン基板の一部分まで覆っている。また、疎水膜７６６の先端は、配線層７２を形成するシリコン基板に接している。
このように、チップ７６０の各パッド開口部７０３の内壁は、疎水膜７６４により隙間なく覆われる。また、チップ７６０の側壁部は、疎水膜７６６により隙間なく覆われている。
孔壁部や側壁部には、積層膜界面が存在するので、チップの表面に比べて、水分などが侵入しやすい。そのような部分に、疎水膜を形成し、積層膜界面を覆うようにすることで、チップ内への水や不純物の侵入を防ぐことが可能となる。
また側壁部（スクライブ領域Ａ３）に、マイクロレンズ保護膜と疎水膜を設けることで、ダイシング時に各膜界面にかかる力を緩和することが可能となり、膜剥がれやクラックが発生する可能性を低減させることが可能となる。膜剥がれやクラックが発生する可能性を低減させることが可能となることで、チップの防湿性能をより向上させることが可能となる。
このように、図７１に示したチップ７６０においては、マイクロレンズ保護膜と疎水膜の２層が積層された膜で、水分や不純物の浸入を防ぐ構造とされている。よって、防湿性能をより向上させたチップ７６０とすることが可能となる。
＜第７−８の実施の形態について＞
図７２に、第７の実施の形態におけるチップの他の構成を示す。図７２に示したチップ７７０は、裏面照射型のCMOSイメージセンサを構成している。図７２に示したチップ７７０において、図６８に示したチップ７３０と同一の構成を有する部分に関しては、同一の符号を付して説明する。
図７２のチップ７７０は、図６８のチップ７３０と比較して、保護膜７２１とマイクロレンズ層７９の代わりに、マイクロレンズ保護膜７６１と平坦化膜７６２が設けられている点が異なる。
平坦化膜７６２は、マイクロレンズが形成される領域を平坦化するために、カラーフィルタ層７７とマイクロレンズ保護膜７６１の間に形成されている。
マイクロレンズ保護膜７６１は、例えば、透明で防水性を有するＳｉＮにより形成され、図６８のマイクロレンズ層７９と保護膜７２１の機能を兼ね備えている。マイクロレンズ保護膜７６１は、天井部、孔壁部、および側壁部により構成される。
天井部は、画素領域Ａ１において、各画素のフォトダイオード７４に光を集めるためのマイクロレンズが画素毎に形成されている。また、天井部は、パッド開口部７０３が形成されている部分を除いて、側壁部により囲まれる領域全体を覆うように形成されている。
チップ７７０のパッド領域Ａ２には、パッド開口部７０３の両側に溝（スリット）が設けられ、その溝にマイクロレンズ保護膜と疎水膜が形成されている。パッド開口部７０３の画素領域Ａ１側には、溝７７１−１が形成され、その内壁には、マイクロレンズ保護膜７７２−１の上に疎水膜７７３−１が積層されて形成され、マイクロレンズ保護膜７７２−２の上に疎水膜７７３−２が積層されて形成されている。
同様に、パッド開口部７０３のスクライブ領域Ａ３側には、溝７７１−２が形成され、その内壁には、マイクロレンズ保護膜７７２−３の上に疎水膜７７３−３が積層されて形成され、マイクロレンズ保護膜７７２−４の上に疎水膜７７３−４が積層されて形成されている。
溝７７１は、フォトダイオード７４が設けられているシリコン基板７３の一部分まで掘り込まれている。この溝７７１の内側にマイクロレンズ保護膜７７２と疎水膜７７３が設けられている。すなわちマイクロレンズ保護膜７７２は、平坦化膜７６２の上端からシリコン基板７３の一部分まで覆う形状で形成され、マイクロレンズ保護膜７７２の先端は、シリコン基板７３に接している状態で形成されている。
疎水膜７７３は、マイクロレンズ保護膜７６１の上端からシリコン基板７３の一部分まで覆う形状で形成され、疎水膜７７３の先端は、シリコン基板７３に接している状態で形成されている。
スクライブ領域Ａ３には、溝（スリット）が設けられ、その溝に疎水膜が形成されている。スクライブ領域Ａ３には、溝７７４が形成され、その内壁には、マイクロレンズ保護膜７７５−１の上に疎水膜７７６−１が積層されて形成され、マイクロレンズ保護膜７７５−２の上に疎水膜７７６−２が積層されて形成されている。
溝７７４は、溝７７１と同じく、フォトダイオード７４が設けられているシリコン基板７３の一部分まで掘り込まれている。この溝７７４の内側にマイクロレンズ保護膜７７５と疎水膜７７６が設けられている。
すなわちマイクロレンズ保護膜７７５は、平坦化膜７６２の上端からシリコン基板７３の一部分まで覆う形状で形成され、マイクロレンズ保護膜７７５の先端は、シリコン基板７３に接している状態で形成されている。
疎水膜７７６は、マイクロレンズ保護膜７６１の上端からシリコン基板７３の一部分まで覆う形状で形成され、疎水膜７７６の先端は、シリコン基板７３に接している状態で形成されている。
このように、溝が設けられ、マイクロレンズ保護膜と疎水膜が形成されることで、フォトダイオード７４が配置されている画素領域Ａ１及びカラーフィルタ層７７を含む領域が、防水性を有するシリコン基板７３、マイクロレンズ保護膜、および疎水膜により隙間なく囲まれる。その結果、フォトダイオード７４やカラーフィルタ層７７への水分や不純物の浸入が防止され、暗電流の増加やカラーフィルタの分光特性の変化が防止される。
このように、第７−８の実施の形態におけるチップ７７０によれば、チップ７７０内への水分や不純物の浸入が、マイクロレンズ保護膜と疎水膜により防止される。よって、防湿性能を向上させたチップ７７０とすることが可能となる。
パッド開口部７０３やチップ端には、積層膜界面が存在するので、チップの表面に比べて、水分などが侵入しやすい。そのような部分に、溝を形成し、疎水膜を形成し、その疎水膜で積層膜界面を覆うようにすることで、チップ内への水や不純物の侵入を防ぐことが可能となる。
また側壁部（スクライブ領域Ａ３）に、疎水膜を設けることで、ダイシング時に各膜界面にかかる力を緩和することを期待でき、膜剥がれやクラックが発生する可能性を低減させることが可能となる。
また仮に、膜剥がれやクラックが発生しても、溝が設けられていることで、その溝で膜剥がれやクラックを止めることができ、パッド領域Ａ２まで影響が及ぶようなことを防ぐことができる。
膜剥がれやクラックが発生する可能性を低減させることや、膜剥がれやクラックが発生したとしてもその影響を低減することが可能となることで、チップの防湿性能をより向上させることが可能となる。
＜第７−９の実施の形態について＞
図７３に、第７の実施の形態におけるチップの他の構成を示す。図７３に示したチップ７８０は、裏面照射型のCMOSイメージセンサを構成している。図７３に示したチップ７８０において、図７１に示したチップ７６０と同一の構成を有する部分に関しては、同一の符号を付して説明する。
図７３のチップ７８０は、図７１のチップ７６０から平坦化膜７６２を削除した構成となっている。すなわち、図７３に示したチップ７８０のマイクロレンズ保護膜７６１の天井部は、カラーフィルタ層７７の上面に接している。
これにより、チップ７８０は、図７１のチップ７６０と比較して、マイクロレンズの平坦性が若干劣るものの、同様の防水効果を実現しつつ、製造工程の短縮及びコスト削減を実現することができる。
図７３のチップ７８０は、図７１のチップ７６０と同じく、マイクロレンズ保護膜７６１が、例えば、透明で防水性を有するＳｉＮにより形成され、天井部、孔壁部、および側壁部により構成されている。
天井部に設けられたマイクロレンズ保護膜７６１は、画素領域Ａ１において、各画素のフォトダイオード７４に光を集めるためのマイクロレンズとして画素毎に形成されている。また、天井部は、パッド開口部７０３が形成されている部分を除いて、側壁部により囲まれる領域全体を覆うように形成されている。
孔壁部に設けられたマイクロレンズ保護膜７８１−１とマイクロレンズ保護膜７８１−２は、パッド開口部７０３の内壁を覆うように形成されている。また、孔壁部に設けられたマイクロレンズ保護膜７８１−１とマイクロレンズ保護膜７８１−２の外壁は、シリコン基板７３に接し、孔壁部に設けられたマイクロレンズ保護膜７８１−１とマイクロレンズ保護膜７８１−２の下端は電極パッド７０２の上面に接している。
側壁部に設けられたマイクロレンズ保護膜７８３は、チップ７８０の側面のうち、平坦化膜７５の上端から配線層７２の一部までの範囲を覆うように形成されている。また、側壁部に設けられたマイクロレンズ保護膜７８３は、配線層７２の表面に対して垂直であり、配線層７２の側面に接している。
これにより、フォトダイオード７４が配置されている画素領域Ａ１及びカラーフィルタ層７７を含む領域が、防水性を有するシリコン基板７３、マイクロレンズ保護膜７６１、マイクロレンズ保護膜７８１、およびマイクロレンズ保護膜７８３により隙間なく囲まれる。その結果、フォトダイオード７４の表面やカラーフィルタ層７７への水分や不純物の浸入が防止され、暗電流の増加やカラーフィルタの分光特性の変化が防止される。
また、マイクロレンズ保護膜７６１が、マイクロレンズと防水性を有する保護膜を兼ねるため、チップ７８０の積層数を削減し、製造工程を削減することができる。
図７３に示したチップ７８０は、孔壁部と側壁部に、さらに疎水膜が設けられている。
図７３に示したチップ７８０においては、パッド開口部７０３の画素領域Ａ１側には、疎水膜７８２−１が形成され、パッド開口部７０３のスクライブ領域Ａ３側には、疎水膜７８２−２が形成されている。
パッド開口部７０３に形成されている疎水膜７８２は、パッド開口部７０３の内壁を覆うように形成され、マイクロレンズ保護膜７６１の上端から配線層７２を形成するシリコン基板の一部分まで覆っている。疎水膜７８２の先端は、電極パッド７０２の上面に接している。
側壁部には、疎水膜７８４が形成されている。側壁部に設けられた疎水膜７８４は、チップ７８０の側面のうち、マイクロレンズ保護膜７６１の上端から配線層７２を形成するシリコン基板の一部分まで覆っている。また、疎水膜７８４の先端は、配線層７２を形成するシリコン基板に接している。
このように、チップ７８０の各パッド開口部７０３の内壁は、疎水膜７８２により隙間なく覆われる。また、チップ７８０の側壁部は、疎水膜７８４により隙間なく覆われている。
孔壁部や側壁部には、積層膜界面が存在するので、チップの表面に比べて、水分などが侵入しやすい。そのような部分に、疎水膜を形成し、積層膜界面を覆うようにすることで、チップ内への水や不純物の侵入を防ぐことが可能となる。
また側壁部（スクライブ領域Ａ３）に、マイクロレンズ保護膜と疎水膜を設けることで、ダイシング時に各膜界面にかかる力を緩和することが可能となり、膜剥がれやクラックが発生する可能性を低減させることが可能となる。膜剥がれやクラックが発生する可能性を低減させることが可能となることで、チップの防湿性能をより向上させることが可能となる。
このように、図７３に示したチップ７８０においては、マイクロレンズ保護膜と疎水膜の２層が積層された膜で、水分や不純物の浸入を防ぐ構造とされている。よって、防湿性能をより向上させたチップ７８０とすることが可能となる。
＜第７−１０の実施の形態について＞
図７４に、第７の実施の形態におけるチップの他の構成を示す。図７４に示したチップ７９０は、裏面照射型のCMOSイメージセンサを構成している。図７４に示したチップ７９０において、図７２に示したチップ７７０と同一の構成を有する部分に関しては、同一の符号を付して説明する。
図７４のチップ７９０は、図７２のチップ７７０から平坦化膜７６２を削除した構成となっている。すなわち、図７４に示したチップ７９０のマイクロレンズ保護膜７６１の天井部は、カラーフィルタ層７７の上面に接している。
これにより、チップ７８０は、図７２のチップ７７０と比較して、マイクロレンズの平坦性が若干劣るものの、同様の防水効果を実現しつつ、製造工程の短縮及びコスト削減を実現することができる。
図７４のチップ７９０は、図７２のチップ７７０と同じく、マイクロレンズ保護膜７６１が、例えば、透明で防水性を有するＳｉＮにより形成され、天井部、孔壁部、および側壁部により構成されている。
天井部に設けられたマイクロレンズ保護膜７６１は、画素領域Ａ１において、各画素のフォトダイオード７４に光を集めるためのマイクロレンズとして画素毎に形成されている。また、天井部は、パッド開口部７０３が形成されている部分を除いて、側壁部により囲まれる領域全体を覆うように形成されている。
チップ７９０のパッド領域Ａ２には、パッド開口部７０３の両側に溝（スリット）が設けられ、その溝にマイクロレンズ保護膜と疎水膜が形成されている。パッド開口部７０３の画素領域Ａ１側には、溝７９１−１が形成され、その内壁には、マイクロレンズ保護膜７９２−１の上に疎水膜７９３−１が積層されて形成され、マイクロレンズ保護膜７９２−２の上に疎水膜７９３−２が積層されて形成されている。
同様に、パッド開口部７０３のスクライブ領域Ａ３側には、溝７９１−２が形成され、その内壁には、マイクロレンズ保護膜７９２−３の上に疎水膜７９３−３が積層されて形成され、マイクロレンズ保護膜７９２−４の上に疎水膜７９３−４が積層されて形成されている。
溝７９１は、フォトダイオード７４が設けられているシリコン基板７３の一部分まで掘り込まれている。この溝７９１の内側にマイクロレンズ保護膜７９２と疎水膜７９３が設けられている。すなわちマイクロレンズ保護膜７９２は、平坦化膜７５の上端からシリコン基板７３の一部分まで覆う形状で形成され、マイクロレンズ保護膜７９２の先端は、シリコン基板７３に接している状態で形成されている。
疎水膜７９３は、マイクロレンズ保護膜７６１の上端からシリコン基板７３の一部分まで覆う形状で形成され、疎水膜７９３の先端は、シリコン基板７３に接している状態で形成されている。
スクライブ領域Ａ３には、溝（スリット）が設けられ、その溝に疎水膜が形成されている。スクライブ領域Ａ３には、溝７９４が形成され、その内壁には、マイクロレンズ保護膜７９５−１の上に疎水膜７９６−１が積層されて形成され、マイクロレンズ保護膜７９５−２の上に疎水膜７９６−２が積層されて形成されている。
溝７９４は、溝７９１と同じく、フォトダイオード７４が設けられているシリコン基板７３の一部分まで掘り込まれている。この溝７９４の内側にマイクロレンズ保護膜７９５と疎水膜７９６が設けられている。
すなわちマイクロレンズ保護膜７９５は、平坦化膜７５の上端からシリコン基板７３の一部分まで覆う形状で形成され、マイクロレンズ保護膜７９５の先端は、シリコン基板７３に接している状態で形成されている。
疎水膜７９６は、マイクロレンズ保護膜７６１の上端からシリコン基板７３の一部分まで覆う形状で形成され、疎水膜７９６の先端は、シリコン基板７３に接している状態で形成されている。
このように、溝が設けられ、マイクロレンズ保護膜と疎水膜が形成されることで、フォトダイオード７４が配置されている画素領域Ａ１及びカラーフィルタ層７７を含む領域が、防水性を有するシリコン基板７３、マイクロレンズ保護膜、および疎水膜により隙間なく囲まれる。その結果、フォトダイオード７４やカラーフィルタ層７７への水分や不純物の浸入が防止され、暗電流の増加やカラーフィルタの分光特性の変化が防止される。
このように、第７−１０の実施の形態におけるチップ７９０によれば、チップ７９０内への水分や不純物の浸入が、マイクロレンズ保護膜と疎水膜により防止される。よって、防湿性能を向上させたチップ７９０とすることが可能となる。
パッド開口部７０３やチップ端には、積層膜界面が存在するので、チップの表面に比べて、水分などが侵入しやすい。そのような部分に、溝を形成し、疎水膜を形成し、その疎水膜で積層膜界面を覆うようにすることで、チップ内への水や不純物の侵入を防ぐことが可能となる。
また側壁部（スクライブ領域Ａ３）に、疎水膜を設けることで、ダイシング時に各膜界面にかかる力を緩和することを期待でき、膜剥がれやクラックが発生する可能性を低減させることが可能となる。
また仮に、膜剥がれやクラックが発生しても、溝が設けられていることで、その溝で膜剥がれやクラックを止めることができ、パッド領域Ａ２まで影響が及ぶようなことを防ぐことができる。
膜剥がれやクラックが発生する可能性を低減させることや、膜剥がれやクラックが発生したとしてもその影響を低減することが可能となることで、チップの防湿性能をより向上させることが可能となる。
＜第７−１１の実施の形態について＞
図７５に、第７の実施の形態におけるチップの他の構成を示す。図７５に示したチップ８００は、裏面照射型のCMOSイメージセンサを構成している。図７５に示したチップ８００において、図６６に示したチップ７２０と同一の構成を有する部分に関しては、同一の符号を付して説明する。
図７５に示したチップ８００においては、マイクロレンズ層７９とカラーフィルタ層７７の間に、水分や不純物の浸入を防止するための保護膜８０１が形成されている。保護膜８０１は、例えば、透明で防水性を有するＳｉＮ（窒化ケイ素、シリコンナイトライド）により形成される。
保護膜８０１の天井部は、カラーフィルタ層７７とマイクロレンズ層７９の間に形成され、カラーフィルタ層７７の上面とマイクロレンズ層７９の下面に接している。ただし、カラーフィルタ層７７が設けられていないパッド領域Ａ２とスクライブ領域Ａ３の部分では、天井部は、平坦化膜７５とマイクロレンズ層７９の間に形成され、平坦化膜７５の上面とマイクロレンズ層７９の下面に接している。
天井部に設けられている保護膜８０１は、パッド開口部８０２が形成されている部分を除いて、側壁部により囲まれる領域全体を覆うように形成されている。また、天井部に設けられている保護膜８０１とシリコン基板７３の間に、カラーフィルタ層７７が配置されている。
孔壁部に設けられている保護膜８０１は、各パッド開口部８０２の内壁を覆うように形成され、保護膜８０３−１と保護膜８０３−２（図７５）が設けられている。孔壁部に設けられている保護膜８０３は、シリコン基板７３に接し、孔壁部の下端は電極パッド７０２の上面に接している。
側壁部に設けられている保護膜８０１は、チップ８００の側面（チップ８００の外周の側壁、すなわち外壁）に、シリコン基板７３の表面に対して垂直に形成され、保護膜８０５として設けられている。側壁部に設けられている保護膜８０５は、チップ８００の側面のうち、平坦化膜７５の上端から配線層７２の一部までの範囲を覆っており、側壁部の内壁はシリコン基板７３の側面に接している。
従って、パッド開口部８０２が形成されている部分を除いて、画素領域Ａ１を含むシリコン基板７３の表面全体及びカラーフィルタ層７７全体が、天井部の保護膜８０１と側壁部の保護膜８０５により隙間なく囲まれる。また、各パッド開口部８０２の内壁（孔壁部）は、保護膜８０３により隙間なく覆われる。
これにより、チップ８００の表面（上方）からの水分や不純物の浸入が、天井部の保護膜８０１と孔壁部の保護膜８０３により防止される。また、チップ８００の側面からの水分や不純物の浸入が、側壁部の保護膜８０５により防止される。さらに、チップ８００の下方からの水分や不純物の浸入が、シリコン基板７３の下面により防止される。
その結果、例えば、チップ８００を水蒸気圧が高く水分の拡散が早い環境下においても、フォトダイオード７４の表面やカラーフィルタ層７７への水分や不純物の浸入による暗電流の増加や分光特性の変化を防止することができる。
さらに、図７５に示したチップ８００は、孔壁部と側壁部に、疎水膜が設けられている。
図７５に示したチップ８００においては、パッド開口部８０２の画素領域Ａ１側には、疎水膜８０４−１が形成され、パッド開口部８０２のスクライブ領域Ａ３側には、疎水膜８０４−２が形成されている。
パッド開口部８０２に形成されている疎水膜８０４は、パッド開口部８０２の内壁を覆うように形成され、保護膜８０１の上端から配線層７２を形成するシリコン基板の一部分まで覆っている。疎水膜８０４の先端は、電極パッド７０２の上面に接している。
チップ端には、疎水膜８０６が形成されている。側壁部に設けられた疎水膜８０６は、チップ８００の側面のうち、保護膜８０１の上端から配線層７２を形成するシリコン基板の一部分まで覆っている。また、疎水膜８０６の先端は、配線層７２を形成するシリコン基板に接している。
このように、チップ８００の各パッド開口部８０２の内壁は、疎水膜８０４により隙間なく覆われる。また、チップ８００の側壁部は、疎水膜８０６により隙間なく覆われている。
孔壁部や側壁部には、積層膜界面が存在するので、チップの表面に比べて、水分などが侵入しやすい。そのような部分に、疎水膜を形成し、積層膜界面を覆うようにすることで、チップ内への水や不純物の侵入を防ぐことが可能となる。
また側壁部（スクライブ領域Ａ３）に、疎水膜を設けることで、ダイシング時に各膜界面にかかる力を緩和することが可能となり、膜剥がれやクラックが発生する可能性を低減させることが可能となる。膜剥がれやクラックが発生する可能性を低減させることが可能となることで、チップの防湿性能をより向上させることが可能となる。
このように、図７５に示したチップ８００においては、保護膜と疎水膜の２層が積層された膜で、水分や不純物の浸入を防ぐ構造とされている。よって、防湿性能をより向上させたチップ８００とすることが可能となる。
＜第７−１２の実施の形態について＞
図７６に、第７の実施の形態におけるチップの他の構成を示す。図７６に示したチップ８１０は、裏面照射型のCMOSイメージセンサを構成している。図７６に示したチップ８１０において、図６５に示したチップ７１０と同一の構成を有する部分に関しては、同一の符号を付して説明する。
図７６に示したチップ８１０においては、マイクロレンズ層７９とカラーフィルタ層７７の間に、水分や不純物の浸入を防止するための保護膜８０１が形成されている。保護膜８０１は、例えば、透明で防水性を有するＳｉＮ（窒化ケイ素、シリコンナイトライド）により形成される。
保護膜８０１の天井部は、カラーフィルタ層７７とマイクロレンズ層７９の間に形成され、カラーフィルタ層７７の上面とマイクロレンズ層７９の下面に接している。ただし、カラーフィルタ層７７が設けられていないパッド領域Ａ２とスクライブ領域Ａ３の部分では、天井部は、平坦化膜７５とマイクロレンズ層７９の間に形成され、平坦化膜７５の上面とマイクロレンズ層７９の下面に接している。
チップ８１０のパッド領域Ａ２には、パッド開口部８０２の両端に溝（スリット）が設けられ、その溝に保護膜と疎水膜が形成されている。
パッド開口部８０２の画素領域Ａ１側には、溝８１１−１が形成され、その内壁には、保護膜８１２−１の上に疎水膜８１３−１が積層されて形成され、保護膜８１２−２の上に疎水膜８１３−２が積層されて形成されている。また、溝８１１−１には、マイクロレンズ層７９を構成する物質と同一の物質が充填されており、その部分は、マイクロレンズ層７９と連続的に構成されている。
同様に、パッド開口部８０２のスクライブ領域Ａ３側には、溝８１１−２が形成され、その内壁には、保護膜８１２−３の上に疎水膜８１３−３が積層されて形成され、保護膜８１２−４の上に疎水膜８１３−４が積層されて形成されている。また、溝８１１−２には、マイクロレンズ層７９を構成する物質と同一の物質が充填されている。
溝８１１は、フォトダイオード７４が設けられているシリコン基板７３の一部分まで掘り込まれている。この溝８１１の内側に保護膜８１２と疎水膜８１３が設けられている。すなわち保護膜８１２は、平坦化膜７５の上端からシリコン基板７３の一部分まで覆う形状で形成され、保護膜８１２の先端は、シリコン基板７３に接している状態で形成されている。
疎水膜８１３は、保護膜８０１の上端からシリコン基板７３の一部分まで覆う形状で形成され、疎水膜８１３の先端は、シリコン基板７３に接している状態で形成されている。すなわち、保護膜８０１の側面を覆うように疎水膜８１３は設けられている。
スクライブ領域Ａ３には、溝（スリット）が設けられ、その溝に保護膜と疎水膜が形成されている。スクライブ領域Ａ３には、溝８１５が形成され、その内壁には、保護膜８１６−１の上に疎水膜８１７−１が積層されて形成され、保護膜８１６−２の上に疎水膜８１７−２が積層されて形成されている。
また、溝８１５には、マイクロレンズ層７９を構成する物質と同一の物質が充填されている。
溝８１５は、溝８１１と同じく、フォトダイオード７４が設けられているシリコン基板７３の一部分まで掘り込まれている。この溝８１５の内側に保護膜８１６と疎水膜８１７が設けられている。すなわち保護膜８１６は、平坦化膜７５の上端からシリコン基板７３の一部分まで覆う形状で形成され、保護膜８１６の先端は、シリコン基板７３に接している状態で形成されている。
疎水膜８１７は、保護膜８０１の上端からシリコン基板７３の一部分まで覆う形状で形成され、疎水膜８１７の先端は、シリコン基板７３に接している状態で形成されている。すなわち、保護膜８０１の側面を覆うように疎水膜８１７は設けられている。
このように、溝が設けられ、保護膜と疎水膜が形成されることで、フォトダイオード７４が配置されている画素領域Ａ１及びカラーフィルタ層７７を含む領域が、防水性を有するシリコン基板７３、保護膜、および疎水膜により隙間なく囲まれる。その結果、フォトダイオード７４やカラーフィルタ層７７への水分や不純物の浸入が防止され、暗電流の増加やカラーフィルタの分光特性の変化が防止される。
このように、第７−１２の実施の形態におけるチップ８１０によれば、チップ８１０内への水分や不純物の浸入が、保護膜と疎水膜により防止される。よって、防湿性能を向上させたチップ８１０とすることが可能となる。
パッド開口部７０３やチップ端には、積層膜界面が存在するので、チップの表面に比べて、水分などが侵入しやすい。そのような部分に、溝を形成し、疎水膜を形成し、その疎水膜で積層膜界面を覆うようにすることで、チップ内への水や不純物の侵入を防ぐことが可能となる。
また側壁部（スクライブ領域Ａ３）に、疎水膜を設けることで、ダイシング時に各膜界面にかかる力を緩和することを期待でき、膜剥がれやクラックが発生する可能性を低減させることが可能となる。
また仮に、膜剥がれやクラックが発生しても、溝が設けられていることで、その溝で膜剥がれやクラックを止めることができ、パッド領域Ａ２まで影響が及ぶようなことを防ぐことができる。
膜剥がれやクラックが発生する可能性を低減させることや、膜剥がれやクラックが発生したとしてもその影響を低減することが可能となることで、チップの防湿性能をより向上させることが可能となる。
さらに、溝が設けられている部分には、マイクロレンズ層７９を構成する物質と同一の物質が充填されているため、水分などが侵入しづらい構成とすることが可能となり、防湿性能をより向上させることが可能となる。
＜第７−１３の実施の形態について＞
図７７に、第７の実施の形態におけるチップの他の構成を示す。図７７に示したチップ８２０は、裏面照射型のCMOSイメージセンサを構成している。図７７に示したチップ８２０において、図７５に示したチップ８００と同一の構成を有する部分に関しては、同一の符号を付して説明する。
図７７に示したチップ８２０においては、平坦化膜７５とカラーフィルタ層７７の間に、水分や不純物の浸入を防止するための保護膜８２１が形成されている。保護膜８２１は、例えば、透明で防水性を有するＳｉＮ（窒化ケイ素、シリコンナイトライド）により形成される。
保護膜８２１の天井部は、平坦化膜７５とカラーフィルタ層７７の間に形成され、平坦化膜７５の上面とカラーフィルタ層７７の下面に接している。ただし、カラーフィルタ層７７が設けられていないパッド領域Ａ２とスクライブ領域Ａ３の部分では、天井部は、平坦化膜７５とマイクロレンズ層７９の間に形成され、平坦化膜７５の上面とマイクロレンズ層７９の下面に接している。
天井部に設けられている保護膜８２１は、パッド開口部８０２が形成されている部分を除いて、側壁部により囲まれる領域全体を覆うように形成されている。
孔壁部に設けられている保護膜８２１は、各パッド開口部８０２の内壁を覆うように形成され、保護膜８２２−１と保護膜８２２−２が設けられている。孔壁部に設けられている保護膜８２２は、シリコン基板７３に接し、孔壁部の下端は電極パッド７０２の上面に接している。
側壁部に設けられている保護膜８２４は、チップ８２０の側面（チップ８２０の外周の側壁、すなわち外壁）に、シリコン基板７３の表面に対して垂直に形成され、保護膜８２４として設けられている。側壁部に設けられている保護膜８２４は、チップ８２０の側面のうち、平坦化膜７５の上端から配線層７２の一部までの範囲を覆っており、側壁部の内壁はシリコン基板７３の側面に接している。
従って、パッド開口部８０２が形成されている部分を除いて、画素領域Ａ１を含むシリコン基板７３の表面全体が、天井部の保護膜８２１と側壁部の保護膜８２４により隙間なく囲まれる。また、各パッド開口部８０２の内壁（孔壁部）は、保護膜８２２により隙間なく覆われる。
これにより、チップ８２０の表面（上方）からの水分や不純物の浸入が、天井部の保護膜８２１と孔壁部の保護膜８２２により防止される。また、チップ８２０の側面からの水分や不純物の浸入が、側壁部の保護膜８２４により防止される。さらに、チップ８２０の下方からの水分や不純物の浸入が、シリコン基板７３の下面により防止される。
その結果、例えば、チップ８２０を水蒸気圧が高く水分の拡散が早い環境下においても、フォトダイオード７４の表面やカラーフィルタ層７７への水分や不純物の浸入による暗電流の増加や分光特性の変化を防止することができる。
さらに、図７７に示したチップ８２０は、孔壁部と側壁部に、疎水膜が設けられている。
図７７に示したチップ８２０においては、パッド開口部８０２の画素領域Ａ１側には、疎水膜８２３−１が形成され、パッド開口部８０２のスクライブ領域Ａ３側には、疎水膜８２３−２が形成されている。
パッド開口部８０２に形成されている疎水膜８２３は、パッド開口部８０２の内壁を覆うように形成され、保護膜８２１の上端から配線層７２を形成するシリコン基板の一部分まで覆っている。疎水膜８２３の先端は、電極パッド７０２の上面に接している。
チップ端には、疎水膜８２５が形成されている。側壁部に設けられた疎水膜８２５は、チップ８２０の側面のうち、保護膜８２１の上端から配線層７２を形成するシリコン基板の一部分まで覆っている。また、疎水膜８２５の先端は、配線層７２を形成するシリコン基板に接している。
このように、チップ８２０の各パッド開口部８０２の内壁は、疎水膜８２３により隙間なく覆われる。また、チップ８２０の側壁部は、疎水膜８２５により隙間なく覆われている。
孔壁部や側壁部には、積層膜界面が存在するので、チップの表面に比べて、水分などが侵入しやすい。そのような部分に、疎水膜を形成し、積層膜界面を覆うようにすることで、チップ内への水や不純物の侵入を防ぐことが可能となる。
また側壁部（スクライブ領域Ａ３）に、疎水膜を設けることで、ダイシング時に各膜界面にかかる力を緩和することが可能となり、膜剥がれやクラックが発生する可能性を低減させることが可能となる。膜剥がれやクラックが発生する可能性を低減させることが可能となることで、チップの防湿性能をより向上させることが可能となる。
このように、図７７に示したチップ８２０においては、保護膜と疎水膜の２層が積層された膜で、水分や不純物の浸入を防ぐ構造とされている。よって、防湿性能をより向上させたチップ８２０とすることが可能となる。
＜第７−１４の実施の形態について＞
図７８に、第７の実施の形態におけるチップの他の構成を示す。図７８に示したチップ８３０は、裏面照射型のCMOSイメージセンサを構成している。図７８に示したチップ８３０において、図７６に示したチップ８１０と同一の構成を有する部分に関しては、同一の符号を付して説明する。
図７８に示したチップ８３０においては、平坦化膜７５とカラーフィルタ層７７の間に、水分や不純物の浸入を防止するための保護膜８２１が形成されている。保護膜８２１は、例えば、透明で防水性を有するＳｉＮ（窒化ケイ素、シリコンナイトライド）により形成される。
保護膜８２１の天井部は、平坦化膜７５とカラーフィルタ層７７の間に形成され、平坦化膜７５の上面とカラーフィルタ層７７の下面に接している。ただし、カラーフィルタ層７７が設けられていないパッド領域Ａ２とスクライブ領域Ａ３の部分では、天井部は、平坦化膜７５とマイクロレンズ層７９の間に形成され、平坦化膜７５の上面とマイクロレンズ層７９の下面に接している。
チップ８３０のパッド領域Ａ２には、パッド開口部８０２の両端に溝（スリット）が設けられ、その溝に保護膜と疎水膜が形成されている。
パッド開口部８０２の画素領域Ａ１側には、溝８３１−１が形成され、その内壁には、保護膜８３２−１の上に疎水膜８３３−１が積層されて形成され、保護膜８３２−２の上に疎水膜８３３−２が積層されて形成されている。また、溝８３１−１には、マイクロレンズ層７９を構成する物質と同一の物質が充填されており、その部分は、マイクロレンズ層７９と連続的に構成されている。
同様に、パッド開口部８０２のスクライブ領域Ａ３側には、溝８３１−２が形成され、その内壁には、保護膜８３２−３の上に疎水膜８３３−３が積層されて形成され、保護膜８３２−４の上に疎水膜８３３−４が積層されて形成されている。また、溝８３１−２には、マイクロレンズ層７９を構成する物質と同一の物質が充填されている。
溝８３１は、フォトダイオード７４が設けられているシリコン基板７３の一部分まで掘り込まれている。この溝８３１の内側に保護膜８３２と疎水膜８３３が設けられている。すなわち保護膜８３２は、平坦化膜７５の上端からシリコン基板７３の一部分まで覆う形状で形成され、保護膜８３２の先端は、シリコン基板７３に接している状態で形成されている。
疎水膜８３３は、保護膜８２１の上端からシリコン基板７３の一部分まで覆う形状で形成され、疎水膜８３３の先端は、シリコン基板７３に接している状態で形成されている。すなわち、保護膜８３２の側面を覆うように疎水膜８３３は設けられている。
スクライブ領域Ａ３には、溝（スリット）が設けられ、その溝に疎水膜が形成されている。スクライブ領域Ａ３には、溝８３５が形成され、その内壁には、保護膜８３６−１の上に疎水膜８３７−１が積層されて形成され、保護膜８３６−２の上に疎水膜８３７−２が積層されて形成されている。
また、溝８３５には、マイクロレンズ層７９を構成する物質と同一の物質が充填されている。
溝８３５は、溝８３１と同じく、フォトダイオード７４が設けられているシリコン基板７３の一部分まで掘り込まれている。この溝８３５の内側に保護膜８３６と疎水膜８３７が設けられている。すなわち保護膜８３６は、平坦化膜７５の上端からシリコン基板７３の一部分まで覆う形状で形成され、保護膜８３６の先端は、シリコン基板７３に接している状態で形成されている。
疎水膜８３７は、保護膜８２１の上端からシリコン基板７３の一部分まで覆う形状で形成され、疎水膜８３７の先端は、シリコン基板７３に接している状態で形成されている。すなわち、保護膜８３６の側面を覆うように疎水膜８３７は設けられている。
このように、溝が設けられ、保護膜と疎水膜が形成されることで、フォトダイオード７４が配置されている画素領域Ａ１を含む領域が、防水性を有するシリコン基板７３、保護膜、および疎水膜により隙間なく囲まれる。その結果、フォトダイオード７４への水分や不純物の浸入が防止され、暗電流の増加が防止される。
このように、第７−１４の実施の形態におけるチップ８３０によれば、チップ８３０内への水分や不純物の浸入が、保護膜と疎水膜により防止される。よって、防湿性能を向上させたチップ８３０とすることが可能となる。
パッド開口部７０３やチップ端には、積層膜界面が存在するので、チップの表面に比べて、水分などが侵入しやすい。そのような部分に、溝を形成し、疎水膜を形成し、その疎水膜で積層膜界面を覆うようにすることで、チップ内への水や不純物の侵入を防ぐことが可能となる。
また側壁部（スクライブ領域Ａ３）に、疎水膜を設けることで、ダイシング時に各膜界面にかかる力を緩和することを期待でき、膜剥がれやクラックが発生する可能性を低減させることが可能となる。
また仮に、膜剥がれやクラックが発生しても、溝が設けられていることで、その溝で膜剥がれやクラックを止めることができ、パッド領域Ａ２まで影響が及ぶようなことを防ぐことができる。
膜剥がれやクラックが発生する可能性を低減させることや、膜剥がれやクラックが発生したとしてもその影響を低減することが可能となることで、チップの防湿性能をより向上させることが可能となる。
さらに、溝が設けられている部分には、マイクロレンズ層７９を構成する物質と同一の物質が充填されているため、水分などが侵入しづらい構成とすることが可能となり、防湿性能をより向上させることが可能となる。
＜第７−１５の実施の形態について＞
図７９に、第７の実施の形態におけるチップの他の構成を示す。図７９に示したチップ８４０は、裏面照射型のCMOSイメージセンサを構成している。図７９に示したチップ８４０において、図７５に示したチップ８００と同一の構成を有する部分に関しては、同一の符号を付して説明する。
図７９に示したチップ８４０においては、保護膜７０１と平坦化膜７５との間に、水分や不純物の浸入を防止するための保護膜８４１が形成されている。また保護膜７０１の上側には、遮光膜７６が形成されており、この遮光膜７６が形成されている部分は、遮光膜７６と平坦化膜７５との間に保護膜８１４が形成されている。
保護膜８１４は、連続的に形成されている。保護膜８１４は、例えば、透明で防水性を有するＳｉＮ（窒化ケイ素、シリコンナイトライド）により形成される。
保護膜８１４の天井部は、保護膜７０１と平坦化膜７５の間、および遮光膜７６と平坦化膜７５の間に連続的に形成され、保護膜７０１または遮光膜７６の上面と平坦化膜７５の下面に接している。ただし、遮光膜７６が設けられていないパッド領域Ａ２とスクライブ領域Ａ３の部分では、天井部は、保護膜７０１と平坦化膜７５の間に形成され、保護膜７０１の上面と平坦化膜７５の下面に接している。
天井部に設けられている保護膜８４１は、パッド開口部８４２が形成されている部分を除いて、側壁部により囲まれる領域全体を覆うように形成されている。
孔壁部に設けられている保護膜８４１は、各パッド開口部８４２の内壁を覆うように形成され、保護膜８４３−１と保護膜８４３−２として設けられている。
側壁部に設けられている保護膜８４１は、チップ８４０の側面に、シリコン基板７３の表面に対して垂直に形成され、保護膜８４５として設けられている。側壁部は、チップ８４０の側面のうち、保護膜７０１の上端から配線層７２の一部までの範囲を覆っており、側壁部の内壁はシリコン基板７３の側面に接している。
従って、パッド開口部８４２が形成されている部分を除いて、画素領域Ａ１を含むシリコン基板７３の表面全体が、天井部の保護膜８４１と側壁部の保護膜８４５により隙間なく囲まれる。
これにより、チップ８４０の表面（上方）からの水分や不純物の浸入が、天井部の保護膜８４１により防止される。また、チップ８４０の側面からの水分や不純物の浸入が、側壁部の保護膜８４５により防止される。さらに、チップ８４０の下方からの水分や不純物の浸入が、シリコン基板７３の下面により防止される。
その結果、例えば、チップ８４０を水蒸気圧が高く水分の拡散が早い環境下においても、フォトダイオード７４の表面への水分や不純物の浸入による暗電流の増加や分光特性の変化を防止することができる。
さらに、図７９に示したチップ８４０は、孔壁部と側壁部に、疎水膜が設けられている。
図７９に示したチップ８４０においては、パッド開口部８４２の画素領域Ａ１側には、疎水膜８４４−１が形成され、パッド開口部８４２のスクライブ領域Ａ３側には、疎水膜８４４−２が形成されている。
パッド開口部８４２に形成されている疎水膜８４４は、パッド開口部８４２の内壁を覆うように形成され、保護膜８４１の上端から配線層７２を形成するシリコン基板の一部分まで覆っている。疎水膜８４４の先端は、電極パッド８７０の上面に接している。すなわち疎水膜８４４は、保護膜８４３を覆うように形成されている。
チップ端には、疎水膜８４６が形成されている。側壁部に設けられた疎水膜８４６は、チップ８４０の側面のうち、保護膜８４１の上端から配線層７２を形成するシリコン基板の一部分まで覆っている。また、疎水膜８４６の先端は、配線層７２を形成するシリコン基板に接している。すなわち疎水膜８４６は、保護膜８４５を覆うように形成されている。
このように、チップ８４０の各パッド開口部８４２の内壁は、疎水膜８４４により隙間なく覆われる。また、チップ８４０の側壁部は、疎水膜８４６により隙間なく覆われている。
孔壁部や側壁部には、積層膜界面が存在するので、チップの表面に比べて、水分などが侵入しやすい。そのような部分に、疎水膜を形成し、積層膜界面を覆うようにすることで、チップ内への水や不純物の侵入を防ぐことが可能となる。
また側壁部（スクライブ領域Ａ３）に、疎水膜を設けることで、ダイシング時に各膜界面にかかる力を緩和することが可能となり、膜剥がれやクラックが発生する可能性を低減させることが可能となる。膜剥がれやクラックが発生する可能性を低減させることが可能となることで、チップの防湿性能をより向上させることが可能となる。
このように、図７９に示したチップ８４０においては、保護膜と疎水膜の２層が積層された膜で、水分や不純物の浸入を防ぐ構造とされている。よって、防湿性能をより向上させたチップ８４０とすることが可能となる。
＜第７−１６の実施の形態について＞
図８０に、第７の実施の形態におけるチップの他の構成を示す。図８０に示したチップ８５０は、裏面照射型のCMOSイメージセンサを構成している。図８０に示したチップ８５０において、図７６に示したチップ８１０と同一の構成を有する部分に関しては、同一の符号を付して説明する。
図８０に示したチップ８５０においては、保護膜７０１と平坦化膜７５との間に、水分や不純物の浸入を防止するための保護膜８４１が形成されている。また保護膜７０１の上側には、遮光膜７６が形成されており、この遮光膜７６が形成されている部分は、遮光膜７６と平坦化膜７５との間に保護膜８４１が形成されている。
保護膜８４１は、連続的に形成されている。保護膜８４１は、例えば、透明で防水性を有するＳｉＮ（窒化ケイ素、シリコンナイトライド）により形成される。
保護膜８４１の天井部は、保護膜７０１と平坦化膜７５の間、および遮光膜７６と平坦化膜７５の間に連続的に形成され、保護膜７０１または遮光膜７６の上面と平坦化膜７５の下面に接している。ただし、遮光膜７６が設けられていないパッド領域Ａ２とスクライブ領域Ａ３の部分では、天井部は、保護膜７０１と平坦化膜７５の間に形成され、保護膜７０１の上面と平坦化膜７５の下面に接している。
天井部に設けられている保護膜８４１は、パッド開口部８４２が形成されている部分を除いて、側壁部により囲まれる領域全体を覆うように形成されている。
チップ８５０のパッド領域Ａ２には、パッド開口部８４２の両側に溝（スリット）が設けられ、その溝に保護膜と疎水膜が形成されている。
パッド開口部８４２の画素領域Ａ１側には、溝８５１−１が形成され、その内壁には、保護膜８５２−１の上に疎水膜８５３−１が積層されて形成され、保護膜８５２−２の上に疎水膜８５３−２が積層されて形成されている。また、溝８５１−１には、平坦化膜７５を構成する物質と同一の物質が充填されており、その部分は、平坦化膜７５と連続的に構成されている。
同様に、パッド開口部８４２のスクライブ領域Ａ３側には、溝８５１−２が形成され、その内壁には、保護膜８５２−３の上に疎水膜８５３−３が積層されて形成され、保護膜８５２−４の上に疎水膜８５３−４が積層されて形成されている。また、溝８５１−２には、平坦化膜７５を構成する物質と同一の物質が充填されている。
溝８５１は、フォトダイオード７４が設けられているシリコン基板７３の一部分まで掘り込まれている。この溝８５１の内側に保護膜８５２と疎水膜８５３が設けられている。すなわち保護膜８５２は、保護膜７０１の上端からシリコン基板７３の一部分まで覆う形状で形成され、保護膜８５２の先端は、シリコン基板７３に接している状態で形成されている。
疎水膜８５３は、保護膜８４１の上端からシリコン基板７３の一部分まで覆う形状で形成され、疎水膜８５３の先端は、シリコン基板７３に接している状態で形成されている。すなわち、疎水膜８５３は、保護膜８５２を覆うように形成されている。
スクライブ領域Ａ３には、溝（スリット）が設けられ、その溝に疎水膜が形成されている。スクライブ領域Ａ３には、溝８５５が形成され、その内壁には、保護膜８５６−１の上に疎水膜８５７−１が積層されて形成され、保護膜８５６−２の上に疎水膜８５７−２が積層されて形成されている。
また、溝８５５には、平坦化膜７５を構成する物質と同一の物質が充填されている。
溝８５５は、溝８５１と同じく、フォトダイオード７４が設けられているシリコン基板７３の一部分まで掘り込まれている。この溝８５５の内側に保護膜８５６と疎水膜８５７が設けられている。すなわち保護膜８５６は、保護膜７０１の上端からシリコン基板７３の一部分まで覆う形状で形成され、保護膜８５６の先端は、シリコン基板７３に接している状態で形成されている。
疎水膜８５７は、保護膜８４１の上端からシリコン基板７３の一部分まで覆う形状で形成され、疎水膜８５７の先端は、シリコン基板７３に接している状態で形成されている。すなわち、疎水膜８５７は、保護膜８５６を覆うように形成されている。
このように、溝が設けられ、保護膜と疎水膜が形成されることで、フォトダイオード７４が配置されている画素領域Ａ１を含む領域が、防水性を有するシリコン基板７３、保護膜、および疎水膜により隙間なく囲まれる。その結果、フォトダイオード７４への水分や不純物の浸入が防止される。
このように、第７−１６の実施の形態におけるチップ８５０によれば、チップ８５０内への水分や不純物の浸入が、保護膜と疎水膜により防止される。よって、防湿性能を向上させたチップ８５０とすることが可能となる。
パッド開口部７０３やチップ端には、積層膜界面が存在するので、チップの表面に比べて、水分などが侵入しやすい。そのような部分に、溝を形成し、疎水膜を形成し、その疎水膜で積層膜界面を覆うようにすることで、チップ内への水や不純物の侵入を防ぐことが可能となる。
また側壁部（スクライブ領域Ａ３）に、疎水膜を設けることで、ダイシング時に各膜界面にかかる力を緩和することを期待でき、膜剥がれやクラックが発生する可能性を低減させることが可能となる。
また仮に、膜剥がれやクラックが発生しても、溝が設けられていることで、その溝で膜剥がれやクラックを止めることができ、パッド領域Ａ２まで影響が及ぶようなことを防ぐことができる。
膜剥がれやクラックが発生する可能性を低減させることや、膜剥がれやクラックが発生したとしてもその影響を低減することが可能となることで、チップの防湿性能をより向上させることが可能となる。
さらに、溝が設けられている部分には、平坦化膜７５を構成する物質と同一の物質が充填されているため、水分などが侵入しづらい構成とすることが可能となり、防湿性能をより向上させることが可能となる。
＜第７−１７の実施の形態について＞
上記した第７−１乃至第７−１６の実施の形態では、裏面照射型のCMOSイメージセンサに本技術を適用する例を示したが、本技術は、表面照射型CMOSイメージセンサにも適用することが可能である。
図８１は、表面照射型CMOSイメージセンサに本技術を適用した場合のチップの構成を示す図であり、第７の実施の形態のチップの他の構成を示す図である。
チップ８６０のシリコン基板８６１の表面には、各画素の光電変換部としての複数のフォトダイオード８６２が、所定の間隔で形成されている。
シリコン基板８６１及びフォトダイオード８６２の上には、層間絶縁膜８６３が形成されている。層間絶縁膜８６３内及び層間絶縁膜８６３の上には、配線層メタル８６４が、隣接するフォトダイオード８６２の間に縦方向に並ぶように形成されている。
すなわち、チップ８６０は、フォトダイオード８６２の上（表面側）に配線層が設けられている表面照射型のＣＭＯＳイメージセンサを構成している。また、この配線層メタル８６４は、隣接する画素への光の漏れ込みを防止するための遮光膜の機能も兼ね備えている。
層間絶縁膜８６３及び最上層の配線層メタル８６４の上には、カラーフィルタを形成する領域を平坦化するための平坦化膜８６５が形成されている。
平坦化膜８６５の上には、カラーフィルタ層８６６が形成されている。カラーフィルタ層８６６には、画素毎にカラーフィルタが設けられており、各カラーフィルタの色は、例えば、ベイヤ配列に従って並べられている。
カラーフィルタ層８６６の上には、平坦化膜８６７とマイクロレンズ保護膜８６８が設けられている。平坦化膜８６７は、マイクロレンズが形成される領域を平坦化するために、カラーフィルタ層８６６とマイクロレンズ保護膜８６８の間に形成されている。
マイクロレンズ保護膜８６８は、例えば、透明で防水性を有するＳｉＮにより形成され、図６６のマイクロレンズ層７９と保護膜７２１の機能を兼ね備えている。
チップ８６０は、上述した裏面照射型のＣＭＯＳイメージセンサのチップと同様に、画素領域Ａ１、パッド領域Ａ２、スクライブ領域Ａ３、及び、その他の領域に大きく分かれる。またマイクロレンズ保護膜８６８は、天井部、孔壁部、および側壁部により構成される。
天井部のマイクロレンズ保護膜８６８は、画素領域Ａ１において、各画素のフォトダイオード８６２に光を集めるためのマイクロレンズとして画素毎に形成されている。また、天井部のマイクロレンズ保護膜８６８は、パッド開口部８６９が形成されている部分を除いて、側壁部により囲まれる領域全体を覆うように形成されている。
孔壁部に設けられたマイクロレンズ保護膜８７１−１とマイクロレンズ保護膜８７１−２は、パッド開口部８６９の内壁を覆うように形成されている。また、孔壁部に設けられたマイクロレンズ保護膜８７１−１とマイクロレンズ保護膜８７１−２の外壁は、平坦化膜８６５と平坦化膜８６７に接し、孔壁部に設けられたマイクロレンズ保護膜８７１−１とマイクロレンズ保護膜８７１−２の下端は電極パッド８７０の上面に接している。
側壁部に設けられたマイクロレンズ保護膜８７３は、チップ８６０の側面のうち、平坦化膜８６７の上端からシリコン基板８６１の一部までの範囲を覆うように形成されている。また、側壁部に設けられたマイクロレンズ保護膜８７３は、シリコン基板８６１の表面に対して垂直であり、シリコン基板８６１の側面に接している。
これにより、フォトダイオード８６２が配置されている画素領域Ａ１及びカラーフィルタ層８６６を含む領域が、防水性を有するシリコン基板８６１、マイクロレンズ保護膜８６８、マイクロレンズ保護膜８７１、マイクロレンズ保護膜８７３により隙間なく囲まれる。その結果、フォトダイオード８６２の表面やカラーフィルタ層８６６への水分や不純物の浸入が防止され、暗電流の増加やカラーフィルタの分光特性の変化が防止される。
また、マイクロレンズ保護膜８６８が、マイクロレンズと防水性を有する保護膜を兼ねるため、チップ８６０の積層数を削減し、製造工程を削減することができる。
図８１に示したチップ８６０は、孔壁部と側壁部に、さらに疎水膜が設けられている。
図８１に示したチップ８６０においては、パッド開口部８６９の画素領域Ａ１側には、疎水膜８７２−１が形成され、パッド開口部８６９のスクライブ領域Ａ３側には、疎水膜８７２−２が形成されている。
パッド開口部８６９に形成されている疎水膜８７２は、パッド開口部８６９の内壁を覆うように形成され、マイクロレンズ保護膜８６８の上端から平坦化膜８６５の一部分まで覆っている。疎水膜８７２の先端は、電極パッド８７０の上面に接している。すなわち、疎水膜８７２は、マイクロレンズ保護膜８７１を覆うように形成されている。
側壁部には、疎水膜８７４が形成されている。側壁部に設けられた疎水膜８７４は、チップ８６０の側面のうち、マイクロレンズ保護膜８６８の上端からシリコン基板８６１の一部分まで覆っている。また、疎水膜８７４の先端は、シリコン基板８６１に接している。すなわち、疎水膜８７４は、マイクロレンズ保護膜８７３を覆うように形成されている。
このように、チップ８６０の各パッド開口部８６９の内壁は、疎水膜８７２により隙間なく覆われる。また、チップ８６０の側壁部は、疎水膜８７４により隙間なく覆われている。
孔壁部や側壁部には、積層膜界面が存在するので、チップの表面に比べて、水分などが侵入しやすい。そのような部分に、疎水膜を形成し、積層膜界面を覆うようにすることで、チップ内への水や不純物の侵入を防ぐことが可能となる。
また側壁部（スクライブ領域Ａ３）に、マイクロレンズ保護膜と疎水膜を設けることで、ダイシング時に各膜界面に係る力を緩和することが可能となり、膜剥がれやクラックが発生する可能性を低減させることが可能となる。膜剥がれやクラックが発生する可能性を低減させることが可能となることで、チップの防湿性能をより向上させることが可能となる。
このように、図８１に示したチップ８６０においては、マイクロレンズ保護膜と疎水膜の２層が積層された膜で、水分や不純物の浸入を防ぐ構造とされている。よって、防湿性能をより向上させたチップ８６０とすることが可能となる。
＜第７−１８の実施の形態について＞
図８２に、第７の実施の形態におけるチップの他の構成を示す。図８２に示したチップ８８０は、表面照射型のＣＭＯＳイメージセンサを構成している。図８２に示したチップ８８０において、図８１に示したチップ８６０と同一の構成を有する部分に関しては、同一の符号を付して説明する。
図８２に示したチップ８８０の画素領域Ａ１の構成は、図８１に示したチップ８６０の画素領域Ａ１の構成と同様であるが、パッド領域Ａ２とスクライブ領域Ａ３に、溝（スリット）が設けられている点が異なる。
チップ８８０のパッド領域Ａ２には、パッド開口部８６９の両側に溝（スリット）が設けられ、その溝にマイクロレンズ保護膜と疎水膜が形成されている。パッド開口部８６９の画素領域Ａ１側には、溝８８１−１が形成され、その内壁には、マイクロレンズ保護膜８８２−１の上に疎水膜８８３−１が積層されて形成され、マイクロレンズ保護膜８８２−２の上に疎水膜８８３−２が積層されて形成されている。
同様に、パッド開口部８６９のスクライブ領域Ａ３側には、溝８８１−２が形成され、その内壁には、マイクロレンズ保護膜８８２−３の上に疎水膜８８３−３が積層されて形成され、マイクロレンズ保護膜８８２−４の上に疎水膜８８３−４が積層されて形成されている。
溝８８１は、フォトダイオード８６２が設けられているシリコン基板８６１の一部分まで掘り込まれている。この溝８８１の内側にマイクロレンズ保護膜８８２と疎水膜８８３が設けられている。すなわちマイクロレンズ保護膜８８２は、平坦化膜８６７の上端からシリコン基板８６１の一部分まで覆う形状で形成され、マイクロレンズ保護膜８８２の先端は、シリコン基板８６１に接している状態で形成されている。
疎水膜８８３は、マイクロレンズ保護膜８６８の上端からシリコン基板８６１の一部分まで覆う形状で形成され、疎水膜８８３の先端は、シリコン基板８６１に接している状態で形成されている。すなわち、疎水膜８８３は、マイクロレンズ保護膜８８２を覆うように形成されている。
スクライブ領域Ａ３には、溝（スリット）が設けられ、その溝に疎水膜が形成されている。スクライブ領域Ａ３には、溝８８４が形成され、その内壁には、マイクロレンズ保護膜８８５−１の上に疎水膜８８６−１が積層されて形成され、マイクロレンズ保護膜８８５−２の上に疎水膜８８６−２が積層されて形成されている。
溝８８４は、溝８８１と同じく、フォトダイオード８６２が設けられているシリコン基板８６１の一部分まで掘り込まれている。この溝８８４の内側にマイクロレンズ保護膜８８５と疎水膜８８６が設けられている。
すなわちマイクロレンズ保護膜８８５は、平坦化膜８６７の上端からシリコン基板８６１の一部分まで覆う形状で形成され、マイクロレンズ保護膜８８５の先端は、シリコン基板８６１に接している状態で形成されている。
疎水膜８８６は、マイクロレンズ保護膜８６８の上端からシリコン基板８６１の一部分まで覆う形状で形成され、疎水膜８８６の先端は、シリコン基板８６１に接している状態で形成されている。すなわち、疎水膜８８６は、マイクロレンズ保護膜８８５を覆うように形成されている。
このように、溝が設けられ、マイクロレンズ保護膜と疎水膜が形成されることで、フォトダイオード８６２が配置されている画素領域Ａ１及びカラーフィルタ層８６６を含む領域が、防水性を有するシリコン基板８６１、マイクロレンズ保護膜、および疎水膜により隙間なく囲まれる。その結果、フォトダイオード８６２やカラーフィルタ層８６６への水分や不純物の浸入が防止され、暗電流の増加やカラーフィルタの分光特性の変化が防止される。
このように、図８２に示したチップ８８０によれば、チップ８８０内への水分や不純物の浸入が、マイクロレンズ保護膜と疎水膜により防止される。よって、防湿性能を向上させたチップ８８０とすることが可能となる。
パッド開口部７０３やチップ端には、積層膜界面が存在するので、チップの表面に比べて、水分などが侵入しやすい。そのような部分に、溝を形成し、疎水膜を形成し、その疎水膜で積層膜界面を覆うようにすることで、チップ内への水や不純物の侵入を防ぐことが可能となる。
また側壁部（スクライブ領域Ａ３）に、疎水膜を設けることで、ダイシング時に各膜界面に係る力を緩和することを期待でき、膜剥がれやクラックが発生する可能性を低減させることが可能となる。
また仮に、膜剥がれやクラックが発生しても、溝が設けられていることで、その溝で膜剥がれやクラックを止めることができ、パッド領域Ａ２まで影響が及ぶようなことを防ぐことができる。
膜剥がれやクラックが発生する可能性を低減させることや、膜剥がれやクラックが発生したとしてもその影響を低減することが可能となることで、チップの防湿性能をより向上させることが可能となる。
＜第７−１９の実施の形態について＞
図８３に、第７の実施の形態におけるチップの他の構成を示す。図８３に示したチップ８９０は、表面照射型のＣＭＯＳイメージセンサを構成している。図８３に示したチップ８９０において、図８１に示したチップ８６０と同一の構成を有する部分に関しては、同一の符号を付して説明する。
図８３のチップ８９０は、図８１のチップ８６０から平坦化膜８６７を削除した構成となっている。すなわち、図８３に示したチップ８９０のマイクロレンズ保護膜８６８の天井部は、カラーフィルタ層８６６の上面に接している。
これにより、チップ８９０は、図８１のチップ８６０と比較して、マイクロレンズの平坦性が若干劣るものの、同様の防水効果を実現しつつ、製造工程の短縮及びコスト削減を実現することができる。
図８３のチップ８９０は、図８１のチップ８６０と同じく、マイクロレンズ保護膜８６８が、例えば、透明で防水性を有するＳｉＮにより形成され、天井部、孔壁部、および側壁部により構成されている。
天井部に設けられたマイクロレンズ保護膜８６８は、画素領域Ａ１において、各画素のフォトダイオード８６２に光を集めるためのマイクロレンズとして画素毎に形成されている。また、天井部のマイクロレンズ保護膜８６８は、パッド開口部８６９が形成されている部分を除いて、側壁部により囲まれる領域全体を覆うように形成されている。
孔壁部に設けられたマイクロレンズ保護膜８９１−１とマイクロレンズ保護膜８９１−２は、パッド開口部８６９の内壁を覆うように形成されている。また、孔壁部に設けられたマイクロレンズ保護膜８９１−１とマイクロレンズ保護膜８９１−２は、平坦化膜８６５に接し、その下端は電極パッド８７０の上面に接している。
側壁部に設けられたマイクロレンズ保護膜８９３は、チップ８９０の側面のうち、平坦化膜８６５の上端からシリコン基板８６１の一部までの範囲を覆うように形成されている。また、側壁部に設けられたマイクロレンズ保護膜８９３は、シリコン基板８６１の表面に対して垂直であり、シリコン基板８６１の側面に接している。
これにより、フォトダイオード８６２が配置されている画素領域Ａ１及びカラーフィルタ層８６６を含む領域が、防水性を有するシリコン基板８６１及びマイクロレンズ保護膜８６８により隙間なく囲まれる。その結果、フォトダイオード８６２の表面やカラーフィルタ層８６６への水分や不純物の浸入が防止され、暗電流の増加やカラーフィルタの分光特性の変化が防止される。
また、マイクロレンズ保護膜８６８が、マイクロレンズと防水性を有する保護膜を兼ねるため、チップ８９０の積層数を削減し、製造工程を削減することができる。
図８３に示したチップ８９０は、孔壁部と側壁部に、さらに疎水膜が設けられている。
図８３に示したチップ８９０においては、パッド開口部８６９の画素領域Ａ１側には、疎水膜８９２−１が形成され、パッド開口部８６９のスクライブ領域Ａ３側には、疎水膜８９２−２が形成されている。
パッド開口部８６９に形成されている疎水膜８９２は、パッド開口部８６９の内壁を覆うように形成され、マイクロレンズ保護膜８６８の上端から電極パッド８７０まで形成され、電極パッド８７０の上面に接している。すなわち、疎水膜８９２は、マイクロレンズ保護膜８９１を覆うように形成されている。
側壁部には、疎水膜８９４が形成されている。側壁部に設けられた疎水膜８９４は、チップ８９０の側面のうち、マイクロレンズ保護膜８６８の上端からシリコン基板８６１の一部分まで覆っている。また、疎水膜８９４の先端は、シリコン基板８６１に接している。すなわち、疎水膜８９４は、マイクロレンズ保護膜８９３を覆うように形成されている。
このように、チップ８９０の各パッド開口部８６９の内壁は、疎水膜８９２により隙間なく覆われる。また、チップ８９０の側壁部は、疎水膜８９４により隙間なく覆われている。
孔壁部や側壁部には、積層膜界面が存在するので、チップの表面に比べて、水分などが侵入しやすい。そのような部分に、疎水膜を形成し、積層膜界面を覆うようにすることで、チップ内への水や不純物の侵入を防ぐことが可能となる。
また側壁部（スクライブ領域Ａ３）に、マイクロレンズ保護膜と疎水膜を設けることで、ダイシング時に各膜界面に係る力を緩和することが可能となり、膜剥がれやクラックが発生する可能性を低減させることが可能となる。膜剥がれやクラックが発生する可能性を低減させることが可能となることで、チップの防湿性能をより向上させることが可能となる。
このように、図８３に示したチップ８９０においては、マイクロレンズ保護膜と疎水膜の２層が積層された膜で、水分や不純物の浸入を防ぐ構造とされている。よって、防湿性能をより向上させたチップ８９０とすることが可能となる。
＜第７−２０の実施の形態について＞
図８４に、第７の実施の形態におけるチップの他の構成を示す。図８４に示したチップ９００は、表面照射型のＣＭＯＳイメージセンサを構成している。図８４に示したチップ９００において、図８２に示したチップ８８０と同一の構成を有する部分に関しては、同一の符号を付して説明する。
図８４のチップ９００は、図８２のチップ８８０から平坦化膜８６７を削除した構成となっている。すなわち、図９１に示したチップ９００のマイクロレンズ保護膜８６８の天井部は、カラーフィルタ層８６６の上面に接している。
これにより、チップ９００は、図８２のチップ８８０と比較して、マイクロレンズの平坦性が若干劣るものの、同様の防水効果を実現しつつ、製造工程の短縮及びコスト削減を実現することができる。
図８４のチップ９００は、図８２のチップ８８０と同じく、マイクロレンズ保護膜８６８が、例えば、透明で防水性を有するＳｉＮにより形成され、天井部、孔壁部、および側壁部により構成されている。
天井部のマイクロレンズ保護膜８６８は、画素領域Ａ１において、各画素のフォトダイオード８６２に光を集めるためのマイクロレンズとして画素毎に形成されている。また、天井部のマイクロレンズ保護膜８６８は、パッド開口部８６９や溝９０１、溝９０４が形成されている部分を除いて、側壁部により囲まれる領域全体を覆うように形成されている。
チップ９００のパッド領域Ａ２には、パッド開口部８６９の両側に溝（スリット）が設けられ、その溝にマイクロレンズ保護膜と疎水膜が形成されている。パッド開口部８６９の画素領域Ａ１側には、溝９０１−１が形成され、その内壁には、マイクロレンズ保護膜９０２−１の上に疎水膜９０３−１が積層されて形成され、マイクロレンズ保護膜９０２−２の上に疎水膜９０３−２が積層されて形成されている。
同様に、パッド開口部８６９のスクライブ領域Ａ３側には、溝９０１−２が形成され、その内壁には、マイクロレンズ保護膜９０２−３の上に疎水膜９０３−３が積層されて形成され、マイクロレンズ保護膜９０２−４の上に疎水膜９０３−４が積層されて形成されている。
溝９０１は、フォトダイオード８６２が設けられているシリコン基板８６１の一部分まで掘り込まれている。この溝９０１の内側にマイクロレンズ保護膜９０２と疎水膜９０３が設けられている。すなわちマイクロレンズ保護膜９０２は、平坦化膜８６５の上端からシリコン基板８６１の一部分まで覆う形状で形成され、マイクロレンズ保護膜９０２の先端は、シリコン基板８６１に接している状態で形成されている。
疎水膜９０３は、マイクロレンズ保護膜８６８の上端からシリコン基板８６１の一部分まで覆う形状で形成され、疎水膜９０３の先端は、シリコン基板８６１に接している状態で形成されている。すなわち、疎水膜９０３は、マイクロレンズ保護膜９０２を覆うように形成されている。
スクライブ領域Ａ３には、溝（スリット）が設けられ、その溝に疎水膜が形成されている。スクライブ領域Ａ３には、溝９０４が形成され、その内壁には、マイクロレンズ保護膜９０５−１の上に疎水膜９０６−１が積層されて形成され、マイクロレンズ保護膜９０５−２の上に疎水膜９０６−２が積層されて形成されている。
溝９０４は、溝９０１と同じく、フォトダイオード８６２が設けられているシリコン基板８６１の一部分まで掘り込まれている。この溝９０４の内側にマイクロレンズ保護膜９０５と疎水膜９０６が設けられている。
すなわちマイクロレンズ保護膜９０５は、平坦化膜８６５の上端からシリコン基板８６１の一部分まで覆う形状で形成され、マイクロレンズ保護膜９０５の先端は、シリコン基板８６１に接している状態で形成されている。
疎水膜９０６は、マイクロレンズ保護膜８６８の上端からシリコン基板８６１の一部分まで覆う形状で形成され、疎水膜９０６の先端は、シリコン基板８６１に接している状態で形成されている。すなわち、疎水膜９０６は、マイクロレンズ保護膜９０５を覆うように形成されている。
このように、溝が設けられ、マイクロレンズ保護膜と疎水膜が形成されることで、フォトダイオード８６２が配置されている画素領域Ａ１及びカラーフィルタ層８６６を含む領域が、防水性を有するシリコン基板８６１、マイクロレンズ保護膜、および疎水膜により隙間なく囲まれる。その結果、フォトダイオード８６２やカラーフィルタ層８６６への水分や不純物の浸入が防止され、暗電流の増加やカラーフィルタの分光特性の変化が防止される。
このように、図８４に示したチップ９００によれば、チップ９００内への水分や不純物の浸入が、マイクロレンズ保護膜と疎水膜により防止される。よって、防湿性能を向上させたチップ９００とすることが可能となる。
パッド開口部７０３やチップ端には、積層膜界面が存在するので、チップの表面に比べて、水分などが侵入しやすい。そのような部分に、溝を形成し、疎水膜を形成し、その疎水膜で積層膜界面を覆うようにすることで、チップ内への水や不純物の侵入を防ぐことが可能となる。
また側壁部（スクライブ領域Ａ３）に、疎水膜を設けることで、ダイシング時に各膜界面に係る力を緩和することを期待でき、膜剥がれやクラックが発生する可能性を低減させることが可能となる。
また仮に、膜剥がれやクラックが発生しても、溝が設けられていることで、その溝で膜剥がれやクラックを止めることができ、パッド領域Ａ２まで影響が及ぶようなことを防ぐことができる。
膜剥がれやクラックが発生する可能性を低減させることや、膜剥がれやクラックが発生したとしてもその影響を低減することが可能となることで、チップの防湿性能をより向上させることが可能となる。
＜第７−２１の実施の形態について＞
図８５に、第７の実施の形態におけるチップの他の構成を示す。図８５に示したチップ９１０は、表面照射型のＣＭＯＳイメージセンサを構成している。図８５に示したチップ９１０において、図８１に示したチップ８６０と同一の構成を有する部分に関しては、同一の符号を付して説明する。
図８５に示したチップ９１０は、図８１に示したチップ８６０と異なり、マイクロレンズが、マイクロレンズ保護膜８６８で構成されず、マイクロレンズ層９１１として形成されている。
図８５に示したチップ９１０においては、層間絶縁膜８６３と平坦化膜８６５との間に、水分や不純物の浸入を防止するための保護膜９１２が形成されている。また層間絶縁膜８６３の上側には、配線層メタル８６４が形成されており、この配線層メタル８６４が形成されている部分は、配線層メタル８６４と平坦化膜８６５との間に保護膜９１２が形成されている。
保護膜９１２は、連続的に形成されている。保護膜９１２は、例えば、透明で防水性を有するＳｉＮ（窒化ケイ素、シリコンナイトライド）により形成される。
保護膜９１２の天井部は、層間絶縁膜８６３と平坦化膜８６５の間、および配線層メタル８６４と平坦化膜８６５の間に連続的に形成され、層間絶縁膜８６３または配線層メタル８６４の上面と平坦化膜８６５の下面に接している。
パッド領域Ａ２とスクライブ領域Ａ３の部分では、配線層メタル８６４、平坦化膜８６５、カラーフィルタ層８６６が形成されていないため、天井部の保護膜９１２は、層間絶縁膜８６３とマイクロレンズ層９１１の間に形成され、層間絶縁膜８６３の上面とマイクロレンズ層９１１の下面に接している。
天井部に設けられている保護膜９１２は、パッド開口部９１３が形成されている部分を除いて、側壁部により囲まれる領域全体を覆うように形成されている。
側壁部に設けられている保護膜９１２は、保護膜９１５として、チップ９１０の側面に、シリコン基板８６１の表面に対して垂直に形成されている。側壁部の保護膜９１５は、チップ９１０の側面のうち、層間絶縁膜８６３の上端からシリコン基板８６１の一部までの範囲を覆っており、側壁部の内壁はシリコン基板８６１の側面に接している。
従って、パッド開口部９１３が形成されている部分を除いて、画素領域Ａ１を含むシリコン基板８６１の表面全体が、天井部の保護膜９１２と側壁部の保護膜９１５により隙間なく囲まれる。
これにより、チップ９１０の表面（上方）からの水分や不純物の浸入が、天井部の保護膜９１２により防止される。また、チップ９１０の側面からの水分や不純物の浸入が、側壁部の保護膜９１５により防止される。さらに、チップ９１０の下方からの水分や不純物の浸入が、シリコン基板８６１の下面により防止される。
その結果、例えば、チップ９１０を水蒸気圧が高く水分の拡散が早い環境下においても、フォトダイオード８６２の表面への水分や不純物の浸入による暗電流の増加や分光特性の変化を防止することができる。
さらに、図８５に示したチップ９１０は、孔壁部と側壁部に、疎水膜が設けられている。
図８５に示したチップ９１０においては、パッド開口部９１３の画素領域Ａ１側には、疎水膜９１４−１が形成され、パッド開口部９１３のスクライブ領域Ａ３側には、疎水膜９１４−２が形成されている。
パッド開口部９１３に形成されている疎水膜９１４は、パッド開口部９１３の内壁を覆うように形成され、保護膜９１２のパット開口部９１３側の側面を覆っている。疎水膜９１４の先端は、電極パッド８７０の上面に接している。
チップ端には、疎水膜９１６が形成されている。側壁部に設けられた疎水膜９１６は、チップ９００の側面のうち、保護膜９１２の上端からシリコン基板８６１の一部分まで覆っている。また、疎水膜９１６の先端は、シリコン基板８６１に接している。すなわち、疎水膜９１６は、保護膜９１５を覆うように形成されている。
このように、チップ９１０の各パッド開口部９１３の内壁は、疎水膜９１４により隙間なく覆われる。また、チップ９１０の側壁部は、疎水膜９１６により隙間なく覆われている。
孔壁部や側壁部には、積層膜界面が存在するので、チップの表面に比べて、水分などが侵入しやすい。そのような部分に、疎水膜を形成し、積層膜界面を覆うようにすることで、チップ内への水や不純物の侵入を防ぐことが可能となる。
また側壁部（スクライブ領域Ａ３）に、保護膜と疎水膜を設けることで、ダイシング時に各膜界面に係る力を緩和することが可能となり、膜剥がれやクラックが発生する可能性を低減させることが可能となる。膜剥がれやクラックが発生する可能性を低減させることが可能となることで、チップの防湿性能をより向上させることが可能となる。
このように、図８５に示したチップ９１０においては、保護膜と疎水膜の２層が積層された膜で、水分や不純物の浸入を防ぐ構造とされている。よって、防湿性能をより向上させたチップ９１０とすることが可能となる。
＜第７−２２の実施の形態について＞
図８６に、第７の実施の形態におけるチップの他の構成を示す。図８６に示したチップ９２０は、表面照射型のＣＭＯＳイメージセンサを構成している。図８６に示したチップ９２０において、図８５に示したチップ９１０と同一の構成を有する部分に関しては、同一の符号を付して説明する。
図８６に示したチップ９２０は、図８５に示したチップ９１０と同じく、マイクロレンズが、マイクロレンズ保護膜で構成されず、マイクロレンズ層９１１として形成されている。
図８６に示したチップ９２０においては、図８５に示したチップ９１０と同じく、層間絶縁膜８６３と平坦化膜８６５との間に、水分や不純物の浸入を防止するための保護膜９１２が形成されている。また層間絶縁膜８６３の上側には、配線層メタル８６４が形成されており、この配線層メタル８６４が形成されている部分は、配線層メタル８６４と平坦化膜８６５との間に保護膜９１２が形成されている。
図８６に示したチップ９２０の画素領域Ａ１とパッド領域Ａ２の構成は、図８５に示したチップ９１０の画素領域Ａ１とパッド領域Ａ２の構成と同一である。
チップ９２０のスクライブ領域Ａ３には、溝９２１が形成され、その溝９２１には、保護膜９２２と疎水膜９２３が形成されている。すなわちスクライブ領域Ａ３には、溝９２１が形成され、その内壁には、保護膜９２２−１の上に疎水膜９２３−１が積層されて形成され、保護膜９２２−２の上に疎水膜９２３−２が積層されて形成されている。
溝９２１は、フォトダイオード８６２が設けられているシリコン基板８６１の一部分まで掘り込まれている。この溝９２１の内側に保護膜９２２と疎水膜９２３が設けられている。
すなわち保護膜９２２は、層間絶縁膜８６３の上端からシリコン基板８６１の一部分まで覆う形状で形成され、保護膜９２２の先端は、シリコン基板８６１に接している状態で形成されている。
疎水膜９２３は、保護膜９１２の上端からシリコン基板８６１の一部分まで覆う形状で形成され、疎水膜９２３の先端は、シリコン基板８６１に接している状態で形成されている。疎水膜９２３は、保護膜９２２の側面全体を覆うように形成されている。
このように、溝が設けられ、保護膜と疎水膜が形成されることで、フォトダイオード８６２が配置されている画素領域Ａ１が、防水性を有するシリコン基板８６１、保護膜、疎水膜により隙間なく囲まれる。その結果、フォトダイオード８６２への水分や不純物の浸入が防止され、暗電流の増加が防止される。
このように、図８６に示したチップ９２０によれば、チップ９２０内への水分や不純物の浸入が、保護膜と疎水膜により防止される。よって、防湿性能を向上させたチップ９２０とすることが可能となる。
パッド開口部９１３やチップ端には、積層膜界面が存在するので、チップの表面に比べて、水分などが侵入しやすい。そのような部分に、疎水膜を形成し、その疎水膜で積層膜界面を覆うようにすることで、チップ内への水や不純物の侵入を防ぐことが可能となる。
また側壁部（スクライブ領域Ａ３）に、疎水膜を設けることで、ダイシング時に各膜界面に係る力を緩和することを期待でき、膜剥がれやクラックが発生する可能性を低減させることが可能となる。
また仮に、膜剥がれやクラックが発生しても、溝が設けられていることで、その溝で膜剥がれやクラックを止めることができ、パッド領域Ａ２まで影響が及ぶようなことを防ぐことができる。
膜剥がれやクラックが発生する可能性を低減させることや、膜剥がれやクラックが発生したとしてもその影響を低減することが可能となることで、チップの防湿性能をより向上させることが可能となる。
＜第７−２３の実施の形態について＞
第７−１乃至第７−２２の実施の形態として説明した各チップのパッケージングの方法として、例えば、ＣＳＰ（Chip Size Package）を採用することが可能である。
図８７は、図６６に示したチップ７２０をＣＳＰによりパッケージングした半導体パッケージ９３０の構成例を模式的に示す断面図である。なお、図中、図６６と対応する部分には同じ符号を付し、その説明は適宜省略する。
半導体パッケージ９３０では、チップ７２０の表面に透明なシール樹脂９３１が充填され、その上にガラス基板９３２が積層される。これにより、チップ７２０が外部環境から保護される。
また、パッド開口部７０３にもシール樹脂９３１が充填されている構成となっている。換言すれば、孔壁部内に形成された疎水膜７２４で囲まれる内部は、シール樹脂９３１が充填された構成とされている。さらに側壁部に形成されている疎水膜７２５は、シール樹脂９３１で覆われた構成となっている。
パッド開口部７０３にシール樹脂９３１が充填された構成とすることで、その部分に、半導体パッケージ９３０に外部から力が加えられたときなどに緩衝材としての役割を持たすことができ、外部からの圧力などに対する耐性を向上させることができる。
また、側壁部に形成されている疎水膜７２５をシール樹脂９３１で覆われた構成とすることで、ダイシング時に、膜界面に係る力を緩和することができ、ダイシング時の膜剥がれやクラックが発生する可能性を低減させることが可能となる。また、膜剥がれやクラックが発生しないことで、チップの防湿性能を向上させることが可能となる。
また、シール樹脂９３１に水分が浸入した場合、浸入した水分にシール樹脂９３１に含まれる接着剤の成分が溶け込み、チップ７２０の品質を劣化させるおそれがある。しかしながら、上述したように、保護膜７２１の働きにより、チップ７２０のフォトダイオード７４の表面やカラーフィルタ層７７への水分の浸入が防止されるため、チップ７２０の品質の劣化が防止される。
さらに、パッド開口部が設けられている部分やチップ端には、積層膜界面が存在するので、チップの表面に比べて、水分などが侵入しやすい。そのような部分に、保護膜だけでなく疎水膜を形成し、積層膜界面を覆うようにすることで、仮に、シール樹脂９３１に水分が浸入した場合であっても、チップ７２０のフォトダイオード７４の表面やカラーフィルタ層７７への水分の浸入が防止されるため、チップ７２０の品質の劣化を防止することが可能となる。
＜第７−２４の実施の形態について＞
図８８は、図６８に示したチップ７３０をＣＳＰによりパッケージングした半導体パッケージ９４０の構成例を模式的に示す断面図である。なお、図中、図６８と対応する部分には同じ符号を付し、その説明は適宜省略する。
半導体パッケージ９４０では、チップ７３０の表面に透明なシール樹脂９３１が充填され、その上にガラス基板９３２が積層されている。これにより、チップ７３０が外部環境から保護される。
また、パッド開口部７０３、溝７３１−１、溝７３１−２、および溝７３４にもシール樹脂９３１が充填されている構成となっている。また、スクライブ領域Ａ３のチップ端にも、シール樹脂９３１が充填されている構成とされている。
パッド開口部７０３、溝７３１−１、溝７３１−２、および溝７３４にシール樹脂９３１が充填された構成とすることで、その部分に、半導体パッケージ９３０に外部から力が加えられたときなどに緩衝材としての役割を持たすことができ、外部からの圧力などに対する耐性を向上させることができる。
また、スクライブ領域Ａ３にも、シール樹脂９３１が充填されている構成とすることで、ダイシングに、膜界面に係る力を緩和することができ、ダイシング時の膜剥がれやクラックが発生する可能性を低減させることが可能となる。また、膜剥がれやクラックが発生しないことで、チップの防湿性能を向上させることが可能となる。
また、シール樹脂９３１に水分が浸入した場合、浸入した水分にシール樹脂９３１に含まれる接着剤の成分が溶け込み、チップ７２０の品質を劣化させるおそれがある。しかしながら、上述したように、保護膜７２１の働きにより、チップ７３０のフォトダイオード７４の表面やカラーフィルタ層７７への水分の浸入が防止されるため、チップ７３０の品質の劣化を防止することが可能となる。
パッド開口部７０３やチップ端には、積層膜界面が存在するので、チップの表面に比べて、水分などが侵入しやすい。そのような部分に、溝を形成し、疎水膜を形成し、その疎水膜で積層膜界面を覆うようにすることで、チップ内への水や不純物の侵入を防ぐことが可能となる。
また側壁部（スクライブ領域Ａ３）に、疎水膜を設けることで、ダイシング時に各膜界面に係る力を緩和することを期待でき、膜剥がれやクラックが発生する可能性を低減させることが可能となる。
また仮に、膜剥がれやクラックが発生しても、溝が設けられていることで、その溝で膜剥がれやクラックを止めることができ、パッド領域Ａ２まで影響が及ぶようなことを防ぐことができる。
膜剥がれやクラックが発生する可能性を低減させることや、膜剥がれやクラックが発生したとしてもその影響を低減することが可能となることで、チップの防湿性能をより向上させることが可能となる。
＜第７−２５の実施の形態について＞
図８９は、図７１に示したチップ７６０をＣＳＰによりパッケージングした半導体パッケージ９５０の構成例を模式的に示す断面図である。なお、図中、図７１と対応する部分には同じ符号を付し、その説明は適宜省略する。
半導体パッケージ９５０では、チップ７６０の表面に透明なシール樹脂９３１が充填され、その上にガラス基板９３２が積層されている。これにより、チップ７６０が外部環境から保護される。
また、パッド開口部７０３にもシール樹脂９３１が充填されている構成となっている。換言すれば、孔壁部内に形成された疎水膜７６４で囲まれる内部は、シール樹脂９３１が充填された構成とされている。さらに側壁部に形成されている疎水膜７６６は、シール樹脂９３１で覆われた構成となっている。
パッド開口部７０３にシール樹脂９３１が充填された構成とすることで、その部分に、半導体パッケージ９５０に外部から力が加えられたときなどに緩衝材としての役割を持たすことができ、外部からの圧力などに対する耐性を向上させることができる。
また、側壁部に形成されている疎水膜７６６をシール樹脂９３１で覆われた構成とすることで、ダイシングに、膜界面に係る力を緩和することができ、ダイシング時の膜剥がれやクラックが発生する可能性を低減させることが可能となる。また、膜剥がれやクラックが発生しないことで、チップの防湿性能を向上させることが可能となる。
また、シール樹脂９３１に水分が浸入した場合、浸入した水分にシール樹脂９３１に含まれる接着剤の成分が溶け込み、チップ７６０の品質を劣化させるおそれがある。しかしながら、上述したように、マイクロレンズ保護膜７６１，７６３，７６５の働きにより、チップ７６０のフォトダイオード７４の表面やカラーフィルタ層７７への水分の浸入が防止されるため、チップ７６０の品質の劣化してしまうようなことを防止することが可能となる。
さらに、パッド開口部が設けられている部分やチップ端には、積層膜界面が存在するので、チップの表面に比べて、水分などが侵入しやすい。そのような部分に、マイクロレンズ保護膜だけでなく疎水膜を形成し、積層膜界面を覆うようにすることで、仮に、シール樹脂９３１に水分が浸入した場合であっても、チップ７６０のフォトダイオード７４の表面やカラーフィルタ層７７への水分の浸入が防止されるため、チップ７６０の品質の劣化してしまうようなことを防止することが可能となる。
＜第７−２６の実施の形態について＞
図９０は、図７２に示したチップ７７０をＣＳＰによりパッケージングした半導体パッケージ９６０の構成例を模式的に示す断面図である。なお、図中、図７２と対応する部分には同じ符号を付し、その説明は適宜省略する。
半導体パッケージ９６０では、チップ７７０の表面に透明なシール樹脂９３１が充填され、その上にガラス基板９３２が積層されている。これにより、チップ７７０が外部環境から保護される。
また、パッド開口部７０３、溝７７１−１、溝７７１−２、および溝７７４にもシール樹脂９３１が充填されている構成となっている。さらにスクライブ領域Ａ３にも、シール樹脂９３１が充填されている構成とされている。
パッド開口部７０３、溝７７１−１、溝７７１−２、および溝７７４にシール樹脂９３１が充填された構成とすることで、その部分に、半導体パッケージ９３０に外部から力が加えられたときなどに緩衝材としての役割を持たすことができ、外部からの圧力などに対する耐性を向上させることができる。
また、スクライブ領域Ａ３にも、シール樹脂９３１が充填されている構成とすることで、ダイシングに、膜界面に係る力を緩和することができ、ダイシング時の膜剥がれやクラックが発生する可能性を低減させることが可能となる。また、膜剥がれやクラックが発生しないことで、チップの防湿性能を向上させることが可能となる。
また、シール樹脂９３１に水分が浸入した場合、浸入した水分にシール樹脂９３１に含まれる接着剤の成分が溶け込み、チップ７２０の品質を劣化させるおそれがある。しかしながら、上述したように、マイクロレンズ保護膜７６１，７７２，７７５の働きにより、チップ７７０のフォトダイオード７４の表面やカラーフィルタ層７７への水分の浸入が防止されるため、チップ７７０の品質の劣化が防止される。
パッド開口部７０３やチップ端には、積層膜界面が存在するので、チップの表面に比べて、水分などが侵入しやすい。そのような部分に、溝を形成し、疎水膜を形成し、その疎水膜で積層膜界面を覆うようにすることで、チップ内への水や不純物の侵入を防ぐことが可能となる。
また側壁部（スクライブ領域Ａ３）に、疎水膜を設けることで、ダイシング時に各膜界面に係る力を緩和することを期待でき、膜剥がれやクラックが発生する可能性を低減させることが可能となる。
また仮に、膜剥がれやクラックが発生しても、溝が設けられていることで、その溝で膜剥がれやクラックを止めることができ、パッド領域Ａ２まで影響が及ぶようなことを防ぐことができる。
膜剥がれやクラックが発生する可能性を低減させることや、膜剥がれやクラックが発生したとしてもその影響を低減することが可能となることで、チップの防湿性能をより向上させることが可能となる。
＜第７−２７の実施の形態について＞
図９１は、図７３に示したチップ７８０をＣＳＰによりパッケージングした半導体パッケージ９７０の構成例を模式的に示す断面図である。なお、図中、図７３と対応する部分には同じ符号を付し、その説明は適宜省略する。
半導体パッケージ９７０では、チップ７８０の表面に透明なシール樹脂９３１が充填され、その上にガラス基板９３２が積層されている。これにより、チップ７８０が外部環境から保護される。
また、パッド開口部７０３にもシール樹脂９３１が充填されている構成となっている。換言すれば、孔壁部内に形成された疎水膜７８２で囲まれる内部は、シール樹脂９３１が充填された構成とされている。さらに側壁部に形成されている疎水膜７８４も、シール樹脂９３１で覆われた構成となっている。
パッド開口部７０３にシール樹脂９３１が充填された構成とすることで、その部分に、半導体パッケージ９７０に外部から力が加えられたときなどに緩衝材としての役割を持たすことができ、外部からの圧力などに対する耐性を向上させることができる。
また、側壁部に形成されている疎水膜７８４をシール樹脂９３１で覆われた構成とすることで、ダイシング時に、膜界面に係る力を緩和することができ、ダイシング時の膜剥がれやクラックが発生する可能性を低減させることが可能となる。また、膜剥がれやクラックが発生しないことで、チップの防湿性能を向上させることが可能となる。
また、シール樹脂９３１に水分が浸入した場合、浸入した水分にシール樹脂９３１に含まれる接着剤の成分が溶け込み、チップ７８０の品質を劣化させるおそれがある。しかしながら、上述したように、マイクロレンズ保護膜７６１，７８１，７８３の働きにより、チップ７８０のフォトダイオード７４の表面やカラーフィルタ層７７への水分の浸入が防止されるため、チップ７８０の品質が劣化してしまうようなことを防止することが可能となる。
さらに、パッド開口部が設けられている部分やチップ端には、積層膜界面が存在するので、チップの表面に比べて、水分などが侵入しやすい。そのような部分に、マイクロレンズ保護膜だけでなく疎水膜を形成し、積層膜界面を覆うようにすることで、仮に、シール樹脂９３１に水分が浸入した場合であっても、チップ７８０のフォトダイオード７４の表面やカラーフィルタ層７７への水分の浸入が防止されるため、チップ７８０の品質が劣化してしまうようなことを防止することが可能となる
＜第７−２８の実施の形態について＞
図９２は、図７４に示したチップ７９０をＣＳＰによりパッケージングした半導体パッケージ９８０の構成例を模式的に示す断面図である。なお、図中、図７４と対応する部分には同じ符号を付し、その説明は適宜省略する。
半導体パッケージ９８０では、チップ７９０の表面に透明なシール樹脂９３１が充填され、その上にガラス基板９３２が積層されている。これにより、チップ７９０が外部環境から保護される。
また、パッド開口部７０３、溝７９１−１、溝７９１−２、および溝７９４にもシール樹脂９３１が充填されている構成となっている。さらにスクライブ領域Ａ３のチップ端にも、シール樹脂９３１が充填されている構成とされている。
パッド開口部７０３、溝７９１−１、溝７９１−２、および溝７９４にシール樹脂９３１が充填された構成とすることで、その部分に、半導体パッケージ９８０に外部から力が加えられたときなどに緩衝材としての役割を持たすことができ、外部からの圧力などに対する耐性を向上させることができる。
また、スクライブ領域Ａ３にも、シール樹脂９３１が充填されている構成とすることで、ダイシング時に、膜界面に係る力を緩和することができ、ダイシング時の膜剥がれやクラックが発生する可能性を低減させることが可能となる。また、膜剥がれやクラックが発生しないことで、チップの防湿性能を向上させることが可能となる。
また、シール樹脂９３１に水分が浸入した場合、浸入した水分にシール樹脂９３１に含まれる接着剤の成分が溶け込み、チップ７９０の品質を劣化させるおそれがある。しかしながら、上述したように、マイクロレンズ保護膜７６１，７９２，７９５の働きにより、チップ７９０のフォトダイオード７４の表面やカラーフィルタ層７７への水分の浸入が防止されるため、チップ７９０の品質が劣化してしまうようなことを防止することが可能となる。
パッド開口部７０３やチップ端には、積層膜界面が存在するので、チップの表面に比べて、水分などが侵入しやすい。そのような部分に、溝を形成し、疎水膜を形成し、その疎水膜で積層膜界面を覆うようにすることで、チップ内への水や不純物の侵入を防ぐことが可能となる。
また側壁部（スクライブ領域Ａ３）に、疎水膜を設けることで、ダイシング時に各膜界面に係る力を緩和することを期待でき、膜剥がれやクラックが発生する可能性を低減させることが可能となる。
また仮に、膜剥がれやクラックが発生しても、溝が設けられていることで、その溝で膜剥がれやクラックを止めることができ、パッド領域Ａ２まで影響が及ぶようなことを防ぐことができる。
膜剥がれやクラックが発生する可能性を低減させることや、膜剥がれやクラックが発生したとしてもその影響を低減することが可能となることで、チップの防湿性能をより向上させることが可能となる。
＜第７−２９の実施の形態について＞
図９３は、図７５に示したチップ８００をＣＳＰによりパッケージングした半導体パッケージ９９０の構成例を模式的に示す断面図である。なお、図中、図７５と対応する部分には同じ符号を付し、その説明は適宜省略する。
半導体パッケージ９９０では、チップ８００の表面に透明なシール樹脂９３１が充填され、その上にガラス基板９３２が積層されている。これにより、チップ８００が外部環境から保護される。
また、パッド開口部８０２にもシール樹脂９３１が充填されている構成となっている。換言すれば、孔壁部内に形成された疎水膜８０４で囲まれる内部は、シール樹脂９３１が充填された構成とされている。さらに側壁部に形成されている疎水膜８０６も、シール樹脂９３１で覆われた構成となっている。
パッド開口部７０３にシール樹脂９３１が充填された構成とすることで、その部分に、半導体パッケージ９９０に外部から力が加えられたときなどに緩衝材としての役割を持たすことができ、外部からの圧力などに対する耐性を向上させることができる。
また、側壁部に形成されている疎水膜８０６をシール樹脂９３１で覆われた構成とすることで、ダイシングに、膜界面に係る力を緩和することができ、ダイシング時の膜剥がれやクラックが発生する可能性を低減させることが可能となる。また、膜剥がれやクラックが発生しないことで、チップの防湿性能を向上させることが可能となる。
また、シール樹脂９３１に水分が浸入した場合、浸入した水分にシール樹脂９３１に含まれる接着剤の成分が溶け込み、チップ８００の品質を劣化させるおそれがある。しかしながら、上述したように、保護膜８０１，８０３，８０５の働きにより、チップ８００のフォトダイオード７４の表面やカラーフィルタ層７７への水分の浸入が防止されるため、チップ８００の品質の劣化が防止される。
さらに、パッド開口部が設けられている部分やチップ端には、積層膜界面が存在するので、チップの表面に比べて、水分などが侵入しやすい。そのような部分に、保護膜だけでなく疎水膜を形成し、積層膜界面を覆うようにすることで、仮に、シール樹脂９３１に水分が浸入した場合であっても、チップ８００のフォトダイオード７４の表面やカラーフィルタ層７７への水分の浸入が防止されるため、チップ８００の品質が劣化してしまうようなことを防止することが可能となる。
＜第７−３０の実施の形態について＞
図９４は、図７６に示したチップ８１０をＣＳＰによりパッケージングした半導体パッケージ１０００の構成例を模式的に示す断面図である。なお、図中、図７６と対応する部分には同じ符号を付し、その説明は適宜省略する。
半導体パッケージ１０００では、チップ８１０の表面に透明なシール樹脂９３１が充填され、その上にガラス基板９３２が積層されている。これにより、チップ８１０が外部環境から保護される。
また、パッド開口部８０２、溝８１１−１、溝８１１−２、および溝８１５にもシール樹脂９３１が充填されている構成となっている。さらにスクライブ領域Ａ３のチップ端にも、シール樹脂９３１が充填されている構成とされている。
パッド開口部８０２、溝８１１−１、溝８１１−２、および溝８１５にシール樹脂９３１が充填された構成とすることで、その部分に、半導体パッケージ９３０に外部から力が加えられたときなどに緩衝材としての役割を持たすことができ、外部からの圧力などに対する耐性を向上させることができる。
また、スクライブ領域Ａ３にも、シール樹脂９３１が充填されている構成とすることで、ダイシング時に、膜界面に係る力を緩和することができ、ダイシング時の膜剥がれやクラックが発生する可能性を低減させることが可能となる。また、膜剥がれやクラックが発生しないことで、チップの防湿性能を向上させることが可能となる。
また、シール樹脂９３１に水分が浸入した場合、浸入した水分にシール樹脂９３１に含まれる接着剤の成分が溶け込み、チップ８１０の品質を劣化させるおそれがある。しかしながら、上述したように、保護膜８０１，８１２，８１６の働きにより、チップ８１０のフォトダイオード７４の表面やカラーフィルタ層７７への水分の浸入が防止されるため、チップ８１０の品質が劣化してしまうようなことを防止することが可能となる。
さらに、パッド開口部８０２やチップ端には、積層膜界面が存在するので、チップの表面に比べて、水分などが侵入しやすい。そのような部分に、溝を形成し、疎水膜を形成し、その疎水膜で積層膜界面を覆うようにすることで、チップ内への水や不純物の侵入を防ぐことが可能となる。
また側壁部（スクライブ領域Ａ３）に、疎水膜を設けることで、ダイシング時に各膜界面に係る力を緩和することを期待でき、膜剥がれやクラックが発生する可能性を低減させることが可能となる。
また仮に、膜剥がれやクラックが発生しても、溝が設けられていることで、その溝で膜剥がれやクラックを止めることができ、パッド領域Ａ２まで影響が及ぶようなことを防ぐことができる。
膜剥がれやクラックが発生する可能性を低減させることや、膜剥がれやクラックが発生したとしてもその影響を低減することが可能となることで、チップの防湿性能をより向上させることが可能となる。
＜第７−３１の実施の形態について＞
図９５は、図７７に示したチップ８２０をＣＳＰによりパッケージングした半導体パッケージ１０１０の構成例を模式的に示す断面図である。なお、図中、図７７と対応する部分には同じ符号を付し、その説明は適宜省略する。
半導体パッケージ１０１０では、チップ８２０の表面に透明なシール樹脂９３１が充填され、その上にガラス基板９３２が積層されている。これにより、チップ８２０が外部環境から保護される。
また、パッド開口部８０２にもシール樹脂９３１が充填されている構成となっている。換言すれば、孔壁部内に形成された疎水膜８２３で囲まれる内部は、シール樹脂９３１が充填された構成とされている。さらに側壁部に形成されている疎水膜８２５も、シール樹脂９３１で覆われた構成となっている。
パッド開口部８０２にシール樹脂９３１が充填された構成とすることで、その部分に、半導体パッケージ１０１０に外部から力が加えられたときなどに緩衝材としての役割を持たすことができ、外部からの圧力などに対する耐性を向上させることができる。
また、側壁部に形成されている疎水膜８２５やマイクロレンズ層７９をシール樹脂９３１で覆われた構成とすることで、ダイシング時に、膜界面に係る力を緩和することができ、ダイシング時の膜剥がれやクラックが発生する可能性を低減させることが可能となる。また、膜剥がれやクラックが発生しないことで、チップの防湿性能を向上させることが可能となる。
また、シール樹脂９３１に水分が浸入した場合、浸入した水分にシール樹脂９３１に含まれる接着剤の成分が溶け込み、チップ８２０の品質を劣化させるおそれがある。しかしながら、上述したように、保護膜８２１，８２２，８２４の働きにより、チップ８２０のフォトダイオード７４の表面への水分の浸入が防止されるため、チップ８２０の品質が劣化してしまうようなことを防止することが可能となる。
さらに、パッド開口部が設けられている部分やチップ端には、積層膜界面が存在するので、チップの表面に比べて、水分などが侵入しやすい。そのような部分に、保護膜だけでなく疎水膜を形成し、積層膜界面を覆うようにすることで、仮に、シール樹脂９３１に水分が浸入した場合であっても、チップ８２０のフォトダイオード７４の表面への水分の浸入が防止されるため、チップ８２０の品質が劣化してしまうようなことを防止することが可能となる。
＜第７−３２の実施の形態について＞
図９６は、図７８に示したチップ８３０をＣＳＰによりパッケージングした半導体パッケージ１０２０の構成例を模式的に示す断面図である。なお、図中、図７８と対応する部分には同じ符号を付し、その説明は適宜省略する。
半導体パッケージ１０２０では、チップ８３０の表面に透明なシール樹脂９３１が充填され、その上にガラス基板９３２が積層されている。これにより、チップ８３０が外部環境から保護される。
また、パッド開口部８０２、溝８３１−１、溝８３１−２、および溝８３５にもシール樹脂９３１が充填されている構成となっている。さらにスクライブ領域Ａ３のチップ端にも、シール樹脂９３１が充填されている構成とされている。
パッド開口部８０２、溝８３１−１、溝８３１−２、および溝８３５にシール樹脂９３１が充填された構成とすることで、その部分に、半導体パッケージ１０２０に外部から力が加えられたときなどに緩衝材としての役割を持たすことができ、外部からの圧力などに対する耐性を向上させることができる。
また、スクライブ領域Ａ３にも、シール樹脂９３１が充填されている構成とすることで、ダイシング時に、膜界面に係る力を緩和することができ、ダイシング時の膜剥がれやクラックが発生する可能性を低減させることが可能となる。また、膜剥がれやクラックが発生しないことで、チップの防湿性能を向上させることが可能となる。
また、シール樹脂９３１に水分が浸入した場合、浸入した水分にシール樹脂９３１に含まれる接着剤の成分が溶け込み、チップ８３０の品質を劣化させるおそれがある。しかしながら、上述したように、保護膜８２１，８３２，８３６の働きにより、チップ８３０のフォトダイオード７４の表面やカラーフィルタ層７７への水分の浸入が防止されるため、チップ８３０の品質が劣化してしまうようなことを防止することが可能となる。
さらに、パッド開口部８０２やチップ端には、積層膜界面が存在するので、チップの表面に比べて、水分などが侵入しやすい。そのような部分に、溝を形成し、疎水膜を形成し、その疎水膜で積層膜界面を覆うようにすることで、チップ内への水や不純物の侵入を防ぐことが可能となる。
また側壁部（スクライブ領域Ａ３）に、疎水膜を設けることで、ダイシング時に各膜界面に係る力を緩和することを期待でき、膜剥がれやクラックが発生する可能性を低減させることが可能となる。
また仮に、膜剥がれやクラックが発生しても、溝が設けられていることで、その溝で膜剥がれやクラックを止めることができ、パッド領域Ａ２まで影響が及ぶようなことを防ぐことができる。
膜剥がれやクラックが発生する可能性を低減させることや、膜剥がれやクラックが発生したとしてもその影響を低減することが可能となることで、チップの防湿性能をより向上させることが可能となる。
＜第７−３３の実施の形態について＞
図９７は、図７９に示したチップ８４０をＣＳＰによりパッケージングした半導体パッケージ１０３０の構成例を模式的に示す断面図である。なお、図中、図７９と対応する部分には同じ符号を付し、その説明は適宜省略する。
半導体パッケージ１０３０では、チップ８４０の表面に透明なシール樹脂９３１が充填され、その上にガラス基板９３２が積層されている。これにより、チップ８４０が外部環境から保護される。
また、パッド開口部８４２にもシール樹脂９３１が充填されている構成となっている。換言すれば、孔壁部内に形成された疎水膜８４４で囲まれる内部は、シール樹脂９３１が充填された構成とされている。さらに側壁部に形成されている疎水膜８４６も、シール樹脂９３１で覆われた構成となっている。
パッド開口部８４２にシール樹脂９３１が充填された構成とすることで、その部分に、半導体パッケージ１０３０に外部から力が加えられたときなどに緩衝材としての役割を持たすことができ、外部からの圧力などに対する耐性を向上させることができる。
また、側壁部に形成されている疎水膜８４６、平坦化膜７５、マイクロレンズ層７９をシール樹脂９３１で覆われた構成とすることで、ダイシング時に、膜界面に係る力を緩和することができ、ダイシング時の膜剥がれやクラックが発生する可能性を低減させることが可能となる。また、膜剥がれやクラックが発生しないことで、チップの防湿性能を向上させることが可能となる。
また、シール樹脂９３１に水分が浸入した場合、浸入した水分にシール樹脂９３１に含まれる接着剤の成分が溶け込み、チップ８４０の品質を劣化させるおそれがある。しかしながら、上述したように、保護膜８４１，８４３，８４５の働きにより、チップ８４０のフォトダイオード７４の表面への水分の浸入が防止されるため、チップ８４０の品質が劣化してしまうようなことを防止することが可能となる。
さらに、パッド開口部が設けられている部分やチップ端には、積層膜界面が存在するので、チップの表面に比べて、水分などが侵入しやすい。そのような部分に、保護膜だけでなく疎水膜を形成し、積層膜界面を覆うようにすることで、仮に、シール樹脂９３１に水分が浸入した場合であっても、チップ８４０のフォトダイオード７４の表面への水分の浸入が防止されるため、チップ８４０の品質が劣化してしまうようなことを防止することが可能となる。
＜第７−３４の実施の形態について＞
図９８は、図８０に示したチップ８５０をＣＳＰによりパッケージングした半導体パッケージ１０４０の構成例を模式的に示す断面図である。なお、図中、図８０と対応する部分には同じ符号を付し、その説明は適宜省略する。
半導体パッケージ１０４０では、チップ８５０の表面に透明なシール樹脂９３１が充填され、その上にガラス基板９３２が積層されている。これにより、チップ８５０が外部環境から保護される。
また、パッド開口部８４２、溝８５１−１、溝８５１−２、および溝８５５にもシール樹脂９３１が充填されている構成となっている。さらにスクライブ領域Ａ３のチップ端にも、シール樹脂９３１が充填されている構成とされている。
パッド開口部８４２、溝８５１−１、溝８５１−２、および溝８５５にシール樹脂９３１が充填された構成とすることで、その部分に、半導体パッケージ１０４０に外部から力が加えられたときなどに緩衝材としての役割を持たすことができ、外部からの圧力などに対する耐性を向上させることができる。
また、スクライブ領域Ａ３にも、シール樹脂９３１が充填されている構成とすることで、ダイシング時に、膜界面に係る力を緩和することができ、ダイシング時の膜剥がれやクラックが発生する可能性を低減させることが可能となる。また、膜剥がれやクラックが発生しないことで、チップの防湿性能を向上させることが可能となる。
また、シール樹脂９３１に水分が浸入した場合、浸入した水分にシール樹脂９３１に含まれる接着剤の成分が溶け込み、チップ８５０の品質を劣化させるおそれがある。しかしながら、上述したように、保護膜８２１，８５２，８５６の働きにより、チップ８５０のフォトダイオード７４の表面への水分の浸入が防止されるため、チップ８５０の品質が劣化してしまうようなことを防止することが可能となる。
さらに、パッド開口部８４２やチップ端には、積層膜界面が存在するので、チップの表面に比べて、水分などが侵入しやすい。そのような部分に、溝を形成し、疎水膜を形成し、その疎水膜で積層膜界面を覆うようにすることで、チップ内への水や不純物の侵入を防ぐことが可能となる。
また側壁部（スクライブ領域Ａ３）に、疎水膜を設けることで、ダイシング時に各膜界面に係る力を緩和することを期待でき、膜剥がれやクラックが発生する可能性を低減させることが可能となる。
また仮に、膜剥がれやクラックが発生しても、溝が設けられていることで、その溝で膜剥がれやクラックを止めることができ、パッド領域Ａ２まで影響が及ぶようなことを防ぐことができる。
膜剥がれやクラックが発生する可能性を低減させることや、膜剥がれやクラックが発生したとしてもその影響を低減することが可能となることで、チップの防湿性能をより向上させることが可能となる。
＜第７−３５の実施の形態について＞
図９９は、図８１に示したチップ８６０をＣＳＰによりパッケージングした半導体パッケージ１０５０の構成例を模式的に示す断面図である。なお、図中、図８１と対応する部分には同じ符号を付し、その説明は適宜省略する。
半導体パッケージ１０５０では、チップ８６０の表面に透明なシール樹脂９３１が充填され、その上にガラス基板９３２が積層されている。これにより、チップ８６０が外部環境から保護される。
また、パッド開口部８６９にもシール樹脂９３１が充填されている構成となっている。換言すれば、孔壁部内に形成された疎水膜８７２で囲まれる内部は、シール樹脂９３１が充填された構成とされている。さらに側壁部に形成されている疎水膜８７４も、シール樹脂９３１で覆われた構成となっている。
パッド開口部８６９にシール樹脂９３１が充填された構成とすることで、その部分に、半導体パッケージ１０５０に外部から力が加えられたときなどに緩衝材としての役割を持たすことができ、外部からの圧力などに対する耐性を向上させることができる。
また、側壁部に形成されている疎水膜８７４を、シール樹脂９３１で覆われた構成とすることで、ダイシング時に、膜界面に係る力を緩和することができ、ダイシング時の膜剥がれやクラックが発生する可能性を低減させることが可能となる。また、膜剥がれやクラックが発生しないことで、チップの防湿性能を向上させることが可能となる。
また、シール樹脂９３１に水分が浸入した場合、浸入した水分にシール樹脂９３１に含まれる接着剤の成分が溶け込み、チップ８６０の品質を劣化させるおそれがある。しかしながら、上述したように、マイクロレンズ保護膜８６８，８７１，８７３の働きにより、チップ８６０のフォトダイオード８６２の表面への水分の浸入が防止されるため、チップ８６０の品質が劣化してしまうようなことを防止することが可能となる。
さらに、パッド開口部が設けられている部分やチップ端には、積層膜界面が存在するので、チップの表面に比べて、水分などが侵入しやすい。そのような部分に、保護膜だけでなく疎水膜を形成し、積層膜界面を覆うようにすることで、仮に、シール樹脂９３１に水分が浸入した場合であっても、チップ８６０のフォトダイオード８６２の表面への水分の浸入が防止されるため、チップ８６０の品質が劣化してしまうようなことを防止することが可能となる。
＜第７−３６の実施の形態について＞
図１００は、図８２に示したチップ８８０をＣＳＰによりパッケージングした半導体パッケージ１０６０の構成例を模式的に示す断面図である。なお、図中、図８２と対応する部分には同じ符号を付し、その説明は適宜省略する。
半導体パッケージ１０６０では、チップ８８０の表面に透明なシール樹脂９３１が充填され、その上にガラス基板９３２が積層されている。これにより、チップ８８０が外部環境から保護される。
また、パッド開口部８６９、溝８８１−１、溝８８１−２、および溝８８４にもシール樹脂９３１が充填されている構成となっている。さらにスクライブ領域Ａ３のチップ端にも、シール樹脂９３１が充填されている構成とされている。
パッド開口部８６９、溝８８１−１、溝８８１−２、および溝８８４にシール樹脂９３１が充填された構成とすることで、その部分に、半導体パッケージ１０６０に外部から力が加えられたときなどに緩衝材としての役割を持たすことができ、外部からの圧力などに対する耐性を向上させることができる。
また、スクライブ領域Ａ３にも、シール樹脂９３１が充填されている構成とすることで、ダイシング時に、膜界面に係る力を緩和することができ、ダイシング時の膜剥がれやクラックが発生する可能性を低減させることが可能となる。また、膜剥がれやクラックが発生しないことで、チップの防湿性能を向上させることが可能となる。
また、シール樹脂９３１に水分が浸入した場合、浸入した水分にシール樹脂９３１に含まれる接着剤の成分が溶け込み、チップ８８０の品質を劣化させるおそれがある。しかしながら、上述したように、マイクロレンズ保護膜８６８，８８２，８８５の働きにより、チップ８８０のフォトダイオード８６２の表面への水分の浸入が防止されるため、チップ８８０の品質が劣化してしまうようなことを防止することが可能となる。
さらに、パッド開口部８４２やチップ端には、積層膜界面が存在するので、チップの表面に比べて、水分などが侵入しやすい。そのような部分に、溝を形成し、疎水膜を形成し、その疎水膜で積層膜界面を覆うようにすることで、チップ内への水や不純物の侵入を防ぐことが可能となる。
また側壁部（スクライブ領域Ａ３）に、疎水膜を設けることで、ダイシング時に各膜界面に係る力を緩和することを期待でき、膜剥がれやクラックが発生する可能性を低減させることが可能となる。
また仮に、膜剥がれやクラックが発生しても、溝が設けられていることで、その溝で膜剥がれやクラックを止めることができ、パッド領域Ａ２まで影響が及ぶようなことを防ぐことができる。
膜剥がれやクラックが発生する可能性を低減させることや、膜剥がれやクラックが発生したとしてもその影響を低減することが可能となることで、チップの防湿性能をより向上させることが可能となる。
＜第７−３７の実施の形態について＞
図１０１は、図８３に示したチップ８９０をＣＳＰによりパッケージングした半導体パッケージ１０７０の構成例を模式的に示す断面図である。なお、図中、図８３と対応する部分には同じ符号を付し、その説明は適宜省略する。
半導体パッケージ１０７０では、チップ８９０の表面に透明なシール樹脂９３１が充填され、その上にガラス基板９３２が積層されている。これにより、チップ８９０が外部環境から保護される。
また、パッド開口部８６９にもシール樹脂９３１が充填されている構成となっている。換言すれば、孔壁部内に形成された疎水膜８９２で囲まれる内部は、シール樹脂９３１が充填された構成とされている。さらに側壁部に形成されている疎水膜８９４も、シール樹脂９３１で覆われた構成となっている。
パッド開口部８６９にシール樹脂９３１が充填された構成とすることで、その部分に、半導体パッケージ１０７０に外部から力が加えられたときなどに緩衝材としての役割を持たすことができ、外部からの圧力などに対する耐性を向上させることができる。
また、側壁部に形成されている疎水膜８９４を、シール樹脂９３１で覆われた構成とすることで、ダイシング時に、膜界面に係る力を緩和することができ、ダイシング時の膜剥がれやクラックが発生する可能性を低減させることが可能となる。また、膜剥がれやクラックが発生しないことで、チップの防湿性能を向上させることが可能となる。
また、シール樹脂９３１に水分が浸入した場合、浸入した水分にシール樹脂９３１に含まれる接着剤の成分が溶け込み、チップ８９０の品質を劣化させるおそれがある。しかしながら、上述したように、マイクロレンズ保護膜８６８，８９１，８９３の働きにより、チップ８９０のフォトダイオード８６２の表面への水分の浸入が防止されるため、チップ８９０の品質が劣化してしまうようなことを防止することが可能となる。
さらに、パッド開口部が設けられている部分やチップ端には、積層膜界面が存在するので、チップの表面に比べて、水分などが侵入しやすい。そのような部分に、保護膜だけでなく疎水膜を形成し、積層膜界面を覆うようにすることで、仮に、シール樹脂９３１に水分が浸入した場合であっても、チップ８９０のフォトダイオード８６２の表面への水分の浸入が防止されるため、チップ８９０の品質が劣化してしまうようなことを防止することが可能となる。
＜第７−３８の実施の形態について＞
図１０２は、図８４に示したチップ９００をＣＳＰによりパッケージングした半導体パッケージ１０８０の構成例を模式的に示す断面図である。なお、図中、図８４と対応する部分には同じ符号を付し、その説明は適宜省略する。
半導体パッケージ１０８０では、チップ９００の表面に透明なシール樹脂９３１が充填され、その上にガラス基板９３２が積層されている。これにより、チップ９００が外部環境から保護される。
また、パッド開口部８６９、溝９０１−１、溝９０１−２、および溝９０４にもシール樹脂９３１が充填されている構成となっている。さらにスクライブ領域Ａ３のチップ端にも、シール樹脂９３１が充填されている構成とされている。
パッド開口部８６９、溝９０１−１、溝９０１−２、および溝９０４にシール樹脂９３１が充填された構成とすることで、その部分に、半導体パッケージ１０８０に外部から力が加えられたときなどに緩衝材としての役割を持たすことができ、外部からの圧力などに対する耐性を向上させることができる。
また、スクライブ領域Ａ３にも、シール樹脂９３１が充填されている構成とすることで、ダイシング時に、膜界面に係る力を緩和することができ、ダイシング時の膜剥がれやクラックが発生する可能性を低減させることが可能となる。また、膜剥がれやクラックが発生しないことで、チップの防湿性能を向上させることが可能となる。
また、シール樹脂９３１に水分が浸入した場合、浸入した水分にシール樹脂９３１に含まれる接着剤の成分が溶け込み、チップ９００の品質を劣化させるおそれがある。しかしながら、上述したように、マイクロレンズ保護膜８６８，９０２，９０５の働きにより、チップ９００のフォトダイオード８６２の表面への水分の浸入が防止されるため、チップ９００の品質が劣化してしまうようなことを防止することが可能となる。
さらに、パッド開口部８６９やチップ端には、積層膜界面が存在するので、チップの表面に比べて、水分などが侵入しやすい。そのような部分に、溝を形成し、疎水膜を形成し、その疎水膜で積層膜界面を覆うようにすることで、チップ内への水や不純物の侵入を防ぐことが可能となる。
また側壁部（スクライブ領域Ａ３）に、疎水膜を設けることで、ダイシング時に各膜界面に係る力を緩和することを期待でき、膜剥がれやクラックが発生する可能性を低減させることが可能となる。
また仮に、膜剥がれやクラックが発生しても、溝が設けられていることで、その溝で膜剥がれやクラックを止めることができ、パッド領域Ａ２まで影響が及ぶようなことを防ぐことができる。
膜剥がれやクラックが発生する可能性を低減させることや、膜剥がれやクラックが発生したとしてもその影響を低減することが可能となることで、チップの防湿性能をより向上させることが可能となる。
＜第７−３９の実施の形態について＞
図１０３は、図８５に示したチップ９１０をＣＳＰによりパッケージングした半導体パッケージ１０９０の構成例を模式的に示す断面図である。なお、図中、図８５と対応する部分には同じ符号を付し、その説明は適宜省略する。
半導体パッケージ１０９０では、チップ９１０の表面に透明なシール樹脂９３１が充填され、その上にガラス基板９３２が積層されている。これにより、チップ９１０が外部環境から保護される。
また、パッド開口部９１３にもシール樹脂９３１が充填されている構成となっている。換言すれば、孔壁部内に形成された疎水膜９１４で囲まれる内部は、シール樹脂９３１が充填された構成とされている。さらに側壁部に形成されている疎水膜９１６も、シール樹脂９３１で覆われた構成となっている。
パッド開口部９１３にシール樹脂９３１が充填された構成とすることで、その部分に、半導体パッケージ１０９０に外部から力が加えられたときなどに緩衝材としての役割を持たすことができ、外部からの圧力などに対する耐性を向上させることができる。
また、側壁部に形成されている疎水膜９１６やマイクロレンズ層９１１を、シール樹脂９３１で覆われた構成とすることで、ダイシング時に、膜界面に係る力を緩和することができ、ダイシング時の膜剥がれやクラックが発生する可能性を低減させることが可能となる。また、膜剥がれやクラックが発生しないことで、チップの防湿性能を向上させることが可能となる。
また、シール樹脂９３１に水分が浸入した場合、浸入した水分にシール樹脂９３１に含まれる接着剤の成分が溶け込み、チップ９１０の品質を劣化させるおそれがある。しかしながら、上述したように、保護膜９１２，９１５の働きにより、チップ９１０のフォトダイオード８６２の表面への水分の浸入が防止されるため、チップ９１０の品質が劣化してしまうようなことを防止することが可能となる。
さらに、パッド開口部が設けられている部分やチップ端には、積層膜界面が存在するので、チップの表面に比べて、水分などが侵入しやすい。そのような部分に、保護膜だけでなく疎水膜を形成し、積層膜界面を覆うようにすることで、仮に、シール樹脂９３１に水分が浸入した場合であっても、チップ９１０のフォトダイオード８６２の表面への水分の浸入が防止されるため、チップ９１０の品質が劣化してしまうようなことを防止することが可能となる。
＜第７−４０の実施の形態について＞
図１０４は、図８６に示したチップ９２０をＣＳＰによりパッケージングした半導体パッケージ１１００の構成例を模式的に示す断面図である。なお、図中、図８６と対応する部分には同じ符号を付し、その説明は適宜省略する。
半導体パッケージ１１００では、チップ９２０の表面に透明なシール樹脂９３１が充填され、その上にガラス基板９３２が積層されている。これにより、チップ９２０が外部環境から保護される。
また、パッド開口部９１３と溝９２１にもシール樹脂９３１が充填されている構成となっている。さらにスクライブ領域Ａ３のチップ端にも、シール樹脂９３１が充填されている構成とされている。
パッド開口部９１３と溝９２１にシール樹脂９３１が充填された構成とすることで、その部分に、半導体パッケージ１１００に外部から力が加えられたときなどに緩衝材としての役割を持たすことができ、外部からの圧力などに対する耐性を向上させることができる。
また、スクライブ領域Ａ３にも、シール樹脂９３１が充填されている構成とすることで、ダイシング時に、膜界面に係る力を緩和することができ、ダイシング時の膜剥がれやクラックが発生する可能性を低減させることが可能となる。また、膜剥がれやクラックが発生しないことで、チップの防湿性能を向上させることが可能となる。
また、シール樹脂９３１に水分が浸入した場合、浸入した水分にシール樹脂９３１に含まれる接着剤の成分が溶け込み、チップ９２０の品質を劣化させるおそれがある。しかしながら、上述したように、保護膜９１２，９２２の働きにより、チップ９２０のフォトダイオード８６２の表面への水分の浸入が防止されるため、チップ９２０の品質が劣化してしまうようなことを防止することが可能となる。
さらに、パッド開口部９１３やチップ端には、積層膜界面が存在するので、チップの表面に比べて、水分などが侵入しやすい。そのような部分に、溝を形成し、疎水膜を形成し、その疎水膜で積層膜界面を覆うようにすることで、チップ内への水や不純物の侵入を防ぐことが可能となる。
また側壁部（スクライブ領域Ａ３）に、疎水膜を設けることで、ダイシング時に各膜界面に係る力を緩和することを期待でき、膜剥がれやクラックが発生する可能性を低減させることが可能となる。
また仮に、膜剥がれやクラックが発生しても、溝が設けられていることで、その溝で膜剥がれやクラックを止めることができ、パッド領域Ａ２まで影響が及ぶようなことを防ぐことができる。
膜剥がれやクラックが発生する可能性を低減させることや、膜剥がれやクラックが発生したとしてもその影響を低減することが可能となることで、チップの防湿性能をより向上させることが可能となる。
＜第８の実施の形態＞
図１０５に、第８の実施の形態におけるチップの構成を示す。図１０５は、図２と同じく、複数のチップ（図１０５では３個のチップ）が存在し、ダイシングされる前のウェハの状態を表す。
ここでは、中央に位置するチップを、チップ１３００−１とし、左側に位置するチップをチップ１３００−２とし、右側に位置するチップをチップ１３００−３とする。また、以下の説明において、チップ１３００−１乃至１３００−３を、個々に区別する必要がない場合、単に、チップ１３００と記述する。
各チップ１３００の構成は、図２、図３を参照して説明したチップ７０と同様の構成を有している。すなわち、チップ１３００は、支持基板７１の上に、配線層７２が配置され、配線層７２の上にシリコン基板７３が配置されている。また、シリコン基板７３には、各画素の光電変換部としての複数のフォトダイオード７４（光学素子）が、所定の間隔で形成されている。
シリコン基板７３の上には、平坦化膜７５が形成され、その平坦化膜７５には、隣接する画素への光の漏れ込みを防止するための遮光膜７６が、隣接するフォトダイオード７４の間に形成されている。平坦化膜７５の上には、カラーフィルタ層７７が形成されている。カラーフィルタ層７７の上には、平坦化膜７８が形成されている。平坦化膜７８の上には、マイクロレンズ層７９が形成されている。マイクロレンズ層７９上部には、カバーガラス８１が接着層８０を介して接着されている。
支持基板７１の下部には、ソルダーレジスト１３１２と、外部回路との接続のための接続端子１３１３も設けられている。なお、ＴＳＶ（Through Silicon Via）などの貫通電極も形成されているが、図１０５においては図示を省略してある。
図１０５に示したウェハには、チップ１３００間に、溝１３１１が設けられている。溝１３１１−１は、チップ１３００−１とチップ１３００−２との間に設けられ、溝１３１１−２は、チップ１３００−１とチップ１３００−３との間に設けられている。
チップ１３００−１とチップ１３００−２との間は、スクライブ部９１−１であり、このスクライブ部９１−１に、溝１３１１−１が設けられている。同じく、チップ１３００−１とチップ１３００−３との間は、スクライブ部９１−２であり、このスクライブ部９１−２に、溝１３１１−２が設けられている。
図１０５に示したチップ１３００においては、溝１３１１は、カバーガラス８１、接着層８０、マイクロレンズ層７９、平坦化膜７８、カラーフィルタ層７７、平坦化膜７５、シリコン基板７３、配線層７２、および支持基板７１までが掘り込まれた状態で設けられている。
この溝１３１１には、接着層８０と同一の材料で形成された接着層１３１４が充填されている。接着層８０の接着剤として樹脂が用いられた場合、溝１３１１にも、樹脂が充填されている状態となる。
溝１３１１−１のチップ１３００−１側およびチップ１３００−２側のマイクロレンズ層７９、平坦化膜７８、カラーフィルタ層７７、平坦化膜７５、シリコン基板７３、配線層７２、および支持基板７１の側面には、接着層８０と連続して設けられている接着層１３１４−１が形成されている。
溝１３１１−２のチップ１３００―１側およびチップ１３００−３側のマイクロレンズ層７９、平坦化膜７８、カラーフィルタ層７７、平坦化膜７５、シリコン基板７３、配線層７２、および支持基板７１の側面には、接着層８０と連続して設けられている接着層１３１４−２が形成されている。このように、接着層８０が横方向に設けられている場合、接着層１３１４は、縦方向に設けられる。
このような溝１３１１がチップ１３００間に設けられているウェハをスクライブ部９１でダイシングした場合、図１０６に示すようなチップ１３００−１が切り出される。図１０６に示したチップ１３００−１のマイクロレンズ層７９、平坦化膜７８、カラーフィルタ層７７、平坦化膜７５、シリコン基板７３、配線層７２、および支持基板７１の断面は、接着層１３１４が積層された膜で覆われた状態とされ、表面に露出した状態とはなっていない。
このように、個片化されたチップ１３００−１は、溝１３１１−１’（図１０５に示したダイシング前の溝１３１１−１と区別を付けるためにダイシング後の溝には、ダッシュを付して記載する）の部分に設けられた接着層１３１４−１で、チップ１３００−１の積層されている層が覆われた構造とされている。
また個片化されたチップ１３００−１は、溝１３１１−２’の部分に設けられた接着層１３１４−２で、チップ１３００−１の積層されている層が覆われた構造とされている。
このように、チップ１３００−１の両端は、接着層１３１４で覆われた構成とされている。よって、チップ１３００−１の側面から水がチップ１３００−１内に侵入してくるようなことを防ぐことが可能となる。
また、チップ１３００−１の下部には、ソルダーレジスト１３１２−１が設けられているため、下部からチップ１３００−１内に水が浸入してしまうようなことを防ぐことが可能となる。このソルダーレジスト１３１２−１の代わりに、酸化膜を用いても良いし、ソルダーレジスト１３１２−１にさらに酸化膜を積層するようにしても良い。
このように、個片化されたチップ１３００−１に、溝１３１１−１’と溝１３１１−２’が残るように構成するために、個片化される前のチップ１３００間の溝１３１１−１や溝１３１１−２の幅は、ダイシング処理を行うときに用いられるブレードの幅よりも広い幅で形成されるのが好ましい。
このように、溝１３１１が形成され、その溝１３１１に接着層１３１４が形成されることで、防湿性能をより向上させることが可能となる。
＜第８の実施の形態におけるチップの製造について＞
このような溝を有するチップ（ウェハ）の製造について説明する。図１０７は、個片化される前までのチップの製造工程を説明するための図である。
図１０７を参照して説明する製造工程は、主に本技術の特徴的な構成である溝の製造についての説明とし、他の部分の製造、例えば層の成膜などについては、従来の製造方法を適用できるため、適宜その説明を省略する。
工程Ｓ１３１１において、フォトダイオード７４などが形成されている半導体ウェハが用意される。半導体ウェハは、支持基板７１、配線層７２、シリコン基板７３、平坦化膜７５、カラーフィルタ層７７、平坦化膜７８、およびマイクロレンズ層７９が積層された状態であり、シリコン基板７３にはフォトダイオード７４が形成され、平坦化膜７５には、遮光膜７６が形成されている状態である。
工程Ｓ１３１１において、半導体ウェハに対して、溝１３１１−１と溝１３１１−２が形成される。この溝１３１１は、上記したように、スクライブ部９１の部分に形成される。溝１３１１は、例えば、パターニング後に、ドライエッチングが施されることで、溝１３１１が形成される。またはウェットエッチングや、ダイシングと同じ方法で溝１３１１が形成されるようにしてもよい。
形成される溝１３１１の幅ｗ’は、ダイシング処理を行うときに用いられるブレードの幅よりも広い幅で形成される。また形成される溝１３１１の深さｈ’は、後工程である支持基板７１の薄肉化のときに、溝１３１１に充填されている接着層１３１４が露出する程度の深さとされる。
工程Ｓ１３１２において、接着層８０が形成される。接着層８０が成膜されるとき、溝１３１１にも接着層８０を構成する物質と同一の物質、例えば、樹脂が充填される。この溝１３１１に充填された物質が、接着層１３１４になる。接着層８０の形成は、コーティングまたはラミネーションなどの方法が用いられる。
工程Ｓ１３１３において、半導体ウェハとカバーガラス８１が貼り合わされる。貼り合わせが行なわれるとき、貼り合わせ面に気泡が入らないよう、真空貼り合わせ機が用いられて行なわれるのが好ましい。またウエハレベルで貼り合わせるため、大きなあおり等は生じず、後述のＣＳＰ工程に影響が出ない。
工程Ｓ１３１４において、支持基板７１が薄肉化される。支持基板７１の薄肉化は、接着層１３１４の底部（接着層１３１４の凸部の先端）に達するまで行なわれ、支持基板７１の底面と接着層１３１４の底面が同一面になるように行なわれる。
工程Ｓ１３１５において、ＣＳＰプロセスが行なわれる。半導体ウェハ表面に形成された不図示の多層配線の配線部分を開口させるために貫通孔がエッチングにて形成され、シリコン酸化膜などの絶縁膜が形成され、貫通孔内の絶縁膜がエッチングされて開口され、例えばＣｕメッキにて貫通孔に貫通電極が形成され、半導体ウェハの透光性基板とは反対側の面（裏面）に配線が形成される。
工程Ｓ１３１６において、スクライブ部９１のところでダイシングが実行されることで、チップが個片化される。
このように、溝１３１１が形成され、その溝１３１１に接着層１３１４が形成されることで、防湿性能をより向上させることが可能となる。
また、溝１３１１が形成され、その溝１３１１に接着層１３１４を積層し、その部分をダイシングすることで、ダイシング時に各膜界面にかかる力を緩和することが可能となり、膜剥がれやクラックが発生する可能性を低減させることが可能となる。
膜剥がれやクラックが発生する可能性を低減させることが可能となることで、チップの防湿性能をより向上させることが可能となる。
以上の説明では、本技術をＣＭＯＳイメージセンサに適用する例を示したが、例えば、ＣＣＤイメージセンサ等の他の方式の固体撮像装置にも本技術を適用することが可能である。
また、以上の説明では、保護膜又はマイクロレンズ保護膜にＳｉＮを用いる例を示したが、電気特性、光学特性、耐久性等の条件を満たし、かつ、透明で防水性を有する他の素材を用いることも可能である。
さらに、ＣＳＰ以外の方法によりチップをパッケージングする場合にも、本技術を適用することが可能である。
上記した第１の実施の形態乃至第７の実施の形態を組み合わせたチップを構成することも可能である。
＜電子機器＞
本技術は、撮像装置への適用に限られるものではなく、デジタルスチルカメラやビデオカメラ等の撮像装置や、携帯電話機などの撮像機能を有する携帯端末装置や、画像読取部に撮像装置を用いる複写機など、画像取込部（光電変換部）に撮像装置を用いる電子機器全般に対して適用可能である。なお、電子機器に搭載されるモジュール状の形態、即ちカメラモジュールを撮像装置とする場合もある。
図１０８は、本開示の電子機器の一例である撮像装置の構成例を示すブロック図である。図１０８に示すように、本開示の撮像装置２０００は、レンズ群２００１等を含む光学部、個体撮像素子２００２、カメラ信号処理部であるＤＳＰ回路２００３、フレームメモリ２００４、表示部２００５、記録部２００６、操作部２００７、及び、電源部２００８等を有している。
そして、ＤＳＰ回路２００３、フレームメモリ２００４、表示部２００５、記録部２００６、操作部２００７、及び、電源部２００８がバスライン２００９を介して相互に接続された構成となっている。
レンズ群２００１は、被写体からの入射光（像光）を取り込んで個体撮像素子２００２の撮像面上に結像する。個体撮像素子２００２は、レンズ群２００１によって撮像面上に結像された入射光の光量を画素単位で電気信号に変換して画素信号として出力する。この個体撮像素子２００２として、先述した実施の形態に係る撮像素子を用いることができる。
表示部２００５は、液晶表示装置や有機ＥＬ(electro luminescence)表示装置等のパネル型表示装置からなり、個体撮像素子２００２で撮像された動画または静止画を表示する。記録部２００６は、個体撮像素子２００２で撮像された動画または静止画を、ＤＶＤ(Digital Versatile Disk)等の記録媒体に記録する。
操作部２００７は、ユーザによる操作の下に、本撮像装置が持つ様々な機能について操作指令を発する。電源部２００８は、ＤＳＰ回路２００３、フレームメモリ２００４、表示部２００５、記録部２００６、及び、操作部２００７の動作電源となる各種の電源を、これら供給対象に対して適宜供給する。
このような撮像装置２０００は、ビデオカメラやデジタルスチルカメラ、さらには、携帯電話機等のモバイル機器向けカメラモジュールに適用される。そして、この撮像装置２０００において、個体撮像素子２００２として先述した実施形態に係る個体撮像素子を用いることができる。
え
なお、本明細書に記載された効果はあくまで例示であって限定されるものでは無く、また他の効果があってもよい。
なお、本技術の実施の形態は、上述した実施の形態に限定されるものではなく、本技術の要旨を逸脱しない範囲において種々の変更が可能である。
なお、本技術は以下のような構成も取ることができる。
（１）
複数のフォトダイオードが表面に形成された層を含む複数の層が積層されている基板と、
前記表面に対して垂直な方向に、少なくとも１層以上の層が彫り込まれた溝と
を備える撮像素子。
（２）
前記フォトダイオードが形成されている層より上の層に、透明樹脂の層が形成されており、
前記溝に前記透明樹脂の膜が形成されている
前記（１）に記載の撮像素子。
（３）
前記溝は、スクライブされる領域に設けられ、前記スクライブ時の前の時点で、前記スクライブ時に用いられるブレードの幅よりも広い幅で設けられていた溝の一部である
前記（１）または（２）に記載の撮像素子。
（４）
前記溝は、前記フォトダイオードが形成されているシリコン基板の一部分まで彫り込まれた状態で設けられている
前記（１）乃至（３）のいずれかに記載の撮像素子。
（５）
前記溝は、前記複数の層のうちの支持基板の一部分まで彫り込まれた状態で設けられている
前記（１）乃至（３）のいずれかに記載の撮像素子。
（６）
前記溝には、保護膜が形成されている
前記（１）乃至（５）のいずれかに記載の撮像素子。
（７）
前記保護膜は、前記フォトダイオードが形成されている層より上に形成されているマイクロレンズ層の上にも形成されている
前記（６）に記載の撮像素子。
（８）
前記透明樹脂の層にリブを備える
前記（２）に記載の撮像素子。
（９）
前記溝と前記リブに保護膜が形成されている
前記（８）に記載の撮像素子。
（１０）
前記溝は、第１貫通電極を形成する工程と、第２貫通電極を形成する工程の２回の工程で形成される
前記（１）に記載の撮像素子。
（１１）
前記溝には、前記第２貫通電極を形成する工程のときに、前記第２貫通電極を形成する物質が充填される
前記（１０）に記載の撮像素子。
（１２）
前記フォトダイオードが形成されている層より上の層に、透明樹脂の層が形成され、
前記透明樹脂の層の上に、板状の透明部材が積層され、
前記透明部材の層が少なくとも彫り込まれることで前記溝が形成され、
前記溝には、耐湿膜が形成されている
前記（１）に記載の撮像素子。
（１３）
前記フォトダイオードが形成されている層より上の層に、透明樹脂の層が形成され、
前記透明樹脂の層の上に、板状の透明部材が積層され、
前記溝は、前記基板の底面まであり、前記溝の側面は、前記透明部材で覆われ、
前記透明部材と前記基板の側面との間には、前記透明樹脂の膜が形成されている
前記（１）に記載の撮像素子。
（１４）
前記溝には、疎水膜が形成されている
前記（１）に記載の撮像素子。
（１５）
複数のフォトダイオードが表面に形成された層を含む複数の層が積層され、
前記フォトダイオードが形成されている層より上の層に、透明樹脂の層が形成され、
前記透明樹脂の層にリブが形成され、
前記リブの下面と、前記リブと前記透明樹脂との間には、耐湿膜が形成されている
撮像素子。
（１６）
前記透明樹脂の層の上に、板状の透明部材が積層され、
前記板状の透明部材と前記透明樹脂の間にも、前記耐湿膜が形成されている
前記（１５）に記載の撮像素子。
（１７）
前記耐湿膜は、異なる屈折率を有する複数の膜が積層された積層膜である
前記（１５）または（１６）に記載の撮像素子。
（１８）
前記リブは、所定の光を吸収する物質で構成されている
前記（１５）乃至（１７）のいずれかに記載の撮像素子。
（１９）
複数のフォトダイオードが表面に形成された層を含む複数の層が積層されている基板と、
前記表面に対して垂直な方向に、少なくとも１層以上の層が彫り込まれた溝と
を備える撮像素子を製造する製造装置。
（２０）
複数のフォトダイオードが表面に形成された層を含む複数の層が積層されている基板を製造し、
前記表面に対して垂直な方向に、少なくとも１層以上の層が彫り込まれた溝を製造する
ステップを含む製造方法。
７１ 支持基板， ７２ 配線層， ７３ シリコン基板， ７４ フォトダイオード， ７５ 平坦化膜， ７６ 遮光膜， ７７ カラーフィルタ層， ７８ 平坦化膜， ７９ マイクロレンズ層， ８０ 接着層， ８１ カバーガラス， １００ チップ

Claims (20)

  1. 複数のフォトダイオードが表面に形成された層を含む複数の層が積層されている基板と、
    前記表面に対して垂直な方向に、少なくとも１層以上の層が彫り込まれた溝と
    を備える撮像素子。
  2. 前記フォトダイオードが形成されている層より上の層に、透明樹脂の層が形成されており、
    前記溝に前記透明樹脂の膜が形成されている
    請求項１に記載の撮像素子。
  3. 前記溝は、スクライブされる領域に設けられ、前記スクライブ時の前の時点で、前記スクライブ時に用いられるブレードの幅よりも広い幅で設けられていた溝の一部である
    請求項１に記載の撮像素子。
  4. 前記溝は、前記フォトダイオードが形成されているシリコン基板の一部分まで彫り込まれた状態で設けられている
    請求項１に記載の撮像素子。
  5. 前記溝は、前記複数の層のうちの支持基板の一部分まで彫り込まれた状態で設けられている
    請求項１に記載の撮像素子。
  6. 前記溝には、保護膜が形成されている
    請求項１に記載の撮像素子。
  7. 前記保護膜は、前記フォトダイオードが形成されている層より上に形成されているマイクロレンズ層の上にも形成されている
    請求項６に記載の撮像素子。
  8. 前記透明樹脂の層にリブを備える
    請求項２に記載の撮像素子。
  9. 前記溝と前記リブに保護膜が形成されている
    請求項８に記載の撮像素子。
  10. 前記溝は、第１貫通電極を形成する工程と、第２貫通電極を形成する工程の２回の工程で形成される
    請求項１に記載の撮像素子。
  11. 前記溝には、前記第２貫通電極を形成する工程のときに、前記第２貫通電極を形成する物質が充填される
    請求項１０に記載の撮像素子。
  12. 前記フォトダイオードが形成されている層より上の層に、透明樹脂の層が形成され、
    前記透明樹脂の層の上に、板状の透明部材が積層され、
    前記透明部材の層が少なくとも彫り込まれることで前記溝が形成され、
    前記溝には、耐湿膜が形成されている
    請求項１に記載の撮像素子。
  13. 前記フォトダイオードが形成されている層より上の層に、透明樹脂の層が形成され、
    前記透明樹脂の層の上に、板状の透明部材が積層され、
    前記溝は、前記基板の底面まであり、前記溝の側面は、前記透明部材で覆われ、
    前記透明部材と前記基板の側面との間には、前記透明樹脂の膜が形成されている
    請求項１に記載の撮像素子。
  14. 前記溝には、疎水膜が形成されている
    請求項１に記載の撮像素子。
  15. 複数のフォトダイオードが表面に形成された層を含む複数の層が積層され、
    前記フォトダイオードが形成されている層より上の層に、透明樹脂の層が形成され、
    前記透明樹脂の層にリブが形成され、
    前記リブの下面と、前記リブと前記透明樹脂との間には、耐湿膜が形成されている
    撮像素子。
  16. 前記透明樹脂の層の上に、板状の透明部材が積層され、
    前記板状の透明部材と前記透明樹脂の間にも、前記耐湿膜が形成されている
    請求項１５に記載の撮像素子。
  17. 前記耐湿膜は、異なる屈折率を有する複数の膜が積層された積層膜である
    請求項１５に記載の撮像素子。
  18. 前記リブは、所定の光を吸収する物質で構成されている
    請求項１５に記載の撮像素子。
  19. 複数のフォトダイオードが表面に形成された層を含む複数の層が積層されている基板と、
    前記表面に対して垂直な方向に、少なくとも１層以上の層が彫り込まれた溝と
    を備える撮像素子を製造する製造装置。
  20. 複数のフォトダイオードが表面に形成された層を含む複数の層が積層されている基板を製造し、
    前記表面に対して垂直な方向に、少なくとも１層以上の層が彫り込まれた溝を製造する
    ステップを含む製造方法。
JP2014258939A 2014-01-27 2014-12-22 撮像素子、製造装置、製造方法 Active JP6300029B2 (ja)

Priority Applications (16)

Application Number Priority Date Filing Date Title
JP2014258939A JP6300029B2 (ja) 2014-01-27 2014-12-22 撮像素子、製造装置、製造方法
TW104101876A TWI655756B (zh) 2014-01-27 2015-01-20 具有改良切割性質的影像感測器，及其製造設備及製造方法
EP15703324.2A EP3100303A2 (en) 2014-01-27 2015-01-26 Image sensor having improved dicing properties, manufacturing apparatus, and manufacturing method of the same
KR1020167019588A KR102383179B1 (ko) 2014-01-27 2015-01-26 향상된 다이싱 특성을 갖는 이미지 센서, 제조 장치, 및 그의 제조 방법
PCT/JP2015/000329 WO2015111419A2 (en) 2014-01-27 2015-01-26 Image sensor having improved dicing properties, manufacturing apparatus, and manufacturing method of the same
CN201910872243.7A CN110610951B (zh) 2014-01-27 2015-01-26 具有改善的切割性能的图像传感器、其制造装置及制造方法
CN201910872906.5A CN110649053B (zh) 2014-01-27 2015-01-26 具有改善的切割性能的图像传感器、其制造装置及制造方法
US15/111,003 US9991301B2 (en) 2014-01-27 2015-01-26 Image sensor having improved dicing properties, manufacturing apparatus, and manufacturing method of the same
CN201910872242.2A CN110649052B (zh) 2014-01-27 2015-01-26 具有改善的切割性能的图像传感器、其制造装置及制造方法
KR1020227010666A KR102511638B1 (ko) 2014-01-27 2015-01-26 향상된 다이싱 특성을 갖는 이미지 센서, 제조 장치, 및 그의 제조 방법
CN201580002735.0A CN105793988B (zh) 2014-01-27 2015-01-26 具有改善的切割性能的图像传感器、其制造装置及制造方法
CN201810223772.XA CN108336104B (zh) 2014-01-27 2015-01-26 具有改善的切割性能的图像传感器、其制造装置及制造方法
US15/476,629 US10038021B2 (en) 2014-01-27 2017-03-31 Packaged image sensor having improved dicing properties
US16/045,973 US10608028B2 (en) 2014-01-27 2018-07-26 Image sensor having improved dicing properties
US16/807,049 US11024658B2 (en) 2014-01-27 2020-03-02 Image sensor including grooves
US17/144,947 US11594563B2 (en) 2014-01-27 2021-01-08 Image sensor having improved dicing properties

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014012628 2014-01-27
JP2014012628 2014-01-27
JP2014258939A JP6300029B2 (ja) 2014-01-27 2014-12-22 撮像素子、製造装置、製造方法

Publications (2)

Publication Number Publication Date
JP2015159275A true JP2015159275A (ja) 2015-09-03
JP6300029B2 JP6300029B2 (ja) 2018-03-28

Family

ID=52463064

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014258939A Active JP6300029B2 (ja) 2014-01-27 2014-12-22 撮像素子、製造装置、製造方法

Country Status (7)

Country Link
US (5) US9991301B2 (ja)
EP (1) EP3100303A2 (ja)
JP (1) JP6300029B2 (ja)
KR (2) KR102383179B1 (ja)
CN (5) CN110610951B (ja)
TW (1) TWI655756B (ja)
WO (1) WO2015111419A2 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017094537A1 (ja) * 2015-12-03 2017-06-08 ソニー株式会社 半導体チップ及び電子機器
WO2017169881A1 (ja) * 2016-03-31 2017-10-05 ソニー株式会社 半導体装置、半導体装置の製造方法、集積基板、及び、電子機器
JP2018060921A (ja) * 2016-10-05 2018-04-12 キヤノン株式会社 光電変換装置及びシステム
US10497732B2 (en) 2016-08-25 2019-12-03 Canon Kabushiki Kaisha Photoelectric conversion apparatus and camera
WO2020171191A1 (ja) * 2019-02-21 2020-08-27 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置及び電子機器
WO2020246323A1 (ja) * 2019-06-04 2020-12-10 ソニーセミコンダクタソリューションズ株式会社 撮像装置
WO2021106490A1 (ja) * 2019-11-29 2021-06-03 株式会社ジャパンディスプレイ 検出装置及び検出装置の製造方法
WO2021261234A1 (ja) * 2020-06-22 2021-12-30 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置およびその製造方法、並びに電子機器

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6300029B2 (ja) 2014-01-27 2018-03-28 ソニー株式会社 撮像素子、製造装置、製造方法
TWI692859B (zh) * 2015-05-15 2020-05-01 日商新力股份有限公司 固體攝像裝置及其製造方法、以及電子機器
US11099310B2 (en) * 2015-05-27 2021-08-24 Sony Corporation Image pickup device
JP6893757B2 (ja) * 2015-08-18 2021-06-23 凸版印刷株式会社 固体撮像素子及びその製造方法
US10466501B2 (en) * 2016-05-26 2019-11-05 Ams Sensors Singapore Pte. Ltd. Optoelectronic modules including an optical system tilted with respect to a focal plane
CN107591375A (zh) * 2016-07-08 2018-01-16 精材科技股份有限公司 晶片封装体及其制作方法
JP6843570B2 (ja) 2016-09-28 2021-03-17 キヤノン株式会社 半導体装置の製造方法
EP3319125B1 (en) * 2016-11-03 2021-04-07 ams AG Method for manufacturing optical sensor arrangements and housing for an optical sensor
FR3059143B1 (fr) 2016-11-24 2019-05-31 Stmicroelectronics (Crolles 2) Sas Puce de capteur d'image
CN108227050B (zh) * 2016-12-15 2020-11-13 日月光半导体(韩国)有限公司 光学芯片及其制造方法
KR102646901B1 (ko) * 2016-12-23 2024-03-12 삼성전자주식회사 이미지 센서 및 그 제조 방법
CN108573985A (zh) * 2017-03-08 2018-09-25 上海箩箕技术有限公司 图像传感器及其形成方法、图像传感器母板、指纹成像模组
US11094727B2 (en) 2017-04-12 2021-08-17 Ningbo Sunny Opotech Co., Ltd. Camera module, molding photosensitive assembly thereof, manufacturing method thereof and electronic device
DE102017216573A1 (de) * 2017-09-19 2019-03-21 Robert Bosch Gmbh Verfahren zum Herstellen einer Kamera und Kamera
TWI736736B (zh) * 2018-01-22 2021-08-21 矽品精密工業股份有限公司 電子封裝件及其製法
WO2019171460A1 (ja) * 2018-03-06 2019-09-12 オリンパス株式会社 内視鏡用撮像装置、内視鏡、および内視鏡用撮像装置の製造方法
WO2019186845A1 (ja) * 2018-03-28 2019-10-03 シャープ株式会社 表示装置及び表示装置の製造方法
US11069729B2 (en) * 2018-05-01 2021-07-20 Canon Kabushiki Kaisha Photoelectric conversion device, and equipment
CN112313799A (zh) * 2018-06-29 2021-02-02 索尼半导体解决方案公司 固态成像装置、电子设备和制造固态成像装置的方法
JP2020013928A (ja) * 2018-07-19 2020-01-23 ソニーセミコンダクタソリューションズ株式会社 撮像素子および電子機器
US11114483B2 (en) * 2018-08-10 2021-09-07 Omnivision Technologies, Inc. Cavityless chip-scale image-sensor package
DE112019005105T5 (de) * 2018-10-12 2021-07-15 Sony Semiconductor Solutions Corporation Halbleitervorrichtung, anzeigevorrichtung und elektronische vorrichtung
CN109670475B (zh) * 2018-12-28 2020-11-03 上海天马有机发光显示技术有限公司 光感模组和显示面板
CN110246859B (zh) * 2019-07-11 2024-04-09 中国电子科技集团公司第五十八研究所 一种高可靠性影像传感器晶圆级封装方法及结构
JP7392321B2 (ja) * 2019-08-19 2023-12-06 セイコーエプソン株式会社 電気光学装置および電子機器
CN211857087U (zh) * 2020-02-24 2020-11-03 宁波激智科技股份有限公司 一种减干涉准直膜
FR3109467A1 (fr) 2020-04-15 2021-10-22 Stmicroelectronics (Crolles 2) Sas Dispositif d'acquisition d'images
US11791354B2 (en) * 2020-05-08 2023-10-17 Taiwan Semiconductor Manufacturing Co., Ltd. Method and apparatus for reducing light leakage at memory nodes in CMOS image sensors
KR20220060380A (ko) 2020-11-04 2022-05-11 삼성전자주식회사 이미지 센서 패키지
TWI796210B (zh) * 2022-04-27 2023-03-11 力成科技股份有限公司 影像感測器封裝之切單方法及影像感測器封裝

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10163216A (ja) * 1996-11-26 1998-06-19 Nec Corp 半導体装置の製造方法
JP2004134672A (ja) * 2002-10-11 2004-04-30 Sony Corp 超薄型半導体装置の製造方法および製造装置、並びに超薄型の裏面照射型固体撮像装置の製造方法および製造装置
JP2007123909A (ja) * 2005-01-04 2007-05-17 I Square Research Co Ltd 固体撮像装置パッケージ
JP2009064914A (ja) * 2007-09-05 2009-03-26 Toshiba Corp 半導体装置及び半導体装置の製造方法
JP2009206253A (ja) * 2008-02-27 2009-09-10 Zycube:Kk 半導体装置
JP2009277883A (ja) * 2008-05-14 2009-11-26 Sharp Corp 電子素子ウェハモジュールおよびその製造方法、電子素子モジュール、電子情報機器
JP2010238729A (ja) * 2009-03-30 2010-10-21 Oki Semiconductor Co Ltd チップサイズパッケージ状の半導体チップ及び製造方法
JP2011146486A (ja) * 2010-01-13 2011-07-28 Panasonic Corp 光学デバイスおよびその製造方法ならびに電子機器
JP2011146633A (ja) * 2010-01-18 2011-07-28 Sony Corp 固体撮像素子の製造方法
JP2011238877A (ja) * 2010-05-13 2011-11-24 Panasonic Corp カラー固体撮像素子、カラー固体撮像素子の製造方法及びカラー固体撮像装置の製造方法
JP2012506144A (ja) * 2008-10-15 2012-03-08 オー・アー・セー・マイクロテック・アクチボラゲット ビア配線を作るための方法
JP2012169489A (ja) * 2011-02-15 2012-09-06 Sony Corp 固体撮像装置、および、その製造方法、電子機器
US20130134542A1 (en) * 2011-11-28 2013-05-30 Taiwan Semiconductor Manufacturing Company, Ltd. Dark current reduction for back side illuminated image sensor

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010010311A (ko) * 1999-07-19 2001-02-05 윤종용 조립시 고체 촬상 소자의 마이크로 렌즈 보호 방법
KR20050043754A (ko) * 2001-11-05 2005-05-11 미츠마사 코야나기 고체 영상센서 및 그 제조방법
US6855572B2 (en) * 2002-08-28 2005-02-15 Micron Technology, Inc. Castellation wafer level packaging of integrated circuit chips
JP4046067B2 (ja) * 2003-11-04 2008-02-13 ソニー株式会社 固体撮像素子の製造方法
JP4236594B2 (ja) * 2004-01-27 2009-03-11 シャープ株式会社 光学装置用モジュール及び光学装置用モジュールの製造方法
KR101197084B1 (ko) * 2004-05-21 2012-11-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
JP2006032886A (ja) * 2004-06-15 2006-02-02 Fuji Photo Film Co Ltd 固体撮像装置及びその製造方法及びカメラモジュール
KR100687102B1 (ko) * 2005-03-30 2007-02-26 삼성전자주식회사 이미지 센서 및 그 제조 방법.
JP2007165696A (ja) * 2005-12-15 2007-06-28 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP2007243100A (ja) * 2006-03-13 2007-09-20 Iwate Toshiba Electronics Co Ltd 固体撮像装置およびその製造方法
JP4799543B2 (ja) * 2007-12-27 2011-10-26 株式会社東芝 半導体パッケージ及びカメラモジュール
JP4713602B2 (ja) * 2008-02-21 2011-06-29 パナソニック株式会社 基板モジュールおよびその製造方法ならびに電子機器
JP2011029277A (ja) * 2009-07-22 2011-02-10 Toshiba Corp 固体撮像装置の製造方法および固体撮像装置
US8084289B2 (en) * 2010-02-26 2011-12-27 United Microelectronics Corp. Method of fabricating image sensor and reworking method thereof
JP5684491B2 (ja) * 2010-04-27 2015-03-11 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 半導体装置及びその製造方法
JP2012023251A (ja) * 2010-07-15 2012-02-02 Sony Corp 固体撮像素子及び固体撮像素子の製造方法、電子機器
JP5709435B2 (ja) * 2010-08-23 2015-04-30 キヤノン株式会社 撮像モジュール及びカメラ
JP5673063B2 (ja) 2010-12-15 2015-02-18 ソニー株式会社 固体撮像素子および駆動方法、並びに電子機器
JP2013021533A (ja) 2011-07-12 2013-01-31 Sony Corp 固体撮像装置、固体撮像装置の駆動方法、及び、電子機器
CN103022062B (zh) * 2011-07-19 2016-12-21 索尼公司 固体摄像器件及其制造方法和电子设备
JP2013084722A (ja) * 2011-10-07 2013-05-09 Toshiba Corp 固体撮像装置および固体撮像装置の製造方法
CN103258829A (zh) * 2012-02-16 2013-08-21 索尼公司 固态成像装置、图像传感器及其制造方法以及电子设备
JP6300029B2 (ja) 2014-01-27 2018-03-28 ソニー株式会社 撮像素子、製造装置、製造方法
US10358580B2 (en) * 2014-01-29 2019-07-23 Hitachi Chemical Company, Ltd. Adhesive composition, resin cured product obtained from adhesive composition, method for manufacturing semiconductor device using adhesive composition, and solid-state imaging element

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10163216A (ja) * 1996-11-26 1998-06-19 Nec Corp 半導体装置の製造方法
JP2004134672A (ja) * 2002-10-11 2004-04-30 Sony Corp 超薄型半導体装置の製造方法および製造装置、並びに超薄型の裏面照射型固体撮像装置の製造方法および製造装置
JP2007123909A (ja) * 2005-01-04 2007-05-17 I Square Research Co Ltd 固体撮像装置パッケージ
JP2009064914A (ja) * 2007-09-05 2009-03-26 Toshiba Corp 半導体装置及び半導体装置の製造方法
JP2009206253A (ja) * 2008-02-27 2009-09-10 Zycube:Kk 半導体装置
JP2009277883A (ja) * 2008-05-14 2009-11-26 Sharp Corp 電子素子ウェハモジュールおよびその製造方法、電子素子モジュール、電子情報機器
JP2012506144A (ja) * 2008-10-15 2012-03-08 オー・アー・セー・マイクロテック・アクチボラゲット ビア配線を作るための方法
JP2010238729A (ja) * 2009-03-30 2010-10-21 Oki Semiconductor Co Ltd チップサイズパッケージ状の半導体チップ及び製造方法
JP2011146486A (ja) * 2010-01-13 2011-07-28 Panasonic Corp 光学デバイスおよびその製造方法ならびに電子機器
JP2011146633A (ja) * 2010-01-18 2011-07-28 Sony Corp 固体撮像素子の製造方法
JP2011238877A (ja) * 2010-05-13 2011-11-24 Panasonic Corp カラー固体撮像素子、カラー固体撮像素子の製造方法及びカラー固体撮像装置の製造方法
JP2012169489A (ja) * 2011-02-15 2012-09-06 Sony Corp 固体撮像装置、および、その製造方法、電子機器
US20130134542A1 (en) * 2011-11-28 2013-05-30 Taiwan Semiconductor Manufacturing Company, Ltd. Dark current reduction for back side illuminated image sensor

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11048028B2 (en) 2015-12-03 2021-06-29 Sony Semiconductor Solutions Corporation Semiconductor chip and electronic apparatus for suppressing degradation of semiconductor chip
US11619772B2 (en) 2015-12-03 2023-04-04 Sony Semiconductor Solutions Corporation Semiconductor chip and electronic apparatus
WO2017094537A1 (ja) * 2015-12-03 2017-06-08 ソニー株式会社 半導体チップ及び電子機器
WO2017169881A1 (ja) * 2016-03-31 2017-10-05 ソニー株式会社 半導体装置、半導体装置の製造方法、集積基板、及び、電子機器
US10672724B2 (en) 2016-03-31 2020-06-02 Sony Corporation Semiconductor device, manufacturing method of semiconductor device, integrated substrate, and electronic device
US10497732B2 (en) 2016-08-25 2019-12-03 Canon Kabushiki Kaisha Photoelectric conversion apparatus and camera
US10497733B2 (en) 2016-10-05 2019-12-03 Canon Kabushiki Kaisha Photoelectric conversion apparatus and system
JP2018060921A (ja) * 2016-10-05 2018-04-12 キヤノン株式会社 光電変換装置及びシステム
WO2020171191A1 (ja) * 2019-02-21 2020-08-27 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置及び電子機器
US12009377B2 (en) 2019-02-21 2024-06-11 Sony Semiconductor Solutions Corporation Solid-state imaging device and electronic apparatus for curbing deterioration of picture quality
WO2020246323A1 (ja) * 2019-06-04 2020-12-10 ソニーセミコンダクタソリューションズ株式会社 撮像装置
WO2021106490A1 (ja) * 2019-11-29 2021-06-03 株式会社ジャパンディスプレイ 検出装置及び検出装置の製造方法
JP7377082B2 (ja) 2019-11-29 2023-11-09 株式会社ジャパンディスプレイ 検出装置及び検出装置の製造方法
US11875594B2 (en) 2019-11-29 2024-01-16 Japan Display Inc. Detection device and method for manufacturing same
WO2021261234A1 (ja) * 2020-06-22 2021-12-30 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置およびその製造方法、並びに電子機器

Also Published As

Publication number Publication date
US9991301B2 (en) 2018-06-05
KR20160113605A (ko) 2016-09-30
CN105793988A (zh) 2016-07-20
KR102511638B1 (ko) 2023-03-20
WO2015111419A3 (en) 2015-10-08
KR102383179B1 (ko) 2022-04-06
CN105793988B (zh) 2019-09-13
US10608028B2 (en) 2020-03-31
TWI655756B (zh) 2019-04-01
TW201535699A (zh) 2015-09-16
US11024658B2 (en) 2021-06-01
CN110610951A (zh) 2019-12-24
CN110649052A (zh) 2020-01-03
US20200273897A1 (en) 2020-08-27
CN110610951B (zh) 2022-11-18
CN108336104B (zh) 2024-02-13
US20210305300A1 (en) 2021-09-30
US10038021B2 (en) 2018-07-31
KR20220044625A (ko) 2022-04-08
CN110649052B (zh) 2022-11-18
US20180331142A1 (en) 2018-11-15
US20170271389A1 (en) 2017-09-21
US20170236860A1 (en) 2017-08-17
CN110649053A (zh) 2020-01-03
US11594563B2 (en) 2023-02-28
CN110649053B (zh) 2023-05-12
WO2015111419A2 (en) 2015-07-30
JP6300029B2 (ja) 2018-03-28
CN108336104A (zh) 2018-07-27
EP3100303A2 (en) 2016-12-07

Similar Documents

Publication Publication Date Title
JP6300029B2 (ja) 撮像素子、製造装置、製造方法
JP5468133B2 (ja) 固体撮像装置
JP6727948B2 (ja) 撮像素子、製造方法
USRE46903E1 (en) Imaging device
JP6007694B2 (ja) 固体撮像装置及び電子機器
KR102079407B1 (ko) 반도체 장치의 제조 방법
JP2009021415A (ja) 固体撮像装置およびその製造方法
JP2018046145A (ja) 固体撮像素子、撮像装置、及び固体撮像素子の製造方法
WO2018173789A1 (ja) 撮像素子、電子機器
US20180358396A1 (en) Solid-state imaging devices having a microlens layer with dummy structures
JP2020136545A (ja) 固体撮像装置及び電子機器
JP2013030803A (ja) 固体撮像装置
KR20200085455A (ko) 이미지 센서
WO2023074157A1 (ja) 固体撮像装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170201

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170711

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170907

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171031

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171221

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180201

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180214

R151 Written notification of patent or utility model registration

Ref document number: 6300029

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151