JP6499007B2 - チップ抵抗器 - Google Patents
チップ抵抗器 Download PDFInfo
- Publication number
- JP6499007B2 JP6499007B2 JP2015096580A JP2015096580A JP6499007B2 JP 6499007 B2 JP6499007 B2 JP 6499007B2 JP 2015096580 A JP2015096580 A JP 2015096580A JP 2015096580 A JP2015096580 A JP 2015096580A JP 6499007 B2 JP6499007 B2 JP 6499007B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- insulating resin
- ceramic substrate
- chip resistor
- back electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000010410 layer Substances 0.000 claims description 79
- 229920005989 resin Polymers 0.000 claims description 64
- 239000011347 resin Substances 0.000 claims description 64
- 239000000758 substrate Substances 0.000 claims description 57
- 239000000919 ceramic Substances 0.000 claims description 37
- 239000011241 protective layer Substances 0.000 claims description 6
- 229910000679 solder Inorganic materials 0.000 description 27
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 19
- 229910052709 silver Inorganic materials 0.000 description 19
- 239000004332 silver Substances 0.000 description 19
- 230000008646 thermal stress Effects 0.000 description 11
- 238000004880 explosion Methods 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 5
- 238000007650 screen-printing Methods 0.000 description 5
- 238000010438 heat treatment Methods 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- NINIDFKCEFEMDL-UHFFFAOYSA-N Sulfur Chemical compound [S] NINIDFKCEFEMDL-UHFFFAOYSA-N 0.000 description 3
- 238000001035 drying Methods 0.000 description 3
- 239000003822 epoxy resin Substances 0.000 description 3
- 238000010304 firing Methods 0.000 description 3
- 229920000647 polyepoxide Polymers 0.000 description 3
- 229910052717 sulfur Inorganic materials 0.000 description 3
- 239000011593 sulfur Substances 0.000 description 3
- 238000009966 trimming Methods 0.000 description 3
- 229910018487 Ni—Cr Inorganic materials 0.000 description 2
- 229910052946 acanthite Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 229910001925 ruthenium oxide Inorganic materials 0.000 description 2
- WOCIAKWEIIZHES-UHFFFAOYSA-N ruthenium(iv) oxide Chemical compound O=[Ru]=O WOCIAKWEIIZHES-UHFFFAOYSA-N 0.000 description 2
- XUARKZBEFFVFRG-UHFFFAOYSA-N silver sulfide Chemical compound [S-2].[Ag+].[Ag+] XUARKZBEFFVFRG-UHFFFAOYSA-N 0.000 description 2
- 229940056910 silver sulfide Drugs 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- 229910052718 tin Inorganic materials 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 238000010923 batch production Methods 0.000 description 1
- 238000003618 dip coating Methods 0.000 description 1
- 238000013007 heat curing Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000007665 sagging Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 230000035882 stress Effects 0.000 description 1
- 238000005486 sulfidation Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C1/00—Details
- H01C1/14—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
- H01C1/148—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors the terminals embracing or surrounding the resistive element
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C1/00—Details
- H01C1/02—Housing; Enclosing; Embedding; Filling the housing or enclosure
- H01C1/028—Housing; Enclosing; Embedding; Filling the housing or enclosure the resistive element being embedded in insulation with outer enclosing sheath
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C1/00—Details
- H01C1/14—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C1/00—Details
- H01C1/14—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
- H01C1/142—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors the terminals or tapping points being coated on the resistive element
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
- H01C17/02—Apparatus or processes specially adapted for manufacturing resistors adapted for manufacturing resistors with envelope or housing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
- H01C7/003—Thick film resistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Manufacturing & Machinery (AREA)
- Non-Adjustable Resistors (AREA)
- Details Of Resistors (AREA)
- Apparatuses And Processes For Manufacturing Resistors (AREA)
Description
本発明は、回路基板上に半田付けによって面実装されるチップ抵抗器に関するものである。
この種のチップ抵抗器は、直方体形状のセラミック基板と、このセラミック基板の表面の長手方向両端部に設けられた一対の表電極と、これら一対の表面電極に接続するようにセラミック基板の表面に設けられた抵抗体と、この抵抗体を覆うように設けられた保護膜と、セラミック基板の裏面の長手方向両端部に設けられた一対の裏電極と、表電極と裏電極を覆うようにセラミック基板の両端面に設けられた一対の端面電極と、これら端面電極の外表面にめっき処理を施して形成された一対の外部電極とを備えている。
このように構成されたチップ抵抗器は、回路基板に設けられたランド上に半田ペーストを印刷した後、裏電極を下向きにして外部電極をランド上に搭載し、この状態で半田ペーストを溶融・固化することによって回路基板上に面実装されるが、熱応力に起因して半田接合部の疲労、クラック、破断等が生じやすくなる。
そこで従来より、特許文献１に開示されているように、裏電極を焼成銀からなる内層と導電性樹脂（樹脂銀）からなる外層との２層構造にし、このような２層構造の裏電極を覆う外部電極に対して半田接合を行うようにしたチップ抵抗器が提案されている。かかる従来のチップ抵抗器では、回路基板のランド上で半田接合部と接触する裏電極の外層が導電性樹脂からなるため、裏電極が焼成銀のみからなる場合に比べると、半田接合部に作用する熱応力を緩和することができる。
また、特許文献２に開示されているように、裏電極を焼成銀からなる第１電極層と、この第１電極層のエッジ部から外れた位置に積層された焼成銀からなる第２電極層とで構成し、このような裏電極を覆う外部電極に対して半田接合を行うようにしたチップ抵抗器が提案されている。かかる従来のチップ抵抗器では、第２電極層の側面から第１電極層の表面に至る部分に段差が形成され、この段差に対応する段差部分が外部電極にも形成されるため、半田接合部の厚みを段差部分で増大させて熱応力を緩和することができる。
しかしながら、特許文献１に記載されたチップ抵抗器では、導電性樹脂からなる裏電極の外層を覆う外部電極に対して半田接合が行われるため、半田接合時の加熱によって裏電極の樹脂分からアウトガスが発生し、このアウトガスに起因して半田爆ぜが発生したり固着性が低下してしまう虞がある。
これに対して、特許文献２に記載されたチップ抵抗器では、裏電極を構成する第１電極層と第２電極層がいずれも焼成銀からなり、導電性樹脂材料を使用していないため、樹脂分からのアウトガスに起因する半田爆ぜの発生等の不具合を防止することができる。しかし、裏電極を構成する第１電極層と第２電極層の両方が焼成銀からなり、周知のように焼成銀は導電性樹脂のように膜厚を厚く形成することが困難であるため、単層の第２電極層では段差の高さ寸法をごく僅か（１０μｍ以下）にしか設定できなくなる。したがって、段差を利用した上記の効果を十分に発揮させるためには、第１電極層上に第２電極層を複数層形成する必要があり、このことが製造工程を煩雑化させる要因となっていた。また、焼成銀からなる第１電極層はセラミック基板に対する密着性は良好であるが、回路基板に実装後の熱によるストレスが繰り返されると、回路基板とチップ抵抗器との熱膨張係数の違いによる熱応力が第１電極層をセラミック基板から引き剥がす方向へ作用するため、第１電極層のエッジ部（先端側の端部）とセラミック基板との境界に沿ってクラックが発生しやすくなるという問題もあった。
本発明は、このような従来技術の実情に鑑みてなされたものであり、その目的は、半田接合部における熱応力に起因するクラックや破断等を確実に防止できるチップ抵抗器を提供することにある。
上記の目的を達成するために、本発明は、直方体形状のセラミック基板と、このセラミック基板の表面の長手方向両端部に設けられた一対の表電極と、これら一対の表電極間を接続する抵抗体と、この抵抗体を被覆する保護層と、前記セラミック基板の裏面の長手方向両端部に設けられた一対の裏電極と、前記表電極と前記裏電極を導通する端面電極と、この端面電極を覆う外部電極とを備えたチップ抵抗器において、前記セラミック基板の裏面に前記裏電極のエッジ部側を直接覆うように一対の絶縁性樹脂層が所定間隔を存して形成されており、前記端面電極が前記裏電極のエッジ部を除く部位に形成されて前記絶縁性樹脂層と接続していると共に、前記外部電極が前記裏電極に重なる部位の前記端面電極を覆って前記絶縁性樹脂層と接続しているという構成にした。
このように構成されたチップ抵抗器では、セラミック基板の裏面の長手方向両端部に設けられた一対の裏電極のエッジ部側が絶縁性樹脂層によって直接覆われており、これら絶縁性樹脂層の端部に外部電極が接続しているため、実装時に絶縁性樹脂層が半田で覆われることはない。これにより裏電極を導電性樹脂で形成した場合であったとしても、樹脂分（絶縁性樹脂層や導電性樹脂）からのアウトガスが半田を介さずに抜けられるため、アウトガスに起因する半田爆ぜの発生や固着性の低下を防止できる。また、実装後の熱応力によって裏電極をセラミック基板から引き剥がす方向へ作用しても、裏電極のエッジ部側が絶縁性樹脂層によって直接覆われているため、裏電極とセラミック基板の境界に沿ってクラックが発生することを防止できる。
さらに、端面電極が裏電極のエッジ部を除く表面部位にも形成されて絶縁性樹脂層と接続していると共に、外部電極が裏電極に重なる部位の端面電極を覆って絶縁性樹脂層と接続しているため、外部電極と絶縁性樹脂層の境界部分に裏電極が存在しなくなる。その結果、硫化ガスが多く存在するような腐食雰囲気で使用された場合でも、裏電極に含まれる銀が硫化ガスと反応して硫化銀を生成することがなくなり、裏電極が硫化して固着性が悪化してしまうことを防止できるため、裏電極の熱応力に起因するクラックや破断等の発生を防止することができる。
この場合において、絶縁性樹脂層がセラミック基板の裏面の短手方向一端部から他端部に亘って帯状に形成されていると、端面電極をスパッタや塗布によって端面側から形成するときに、絶縁性樹脂層がストッパーの機能を果たして直線性の良い端面電極が形成されるため、端面電極に被着される外部電極の形状の直線性を高めることができる。
本発明のチップ抵抗器によれば、アウトガスに起因する半田爆ぜの発生や固着性の低下を防止できると共に、裏電極とセラミック基板の境界に沿ってクラックが発生することを防止でき、しかも、半田接合部における熱応力に起因するクラックや破断を確実に防止できる。
以下、発明の実施の形態について図面を参照しながら説明すると、図１に示すように、本発明の第１実施形態例に係るチップ抵抗器１は、直方体形状のセラミック基板２と、このセラミック基板２の表面の長手方向両端部に設けられた一対の表電極３と、これら両表電極３間を接続する抵抗体４と、抵抗体４を被覆する保護層５と、セラミック基板２の裏面の長手方向両端部に設けられた一対の裏電極６と、表電極３と裏電極６間を導通する一対の端面電極７と、表電極３と端面電極７および裏電極６の表面に被着された一対の外部電極８と、外部電極８から露出する裏電極６のエッジ部を覆う一対の絶縁性樹脂層９とによって構成されている。
セラミックス基板２はアルミナを主成分とする絶縁基板であって、後述する大判基板を縦横に延びる１次分割溝と２次分割溝に沿って分割することにより多数個取りされたものである。
一対の表電極３はＡｇ系ペーストをスクリーン印刷して乾燥・焼成させたものであり、抵抗体４は酸化ルテニウム等の抵抗ペーストをスクリーン印刷して乾燥・焼成させたものである。抵抗体４の長手方向の両端部はそれぞれ表電極２に重なっており、図示省略されているが、抵抗体４には抵抗値を調整するためのトリミング溝が形成されている。
保護層５はアンダーコート層とオーバーコート層の２層構造からなり、そのうちアンダーコート層はガラスペーストをスクリーン印刷して乾燥・焼成させたものであり、オーバーコート層はエポキシ系樹脂ペーストをスクリーン印刷して加熱硬化させたものである。
一対の裏電極６はＡｇ系ペーストをスクリーン印刷して乾燥・焼成させたものであり、一対の端面電極７はセラミック基板２の端面にＮｉ−Ｃｒ等をスパッタして形成されたものである。
一対の外部電極８は端面電極５の表面にＮｉ，Ｓｎ等を電解メッキして形成されたものであり、後述するように、チップ抵抗器１を回路基板に実装する場合、これら外部電極８に対して半田接合を行うようにしている。
一対の絶縁性樹脂層９はエポキシ樹脂ペーストをスクリーン印刷して加熱硬化させたものであり、これら絶縁性樹脂層９の一端側はセラミック基板２の裏面で所定間隔を存して対向し、絶縁性樹脂層９の他端側は裏電極６のエッジ部に重なっている。
図２に示すように、このように構成されたチップ抵抗器１は、裏電極６を下向きにした姿勢で回路基板１０上に載置され、この状態で回路基板１０に設けられたランド１１と外部電極８を半田１２で接合することによって面実装される。その際、一対の裏電極６のエッジ部側はそれぞれ絶縁性樹脂層９によって覆われており、これら絶縁性樹脂層９は裏電極６のエッジ部よりも外側位置で外部電極８に連続しているため、実装時に一対の絶縁性樹脂層９の少なくとも対向端側は半田１２で覆われることなく露出した状態となる。これにより、半田接合時の加熱によって絶縁性樹脂層９からアウトガスが発生しても、このアウトガスは半田１２によって覆われていない部位から外部へ抜け出るため、アウトガスに起因する半田爆ぜの発生や固着性の低下を防止することができる。
また、かかるチップ抵抗器１の実装時に、熱応力によって裏電極６にセラミック基板２の裏面から引き剥がされる方向の力が作用しても、裏電極６のエッジ部側は絶縁性樹脂層９で覆われて剥離しにくくなっているため、裏電極６とセラミック基板２の境界に沿ってクラックが発生すことはない。さらに、裏電極６のエッジ部側の表面に絶縁性樹脂層９が重なっており、絶縁性樹脂層９の側面から裏電極６の表面に至る部分の段差を利用して半田１２の厚みを増大させることができるため、熱応力に起因するクラックや破断等の発生を防止することができる。
次に、上記の如く構成されたチップ抵抗器１の製造方法について、図３と図４を参照しながら説明する。
まず、図３（ａ）と図４（ａ）に示すように、セラミック基板２が多数個取りされる大判基板２０Ａを準備する。この大判基板２０Ａの表裏両面には予め１次分割溝２１と２次分割溝２２が格子状に設けられており、両分割溝２１，２２によって区切られたマス目の１つ１つが１個分のチップ形成領域となる。なお、図３には複数個分のチップ形成領域が代表的に示され、図４には１個のチップ領域に対応する断面図が示されているが、実際は多数個分のチップ形成領域に相当する大判基板２０Ａに対して以下に説明する各工程が一括して行われる。
すなわち、大判基板２０Ａの裏面にＡｇペーストをスクリーン印刷して乾燥させることにより、図３（ｂ）と図４（ｂ）に示すように、各１次分割溝２１に跨るように複数の未焼成の裏電極６を形成する。次に、大判基板２０Ａの表面にＡｇペーストをスクリーン印刷して乾燥させることにより、図３（ｃ）と図４（ｃ）に示すように、各１次分割溝２１に跨るように複数の未焼成の表電極３を形成した後、未焼成の表電極３と裏電極６を同時に焼成する。これにより、大判基板２０Ａの裏面に焼成銀からなる裏電極６が形成されると共に、大判基板２０Ａの表面に焼成銀からなる表電極３が形成される。なお、表電極３と裏電極６の形成順序は上記と逆、つまり表電極３を形成してから裏電極６を形成するようにしても良い。
次に、大判基板２０Ａの表面に酸化ルテニウム等の抵抗体ペーストをスクリーン印刷して乾燥・焼成させることにより、図３（ｄ）と図４（ｄ）に示すように、各チップ領域の中央部に抵抗体４を形成する。その際、抵抗体４の長手方向両端部は、各チップ領域の長手方向両端部に設けられている表電極３に重ね合わせておく。
次に、トリミング溝形成時の抵抗体４へのダメージを軽減するものとして、ガラスペーストをスクリーン印刷して乾燥・焼成することにより、抵抗体４を覆うアンダーコート層を形成した後、このアンダーコート層の上から抵抗体４にトリミング溝を形成して抵抗値を調整する。しかる後、アンダーコート層の上からエポキシ系等の樹脂ペーストをスクリーン印刷し、これを加熱硬化させてアンダーコート層を覆うオーバーコート層を形成することにより、図３（ｅ）と図４（ｅ）に示すように、抵抗体４を被覆する２層構造の保護層５を形成する。
なお、裏電極６を焼成銀の代わりに樹脂銀で形成することも可能であり、その場合、抵抗体ペーストの焼成温度が樹脂銀の溶融温度に比べてかなり高くなるため、抵抗体４と保護層５を形成した後に樹脂銀で裏電極６を形成すれば良い。また、このように裏電極６を樹脂銀で形成したチップ抵抗器１を実装する場合、半田接合時の加熱によって裏電極６に含まれる樹脂からもアウトガスが発生するが、このアウトガスは裏電極６のエッジ部を覆う絶縁性樹脂層９を通過することで半田を介さずに抜けれるため、裏電極６を樹脂銀で形成してもアウトガスに起因する半田爆ぜの発生や固着性の低下を防止することができる。
次に、大判基板２０Ａの裏面にエポキシ樹脂ペーストをスクリーン印刷して加熱硬化させることにより、図３（ｆ）と図４（ｆ）に示すように、各チップ領域内で対向する裏電極６のエッジ部を覆う絶縁性樹脂層９を形成する。
これまでの工程は大判基板２０Ａに対する一括処理であるが、次に、大判基板２０Ａを１次分割溝２１に沿って短冊状基板２０Ｂにブレイク（１次分割）した後、この短冊状基板２０Ｂの分割面にＮｉ−Ｃｒをスパッタリングすることにより、図３（ｇ）と図４（ｇ）に示すように、短冊状基板２０Ｂの両端面に表電極３と裏電極６間を導通する端面電極７を形成する。
しかる後、短冊状基板２０Ｂを２次分割溝２２に沿ってブレイク（２次分割）することにより、チップ抵抗器１と同等の大きさのチップ単体（個片）を得た後、個片化されたチップ単体に対してＮｉ，Ｓｎ等の電解メッキを施すことにより、露出する表電極３と端面電極７および露出する裏電極６の表面に外部電極８を被着形成し、図１に示すようなチップ抵抗器１が完成する。
図５は本発明の第２実施形態例に係るチップ抵抗器３０の断面図、図６は該チップ抵抗器３０の裏面図であり、図１に対応する部分には同一符号を付してある。
第２実施形態例に係るチップ抵抗器３０が第１実施形態例に係るチップ抵抗器１と相違する点は、絶縁性樹脂層９がセラミック基板２の裏面の短手方向一端部から他端部（図６の上辺から下辺）に亘って帯状に形成されていることと、端面電極７が表電極３の上面から裏電極６の下面にかけて断面コ字状に形成されていることにあり、それ以外の構成は基本的に同じである。
すなわち、図５と図６に示すように、絶縁性樹脂層９によって覆われた裏電極６のエッジ部を除く残部が端面電極７によって覆われており、この端面電極７の表面に外部電極８が被着されているため、裏電極６と絶縁性樹脂層９の境界部分（図５，６のＰ部参照）は端面電極７によって覆われ、裏電極６は外部電極８と絶縁性樹脂層９の境界部分（図５，６のＱ部参照）から離れた内部に位置している。また、裏電極６のエッジ部を覆う絶縁性樹脂層９はセラミック基板２の側面の端から端まで形成されており、端面側からスパッタリングして、回り込みやすいＣｒ２０％以上のＮｉ−Ｃｒ等にて端面電極７を形成するときや、Ａｇペースト等をディップ塗布して端面電極７を形成するときに、突堤状に形成された絶縁性樹脂層９がストッパーとして機能するため、セラミック基板２の裏面に直線性の良い端面電極７が形成される。
このように構成されたチップ抵抗器３０においても、第１実施形態例に係るチップ抵抗器１と同様に、一対の裏電極６のエッジ部側がそれぞれ絶縁性樹脂層９によって覆われているため、アウトガスに起因する半田爆ぜの発生や固着性の低下を防止することができると共に、裏電極６とセラミック基板２の境界に沿ってクラックが発生すことを防止できる。また、絶縁性樹脂層９の側面から裏電極６の表面に至る部分の段差を利用して半田接合部の厚みを増大させることができるため、熱応力に起因するクラックや破断等の発生を防止することができる。
さらに、第２実施形態例に係るチップ抵抗器３０では、端面電極７が裏電極６のエッジ部を除く部位にも形成されて絶縁性樹脂層９と接続しており、裏電極６と絶縁性樹脂層９の境界部分Ｐが端面電極７によって完全に覆われているため、硫化ガスが多く存在するような腐食雰囲気で使用された場合でも、裏電極６に含まれる銀（Ａｇ）が硫化ガスと反応して硫化銀を生成することなく、裏電極６の硫化を防止することができる。しかも、絶縁性樹脂層９がセラミック基板２の裏面の短手方向一端部から他端部に亘って帯状に形成されており、端面電極７をスパッタや塗布によって形成するときに、絶縁性樹脂層９がストッパーの機能を果たして直線性の良い端面電極７が形成されるため、端面電極７に被着される外部電極８の形状の直線性を高めることができる。その結果、図６に示すように、セラミック基板２の裏面の長手方向両端部に矩形状の外部電極８を形成することができ、これら外部電極８に対して半田接合されるため、半田接合時のセルフアライメント性が向上する。
なお、外形サイズが小さいチップ抵抗器の場合、樹脂ペーストのスクリーン印刷により所定間隔を存して離反する一対の絶縁性樹脂層９を形成する際に、両絶縁性樹脂層９が印刷のダレによって繋がってしまうこともあるが、その場合でも上記した本発明の作用効果を奏することは可能である。
１，３０ チップ抵抗器
２ セラミック基板
３ 表電極
４ 抵抗体
５ 保護層
６ 裏電極
７ 端面電極７
８ 外部電極
９ 絶縁性樹脂層
１０ 回路基板
１１ ランド
１２ 半田
２０Ａ 大判基板
２０Ｂ 短冊状基板
２１ １次分割溝
２２ ２次分割溝
２ セラミック基板
３ 表電極
４ 抵抗体
５ 保護層
６ 裏電極
７ 端面電極７
８ 外部電極
９ 絶縁性樹脂層
１０ 回路基板
１１ ランド
１２ 半田
２０Ａ 大判基板
２０Ｂ 短冊状基板
２１ １次分割溝
２２ ２次分割溝
Claims (2)
- 直方体形状のセラミック基板と、このセラミック基板の表面の長手方向両端部に設けられた一対の表電極と、これら一対の表電極間を接続する抵抗体と、この抵抗体を被覆する保護層と、前記セラミック基板の裏面の長手方向両端部に設けられた一対の裏電極と、前記表電極と前記裏電極を導通する端面電極と、この端面電極を覆う外部電極とを備えたチップ抵抗器において、
前記セラミック基板の裏面に前記裏電極のエッジ部側を直接覆うように一対の絶縁性樹脂層が所定間隔を存して形成されており、前記端面電極が前記裏電極のエッジ部を除く部位に形成されて前記絶縁性樹脂層と接続していると共に、前記外部電極が前記裏電極に重なる部位の前記端面電極を覆って前記絶縁性樹脂層と接続していることを特徴とするチップ抵抗器。 - 請求項１の記載において、前記絶縁性樹脂層が前記セラミック基板の裏面の短手方向一端部から他端部に亘って帯状に形成されていることを特徴とするチップ抵抗器。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015096580A JP6499007B2 (ja) | 2015-05-11 | 2015-05-11 | チップ抵抗器 |
| PCT/JP2016/061699 WO2016181737A1 (ja) | 2015-05-11 | 2016-04-11 | チップ抵抗器 |
| CN201680027278.5A CN107615410B (zh) | 2015-05-11 | 2016-04-11 | 芯片电阻器 |
| DE112016002156.9T DE112016002156T5 (de) | 2015-05-11 | 2016-04-11 | Chip-Widerstand |
| US15/572,847 US10192659B2 (en) | 2015-05-11 | 2016-04-11 | Chip resistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015096580A JP6499007B2 (ja) | 2015-05-11 | 2015-05-11 | チップ抵抗器 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2018232378A Division JP2019062226A (ja) | 2018-12-12 | 2018-12-12 | チップ抵抗器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2016213352A JP2016213352A (ja) | 2016-12-15 |
| JP6499007B2 true JP6499007B2 (ja) | 2019-04-10 |
Family
ID=57247939
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2015096580A Active JP6499007B2 (ja) | 2015-05-11 | 2015-05-11 | チップ抵抗器 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US10192659B2 (ja) |
| JP (1) | JP6499007B2 (ja) |
| CN (1) | CN107615410B (ja) |
| DE (1) | DE112016002156T5 (ja) |
| WO (1) | WO2016181737A1 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6688025B2 (ja) * | 2015-08-26 | 2020-04-28 | Koa株式会社 | チップ抵抗器およびチップ抵抗器の製造方法 |
| JP2018146403A (ja) * | 2017-03-06 | 2018-09-20 | Koa株式会社 | 温度センサ素子 |
| US10964457B2 (en) * | 2017-07-19 | 2021-03-30 | Panasonic Intellectual Property Management Co., Ltd. | Chip resistor |
| JP2020126002A (ja) * | 2019-02-05 | 2020-08-20 | Koa株式会社 | 硫化検出センサ |
| DE112020001355T5 (de) * | 2019-03-18 | 2021-12-02 | Rohm Co., Ltd. | Chip-widerstand |
| JP2020169891A (ja) * | 2019-04-03 | 2020-10-15 | Koa株式会社 | 硫化検出センサ、硫化検出センサの製造方法、硫化検出センサの実装方法 |
| DE112020005533T5 (de) * | 2019-11-12 | 2022-08-18 | Rohm Co., Ltd. | Chip-widerstand |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01109702A (ja) * | 1987-10-22 | 1989-04-26 | Hokuriku Denki Kogyo Kk | チップ抵抗器とその製造方法 |
| JPH09180957A (ja) * | 1995-12-22 | 1997-07-11 | Kyocera Corp | 積層型セラミックコンデンサ |
| JPH10256001A (ja) * | 1997-03-12 | 1998-09-25 | Hokuriku Electric Ind Co Ltd | チップ電子部品 |
| JP2006066613A (ja) * | 2004-08-26 | 2006-03-09 | Rohm Co Ltd | チップ型部品とその製造方法 |
| JP4841914B2 (ja) * | 2005-09-21 | 2011-12-21 | コーア株式会社 | チップ抵抗器 |
| JP2008084905A (ja) * | 2006-09-26 | 2008-04-10 | Taiyosha Electric Co Ltd | チップ抵抗器 |
| JP5329773B2 (ja) * | 2007-05-31 | 2013-10-30 | コーア株式会社 | チップ抵抗器 |
| JP2013074044A (ja) | 2011-09-27 | 2013-04-22 | Koa Corp | チップ抵抗器 |
| JP6286914B2 (ja) * | 2013-07-30 | 2018-03-07 | Tdk株式会社 | セラミック電子部品 |
| JP6181500B2 (ja) * | 2013-09-30 | 2017-08-16 | Koa株式会社 | チップ抵抗器およびその製造方法 |
-
2015
- 2015-05-11 JP JP2015096580A patent/JP6499007B2/ja active Active
-
2016
- 2016-04-11 WO PCT/JP2016/061699 patent/WO2016181737A1/ja active Application Filing
- 2016-04-11 US US15/572,847 patent/US10192659B2/en active Active
- 2016-04-11 CN CN201680027278.5A patent/CN107615410B/zh active Active
- 2016-04-11 DE DE112016002156.9T patent/DE112016002156T5/de active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| US10192659B2 (en) | 2019-01-29 |
| CN107615410B (zh) | 2019-06-11 |
| JP2016213352A (ja) | 2016-12-15 |
| DE112016002156T5 (de) | 2018-03-15 |
| CN107615410A (zh) | 2018-01-19 |
| WO2016181737A1 (ja) | 2016-11-17 |
| US20180158578A1 (en) | 2018-06-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6499007B2 (ja) | チップ抵抗器 | |
| JP6933453B2 (ja) | チップ部品、チップ部品の実装構造、チップ抵抗器の製造方法 | |
| JP2022105204A (ja) | チップ抵抗器 | |
| JP5115968B2 (ja) | チップ抵抗器の製造方法およびチップ抵抗器 | |
| JP6181500B2 (ja) | チップ抵抗器およびその製造方法 | |
| JP2013074044A (ja) | チップ抵抗器 | |
| WO2014109224A1 (ja) | チップ抵抗器 | |
| JP4046178B2 (ja) | チップ抵抗器およびその製造方法 | |
| US10276285B2 (en) | Chip resistor | |
| JP6688025B2 (ja) | チップ抵抗器およびチップ抵抗器の製造方法 | |
| JP2019062226A (ja) | チップ抵抗器 | |
| JP2021005683A (ja) | チップ抵抗器 | |
| WO2022163120A1 (ja) | チップ部品 | |
| WO2022190879A1 (ja) | チップ部品の実装構造 | |
| JP6159286B2 (ja) | チップ抵抗器及びチップ抵抗器の製造方法 | |
| JP6688035B2 (ja) | チップ抵抗器 | |
| WO2023218710A1 (ja) | チップ抵抗器 | |
| WO2022180979A1 (ja) | チップ抵抗器 | |
| JP4059967B2 (ja) | チップ型複合機能部品 | |
| JP6599759B2 (ja) | チップ抵抗器 | |
| WO2020162070A1 (ja) | 硫化検出センサおよびその製造方法 | |
| JP2022159807A (ja) | チップ抵抗器 | |
| JP2017195284A (ja) | 多連チップ抵抗器およびその製造方法 | |
| JP2020013804A (ja) | チップ抵抗器 | |
| JP2018078152A (ja) | チップ抵抗器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180424 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180710 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180904 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20181106 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181212 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190312 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190314 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6499007 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |