JP2001143965A

JP2001143965A - 複合電子部品

Info

Publication number: JP2001143965A
Application number: JP32572199A
Authority: JP
Inventors: Toshio Kawabata; 利夫河端; Yutaka Komatsu; 裕小松; Masashi Morimoto; 正士森本
Original assignee: Murata Manufacturing Co Ltd
Current assignee: Murata Manufacturing Co Ltd
Priority date: 1999-11-16
Filing date: 1999-11-16
Publication date: 2001-05-25

Abstract

(57)【要約】【課題】電気的特性の劣化がなく、高い信頼性を有す
る複合電子部品を提供する。【解決手段】積層体２０は、インダクタを内蔵した磁
性体積層部２５とコンデンサを内蔵した誘電体積層部３
７とを有している。磁性体積層部２５と誘電体積層部３
７との間の接合部分には、空洞３０が形成されている。
該空洞３０は、セラミックシートの表面に樹脂もしくは
カーボン等の空洞形成用ペースト材を空洞３０に見合う
サイズにパターン印刷し、それを積層体２０を一体焼成
する際の熱により焼失させることにより形成される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は複合電子部品に関
し、特に、ＬＣフィルタ等の複合電子部品に関する。

【０００２】

【従来の技術】従来より、この種の複合電子部品として
は、インダクタＬとコンデンサＣとを組み合わせた積層
型のＬＣ複合部品が知られている。該ＬＣ複合部品は、
表面にインダクタパターンを形成した磁性体セラミック
グリーンシートおよび表面にコンデンサパターンを形成
した誘電体セラミックグリーンシートのそれぞれを積層
し、インダクタとなる磁性体セラミック部とコンデンサ
となる誘電体セラミック部を重ね合わせて一体焼成した
積層体を備えている。

【０００３】ところで、一般に、磁性体セラミックと誘
電体セラミックはそれぞれの熱膨張係数が異なるため、
一体焼成すると磁性体セラミック部と誘電体セラミック
部との接合部分で割れや反りが発生する等の問題があ
る。そこで、図１０に示すように、ガラスを含有する誘
電体セラミック部１と磁性体セラミック部２との間に、
誘電体セラミック部１のガラスと良好に反応する中間層
３を設けて一体焼成したものに、外部電極４を形成した
ＬＣ複合部品５が提案されている（特開平８−３１６９
３号公報参照）。中間層３は誘電体セラミック部１と磁
性体セラミック部２の間の熱膨張係数の違いや界面での
組成の急激な変化を緩和し、焼成収縮による割れや反り
を防止する。

【０００４】

【発明が解決しようとする課題】ところが、中間層３に
ガラス成分を含んでいると、一体焼成の際に中間層３の
ガラス成分が誘電体セラミック部１や磁性体セラミック
部２に拡散して誘電率や透磁率が変化する。このため、
静電容量特性やインダクタンス特性が劣化したり、ガラ
ス成分が拡散した領域の絶縁抵抗特性が低下する等の問
題があった。さらに、中間層３においては、ガラス成分
が拡散した部分がポーラスになり、誘電体セラミック部
１や磁性体セラミック部２との接合強度が低下するとい
った問題もあった。

【０００５】そこで、本発明の目的は、電気的特性の劣
化がなく、高い信頼性を有する複合電子部品を提供する
ことにある。

【０００６】

【課題を解決するための手段及び作用】前記目的を達成
するため、本発明に係る複合電子部品は、積層体が、セ
ラミック層と導体パターンを積層して構成した第１積層
部と、前記第１積層部のセラミック層の材料とは異なる
材料からなるセラミック層と導体パターンを積層して構
成した第２積層部とを少なくとも有し、隣接する前記第
１積層部と前記第２積層部の接合部分に空洞部を有して
いることを特徴とする。

【０００７】ここに、第１および第２積層部の各々のセ
ラミック層の材料としては、誘電体材料、磁性体材料、
絶縁体材料、圧電体材料、および電気抵抗材料等が用い
られ、これらのうちの少なくとも二種のセラミック材料
を組み合わせたり、あるいは、同種（例えば誘電体材
料）のセラミック材料であっても、主成分に異なる元素
を用いている二つのセラミック材料を組み合わせたりす
る。また、第１積層部と第２積層部の接触面積は、セラ
ミック層の面積の２０〜８５％に設定することが望まし
い。

【０００８】以上の構成により、空洞は、第１積層部と
第２積層部との間の熱膨張係数の違いを吸収し、セラミ
ック層を焼成する際における焼成収縮による第１積層部
と第２積層部との界面での割れや反りを防止する。ま
た、空洞によって第１および第２積層部間の材料の拡散
が減少し、複合電子部品の電気的な性能の劣化が防止さ
れる。

【０００９】また、前記空洞は、第１積層部と第２積層
部の接合部分に塗布した空洞形成用ペースト材を積層体
を一体焼成する際の熱で焼失させることにより、容易に
形成される。

【００１０】

【発明の実施の形態】以下、本発明に係る複合電子部品
の実施の形態について添付の図面を参照して説明する。

【００１１】［第１実施形態、図１〜図５］本発明に係
る複合電子部品をπ型ＬＣフィルタに適用した一つの実
施形態の分解斜視図を図１に、全体の外観斜視図を図２
に、図２のＩＩＩ−ＩＩＩ断面を図３にそれぞれ示す。
π型ＬＣフィルタ１０は、図４に示すように、入出力端
子電極１１と１２との間にインダクタＬを接続するとと
もに、入出力端子電極１１とグランド端子電極１３との
間にコンデンサＣ１を接続し、入出力端子電極１２とグ
ランド端子電極１３との間にコンデンサ電極Ｃ２を接続
した等価回路を有している。

【００１２】π型ＬＣフィルタ１０は、図１に示すよう
に、磁性体セラミックシート２２〜２４と、誘電体セラ
ミックシート３１〜３４とを積み重ねて一体的に焼成し
て構成した積層体２０を有している。磁性体セラミック
シート２２〜２４は磁性体積層部２５を構成している。
また、誘電体セラミックシート３１〜３４は誘電体積層
部３７を構成している。

【００１３】磁性体積層部２５の磁性体セラミックシー
ト２３，２４のそれぞれの表面には、インダクタパター
ン２６，２７が形成されている。インダクタパターン２
６と２７は、磁性体セラミックシート２３に形成された
ビアホール２８を介して電気的に直列に接続され、螺旋
状インダクタＬを形成している。インダクタパターン２
６および２７は、その引出端２６ａおよび２７ａにて、
図２に示すように積層体２０の両端面に形成された入出
力端子電極１１および１２にそれぞれ電気的に接続され
ている。

【００１４】誘電体積層部３７の誘電体セラミックシー
ト３２，３３，３４のそれぞれの表面には、コンデンサ
パターン３８，４１，３９が形成されている。コンデン
サパターン３８と４１は、誘電体セラミックシート３２
を間にして対向し、コンデンサＣ１を形成している。コ
ンデンサパターン３９と４１は、誘電体セラミックシー
ト３３を間にして対向し、コンデンサＣ２を形成してい
る。コンデンサパターン３８および３９は、その引出端
３８ａおよび３９ａにて、図２に示すように積層体２０
に形成された入出力端子電極１１および１２にそれぞれ
電気的に接続されている。コンデンサパターン４１は、
その両端の引出端４１ａ，４１ａにて、図２に示すよう
に積層体２０の奥側および手前側の側面に形成されたグ
ランド端子電極１３，１３に電気的に接続されている。

【００１５】さらに、ＬＣフィルタ１０は、図３に示す
ように、積層体２０の磁性体積層部２５と誘電体積層部
３７との間の接合部分に空洞３０を形成している。該空
洞３０は図１に示すように、誘電体セラミックシート３
１の表面に、樹脂もしくはカーボン等の空洞形成用ペー
スト材を空洞３０に見合うサイズに印刷して空洞形成用
パターン４２を形成し、この空洞形成用パターン４２を
積層体２０の焼成の際の熱により分解、焼失させること
により形成される。

【００１６】誘電体セラミックシート３１の表面に形成
される空洞形成用パターン４２の変形例を図５の（ａ）
〜（ｆ）に示す。これら空洞形成用パターン４２の面積
（空洞３０の面積）Ｓ₁は、誘電体セラミックシート３
１の表面の面積をＳ₀とすると、０．２≦（Ｓ₀−Ｓ₁）
／Ｓ₀≦０．８５を満足するように設定される。

【００１７】このような条件を設定した理由は以下の通
りである。空洞形成用パターン４２の面積を大きくし
て、空洞３０の面積Ｓ₁を大きくすると、磁性体積層部
２５と誘電体積層部３７との接合面積が減る。そして、
この接合面積がセラミックシート３１の２０％未満にな
ると、磁性体積層部２５と誘電体積層部３７との接合強
度が弱くなり、外界から熱ストレスや機械ストレスがＬ
Ｃフィルタ１０にかかると、磁性体積層部２５と誘電体
積層部３７との間の界面で剥離が生じ易くなるからであ
る。

【００１８】また、空洞形成用パターン４２の面積を小
さくして、空洞３０の面積Ｓ₁を小さくすると、磁性体
積層部２５と誘電体積層部３７の接合面積が大きくな
り、積層体２０の一体焼成の際に両者の材料の相互拡散
が多くなる。そして、この接合面積がセラミックシート
３１の８５％を越えると、磁性体積層部２５と誘電体積
層部３７との間の材料の相互拡散によりＬＣフィルタ１
０の電気特性の劣化が大きくなるからである。

【００１９】以上の構成からなるＬＣフィルタ１０は、
図３に示すように、磁性体積層部２５と誘電体積層部３
７の接合部分に空洞３０を有しているので、磁性体積層
部２５と誘電体積層部３７の接合部分が小さくなる。従
って、積層体２０を一体的に焼成する際、磁性体積層部
２５と誘電体積層部３７の熱膨張係数の違いにより発生
する応力の影響を減らすことができる。この結果、セラ
ミックシート２２〜２４，３１〜３４の焼成収縮による
磁性体積層部２５と誘電体積層部３７との界面での割れ
や反りを防止することができる。

【００２０】また、空洞３０は、その両側の磁性体積層
部２５と誘電体積層部３７との間の材料の相互拡散を抑
える。これにより、磁性体積層部２５では、誘電体積層
部３７からの誘電体材料の拡散による透磁率の低下が抑
えられ、インダクタＬのインダクタンス値の低下が防止
される。逆に、誘電体積層部３７では、磁性体積層部２
５からの磁性体材料の拡散による誘電率の低下が抑えら
れ、コンデンサＣ１，Ｃ２の静電容量値の低下が防止さ
れる。従って、信頼性が高く、しかも電気特性に優れた
ＬＣフィルタ１０を実現することができる。

【００２１】［第２実施形態、図６〜図９］本発明に係
る複合電子部品をＴ型ＬＣフィルタに適用したいま一つ
の実施形態を図６〜図９に示す。該Ｔ型ＬＣフィルタ５
０は、図９に示すように、入出力端子電極５１と５２と
の間にインダクタＬ１，Ｌ２を直列に接続するととも
に、これらインダクタＬ１，Ｌ２の中間接続点とグラン
ド端子電極５３との間にコンデンサＣを接続した等価回
路を有している。

【００２２】Ｔ型ＬＣフィルタ５０は、図６に示すよう
に、磁性体セラミックシート６２〜６４と、誘電体セラ
ミックシート７１〜７４とを積み重ねて一体的に構成し
た積層体６０を有している。磁性体セラミックシート６
２〜６４は磁性体積層部６５を構成している。また、誘
電体セラミックシート７１〜７４は誘電体積層部７７を
構成している。

【００２３】磁性体積層部６５の磁性体セラミックシー
ト６３の表面には、インダクタパターン６６ａ，６６ｂ
が形成されている。これらインダクタパターン６６ａお
よび６６ｂは、その引出端が、図７に示すように積層体
６０の両端面に形成された入出力端子電極５１および５
２にそれぞれ電気的に接続されている。

【００２４】磁性体セラミックシート６４の表面には、
インダクタパターン６７ａ，６７ｂが形成されている。
インダクタパターン６７ａの一端とインダクタパターン
６７ｂの一端とは相互に接続されている。そして、イン
ダクタパターン６６ａと６７ａは、磁性体セラミックシ
ート６３に形成されたビアホール６８を介して電気的に
直列に接続され、螺旋状インダクタＬ１を形成してい
る。インダクタパターン６６ｂと６７ｂは、磁性体セラ
ミックシート６３に形成されたビアホール６８を介して
電気的に直列に接続され、螺旋状インダクタＬ２を形成
している。

【００２５】誘電体積層部７７の誘電体セラミックシー
ト７２，７３，７４のそれぞれの表面には、コンデンサ
パターン７８ａ，８１，７８ｂが形成されている。コン
デンサパターン７８ａと８１は誘電体セラミックシート
７２を間にして対向するとともに、コンデンサパターン
７８ｂと８１は誘電体セラミックシート７３を間にして
対向し、コンデンサＣを形成している。コンデンサパタ
ーン７８ａ，７８ｂは、コンデンサＣのホット側の電極
を構成している。コンデンサパターン８１は、その引出
端８１ａ，８１ａにて、図７に示すように積層体６０の
奥側および手前側の側面に形成されたグランド端子電極
５３，５３に電気的に接続されている。コンデンサパタ
ーン８１の中央部には、ビアホール６８との導通を避け
るため、円形の導体非形成部８１ｂが設けられている。
さらに、コンデンサパターン７８ａ，７８ｂは、セラミ
ックシート６４，７１，７２，７３にそれぞれ設けたビ
アホール６８を介してインダクタパターン６７ａ，６７
ｂの一端に電気的に接続されている。

【００２６】さらに、ＬＣフィルタ５０は、図８に示す
ように、積層体６０の磁性体積層部６５と誘電体積層部
７７との間の接合部分に空洞７０，７０を形成してい
る。該空洞７０，７０は、図６に示すように、誘電体セ
ラミックシート７１の表面に、樹脂もしくはカーボン等
の空洞形成用ペーストを空洞７０に見合うサイズに印刷
して空洞形成用パターン８２，８２を形成し、この空洞
形成用パターン８２，８２を積層体６０の焼成の際の熱
により分解、焼失させることにより形成される。

【００２７】誘電体セラミックシート７１の表面に形成
される空洞形成用パターン８２，８２の合計面積（空洞
７０，７０の合計面積）Ｓ₁は、誘電体セラミックシー
ト７１の表面の面積をＳ₀とすると、０．２≦（Ｓ₀−Ｓ
₁）／Ｓ₀≦０．８５を満足するように設定される。

【００２８】以上の構成からなるＬＣフィルタ５０は、
前記第１実施形態のＬＣフィルタ１０と同様の作用効果
を奏する。

【００２９】［他の実施形態］本発明は前記実施形態に
限定するものではなく、その要旨の範囲内で種々に変更
することができる。例えば前記のようなπ型ＬＣフィル
タ１０やＴ型ＬＣフィルタ５０のほかに、誘電体積層部
を間に挟んで上下に磁性体積層部を配置した構造の積層
体を有する複合電子部品に適用してもよい。また、誘電
体材料、磁性体材料、絶縁体材料、圧電体材料、電気抵
抗材料のうちの少なくとも二つのセラミック材料を組み
合わせて用いることにより、積層体の中に抵抗素子やコ
ンデンサ等を含む複合電子部品にも適用することができ
る。また、同種（例えば誘電体材料）のセラミック材料
であっても、主成分に異なる元素を用いている二つのセ
ラミック材料を組み合わせたものであってもよい。

【００３０】さらに、前記実施形態は、それぞれパター
ンが形成されたセラミックグリーンシートを積み重ねた
後、一体的に焼成するものであるが、必ずしもこれに限
定されない。例えば、以下に説明する製法によって複合
電子部品を製作してもよい。印刷等の方法によりペース
ト状のセラミック材料にてセラミック層を形成した後、
そのセラミック層の表面にペースト状の導電性パターン
材料を塗布して任意のパターンを形成する。次に、ペー
スト状のセラミック材料を前記パターンの上から塗布し
てセラミック層をパターン上に形成する。同様にして、
順に重ね塗りする。このとき、空洞を必要とする位置に
は、空洞形成用ペースト材が塗布される。こうして、積
層構造を有する複合電子部品が得られる。

【００３１】

【実施例】以下に、前記第１実施形態のπ型ＬＣフィル
タ１０の実施例を示す。磁性体セラミック材料として、
８００℃で仮焼したＮｉ−Ｚｎ−Ｃｕフェライトを用い
た。また、誘電体セラミック材料として、０．０８Ｂａ
Ｏ−０．０７ＰｂＯ−０．２７Ｎｄ₂０₃−０．５８Ｔｉ
Ｏ₂系の誘電体セラミック材料を用いた。これらの材料
にバインダ、可塑剤および溶剤を加えてスラリーを調製
した。得られたスラリーからドクタブレード法により厚
さ５０μｍの磁性体セラミックグリーンシートおよび誘
電体セラミックグリーンシートを製造した。

【００３２】これらのグリーンシート２３，２４，３
２，３３，３４に、Ａｇペーストにより、図１で説明し
たインダクタＬのインダクタパターン（パターン幅が１
５０μｍ）２６，２７、コンデンサＣのコンデンサパタ
ーン３８，４１，３９を印刷した。また、これら印刷と
は別に、誘電体セラミックグリーンシート３１に、カー
ボンペーストで空洞形成用パターン４２を印刷した。

【００３３】そして、これらセラミックグリーンシート
２３，２４，３１〜３４を間にして、その上側および下
側にそれぞれ保護用グリーンシート２２等を積層して全
体の厚さを１．５ｍｍにした後、積層方向に５０℃で１
０００Ｋｇｆ／ｃｍ²の圧力を印加して圧着した。圧着
により形成された積層体２０は２．２ｍｍ×１．３ｍｍ
の大きさにカットされる。その後、９００℃で２時間焼
成して、Ａｇ−Ｐｄペーストを塗布して８００℃で焼き
付けすることにより、入出力端子電極１１，１２および
グランド端子電極１３を形成した。

【００３４】以上の工程により得られたπ型ＬＣフィル
タ１０の試料について、電子顕微鏡により、磁性体積層
部２５と誘電体積層部３７との間の接合状態を観察する
とともに、インダクタＬのインダクタンス値を測定した
結果を次の表１に示す。なお、ＬＣフィルタ１０を磁性
体セラミックシートのみで製作した場合のインダクタン
ス値は３６０ｎＨである。

【００３５】

【表１】

【００３６】表１に示す結果から、誘電体セラミックシ
ート３１の表面の面積をＳ₀とし、空洞形成用パターン
４２の面積をＳ₁とすると、該面積Ｓ₁が条件式０．２≦
（Ｓ ₀−Ｓ₁）／Ｓ₀≦０．８５を満足するようにすれ
ば、インダクタＬのインダクタンス値の劣化が少なく、
しかも磁性体積層部２５と誘電体積層部３７との接合状
態が良好なものが得られることが分かる。

【００３７】

【発明の効果】以上の説明からも明らかなように、本発
明によれば、異なるセラミック材料からなる第１積層部
と第２積層部との間に空洞を形成するようにしたので、
第１積層部と第２積層部との間の熱膨張係数の違いが空
洞により吸収され、焼成の際の各積層部のセラミック層
の収縮による割れや反りが防止される。また、空洞によ
って第１および第２積層部間の材料の相互拡散が抑えら
れ、積層部の透磁率や誘電率、絶縁抵抗等の変化がなく
なり、信頼性が高くしかも電気特性に優れた複合電子部
品を実現することができる。さらに、空洞形成用ペース
ト材を焼成の際の熱により焼失させることにより、簡単
かつ効率よく空洞を形成することができる。

【図面の簡単な説明】

【図１】本発明に係る複合電子部品の第１実施形態の分
解斜視図。

【図２】図１の複合電子部品の外観を示す斜視図。

【図３】図２のＩＩＩ−ＩＩＩ断面図。

【図４】図２の複合電子部品の電気等価回路図。

【図５】（ａ）〜（ｆ）は空洞形成用ペースト材の種々
の塗布パターンを示す平面図。

【図６】本発明に係る複合電子部品の第２実施形態の分
解斜視図。

【図７】図６の複合電子部品の外観を示す斜視図。

【図８】図７のＶＩＩＩ−ＶＩＩＩ断面図。

【図９】図７の複合電子部品の電気等価回路図。

【図１０】従来の複合電子部品の外観を示す斜視図。

【符号の説明】

１０，５０…ＬＣフィルタ２０，６０…積層体２２〜２４，６２〜６４…磁性体セラミックシート２６，２７，６６ａ，６６ｂ，６７ａ，６７ｂ…インダ
クタパターン２５，６５…磁性体積層部３０，７０…空洞３１〜３４，７１〜７４…誘電体セラミックシート３７，７７…誘電体積層部３８，３９，４１，７８ａ，７８ｂ，８１…コンデンサ
パターン４２，８２…空洞形成用パターン

フロントページの続き (72)発明者森本正士京都府長岡京市天神二丁目26番10号株式会社村田製作所内Ｆターム(参考） 5E070 AA05 AB03 BA12 CB03 5E082 AB03 BB01 BC40 DD09 EE04 EE35 FG26

Claims

【特許請求の範囲】

【請求項１】セラミック層と導体パターンとを積み重
ねて構成した積層体を有する複合電子部品において、前記積層体がセラミック層と導体パターンを積層して構
成した第１積層部と、前記第１積層部のセラミック層の
材料とは異なる材料からなるセラミック層と導体パター
ンを積層して構成した第２積層部とを少なくとも有し、
隣接する前記第１積層部と前記第２積層部の接合部分に
空洞部を有していることを特徴とする複合電子部品。
【請求項２】前記第１積層部と前記第２積層部の接触
面積が、前記セラミック層の面積の２０〜８５％である
ことを特徴とする請求項１記載の複合電子部品。
【請求項３】前記空洞が、前記第１積層部と前記第２
積層部の接合部分に塗布した空洞形成用ペースト材を前
記積層体を一体焼成する際の熱で焼失させることにより
形成されたものであることを特徴とする請求項１又は請
求項２記載の複合電子部品。