JPS622449B2 - - Google Patents
Info
- Publication number
- JPS622449B2 JPS622449B2 JP55142523A JP14252380A JPS622449B2 JP S622449 B2 JPS622449 B2 JP S622449B2 JP 55142523 A JP55142523 A JP 55142523A JP 14252380 A JP14252380 A JP 14252380A JP S622449 B2 JPS622449 B2 JP S622449B2
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- sheets
- conductive
- layer
- layers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 229910052751 metal Inorganic materials 0.000 claims description 4
- 239000002184 metal Substances 0.000 claims description 4
- 239000003990 capacitor Substances 0.000 description 31
- 229910000679 solder Inorganic materials 0.000 description 7
- 239000004020 conductor Substances 0.000 description 6
- 239000000758 substrate Substances 0.000 description 6
- 239000000919 ceramic Substances 0.000 description 5
- 239000010408 film Substances 0.000 description 4
- 229910010293 ceramic material Inorganic materials 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 238000007599 discharging Methods 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 229910002113 barium titanate Inorganic materials 0.000 description 1
- JRPBQTZRNDNNOP-UHFFFAOYSA-N barium titanate Chemical compound [Ba+2].[Ba+2].[O-][Ti]([O-])([O-])[O-] JRPBQTZRNDNNOP-UHFFFAOYSA-N 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000012799 electrically-conductive coating Substances 0.000 description 1
- 230000005672 electromagnetic field Effects 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- SWELZOZIOHGSPA-UHFFFAOYSA-N palladium silver Chemical compound [Pd].[Ag] SWELZOZIOHGSPA-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/01—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate comprising only passive thin-film or thick-film elements formed on a common insulating substrate
- H01L27/013—Thick-film circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Ceramic Capacitors (AREA)
Description
【発明の詳細な説明】
本発明は一般に減結合キヤパシタに、より具体
的には低い内部インダクタンスを特徴とする減結
合キヤパシタに関する。
的には低い内部インダクタンスを特徴とする減結
合キヤパシタに関する。
非常に高速にスイツチングする高集積度の論理
回路モジユールにおいて、共通１次電源によりモ
ジユール間でスイツチングに伴なう雑音が結合し
ないようにモジユール間の雑音伝搬防止をするた
めに、効果的な減結合キヤパシタが必要である。
そのような応用のための効果的な減結合キヤパシ
タは、非常に速い充放電が行なわれるようなもの
である。
回路モジユールにおいて、共通１次電源によりモ
ジユール間でスイツチングに伴なう雑音が結合し
ないようにモジユール間の雑音伝搬防止をするた
めに、効果的な減結合キヤパシタが必要である。
そのような応用のための効果的な減結合キヤパシ
タは、非常に速い充放電が行なわれるようなもの
である。
従来の厚膜キヤパシタ（25〜76μ（１〜３ミ
ル）の厚さと1000という高い誘電率を有する比較
的厚い誘電体膜を持つもの）は製造費が安く且つ
良好な信頼性を示す。しかしそのようなキヤパシ
タは比較的高い内部インダクタンスを有する。一
方従来の薄膜キヤパシタは製造費がかかり且つ厚
膜キヤパシタ程信頼性もないが、比較的低いイン
ダクタンスを有する。
ル）の厚さと1000という高い誘電率を有する比較
的厚い誘電体膜を持つもの）は製造費が安く且つ
良好な信頼性を示す。しかしそのようなキヤパシ
タは比較的高い内部インダクタンスを有する。一
方従来の薄膜キヤパシタは製造費がかかり且つ厚
膜キヤパシタ程信頼性もないが、比較的低いイン
ダクタンスを有する。
従つて従来の厚膜キヤパシタの低価格及び良好
な信頼性という利点を保持しながら、その内部イ
ンダクタンスを薄膜キヤパシタの値に近い値まで
低減させる方法を見つけることが望ましい。
な信頼性という利点を保持しながら、その内部イ
ンダクタンスを薄膜キヤパシタの値に近い値まで
低減させる方法を見つけることが望ましい。
非常に低い内部インダクタンスを特徴とするキ
ヤパシタは、表面に導電層を有するセラミツク・
シートを積層し、その導電層の各々又は連続した
複数の導電層を相互接続したものの各々を極板と
し、１つおきの極板を一方の端子に残りの極板を
他方の端子に、同じ側で接続する事によつて得ら
れる。この時、充放電時に電流は隣接する極板の
対面する導電層を反対向きに流れて誘導磁場を相
殺する。
ヤパシタは、表面に導電層を有するセラミツク・
シートを積層し、その導電層の各々又は連続した
複数の導電層を相互接続したものの各々を極板と
し、１つおきの極板を一方の端子に残りの極板を
他方の端子に、同じ側で接続する事によつて得ら
れる。この時、充放電時に電流は隣接する極板の
対面する導電層を反対向きに流れて誘導磁場を相
殺する。
第１図のキヤパシタ１は導電性の被覆を有する
セラミツク材料の積層され垂直に配置されたシー
トより構成される。シートは、シートの上辺に埋
め込まれた導電体領域１３によつて共にグループ
の形に接続される。この構造はキヤパシタ１の破
線部分３の拡大図である第１Ａ図を参照すればよ
り明瞭に理解されよう。
セラミツク材料の積層され垂直に配置されたシー
トより構成される。シートは、シートの上辺に埋
め込まれた導電体領域１３によつて共にグループ
の形に接続される。この構造はキヤパシタ１の破
線部分３の拡大図である第１Ａ図を参照すればよ
り明瞭に理解されよう。
第１Ａ図を参照すると、シート４，５及び６は
各々チタン酸バリウム基材等のセラミツク材料の
薄い基板７，８及び９から構成される。各基板は
銀パラジウム・ペースト等の導電物質の層１０，
１１及び１２で各々被覆されている。基板５及び
６の上辺はパンチ・アウトされている。このパン
チ・アウト領域は導電体領域１３で充填されるの
で、グループが組立てられた後導電層１０，１１
及び１２が互いにグループの形に電気接続され
る。組立て前のグループの分解図が第２図に示さ
れている。組立ては基板を共にプレスし焼成する
事によつて行なわれる。
各々チタン酸バリウム基材等のセラミツク材料の
薄い基板７，８及び９から構成される。各基板は
銀パラジウム・ペースト等の導電物質の層１０，
１１及び１２で各々被覆されている。基板５及び
６の上辺はパンチ・アウトされている。このパン
チ・アウト領域は導電体領域１３で充填されるの
で、グループが組立てられた後導電層１０，１１
及び１２が互いにグループの形に電気接続され
る。組立て前のグループの分解図が第２図に示さ
れている。組立ては基板を共にプレスし焼成する
事によつて行なわれる。
典型的な設計では、セラミツク基板の厚さは約
50〜63μ（２〜21/2ミル）、導電層の厚さは約13
μ（1/2ミル）である。
50〜63μ（２〜21/2ミル）、導電層の厚さは約13
μ（1/2ミル）である。
シート５及び６のようなシートは第３Ａ図に示
すようなより大きなセラミツク・シート材料１４
から切り出される。この大きなシートは、典型的
な場合約0.15×0.51mm（６×20ミル）の寸法の矩
形領域１５が穴あけされている。次に穴あけされ
たシート１４は導電ペーストで被覆される。ペー
ストはパンチ・アウト領域１５を充填すると同時
に所望の厚さにスキージー（squeegee）によつ
て塗布される。第３Ｂ図のシート１６のような
個々のシートは破線に沿つて第３Ａ図のシートを
切断する事によつて得られる。
すようなより大きなセラミツク・シート材料１４
から切り出される。この大きなシートは、典型的
な場合約0.15×0.51mm（６×20ミル）の寸法の矩
形領域１５が穴あけされている。次に穴あけされ
たシート１４は導電ペーストで被覆される。ペー
ストはパンチ・アウト領域１５を充填すると同時
に所望の厚さにスキージー（squeegee）によつ
て塗布される。第３Ｂ図のシート１６のような
個々のシートは破線に沿つて第３Ａ図のシートを
切断する事によつて得られる。
第１図及び第１Ａ図に戻ると、シート４，５及
び６と同様のシートの組がシート４，５及び６に
積層され、プレス及び焼成されて、第１図のキヤ
パシタ１の全形が得られる。全体的キヤパシタ１
は事実上、多数の成分キヤパシタが前述の方法で
並列に接続されたものである。１つの成分キヤパ
シタは導電層１２、導電層１７及び中間の誘電体
（セラミツク）層１８によつて形成される。別の
隣接成分キヤパシタは導電層１９、導電層１０及
び中間の誘電体層７によつて形成される。対面導
電層の上辺で誘電体領域１３を介して各成分キヤ
パシタに電気接続が行なわれている限り、各キヤ
パシタの充電及び放電の間に流れる電流は矢印で
示すように反対向きに流れる。狭い間隔を有する
キヤパシタ極板におけるそのような電流の流れ
は、それに付随する誘電磁場を実質的に相殺し、
各キヤパシタの内部インダクタンスを減少させ
る。
び６と同様のシートの組がシート４，５及び６に
積層され、プレス及び焼成されて、第１図のキヤ
パシタ１の全形が得られる。全体的キヤパシタ１
は事実上、多数の成分キヤパシタが前述の方法で
並列に接続されたものである。１つの成分キヤパ
シタは導電層１２、導電層１７及び中間の誘電体
（セラミツク）層１８によつて形成される。別の
隣接成分キヤパシタは導電層１９、導電層１０及
び中間の誘電体層７によつて形成される。対面導
電層の上辺で誘電体領域１３を介して各成分キヤ
パシタに電気接続が行なわれている限り、各キヤ
パシタの充電及び放電の間に流れる電流は矢印で
示すように反対向きに流れる。狭い間隔を有する
キヤパシタ極板におけるそのような電流の流れ
は、それに付随する誘電磁場を実質的に相殺し、
各キヤパシタの内部インダクタンスを減少させ
る。
一般に各成分キヤパシタの内部インダクタンス
は層７及び１８のような誘電体層の厚さが減少す
ると共に減少し、各シートの長さ２７が増大する
と共に減少する。内部インダクタンスを最小にす
るには製造及び全体的キヤパシタンスの要求と両
立するように各シートの高さ２８を最小化する事
が望ましい。典型的な応用において、各シートの
長さ及び高さは各々約2.5mm及び約1.3mmである。
は層７及び１８のような誘電体層の厚さが減少す
ると共に減少し、各シートの長さ２７が増大する
と共に減少する。内部インダクタンスを最小にす
るには製造及び全体的キヤパシタンスの要求と両
立するように各シートの高さ２８を最小化する事
が望ましい。典型的な応用において、各シートの
長さ及び高さは各々約2.5mm及び約1.3mmである。
誘電体領域１３を共に接続して所望のキヤパシ
タ全体を形成する方法は第４図を参照する事で理
解できる。第１Ａ図及び第２図の成分キヤパシタ
要素に対応するものは同じ参照番号で識別されて
いる。はんだリフロー・ボール（接続部）Ｃ４
は、キヤパシタ極板接続構造（端子部材）２０を
成分キヤパシタに結合するための導電体領域１３
の各々に置かれる。接続構造２０は絶縁層２３で
分離された２層の金属２１及び２２から構成され
る。層２１及び２３は、シート５及び６の導電体
領域１３の各々と上部導電層２２との間ではんだ
リフロー・ボールＣ４を介した導電接続を可能に
するために、シート５及び６から成るグループの
ような１つおきのシートのグループ上で開口を有
している。シート２４及び２５より成るグループ
のようなその間に存在する１つおきのグループも
はんだリフロー・ボールＣ４を介して下部導電層
２１に同様に接続される。
タ全体を形成する方法は第４図を参照する事で理
解できる。第１Ａ図及び第２図の成分キヤパシタ
要素に対応するものは同じ参照番号で識別されて
いる。はんだリフロー・ボール（接続部）Ｃ４
は、キヤパシタ極板接続構造（端子部材）２０を
成分キヤパシタに結合するための導電体領域１３
の各々に置かれる。接続構造２０は絶縁層２３で
分離された２層の金属２１及び２２から構成され
る。層２１及び２３は、シート５及び６の導電体
領域１３の各々と上部導電層２２との間ではんだ
リフロー・ボールＣ４を介した導電接続を可能に
するために、シート５及び６から成るグループの
ような１つおきのシートのグループ上で開口を有
している。シート２４及び２５より成るグループ
のようなその間に存在する１つおきのグループも
はんだリフロー・ボールＣ４を介して下部導電層
２１に同様に接続される。
Ｃ４ボールは、第１図に示すように導電体領域
１３の行列と位置合せされた貫通孔行列を形成す
るような開口を有する付加的セラミツク・シート
２６を用いて導電体領域１３上に蒸着する事が好
ましい。この付加的シートははんだリフロー・ボ
ールＣ４の蒸着の前に第１図の構造１の上面にプ
レスされ焼成され、第４図の接続構造体２０が付
加される時リフロー中にはんだダムとして役立
つ。従つて層１０，１１及び１２等の導電層の辺
に沿つて導電体領域１３の間を不要なはんだが流
れるのを防ぐ。
１３の行列と位置合せされた貫通孔行列を形成す
るような開口を有する付加的セラミツク・シート
２６を用いて導電体領域１３上に蒸着する事が好
ましい。この付加的シートははんだリフロー・ボ
ールＣ４の蒸着の前に第１図の構造１の上面にプ
レスされ焼成され、第４図の接続構造体２０が付
加される時リフロー中にはんだダムとして役立
つ。従つて層１０，１１及び１２等の導電層の辺
に沿つて導電体領域１３の間を不要なはんだが流
れるのを防ぐ。
第１図は本発明に従つて設計されたキヤパシタ
の外面斜視図、第１Ａ図は第１図のキヤパシタの
破線部分の拡大斜視図、第２図は第１Ａ図の分解
図、第３Ａ図及び第３Ｂ図は第１図、第１Ａ図、
及び第２図で使われるシートの製造を説明するた
めの図、第４図は第１図、第１Ａ図及び第２図の
シートを各キヤパシタ端子に接続するための多レ
ベル導体の断面図である。 １……キヤパシタ、７，８，９，１８……セラ
ミツク基板、１０，１１，１２，１７，１９……
導電層、Ｃ４……はんだ、２３……絶縁層、２
１，２２……金属層。
の外面斜視図、第１Ａ図は第１図のキヤパシタの
破線部分の拡大斜視図、第２図は第１Ａ図の分解
図、第３Ａ図及び第３Ｂ図は第１図、第１Ａ図、
及び第２図で使われるシートの製造を説明するた
めの図、第４図は第１図、第１Ａ図及び第２図の
シートを各キヤパシタ端子に接続するための多レ
ベル導体の断面図である。 １……キヤパシタ、７，８，９，１８……セラ
ミツク基板、１０，１１，１２，１７，１９……
導電層、Ｃ４……はんだ、２３……絶縁層、２
１，２２……金属層。
Claims (1)
- １ 複数の誘電体層及び複数の導電層を交互に積
層し、導電層の各々をそのまま同じ側の端面に引
き出して極板とするか又は複数の連続した導電層
を同じ側の端部で相互接続して極板とした積層体
と、絶縁層を介して互いに絶縁し一体化された２
層の金属層より成る端子部材と、上記極板の各々
の同じ側の辺に沿つて複数配列され、上記極板の
１つおきのものを上記端子部材の第１の金属層に
接続し、上記極板の残りのものを上記端子部材の
第２の金属層に接続する接続部とを有するキヤパ
シタ。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US06/106,640 US4274124A (en) | 1979-12-26 | 1979-12-26 | Thick film capacitor having very low internal inductance |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5694720A JPS5694720A (en) | 1981-07-31 |
| JPS622449B2 true JPS622449B2 (ja) | 1987-01-20 |
Family
ID=22312491
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14252380A Granted JPS5694720A (en) | 1979-12-26 | 1980-10-14 | Capacitor with low internal inductance |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4274124A (ja) |
| EP (1) | EP0031427B1 (ja) |
| JP (1) | JPS5694720A (ja) |
| CA (1) | CA1148227A (ja) |
| DE (1) | DE3071907D1 (ja) |
Families Citing this family (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4349862A (en) * | 1980-08-11 | 1982-09-14 | International Business Machines Corporation | Capacitive chip carrier and multilayer ceramic capacitors |
| US4791391A (en) * | 1983-03-30 | 1988-12-13 | E. I. Du Pont De Nemours And Company | Planar filter connector having thick film capacitors |
| DE3342329A1 (de) * | 1983-11-23 | 1985-05-30 | Siemens AG, 1000 Berlin und 8000 München | Elektrischer kondensator aus einem verfestigten stapel von aneinander geschichteten metallisierten dielektrikumslagen und verfahren zu seiner herstellung |
| US4945399A (en) * | 1986-09-30 | 1990-07-31 | International Business Machines Corporation | Electronic package with integrated distributed decoupling capacitors |
| US4744008A (en) * | 1986-11-18 | 1988-05-10 | International Business Machines Corporation | Flexible film chip carrier with decoupling capacitors |
| US4791006A (en) * | 1987-06-04 | 1988-12-13 | Avx Corporation | High accuracy variable thickness laydown method for electronic components |
| US5339212A (en) * | 1992-12-03 | 1994-08-16 | International Business Machines Corporation | Sidewall decoupling capacitor |
| US5548486A (en) * | 1994-01-21 | 1996-08-20 | International Business Machines Corporation | Pinned module |
| GB9401965D0 (en) * | 1994-02-02 | 1994-03-30 | Morecroft Denis N | Improvements in capacitors |
| US5761049A (en) * | 1994-09-19 | 1998-06-02 | Hitachi, Ltd. | Inductance cancelled condenser implemented apparatus |
| US5878483A (en) * | 1995-06-01 | 1999-03-09 | International Business Machines Corporation | Hammer for forming bulges in an array of compliant pin blanks |
| US5731960A (en) * | 1996-09-19 | 1998-03-24 | Bay Networks, Inc. | Low inductance decoupling capacitor arrangement |
| US5880925A (en) * | 1997-06-27 | 1999-03-09 | Avx Corporation | Surface mount multilayer capacitor |
| JP2991175B2 (ja) | 1997-11-10 | 1999-12-20 | 株式会社村田製作所 | 積層コンデンサ |
| US6266229B1 (en) | 1997-11-10 | 2001-07-24 | Murata Manufacturing Co., Ltd | Multilayer capacitor |
| US6266228B1 (en) | 1997-11-10 | 2001-07-24 | Murata Manufacturing Co., Ltd | Multilayer capacitor |
| US6292350B1 (en) | 1997-11-10 | 2001-09-18 | Murata Manufacturing, Co., Ltd | Multilayer capacitor |
| US6549395B1 (en) | 1997-11-14 | 2003-04-15 | Murata Manufacturing Co., Ltd | Multilayer capacitor |
| WO2000055875A1 (en) * | 1999-03-16 | 2000-09-21 | Maxwell Energy Products | Low inductance four terminal capacitor lead frame |
| JP3548821B2 (ja) | 1999-05-10 | 2004-07-28 | 株式会社村田製作所 | 積層コンデンサ、ならびにこれを用いた電子装置および高周波回路 |
| JP3476127B2 (ja) | 1999-05-10 | 2003-12-10 | 株式会社村田製作所 | 積層コンデンサ |
| US6677637B2 (en) * | 1999-06-11 | 2004-01-13 | International Business Machines Corporation | Intralevel decoupling capacitor, method of manufacture and testing circuit of the same |
| US6327134B1 (en) | 1999-10-18 | 2001-12-04 | Murata Manufacturing Co., Ltd. | Multi-layer capacitor, wiring board, and high-frequency circuit |
| JP3489729B2 (ja) | 1999-11-19 | 2004-01-26 | 株式会社村田製作所 | 積層コンデンサ、配線基板、デカップリング回路および高周波回路 |
| US6418009B1 (en) | 2000-09-28 | 2002-07-09 | Nortel Networks Limited | Broadband multi-layer capacitor |
| US6856516B2 (en) * | 2002-08-20 | 2005-02-15 | Cts Corporation | Ball grid array resistor capacitor network |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB614076A (en) * | 1942-07-15 | 1948-12-09 | Philips Nv | Improvements in electric condensers |
| US3346790A (en) * | 1960-02-18 | 1967-10-10 | Tobe Deutschmann Lab | Low inductance high voltage capacitor |
| FR1280454A (fr) * | 1961-02-18 | 1961-12-29 | Tobe Deutschmann Lab | Capacité haute tension |
| US3308359A (en) * | 1965-03-12 | 1967-03-07 | Bruce R Hayworth | Low-inductance capacitor |
| US3452257A (en) * | 1968-03-28 | 1969-06-24 | Vitramon Inc | Electrical capacitor |
| GB1270470A (en) * | 1969-06-09 | 1972-04-12 | Tobe Deutschmann Lab Inc | Low-inductance capacitor |
| US3838320A (en) * | 1974-01-04 | 1974-09-24 | American Tech Ceramics | Multiple layer capacitors |
-
1979
- 1979-12-26 US US06/106,640 patent/US4274124A/en not_active Expired - Lifetime
-
1980
- 1980-10-14 JP JP14252380A patent/JPS5694720A/ja active Granted
- 1980-11-07 CA CA000364207A patent/CA1148227A/en not_active Expired
- 1980-11-10 EP EP80106924A patent/EP0031427B1/de not_active Expired
- 1980-11-10 DE DE8080106924T patent/DE3071907D1/de not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| EP0031427A3 (en) | 1984-05-23 |
| EP0031427A2 (de) | 1981-07-08 |
| EP0031427B1 (de) | 1987-02-18 |
| DE3071907D1 (en) | 1987-03-26 |
| US4274124A (en) | 1981-06-16 |
| JPS5694720A (en) | 1981-07-31 |
| CA1148227A (en) | 1983-06-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS622449B2 (ja) | ||
| KR101630037B1 (ko) | 적층 세라믹 커패시터, 어레이형 적층 세라믹 커패시터, 그 제조 방법 및 그 실장 기판 | |
| US7170737B2 (en) | Window via capacitor | |
| CN1540692B (zh) | 镀覆接线端 | |
| US5523645A (en) | Electrostrictive effect element and methods of producing the same | |
| KR102032759B1 (ko) | 전자 부품 | |
| GB2142467A (en) | High capacitance laminated bus and method of manufacture | |
| CN113764170A (zh) | 层叠电感器部件 | |
| US10707023B2 (en) | Electronic components | |
| JP2000340448A (ja) | 積層セラミックコンデンサ | |
| JP2587851Y2 (ja) | 積層コンデンサ | |
| JPH1167586A (ja) | チップ型ネットワーク電子部品 | |
| JP3520540B2 (ja) | 多層基板 | |
| US4568999A (en) | Multilayer ceramic capacitor on printed circuit | |
| JPH0737757A (ja) | コンデンサアレイ | |
| JP2000106322A (ja) | 積層セラミックコンデンサ | |
| JP3765225B2 (ja) | チップ型多連電子部品 | |
| JPS6380585A (ja) | 電歪効果素子 | |
| JP2000049015A (ja) | インダクタアレイ | |
| JP2839262B2 (ja) | チップ抵抗器とその製造方法 | |
| JPS6356971A (ja) | 積層形圧電体 | |
| JP2000114100A (ja) | 多連型電子部品 | |
| JPS6228748Y2 (ja) | ||
| JPS63252414A (ja) | 多層セラミツクコンデンサを含む高静電容量バスバー | |
| JPS6311702Y2 (ja) |