CN103854850B - 多层陶瓷电容器和用于安装该电容器的板件 - Google Patents

多层陶瓷电容器和用于安装该电容器的板件 Download PDF

Info

Publication number
CN103854850B
CN103854850B CN201310061902.1A CN201310061902A CN103854850B CN 103854850 B CN103854850 B CN 103854850B CN 201310061902 A CN201310061902 A CN 201310061902A CN 103854850 B CN103854850 B CN 103854850B
Authority
CN
China
Prior art keywords
thickness
layer
electrode
ceramic body
caldding layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310061902.1A
Other languages
English (en)
Other versions
CN103854850A (zh
Inventor
李炳华
安永圭
朴祥秀
朴珉哲
金兑奕
朴兴吉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of CN103854850A publication Critical patent/CN103854850A/zh
Application granted granted Critical
Publication of CN103854850B publication Critical patent/CN103854850B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/02—Mountings
    • H01G2/06—Mountings specially adapted for mounting on a printed-circuit support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/02—Mountings
    • H01G2/06—Mountings specially adapted for mounting on a printed-circuit support
    • H01G2/065—Mountings specially adapted for mounting on a printed-circuit support for surface mounting, e.g. chip capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

本发明提供一种多层陶瓷电容器，包括：陶瓷本体，该陶瓷本体中层压有多层电介质层；活性层，该活性层包括多个第一内电极和第二内电极，该多个第一内电极和第二内电极形成为交替地暴露于所述陶瓷本体的两个端面，所述电介质层插入第一内电极和第二内电极之间，以形成电容；上覆盖层，该上覆盖层形成在活性层的上方；下覆盖层，该下覆盖层形成在活性层的下方并且厚度大于上覆盖层；以及第一外电极和第二外电极，该第一外电极和第二外电极形成为覆盖陶瓷本体的两个端面；其中，在沿着陶瓷本体的长度‑厚度（L‑T）方向的横截面上，第一内电极和第二内电极之间的重叠区域的面积Y与活性层和上覆盖层的总面积X的比值在0.5到0.9的范围内。

Description

多层陶瓷电容器和用于安装该电容器的板件
相关申请的交叉引用
本申请要求于2012年12月3日在韩国知识产权局提交的申请号为10-2012-0138920的韩国专利申请的优先权，在此通过引用将该申请的公开内容并入本申请中。
技术领域
本发明涉及一种多层陶瓷电容器和用于安装该电容器的板件。
背景技术
通常，多层陶瓷电容器和多层片式电子元件是片状蓄电器（condenser），安装在诸如显示器的各种电子产品（例如，液晶显示器（LCDs）、等离子显示面板（PDPs）等，计算机、智能电话、移动电话等）的印刷电路板上，用以充电或者放电。
由于这种多层陶瓷电容器（MLCC）具有诸如小尺寸、高电容、易安装等优点，因此该多层陶瓷电容器可以用作各种电子设备的元件。
多层陶瓷电容器可具有如下结构：多个电介质层和具有相反极性的内电极交替地层压，该具有相反极性的内电极中插入有所述电介质层。
由于电介质层具有压电和电致伸缩特性（piezoelectric and electrostrictiveproperties），因此当直流（DC）或者交流（AC）电压施加至多层陶瓷电容器时，在内电极之间产生压电现象，由此引起振动。
这些振动会通过多层陶瓷电容器的焊料传递到安装该多层陶瓷电容器的印刷电路板上，使得整个印刷电路板成为产生振动声音的声波反射面，即谓之噪声。
此振动声音的频率可具有与成音频率（audio frequency）相对应的20Hz到20000Hz的范围内的频率，令人感到不适。如上所述的令人感到不适的振动声音即谓之噪声。
为了降低噪声，已经进行了使产品具有如下的形式的研究：该产品增大了多层陶瓷电容器的下覆盖层的厚度。
另外，当具有增大了厚度的下覆盖层的多层陶瓷电容器安装在印刷电路板上时，为了有利于降低噪声，可以将较厚的下覆盖层设置在最低的位置，从而可以水平安装方式安装多层陶瓷电容器。
同时，在产品为了降低噪声而具有增大多层陶瓷电容器的下覆盖层的厚度的形式的情形中，由于其中形成有内电极的区域和其中未形成有内电极的区域之间在密度方面存在差异，因此在烧结工艺中可能产生裂纹缺陷或者分层缺陷。
【相关领域文件】
（专利文件1）日本专利公开号2006-203165
发明内容
本发明提供了一种多层陶瓷电容器和用于安装该电容器的板件。
根据本发明的一个方面，提供了一种多层陶瓷电容器，该多层陶瓷电容器包括：陶瓷本体，该陶瓷本体中层压有多层电介质层；活性层，该活性层包括多个第一内电极和第二内电极，该多个第一内电极和第二内电极形成为交替地暴露于所述陶瓷本体的两个端面，所述电介质层插入所述第一内电极和第二内电极之间以形成电容；上覆盖层，该上覆盖层形成在所述活性层的上方；下覆盖层，该下覆盖层形成在所述活性层的下方，并且比所述上覆盖层更厚；以及第一外电极和第二外电极，该第一外电极和第二外电极形成为覆盖所述陶瓷本体的所述两个端面；其中，在沿着所述陶瓷本体的长度-厚度（L-T）方向的横截面上，所述第一内电极和第二内电极之间的重叠区域的面积Y与所述活性层和上覆盖层的总面积X的比值在0.5到0.9的范围内。
当所述陶瓷本体的总厚度的一半定义为A、所述下覆盖层的厚度定义为B、所述活性层的总厚度的一半定义为C、所述上覆盖层的厚度定义为D时，所述活性层的中心部与所述陶瓷本体的中心部之间偏离比值（（B+C）/A）可在1.063到1.745的范围内（1.063≤（B+C）/A≤1.745）。
当所述下覆盖层的厚度定义为B、所述上覆盖层的厚度定义为D时，所述上覆盖层的厚度D与所述下覆盖层的厚度B的比值（D/B）可在0.021到0.422的范围内（0.021≤D/B≤0.422）。
当所述陶瓷本体的总厚度的一半定义为A、所述下覆盖层的厚度定义为B时，所述下覆盖层的厚度B与所述陶瓷本体的总厚度的一半A的比值（B/A）可在0.329到1.522的范围内（0.329≤B/A≤1.522）。
当所述下覆盖层的厚度定义为B、所述活性层的总厚度的一半定义为C时，所述活性层的总厚度的一半C与所述下覆盖层的厚度B的比值（C/B）可在0.146到2.458的范围内（0.146≤C/B≤2.458）。
因施加电压时在所述活性层的中心部中所产生的应变与在所述下覆盖层中所产生的应变不同，在所述陶瓷本体的两个端面中形成拐点（PI），该拐点（PI）形成在低于所述陶瓷本体的沿厚度方向的中心部的位置。
根据本发明的另一方面，提供一种用于安装多层陶瓷电容器的板件，该板件包括：印刷电路板，该印刷电路板上形成有第一电极垫和第二电极垫；以及多层陶瓷电容器，该多层陶瓷电容器安装在所述印刷电路板上；其中，所述多层陶瓷电容器包括：陶瓷本体，该陶瓷本体中层压有多层电介质层；活性层，该活性层包括多个第一内电极和第二内电极，该多个第一内电极和第二内电极形成为交替地暴露于所述陶瓷本体的两个端面，所述电介质层插入所述第一内电极和第二内电极之间以形成电容；上覆盖层，该上覆盖层形成在所述活性层的上方；下覆盖层，该下覆盖层形成在所述活性层的下方，并且比所述上覆盖层更厚；以及第一外电极和第二外电极，该第一外电极和第二外电极形成在所述陶瓷本体的所述两个端面上，并且通过焊料连接至所述第一电极垫和第二电极垫；并且在沿着所述陶瓷本体的长度-厚度（L-T）方向的横截面上，所述第一内电极和第二内电极之间的重叠区域的面积Y与所述活性层和上覆盖层的总面积X的比值可在0.5到0.9的范围内。
当所述陶瓷本体的总厚度的一半定义为A、所述下覆盖层的厚度定义为B、所述活性层的总厚度的一半定义为C、所述上覆盖层的厚度定义为D时，所述活性层的中心部与所述陶瓷本体的中心部之间偏离比值（（B+C）/A）可在1.063到1.745的范围内（1.063≤（B+C）/A≤1.745）。
当所述下覆盖层的厚度定义为B、所述上覆盖层的厚度定义为D时，所述上覆盖层的厚度D与所述下覆盖层的厚度B的比值（D/B）可在0.021到0.422的范围内（0.021≤D/B≤0.422）。
当所述陶瓷本体的总厚度的一半定义为A、所述下覆盖层的厚度定义为B时，所述下覆盖层的厚度B与所述陶瓷本体的总厚度的一半A的比值（B/A）可在0.329到1.522的范围内（0.329≤B/A≤1.522）。
当所述下覆盖层的厚度定义为B、所述活性层的总厚度的一半定义为C时，所述活性层的总厚度的一半C与所述下覆盖层的厚度B的比值（C/B）可在0.146到2.458的范围内（0.146≤C/B≤2.458）。
因施加电压时在所述活性层的中心部中所产生的应变与在所述下覆盖层中所产生的应变不同，在所述陶瓷本体的两个端面中形成拐点（PI），该拐点（PI）可形成在低于所述焊料的高度的位置。
附图说明
本发明的上述及其它方面、特征与优点将从以下结合附图的详细描述中得以更清楚的理解，其中：
图1是示意性地显示根据本发明的实施方式的多层陶瓷电容器的局部剖开的立体图；
图2是沿图1中的多层陶瓷电容器的长度方向剖开的剖视图；
图3是沿图1中的多层陶瓷电容器的长度方向剖开的示意性剖视图，用以描述多层陶瓷电容器中所包括的元件之间的尺寸关系；
图4是图示图1中的多层陶瓷电容器安装在印刷电路板上的形式的立体图；
图5是沿图4中的多层陶瓷电容器和印刷电路板的长度方向剖开的剖视图；以及
图6是示意性地显示在多层陶瓷电容器安装在印刷电路板上的情形中当电压施加至图4中的多层陶瓷电容器时该多层陶瓷电容器发生变形的剖视图。
具体实施方式
以下将参考附图对本发明的实施方式进行详细描述。
但是，本发明可以通过多种不同的形式体现，并且不应该被理解为局限于此处所阐述的具体实施方式。更确切地说，提供这些实施方式的目的在于使得这种公开更加详尽和完整，并将本发明的范围完全传达给本领域的技术人员。
在附图中，为清楚起见，可能放大了部件的形状和尺寸，并且在全部附图中相同的附图标记将用于表示相同或相似的部件。
为了清楚地描述本发明的实施方式，将会限定六面体的方向。附图中所显示的L、W和T分别是指长度方向、宽度方向和厚度方向。这里，厚度方向可用于与电介质层的层压方向具有相同的概念。
另外，在本实施方式中，为了便于阐述，将针对如下情形进行描述：沿长度方向上形成有第一外电极和第二外电极的陶瓷本体的表面被设为两个端面，将与所述两个端面垂直相交的陶瓷本体的表面设定为侧面。
另外，用ST表示陶瓷本体的形成有其上覆盖层的上表面，用SB表示陶瓷本体的形成有其下覆盖层的下表面。
以下将参考附图对本发明的实施方式进行详细描述。
图1是示意性地显示根据本发明的实施方式的多层陶瓷电容器的局部剖开的立体图。
图2是沿图1中的多层陶瓷电容器的长度方向剖开的剖视图。
图3是沿图1中的多层陶瓷电容器的长度方向剖开的示意性剖视图，用以描述多层陶瓷电容器中所包括的元件之间的尺寸关系。
参考图1和图2，根据本发明的实施方式的多层陶瓷电容器100可包括：陶瓷本体110；活性层115，该活性层115具有第一内电极121和第二内电极122；上覆盖层112和下覆盖层113；以及第一外电极131和第二外电极132，该第一外电极131和第二外电极132覆盖陶瓷本体110的两个端面。
可以通过层压多个电介质层111并且烧结该多个电介质层111来形成陶瓷本体110。在这种情形中，陶瓷本体110的形状和尺寸以及多层电介质层111的数量不限于附图中所显示的那些实施方式。
另外，构成陶瓷本体110的多个电介质层111可以处于烧结状态。相邻的电介质层111可以形成为一体，这样在不使用扫描电子显微镜（SEM）时，相邻的电介质层111之间的边界可能不是清晰可辨。
陶瓷本体110可以包括：活性层115，该活性层115作为对形成电容器的电容做出贡献的部分；以及上覆盖层112和下覆盖层113，该上覆盖层112形成为位于活性层115上方的上边缘部分，该下覆盖层113形成为位于活性层115下方的下边缘部分。
可以通过重复地层压第一内电极131和第二内电极132来形成活性层115，其中电介质层111插入到第一内电极131和第二内电极132之间。
在这种情形中，可以根据多层陶瓷电容器100的设计电容选择性地改变电介质层111的厚度，但是烧结之后单层电介质层的平均厚度可以是0.1μm至10μm。不过，本发明不限于此。
另外，电介质层111可以包括具有高介电常数的陶瓷粉末，例如钛酸钡（BaTiO3）基粉末或者钛酸锶（SrTiO3）基粉末等，但本发明不限于此。
除了不包括内电极之外，上覆盖层112和下覆盖层113可以具有与电介质层111相同的材料和构造。
通过分别在活性层115的上表面和下表面上沿垂直方向层压一个或者两个或者更多的电介质层，可以形成上覆盖层112和下覆盖层113。上覆盖层112和下覆盖层113可以用于防止第一内电极121和第二内电极122被物理应力或者化学应力损坏。
另外，通过与上覆盖层112相比较而言进一步增加下覆盖层113所层压的电介质层的数量，可以使得下覆盖层113比上覆盖层112更厚。
同时，通过在电介质层111上印刷包含导电金属的导电浆料，并允许导电浆料具有预定的厚度，可以形成具有彼此不同的极性的一对电极，即第一内电极121和第二内电极122。
另外，沿着电介质层111的层压方向，第一内电极121和第二内电极122可以交替地暴露于陶瓷本体的两个端面，并且通过设置在第一内电极121和第二内电极122之间的电介质层111，可以使得第一内电极121与第二内电极122彼此电绝缘。
也就是说，通过交替地暴露于陶瓷本体110的两个端面的那部分第一内电极121和第二内电极122，可以使第一内电极121和第二内电极122分别电连接至第一外电极131和第二外电极132。
因此，当电压施加至第一外电极131和第二外电极132时，电荷在彼此相对设置的第一内电极121和第二内电极122之间累积。这种情形中，多层陶瓷电容器100的电容与第一内电极121和第二内电极122之间重叠的区域的面积成比例。
可以根据第一内电极121和第二内电极122的应用来决定上述的第一内电极121和第二内电极122的厚度。例如，考虑到陶瓷本体110的尺寸，第一内电极121和第二内电极122的厚度可以确定为在0.2μm到1.0μm的范围内，但本发明不限于此。
另外，在形成第一内电极121和第二内电极122的导电浆料中所包含的导电金属可以是镍（Ni）、铜（Cu）、钯（Pd）或者它们的合金，但本发明不限于此。
另外，作为印刷导电浆料的方法，可以使用丝网印刷法（screen printingmethod）、照相凹版印刷法（a gravure printing method）等，但本发明不限于此。
同时，第一外电极131和第二外电极132可以由包含导电金属的导电浆料形成，导电金属可以是镍（Ni）、铜（Cu）、钯（Pd）、金（Au）或者它们的合金，但本发明不限于此。
根据本发明的实施方式，在多层陶瓷电容器100中，在沿着陶瓷本体110的长度-厚度（L-T）方向的横截面上，第一内电极和第二内电极之间的重叠区域的面积Y与活性层115和上覆盖层112的总面积X的比值可以在0.5到0.9的范围内。
通常，在为了降低噪音而增大多层陶瓷电容器的下覆盖层厚度的产品中，由于其中形成有内电极的区域与未形成有内电极的区域之间在密度方面存在差异，因此在烧结过程中会发生裂纹缺陷或者分层缺陷。
但是，根据本发明的实施方式，在多层陶瓷电容器100中，在沿着陶瓷本体110的长度-厚度（L-T）方向的横截面上，第一内电极和第二内电极之间的重叠区域的面积Y与活性层115和上覆盖层112的总面积X的比值可以调整到0.5到0.9的范围内，从而能够实现具有优异的可靠性的多层陶瓷电容器。
参考图2，活性层115和上覆盖层112的总面积X可以是指在沿着陶瓷本体110的长度-厚度（L-T）方向的横截面上与X相对应的区域的总面积。
从通过使用扫描电子显微镜（SEM）对陶瓷本体110沿长度方向的横截面进行扫描而获得的如图2所示的图像中，可以测量活性层和上覆盖层112的总面积X。
例如，从陶瓷本体110的宽度（W）方向的中心部截取沿陶瓷本体110的长度-厚度（L-T）方向的横截面，并通过使用扫描电子显微镜（SEM）对该横截面进行扫描而获得如图2所示的图像，从所获得的图像中测量与X相对应的区域的总面积，即可获得总面积X。
接下来，参考图2，第一内电极和第二内电极之间的重叠区域的面积Y可以是指在沿着陶瓷本体110的长度-厚度（L-T）方向的横截面上与Y相对应的区域的面积。
从通过使用扫描电子显微镜（SEM）对陶瓷本体110沿长度方向的横截面进行扫描而获得的如图2所示的图像中，可以测量出第一内电极和第二内电极之间的重叠区域的面积Y。
例如，从陶瓷本体110的宽度（W）方向的中心部截取沿陶瓷本体110的长度-厚度（L-T）方向的横截面，并通过使用扫描电子显微镜（SEM）对该横截面进行扫描而获得如图2所示的图像，从所获得的图像中测量与Y相对应的区域的面积，即可获得面积Y。
沿着陶瓷本体110的长度-厚度（L-T）方向的横截面上，当第一内电极和第二内电极之间的重叠区域的面积Y与活性层115和上覆盖层112的总面积X的比值低于0.5时，其中形成有内电极的区域和未形成有内电极的区域之间在密度方面的差异较大，可能导致产生裂纹缺陷或者分层缺陷。
同时，当沿着陶瓷本体110的长度-厚度（L-T）方向的横截面上的第一内电极和第二内电极之间的重叠区域的面积Y与活性层115和上覆盖层112的总面积X的比值超过0.9时，可能会产生防潮性能方面的问题。
以下将描述根据本发明的实施方式的多层陶瓷电容器中所包括的元件的尺寸与噪声之间的关系。
参考图3，将陶瓷本体110的总厚度的一半定义为A，下覆盖层113的厚度定义为B，活性层115的总厚度的一半定义为C，上覆盖层112的厚度定义为D。
这里，陶瓷本体110的总厚度是指从陶瓷本体110的上表面ST到陶瓷本体110的下表面SB的距离，活性层115的总厚度是指从形成在活性层115的最上部的第一内电极121的上表面到形成在活性层115的最下部的第二内电极122的下表面的距离。
另外，下覆盖层113的厚度B是指沿厚度方向从形成在活性层115的最下部的第二内电极122的下表面到陶瓷本体110的下表面SB的距离；上覆盖层112的厚度D是指沿厚度方向从形成在活性层115的最上部的第一内电极121的上表面到陶瓷本体110的上表面ST的距离。
当具有不同极性的电压施加于形成在多层陶瓷电容器100的两个端部上的第一外电极131和第二外电极132时，由于电介质层111的逆压电效应（inverse piezoelectriceffect），陶瓷本体110会沿厚度方向膨胀和收缩，由于泊松效应（poisson effect），第一外电极131和第二外电极132的两个端部会关于陶瓷本体110沿厚度方向的膨胀和收缩产生相对膨胀和收缩。
这里，活性层115的中心从第一外电极131和第二外电极132沿其长度方向的两个端部最大限度地膨胀和收缩，这将导致引起噪声。
也就是说，根据本发明的实施方式，因施加电压时在活性层115的中心部CLA中所产生的应变（strain）与在下覆盖层113中所产生的应变不同，在陶瓷本体110的两个端面中形成拐点（PI），为了降低噪声，可以使该拐点（PI）形成在低于陶瓷本体110沿厚度方向的中心部CLC的位置。
在这种情形中，为了进一步降低噪声，活性层115的中心部CLA与陶瓷本体110的中心部CLC之间的偏离比值，即（B+C）/A可以在1.063到1.745的范围内（1.063≤（B+C）/A≤1.745）。
另外，上覆盖层112的厚度D与下覆盖层113的厚度B的比值，即D/B可以在0.021到0.422的范围内（0.021≤D/B≤0.422）。
另外，下覆盖层113的厚度B与陶瓷本体的总厚度的一半A的比值，即B/A可以在0.329到1.522的范围内（0.329≤B/A≤1.522）。
另外，活性层115的总厚度的一半C与下覆盖层的厚度B的比值，即C/B可以在0.146到2.458的范围内（0.146≤C/B≤2.458）。
实验例
根据本发明的实施例和对比例的多层陶瓷电容器由如下方法制成。
将包括诸如钛酸钡（BaTiO3）等粉末的浆料施加到载体膜上并进行干燥，以制备多个厚度为1.8μm的陶瓷基片（ceramic green sheet）。
接着，通过使用滤网（screen）将用作镍内电极的导电浆料涂敷在陶瓷基片上，以形成内电极。
将大约370个陶瓷基片进行层压。这种情形中，相对于上方的形成有内电极的陶瓷基片而言，其上未形成有内电极的陶瓷基片更密集地层压在形成有内电极的陶瓷基片的下方。在85℃和1000kgf/cm2的压力条件下对层压体进行均衡施压。
将施压完成后的陶瓷层压体切割成单独的基片，并将切割基片在空气气氛中进行230°C和60个小时的脱脂处理。
之后，在还原气氛下将基片在1200℃下以10-11atm-10-10atm（atm即标准大气压）的氧分压（该氧分压低于Ni/NiO平衡状态下的氧分压）的条件进行烧结，从而使得内电极不被氧化。在烧结之后，多层片式电容器的基片尺寸大约为1.64mm×0.88mm（长×宽（L×W），1608尺寸）。这种情形中，制造公差在±0.1mm的范围内，并且在满足这个范围的样本上进行实验，以在每个样本中测量噪声。
之后，实施诸如外电极形成工序、电镀工序等工序，以制造多层陶瓷电容器。
【表1】
*表示对比例，AN表示噪声。
表1中的数据通过如下方式获取：从陶瓷本体100的宽度（W）方向的中心部截取多层陶瓷电容器100的沿陶瓷本体110的长度-厚度（L-T）方向的横截面，并通过使用扫描电子显微镜（SEM）对该横截面进行扫描而获得如图3所示的图像，从所获得的图像中测量每一个尺寸。
这里，如上所述，将陶瓷本体110的总厚度的一半定义为A，下覆盖层113的厚度定义为B，活性层115的总厚度的一半定义为C，上覆盖层112的厚度定义为D。
为了测量噪声，将用于测量噪声的每个板件的单独样本（多层片式电容器）沿竖直方向安装在印刷电路板上之后，将板件安装在测量夹具上。
另外，利用直流供电电源和函数发生器，在安装在测量夹具上的样本的两端施加直流电压和电压波动（voltage variation）。通过直接安装在印刷电路板上方的扩音器来测量噪声。
在表1中，样本1至3为具有对称的覆盖结构的电容器的对比例，其中下覆盖层113的厚度B几乎与上覆盖层112的厚度D相同；样本4至13为具有上覆盖层112的厚度D厚于下覆盖层的厚度B的结构的电容器的对比例。
另外，样本14、15和35至37为具有下覆盖层113的厚度B厚于上覆盖层112的厚度D的结构的电容器的对比例；样本16至34为根据本发明的实施方式的电容器的实施例。
这里，（B+C）/A几乎等于1的情形意味着活性层115的中心部没有在很大程度上偏离陶瓷本体110的中心部。在具有对称的覆盖结构（即，下覆盖层113的厚度B几乎与上覆盖层112的厚度D相同）的样本1至3中，（B+C）/A几乎为1。
当（B+C）/A大于1时，意味着活性层115的中心部向上偏离于陶瓷本体110的中心部，而当（B+C）/A小于1时，意味着活性层115的中心部向下偏离于陶瓷本体110的中心部。
参考表1，可以理解的是，在样本16至34中，活性层115的中心部和陶瓷本体110的中心部之间的偏离比值（即（B+C）/A）在1.063到1.745的范围内（1.063≤（B+C）/A≤1.745），使噪声显著降低至小于20dB。
另外，在样本1至15中，活性层115的中心部和陶瓷本体110的中心部之间的偏离比值（即（B+C）/A）低于1.063，从而获得活性层115的中心部几乎不偏离陶瓷本体110的中心部或者活性层115的中心部向下偏离陶瓷本体110的中心部的结构。
在（B+C）/A低于1.063的样本1至15中，噪声为23.1dB到32.5dB。因此，可以理解的是，与本发明的实施例相比，这些样本不具有降低噪声的效果。
另外，在样本35至37中，活性层115的中心部和陶瓷本体110的中心部之间的偏离比值（即（B+C）/A）超过1.745，该样本的电容与目标电容的比值较低，导致产生电容缺陷。
在表1中，在实现电容（即，样本的电容与目标电容的比值）中标注为“NG”的情形中，意味着样本的电容与目标电容的比值低于80%。
另外，可以理解的是，在上覆盖层112的厚度D与下覆盖层113的厚度B的比值在0.021到0.422的范围内（0.021≤D/B≤0.422）的实施例中，噪声显著降低。
另一方面，可以理解的是，在上覆盖层112的厚度D与下覆盖层113的厚度B的比值（D/B）超过0.422的对比例中，噪声没有降低。
在上覆盖层112的厚度D与下覆盖层113的厚度B的比值（D/B）低于0.021的情形中，下覆盖层113的厚度B远大于上覆盖层112的厚度D，导致可能发生裂纹或者分层。另外，由于样本的电容相对于目标电容过低，因此可能发生电容缺陷。
可以理解的是，在样本19至34中，下覆盖层113的厚度B与陶瓷本体110的厚度A的比值（B/A）在0.329到1.522的范围内，并且活性层115的厚度C与下覆盖层113厚度B的比值（C/B）在0.146到2.458的范围内（即，0.329≤B/A≤1.522，并且0.146≤C/B≤2.458），该样本19至34中噪声进一步降低至低于18dB。
另一方面，在样本35至37中，下覆盖层113的厚度B与陶瓷本体110的厚度A的比值（B/A）超过1.522，或者活性层115的厚度C与下覆盖层113的厚度B的比值（C/B）低于0.146，该样本35至37的电容远低于所期望的电容，导致可能发生电容缺陷。
以下的表2显示通过如下方式获取的实验结果：根据沿着陶瓷本体110的长度-厚度（L-T）方向的横截面上的第一内电极和第二内电极之间的重叠区域的面积Y与活性层115和上覆盖层112的总面积X的比值，在多层陶瓷电容器的样本上进行可靠性测试。
通过如表2所示的8585测试和焊料耐热性测试（soldering heat resistancetest）来进行可靠性测试。
通过以下方式实施8585测试；在温度为85℃和湿度为85%的条件下测定多层陶瓷电容器的样本的可靠性，并且将200个样本中的缺陷样本的数量标注数值。
通过以下方式实施焊料耐热性测试：将多层陶瓷电容器的样本在充满270℃的熔融焊料的焊料浴中浸泡10秒钟之后，测定多层陶瓷电容器样本的电容变化，并且将200个样本中由于电容的显著变化而变成缺陷样本的样本数量标注数值。
【表2】
*表示对比例。
参考表2，可以理解的是，样本1、2和8在本发明的数值范围以外，在可靠性测试中该样本1、2和8中产生缺陷，导致电容器的可靠性是有问题的。
同时，可以理解的是，样本3至7在本发明的数值范围以内，第一内电极和第二内电极之间的重叠区域的面积Y与活性层115和上覆盖层112的总面积X的比值在0.5到0.9的范围内，从而电容器的可靠性是优异的。
用于安装多层陶瓷电容器的板件
参考图4和图5，根据本发明的实施方式的用于安装多层陶瓷电容器100的板件200可包括：印刷电路板210，该印刷电路板210上水平地安装有多层陶瓷电容器100；以及第一电极垫221和第二电极垫222，该第一电极垫221和第二电极垫222彼此间隔地形成在印刷电路板210上。
这种情形中，下覆盖层113处于电容器的底部，并且第一外电极131和第二外电极132分别位于第一电极垫221和第二电极垫222上以与该第一电极垫221和第二电极垫222相连接，在此情况下，利用焊料230可以将多层陶瓷电容器100电连接至印刷电路板210。
当在如上所述的安装在印刷电路板210上的多层陶瓷电容器100上施加电压时，可能会产生噪声。
这里，第一电极垫221和第二电极垫222的尺寸可成为指示器（indicator），用以确定将多层陶瓷电容器100的第一外电极131和第二外电极132连接至第一电极垫221和第二电极垫222上所需要的焊料230的用量，并且可以根据焊料230的用量调整噪声的等级。
参考图6，在多层陶瓷电容器100安装在印刷电路板210上的情况下，当具有不同极性的电压施加在形成于多层陶瓷电容器100的两个端部上的第一外电极131和第二外电极132上时，由于电介质层111的逆压电效应，陶瓷本体110会沿厚度方向膨胀和收缩，由于泊松效应，第一外电极131和第二外电极132的两个端部会关于陶瓷本体110沿厚度方向的膨胀和收缩产生相对膨胀和收缩。
这里，活性层115的中心部在第一外电极131和第二外电极132沿其长度方向的两个端部显著膨胀和收缩，这可能导致引起噪声。
当多层陶瓷电容器100沿长度方向的两个端面最大限度地膨胀时，由于发生膨胀，焊料230的上部中产生向外膨胀力，并且由于膨胀所产生的向外膨胀力，使得在焊料230的下部产生作用到外电极的力。
因此，在本发明的实施方式的情形中，因活性层115的中心部CLA中所产生的应变（strain）与下覆盖层113中所产生的应变不同，在陶瓷本体110的两个端面中形成拐点（PI），当该拐点（PI）形成在低于焊料230的高度的位置时，可以进一步降低噪声。
如上所述，根据本发明的实施方式，在将多层陶瓷电容器安装到印刷电路板上时，通过降低多层陶瓷电容器中所产生的振动，可以降低噪声。
另外，根据本发明的实施方式，通过减少其中形成有内电极的区域与其中未形成有内电极的区域之间在密度方面的变化，可以实现具有优异的可靠性的多层陶瓷电容器。
虽然已经结合实施方式展示并描述了本发明，但是对本领域技术人员来说，显然在不脱离所附的权利要求所限定的本发明的精神和范围的情况下可做修改和变型。

Claims (8)

1.一种多层陶瓷电容器，该多层陶瓷电容器包括：
陶瓷本体，该陶瓷本体中层压有多层电介质层；
活性层，该活性层包括多个第一内电极和第二内电极，该多个第一内电极和第二内电极形成为交替地暴露于所述陶瓷本体的两个端面，所述电介质层插入所述第一内电极和第二内电极之间以形成电容；
上覆盖层，该上覆盖层形成在所述活性层的上方；
下覆盖层，该下覆盖层形成在所述活性层的下方，并且该下覆盖层的厚度大于所述上覆盖层的厚度；以及
第一外电极和第二外电极，该第一外电极和第二外电极形成为覆盖所述陶瓷本体的所述两个端面；
其中，在沿着所述陶瓷本体的长度-厚度方向的横截面上，所述第一内电极和第二内电极之间的重叠区域的面积Y与所述活性层和所述上覆盖层的总面积X的比值在0.5到0.8的范围内，
当所述陶瓷本体的总厚度的一半定义为A、所述下覆盖层的厚度定义为B、所述活性层的总厚度的一半定义为C并且所述上覆盖层的厚度定义为D时，所述活性层的中心部与所述陶瓷本体的中心部之间的偏离比值((B+C)/A)在1.063到1.745的范围内；当所述下覆盖层的厚度定义为B、所述上覆盖层的厚度定义为D时，所述上覆盖层的厚度D与所述下覆盖层的厚度B的比值(D/B)在0.021到0.422的范围内。
2.根据权利要求1所述的多层陶瓷电容器，其中，当所述陶瓷本体的总厚度的一半定义为A、所述下覆盖层的厚度定义为B时，所述下覆盖层的厚度B与所述陶瓷本体的总厚度的一半A的比值(B/A)在0.329到1.522的范围内。
3.根据权利要求1所述的多层陶瓷电容器，其中，当所述下覆盖层的厚度定义为B、所述活性层的总厚度的一半定义为C时，所述活性层的总厚度的一半C与所述下覆盖层的厚度B的比值(C/B)在0.146到2.458的范围内。
4.根据权利要求1所述的多层陶瓷电容器，其中，由于施加电压时在所述活性层的中心部中所产生的应变与在所述下覆盖层中所产生的应变不同，在所述陶瓷本体的两个端面中形成拐点，该拐点形成在低于所述陶瓷本体的沿厚度方向的中心部的位置。
5.一种用于安装多层陶瓷电容器的板件，该板件包括：
印刷电路板，该印刷电路板上形成有第一电极垫和第二电极垫；和
多层陶瓷电容器，该多层陶瓷电容器安装在所述印刷电路板上；
其中，所述多层陶瓷电容器包括：
陶瓷本体，该陶瓷本体中层压有多层电介质层；
活性层，该活性层包括多个第一内电极和第二内电极，该多个第一内电极和第二内电极形成为交替地暴露于所述陶瓷本体的两个端面，所述电介质层插入所述第一内电极和第二内电极之间以形成电容；
上覆盖层，该上覆盖层形成在所述活性层的上方；
下覆盖层，该下覆盖层形成在所述活性层的下方，并且该下覆盖层的厚度大于所述上覆盖层的厚度；以及
第一外电极和第二外电极，该第一外电极和第二外电极形成在所述陶瓷本体的所述两个端面上，并且通过焊料连接至所述第一电极垫和第二电极垫；并且
在沿着所述陶瓷本体的长度-厚度方向的横截面上，所述第一内电极和第二内电极之间的重叠区域的面积Y与所述活性层和所述上覆盖层的总面积X的比值在0.5到0.8的范围内，
当所述陶瓷本体的总厚度的一半定义为A、所述下覆盖层的厚度定义为B、所述活性层的总厚度的一半定义为C、所述上覆盖层的厚度定义为D时，所述活性层的中心部与所述陶瓷本体的中心部之间的偏离比值((B+C)/A)在1.063到1.745的范围内；当所述下覆盖层的厚度定义为B、所述上覆盖层的厚度定义为D时，所述上覆盖层的厚度D与所述下覆盖层的厚度B的比值(D/B)在0.021到0.422的范围内。
6.根据权利要求5所述的板件，其中，当所述陶瓷本体的总厚度的一半定义为A、所述下覆盖层的厚度定义为B时，所述下覆盖层的厚度B与所述陶瓷本体的总厚度的一半A的比值(B/A)在0.329到1.522的范围内。
7.根据权利要求5所述的板件，其中，当所述下覆盖层的厚度定义为B、所述活性层的总厚度的一半定义为C时，所述活性层的总厚度的一半C与所述下覆盖层的厚度B的比值(C/B)在0.146到2.458的范围内。
8.根据权利要求5所述的板件，其中，由于施加电压时在所述活性层的中心部中所产生的应变与在所述下覆盖层中所产生的应变不同，在所述陶瓷本体的两个端面中形成拐点，该拐点形成在低于所述焊料的高度的位置。
CN201310061902.1A 2012-12-03 2013-02-27 多层陶瓷电容器和用于安装该电容器的板件 Active CN103854850B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020120138920A KR101452054B1 (ko) 2012-12-03 2012-12-03 적층 세라믹 커패시터 및 그 실장 기판
KR10-2012-0138920 2012-12-03

Publications (2)

Publication Number Publication Date
CN103854850A CN103854850A (zh) 2014-06-11
CN103854850B true CN103854850B (zh) 2017-07-07

Family

ID=50824329

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310061902.1A Active CN103854850B (zh) 2012-12-03 2013-02-27 多层陶瓷电容器和用于安装该电容器的板件

Country Status (5)

Country Link
US (1) US9627139B2 (zh)
JP (1) JP5579886B2 (zh)
KR (1) KR101452054B1 (zh)
CN (1) CN103854850B (zh)
TW (1) TWI490899B (zh)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6011573B2 (ja) * 2014-03-24 2016-10-19 株式会社村田製作所 電子部品
JP2015026844A (ja) 2014-08-13 2015-02-05 株式会社村田製作所 積層セラミックコンデンサ、これを含む積層セラミックコンデンサ連、および、積層セラミックコンデンサの実装体
JP2014212350A (ja) 2014-08-13 2014-11-13 株式会社村田製作所 積層セラミックコンデンサ、これを含む積層セラミックコンデンサ連、および、積層セラミックコンデンサの実装体
JP2014220529A (ja) 2014-08-13 2014-11-20 株式会社村田製作所 積層セラミックコンデンサ、これを含む積層セラミックコンデンサ連、および、積層セラミックコンデンサの実装体
JP2014212351A (ja) 2014-08-13 2014-11-13 株式会社村田製作所 積層セラミックコンデンサ、これを含む積層セラミックコンデンサ連、および、積層セラミックコンデンサの実装体
JP2016040819A (ja) 2014-08-13 2016-03-24 株式会社村田製作所 積層セラミックコンデンサ、これを含む積層セラミックコンデンサ連、および、積層セラミックコンデンサの実装体
JP2015008312A (ja) 2014-08-13 2015-01-15 株式会社村田製作所 積層セラミックコンデンサ、これを含む積層セラミックコンデンサ連、および、積層セラミックコンデンサの実装体
JP2016040816A (ja) 2014-08-13 2016-03-24 株式会社村田製作所 積層セラミックコンデンサ、これを含む積層セラミックコンデンサ連、および、積層セラミックコンデンサの実装体
JP2014212352A (ja) 2014-08-13 2014-11-13 株式会社村田製作所 積層セラミックコンデンサ、これを含む積層セラミックコンデンサ連、および、積層セラミックコンデンサの実装体
JP2014212349A (ja) 2014-08-13 2014-11-13 株式会社村田製作所 積層セラミックコンデンサ、これを含む積層セラミックコンデンサ連、および、積層セラミックコンデンサの実装体
JP2016040817A (ja) 2014-08-13 2016-03-24 株式会社村田製作所 積層セラミックコンデンサ、これを含む積層セラミックコンデンサ連、および、積層セラミックコンデンサの実装体
JP2014232898A (ja) 2014-09-18 2014-12-11 株式会社村田製作所 積層セラミックコンデンサ、これを含む積層セラミックコンデンサ連、および、積層セラミックコンデンサの実装体
JP6694235B2 (ja) * 2015-01-29 2020-05-13 Tdk株式会社 電子部品
TWI587333B (zh) * 2015-07-01 2017-06-11 Holy Stone Enterprise Co Ltd Ceramic capacitor structure
US10103534B2 (en) * 2016-10-27 2018-10-16 General Electric Company Low inductance busbar systems and methods
JP2019161212A (ja) * 2018-03-09 2019-09-19 サムソン エレクトロ−メカニックス カンパニーリミテッド． 積層型キャパシタ
KR102550163B1 (ko) * 2018-08-14 2023-07-03 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법
KR102620526B1 (ko) * 2018-08-14 2024-01-03 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법
KR102662851B1 (ko) 2018-08-29 2024-05-03 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법
JP2021174829A (ja) * 2020-04-22 2021-11-01 株式会社村田製作所 積層セラミックコンデンサ
JP2021174837A (ja) * 2020-04-23 2021-11-01 株式会社村田製作所 積層セラミックコンデンサ
KR20220084603A (ko) * 2020-12-14 2022-06-21 삼성전기주식회사 적층형 커패시터 및 그 실장 기판

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06215978A (ja) * 1993-01-21 1994-08-05 Murata Mfg Co Ltd 積層型コンデンサ
JPH0714740A (ja) * 1993-06-22 1995-01-17 Toshiba Corp 積層セラミックコンデンサ
JPH08130160A (ja) * 1994-10-31 1996-05-21 Murata Mfg Co Ltd 積層セラミック電子部品の製造方法
JP2000150292A (ja) * 1998-11-17 2000-05-30 Tokin Ceramics Corp 積層セラミックコンデンサ
JP2000357624A (ja) * 1999-06-16 2000-12-26 Murata Mfg Co Ltd 積層セラミック電子部品
CN100527289C (zh) * 2003-02-21 2009-08-12 株式会社村田制作所 叠层陶瓷电子器件及制作该电子器件的方法
US7092236B2 (en) 2005-01-20 2006-08-15 Samsung Electro-Mechanics Co., Ltd. Multilayer chip capacitor
JP5316641B2 (ja) * 2009-08-20 2013-10-16 株式会社村田製作所 積層セラミックコンデンサの製造方法および積層セラミックコンデンサ
KR101124091B1 (ko) * 2009-12-10 2012-03-20 삼성전기주식회사 적층 세라믹 커패시터
KR101058697B1 (ko) * 2010-12-21 2011-08-22 삼성전기주식회사 적층 세라믹 커패시터의 회로 기판 실장 구조, 실장 방법과 이를 위한 회로 기판의 랜드 패턴, 수평 방향으로 테이핑한 적층 세라믹 커패시터의 포장체 및 수평 방향 정렬방법
JP5375877B2 (ja) * 2011-05-25 2013-12-25 Ｔｄｋ株式会社 積層コンデンサ及び積層コンデンサの製造方法
KR101548773B1 (ko) * 2011-08-22 2015-08-31 삼성전기주식회사 적층 세라믹 커패시터의 회로 기판 실장 구조
KR20130042924A (ko) * 2011-10-19 2013-04-29 삼성전기주식회사 적층 세라믹 전자 부품
US8988855B2 (en) * 2011-10-31 2015-03-24 Murata Manufacturing Co., Ltd. Method of manufacturing ceramic electronic component including heating an electrode layer to form a conductive layer including an alloy particle
KR101309479B1 (ko) * 2012-05-30 2013-09-23 삼성전기주식회사 적층 칩 전자부품, 그 실장 기판 및 포장체
KR101452057B1 (ko) * 2012-12-04 2014-10-22 삼성전기주식회사 적층 세라믹 커패시터 및 그 실장 기판
KR101412940B1 (ko) * 2013-03-29 2014-06-26 삼성전기주식회사 적층 세라믹 커패시터 및 적층 세라믹 커패시터의 실장 기판

Also Published As

Publication number Publication date
JP2014110416A (ja) 2014-06-12
US20140151102A1 (en) 2014-06-05
KR20140071043A (ko) 2014-06-11
TW201423795A (zh) 2014-06-16
KR101452054B1 (ko) 2014-10-22
US9627139B2 (en) 2017-04-18
JP5579886B2 (ja) 2014-08-27
CN103854850A (zh) 2014-06-11
TWI490899B (zh) 2015-07-01

Similar Documents

Publication Publication Date Title
CN103854850B (zh) 多层陶瓷电容器和用于安装该电容器的板件
US11342124B2 (en) Multilayered ceramic capacitor, mounting structure of circuit board having thereon multilayered ceramic capacitor, packing unit for multilayered ceramic capacitor
TWI500056B (zh) 多層陶瓷電容器及用於多層陶瓷電容器的安裝板件
US10242804B2 (en) Multilayer ceramic capacitor and mounting board therefor
CN103787001B (zh) 封装单元
CN103811171B (zh) 多层陶瓷电容器、电路板的安装结构以及封装单元
JP6351159B2 (ja) 積層セラミック電子部品及びその実装基板並びに製造方法
CN103456496B (zh) 片式层压电子元件、用于安装该元件的板及其封装单元
CN107103995B (zh) 多层陶瓷电容器及用于安装该多层陶瓷电容器的电路板
CN104347268B (zh) 多层陶瓷电容器和具有安装在其上的多层陶瓷电容器的板
CN103839677B (zh) 多层陶瓷电容器、具有该多层陶瓷电容器的电路板的安装结构以及用于该多层陶瓷电容器的封装单元
CN103915254B (zh) 多层陶瓷电容器和用于该多层陶瓷电容器的安装板
JP2021153206A (ja) 積層セラミック電子部品及びその実装基板
CN103854858B (zh) 多层陶瓷电容器以及用于安装该多层陶瓷电容器的板
US9288906B2 (en) Mounting circuit board of multilayer ceramic capacitor
TWI482184B (zh) 多層陶瓷電容器及具有多層陶瓷電容器安裝於其上的電路板的安裝結構
CN103871737B (zh) 多层陶瓷电容器和用于安装该多层陶瓷电容器的板
TWI480903B (zh) 多層陶瓷電容器及具有該多層陶瓷電容器安裝於其上的安裝板件
JP2011029533A (ja) 積層セラミックコンデンサおよびその製法
JP2011134832A (ja) 積層セラミックコンデンサおよびその製法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant