CN102110528B - 多层陶瓷电容器及其制造方法 - Google Patents

多层陶瓷电容器及其制造方法 Download PDF

Info

Publication number
CN102110528B
CN102110528B CN201010238252XA CN201010238252A CN102110528B CN 102110528 B CN102110528 B CN 102110528B CN 201010238252X A CN201010238252X A CN 201010238252XA CN 201010238252 A CN201010238252 A CN 201010238252A CN 102110528 B CN102110528 B CN 102110528B
Authority
CN
China
Prior art keywords
dielectric layer
main body
interior electrode
difference
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201010238252XA
Other languages
English (en)
Other versions
CN102110528A (zh
Inventor
金孝政
张东翼
金斗永
郑志勋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of CN102110528A publication Critical patent/CN102110528A/zh
Application granted granted Critical
Publication of CN102110528B publication Critical patent/CN102110528B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/01Form of self-supporting electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

本发明公开了一种多层陶瓷电容器及其制造方法,该多层陶瓷电容器包括电容器主体,内电极和介电层交替地层压在电容器主体中。内电极的长度差异率(D)为7%或更小。长度差异率(D)定义为D={L-1}/L×100,L为内电极的最大长度,1为内电极的最小长度。

Description

多层陶瓷电容器及其制造方法
本申请要求于2009年12月24日提交到韩国知识产权局的第10-2009-0131172号韩国专利申请的优先权,该申请的全部内容通过引用包含于此。
技术领域
本发明涉及一种多层陶瓷电容器及其制造方法,更具体地讲,涉及这样的一种多层陶瓷电容器及其制造方法,该多层陶瓷电容器能够提供由在压缩工艺中的有效层的高度差异导致的内电极的长度差异和产品的稳定性之间的关系。
背景技术
通常,多层陶瓷电容器包括多个陶瓷介电片和设置在陶瓷介电片之间的内电极。因为多层陶瓷电容器的尺寸小、容量高且容易安装在基底上,所以多层陶瓷电容器正被广泛地用作各种电子装置中的电容部件。
近来,由于电子产品已变得紧凑且多功能性,所以芯片组件也已趋向变得紧凑和高功能。随着这种趋势,需要多层陶瓷电容器比之前更小,但具有更高的容量。
根据产品的设计,为了增加产品的容量,利用有利于静电容量的增加内电极的有效叠置面积的方法来制造电容器,或利用通过使介电层和内电极层变薄的增加层的数量的方法来制造电容器。因此,近来已制造了介电层为1μm-2μm厚的且在其中层压有多于500层的多层陶瓷电容器。
然而,层压数量的增加导致了积累的高度差异的增加,积累的高度差异形成了与每印刷介电片的内电极的厚度相同的高度差异。在压缩过程中,因介电层或保护盖部分的材料移动使积累的高度差异产生凹进。因根据高度差区域内位置的被凹进的量的差异而导致的密度分布,使内电极层或介电层的延伸率的量不同,从而导致了长度的改变和厚度不均。
根据施加的电压,因电场集中在薄层或相同层中的薄的部分上,劣化了短路特性或IR特性,因此,降低了产品的稳定性。
发明内容
本发明的一方面提供了一种多层陶瓷电容器及其制造方法,所述多层陶瓷电容器能够提供由在压缩工艺中的有效层的高度差异导致的内电极的长度差异与产品的稳定性之间的关系。
本发明的另一方面,提供了在烧结工艺之后在下面限定的长度差异率(D={L-1}/L×100)与产品的稳定性之间的相互关系,同时改变了层压在电容器主体的顶表面和底表面上地介电层的温度和压力以及有机材料的含量,并且改变了在印刷有内电极的介电层的多层主体被层压到目标层时的压缩构件。
根据本发明的一方面,提供了一种多层陶瓷电容器,该多层陶瓷电容器包括:电容器主体,内电极和介电层交替地层压在电容器主体中,其中,内电极的长度差异率(D)为7%或更小,长度差异率(D)定义为D={L-1}/L×100,L为内电极的最大长度,1为内电极的最小长度。
当烧结工艺之后的介电层的厚度在0.65μm至1.20μm的范围内时,内电极的长度差异率(D)可以为5.3%或更小。
当烧结工艺之后的介电层的厚度在1.30μm至2.50μm的范围内时,内电极的长度差异率(D)可以为6.0%或更小。
当烧结工艺之后的介电层的厚度在3.00μm至4.00μm的范围内时,内电极的长度差异率(D)可以为6.8%或更小。
多层电容器还可以包括外电极,外电极电连接到沿介电层的层压方向暴露的内电极。
层压介电层的数量可以在10至1000的范围内。
根据本发明的另一方面,提供了一种制作多层陶瓷电容器的方法,该方法包括以下步骤:通过交替地层压内电极和介电层形成电容器主体;压缩电容器主体;烧结电容器主体,其中,内电极的长度差异率(D)为7%或更小,长度差异率(D)定义为D={L-1}/L×100,L为内电极的最大长度,1为内电极的最小长度。
该方法还可以包括在压缩工艺和烧结工艺之间的切割电容器主体以形成独立的电容器主体。
该方法还可以包括在压缩工艺和烧结工艺之间形成外电极,外电极电连接到沿介电层的层压方向暴露的内电极。
当烧结工艺之后的介电层的厚度在0.65μm至1.20μm的范围内时,内电极的长度差异率(D)可以为5.3%或更小。
当烧结工艺之后的介电层的厚度在1.30μm至2.50μm的范围内时,内电极的长度差异率(D)可以为6.0%或更小。
当烧结工艺之后的介电层的厚度在3.00μm至4.00μm的范围内时,内电极的长度差异率(D)可以为6.8%或更小。
在形成电容器主体的步骤中,相对于介电层的有机材料的含量,形成层压在电容器主体的上表面和底表面的至少一个上的介电层的有机材料的含量可以增加10%-30%以增加在压缩工艺中的高度差异部分的凹进量。
在电容器主体的压缩步骤中,可以将柔性构件施加在电容器主体的顶表面和底表面的任何一个上,并可以使柔性构件经过等静压处理。
在室温至100℃可以以500kgf/cm2至1500kgf/cm2的压强压缩电容器主体。
可以通过使用包含钨-碳(W-C)的刀刃的切割方法和轮子切割方法中的至少一种方法来切割电容器主体。
附图说明
通过下面结合附图的详细描述,本发明的上述和其他方面、特征和其他优点将被更清楚地理解,附图中:
图1为示意性地示出根据本发明实施例的多层陶瓷电容器的透视图;
图2A至图2C为沿着图1的线A-A′截取的横向剖视图;
图3A和图3B为示意性地示出在介电层之间发生积累的高度差异的典型的多层陶瓷电容器的纵向的剖视图和横向的剖视图;
图4为示出在烧结工艺之后的介电层不同位置处的厚度差异的一系列图片;
图5A至图5C为示意性地示出根据本发明示例性实施例的制造多层陶瓷电容器的方法的横向剖视图;
图6为示出根据介电层在每一位置处的厚度的内电极的长度与短路发生频率之间的关系的曲线图;
图7为示出根据介电层在每一位置处的厚度的内电极的长度差异率与IR劣化发生频率之间的关系的曲线图。
具体实施方式
在下文中,将参照附图以本发明所属领域的普通技术人员可以容易地执行的方式来描述本发明的示例性实施例,以充分地解释本发明。在下面的本发明的示例性实施例的详细描述中,为了避免不必要地模糊本发明的主题,将省略与众所周知的功能或构造相关的详细描述。
在整个附图中,相同的标号代表具有相同的构造和功能的相同元件。
在下面的公开中,当一部分被称作“连接到”另一部分时,应该理解,前者可以“直接地连接到”后者,或可以通过中间部分“电连接到”后者。此外,当描述为一个包含(或包括或具有)一些元件时,应该理解,其可以只包含(或包括或具有)这些元件,或如果没有具体地限制,则其除了包含(或包括或具有)这些元件外还可以包含(或包括或具有)其他元件。
以下,将参照图1至图7来描述根据本发明实施例的多层陶瓷电容器及其制造方法。
图1为示意性地示出根据本发明实施例的多层陶瓷电容器的透视图。参照图1,根据本发明实施例的多层陶瓷电容器可以包括电容器主体1和外电极2。
图2A至图2C为沿着图1的线A-A′截取的横向剖视图。参照图2A至图2C,多个介电层10可以层压在电容器主体1内,内电极20可以设置在介电层10之间。层压介电层的数量在10至1000的范围内。介电层10可以由钛酸钡(Ba2TiO3)形成,内电极20可以由镍(Ni)、钨(W)或钴(Co)形成。
外电极2可以形成在电容器主体1的两侧。由于外电极2被形成为电连接到暴露到电容器主体1的外表面的内电极20,所以外电极2可以用作外部端子。外电极2可以由铜(Cu)和其他金属的混合物与玻璃形成。
图3A和图3B为示意性地示出在介电层之间发生有积累的高度差异的典型的多层陶瓷电容器的纵向剖视图和横向剖视图。参照图3A和图3B,根据本发明实施例的电容器主体1可以包括有效层E,在有效层E中,介电层10和内电极20被交替地层压。
有效层E为介电层10和内电极20叠置来实现静电容量的区域。有效层E根据切割方向可以分为图3A的W切除部分和图3B的L切除部分。在L切除部分的情况下,高度差异(C)发生在内电极20设置在在两层介电层10之间的三层结构中,导致积累的高度差异(CL)。在W切除部分的情况下,高度差异(C)发生在两个介电层10之间,导致积累高度差异(CW)。因此,由于L切除部分比W切除部分具有相对更高的密度,所以有效层E的变形在压缩工艺中很少出现。在下文中,下面的描述将集中于有效层E的变形极大地发生的W切除部分的积累高度差异(CW)。
如上所述,在电容器主体1中,在压缩工艺过程中,积累高度差异(CW)会在沿水平方向相邻的内电极20之间出现,施加的压强会根据电容器主体1中的位置而有差别地传递。因此,在压缩工艺之后,积累高度差异(CW)急剧地减小,从而出现内电极20的长度差异。例如,积累的高度差异部分可以具有如图2A中所描述的罐状,可以具有如图2B中所描述的颠倒的梯形形状,或可以具有如图2C中所描述的上部部分和下部部分具有相同的颠倒的梯形形状的形状。当将内电极20的最大长度和最小长度分别地限定为“L”和“l”时,可以使用下面的式(1)来计算内电极20的长度差异率(D)。
D={L-1}/L×100    (1)
另外,多层陶瓷电容器可以包括钝化层P,钝化层P通过在有效层E的顶表面和底表面上层压介电层而形成。由于钝化层P通过在有效层E的顶表面和底表面上顺序地层压多层介电层来形成,所以可以保护有效层E免受外部冲击等的影响。
图4为示出在烧结工艺之后的不同位置处介电层的厚度差异的一系列图片。从图4可以看出,介电层10的厚度在电容器主体1内的不同位置处不同。在上部部分A和下部部分C中,在压缩工艺过程中积累的高度差异的凹进量大且密度高。因此,与中间部分B相比,介电层10和内电极20的延伸量小,因此,厚度大且均匀。另一方面,中间部分B的密度比部分A和部分C的密度小。因此,延伸量增加,形成薄且不均匀的层。
对比示例1
图5A为示意性地示出根据本发明实施例的制造多层陶瓷电容器的方法的横向剖视图。参照图5A,将电容器主体1的介电层10形成为包含11wt%的结合剂和20wt%的塑化剂,余量为具有0.1μm-0.40μm的颗粒尺寸的介电材料。在通过使具有上述组分的浆料成型得到的介电层10上印刷导电的内电极20。然后,由被印刷的介电层10制成具有预设厚度的多层主体,将组分与介电层10的有机组分相同的钝化层P施加到多层主体。如图5B中所示,然后,在预设的温度压缩得到的结构。如图5C中所示,执行切割工艺和烧结工艺。然后,附着外电极2并在其上执行镀覆工艺,从而完成多层陶瓷电容器的制造。
实施例1
图5A为示意性地示出根据本发明实施例的制造多层陶瓷电容器的方法的横向剖视图。参照图5A,将电容器主体1的介电层10形成为包含11wt%的结合剂和20wt%的塑化剂,余量为具有0.1μm-0.40μm的颗粒尺寸的介电材料。在通过使具有上述组分的浆料成型得到的介电层10上印刷导电的内电极20。然后,由被印刷的介电层10制成具有预设厚度的多层主体。然后,如图5B中所示,将诸如聚氨基甲酸酯或硅橡胶(silicon rubber)的柔性构件R施加在钝化层的顶表面和底表面上。沿着图5C的切割线切割得到的结构。然后,执行烧结工艺、外电极附着工艺和镀覆工艺,从而完成多层陶瓷电容器的制造。
实施例2
图5A为示意性地示出根据本发明实施例的制造多层陶瓷电容器的方法的横向剖视图。参照图5A,将电容器主体1的介电层10形成为包含11wt%的结合剂和20wt%的塑化剂,余量为具有0.1μm-0.40μm的颗粒尺寸的介电材料。在通过使具有上述组分的浆料成型得到的介电层10上印刷导电的内电极20。然后,由被印刷的介电层10制成具有预设厚度的多层主体,并将钝化层P的有机组分改变为包含13wt%的结合剂和30wt%的塑化剂。如图5B中所示,然后,在预设的温度压缩得到的结构。沿着图5C的切割线切割得到的结构。然后,执行烧结工艺、外电极附着工艺和镀覆工艺,从而完成多层陶瓷电容器的制造。
表1
Figure BSA00000207065600061
其中,D为烧结工艺后的内电极的长度差异率,UP为介电层的上部部分,CP为介电层的中心部分,LP为介电层的下部部分,SC为静电容量,SOF为短路发生频率,IRDOF为IR劣化发生频率。
表2
Figure BSA00000207065600071
其中,D为烧结工艺后的内电极的长度差异率,UP为介电层的上部部分,CP为介电层的中心部分,LP为介电层的下部部分,SC为静电容量,SOF为短路发生频率,IRDOF为IR劣化发生频率。
对比示例1的表1示出了典型的压缩工艺,以用于与从实施例1和2的表2得到的结果对比的目的。产品的评价是以烧结工艺之后的在介电层10的不同位置处的内电极20的长度差异率(D)和厚度进行衡量,在压缩工艺中根据构件和钝化层P的有机组分的改变而得到长度差异率(D)和厚度。此时,所述产品测量了高温负荷试验下与镀覆的多层陶瓷电容器有关的静电容量、短路发生频率和IR劣化发生频率。
IR劣化发生频率为高温加速寿命(high temperature acceleration life),高温加速寿命为在实际使用环境中确保1000小时的寿命的各种评价方法中的一种。例如,在额定试验温度下以1.0Vr-2.0Vr的额定电压执行长达预设时间的评价,并且测量不符合IR规格的样品的数目。
实施例3、4和5
图5A为示意性地示出根据本发明实施例的制作多层陶瓷电容器的方法的横向剖视图。参照图5A,将电容器主体1的介电层10形成为包含11wt%的结合剂和20wt%的塑化剂,余量为具有0.1μm-0.40μm的颗粒尺寸的介电材料。在通过使具有上述组分的浆料成型得到的介电层10上印刷导电的内电极20。然后,由被印刷的介电层10制成具有预设厚度的多层主体,在改变的压缩温度和在改变的提升剖面(boosting profile)中执行压缩工艺。然后,执行切割工艺、烧结工艺、外电极附着工艺和镀覆工艺,从而完成多层陶瓷电容器的制造。
表3
Figure BSA00000207065600081
表3总结了影响产品稳定性的介电层的厚度与内电极的长度的差异率之间的相互关系,介电层的厚度和内电极的长度的差异率之间的相互关系是在压缩条件下烧结工艺之后在介电层10的每个厚度处通过评价高温负荷测试中的内电极20的长度差异率(D)、短路发生频率和IR劣化发生频率而得到,内电极20的长度差异率(D)、短路发生频率和IR劣化发生频率已参照图6和图7进行了描述。
如从表3可以看到的,当介电层10的厚度在0.65μm至1.20μm的范围内时,内电极的长度差异率(D)为5.3%或更小;当介电层10的厚度在1.30μm至2.50μm的范围内时,内电极的长度差异率(D)为6.0%或更小;当介电层10的厚度在3.00μm至4.00μm的范围内时,内电极的长度差异率(D)为6.8%或更小。
在形成电容器主体的步骤中,相对于介电层的有机材料的含量,形成层压在电容器主体的上表面和底表面的至少一个上的介电层的有机材料的含量增加10%-30%以增加在压缩工艺中的高度差异部分的凹进量。在电容器主体的压缩步骤中,将柔性构件施加在电容器主体的顶表面和底表面的任何一个上,并使柔性构件经过等静压处理。在室温至100℃以500kgf/cm2至1500kgf/cm2的压强压缩电容器主体。通过使用包含钨-碳(W-C)的刀刃的切割方法和轮子切割方法中的至少一种方法来切割电容器主体。
参照表1至表3以及图6和图7,可以通过实施例1、2、3、4和5来控制在压缩工艺过程中在烧结工艺之后的内电极的长度差异率(D),其中,在实施例1中,在压缩工艺过程中施加了柔性构件,在实施例2中,改变了钝化层P的有机组分,在实施例3至5中,在压缩工艺过程中改变了压缩温度或提升剖面。
根据上面描述的小型化,为了确保多层电容器的容量通常使介电层10和内电极20变薄,然而,为了使介电层10和内电极20变薄必须降低内电极20的金属尺寸且必须减少有机粉体。因根据减小的金属尺寸而增加的比表面积,会导致在压缩工艺中的构件、压缩温度和剖面多样化。因此,实际上难以确定影响稳定性的压缩方法。因此,为了评价稳定性,在烧结工艺之后利用与介电层10的厚度对应的内电极的长度差异率(D)来管理多层陶瓷电容器是合理的。
如上所述,根据本发明的实施例,可提供在压缩工艺中由有效层的高度差异导致的内电极的长度差异与产品的稳定性之间的关系。另外,能够知道在烧结工艺之后多层陶瓷电容器的稳定性与内电极的长度差异率之间的相互关系。另外,能够通过使用烧结工艺之后的介电层的厚度作为参数来提出影响多层陶瓷电容器的稳定性的内电极的长度差异率的合适范围。
虽然已经结合示例性实施例示出和描述本发明,但本领域的技术人员应该清楚,在不脱离由权利要求限定本发明的精神和范围的情况下,可以进行修改和改变。

Claims (16)

1.一种多层陶瓷电容器,所述多层陶瓷电容器包括:
电容器主体,内电极和介电层交替地层压在电容器主体中,其中,内电极的长度差异率D为7%或小于7%,长度差异率D定义为D={L-1}/L×100,L为内电极的最大长度,l为内电极的最小长度。
2.如权利要求1所述的多层陶瓷电容器,其中,当烧结工艺之后的介电层的厚度在0.65μm至1.20μm的范围内时,内电极的长度差异率D为5.3%或小于5.3%。
3.如权利要求1所述的多层陶瓷电容器,其中,当烧结工艺之后的介电层的厚度在1.30μm至2.50μm的范围内时,内电极的长度差异率D为6.0%或小于6.0%。
4.如权利要求1所述的多层陶瓷电容器,其中,当烧结工艺之后的介电层的厚度在3.00μm至4.00μm的范围内时,内电极的长度差异率D为6.8%或小于6.8%。
5.如权利要求1所述的多层电容器,所述多层电容器还包括外电极,外电极电连接到沿介电层的层压方向暴露的内电极。
6.如权利要求1所述的多层电容器,其中,层压介电层的数量在10至1000的范围内。
7.一种制造多层陶瓷电容器的方法,所述方法包括以下步骤:
通过交替地层压内电极和介电层形成电容器主体;
压缩电容器主体;
烧结电容器主体,
其中,内电极的长度差异率D为7%或小于7.0%,长度差异率D定义为D={L-1}/L×100,L为内电极的最大长度,l为内电极的最小长度。
8.如权利要求7所述的方法,所述方法还包括在压缩工艺和烧结工艺之间切割电容器主体以形成独立的电容器主体。
9.如权利要求7所述的方法,所述方法还包括在压缩工艺之后和烧结工艺之前形成外电极,外电极电连接到沿介电层的层压方向暴露的内电极。
10.如权利要求7所述的方法,其中,当烧结工艺之后的介电层的厚度在0.65μm至1.20μm的范围内时,内电极的长度差异率D为5.3%或小于5.3%。
11.如权利要求7所述的方法,其中,当烧结工艺之后的介电层的厚度在1.30μm至2.50μm的范围内时,内电极的长度差异率D为6.0%或小于6.0%。
12.如权利要求7所述的方法,其中,当烧结工艺之后的介电层的厚度在3.00μm至4.00μm的范围内时,内电极的长度差异率D为6.8%或小于6.8%。
13.如权利要求7所述的方法,其中,在形成电容器主体的步骤中,相对于介电层的有机材料的含量,形成层压在电容器主体的上表面和底表面的至少一个上的介电层的有机材料的含量增加10%-30%。
14.如权利要求7所述的方法,其中,在电容器主体的压缩步骤中,将柔性构件施加在电容器主体的顶表面和底表面的任何一个上,并使柔性构件经过等静压处理。
15.如权利要求7所述的方法,其中,在室温至100℃以500kgf/cm2至1500kgf/cm2的压强压缩电容器主体。
16.如权利要求8所述的方法,其中,通过使用包含钨-碳的刀刃的切割方法和轮子切割方法中的至少一种方法来切割电容器主体。
CN201010238252XA 2009-12-24 2010-07-23 多层陶瓷电容器及其制造方法 Active CN102110528B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2009-0131172 2009-12-24
KR1020090131172A KR101079408B1 (ko) 2009-12-24 2009-12-24 적층 세라믹 커패시터 및 그 제조방법

Publications (2)

Publication Number Publication Date
CN102110528A CN102110528A (zh) 2011-06-29
CN102110528B true CN102110528B (zh) 2012-11-07

Family

ID=44174657

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010238252XA Active CN102110528B (zh) 2009-12-24 2010-07-23 多层陶瓷电容器及其制造方法

Country Status (4)

Country Link
US (1) US8194390B2 (zh)
JP (1) JP2011135032A (zh)
KR (1) KR101079408B1 (zh)
CN (1) CN102110528B (zh)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5025570B2 (ja) * 2008-04-24 2012-09-12 京セラ株式会社 積層セラミックコンデンサ
KR101079478B1 (ko) * 2009-12-30 2011-11-03 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조방법
JP2012142478A (ja) * 2011-01-05 2012-07-26 Murata Mfg Co Ltd 積層型電子部品およびその製造方法
JP5313289B2 (ja) * 2011-04-15 2013-10-09 太陽誘電株式会社 積層セラミックコンデンサ
KR101539808B1 (ko) * 2011-06-23 2015-07-28 삼성전기주식회사 적층 세라믹 커패시터
KR101300359B1 (ko) * 2011-11-02 2013-08-28 삼성전기주식회사 적층 세라믹 전자부품 및 그 제조방법
KR101882998B1 (ko) * 2011-11-25 2018-07-30 삼성전기주식회사 적층 세라믹 전자부품
JP5414940B1 (ja) * 2012-09-27 2014-02-12 太陽誘電株式会社 積層セラミックコンデンサ
KR101462753B1 (ko) * 2013-01-24 2014-11-17 삼성전기주식회사 적층 세라믹 전자부품 및 이의 제조방법
KR101565640B1 (ko) * 2013-04-08 2015-11-03 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조방법
KR101565641B1 (ko) 2013-04-17 2015-11-03 삼성전기주식회사 적층 세라믹 전자부품 및 그 실장 기판
KR101532141B1 (ko) 2013-09-17 2015-06-26 삼성전기주식회사 적층 세라믹 전자부품 및 적층 세라믹 전자부품 실장 기판
US9460855B2 (en) * 2013-10-01 2016-10-04 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic capacitor and board having the same
KR101499726B1 (ko) * 2014-01-24 2015-03-06 삼성전기주식회사 적층 세라믹 커패시터 및 그 실장 기판
JP2017228731A (ja) * 2016-06-24 2017-12-28 京セラ株式会社 積層型電子部品
CN109891535B (zh) * 2016-11-04 2020-12-29 株式会社村田制作所 固体电解电容器
JP6939187B2 (ja) * 2017-07-25 2021-09-22 Tdk株式会社 電子部品及びその製造方法
KR20190116139A (ko) * 2019-07-22 2019-10-14 삼성전기주식회사 적층 세라믹 전자부품 및 그 제조방법
KR20220079232A (ko) * 2020-12-04 2022-06-13 삼성전기주식회사 적층형 커패시터
KR20230064855A (ko) 2021-11-04 2023-05-11 삼성전기주식회사 적층형 커패시터
CN117241656A (zh) * 2023-10-30 2023-12-15 苏州希盟科技股份有限公司 一种压电堆叠装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003127123A (ja) * 2001-10-23 2003-05-08 Taiheiyo Cement Corp グリーンシート積層成形体の切断方法
JP2005044903A (ja) * 2003-07-24 2005-02-17 Murata Mfg Co Ltd 積層セラミック電子部品の外部電極形成方法
JP2009246102A (ja) * 2008-03-31 2009-10-22 Tdk Corp 積層電子部品の製造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2974153B2 (ja) * 1989-11-30 1999-11-08 太陽誘電株式会社 積層セラミックコンデンサの製造方法
JPH08279435A (ja) 1995-04-07 1996-10-22 Murata Mfg Co Ltd 積層型セラミックコンデンサ
JPH09129487A (ja) * 1995-11-06 1997-05-16 Murata Mfg Co Ltd 積層セラミック電子部品の製造方法
TW327690B (en) * 1996-12-06 1998-03-01 Philips Eloctronics N V Multi-layer capacitor
US5880925A (en) * 1997-06-27 1999-03-09 Avx Corporation Surface mount multilayer capacitor
JPH11297566A (ja) * 1998-04-07 1999-10-29 Murata Mfg Co Ltd 積層セラミック電子部品
JP2000124057A (ja) 1998-10-12 2000-04-28 Tdk Corp 積層型セラミックコンデンサ
JP3548821B2 (ja) * 1999-05-10 2004-07-28 株式会社村田製作所 積層コンデンサ、ならびにこれを用いた電子装置および高周波回路
JP2000357624A (ja) * 1999-06-16 2000-12-26 Murata Mfg Co Ltd 積層セラミック電子部品
CN1251259C (zh) 1999-11-02 2006-04-12 Tdk株式会社 叠层电容器
JP2005136173A (ja) * 2003-10-30 2005-05-26 Kyocera Corp コンデンサ
JP4086812B2 (ja) 2004-05-31 2008-05-14 Tdk株式会社 積層コンデンサ
JP4418969B2 (ja) * 2005-06-03 2010-02-24 株式会社村田製作所 積層セラミックコンデンサ
JP2008091400A (ja) 2006-09-29 2008-04-17 Tdk Corp 積層セラミックコンデンサ及びその製造方法
JP5164463B2 (ja) 2007-07-26 2013-03-21 太陽誘電株式会社 積層セラミックコンデンサの製造方法及び積層セラミックコンデンサ
JP4501970B2 (ja) * 2007-08-23 2010-07-14 Tdk株式会社 積層コンデンサ

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003127123A (ja) * 2001-10-23 2003-05-08 Taiheiyo Cement Corp グリーンシート積層成形体の切断方法
JP2005044903A (ja) * 2003-07-24 2005-02-17 Murata Mfg Co Ltd 積層セラミック電子部品の外部電極形成方法
JP2009246102A (ja) * 2008-03-31 2009-10-22 Tdk Corp 積層電子部品の製造方法

Also Published As

Publication number Publication date
JP2011135032A (ja) 2011-07-07
CN102110528A (zh) 2011-06-29
KR101079408B1 (ko) 2011-11-02
US8194390B2 (en) 2012-06-05
KR20110074259A (ko) 2011-06-30
US20110157765A1 (en) 2011-06-30

Similar Documents

Publication Publication Date Title
CN102110528B (zh) 多层陶瓷电容器及其制造方法
US8867190B2 (en) Multilayer ceramic electronic component having an average surface roughness to provide adhesion strength between a dielectric layer and inner electrode and fabrication method thereof
CN103680947B (zh) 多层陶瓷电容器及其制造方法
KR101946259B1 (ko) 적층 세라믹 전자부품
KR101983129B1 (ko) 적층 세라믹 전자부품 및 이의 제조방법
KR20190121188A (ko) 적층 세라믹 전자부품
KR101079382B1 (ko) 적층 세라믹 커패시터 및 그 제조방법
JP5777179B2 (ja) 基板内蔵用積層セラミック電子部品及び積層セラミック電子部品内蔵型印刷回路基板
KR20140021416A (ko) 적층 세라믹 커패시터 및 그 제조방법.
US11657974B2 (en) Multilayer ceramic capacitor
JP6874954B2 (ja) 積層セラミック電子部品の製造方法
KR101060824B1 (ko) 적층 세라믹 커패시터 및 그 제조방법
CN103887063A (zh) 多层陶瓷电子器件
US8259434B2 (en) Multilayer ceramic capacitor and method of fabricating the same
CN114464459B (zh) 陶瓷电子组件
CN103377823A (zh) 多层陶瓷电子元件及其制造方法
JP2015076600A (ja) 基板内蔵用積層セラミック電子部品及び積層セラミック電子部品内蔵型印刷回路基板
KR20170077542A (ko) 적층 세라믹 전자부품 및 이의 제조방법
KR101434103B1 (ko) 적층 세라믹 전자부품 및 적층 세라믹 전자부품의 실장 기판
US9208946B2 (en) Multilayer ceramic electronic component and method of manufacturing the same
KR102004767B1 (ko) 기판 내장용 적층 세라믹 전자부품 및 적층 세라믹 전자부품 내장형 인쇄회로기판
KR102191252B1 (ko) 적층 세라믹 전자부품
KR101489816B1 (ko) 기판 내장용 적층 세라믹 전자부품 및 적층 세라믹 전자부품 내장형 인쇄회로기판
CN113130207A (zh) 多层电子组件
CN111009415A (zh) 陶瓷电子组件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant