KR20060102470A - Method of manufacturing a dielectric film and method of manufacturing metal insulator metal capacitor having the dielectric film and batch type atomic layer deposition apparatus for manufacturing the dielectric film - Google Patents

Method of manufacturing a dielectric film and method of manufacturing metal insulator metal capacitor having the dielectric film and batch type atomic layer deposition apparatus for manufacturing the dielectric film Download PDF

Info

Publication number
KR20060102470A
KR20060102470A KR1020050069664A KR20050069664A KR20060102470A KR 20060102470 A KR20060102470 A KR 20060102470A KR 1020050069664 A KR1020050069664 A KR 1020050069664A KR 20050069664 A KR20050069664 A KR 20050069664A KR 20060102470 A KR20060102470 A KR 20060102470A
Authority
KR
South Korea
Prior art keywords
dielectric film
reaction source
dielectric layer
dielectric
pumping
Prior art date
Application number
KR1020050069664A
Other languages
Korean (ko)
Other versions
KR100652420B1 (en
Inventor
최재형
정정희
이종철
오세훈
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050069664A priority Critical patent/KR100652420B1/en
Priority to US11/376,384 priority patent/US7442604B2/en
Publication of KR20060102470A publication Critical patent/KR20060102470A/en
Application granted granted Critical
Publication of KR100652420B1 publication Critical patent/KR100652420B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45529—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations specially adapted for making a layer stack of alternating different compositions or gradient compositions
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45544—Atomic layer deposition [ALD] characterized by the apparatus
    • C23C16/45546—Atomic layer deposition [ALD] characterized by the apparatus specially adapted for a substrate stack in the ALD reactor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3141—Deposition using atomic layer deposition techniques [ALD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3141—Deposition using atomic layer deposition techniques [ALD]
    • H01L21/3142—Deposition using atomic layer deposition techniques [ALD] of nano-laminates, e.g. alternating layers of Al203-Hf02
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H01L28/56—Capacitors with a dielectric comprising a perovskite structure material the dielectric comprising two or more layers, e.g. comprising buffer layers, seed layers, gradient layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31616—Deposition of Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31645—Deposition of Hafnium oxides, e.g. HfO2

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Nanotechnology (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

쓰루풋을 개선함과 동시에 고온 공정시 유전막의 누설 전류를 방지할 수 있는 300mm 웨이퍼상에 유전막 제조방법, 그 유전막을 포함하는 MIM 캐패시터의 제조방법 및 그 유전막을 제조하기 위한 배치 타입 ALD 장치를 개시한다. 개시된 유전막 제조방법은 먼저, 제 1 배치 타입 장비에서, 웨이퍼상에 원자층 증착법으로 제 1 유전막을 형성한다. 그 후에, 제 2 배치 타입 장비에서 상기 제 1 유전막 상부에 상기 제 1 유전막 보다 높은 결정화 온도를 갖는 제 2 유전막을 원자층 증착법으로 형성한다음, 제 3 배치 타입 장비에서, 상기 제 2 유전막상에 제 3 유전막을 원자층 증착법으로 형성한다. A method of manufacturing a dielectric film on a 300mm wafer capable of improving throughput and preventing leakage current of a dielectric film during a high temperature process, a method of manufacturing a MIM capacitor including the dielectric film, and a batch type ALD device for manufacturing the dielectric film are disclosed. . The disclosed dielectric film manufacturing method first forms, in a first batch type equipment, a first dielectric film by atomic layer deposition on a wafer. Thereafter, in the second batch type equipment, a second dielectric film having a higher crystallization temperature than the first dielectric film is formed by atomic layer deposition on the first dielectric film, and then on the second dielectric film in the third batch type equipment. The third dielectric film is formed by atomic layer deposition.

하프늄 산화막, 알루미늄 산화막, ALD, 배치(batch), 노즐, MIM Hafnium oxide, aluminum oxide, ALD, batch, nozzles, MIM

Description

유전막 제조방법, 그 유전막을 포함하는 ＭＩＭ 캐패시터의 제조방법 및 그 유전막을 제조하기 위한 배치 타입 ＡＬＤ 장치{Method of manufacturing a dielectric film and method of manufacturing Metal Insulator Metal capacitor having the dielectric film and batch type atomic layer deposition apparatus for manufacturing the dielectric film}Method of manufacturing a dielectric film and method of manufacturing Metal Insulator Metal capacitor having the dielectric film and batch type atomic layer deposition apparatus for manufacturing the dielectric film}

도 1a 내지 도 1g는 본 발명에 따른 MIM 캐패시터의 제조방법을 설명하기 위한 각 공정별 단면도이다.1A to 1G are cross-sectional views of respective processes for explaining a method of manufacturing a MIM capacitor according to the present invention.

도 2는 본 발명에 따른 2개가 한 조를 이루고 배치되어 있는 배치(batch) 타입 ALD 장비의 평면도이다.Figure 2 is a plan view of a batch type ALD equipment in which two are arranged in a pair according to the present invention.

도 3은 본 발명에 따른 배치 타입 ALD 챔버의 단면도이다.3 is a cross-sectional view of a batch type ALD chamber according to the present invention.

도 4는 본 발명에 따른 하프늄 산화막을 형성하는 방법을 설명하기 위한 타이밍도이다.4 is a timing diagram for explaining a method of forming a hafnium oxide film according to the present invention.

도 5는 본 발명에 따른 알루미늄 산화막을 형성하는 방법을 설명하기 위한 타이밍도이다.5 is a timing diagram for explaining a method of forming an aluminum oxide film according to the present invention.

도 6은 본 발명에 따라 형성된 캐패시터의 누설 전류를 보여주는 그래프이다.6 is a graph showing the leakage current of a capacitor formed according to the present invention.

도 7a 및 도 7b는 본 발명에 따른 웨이퍼별 누설 전류와 항복 전압의 상관 관계를 설명하기 위한 그래프이다. 7A and 7B are graphs for explaining a correlation between breakdown current and breakdown voltage for each wafer according to the present invention.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

100 : 웨이퍼 110 : 하부 전극 120 : 제 1 하프늄 산화막DESCRIPTION OF SYMBOLS 100 Wafer 110 Lower electrode 120 First hafnium oxide film

130 : 알루미늄 산화막 140 : 제 2 하프늄 산화막 150 : 캐패시터 유전막130: aluminum oxide film 140: second hafnium oxide film 150: capacitor dielectric film

160 : 상부 전극 2310 : 튜브 2320 : 웨이퍼 보트160: upper electrode 2310: tube 2320: wafer boat

2330 : 공급관 2335 : 노즐 2347 : 기화기 2330: supply pipe 2335: nozzle 2347: vaporizer

본 발명은 유전막 제조방법, 그 유전막을 포함하는 MIM 캐패시터의 제조방법 및 그 유전막을 제조하기 위한 배치 타입 ALD 장치에 관한 것으로, 보다 구체적으로는 쓰루풋을 개선하면서도 유전율 및 누설 전류 특성을 좋게 유지할 수 있는 유전막 제조방법, 그 유전막을 포함하는 MIM 캐패시터의 제조방법 및 그 유전막을 제조하기 위한 배치 타입 ALD 장치에 관한 것이다. The present invention relates to a method for manufacturing a dielectric film, a method for manufacturing a MIM capacitor including the dielectric film, and a batch type ALD device for manufacturing the dielectric film. More specifically, the dielectric constant and leakage current characteristics can be maintained while improving throughput. A method of manufacturing a dielectric film, a method of manufacturing a MIM capacitor including the dielectric film, and a batch type ALD device for manufacturing the dielectric film.

현재, 낮은 누설 전류를 가지면서도 높은 캐패시턴스를 갖는 캐패시터 구조로서, 티타늄 질화막(TiN)/하프늄 산화막(HfO2)/티타늄 질화막(TiN)이 제안되었다. 티타늄 질화막/하프늄 산화막/티타늄 질화막 구조는 MIM 캐패시터의 대표적인 모델인 루테늄(Ru)/탄탈륨 산화막(TaO2)/루테늄(Ru) 구조의 캐패시터보다 가격 및 누설 전류면에서 모두 안정하기 때문에, 100nm 이하 디자인 룰을 갖는 반도체 메모리 소 자에 적용할 수 있다. 그런데, 이와 같은 티타늄 질화막/하프늄 산화막/티타늄 질화막으로 구성된 캐패시터는 백-엔드(Back-end) 공정시 다량의 누설 전류가 발생되는 문제점이 발견되었다. Currently, a titanium nitride film (TiN) / hafnium oxide film (HfO 2 ) / titanium nitride film (TiN) has been proposed as a capacitor structure having a low leakage current and a high capacitance. Titanium nitride / hafnium oxide / titanium nitride structures are less than 100nm because they are more stable in terms of cost and leakage current than ruthenium (Ru) / tantalum oxide (TaO 2 ) / ruthenium (Ru) structures, which are typical models of MIM capacitors. It can be applied to semiconductor memory devices having rules. By the way, the capacitor composed of such a titanium nitride film / hafnium oxide film / titanium nitride film was found to have a problem that a large amount of leakage current is generated during the back-end process.

이러한 문제점을 해결코자, 상기 하프늄 산화막내에 하프늄 산화막의 결정화를 지연시키는 막, 예컨대 알루미늄 산화막을 개재시키는 기술이 본 발명의 발명자들에 의해 대한민국 특허 출원 제 2004-67433호로 출원된 바 있다. In order to solve this problem, a technique of interposing a film, such as an aluminum oxide film, which delays crystallization of the hafnium oxide film in the hafnium oxide film has been filed by the inventors of the present invention as Korean Patent Application No. 2004-67433.

상기 알루미늄 산화막은 하프늄 산화막에 비하여 결정화 온도가 매우 높으므로 하프늄 산화막의 결정화 온도를 상승시켜, 고온의 백앤드 공정을 실시하더라도, 하프늄 산화막이 결정화되는 것을 지연시켜, 다량의 누설 전류 발생을 방지한다. Since the crystallization temperature of the aluminum oxide film is much higher than that of the hafnium oxide film, the crystallization temperature of the hafnium oxide film is increased to delay the crystallization of the hafnium oxide film even when performing a high temperature back-end process, thereby preventing a large amount of leakage current.

이러한 종래의 하프늄 산화막/알루미늄 산화막/하프늄 산화막은 총 100Å 이하의 박막으로 형성됨에 따라, 싱글 타입의 ALD(Atomic layer deposition) 장치에서 증착되는 것이 일반적이다. 그런데, 상기한 싱글 타입의 ALD 장비는 낱장의 웨이퍼 별로 공정을 진행하여야 하므로, 수 개의 웨이퍼에 유전막을 형성하는 데에는 매우 긴 시간이 소요되는 문제점이 있다. 그러므로, 싱글 타입의 ALD 장비를 사용하는 종래의 메모리 소자는 쓰루풋(throughput)이 매우 낮다.Since the conventional hafnium oxide film / aluminum oxide film / hafnium oxide film is formed of a thin film of 100 μm or less in total, it is generally deposited in a single type of atomic layer deposition (ALD) device. However, the single type ALD equipment has a problem that it takes a very long time to form a dielectric film on several wafers because the process must be performed for each wafer. Therefore, conventional memory devices using a single type of ALD equipment have very low throughput.

또한, 종래의 MIM 캐패시터는 공정 시간을 단축하기 위한 일환으로, 하프늄 산화막/알루미늄 산화막/하프늄 산화막을 250 내지 350℃ 온도 범위에서 인시튜 방식으로 증착하고 있다. 그런데, 상기 알루미늄 산화막을 일괄적으로 250 내지 350℃의 온도에서 증착하게 되면, 막질이 열화되어 원하는 정도의 높은 결정화 온도를 제공하지 못한다. 그러므로, 알루미늄 산화막은 하프늄 산화막의 결정화 온도를 상 승시키는 본연의 목적을 달성하지 못하게 되는 문제점을 유발한다.In addition, the conventional MIM capacitor is a hafnium oxide film / aluminum oxide film / hafnium oxide film is deposited in-situ in the temperature range of 250 to 350 ℃ as part of shortening the process time. However, when the aluminum oxide film is collectively deposited at a temperature of 250 to 350 ° C., the film quality is deteriorated to provide a high crystallization temperature of a desired degree. Therefore, the aluminum oxide film causes a problem of failing to achieve its original purpose of raising the crystallization temperature of the hafnium oxide film.

아울러, 현재 MIM 캐패시터는 일반적으로 200mm 웨이퍼상에서 형성되고 있었으나, 점차 300mm 대구경 웨이퍼상에 형성되고 있는 추세이다. 그런데, 300mm 웨이퍼에 300mm 대구경 웨이퍼에 MIM 현재에는 200mm 웨이퍼상에 형성하였던 MIM 캐패시터 형성 조건을 이용하여 300mm 웨이퍼에 적용하고 있으므로 최적의 MIM 캐패시터를 얻기 어려운 문제점 또한 있다.In addition, although MIM capacitors are generally formed on 200mm wafers, they are gradually being formed on 300mm large diameter wafers. However, since 300mm wafers and 300mm large-diameter wafers are applied to 300mm wafers using the MIM capacitor formation conditions currently formed on 200mm wafers, there is also a problem that it is difficult to obtain an optimum MIM capacitor.

따라서, 본 발명의 이루고자 하는 기술적 과제는 쓰루풋을 개선함과 동시에 고온 공정시 유전막의 누설 전류를 방지할 수 있는 300mm 웨이퍼상에 유전막을 제조하는 방법을 제공하는 것이다.Therefore, the technical problem to be achieved of the present invention is to provide a method for manufacturing a dielectric film on a 300mm wafer that can improve throughput and prevent leakage current of the dielectric film during a high temperature process.

또한, 본 발명이 이루고자 하는 또 다른 기술적 과제는 상기한 유전막의 제조방법을 이용한 MIM 캐패시터의 제조방법을 제공하는 것이다.In addition, another technical problem to be achieved by the present invention is to provide a method of manufacturing a MIM capacitor using the method of manufacturing a dielectric film.

또한, 본 발명이 이루고자 하는 또 다른 기술적 과제는 상기한 유전막의 제조하기 위한 장치를 제공하는 것이다.Another object of the present invention is to provide an apparatus for manufacturing the dielectric film.

상기한 본 발명의 기술적 과제를 달성하기 위한 본 발명의 유전막 제조방법은 다음과 같다. 먼저, 제 1 배치 타입 장비에서, 웨이퍼상에 원자층 증착법으로 제 1 유전막을 형성한다. 그 후에, 제 2 배치 타입 장비에서 상기 제 1 유전막 상부에 상기 제 1 유전막 보다 높은 결정화 온도를 갖는 제 2 유전막을 원자층 증착법으로 형성한다음, 제 3 배치 타입 장비에서, 상기 제 2 유전막상에 제 3 유전막 을 원자층 증착법으로 형성한다. The dielectric film manufacturing method of the present invention for achieving the above technical problem is as follows. First, in the first batch type equipment, the first dielectric film is formed on the wafer by atomic layer deposition. Thereafter, in the second batch type equipment, a second dielectric film having a higher crystallization temperature than the first dielectric film is formed by atomic layer deposition on the first dielectric film, and then on the second dielectric film in the third batch type equipment. The third dielectric film is formed by atomic layer deposition.

상기 제 1 유전막, 제 2 유전막 또는 제 3 유전막을 형성하는 단계 각각은, 상기 웨이퍼상에 제 1 반응 소스를 화학적 흡착시키는 단계와, 상기 화학적 흡착되지 않은 여분의 제 1 반응 소스를 퍼지시키는 단계와, 상기 퍼지되지 않은 여분의 제 1 반응 소스를 완전히 제거하기 위하여 원자층을 증착하기 위한 반응 공간을 펌핑시키는 단계와, 상기 화학적 흡착된 제 1 반응 소스와 반응되도록 제 2 반응 소스를 공급하여 원자층을 형성하는 단계와, 상기 제 1 반응 소스와 반응되지 않은 여분의 제 2 반응 소스를 퍼지시키는 단계, 및 상기 퍼지되지 않은 여분의 제 2 반응 소스를 완전히 제거하기 위하여 상기 반응 공간을 펌핑하는 단계를 포함한다.The step of forming the first dielectric film, the second dielectric film, or the third dielectric film each comprises: chemisorbing a first reaction source on the wafer, purging the excess non-chemically adsorbed first reaction source; Pumping a reaction space for depositing an atomic layer to completely remove the unpurged excess first reaction source, and supplying a second reaction source to react with the chemically adsorbed first reaction source Forming a step, purging the excess second reaction source that has not reacted with the first reaction source, and pumping the reaction space to completely remove the unpurged excess second reaction source. Include.

또한, 본 발명의 다른 실시예에 따른 MIM 캐패시터의 제조방법은 다음과 같다. 먼저, 반도체 기판상에 하부 전극을 형성한다음, 상기 하부 전극이 형성된 다수의 반도체 기판을 제 1 배치 타입 장비에 장입하여 제 1 유전막을 원자층 증착 방식으로 형성한다. 그 다음, 상기 제 1 유전막이 형성된 반도체 기판을 제 2 배치 타입 장비에 장입하여 상기 제 1 유전막 상부에 제 1 유전막보다 높은 결정화 온도를 갖는 제 2 유전막을 원자층 증착 방식으로 형성한다. 상기 제 2 유전막이 형성된 반도체 기판을 제 3 배치 타입 장비에 장입하여 상기 제 2 유전막 상부에 제 3 유전막을 원자층 증착 방식으로 형성한다. 그 후, 상기 제 3 유전막 상부에 상부 전극을 형성한다.In addition, the manufacturing method of the MIM capacitor according to another embodiment of the present invention is as follows. First, a lower electrode is formed on a semiconductor substrate, and then a plurality of semiconductor substrates on which the lower electrode is formed is charged into a first batch type device to form a first dielectric layer by atomic layer deposition. Next, the semiconductor substrate on which the first dielectric film is formed is charged into a second batch type device to form a second dielectric film having a higher crystallization temperature than the first dielectric film on the first dielectric film by atomic layer deposition. The semiconductor substrate on which the second dielectric layer is formed is charged into a third batch type device to form a third dielectric layer on the second dielectric layer by atomic layer deposition. Thereafter, an upper electrode is formed on the third dielectric layer.

본 발명의 다른 실시예에 따른 유전막 제조방법은, 먼저, 제 1 반응 소스를 공급하는 단계, 퍼지하는 단계, 펌핑하는 단계, 제 2 반응 소스를 공급하는 단계 퍼지하는 단계 및 펌핑하는 일련의 단계를 적어도 한번 반복 수행하여 다수의 웨이퍼에 일괄적으로 제 1 유전막을 형성한다. 다음, 상기 제 1 유전막이 형성된 다수의 웨이퍼상에, 일괄적으로 제 3 반응 소스를 공급하는 단계, 퍼지하는 단계, 펌핑하는 단계, 제 4 반응 소스를 공급하는 단계 퍼지하는 단계 및 펌핑하는 일련의 단계를 적어도 한번 반복 수행하여, 제 2 유전막을 형성한다. 이어서, 상기 제 2 유전막이 형성된 다수의 웨이퍼상에 일괄적으로 제 5 반응 소스를 공급하는 단계, 퍼지하는 단계, 펌핑하는 단계, 제 6 반응 소스를 공급하는 단계 퍼지하는 단계 및 펌핑하는 일련의 단계를 적어도 한번 반복 수행하여, 제 3 유전막을 형성한다. 이때, 상기 제 1 유전막과 제 2 유전막은 서로 다른 챔버에서 형성한다. According to another aspect of the present invention, there is provided a method of manufacturing a dielectric film, which includes first supplying a first reaction source, purging, pumping, supplying a second reaction source, purging and pumping a series of steps. Repeating at least once is performed to form the first dielectric film on a plurality of wafers in a batch. Next, on a plurality of wafers on which the first dielectric film is formed, a batch of supplying a third reaction source, purging, pumping, supplying a fourth reaction source, purging and pumping a series of The step is repeated at least once to form a second dielectric film. Subsequently, supplying a fifth reaction source, purging, pumping, supplying a sixth reaction source, purging and pumping a series of steps collectively on the plurality of wafers on which the second dielectric film is formed Is repeated at least once to form a third dielectric layer. In this case, the first dielectric layer and the second dielectric layer are formed in different chambers.

또한, 본 발명의 또 다른 실시예에 따른 유전막 제조방법은, 하프늄 소스를 공급하는 단계, 퍼지하는 단계, 펌핑하는 단계, 산소 소스를 공급하는 단계, 퍼지하는 단계 및 펌핑하는 일련의 단계를 적어도 한번 반복 수행하여 다수의 웨이퍼에 일괄적으로 하프늄 산화막을 제 1 온도에서 형성한다. 그 다음, 상기 하프늄 산화막이 형성된 다수의 웨이퍼상에, 일괄적으로 알루미늄 소스를 공급하는 단계, 퍼지하는 단계, 펌핑하는 단계, 산소 소스를 공급하는 단계 퍼지하는 단계 및 펌핑하는 일련의 단계를 적어도 한번 반복 수행하여, 알루미늄 산화막을 상기 제 1 온도보다 고온인 제 2 온도에서 형성한다. 상기 알루미늄 산화막이 형성된 다수의 웨이퍼상에, 일괄적으로 하프늄 소스를 공급하는 단계, 퍼지하는 단계, 펌핑하는 단계, 산소 소스를 공급하는 단계 퍼지하는 단계 및 펌핑하는 일련의 단계를 적어도 한번 반복 수행하여, 하프늄 산화막을 상기 제 1 온도에서 형성한다. 이때도 마찬가지로 상기 제 1 유전막과 제 2 유전막은 서로 다른 챔버에서 형성한다.In addition, the dielectric film manufacturing method according to another embodiment of the present invention, supplying a hafnium source, purging, pumping, supplying an oxygen source, purging and pumping a series of steps at least once Repeatingly, hafnium oxide films are collectively formed at a plurality of wafers at a first temperature. Then, on a plurality of wafers on which the hafnium oxide film is formed, at least once in a series of steps of supplying an aluminum source, purging, pumping, supplying an oxygen source, purging, and pumping By repeating, the aluminum oxide film is formed at a second temperature that is higher than the first temperature. On a plurality of wafers on which the aluminum oxide film is formed, the steps of simultaneously supplying, purging, pumping, supplying an oxygen source, purging, and pumping a series of steps are repeatedly performed at least once. A hafnium oxide film is formed at the first temperature. In this case, the first dielectric layer and the second dielectric layer are similarly formed in different chambers.

본 발명의 다른 견지에 따른 유전막을 증착하기 위한 배치 타입 ALD 장치로서, 튜브, 상기 튜브내에 설치되며 다수의 웨이퍼를 적재하고 있는 웨이퍼 보트, 및 상기 튜브내의 각각의 웨이퍼에 반응 소스를 전달하는 적어도 하나의 공급관을 포함하며, 상기 웨이퍼 슬롯(간격)과 대응하는 공급관 위치마다 가스 분사 노즐이 설치되어 있다. 상기 공급관은 상기 유전막을 제조하는 데 필요한 반응 소스 수만큼 구비된다.A batch type ALD apparatus for depositing a dielectric film according to another aspect of the present invention, comprising: a tube, a wafer boat installed in the tube and having a plurality of wafers loaded thereon, and at least one delivering a reaction source to each wafer in the tube. And a gas injection nozzle for each of the supply pipe positions corresponding to the wafer slots (spacing). The supply pipe is provided with as many reaction sources as necessary for producing the dielectric film.

이하 첨부한 도면에 의거하여 본 발명의 바람직한 실시예를 설명하도록 한다. 본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나, 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일한 참조 부호는 동일한 구성 요소를 지칭한다. Hereinafter, exemplary embodiments of the present invention will be described with reference to the accompanying drawings. Advantages and features of the present invention and methods for achieving them will be apparent with reference to the embodiments described below in detail with the accompanying drawings. However, the present invention is not limited to the embodiments disclosed below, but will be implemented in various different forms, only the embodiments are to make the disclosure of the present invention complete, the scope of the invention to those skilled in the art It is provided to fully understand the present invention, the invention is only defined by the scope of the claims. Like reference numerals refer to like elements throughout.

본 발명은 배치 타입 ALD 방식에 의해 익스 시튜(ex-situ) 방식으로 하프늄 산화막/알루미늄 산화막/하프늄 산화막으로 구성된 유전막을 형성하는 방법을 제공한다. 상기 유전막을 배치 타입 ALD 방식으로 형성함에 따라, 반도체 메모리 소자의 쓰루풋을 개선할 수 있을 뿐만 아니라, 각 유전막을 익스시튜 방식으로 형성하 므로써, 유전막을 최적화된 상태로 증착할 수 있다. 이에 따라, 캐패시터 유전막의 막질 특성을 확보할 수 있게 된다. 또한, 다수의 웨이퍼를 일괄 처리하는 배치 타입 ALD 방식을 채택함에 따라, 유전막을 증착 소스를 충분히 공급할 수 있어, 유전막의 스텝 커버리지를 개선하여, 누설 전류를 추가적으로 개선할 수 있다.The present invention provides a method of forming a dielectric film composed of a hafnium oxide film / aluminum oxide film / hafnium oxide film in an ex-situ manner by a batch type ALD method. By forming the dielectric film in a batch type ALD method, not only can the throughput of a semiconductor memory device be improved, but also the dielectric film can be deposited in an optimized state by forming each dielectric film in an ex-situ manner. Accordingly, the film quality of the capacitor dielectric film can be secured. In addition, by adopting a batch type ALD method for batch processing a plurality of wafers, the dielectric film can be sufficiently supplied with a deposition source, thereby improving the step coverage of the dielectric film and further improving the leakage current.

또한, 본 발명에서는 배치 타입 ALD 장비에서 300mm 웨이퍼상에 양질의 캐패시터 유전막을 증착하기 위하여, 퍼지 공정 이후에 퍼지 공정을 제고시키기 위한 펌핑 공정을 추가로 실시하는 방법을 제공한다. 이에 의해, 퍼지 공정을 진행하더라도 잔류할 수 있는 원자층 및 불순물을 펌핑 공정에 의해 모두 제거하여 단일의 원자층을 제공한다.In addition, the present invention provides a method of additionally performing a pumping process to enhance the purge process after the purge process, in order to deposit a high quality capacitor dielectric film on a 300mm wafer in a batch type ALD equipment. Thus, even if the purge process proceeds, the atomic layer and impurities that may remain are removed by the pumping process to provide a single atomic layer.

또한, 본 실시예에서는 배치 타입 ALD 장비에 있어서, 다수의 웨이퍼가 고르게 반응 가스가 전달될 수 있도록 웨이퍼 슬롯마다 노즐을 구비한 공급관 즉, 인젝터(injector)를 제공한다. 이러한 공급관에 의하여, 다수의 웨이퍼에 고르게 반응 가스를 공급할 수 있다. In addition, in the present embodiment, in a batch type ALD apparatus, a plurality of wafers provide a supply pipe, that is, an injector, having nozzles in each wafer slot so that reaction gases can be evenly delivered. By such a supply pipe, the reaction gas can be evenly supplied to the plurality of wafers.

이와 같은 특징을 갖는 캐패시터 유전막, 이러한 유전막을 갖는 MIM 캐패시터 및 배치 타입 ALD 장비에 대해 도면을 통하여 보다 자세히 설명한다. A capacitor dielectric film having such characteristics, a MIM capacitor having such a dielectric film, and a batch type ALD device will be described in more detail with reference to the accompanying drawings.

도 1a 내지 도 1g는 본 발명에 따른 MIM 캐패시터의 제조방법을 설명하기 위한 각 공정별 단면도이다. 1A to 1G are cross-sectional views of respective processes for explaining a method of manufacturing a MIM capacitor according to the present invention.

먼저, 도 1a를 참조하면, 반도체 기판(도시되지 않음), 예컨대, 반도체 소자가 형성되어 있는 실리콘 웨이퍼 상부에 캐패시터 하부 전극(110)을 형성한다. 상기 웨이퍼는 300mm 직경을 갖는 웨이퍼가 이용될 수 있으며, 상기 하부 전극(110) 으로는 티타늄 질화막(TiN), 텅스텐 질화막(WN) 및 탄탈륨 질화막(TaN)과 같은 금속 질화막, 및 루테늄(Ru), 플래니튬(Pt) 및 이리듐(Ir)과 같은 귀금속 중 선택되는 하나가 이용될 수 있고, 본 실시예에서는 예를 들어 티타늄 질화막을 하부 전극(110)으로 이용하였다. 이러한 하부 전극(110)은 예를 들어, CVD(chemical vapor deposition) 방식, ALD(atomic layer deposition) 방식 또는 SFD(sequential flow deposition) 방식으로 형성될 수 있다. First, referring to FIG. 1A, a capacitor lower electrode 110 is formed on a semiconductor substrate (not shown), for example, a silicon wafer on which a semiconductor element is formed. The wafer may be a wafer having a diameter of 300 mm, and as the lower electrode 110, a metal nitride film such as titanium nitride (TiN), tungsten nitride (WN) and tantalum nitride (TaN), ruthenium (Ru), One selected from precious metals such as platinum (Pt) and iridium (Ir) may be used. In this embodiment, for example, a titanium nitride film is used as the lower electrode 110. The lower electrode 110 may be formed by, for example, chemical vapor deposition (CVD), atomic layer deposition (ALD), or sequential flow deposition (SFD).

다음, 하부 전극(110)상에 제 1 유전막을 증착하기 위하여, 상기 하부 전극(110)이 증착된 반도체 기판(도시되지 않음)을 유전막 증착 장비에 장입한다. 본 실시예에서 유전막 증착 장비로는 다수의 웨이퍼가 동시에 처리되는 배치 타입 ALD 장치가 이용된다. Next, in order to deposit the first dielectric film on the lower electrode 110, a semiconductor substrate (not shown) on which the lower electrode 110 is deposited is charged to the dielectric film deposition equipment. In this embodiment, as a dielectric film deposition apparatus, a batch type ALD apparatus in which a plurality of wafers are processed simultaneously is used.

본 실시예의 배치 타입 ALD 장치는 도 2에 도시된 바와 같이, 카세트 유닛(cassette unit: 210), 히터부(230), 메인 스페이스(230) 및 파워 박스(240)로 구성되며, 예를 들어 2개의 배치 타입 ALD 장치가 한 조를 이루어 배열된다. 이렇게 한 조를 이루며 배열된 2개의 배치 타입 ALD 장비가 차지하는 면적은 종래의 싱글 타입 ALD 장비가 차지하는 면적(3900×3200mm)보다 작은 약 2700mm×4050mm의 면적을 차지한다. As shown in FIG. 2, the batch type ALD device of the present embodiment includes a cassette unit 210, a heater unit 230, a main space 230, and a power box 240. Two batch type ALD devices are arranged in a pair. The area occupied by the two batch-type ALD equipments arranged in this group occupies an area of about 2700 mm x 4050 mm, which is smaller than the area (3900 x 3200 mm) of the conventional single type ALD equipment.

또한, 상기 배치 타입 ALD 장치의 메인 스페이스(230)에 해당하는 배치 타입 ALD 챔버는 도 3에 도시된 바와 같이, 반응 공간인 튜브(2310), 상기 튜브(2310)내에 배치되며 다수장의 웨이퍼(100)를 적재하는 웨이퍼 보트(wafer boat:2320) 및 상기 튜브(2310)내의 웨이퍼(100)에 반응 가스를 전달하는 적어도 하나의 공급관 (2330)을 포함한다. In addition, the batch type ALD chamber corresponding to the main space 230 of the batch type ALD device is disposed in the tube 2310, the tube 2310, which is a reaction space, and the plurality of wafers 100, as shown in FIG. 3. ) And a wafer boat 2320 for loading the wafer) and at least one supply pipe 2330 for delivering a reaction gas to the wafer 100 in the tube 2310.

각각의 공급관(2330)은 기체 소스(2340)와 연결되는 제 1 관(2331), 및 액체 소스(2345) 및 이를 기화시키기 위한 기화기(2347)와 연결되는 제 2 관(2332)을 포함하며, 상기 제 1 및 제 2 공급관(2331,2332)은 서로 통합되어 3상 밸브(2350)에 연결된다. 또한, 공급관(2330)은 3상 밸브(2350)와 연결되어 상기 튜브(2310)내로 연장되어 실질적으로 반응 가스를 웨이퍼(100)에 전달하는 제 3 관(2333) 및 상기 3상 밸브(2350)와 연결되며 배기구(2360)와 연결되는 제 4 관(2334)을 포함한다. 이때, 상기 제 3 관(2333)은 튜브내에 적재된 다수의 웨이퍼(100)에 반응 가스가 고르게 전달될 수 있도록 다수의 노즐(nozzle:2335)을 포함한다. 바람직하게는, 상기 웨이퍼(100) 사이의 간격 즉, 웨이퍼 슬롯(slot)에 대응되는 위치의 제 3 관(2333) 각 부위에 상기 노즐(2335)이 형성되어, 각각의 웨이퍼(100)에 반응 가스가 고르게 전달되도록 한다. 본 실시예에서는 반응 소스들간의 반응이 감소될 수 있도록 반응 소스 수만큼의 공급관(2330)이 설치됨이 바람직하다. 본 실시예의 경우, 유전막이 금속 산화막으로 형성되고, 예컨대 2개의 반응 소스가 요구되므로, 2개의 공급관(2330)이 독립적으로 설치된다.Each feed tube 2330 includes a first tube 2331 connected with a gas source 2340, and a second tube 2332 connected with a liquid source 2345 and a vaporizer 2347 for vaporizing it, The first and second supply pipes 2331 and 2332 are integrated with each other and connected to the three-phase valve 2350. In addition, the supply pipe 2330 is connected to the three-phase valve 2350 extends into the tube 2310 to substantially transfer the reaction gas to the wafer 100 and the three-phase valve 2333 and the two-phase valve 2350 And a fourth tube 2334 connected to the exhaust port 2360. In this case, the third tube 2333 includes a plurality of nozzles 2335 so that the reaction gas may be evenly transferred to the plurality of wafers 100 loaded in the tube. Preferably, the nozzles 2335 are formed at respective portions of the third tube 2333 at the intervals corresponding to the wafer slots, that is, the wafer slots, to react to the respective wafers 100. Ensure that the gas is delivered evenly. In this embodiment, it is preferable that as many supply pipes 2330 as the number of reaction sources are provided as possible to reduce the reaction between the reaction sources. In the case of this embodiment, since the dielectric film is formed of a metal oxide film, for example, two reaction sources are required, two supply pipes 2330 are provided independently.

아울러, 본 실시예의 배치 타입 ALD 장비는 300mm 웨이퍼를 처리하기 위한 장비이므로, 상기 기화기(2347)는 기존의 200mm 웨이퍼를 처리하는 배치 타입 ALD 장비의 기화기 용량보다 큰 것을 사용한다. 예컨대, 본 실시예의 배치 타입 ALD 장비의 기화기는 0.3g/min 이상의 높은 비율로 반응 소스를 기화시키는 고용량 기화기를 사용한다.In addition, since the batch type ALD device of the present embodiment is a device for processing a 300 mm wafer, the vaporizer 2347 uses a larger vaporizer capacity of a batch type ALD device that processes a 200 mm wafer. For example, the vaporizer of the batch type ALD equipment of this embodiment uses a high capacity vaporizer that vaporizes the reaction source at a high rate of 0.3 g / min or more.

이러한 배치 타입 ALD 장비에 의해 제 1 유전막을 형성하는 방법은 다음과 같다. The method of forming the first dielectric film by the batch type ALD equipment is as follows.

우선, 도 4에 도시된 바와 같이, 하부 전극(110) 상부에 제 1 유전막을 증착하기 전에, 액상 소스를 기체 상태로 변환시키는 장치인 기화기(2347)를 초기화시키기 위한 공정을 실시한다(I1). 기화기(2347)를 초기화시키기 위한 공정은 예컨대, 제 1 유전막을 형성하기 위한 제 1 반응 소스를 소정 시간 동안 공급하는 공정이 이용될 수 있다. 이러한 초기화 공정은, 상기 제 1 반응 소스가 반응 공간인 튜브(2310)내로 진입되지 않고 그대로 배출구로 배출될 수 있도록 상기 3상 밸브(2350)를 조절하여 진행된다. 이때, 본 실시예에서의 제 1 유전막으로는 하프늄 산화막(HfO2), 지르코늄 산화막(ZrO2), 탄탈륨 산화막(Ta2O5), 티타늄 산화막(TiO2) 및 STO(StxBiyTiOx)막 중에서 어느 하나, 혹은 이들의 두 개 이상의 혼합 물질이 이용될 수 있고, 본 실시예에서 제 1 유전막으로 하프늄 산화막을 이용한다. 또한, 하프늄 산화막을 제 1 유전막으로 사용하는 경우, 제 1 반응 소스로는 TEMAH(Tetrakis Ethyl Methyl Amino Hafnium), Hf(OtBu)4, TDMAH(Tetrakis Di-Methyl Amino Hafnium) 및 TDEAH(Tetrakis Di-Methyl Amino Hafnium) 중 선택되는 하나가 이용될 수 있고, 상기 제 1 반응 소스를 산화시키기 위한 제 2 반응 소스로는 산소 소스 예컨대 오존 소스가 이용될 수 있다. 만일, 제 1 유전막으로 제 1 하프늄 산화막 대신 제 1 지르코늄 산화막(ZrO2)이 형성되는 경우, 그 반응 소스로는 Zr(OtBu)4, TEMAZ(Tetrakis Ethyl Methyl Amino Zirconium), TDMAZ(Tetrakis Di-Methyl Amino Zirconium) 및 TDEAZ(Tetrakis Di-Methyl Amino Zirconium)이 이용될 수도 있다. First, as shown in FIG. 4, before depositing the first dielectric layer on the lower electrode 110, a process for initializing the vaporizer 2347, which is a device for converting a liquid source into a gaseous state, is performed (I1). . A process for initializing the vaporizer 2347 may be used, for example, a process of supplying a first reaction source for forming a first dielectric film for a predetermined time. This initialization process is performed by adjusting the three-phase valve 2350 so that the first reaction source can be discharged to the outlet without being entered into the tube 2310 which is the reaction space. In this case, as the first dielectric film in this embodiment, hafnium oxide film (HfO 2 ), zirconium oxide film (ZrO 2 ), tantalum oxide film (Ta 2 O 5 ), titanium oxide film (TiO 2 ), and STO (St x Bi y TiO x One of the films, or a mixture of two or more thereof may be used, and a hafnium oxide film is used as the first dielectric film in this embodiment. In addition, when a hafnium oxide film is used as the first dielectric film, the first reaction source is TEMAH (Tetrakis Ethyl Methyl Amino Hafnium), Hf (OtBu) 4 , TDMAH (Tetrakis Di-Methyl Amino Hafnium) and TDEAH (Tetrakis Di-Methyl One selected from Amino Hafnium) may be used, and an oxygen source such as an ozone source may be used as the second reaction source for oxidizing the first reaction source. If a first zirconium oxide layer (ZrO 2 ) is formed instead of the first hafnium oxide layer as the first dielectric layer, the reaction sources include Zr (OtBu) 4 , TEMAZ (Tetrakis Ethyl Methyl Amino Zirconium), and TDMAZ (Tetrakis Di-Methyl). Amino Zirconium) and TDEAZ (Tetrakis Di-Methyl Amino Zirconium) may be used.

기화기(2347)를 초기화한다음, 하부 전극(110)이 형성된 웨이퍼 상에 제 1 반응 소스를 충분한 시간, 예컨대 60 내지 180초간 공급하여, 상기 하부 전극(110) 표면에 제 1 반응 소스를 화학적 흡착시킨다. 이때, 상기 웨이퍼는 300mm 웨이퍼이므로, 종래의 200mm 웨이퍼에 하프늄 산화막을 증착하기 위하여 공급하는 반응 소스의 양보다 더 많은 양의 소스가 공급됨이 바람직하다. 아울러, 배치 타입 ALD 장비에서 형성하므로, 공급 시간의 구애없이 충분한 시간동안 반응 가스를 공급할 수 있어, 상기 하부 전극(110)의 표면에 제 1 반응 소스, 예컨대 하프늄 소스를 고르게 흡착시킬 수 있다. After initializing the vaporizer 2347, the first reaction source is supplied on the wafer on which the lower electrode 110 is formed for a sufficient time, for example, 60 to 180 seconds, to chemisorb the first reaction source onto the surface of the lower electrode 110. Let's do it. At this time, since the wafer is a 300mm wafer, it is preferable to supply a larger amount of source than the amount of the reaction source for supplying the hafnium oxide film to the conventional 200mm wafer. In addition, since it is formed in a batch type ALD equipment, it is possible to supply a reaction gas for a sufficient time regardless of the supply time, it is possible to evenly adsorb a first reaction source, such as a hafnium source on the surface of the lower electrode (110).

그 후, 화학적 흡착되지 않고 잔류하는 여분의 하프늄 소스 제거되도록 퍼지시킨다. 상기 퍼지 단계는 상기 3상 밸브(2350)의 동작에 의해 배기구(2360)를 개방시키므로써 달성된다. 이러한 퍼지는 약 60 내지 150초 동안 진행된다. It is then purged to remove excess hafnium source that is not chemisorbed and remains. The purge step is accomplished by opening the exhaust port 2360 by operation of the three-phase valve 2350. This purge proceeds for about 60 to 150 seconds.

그런데, 본 실시예에서 하프늄 산화막은 배치 타입 ALD 장비에서 형성되므로, 각각의 웨이퍼마다 완벽히 퍼지가 달성되지 못할 수도 있다. 이에 의해 각 웨이퍼마다 화학적 흡착이 되지 않은 여분의 제 1 반응 소스가 잔류되어, 순수 단일의 원자층을 제공하지 못하게 된다. 이러한 문제점을 해결하기 위하여, 본 실시예에서는 퍼지 공정 이후 상기 여분의 반응 소스 물질을 완벽하게 제거하기 위하여 반응 공간인 튜브내가 진공이 되도록 펌핑시킨다. 상기 퍼지 공정을 마친 다음, 약 60 내지 150초 동안 펌핑 공정을 더 수행하게 되면, 상기 하부 전극(110) 표면에 불순물을 포함하지 않은 단일의 하프늄 원자들(121)만이 남게 된다. However, in this embodiment, since the hafnium oxide film is formed in the batch type ALD equipment, purge may not be completely achieved for each wafer. This leaves an extra first reaction source that is not chemically adsorbed on each wafer, making it impossible to provide a pure single atomic layer. In order to solve this problem, in this embodiment, in order to completely remove the excess reaction source material after the purge process, the inside of the reaction tube is pumped to a vacuum. After completing the purge process, if the pumping process is further performed for about 60 to 150 seconds, only the single hafnium atoms 121 containing no impurities remain on the lower electrode 110 surface.

그 후, 제 2 반응 소스 생성기, 예컨대 오조나이저(ozonizer: 도시되지 않음)를 초기화시키기 위하여 제 2 반응 소스인 오존(O3) 소스를 약 1 내지 5초간 공급한다(I2). 연이어, 오존 소스를 60 내지 180초간 공급하여 상기 하프늄 원자들(121)상에 산소 원자들(122)을 화학적 흡착시킨다. 그 후, 화학적 흡착되지 않은 오존 소스들을 제거하면서 순수 단일의 산소 원자들이 상기 하프늄 원자들(121)에 흡착될 수 있도록 상기 3상 밸브(2350)를 조절하여 약 30 내지 100초간 퍼지 공정을 수행한다. 다음, 퍼지 공정을 제고시키기 위하여 30 내지 100초간 펌핑 공정을 더 수행하여, 하프늄 원자들(121) 상에 순수 단일의 산소 원자들(122)을 형성한다. A second reaction source, ozone (O 3 ) source, is then supplied for about 1-5 seconds to initialize a second reaction source generator, such as an ozonizer (not shown) (I2). Subsequently, an ozone source is supplied for 60 to 180 seconds to chemically adsorb oxygen atoms 122 on the hafnium atoms 121. Thereafter, the purge process is performed for about 30 to 100 seconds by adjusting the three-phase valve 2350 so that pure single oxygen atoms can be adsorbed to the hafnium atoms 121 while removing ozone sources that are not chemically adsorbed. . Next, the pumping process is further performed for 30 to 100 seconds to enhance the purge process, thereby forming pure single oxygen atoms 122 on the hafnium atoms 121.

그 후, 상기한 제 1 반응 소스의 공급 공정, 퍼지 공정, 펌핑 공정, 제 2 반응 소스의 공급 공정, 퍼지 공정 및 펌핑 공정을 하프늄 산화막이 원하는 두께 예컨대, 40 내지 50Å 두께를 가질 때까지 반복 실시하여, 캐패시터의 제 1 유전막인 하프늄 산화막(120)을 형성한다. 이때, 상기 하프늄 산화막을 증착하기 위한 상기 튜브(2310)내의 온도는 약 150 내지 350℃ 정도를 유지함이 바람직하다.Thereafter, the above-described first supply process, purge process, pumping process, supply process of second reaction source, purge process and pumping process are repeatedly performed until the hafnium oxide film has a desired thickness, for example, 40 to 50 microns thick. The hafnium oxide film 120, which is the first dielectric film of the capacitor, is formed. At this time, the temperature in the tube 2310 for depositing the hafnium oxide film is preferably maintained about 150 to 350 ℃.

다음, 제 1 하프늄 산화막(120)이 증착된 웨이퍼(100), 즉 다수장의 웨이퍼가 적재되어 있는 웨이퍼 보트(2320)를 반출한 다음, 그 웨이퍼 보트(2320)를 제 2 배치 타입 ALD 장치내에 장입한다. 제 2 배치 타입 ALD 장치는 상기 제 1 하프늄 산화막(120)을 증착하였던 ALD 장비와 한 조를 이루는 장비일 수 있으며, 상기 배치 타입 ALD 챔버와 동일한 구성을 갖는 배치 타입 ALD 챔버를 포함할 수 있다. Next, the wafer 100 on which the first hafnium oxide film 120 is deposited, that is, the wafer boat 2320 on which the plurality of wafers are loaded, is taken out, and the wafer boat 2320 is loaded into the second batch type ALD device. do. The second batch type ALD device may be a pair of ALD equipment in which the first hafnium oxide film 120 is deposited, and may include a batch type ALD chamber having the same configuration as the batch type ALD chamber.

제 1 하프늄 산화막(120) 상에 제 2 유전막, 예를 들어 알루미늄 산화막을 증착하기 위한 방법은 다음과 같다. 상기 제 1 하프늄 산화막(120)을 형성하였던 방법과 마찬가지로, 기화기(2347)를 초기화시키기 위하여 제 1 반응 소스인 알루미늄 소스를 약 3 내지 7초 동안 공급한 다음(I3), 알루미늄 원자층을 증착하기 위하여, 제 1 반응 소스인 알루미늄 소스, 예컨대 TMA(Tri Methyl Aluminium)를 50 내지 150초 동안 공급한다. 그 후, 제 1 하프늄 산화막(120) 상부에 순수한 단일의 알루미늄 원자들이 화학적 흡착될 수 있도록 상기 튜브(2310) 내부를 약 50 내지 100초 동안 퍼지한 다음, 연이어, 50 내지 100초 동안 펌핑한다. 이에 따라, 제 1 하프늄 산화막(120) 상에 순수 단일의 알루미늄 원자들(131)이 화학적 흡착된다.A method for depositing a second dielectric film, for example an aluminum oxide film, on the first hafnium oxide film 120 is as follows. Similar to the method of forming the first hafnium oxide film 120, in order to initialize the vaporizer 2347, by supplying an aluminum source which is the first reaction source for about 3 to 7 seconds (I3), and then depositing an aluminum atomic layer In order to supply the first reaction source, an aluminum source such as Tri Methyl Aluminum (TMA) for 50 to 150 seconds. Thereafter, the inside of the tube 2310 is purged for about 50 to 100 seconds so that pure single aluminum atoms can be chemically adsorbed on the first hafnium oxide film 120, and then pumped for 50 to 100 seconds. Accordingly, pure single aluminum atoms 131 are chemically adsorbed on the first hafnium oxide film 120.

이어서, 배치 타입 ALD 챔버(230)내의 오존나이저(도시되지 않음)를 초기화시킬 수 있도록 제 2 반응 소스인 산소 소스, 예컨대 오존 소스를 1 내지 3초간 공급한다(I4). 그 후, 오존 소스를 약 40 내지 160초간 공급하여 알루미늄 원자들(131) 상에 산소 원자들을 화학적 흡착시킨다. 다음, 3상 밸브(2350) 및 배기구(2360)를 개방하여 약 20 내지 80초간 퍼지 공정을 수행하고, 연이어 20 내지 80초간 펌핑 공정을 수행하여, 상기 알루미늄 원자들(131) 상에 순수 단일의 산소 원자들(132)을 화학적 흡착시킨다. 그 후, 제 1 반응 소스를 공급하는 공정, 퍼지하는 공정, 펌핑하는 공정, 제 2 반응 가스를 공급하는 공정, 퍼지하는 공정 및 펌핑하는 공정을 알루미늄 산화막이 원하는 두께, 예컨대 5 내지 15Å 두께가 될 때까지 반복 수행하여 알루미늄 산화막(130)을 형성한다. Subsequently, a second reaction source, an oxygen source, such as an ozone source, is supplied for 1 to 3 seconds so as to initialize an ozonizer (not shown) in the batch type ALD chamber 230 (I4). Thereafter, an ozone source is supplied for about 40 to 160 seconds to chemisorb oxygen atoms on the aluminum atoms 131. Next, the three-phase valve 2350 and the exhaust port 2360 are opened to perform a purge process for about 20 to 80 seconds, followed by a pumping process for 20 to 80 seconds, so that a single pure water on the aluminum atoms 131 is formed. Oxygen atoms 132 are chemisorbed. Thereafter, the aluminum oxide film may have a desired thickness, for example, 5 to 15 kPa, for supplying the first reaction source, purging, pumping, supplying the second reaction gas, purging, and pumping. It is repeated until the aluminum oxide film 130 is formed.

이때 알루미늄 산화막(130)을 형성하기 위한 배치 타입 ALD 챔버는 상기 알루미늄 산화막(130)이 치밀한 막질 특성을 가지면서 높은 결정화 온도를 가질 수 있도록 상기 하프늄 산화막(120)보다는 높은 온도, 예컨대 350 내지 500℃의 온도에서 형성함이 바람직하다.In this case, the batch type ALD chamber for forming the aluminum oxide film 130 may have a higher temperature than the hafnium oxide film 120, such as 350 to 500 ° C., so that the aluminum oxide film 130 may have high crystallization temperature while having dense film quality. It is preferable to form at a temperature of.

또한, 본 실시예에서 제 2 유전막으로 알루미늄 산화막(130)을 이용하였지만, 상기 제 1 유전막인 하프늄 산화막에 비해 결정화 온도가 높은 막이면 모두 사용할 수 있다. 즉, 상기 제 2 유전막으로는 알루미늄 산화막 외에 란타늄 산화막(La2O3) 및 프라세오디뮴산화막(Pr2O3) 중에서 어느 하나, 혹은 이들의 두 개 이상의 혼합 물질로 형성할 수 있다.In this embodiment, although the aluminum oxide film 130 is used as the second dielectric film, any film having a higher crystallization temperature than the hafnium oxide film as the first dielectric film may be used. That is, the second dielectric layer may be formed of any one of a lanthanum oxide layer (La 2 O 3 ) and a praseodymium oxide layer (Pr 2 O 3 ), or a mixture of two or more thereof, in addition to the aluminum oxide layer.

도 1f에 도시된 바와 같이, 알루미늄 산화막(130)이 형성된 웨이퍼들이 적재된 웨이퍼 보트(2320)를 제 3 유전막인 하프늄 산화막을 형성하기 위하여, 다른 배치 타입 ALD 챔버내로 이송시킨다. 이때 상기 웨이퍼가 이송된 배치 타입 ALD 챔버는 상기 제 1 하프늄 산화막(120)을 형성하였던 배치 타입 ALD 챔버일 수도 있고, 아니면 새로운 배치 타입 ALD 챔버일 수도 있다. 그 후, 상기 제 1 하프늄 산화막(120)을 형성하는 온도 및 방법과 동일하게 제 2 하프늄 산화막(140)을 형성한다. 이때, 제 2 하프늄 산화막(140)은 상기 제 1 하프늄 산화막(120)의 두께보다는 낮은 30 내지 40Å 두께를 갖도록 형성될 수 있다. 이는 높은 어스펙트 비를 갖는 하부 전극(110) 표면에 형성되는 제 1 하프늄 산화막(120)이 상대적으로 두껍게 형성 되는 편이 누설 전류면에서 안정하기 때문이다.As shown in FIG. 1F, the wafer boat 2320 loaded with the wafers on which the aluminum oxide film 130 is formed is transferred into another batch type ALD chamber to form a hafnium oxide film as a third dielectric film. In this case, the batch type ALD chamber to which the wafer is transferred may be a batch type ALD chamber in which the first hafnium oxide film 120 is formed, or a new batch type ALD chamber. Thereafter, the second hafnium oxide film 140 is formed in the same manner as the temperature and method for forming the first hafnium oxide film 120. In this case, the second hafnium oxide layer 140 may be formed to have a thickness of 30 to 40 μm lower than that of the first hafnium oxide layer 120. This is because the relatively thick first hafnium oxide film 120 formed on the surface of the lower electrode 110 having a high aspect ratio is stable in terms of leakage current.

그 후, 상기와 같이 제 1 유전막(제 1 하프늄 산화막:120), 제 2 유전막(알루미늄 산화막:130) 및 제 3 유전막(제 2 하프늄 산화막:140)으로 구성된 캐패시터 유전막(50)을 배치 타입 익스 시튜 방식으로 형성한 다음, 상기 유전막(150)의 누설 전류를 개선하기 위하여 유전막 후처리 공정을 실시한다. 상기 유전막 후처리 공정은 다이렉트 플라즈마(direct plasma) 처리, 리모트 플라즈마(remote plasma) 처리 혹은 MMT(modified magnetron type) 플라즈마 처리 등이 이용될 수 있다. 또한, 상기 후처리 공정은 150 내지 400℃, 바람직하게는 약 250℃의 온도 및 수 Torr(예컨대, 1.5Torr)에서 3 내지 8분간 진행할 수 있으며, 산소(O2), 질소(N2), 질산(NH3), 수소(H2) 및 질산(N2O) 가스 중 어느 하나, 혹은 이들의 혼합 가스 분위기에 진행될 수 있다.Thereafter, the capacitor dielectric film 50 composed of the first dielectric film (first hafnium oxide film: 120), the second dielectric film (aluminum oxide film: 130), and the third dielectric film (second hafnium oxide film: 140) is disposed as described above. After forming in a situ method, a dielectric film post-treatment process is performed to improve leakage current of the dielectric film 150. The dielectric film post-treatment may be a direct plasma treatment, a remote plasma treatment, or a modified magnetron type (MMT) plasma treatment. In addition, the post-treatment process may proceed for 3 to 8 minutes at a temperature of 150 to 400 ℃, preferably about 250 ℃ and several Torr (for example 1.5 Torr), oxygen (O 2 ), nitrogen (N 2 ), It may proceed to any one of nitric acid (NH 3 ), hydrogen (H 2 ) and nitric acid (N 2 O) gas, or a mixed gas atmosphere thereof.

도 1g를 참조해서, 상기 유전막(150) 상부에 상부 전극(160)을 형성한다. 상부 전극(160)은 하부 전극과 마찬가지로 금속 질화막으로 형성될 수 있고, CVD, ALD 또는 SFD 방식으로 형성될 수 있다. Referring to FIG. 1G, an upper electrode 160 is formed on the dielectric layer 150. Like the lower electrode, the upper electrode 160 may be formed of a metal nitride film, and may be formed by CVD, ALD, or SFD.

<실험예 1>Experimental Example 1

도 6은 본 발명에 따라 형성된 캐패시터 유전막의 누설 전류 정도를 보여주는 그래프이다. 도 6에서 x축은 -0.9V에서의 캐패시턴스(fF/cell)를 나타내고, y축은 1fA/cell을 만족하는 전압(V)을 나타내며, 상기 1fA/cell을 만족하는 전압은 곧 누설 전류를 대변하는 변수이다. 도면에서 ●,○는 제 1 하프늄 산화막(40Å)/알루미늄 산화막(5Å)/제 2 하프늄 산화막(40Å)을 배치 타입 ALD 장비에서 형성한 경우이고, ★,☆는 제 1 하프늄 산화막(40Å)/알루미늄 산화막(5Å)/제 2 하프늄 산화막(40Å)을 싱글 타입 ALD 장비에서 형성한 경우이다.6 is a graph showing the degree of leakage current of the capacitor dielectric film formed in accordance with the present invention. In FIG. 6, the x axis represents capacitance (fF / cell) at −0.9 V, the y axis represents voltage (V) satisfying 1 fA / cell, and the voltage satisfying 1 fA / cell is a variable representing leakage current. to be. In the drawings,? And? Indicate the case where the first hafnium oxide film 40 '/ aluminum oxide film 5' / the second hafnium oxide film 40 'is formed by the batch type ALD equipment, and ★ and ☆ denote the first hafnium oxide film 40' / The aluminum oxide film 5 '/ second hafnium oxide film 40' is formed by a single type ALD device.

도 6에 의하면, 본 발명에 따른 배치 타입 ALD 장치에 의하여 캐패시터 유전막을 형성한 경우가 싱글 타입 ALD 장치에 의하여 캐패시터 유전막을 형성한 경우 보다 동일한 캐패시턴스에서 1fA/Cell에 해당하는 전압이 더 높다. 이는 곧 누설 전류가 낮다는 것을 의미한다. 이에 따라, 본 발명과 같이 배치 타입 ALD 방식으로 유전막을 증착하는 경우, 싱글 타입 ALD 방식보다 누설 전류 측면에서 우수함을 알 수 있다.Referring to FIG. 6, the voltage corresponding to 1 fA / Cell is higher at the same capacitance than when the capacitor dielectric film is formed by the batch type ALD device according to the present invention than when the capacitor dielectric film is formed by the single type ALD device. This means that the leakage current is low. Accordingly, when the dielectric film is deposited by the batch type ALD method as in the present invention, it can be seen that the leakage current is superior to the single type ALD method.

<실험예 2>Experimental Example 2

도 7a는 싱글 타입 ALD 장비에서 형성된 유전막을 갖는 캐패시터의 캐패시턴스와 배치 타입 ALD 장비에서 형성된 유전막을 갖는 캐패시터의 캐패시턴스를 비교한 그래프이다. 도 7b는 싱글 타입 ALD 장비에서 형성된 유전막을 갖는 캐패시터의 항복 전압과 배치 타입 ALD 장비에서 형성된 유전막을 갖는 캐패시터의 항복 전압을 비교한 그래프이다. FIG. 7A is a graph comparing the capacitance of a capacitor having a dielectric film formed in a single type ALD device with the capacitance of a capacitor having a dielectric film formed in a batch type ALD device. 7B is a graph comparing the breakdown voltage of a capacitor having a dielectric film formed in a single type ALD device with a breakdown voltage of a capacitor having a dielectric film formed in a batch type ALD device.

싱글 타입 ALD 장비에서 형성된 유전막을 갖는 캐패시터의 캐패시턴스 및 배치 타입 ALD 장비에서 형성된 유전막을 갖는 캐패시터의 캐패시턴스는 도 7a의 실험 데이터에서와 같이 거의 20 내지 23 fF/cell 정도의 캐패시턴스를 유지하였다. The capacitance of the capacitor with the dielectric film formed in the single type ALD equipment and the capacitance of the capacitor with the dielectric film formed in the batch type ALD equipment maintained a capacitance of about 20 to 23 fF / cell as in the experimental data of FIG. 7A.

또한, 도 7b의 항복 전압에 있어서도, 싱글 타입 ALD 장비 및 배치 타입 ALD 장비에서 형성된 캐패시터들 역시 3.6 내지 4.0nBV의 항복 전압을 유지하는 것을 상기 그래프를 통하여 확인할 수 있다. In addition, in the breakdown voltage of FIG. 7B, the capacitors formed in the single-type ALD device and the batch-type ALD device also maintain a breakdown voltage of 3.6 to 4.0 nBV through the graph.

그런데, 알려진 바와 같이, 캐패시턴스와 항복 전압은 트레이드 오프(trade off) 관계에 있다. 즉, 캐패시턴스는 유전막의 두께와 반비례하는 한편, 항복 전압은 유전막의 두께에 비례한다. 그러므로, 대체적으로 캐패시턴스와 누설 전류를 대변하는 항복 전압을 동시에 만족시키는 어렵다.However, as is known, the capacitance and the breakdown voltage are in a trade off relationship. That is, the capacitance is inversely proportional to the thickness of the dielectric film, while the breakdown voltage is proportional to the thickness of the dielectric film. Therefore, it is generally difficult to simultaneously satisfy the breakdown voltages representing capacitance and leakage current.

하지만, 도 7a 및 도 7b의 배치 타입 ALD 장비에 의해 형성된 유전막을 갖는 캐패시터는 캐패시턴스 및 항복 전압 모두 싱글 웨이퍼 타입으로 형성된 캐패시터의 평균 수준의 캐패시턴스 및 항복 전압을 나타낸다. 결과적으로 배치 타입 ALD 장비로 유전막을 형성하여 캐패시터를 형성하는 경우, 높은 캐패시턴스 및 우수한 누설 전류 특성을 동시에 만족할 수 있음을 의미한다. However, a capacitor having a dielectric film formed by the batch type ALD equipment of FIGS. 7A and 7B shows an average level of capacitance and breakdown voltage of a capacitor formed of a single wafer type in both capacitance and breakdown voltage. As a result, when a dielectric film is formed by using a batch type ALD device to form a capacitor, it means that high capacitance and excellent leakage current characteristics can be simultaneously satisfied.

이상에서 자세히 설명한 바와 같이, 본 발명에 의하면, 하프늄 산화막/알루미늄 산화막/하프늄 산화막으로 구성되는 캐패시터 유전막을 배치 타입 ALD 장비에서 익스 시튜 방식으로 형성한다. As described in detail above, according to the present invention, a capacitor dielectric film composed of a hafnium oxide film, an aluminum oxide film, and a hafnium oxide film is formed in an exciter manner in a batch type ALD device.

이와 같이, 캐패시터의 유전막을 배치 타입 배치 타입 ALD 장비로 형성함에 따라, 다수의 웨이퍼가 일괄 처리되어 쓰루풋을 개선할 수 있다. 또한, 소스 공급 시간을 충분히 연장하여도 다수의 웨이퍼가 처리되는 것이므로, 싱글 타입과 같이 공정 시간에 민감하지 않게 된다. 이와 같은 본 실시예는 충분한 소스 공급 시간을 확보할 수 있으므로, 스텝 커버리지 개선에 의해 로딩 이펙트(loading effect)를 개선할 수 있다. As described above, as the dielectric film of the capacitor is formed by the batch type batch type ALD equipment, a plurality of wafers may be collectively processed to improve throughput. In addition, since a large number of wafers are processed even if the source supply time is sufficiently extended, the process time is not as sensitive as in the single type. Since the present embodiment can secure a sufficient source supply time, the loading effect can be improved by improving step coverage.

또한, 하프늄 산화막과 알루미늄 산화막이 각각 익스 시튜 방식으로 형성됨에 따라, 하프늄 산화막 및 알루미늄 산화막을 최적화할 수 있는 조건하에서 증착할 수 있다. 즉, 본 실시예에서는 알루미늄 산화막을 하프늄 산화막 보다 고온의 챔버에서 증착하므로서, 높은 결정화 온도를 확보할 수 있다. 이에따라, 고온의 백 앤드 공정시 하프늄 산화막의 결정화를 저지하여, 누설 전류의 발생을 방지할 수 있다. In addition, since the hafnium oxide film and the aluminum oxide film are formed in an excitu manner, the hafnium oxide film and the aluminum oxide film can be deposited under conditions that can optimize the hafnium oxide film and the aluminum oxide film. That is, in this embodiment, the aluminum oxide film is deposited in a chamber having a higher temperature than the hafnium oxide film, thereby ensuring a high crystallization temperature. Accordingly, crystallization of the hafnium oxide film can be prevented during the high temperature back-end process, thereby preventing the occurrence of leakage current.

또한, 본 실시예에서는 300mm 웨이퍼 작업시 퍼지 공정 특성을 향상시키기 위하여, 퍼지 공정 단계 이후에 펌핑 공정 단계를 추가로 실시하여, 잔류 원자층 및 불순물을 완벽하게 제거할 수 있다. In addition, in the present embodiment, in order to improve the purge process characteristics during 300 mm wafer operation, a pumping process step may be additionally performed after the purge process step to completely remove residual atomic layers and impurities.

이상 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 사상의 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러가지 변형이 가능하다. Although the present invention has been described in detail with reference to preferred embodiments, the present invention is not limited to the above embodiments, and various modifications may be made by those skilled in the art within the scope of the technical idea of the present invention. .

Claims (33)

제 1 배치 타입 장비에서, 웨이퍼상에 원자층 증착법으로 제 1 유전막을 형성하는 단계;Forming, in a first batch type equipment, a first dielectric film on an wafer by atomic layer deposition; 제 2 배치 타입 장비에서, 상기 제 1 유전막 상부에 상기 제 1 유전막 보다 높은 결정화 온도를 갖는 제 2 유전막을 원자층 증착법으로 형성하는 단계; 및Forming a second dielectric film having a higher crystallization temperature than the first dielectric film on the first dielectric film by atomic layer deposition in a second batch type equipment; And 제 3 배치 타입 장비에서, 상기 제 2 유전막상에 제 3 유전막을 원자층 증착법으로 형성하는 단계를 포함하는 유전막 제조방법.And forming a third dielectric film on the second dielectric film by atomic layer deposition in a third batch type equipment. 제 1 항에 있어서, 상기 제 1 유전막, 제 2 유전막 또는 제 3 유전막을 형성하는 단계 각각은,The method of claim 1, wherein the forming of the first dielectric layer, the second dielectric layer, or the third dielectric layer comprises: 상기 웨이퍼상에 제 1 반응 소스를 화학적 흡착시키는 단계;Chemisorbing a first reaction source on the wafer; 상기 화학적 흡착되지 않은 여분의 제 1 반응 소스를 퍼지시키는 단계;Purging the excess unreacted first reaction source; 상기 퍼지되지 않은 여분의 제 1 반응 소스를 완전히 제거하기 위하여 원자층을 증착하기 위한 반응 공간을 펌핑하는 단계;Pumping a reaction space for depositing an atomic layer to completely remove said unpurged excess first reaction source; 상기 화학적 흡착된 제 1 반응 소스와 반응되도록 제 2 반응 소스를 공급하여 원자층을 형성하는 단계;Supplying a second reaction source to react with the chemically adsorbed first reaction source to form an atomic layer; 상기 제 1 반응 소스와 반응되지 않은 여분의 제 2 반응 소스를 퍼지시키는 단계; 및Purging the excess second reaction source that has not reacted with the first reaction source; And 상기 퍼지되지 않은 여분의 제 2 반응 소스를 완전히 제거하기 위하여 상기 반응 공간을 펌핑하는 단계를 포함하는 유전막 제조방법.Pumping the reaction space to completely remove the second, unpurged excess reaction source. 제 2 항에 있어서, 상기 제 1 반응 소스를 웨이퍼 상에 화학적 흡착시키는 단계 전에, 상기 제 1 반응 소스를 기화시키기 위한 기화기를 초기화시키는 단계를 더 포함하는 유전막 제조방법.3. The method of claim 2, further comprising initializing a vaporizer for vaporizing the first reaction source prior to chemically adsorbing the first reaction source on a wafer. 제 3 항에 있어서, 상기 기화기를 초기화시키는 단계는, 상기 반응 공간내에 제 1 반응 소스가 전달됨이 없이, 상기 기화기에 상기 제 1 반응 소스를 소정 시간만큼 공급하는 것을 특징으로 하는 유전막 제조방법. The method of claim 3, wherein the initializing of the vaporizer includes supplying the first reaction source to the vaporizer for a predetermined time without transferring the first reaction source into the reaction space. 제 2 항에 있어서, 상기 여분의 제 1 반응 소스를 제거하기 위하여 펌핑시키는 단계와, 상기 제 2 반응 소스를 공급하여 원자층을 형성하는 단계 사이에, 상기 제 2 반응 소스 발생기를 초기화시키는 단계를 더 포함하는 유전막 제조방법.3. The method of claim 2, wherein initializing the second reaction source generator between pumping to remove the excess first reaction source and supplying the second reaction source to form an atomic layer. Dielectric film manufacturing method further comprising. 제 5 항에 있어서, 상기 제 2 반응 소스 발생기를 초기화시키는 단계는, 상기 반응 공간에 제 2 반응 소스가 전달됨이 없이, 제 2 반응 소스 발생기에 상기 제 2 반응 소스를 소정 시간만큼 공급하는 단계인 것을 특징으로 하는 유전막 제조방법. The method of claim 5, wherein the initializing of the second reaction source generator comprises supplying the second reaction source to the second reaction source generator for a predetermined time without transferring the second reaction source to the reaction space. Dielectric film production method characterized in that. 제 2 항에 있어서, 상기 제 1 유전막 및 제 3 유전막은 동일한 반응 소스를 가지고 동일한 장비내에서 형성하는 것을 특징으로 하는 유전막 제조방법.3. The method of claim 2, wherein the first dielectric layer and the third dielectric layer have the same reaction source and are formed in the same equipment. 제 7 항에 있어서, 상기 제 1 유전막 및 제 3 유전막은 하프늄 산화막(HfO2), 지르코늄 산화막(ZrO2), 탄탈륨 산화막(Ta2O5), 티타늄 산화막(TiO2) 및 STO(StxBiyTiO3)막 중에서 어느 하나, 혹은 이들의 두 개 이상의 혼합 물질로 형성하는 것을 특징으로 하는 유전막 제조방법. The method of claim 7, wherein the first and third dielectric layers comprise hafnium oxide (HfO 2 ), zirconium oxide (ZrO 2 ), tantalum oxide (Ta 2 O 5 ), titanium oxide (TiO 2 ), and STO (St x Bi). y TiO 3 ) A dielectric film production method, characterized in that formed of any one, or a mixture of two or more thereof. 제 8 항에 있어서, 상기 제 1 및 제 3 유전막이 하프늄 산화막인 경우,The method of claim 8, wherein the first and third dielectric films are hafnium oxide films. 상기 제 1 반응 소스는 TEMAH(Tetrakis Ethyl Methyl Amino Hafnium), Hf(OtBu)4, TDMAH(Tetrakis Di-Methyl Amino Hafnium) 및 TDEAH(Tetrakis Di-Methyl Amino Hafnium) 중 선택되는 하나가 이용되고, 상기 제 2 반응 소스는 오존인 것을 특징으로 하는 유전막 제조방법.The first reaction source is one selected from TEMAH (Tetrakis Ethyl Methyl Amino Hafnium), Hf (OtBu) 4 , TDMAH (Tetrakis Di-Methyl Amino Hafnium) and TDEAH (Tetrakis Di-Methyl Amino Hafnium). 2 The method of producing a dielectric film, characterized in that the reaction source is ozone. 제 8 항에 있어서, 상기 제 1 유전막 및 제 3 유전막은 150 내지 350℃의 온도에서 형성하는 것을 특징으로 하는 유전막 제조방법.The method of claim 8, wherein the first dielectric layer and the third dielectric layer are formed at a temperature of 150 to 350 ° C. 10. 제 2 항에 있어서, 상기 제 2 유전막은 알루미늄 산화막(Al2O3), 란타늄 산화막(La2O3) 및 프라세오디뮴산화막(Pr2O3) 중에서 어느 하나, 혹은 이들의 두 개 이 상의 혼합 물질로 형성하는 것을 특징으로 하는 유전막 제조방법.The material of claim 2, wherein the second dielectric layer is one of an aluminum oxide layer (Al 2 O 3 ), a lanthanum oxide layer (La 2 O 3 ), and a praseodymium oxide layer (Pr 2 O 3 ), or a mixture of two or more thereof. Dielectric film production method characterized in that it is formed. 제 11 항에 있어서, 상기 제 2 유전막이 알루미늄 산화막인 경우, 상기 제 1 반응 소스는 TMA(Tri Methyl Aluminum)이고, 제 2 반응 소스는 오존 인 것을 특징으로 하는 유전막 제조방법.The method of claim 11, wherein when the second dielectric layer is an aluminum oxide layer, the first reaction source is Tri Methyl Aluminum (TMA), and the second reaction source is ozone. 제 11 항에 있어서, 상기 제 2 유전막은 350 내지 500℃의 온도에서 형성하는 것을 특징으로 하는 유전막 제조방법.The method of claim 11, wherein the second dielectric layer is formed at a temperature of 350 to 500 ° C. 13. 제 1 항에 있어서, 상기 제 1 유전막은 상기 제 3 유전막보다 같거나 두껍게 형성하는 것을 특징으로 하는 유전막 제조방법.The method of claim 1, wherein the first dielectric layer is formed to be the same or thicker than the third dielectric layer. 반도체 기판상에 하부 전극을 형성하는 단계;Forming a lower electrode on the semiconductor substrate; 상기 하부 전극이 형성된 다수의 반도체 기판을 제 1 배치 타입 장비에 장입하여, 제 1 유전막을 원자층 증착 방식으로 형성하는 단계;Inserting a plurality of semiconductor substrates on which the lower electrode is formed into a first batch type device to form a first dielectric layer by an atomic layer deposition method; 상기 제 1 유전막이 형성된 반도체 기판을 제 2 배치 타입 장비에 장입하여, 상기 제 1 유전막 상부에 제 1 유전막보다 높은 결정화 온도를 갖는 제 2 유전막을 원자층 증착 방식으로 형성하는 단계;Inserting the semiconductor substrate on which the first dielectric film is formed into a second batch type device, and forming a second dielectric film having a higher crystallization temperature than the first dielectric film by atomic layer deposition on the first dielectric film; 상기 제 2 유전막이 형성된 반도체 기판을 제 3 배치 타입 장비에 장입하여, 상기 제 2 유전막 상부에 제 3 유전막을 원자층 증착 방식으로 형성하는 단계; 및Inserting the semiconductor substrate on which the second dielectric layer is formed into a third batch type device to form a third dielectric layer on the second dielectric layer by atomic layer deposition; And 상기 제 3 유전막 상부에 상부 전극을 형성하는 단계를 포함하는 MIM 캐패시터 제조방법.And forming an upper electrode on the third dielectric layer. 제 15 항에 있어서, 상기 제 1 유전막, 제 2 유전막 또는 제 3 유전막을 형성하는 단계는,The method of claim 15, wherein the forming of the first dielectric layer, the second dielectric layer, or the third dielectric layer comprises: 상기 웨이퍼상에 제 1 반응 소스를 화학적 흡착시키는 단계;Chemisorbing a first reaction source on the wafer; 상기 화학적 흡착되지 않은 여분의 제 1 반응 소스를 퍼지시키는 단계;Purging the excess unreacted first reaction source; 상기 퍼지되지 않은 여분의 제 1 반응 소스를 완전히 제거하기 위하여 원자층을 증착하기 위한 반응 공간을 펌핑하는 단계;Pumping a reaction space for depositing an atomic layer to completely remove said unpurged excess first reaction source; 상기 화학적 흡착된 제 1 반응 소스와 반응되도록 제 2 반응 소스를 공급하여 원자층을 형성하는 단계;Supplying a second reaction source to react with the chemically adsorbed first reaction source to form an atomic layer; 상기 제 1 반응 소스와 반응되지 않은 여분의 제 2 반응 소스를 퍼지시키는 단계; 및Purging the excess second reaction source that has not reacted with the first reaction source; And 상기 퍼지되지 않은 여분의 제 2 반응 소스를 완전히 제거하기 위하여 상기 반응 공간을 펌핑하는 단계를 포함하는 유전막 제조방법.Pumping the reaction space to completely remove the second, unpurged excess reaction source. 제 16 항에 있어서, 상기 제 1 반응 소스를 웨이퍼 상에 화학적 흡착시키는 단계 전에, 상기 제 1 반응 소스를 기화시키기 위한 기화기를 초기화시키는 단계를 더 포함하는 유전막 제조방법.17. The method of claim 16, further comprising initializing a vaporizer for vaporizing the first reaction source prior to chemically adsorbing the first reaction source on a wafer. 제 2 항에 있어서, 상기 여분의 제 1 반응 소스를 제거하기 위하여 펌핑시키는 단계와, 상기 제 2 반응 소스를 공급하여 원자층을 형성하는 단계 사이에, 상기 제 2 반응 소스 발생기를 초기화시키는 단계를 더 포함하는 유전막 제조방법.3. The method of claim 2, wherein initializing the second reaction source generator between pumping to remove the excess first reaction source and supplying the second reaction source to form an atomic layer. Dielectric film manufacturing method further comprising. 제 16 항에 있어서, 상기 제 1 유전막 및 제 3 유전막은 동일한 반응 소스를 가지고 동일한 배치 타입 ALD 장비에서 형성하는 것을 특징으로 하는 MIM 캐패시터 제조방법.17. The method of claim 16 wherein the first dielectric layer and the third dielectric layer have the same reaction source and are formed in the same batch type ALD equipment. 제 19 항에 있어서, 상기 제 1 유전막 및 제 3 유전막은 하프늄 산화막(HfO2), 지르코늄 산화막(ZrO2), 탄탈륨 산화막(Ta2O5), 티타늄 산화막(TiO2) 및 STO(StxBiyTiOx)막 중에서 어느 하나, 혹은 이들의 두 개 이상의 혼합 물질로 형성하는 것을 특징으로 하는 MIM 캐패시터 제조방법.The method of claim 19, wherein the first and third dielectric layers comprise hafnium oxide (HfO 2 ), zirconium oxide (ZrO 2 ), tantalum oxide (Ta 2 O 5 ), titanium oxide (TiO 2 ), and STO (St x Bi). y TiO x ) MIM capacitor manufacturing method characterized in that formed of any one, or a mixture of two or more thereof. 제 20 항에 있어서, 상기 제 1 유전막 및 제 3 유전막은 150 내지 300℃의 온도에서 형성하는 것을 특징으로 하는 MIM 캐패시터 제조방법.The method of claim 20, wherein the first dielectric layer and the third dielectric layer are formed at a temperature of 150 to 300 ° C. 21. 제 16 항에 있어서, 상기 제 2 유전막은 알루미늄 산화막(Al2O3), 란타늄 산화막(La2O3) 및 프라세오디뮴산화막(Pr2O3) 중에서 어느 하나, 혹은 이들의 두 개 이상의 혼합 물질로 형성하는 것을 특징으로 하는 MIM 캐패시터 제조방법.The method of claim 16, wherein the second dielectric layer is formed of any one of aluminum oxide (Al 2 O 3 ), lanthanum oxide (La 2 O 3 ), praseodymium oxide (Pr 2 O 3 ), or a mixture of two or more thereof. MIM capacitor manufacturing method characterized in that it is formed. 제 22 항에 있어서, 상기 제 2 유전막은 350 내지 500℃의 온도에서 형성하는 것을 특징으로 하는 MIM 캐패시터 제조방법.The method of claim 22, wherein the second dielectric film is formed at a temperature of 350 to 500 ℃. 제 15 항에 있어서, 상기 제 1 유전막은 상기 제 3 유전막보다 같거나 두껍게 형성하는 것을 특징으로 하는 MIM 캐패시터 제조방법.The method of claim 15, wherein the first dielectric layer is formed to be the same as or thicker than the third dielectric layer. 제 24 항에 있어서, 상기 제 1 유전막은 40 내지 50Å 두께로 형성하고,25. The method of claim 24, wherein the first dielectric layer is formed to a thickness of 40 to 50Å, 상기 제 2 유전막은 5 내지 15Å 두께로 형성하고,The second dielectric layer is formed to a thickness of 5 to 15Å, 상기 제 3 유전막은 30 내지 40Å두께로 형성하는 것을 특징으로 하는 MIM 캐패시터 제조방법.The third dielectric film is a MIM capacitor manufacturing method, characterized in that formed to a thickness of 30 to 40Å. 제 15 항에 있어서, 상기 하부 전극을 형성하는 단계 또는 상부 전극을 형성하는 단계는, 티타늄 질화막(TiN), 텅스텐 질화막(WN) 및 탄탈륨 질화막(TaN)과 같은 금속 질화막, 및 루테늄(Ru), 플래니튬(Pt) 및 이리듐(Ir)과 같은 귀금속 중 선택되는 하나로 형성하는 단계를 포함하는 MIM 캐패시터 제조방법.The method of claim 15, wherein the forming of the lower electrode or the forming of the upper electrode comprises a metal nitride film such as titanium nitride (TiN), tungsten nitride (WN), and tantalum nitride (TaN), ruthenium (Ru), MIM capacitor manufacturing method comprising the step of forming one selected from precious metals such as platinum (Pt) and iridium (Ir). 제 15 항에 있어서, 상기 제 3 유전막을 형성하는 단계와, 상기 상부 전극을 형성하는 단계 사이에, The method of claim 15, wherein between the forming of the third dielectric layer and the forming of the upper electrode, 상기 유전막들을 플라즈마 후처리하는 단계를 더 포함하는 것을 특징으로 MIM 캐패시터 제조방법.Plasma post-treatment of the dielectric films further comprising the step of manufacturing a MIM capacitor. 제 27 항에 있어서, 상기 플라즈마 후처리 단계는 150 내지 400℃의 온도에서, 산소(O2), 질소(N2), 질산(NH3), 수소(H2) 및 질산(N2O) 가스 중 어느 하나 혹은 이들의 혼합 가스 분위기에 진행하는 것을 특징으로 하는 MIM 캐패시터 제조방법.28. The method of claim 27, wherein the plasma post-treatment step comprises oxygen (O 2 ), nitrogen (N 2 ), nitric acid (NH 3 ), hydrogen (H 2 ) and nitric acid (N 2 O) at a temperature of 150 to 400 ° C. A method for producing a MIM capacitor, characterized by advancing to any one of the gases or a mixed gas atmosphere thereof. 제 1 반응 소스를 공급하는 단계, 퍼지하는 단계, 펌핑하는 단계, 제 2 반응 소스를 공급하는 단계 퍼지하는 단계 및 펌핑하는 일련의 단계를 적어도 한번 반복 수행하여 다수의 웨이퍼에 일괄적으로 제 1 유전막을 형성하는 단계;Supplying the first reaction source, purging, pumping, supplying the second reaction source, purging and pumping a series of steps are performed at least once to collectively stack the first dielectric film on the plurality of wafers. Forming a; 상기 제 1 유전막이 형성된 다수의 웨이퍼상에, 일괄적으로 제 3 반응 소스를 공급하는 단계, 퍼지하는 단계, 펌핑하는 단계, 제 4 반응 소스를 공급하는 단계 퍼지하는 단계 및 펌핑하는 일련의 단계를 적어도 한번 반복 수행하여, 제 2 유전막을 형성하는 단계; 및 A plurality of steps of supplying, purging, pumping, supplying a fourth reaction source, purging, and pumping a plurality of steps on a plurality of wafers on which the first dielectric film is formed Repeating at least once to form a second dielectric layer; And 상기 제 2 유전막이 형성된 다수의 웨이퍼상에 일괄적으로 제 5 반응 소스를 공급하는 단계, 퍼지하는 단계, 펌핑하는 단계, 제 6 반응 소스를 공급하는 단계 퍼지하는 단계 및 펌핑하는 일련의 단계를 적어도 한번 반복 수행하여, 제 3 유전막을 형성하는 단계를 포함하며,At least a series of steps of supplying, purging, pumping, supplying a sixth reaction source, purging, and pumping a plurality of steps on a plurality of wafers on which the second dielectric film is formed. Repeating once to form a third dielectric film, 상기 제 1 유전막과 제 2 유전막은 서로 다른 챔버에서 형성하는 것을 특징으로 하는 유전막 제조방법. And the first dielectric layer and the second dielectric layer are formed in different chambers. 하프늄 소스를 공급하는 단계, 퍼지하는 단계, 펌핑하는 단계, 산소 소스를 공급하는 단계, 퍼지하는 단계 및 펌핑하는 일련의 단계를 적어도 한번 반복 수행하여 다수의 웨이퍼에 일괄적으로 하프늄 산화막을 제 1 온도에서 형성하는 단계;The hafnium oxide film is collectively applied to a plurality of wafers at a first temperature by repeatedly performing at least one of the steps of supplying, purging, pumping, supplying an oxygen source, purging, and pumping. Forming in; 상기 하프늄 산화막이 형성된 다수의 웨이퍼상에, 일괄적으로 알루미늄 소스를 공급하는 단계, 퍼지하는 단계, 펌핑하는 단계, 산소 소스를 공급하는 단계 퍼지하는 단계 및 펌핑하는 일련의 단계를 적어도 한번 반복 수행하여, 알루미늄 산화막을 상기 제 1 온도보다 고온인 제 2 온도에서 형성하는 단계; 및 On a plurality of wafers on which the hafnium oxide film is formed, the steps of simultaneously supplying, purging, pumping, supplying an oxygen source, purging, and pumping a series of steps are repeatedly performed at least once. Forming an aluminum oxide film at a second temperature that is higher than the first temperature; And 상기 알루미늄 산화막이 형성된 다수의 웨이퍼상에, 일괄적으로 하프늄 소스를 공급하는 단계, 퍼지하는 단계, 펌핑하는 단계, 산소 소스를 공급하는 단계 퍼지하는 단계 및 펌핑하는 일련의 단계를 적어도 한번 반복 수행하여, 하프늄 산화막을 상기 제 1 온도에서 형성하는 단계를 포함하며,On a plurality of wafers on which the aluminum oxide film is formed, the steps of simultaneously supplying, purging, pumping, supplying an oxygen source, purging, and pumping a series of steps are repeatedly performed at least once. Forming a hafnium oxide film at the first temperature, 상기 제 1 유전막과 제 2 유전막은 서로 다른 챔버에서 형성하는 것을 특징으로 하는 유전막 제조방법. And the first dielectric layer and the second dielectric layer are formed in different chambers. 제 30 항에 있어서, 상기 제 1 온도는 150 내지 350℃이고, 상기 제 2 온도는 350 내지 500℃인 것을 특징으로 하는 유전막 제조방법.31. The method of claim 30, wherein the first temperature is 150 to 350 ° C and the second temperature is 350 to 500 ° C. 유전막을 증착하기 위한 배치 타입 ALD 장치로서,A batch type ALD device for depositing a dielectric film, 튜브;tube; 상기 튜브내에 설치되며 다수의 웨이퍼를 적재하고 있는 웨이퍼 보트; 및A wafer boat installed in the tube and carrying a plurality of wafers; And 상기 튜브내의 각각의 웨이퍼에 반응 소스를 전달하는 적어도 하나의 공급관을 포함하며,At least one feed tube delivering a reaction source to each wafer in the tube, 상기 웨이퍼 슬롯(간격)과 대응하는 공급관 위치마다 가스 분사 노즐이 설치되어 있는 것을 특징으로 하는 배치 타입 ALD 장치.A batch type ALD apparatus, wherein a gas injection nozzle is provided for each supply pipe position corresponding to the wafer slot (interval). 제 32 항에 있어서, 상기 공급관은 상기 유전막을 제조하는 데 필요한 반응 소스 수만큼 구비되는 것을 특징으로 하는 배치 타입 ALD 장치.33. The batch type ALD device of claim 32, wherein the feed tube is provided with the number of reaction sources required to fabricate the dielectric film.
KR1020050069664A 2005-03-23 2005-07-29 Method of manufacturing a dielectric film and method of manufacturing Metal Insulator Metal capacitor having the dielectric film and batch type atomic layer deposition apparatus for manufacturing the dielectric film KR100652420B1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020050069664A KR100652420B1 (en) 2005-03-23 2005-07-29 Method of manufacturing a dielectric film and method of manufacturing Metal Insulator Metal capacitor having the dielectric film and batch type atomic layer deposition apparatus for manufacturing the dielectric film
US11/376,384 US7442604B2 (en) 2005-03-23 2006-03-15 Methods and batch type atomic layer deposition apparatus for forming dielectric films and methods of manufacturing metal-insulator-metal capacitors including the dielectric films

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020050024071 2005-03-23
KR20050024071 2005-03-23
KR1020050069664A KR100652420B1 (en) 2005-03-23 2005-07-29 Method of manufacturing a dielectric film and method of manufacturing Metal Insulator Metal capacitor having the dielectric film and batch type atomic layer deposition apparatus for manufacturing the dielectric film

Publications (2)

Publication Number Publication Date
KR20060102470A true KR20060102470A (en) 2006-09-27
KR100652420B1 KR100652420B1 (en) 2006-12-01

Family

ID=37035780

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050069664A KR100652420B1 (en) 2005-03-23 2005-07-29 Method of manufacturing a dielectric film and method of manufacturing Metal Insulator Metal capacitor having the dielectric film and batch type atomic layer deposition apparatus for manufacturing the dielectric film

Country Status (2)

Country Link
US (1) US7442604B2 (en)
KR (1) KR100652420B1 (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100809685B1 (en) * 2005-09-13 2008-03-06 삼성전자주식회사 Dielectric film, Method of manufacturing the dielectric film and method of manufacturing capacitor using the same
KR100818657B1 (en) * 2006-12-27 2008-04-01 주식회사 하이닉스반도체 Multi layer dielectrice layer and method for fabricating capacitor with the same
KR100881727B1 (en) * 2007-03-31 2009-02-06 주식회사 하이닉스반도체 Multi layer dielectric and method for fabricating the same
KR100971430B1 (en) * 2006-09-28 2010-07-21 주식회사 하이닉스반도체 Capacitor in semiconductor device and fabricating using the same
US7871889B2 (en) 2007-03-16 2011-01-18 Hynix Semiconductor Inc. Capacitor and method for fabricating the same
US8809999B2 (en) 2009-02-16 2014-08-19 Samsung Electronics Co., Ltd. Semiconductor integrated circuit device and method of fabricating the same

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008028249A (en) * 2006-07-24 2008-02-07 Matsushita Electric Ind Co Ltd Semiconductor device, and method for manufacturing semiconductor device
KR101239224B1 (en) * 2006-11-28 2013-03-05 삼성전자주식회사 An in - situ cleaning method of vaporizer during a deposition process of dielectric layer
KR101417728B1 (en) * 2008-03-12 2014-07-11 삼성전자주식회사 Semiconductor device using a zirconium carbon oxynitride insulation layer and method for manufacturing the same
JP5223804B2 (en) * 2009-07-22 2013-06-26 東京エレクトロン株式会社 Film forming method and film forming apparatus
WO2012051485A1 (en) 2010-10-16 2012-04-19 Cambridge Nanotech Inc. Ald coating system
US9595438B2 (en) 2011-09-12 2017-03-14 Nasp Iii/V Gmbh Method for producing a III/V Si template
US8633084B1 (en) * 2012-10-17 2014-01-21 Micron Technology, Inc. Methods of forming a memory cell having programmable material that comprises a multivalent metal oxide portion and an oxygen containing dielectric portion
KR102131078B1 (en) 2013-09-05 2020-08-06 삼성전자 주식회사 MIM capacitor and method for fabricating the same, semiconductor device comprising the same
WO2022034996A1 (en) * 2020-08-12 2022-02-17 삼성전자 주식회사 Semiconductor manufacturing apparatus and substrate processing method using the manufacturing apparatus
KR20220038918A (en) 2020-09-21 2022-03-29 삼성전자주식회사 A capacitor and a dram device including the same

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001025418A (en) 1999-07-13 2001-01-30 Toyo Tire & Rubber Co Ltd Seat cushion pad for automobile
US6828218B2 (en) * 2001-05-31 2004-12-07 Samsung Electronics Co., Ltd. Method of forming a thin film using atomic layer deposition
KR20030002775A (en) 2001-06-29 2003-01-09 주식회사 하이닉스반도체 Method for depositing an atomic layer
KR100422396B1 (en) * 2001-06-29 2004-03-12 주식회사 하이닉스반도체 Method of forming a thin film in a semiconductor device using atomic layer deposition
KR100450068B1 (en) * 2001-11-23 2004-09-24 주성엔지니어링(주) Multi-sectored flat board type showerhead used in CVD apparatus
US7220312B2 (en) * 2002-03-13 2007-05-22 Micron Technology, Inc. Methods for treating semiconductor substrates
KR100528799B1 (en) 2002-12-27 2005-11-15 주식회사 하이닉스반도체 Method for forming a dielectric film and method for manufacturing a capacitor using the same
KR100555543B1 (en) * 2003-06-24 2006-03-03 삼성전자주식회사 Method for forming high dielectric layer by atomic layer deposition and method for manufacturing capacitor having the layer
KR100490658B1 (en) 2003-06-30 2005-05-24 주식회사 하이닉스반도체 Method of forming insulating thin film for semiconductor device
KR100532960B1 (en) 2003-07-26 2005-12-01 주식회사 하이닉스반도체 Method for forming capacitor of semiconductor device
US7344755B2 (en) * 2003-08-21 2008-03-18 Micron Technology, Inc. Methods and apparatus for processing microfeature workpieces; methods for conditioning ALD reaction chambers
KR100584996B1 (en) * 2003-11-22 2006-05-29 주식회사 하이닉스반도체 Capacitor with alloyed hafnium oxide and aluminium oxide and method for fabricating the same
KR100677765B1 (en) * 2003-12-29 2007-02-05 주식회사 하이닉스반도체 Method of manufacturing capacitor for semiconductor device
US7508648B2 (en) * 2005-02-08 2009-03-24 Micron Technology, Inc. Atomic layer deposition of Dy doped HfO2 films as gate dielectrics

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100809685B1 (en) * 2005-09-13 2008-03-06 삼성전자주식회사 Dielectric film, Method of manufacturing the dielectric film and method of manufacturing capacitor using the same
KR100971430B1 (en) * 2006-09-28 2010-07-21 주식회사 하이닉스반도체 Capacitor in semiconductor device and fabricating using the same
KR100818657B1 (en) * 2006-12-27 2008-04-01 주식회사 하이닉스반도체 Multi layer dielectrice layer and method for fabricating capacitor with the same
US7799631B2 (en) 2006-12-27 2010-09-21 Hynix Semiconductor Inc. Multiple-layer dielectric layer and method for fabricating capacitor including the same
US7871889B2 (en) 2007-03-16 2011-01-18 Hynix Semiconductor Inc. Capacitor and method for fabricating the same
US8212301B2 (en) 2007-03-16 2012-07-03 Hynix Semiconductor Inc. Capacitor and method for fabricating the same
KR100881727B1 (en) * 2007-03-31 2009-02-06 주식회사 하이닉스반도체 Multi layer dielectric and method for fabricating the same
US8809999B2 (en) 2009-02-16 2014-08-19 Samsung Electronics Co., Ltd. Semiconductor integrated circuit device and method of fabricating the same
US8940611B2 (en) 2009-02-16 2015-01-27 Samsung Electronics Co., Ltd. Semiconductor integrated circuit device and method of fabricating the same

Also Published As

Publication number Publication date
KR100652420B1 (en) 2006-12-01
US20060216947A1 (en) 2006-09-28
US7442604B2 (en) 2008-10-28

Similar Documents

Publication Publication Date Title
KR100652420B1 (en) Method of manufacturing a dielectric film and method of manufacturing Metal Insulator Metal capacitor having the dielectric film and batch type atomic layer deposition apparatus for manufacturing the dielectric film
KR100622609B1 (en) Thin film deposition method
US7968437B2 (en) Semiconductor device manufacturing method and substrate processing apparatus
KR102521792B1 (en) Selective aluminum oxide film deposition
US20060110533A1 (en) Methods and apparatus for forming a titanium nitride layer
US20060128127A1 (en) Method of depositing a metal compound layer and apparatus for depositing a metal compound layer
KR101537946B1 (en) Method of manufacturing a semiconductor device, method of processing a substrate, non-transitory computer-readable recording medium and substrate processing apparatus
JP2003100908A (en) Semiconductor element having high dielectric film and its manufacturing method
US7425761B2 (en) Method of manufacturing a dielectric film in a capacitor
US7041546B2 (en) Film forming method for depositing a plurality of high-k dielectric films
US20060240679A1 (en) Method of manufacturing semiconductor device having reaction barrier layer
US20130316546A1 (en) Methods of atomic layer deposition of hafnium oxide as gate dielectrics
US20110014770A1 (en) Methods of forming a dielectric thin film of a semiconductor device and methods of manufacturing a capacitor having the same
KR20110103534A (en) Methods of forming an dielectric layer structure, methods of manufacturing a capacitor using the same and capacitors
KR100532960B1 (en) Method for forming capacitor of semiconductor device
KR100511914B1 (en) Method for fabricating of semiconductor device using PECYCLE-CVD
JP2009299101A (en) Method of manufacturing semiconductor device and substrate processing apparatus
KR100528799B1 (en) Method for forming a dielectric film and method for manufacturing a capacitor using the same
US20240030024A1 (en) Layer deposition method and layer deposition apparatus
KR101303178B1 (en) Method of manufacturing dielectric film in capacitor
KR20070114519A (en) Dielectric layer in capacitor and fabricating using the same and capacitor in semiconductor device and fabricating using the same
KR20030063643A (en) Method of forming semiconductor capacitor with tantalum-nitride dielectric layer
KR100656282B1 (en) Method for forming capacitor
KR100910220B1 (en) Method for fabricating thin dielectric of semiconductor device
KR20050002011A (en) Method of forming insulating thin film for semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121031

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131031

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141031

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20151030

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20181031

Year of fee payment: 13