KR100532960B1 - Method for forming capacitor of semiconductor device - Google Patents
Method for forming capacitor of semiconductor device Download PDFInfo
- Publication number
- KR100532960B1 KR100532960B1 KR10-2003-0051775A KR20030051775A KR100532960B1 KR 100532960 B1 KR100532960 B1 KR 100532960B1 KR 20030051775 A KR20030051775 A KR 20030051775A KR 100532960 B1 KR100532960 B1 KR 100532960B1
- Authority
- KR
- South Korea
- Prior art keywords
- hfo
- storage node
- forming
- capacitor
- semiconductor device
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
- H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
- H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
- H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
- H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
Abstract
본 발명은 반도체소자의 캐패시터 형성방법에 관한 것으로, 발명의 구성은 실리콘기판상에 스토리지노드산화막을 형성하는 단계; 상기 스토리지노드산화막을 선택적으로 제거하여 상기 스토리지노드산화막내에 스토리지노드콘택홀을 형성하는 단계; 상기 스토리지노드콘택홀표면에 스토리지노드전극을 형성한후 잔존하는 스토 리지노드산화막을 제거하는 단계; 상기 스토리지노드전극표면에 플라즈마를 이용한 PE-ALD법으로 HfO2와 Al2O3의 적층막으로 구성된 유전체막을 형성하는 단계; 및 상기 유전체막상에 상부전극을 형성하는 단계를 포함하여 구성되어, PEALD방법을 이용하여 단일 챔버에서 HfO2-Al2O3 적층막(laminate)을 증착하므로써 장비당 생산 성을 향상시킬 수 있고 유전체 증착공정의 신뢰성을 안정시킬 수 있어 제품의 수율 을 향상시킬 수 있는 것이다.The present invention relates to a method of forming a capacitor of a semiconductor device, the composition of the invention comprises the steps of forming a storage node oxide film on a silicon substrate; Selectively removing the storage node oxide layer to form a storage node contact hole in the storage node oxide layer; Removing the remaining storage node oxide layer after forming the storage node electrode on the storage node contact hole surface; Forming a dielectric film formed of a laminated film of HfO 2 and Al 2 O 3 on a surface of the storage node electrode by a PE-ALD method using plasma; And forming an upper electrode on the dielectric film, thereby improving productivity per device by depositing a HfO 2 -Al 2 O 3 laminate in a single chamber using a PEALD method. The reliability of the deposition process can be stabilized to improve product yield.
Description
본 발명은 반도체소자의 캐패시터 형성방법에 관한 것으로서, 보다 상세하게는 PE-ALD방법을 이용하여 단일 챔버에서 HfO2-Al2O3 적층물(laminate)을 증착하므로써 장비당 생산성을 향상시킬 수 있고 유전체 증착공정의 신뢰성을 안정시킬 수 있어 제품의 수율을 향상시킬 수 있는 반도체소자의 캐패시터 형성방법에 관한 것이다.The present invention relates to a method of forming a capacitor of a semiconductor device, and more particularly, by depositing a HfO 2 -Al 2 O 3 laminate in a single chamber using a PE-ALD method to improve productivity per equipment. The present invention relates to a method for forming a capacitor of a semiconductor device capable of stabilizing the reliability of the dielectric deposition process to improve the yield of the product.
현재 0.1μm 기술이하의 고집적 메모리소자에서는 정전용량을 확보하기 위하여 유전체로는 HfO2-Al2O3 적층물, 스토리지노드로는 도프트 폴리실리콘 또는 TiN, 플레이트전극으로 TiN 또는 TiN/폴리실리콘을 이용한 MIS, MIM구조를 개발하고 있다.Currently, HfO 2 -Al 2 O 3 laminates are used as dielectrics, doped polysilicon or TiN as storage nodes, and TiN or TiN / polysilicon as plate electrodes to secure capacitance in 0.1μm or less integrated memory devices. Developing MIS and MIM structure.
도 1은 기판온도에 따른 Al2O3의 증착두께 및 균일도(%)를 나타낸 것이고, 도 2a는 기판온도가 250℃인 경우의 스퍼터링시간에 따른 원자분포도(%)를 나타낸 것이며, 도 2b는 기판온도가 400℃인 경우의 스퍼터링시간에 따른 원자분포도(%)를 나타낸 것이다.Figure 1 shows the deposition thickness and uniformity (%) of Al 2 O 3 according to the substrate temperature, Figure 2a shows the atomic distribution (%) according to the sputtering time when the substrate temperature is 250 ℃, Figure 2b It shows atomic distribution (%) according to sputtering time when substrate temperature is 400 degreeC.
여기서, Al2O3은 소스가스로 TMA(Al(CH3)3을 반응가스로 O 3 또는 H2O를 이용하는 경우 증착온도를 420∼470℃로 유지하여야 낮은 두께(tox)와 누설전류 특성을 확보할 수 있고, 우수한 스텝커버리지 특성을 유지할 수 있다.Here, when Al 2 O 3 uses TMA (Al (CH 3 ) 3 as the source gas and O 3 or H 2 O as the reaction gas, the deposition temperature must be maintained at 420 to 470 ° C. to lower the thickness and leakage current characteristics. Can be ensured and excellent step coverage characteristics can be maintained.
증착온도를 낮추는 경우에 두께(tox)와 누설전류 특성이 저하되고, 스텝커버리지 특성을 유지하기 위해서는, 도 3에서와 같이, 소스 공급 및 퍼지 시간을 증가시켜야 하는 단점이 있다.When the deposition temperature is lowered, the thickness tox and the leakage current characteristics are lowered, and in order to maintain the step coverage characteristics, as shown in FIG. 3, the source supply and purge times need to be increased.
HfO2는 반응가스로 아민 계열의 Hf(NEtMe)4 {Hf[N(CH3)(C2H 5)]4}를 사용하고, 반응가스로 O3 또는 H2O를 이용하는 경우 300∼320℃온도에서 증착하여야 낮은 두께(tox)와 우수한 누설전류 특성을 확보할 수 있다.HfO 2 is an amine-based Hf (NEtMe) 4 {Hf [N (CH 3 ) (C 2 H 5 )] 4 } as a reaction gas, and 300 to 320 when O 3 or H 2 O is used as the reaction gas. It is required to deposit at the ℃ temperature to ensure low thickness (tox) and excellent leakage current characteristics.
또한, 증착온도가 300℃보다 낮으면, Hf 소스가 반응가스인 O3가 충분한 교환반응이 일어나지 않아 C, N 등의 불순물이 필름내에 잔존하게 되고 350℃ 이상의 온도에서는 Hf 소스의 분해반응이 촉진되어 CVD 방법에 의한 필름 증착이 이루어진다.In addition, when the deposition temperature is lower than 300 ° C., O 3 , the Hf source as the reaction gas, does not sufficiently exchange reaction, and impurities such as C and N remain in the film, and decomposition reaction of the Hf source is accelerated at a temperature of 350 ° C. or higher. Then, film deposition by the CVD method is performed.
따라서, 도 3에서와 같이 ALD법을 이용하여 반응가스로 O3를 사용하는 경우에는 퍼지가스로 불활성기체인 Ar 또는 N2를 사용하며, 소스공급(A), 소스퍼지(B), 반응가스 공급(C), 반응가스퍼지(D)를 1 사이클로 구성된다.Therefore, when O 3 is used as the reaction gas using the ALD method as shown in FIG. 3, Ar or N 2 , which is an inert gas, is used as the purge gas, and the source supply (A), the source purge (B), and the reaction gas are used. The supply C and the reaction gas purge D are configured in one cycle.
여기서, Al2O3-HfO2 적층 유효산화막 두께(tox)를 최소화시키기 위해서는 HfO2는 300℃, Al2O3는 450℃에서 각각 증착해야 한다. 예를들어, HfO2/Al2O3/HfO2/Al2O3의 4층으로 구성된 HfO2 -Al2O3 적층물을 증착하기 위해서는 기판온도가 ∼300℃인 챔버 A에서 HfO2를 증착하고 챔버 B에서 Al2O3을 증착해야 한다. 즉, HfO2 -Al2O3 적층물을 4층으로 적층하는 경우 챔버를 4번이나 이동하여야 하므로 생산성(throughput)이 저하되므로 대단위의 장비투자비용이 필요하게 된다.Here, in order to minimize the Al 2 O 3 —HfO 2 stacked effective oxide thickness (tox), HfO 2 should be deposited at 300 ° C. and Al 2 O 3 at 450 ° C., respectively. For example, a HfO 2 / Al 2 O 3 / HfO 2 / Al 2 O In order to deposit a HfO 2 -Al 2 O 3 multilayer 3 water of four layers of HfO in the chamber A at a substrate temperature of ~300 ℃ 2 Deposition and Al 2 O 3 must be deposited in chamber B. That is, in the case of stacking the HfO 2 -Al 2 O 3 laminates in four layers, the chamber must be moved four times, so productivity is reduced, requiring large equipment investment costs.
이에 본 발명은 상기 종래기술의 제반 문제점을 해결하기 위하여 안출한 것으로서, PEALD방법을 이용하여 단일 챔버에서 Al2O3-HfO2 적층물(laminate)을 증착하므로써 장비당 생산성을 향상시킬 수 있고 유전체 증착공정의 신뢰성을 안정시킬 수 있어 제품의 수율을 향상시킬 수 있는 반도체소자의 캐패시터 형성 방법을 제공함에 그 목적이 있다.Therefore, the present invention has been made to solve the above problems of the prior art, by increasing the productivity per equipment by depositing an Al 2 O 3 -HfO 2 laminate in a single chamber using the PEALD method It is an object of the present invention to provide a method for forming a capacitor of a semiconductor device capable of stabilizing the reliability of the deposition process to improve the yield of the product.
상기 목적을 달성하기 위한 본 발명에 따른 반도체소자의 캐패시터 형성 방법은, 실리콘기판상에 스토리지노드산화막을 형성하는 단계;A method of forming a capacitor of a semiconductor device according to the present invention for achieving the above object comprises the steps of: forming a storage node oxide film on a silicon substrate;
상기 스토리지노드산화막을 선택적으로 제거하여 상기 스토리지노드산화막내에 스토리지노드콘택홀을 형성하는 단계;Selectively removing the storage node oxide layer to form a storage node contact hole in the storage node oxide layer;
상기 스토리지노드콘택홀표면에 스토리지노드전극을 형성한후 잔존하는 스토리지노드산화막을 제거하는 단계;Forming a storage node electrode on the storage node contact hole surface and removing the remaining storage node oxide layer;
상기 스토리지노드전극 표면에 플라즈마를 이용한 PE-ALD법으로 단일 챔버 내에서 HfO2와 Al2O3를 연속해서 적층하여 HfO2와 Al2O3의 적층막으로 구성된 유전체막을 형성하는 단계; 및Forming a dielectric film composed of a laminated film of HfO 2 and Al 2 O 3 by successively stacking HfO 2 and Al 2 O 3 in a single chamber by a PE-ALD method using plasma on the storage node electrode surface; And
상기 유전체막상에 상부전극을 형성하는 단계를 포함하여 구성되는 것을 특징으로한다.And forming an upper electrode on the dielectric film.
(실시예)(Example)
이하, 본 발명에 따른 반도체소자의 캐패시터 형성 방법을 첨부된 도면을 참조하여 상세히 설명한다.Hereinafter, a method of forming a capacitor of a semiconductor device according to the present invention will be described in detail with reference to the accompanying drawings.
도 4는 본 발명에 따른 반도체소자의 캐패시터 형성방법에 있어서, PE-CVD법을 이용하여 HfO2과 Al2O3을 증착하는 일련의 과정을 설명한 개략도이다.4 is a schematic diagram illustrating a series of processes for depositing HfO 2 and Al 2 O 3 using PE-CVD in the method of forming a capacitor of a semiconductor device according to the present invention.
도 5a 내지 도 5g는 본 발명에 따른 반도체소자의 캐패시터 형성방법을 설명하기 위한 공정단면도이고, 도 6은 도 5f의 "A"부 확대 단면도이다.5A to 5G are cross-sectional views illustrating a method of forming a capacitor of a semiconductor device according to the present invention, and FIG. 6 is an enlarged cross-sectional view of part “A” of FIG. 5F.
본 발명에 따른 반도체소자의 캐패시터 형성방법은, 도 5a에 도시된 바와같이, 먼저 실리콘기판(31)산에 산화막(33)을 증착한후 그 위에 산화물과 식각선택비가 우수한 질화막(35)을 약 300∼1000Å 두께정도로 증착한다.In the method of forming a capacitor of a semiconductor device according to the present invention, as shown in FIG. 5A, an oxide film 33 is first deposited on an acid of a silicon substrate 31, and then a nitride film 35 having excellent oxide and etch selectivity is formed thereon. It is deposited to a thickness of 300 to 1000 mm 3.
그다음, 캐패시터가 위치할 산화막(33)과 질화막(35)의 소정부위에 하부기판과 캐패시터사이의 수직배선을 형성하기 위해 콘택홀(미도시)을 형성한다.Then, contact holes (not shown) are formed in the predetermined portions of the oxide film 33 and the nitride film 35 on which the capacitors are to be formed to form vertical interconnections between the lower substrate and the capacitors.
이어서, 상기 콘택홀(미도시)을 포함한 질화막(35)상에 500∼3000Å 두께의 폴리실리콘층을 증착한후 콘택홀을 분리하기 위하여 폴리실리콘층을 에치백하여 상기 콘택홀(미도시)내에 콘택플러그(37)을 형성한다.Subsequently, after depositing a polysilicon layer having a thickness of 500 to 3000 상 에 on the nitride film 35 including the contact hole (not shown), the polysilicon layer is etched back to separate the contact holes into the contact hole (not shown). The contact plug 37 is formed.
그다음, 도 5b에 도시된 바와같이, 상기 콘택플러그(37)를 포함한 전체 구조의 상면에 스토리지노드산화막(39)을 증착한다. 이때, 상기 스토리노드산화막(39)은 PE-TEOS 단일층 또는 BPSG+PE-TEOS, PSG+PE-TEOS의 이중층, 또는 BPSG+BPSG+PE-TEOS, PSG+PSG+PE-TEOS의 3중층으로 증착한다.Next, as shown in FIG. 5B, the storage node oxide layer 39 is deposited on the upper surface of the entire structure including the contact plug 37. In this case, the story node oxide layer 39 may be a PE-TEOS single layer or a double layer of BPSG + PE-TEOS, PSG + PE-TEOS, or a triple layer of BPSG + BPSG + PE-TEOS, PSG + PSG + PE-TEOS. Deposit.
이어서, 도 5c에 도시된 바와같이, 포토마스크 및 식각공정을 진행하여 상기 스토리지노드산화막(39)내에 상기 콘택플러그(37)상면을 노출시키는 스토리지노드콘택홀(41)을 형성한다.Subsequently, as shown in FIG. 5C, a photomask and an etching process are performed to form a storage node contact hole 41 exposing the top surface of the contact plug 37 in the storage node oxide layer 39.
그다음, 도 5d에 도시된 바와같이, 상기 스토리지노드콘택홀(41)을 포함한 전체 구조의 상면에 스토리지노드간 브릿지를 방지하기 위해 비정질실리콘층(43)을 증착한후 도면에는 도시하지 않았지만, 상기 비정질실리콘층(43)상에 감광물질을 도포한다. 이때, 상기 비정질실리콘층은 고농도 도프트/언도프트 폴리실리콘층의 이중층 또는 도프트 단일층으로 형성한다.Next, as shown in FIG. 5D, the amorphous silicon layer 43 is deposited on the upper surface of the entire structure including the storage node contact hole 41 to prevent the bridges between the storage nodes. The photosensitive material is coated on the amorphous silicon layer 43. In this case, the amorphous silicon layer is formed of a double layer or a doped single layer of a high concentration dope / undoped polysilicon layer.
이어서, 도 5e에 도시된 바와같이, 스토리지노드간 절연을 위하여 상기 감광물질층과 스토리지노드산화막위에 증착된 비정질 실리콘층부분을 에치백공정에 의해 제거한다.Subsequently, as shown in FIG. 5E, portions of the amorphous silicon layer deposited on the photosensitive material layer and the storage node oxide film are removed by an etch back process to insulate the storage nodes.
그다음, 잔존하는 감광물질층을 제거하고 이어 스토리지노드산화막(39)을 딥아웃(dip-out)하여 실린더 구조의 스토리지노드전극(43a)을 형성한다.Next, the remaining photosensitive material layer is removed, and then the storage node oxide layer 39 is dip-out to form a storage node electrode 43a having a cylindrical structure.
이어서, 스토리지노드전극의 P 농도를 증가시키기 위하여 전기로에서 PH3 도핑을 실시한후 스토리지노드전극과 유전체간 계면특성향상을 위한 세정공정을 실시한다. 이때, 상기 세정공정은 후속공정인 유전체막을 증착하기 전 단계에서 NH4OH : H2O2 : H2O = 1:4:20∼1:5:50 조성비를 가지는 세정액을 이용하여 진행하므로써 스토리지노드표면에 케미칼산화막을 0.3∼1.5nm 두께로 형성한다.Subsequently, in order to increase the P concentration of the storage node electrode, PH 3 doping is performed in an electric furnace, and then a cleaning process is performed to improve the interface characteristics between the storage node electrode and the dielectric. In this case, the cleaning process is performed by using a cleaning solution having a composition ratio of NH 4 OH: H 2 O 2 : H 2 O = 1: 4: 20 to 1: 5: 50 in a step before depositing a dielectric film which is a subsequent process. A chemical oxide film is formed on the node surface with a thickness of 0.3 to 1.5 nm.
또한, 후속공정인 유전체막을 증착하기 전 단계에서 HF 또는 BOE 용액을 이용하여 스토리지노드표면에 자연산화막을 제거한후 RTO 공정을 진행하여 0.8∼1.5nm 두께의 산화막을 형성할 수도 있다. In addition, the oxide layer having a thickness of 0.8 to 1.5 nm may be formed by removing the natural oxide layer on the surface of the storage node by using HF or BOE solution in a subsequent step before depositing the dielectric layer.
그다음, 도 5f에 도시된 바와같이, 세정공정을 진행한후 PE-ALD법을 이용하여 단일챔버 내에서 HfO2와 Al2O3를 연속해서 적층하여 HfO2-Al2O3 적층막(45)을 형성한다.Then, as shown in FIG. 5F, after the cleaning process, HfO 2 and Al 2 O 3 are successively stacked in a single chamber by using a PE-ALD method to form an HfO 2 -Al 2 O 3 laminated film (45). ).
상기에서 PE-ALD법을 이용한 HfO2-Al2O3 적층막 증착공정에 대해 설명하면, 도 4에 도시된 바와같이, 반응가스인 O2플라즈마 가스가 O3 또는 H2O와 달리 소스가스 TMA와의 반응성이 없으므로 Al2O3 증착시 O2 + Ar를 반응가스 및 퍼지가스로 동시에 사용하기 위하여 계속적으로 흘리면서 소스가스인 TMA를 흘려 주는 소스공급(A)과 O2플라즈마를 여기하는 구간(C+E) 즉, 반응가스공급(C) + 플라즈마(E)사이에 소스퍼지(B), 반응가스퍼지(D) 시간을 최소화하여 1 사이클을 구성한다. 이렇게 하여 공정시간을 일반적인 ALD에 비해 낮출 수 있으므로 1사이클 공정시간이 짧아진다. 한편, 상기 Hf 소스로 Hf[OC(CH3)3]4, Hf[N(C2H5) 2]4, HfCl4, Hf[N(CH3)2]4, Hf[N(CH3)(C2H5)]4, Hf(NO3)4 를 사용한다.Referring to the deposition process of the HfO 2 -Al 2 O 3 laminated film using the PE-ALD method, as shown in Figure 4, the reaction gas O 2 plasma gas, unlike the O 3 or H 2 O source gas Since there is no reactivity with TMA, the source supply (A) and T2 which excite O 2 plasma are continuously flowed while continuously flowing O 2 + Ar as a reaction gas and purge gas when Al 2 O 3 is deposited ( C + E), that is, the source purge (B) between the reaction gas supply (C) + plasma (E), the reaction gas purge (D) to minimize the time to configure one cycle. In this way, the process time can be lowered compared to the general ALD, thereby shortening the one-cycle process time. Meanwhile, Hf [OC (CH 3 ) 3 ] 4 , Hf [N (C 2 H 5 ) 2 ] 4 , HfCl 4 , Hf [N (CH 3 ) 2 ] 4 , Hf [N (CH 3) ) (C 2 H 5 )] 4 , Hf (NO 3 ) 4 .
이어서, 결정화 및 산소결필의 보충을 통해 유전특성을 확보하기 위하여 RTP처리를 한후 TIN막(미도시)과 도핑된 상부전극(47)을 CVD방법으로 증착한후 패터닝하여 고집적 캐패시터를 완성한다. 이때, 상기 RTP 공정은, 500∼800℃ 온도, N2 또는 O2 분위기에서 0.5∼10분동안 급속열처리한다.Subsequently, in order to secure dielectric properties through crystallization and supplementation of oxygen bleeding, after RTP treatment, a TIN film (not shown) and the doped upper electrode 47 are deposited by CVD and then patterned to complete a highly integrated capacitor. At this time, the RTP process is a rapid heat treatment for 0.5 to 10 minutes in 500 ~ 800 ℃ temperature, N 2 or O 2 atmosphere.
한편, 본 발명의 다른 실시예로서, 상기 Al2O3-HfO2 적층막을 HfO2 /Al2O3, HfO2/Al2O3/HfO2, HfO2/Al2O3/HfO 2/Al2O3, HfO2/Al2O3/HfO2/Al 2O3/HfO2와 같이 2∼5층으로 구성하여 사용할 수 있다. 이때, 상기 HfO2(a)/Al2O3(b)/HfO2(c)/Al 2O3(d)의 적층막에서 (a)의 두께는 5∼40Å, (b)의 두께는 5∼20Å, (c)의 두께는 5∼40Å, (d)의 두께는 5∼20Å정도로 증착하는 것이 바람직하다.On the other hand, as another embodiment of the present invention, the Al 2 O 3 -HfO 2 laminated film is HfO 2 / Al 2 O 3 , HfO 2 / Al 2 O 3 / HfO 2 , HfO 2 / Al 2 O 3 / HfO 2 / such as Al 2 O 3, HfO 2 / Al 2 O 3 / HfO 2 / Al 2 O 3 / HfO 2 may be used composed of 2 to 5 layers. At this time, in the laminated film of HfO 2 (a) / Al 2 O 3 (b) / HfO 2 (c) / Al 2 O 3 (d), the thickness of (a) is 5-40 kPa, and the thickness of (b) is It is preferable to deposit the thickness of 5-20 mV and (c) to 5-40 mV, and the thickness of (d) is about 5-20 mV.
또한, 본 발명의 또 다른 실시에로서, 상기 Al2O3-HfO2 적층막을 Al2 O3/HfO2, Al2O3/HfO2/Al2O3, Al2O3/HfO 2/Al2O3/HfO2, Al2O3/HfO2/Al 2O3/HfO2/Al2O3와 같이 2∼5층으로 구성하여 사용할 수 있다.In another embodiment of the present invention, the Al 2 O 3 -HfO 2 laminated film may be Al 2 O 3 / HfO 2 , Al 2 O 3 / HfO 2 / Al 2 O 3 , Al 2 O 3 / HfO 2 / Al 2 O 3 / HfO 2, may be used consisting of 2 to 5 layers, such as Al 2 O 3 / HfO 2 / Al 2 O 3 / HfO 2 / Al 2 O 3.
그리고, 본 발명의 또 다른 실시예로서, 상기 Al2O3-HfO2 적층막을 Al-리치 HfO2-Al2O3/Hf-리치 HfO2-Al2O3 이중충으로 이용할 수 있다.As another embodiment of the present invention, the Al 2 O 3 —HfO 2 laminate may be used as an Al-rich HfO 2 —Al 2 O 3 / Hf-rich HfO 2 -Al 2 O 3 double layer.
더욱이, 본 발명의 또 다른 실시예로서, 상기 Al2O3-HfO2 적층막을 HfO 2-ZrO2, Al2O3-ZrO2, HfO2-Y2O3 로 구성된 적층물을 구성하여 사용할 수도 있다.Furthermore, as another embodiment of the present invention, the Al 2 O 3 -HfO 2 laminated film is used to form a laminate composed of HfO 2 -ZrO 2 , Al 2 O 3 -ZrO 2 , HfO 2 -Y 2 O 3 It may be.
또한, 본 발명의 또 다른 실시예로서, O2 플라즈마 대신에 N2O 또는 NO 플라즈마를 사용할 수도 있다.In addition, as another embodiment of the present invention, N 2 O or NO plasma may be used instead of O 2 plasma.
그리고, 본 발명의 또 다른 실시예로서, 도핑된 폴리실리콘층대신에 TiN, TaN, WN, W 또는 Pt, Ru, Ir 등을 사용할 수도 있다.As another embodiment of the present invention, TiN, TaN, WN, W, or Pt, Ru, Ir, or the like may be used instead of the doped polysilicon layer.
또한, 본 발명의 또 다른 실시예로서, 상부전극으로 TiN 대신에 도핑된 폴리실리콘, TaN, WN, W 또는 Pt, Ru, Ir 등을 사용할 수도 있다.In addition, as another embodiment of the present invention, polysilicon, TaN, WN, W, or Pt, Ru, Ir, or the like may be used as the upper electrode instead of TiN.
상기에서 설명한 바와같이, 본 발명에 따른 반도체소자의 캐패시터 형성방법에 의하면, 서로 다른 ALD공정온도를 가지는 HfO2와 Al2O3을 O2플라즈마를 반응가스로 사용하는 PE-ALD를 이용하면 200∼320 ℃사이의 동일 온도에서 증착하는 것이 가능하므로 단일챔버에서 공정이 가능하므로 챔버간 이동에 따른 공정시간 증가를 방지할 수 있을 뿐만 아니라 1 사이클 시간이 감소되고, 증착속도가 증가되므로 인해 유전막 증착 공정시간 감소 및 장비당 생산성을 향상시킬 수 있으므로 장비 투자비를 대폭적으로 감소시킬 수 있다.As described above, according to the method of forming a capacitor of a semiconductor device according to the present invention, when PE-ALD using HfO 2 and Al 2 O 3 having different ALD process temperatures using an O 2 plasma as a reaction gas, 200 is used. Since it is possible to deposit at the same temperature between -320 ℃, it is possible to process in a single chamber, not only to prevent the increase of processing time due to the movement between chambers, but also to reduce one cycle time and to increase the deposition rate. Reducing process time and improving productivity per machine can dramatically reduce equipment investment.
또한, 유전체 증착공정을 단일 챔버에서 진행하므로 공정의 신뢰성을 안정시킬 수 있어 제품의 수율을 향상시킬 수 있다.In addition, since the dielectric deposition process is performed in a single chamber, the reliability of the process can be stabilized and the yield of the product can be improved.
한편, 본 발명은 상술한 특정의 바람직한 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능할 것이다.On the other hand, the present invention is not limited to the above-described specific preferred embodiments, and various changes can be made by those skilled in the art without departing from the gist of the invention claimed in the claims. will be.
도 1은 기판온도에 따른 Al2O3의 증착두께 및 균일도(%)를 나타낸 그래프,1 is a graph showing the deposition thickness and uniformity (%) of Al 2 O 3 according to the substrate temperature,
도 2a는 기판온도가 250℃인 경우의 스퍼터링시간에 따른 원자분포도(%)를 나타낸 그래프이고, 도 2b는 기판온도가 400℃인 경우의 스퍼터링시간에 따른 원자 분포도(%)를 나타낸 그래프,Figure 2a is a graph showing the atomic distribution (%) according to the sputtering time when the substrate temperature is 250 ℃, Figure 2b is a graph showing the atomic distribution (%) according to the sputtering time when the substrate temperature is 400 ℃,
도 3은 종래기술에 따른 반도체소자의 캐패시터 형성방법에 있어서, PE- CVD법을 이용하여 HfO2과 Al2O3을 증착하는 일련의 과정을 설명한 개략도,3 is a schematic view illustrating a series of processes for depositing HfO 2 and Al 2 O 3 using a PE-CVD method in a method of forming a capacitor of a semiconductor device according to the prior art;
도 4는 본 발명에 따른 반도체소자의 캐패시터 형성방법에 있어서, PE-CVD 법을 이용하여 HfO2과 Al2O3을 증착하는 일련의 과정을 설명한 개략도,4 is a schematic diagram illustrating a series of processes for depositing HfO 2 and Al 2 O 3 using a PE-CVD method in a method of forming a capacitor of a semiconductor device according to the present invention;
도 5a 내지 도 5g는 본 발명에 따른 반도체소자의 캐패시터 형성방법을 설명하기 위한 공정단면도, 5A through 5G are cross-sectional views illustrating a method of forming a capacitor of a semiconductor device according to the present invention;
도 6은 도 5f의 "A"부 확대 단면도.FIG. 6 is an enlarged cross-sectional view of a portion “A” of FIG. 5F.
[도면부호의설명][Description of Drawing Reference]
31 : 실리콘기판 33 : 산화막 31 silicon substrate 33 oxide film
35 : 질화막 37 : 콘택플러그35 nitride film 37 contact plug
39 : 스토리지노드산화막 41 : 스토리지노드콘택홀39: storage node oxide film 41: storage node contact hole
43 : 비정질실리콘층 43a : 스토리지노드전극 43: amorphous silicon layer 43a: storage node electrode
45 : Al2O3-HfO2 적층막 47 : 상부전극45 Al 2 O 3 -HfO 2 laminated film 47 Upper electrode
Claims (16)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2003-0051775A KR100532960B1 (en) | 2003-07-26 | 2003-07-26 | Method for forming capacitor of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2003-0051775A KR100532960B1 (en) | 2003-07-26 | 2003-07-26 | Method for forming capacitor of semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20050012638A KR20050012638A (en) | 2005-02-02 |
| KR100532960B1 true KR100532960B1 (en) | 2005-12-01 |
Family
ID=37224577
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2003-0051775A KR100532960B1 (en) | 2003-07-26 | 2003-07-26 | Method for forming capacitor of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100532960B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7648854B2 (en) | 2006-11-17 | 2010-01-19 | Samsung Electronics Co., Ltd. | Methods of forming metal oxide layers, methods of forming gate structures using the same, and methods of forming capacitors using the same |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100652420B1 (en) | 2005-03-23 | 2006-12-01 | 삼성전자주식회사 | Method of manufacturing a dielectric film and method of manufacturing Metal Insulator Metal capacitor having the dielectric film and batch type atomic layer deposition apparatus for manufacturing the dielectric film |
| KR100712521B1 (en) * | 2005-07-28 | 2007-04-30 | 삼성전자주식회사 | A method for preparing metal-insulator-metal capacitor |
| KR100763123B1 (en) * | 2005-12-12 | 2007-10-04 | 주식회사 하이닉스반도체 | Method of manufacturing a Interlayer in Flash Memory Device |
-
2003
- 2003-07-26 KR KR10-2003-0051775A patent/KR100532960B1/en not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7648854B2 (en) | 2006-11-17 | 2010-01-19 | Samsung Electronics Co., Ltd. | Methods of forming metal oxide layers, methods of forming gate structures using the same, and methods of forming capacitors using the same |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20050012638A (en) | 2005-02-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100622609B1 (en) | Thin film deposition method | |
| US7102875B2 (en) | Capacitor with aluminum oxide and lanthanum oxide containing dielectric structure and fabrication method thereof | |
| KR100519800B1 (en) | method of fabricating Lanthanum oxide layer and method of fabricating MOSFET transistor and capacitor using the same | |
| KR100640654B1 (en) | Method of forming zro2 thin film using plasma enhanced atomic layer deposition and method of manufacturing capacitor of semiconductor memory device having the thin film | |
| US20070098892A1 (en) | Method of forming a layer and method of manufacturing a capacitor using the same | |
| US6486022B2 (en) | Method of fabricating capacitors | |
| KR20040000602A (en) | Capacitor having oxidation barrier and method for fabricating the same | |
| KR100589040B1 (en) | Method for forming a layer and method for manufacturing a capacitor of a semiconductor device using the same | |
| KR100693890B1 (en) | Method of manufacturing a semiconductor device having a reaction barrier layer | |
| US7754563B2 (en) | Nanolaminate-structure dielectric film forming method | |
| KR100532960B1 (en) | Method for forming capacitor of semiconductor device | |
| KR100443350B1 (en) | Method for atomic layer depostion strontium ruthenate | |
| US20100164064A1 (en) | Capacitor and Method for Manufacturing the Same | |
| KR20110103534A (en) | Methods of forming an dielectric layer structure, methods of manufacturing a capacitor using the same and capacitors | |
| KR20060062365A (en) | Metal-insulator-metal capacitor and a method there of | |
| US20070264770A1 (en) | Capacitor forming method | |
| KR100809336B1 (en) | Method for fabricating semiconductor device | |
| KR100772531B1 (en) | Method for fabricating capacitor | |
| KR100717824B1 (en) | Capacitor and method for manufacturing the same | |
| KR20070106286A (en) | Method of forming titanium oxide with rutile structure and method of manufacturing capacitor using the same | |
| KR100798735B1 (en) | Capacitor and method of manufacturing the same | |
| KR100631951B1 (en) | Method for forming capacitor of semiconductor device | |
| KR20070045661A (en) | Method for manufacturing capacitor | |
| KR101026477B1 (en) | Method for forming capacitor of semiconductor device | |
| KR100761406B1 (en) | Method for fabricating capacitor with tantalum oxide |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20101025 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |