KR20050033323A - 하프늄 산화막의 제조방법 - Google Patents

하프늄 산화막의 제조방법 Download PDF

Info

Publication number
KR20050033323A
KR20050033323A KR1020030069315A KR20030069315A KR20050033323A KR 20050033323 A KR20050033323 A KR 20050033323A KR 1020030069315 A KR1020030069315 A KR 1020030069315A KR 20030069315 A KR20030069315 A KR 20030069315A KR 20050033323 A KR20050033323 A KR 20050033323A
Authority
KR
South Korea
Prior art keywords
dielectric constant
layer
oxide film
high dielectric
hafnium oxide
Prior art date
Application number
KR1020030069315A
Other languages
English (en)
Inventor
원석준
정용국
송민우
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020030069315A priority Critical patent/KR20050033323A/ko
Publication of KR20050033323A publication Critical patent/KR20050033323A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02356—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment to change the morphology of the insulating layer, e.g. transformation of an amorphous layer into a crystalline layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Formation Of Insulating Films (AREA)
  • Semiconductor Memories (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

하프늄 산화막의 제조방법을 제공한다. 이 방법은 먼저, 하지층 상에 결정화된 고유전율층을 형성하되, 상기 고유전율층은 하프늄 부유 상태(HfxOy;Y=1, X＞0.5)가 되도록 형성한다. 이어서, 상기 결정화된 고유전율층 상에 상기 고유전율층의 결정구조를 따라 배향된 누설전류 방지층을 형성한다. 상기 고유전율층의 결정성 향상을 위하여 상기 고유전율층을 형성하기 전에 상기 하지층의 표면을 수소 또는 질소를 포함한 분위기에서 플라즈마 처리하는 것을 더 포함 할 수 있다. 또한, 상기 고유전율층을 형성한 후에 수소를 포함한 플라즈마 분위기에서 상기 고유전율층을 열처리하는 것을 더 포함할 수 있다.

Description

하프늄 산화막의 제조방법{method of fabricating hafnium oxide film}
본 발명은 유전체막의 제조방법에 관한 것으로 특히 하프늄 산화막의 제조방법에 관한 것이다.
반도체 기억 소자에 있어서 유전체막은 다양하게 사용되고 있으며 대표적으로 모스 트랜지스터의 게이트 산화막 또는 커패시터로 사용되고 있다. 상기 반도체 기억소자가 정상적으로 작동하기 위하여는 상기 게이트 산화막 또는 커패시터는 적절한 정전용량(C)을 유지하여야 한다. 그러나, 반도체 기억 소자의 집적도가 높아짐에 따라 상기 반도체 기억 소자를 구성하는 단위 메모리 셀의 면적이 감소하게 된다. 그 결과 상기 게이트 산화막 또는 커패시터의 유효면적을 유지하기 어려워짐에 따라 상기 게이트 산화막 또는 커패시터의 정전용량을 유지하기 위한 다양한 연구가 시도되고 있다.
유전체막의 정전용량은 C= εㆍA/d (C:정전용량, ε: 유전율, A:유전체막의 표면적, d:유전체막의 두께)와 같이 표시된다. 상술한 바와 같이 유전체막의 표면적이 감소하는 경우 적정수준 이상의 정전용량을 유지하기 위하여는 상기 유전체막의 두께를 감소시키거나 유전율이 높은 유전재료를 사용하는 방법이 고려될 수 있다. 그러나, 유전체막의 두께를 감소시키는 방법은 두께가 감소함에 따라 누설전류가 증가되는 문제점이 있다. 따라서, 누설전류를 증가시키지 않으면서 적절한 정전용량을 유지하기 위한 방법으로 높은 유전율을 갖는 유전체가 대안이 될 수 있다. 즉, 유전체막의 유전율이 높을수록 등가산화물 두께(equivalent oxide thickness ;EOT)는 감소하게 된다. 따라서, 누설전류 특성이 저하되지 않는 적정 두께를 갖으면서 충분한 정전용량을 유지한 유전체막을 형성할 수 있게 된다.
3.9의 유전율을 갖는 실리콘 산화막(SiO2)과 대비하여 높은 유전율을 갖는 유전체막을 살펴보면 다음과 같다. 8 내지 10의 유전율을 갖는 실리콘 질화막(SiN) 및 알루미늄 산화막(Al2O3)등이 있으며, 20 내지 30의 유전율을 갖는 하프늄산화막 (HfO2), 탈탈륨 산화막(Ta2O5), 지르코늄 산화막(ZrO2 ) 및 란타늄 산화막(La2O3)이 있다. 초 고유전율을 갖는 물질로는 200 내지 300의 유전율을 갖는 BST 및 2000 내지 3000의 유전율을 갖는 PZT등의 유전체막이 있다.
80 내지 120의 유전율을 갖는 유전체막으로서는 티타늄 산화막(TiO2) 있으나 형성된 막의 열적, 화학적 안전성이 떨어져 실제 공정에 적용하기가 매우 어렵다.
따라서 상기 20 내지 30의 유전율을 갖는 유전체막과 상기 고 유전율 유전체막 사이의 유전율을 갖는 유전체막으로서 실제 공정에 안정적으로 적용할 수 있는 유전체막에 대한 개발이 필요하다.
본 발명이 이루고자 하는 기술적 과제는 하프늄 산화막의 제조방법에 있어서 일반적으로 알려진 유전율 보다 높은 유전율을 갖고 양호한 누설전류 특성을 갖는하프늄 산화막의 제조방법을 제공하는 데 있다.
상기 기술적 과제를 이루기 위하여 본 발명은 하프늄 산화막의 제조방법을 제공한다. 이 방법은 하지층 상에 결정화된 고유전율층을 형성하되, 상기 고유전율층은 하프늄 부유 상태(HfxOy;Y=1, X＞0.5)가 되도록 형성한다. 이어서, 상기 결정화된 고유전율층 상에 상기 고유전율층의 결정구조를 따라 배향된 누설전류 방지층을 형성한다. 상기 고유전율층의 결정성 향상을 위하여 상기 고유전율층을 형성하기 전에 상기 하지층의 표면을 수소 또는 질소를 포함한 분위기에서 플라즈마 처리하는 것을 더 포함 할 수 있다. 또한, 상기 고유전율층을 형성한 후에 수소를 포함한 플라즈마 분위기에서 상기 고유전율층을 열처리하는 것을 더 포함할 수 있다. 하프늄 산화막은 통상적으로 20 내지 25의 유전율을 갖는다. 그러나 상기 방법으로 제조된 하프늄 산화막은 25보다 높은 유전율을 갖는다.
이하 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예를 상세히 설명 하기로 한다. 그러나 본 발명은 여기서 설명되어지는 실시예에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예는 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되어지는 것이다.
도 1은 하프늄 산화막의 두께증가에 따라 계산된 EOT 및 유전율을 나타낸 그래프이다. 상기 하프늄 산화막은 CVD법을 적용하여 410℃의 온도에서 반응기의 압력은 5torr로 유지하여 형성한다. 하프늄 소스로는 Hf(MMP)4(Tetra(1-Methoxy2-Methyl2-propoxy)Hf)를 사용하고 산화가스로는 O2를 사용하여 200sccm의 유량으로 반응기 내로 유입시킨다.
도 1을 참조하면, 상기 하프늄 산화막의 두께가 증가함에 따라 계산된 EOT의 값(100)은 감소하고 유전율(110)은 증가한다. 상기 하프늄 산화막이 300Å 이상의 두께를 갖는 경우 상기 하프늄 산화막의 유전율이 일반적으로 하프늄 산화막이 갖는 유전율의 최고값인 25보다 큰 값으로 증가되기 시작한다. 상기 하프늄 산화막이 약 1000Å의 두께를 갖는 경우 상기 하프늄 산화막은 약 120의 유전율을 갖는다. 하프늄 산화막의 두께가 증가함에도 불구하고 상기 EOT의 값이 감소하는 것은 상기 하프늄 산화막의 유전율의 증가율이 상기 하프늄 산화막의 두께 증가에 따른 정전용량 감소를 상쇄하고 오히려 정전용량을 증가킬만큼 큰 것임을 나타낸다.
한편, 도면에 도시하지는 않았지만 상기 하프늄 산화막을 원자층 증착법 (ALD)으로 형성하는 경우에는 상기 하프늄 산화막의 두께를 800Å이상의 두께로 형성한 경우에도 유전율은 증가되지 않는다.
도 2a 및 도 2b는 ALD법 및 CVD법을 각각 적용하여 형성된 하프늄 산화막의 XRD 패턴 (X-ray diffraction pattern)을 나타낸 그래프이다. 상기 CVD법에 의한 하프늄 산화막은 도 1에서 설명한 조건과 같은 조건으로 형성한다. 상기 ALD법에 의한 하프늄 산화막은 300℃의 온도에서 반응기의 압력은 3torr로 유지하여 형성한다. 하프늄 소스로는 TEMAH(Tetra Ethyl Methyl Amino Hafnium)를 사용하고 산화가스로는 O3를 사용하여 200sccm의 유량으로 반응기 내로 유입시킨다.
도 2a 및 도 2b를 참조하면, 상기 ALD법을 적용하여 350Å의 두께로 형성한 하프늄 산화막의 XRD 패턴(200)은 비정질에 가까운 패턴을 나타내며 800Å의 두께로 형성한 하프늄 산화막의 XRD 패턴(210)은 단사정계(monoclinic phase)의 매우 다양한 피크 (peak)를 보여준다. 한편, 상기 CVD법을 적용하여 350Å의 두께로 형성한 하프늄 산화막의 XRD 패턴(220)은 36도(±1도)의 피크가 나타나기 시작하며 32도(±1도)로 우선 배향(preferred orientation)된 피크를 갖는다. 또한 상기 CVD법을 적용하여 800Å의 두께로 형성한 하프늄 산화막의 XRD 패턴(230)은 36도(±1도) 피크의 강도가 증가하여 32도(±1도)의 피크와 36도(±1도) 피크로 우선 배향(preferred orientation)된 패턴을 보여준다. 상기 36도(±1도)의 피크를 갖는 상(phase)은 입방정계(cubic phase) 또는 정방정계(tetragonal phase)이며 (002)면의 피크일 수 있다. 또한, 상기 36도(±1도)의 피크를 갖는 상(phase)은 단사정계일 수 도 있다.
도 1, 도 2a 및 도 2b의 결과를 참조하면, 상기 하프늄 산화막의 유전율은 상기 하프늄 산화막이 36도(±1도) 피크의 증가로 인하여 36도(±1도) 피크와 32도(±1도) 피크로 우선배향된 XRD 패턴을 갖는 경우에 증가하는 것으로 판단된다. 구체적으로는, ALD법에 의한 하프늄 산화막 및 CVD법에 의한 하프늄 산화막 모두 두께를 증가시키는 경우 막의 하부에서 결정화가 진행된다. 도 1에 나타낸 바와 같이 ALD법에 의한 하프늄 산화막은 결정화가 진행됨에도 불구하고 유전율의 변화가 없는 반면, CVD법에 의한 하프늄 산화막은 결정화가 진행됨에 따라 유전율의 증가를 보인다. 이는 도 2b에 나타낸 바와 같이 상기 CVD법에 의한 하프늄 산화막의 XRD 패턴이 36도(±1도) 피크를 가지기 때문인 것으로 해석되며 상기 36도(±1도) 피크가 증가되어 32도(±1도) 피크와 36도(±1도) 피크로 우선배향될 수록 상기 하프늄 산화막의 유전율은 증가하는 것으로 해석될 수 있다.
또한, 일반적으로 산화막을 형성하는 경우에, CVD법에 의한 산화막은 ALD법에 의한 산화막 보다 더 산소결핍(oxygen depletion) 상태가 된다. 따라서, 상술한 바와 같이 CVD법에 의한 하프늄 산화막에서만 32도(±1도) 피크와 36도(±1도) 피크로 우선배향된 XRD 패턴이 나타나는 것은 형성된 막이 하프늄 부유상태, 즉 HfxOy(Y=1, X＞0.5)의 조성비를 갖기 때문인 것으로 해석될 수 있다.
결론적으로, 상기 하프늄 산화막은 하프늄 부유상태에서 결정화가 이루어지는 경우 32도(±1도) 피크와 36도(±1도) 피크로 우선배향된 XRD 패턴을 갖게 되어 유전율이 증가되는 것으로 해석될 수 있다.
도 3은 본발명의 일실시예에 의한 하프늄 산화막의 제조방법을 나타낸 흐름도이다.
도 3을 참조하면, 하지층 상에 결정화된 고유전율층을 형성한다.(302) 상기 고유전율층은 하프늄 산화막으로 형성하며 하프늄 부유상태 즉, HfxOy(Y=1, X＞0.5)의 조성비를 갖도록 형성한다. 상기 고유전율층은 CVD법을 적용하여 형성할 수 있다. 상기 CVD법을 적용하는 경우에 하프늄 소스로는 Hf(MMP)4(Tetra(1-Methoxy2-Methyl2-propoxy)Hf)를 사용하고 산화가스로는 O2를 사용하여 200sccm의 유량으로 반응기 내로 유입시킨다. 반응기의 온도는 410℃로 유지하고 반응기의 압력은 5torr로 유지하여 고유전율층을 형성한다. 또한, 상기 고유전율층은 ALD법을 적용하여 하프늄 부유상태로 형성할 수도 있다. 상기 고유전율층의 XRD 패턴은 36도(±1도)의 피크를 갖는다. 더욱 바람직하게는 상기 고유전율층의 XRD 패턴은 32도(±1도) 및 36도(±1도)로 우선배향된 회절피크 갖는다. 그 결과 상기 고유전율층은 종래의 하프늄 산화막보다 더 큰 유전율을 갖는다. 상기 고유전율층은 25보다 높은 유전율을 가지며 도 1에 나타낸 바와 같이 CVD법을 적용하여 1000Å의 두께를 갖도록 형성하는 경우에는 약 120의 유전율을 가진다. 상기 고유전율층을 하프늄 부유상태에서 결정화 시키는 방법으로는 상술한 바와 같이 상기 고유전율층의 두께를 증가시키는 방법이 있으나 이에 한정되지는 아니한다. 따라서, 상기 고유전율층을 하프늄 부유상태로 형성하고 결정성을 향상시켜 상기 고유전율층의 XRD 패턴이 32도(±1도) 및 36도(±1도)로 우선배향된 회절피크를 갖도록 하는 경우에는 상기 고유전율층의 두께를 증가시키지 않고도 120까지의 유전율을 얻을 수 있을 것 으로 판단된다.
한편, 상기 고유전율층을 형성하기 전에 바람직하게는 상기 하지층을 표면처리 할 수 있다.(300) 상기 하지층은 캐패시터의 하부전극일 수 있다. 상기 표면처리는 후속 고유전율층의 결정성을 향상시키기 위하여 수행되며 상기 하지층, 예를 들어 캐패시터 하부전극의 표면을 NH3등 수소 또는 질소를 포함한 분위기에서 플라즈마 처리하여 수행한다.
또한, 상기 고유전율층을 형성한 후에 상기 고유전율층에 대한 열처리 공정(304)을 수행할 수 있다. 상기 열처리는 상기 고유전율층의 결정성 향상을 위하여 수행되며 수소를 포함한 플라즈마 분위기에서 수행하는 것이 바람직하다.
다음으로, 상기 고유전율층 상에 누설전류 방지층을 형성 한다.(308) 상기 누설전류 방지층은 상기 고유전율층의 결정화에 따른 누설전류 증가를 보완하기 위하여 형성한다. 상기 누설전류 방지층은 CVD법을 적용하여 형성할 수 도 있으나 ALD법을 적용하여 상기 고유전율층의 결정구조에 따라 배향되도록 형성하는 것이 바람직하다. 본 발명의 바람직한 실시예에 따르면, 상기 고유전율층은 상술한 바와 같이 통상의 유전율보다 높은 유전율을 갖도록 CVD법에 의한 하프늄 산화막으로 형성하고, 상기 누설전류 방지층은 ALD법을 적용하여 형성할 수 있다. 그 결과 상기 누설전류 방지층은 상기 고유전율층의 결정구조에 배향되어 전체적으로 유전상수는 증대되면서도 누설전류는 낮은 하프늄 산화막의 형성이 가능해 진다.
한편, CVD법에 의한 하프늄 옥사이드막은 일반적으로 산소결핍 상태이며 탄소등의 불순물들이 많이 포함되어 있을 수 있다. 따라서, 전체막질을 개선하기 위하여 상기 누설전류 방지층을 형성하기 전에 상기 고유전율층을 열처리(306) 할 수 있다. 또한 상기 누설전류 방지층을 형성한 후에 상기 고유전율층 및 누설전류 방지층에 대하여 열처리(310)를 수행할 수 있다. 상기 각각의 열처리(306,310)는 상기 고유전율층의 결정성의 변화를 피하기 위하여 되도록 저온에서 강한 산화 분위기로 수행하는 것이 바람직하다. 구체적으로 상기 열처리는 오존 또는 산소를 포함한 플라즈마 분위기에서 300℃ 내지 500℃의 온도범위로 수행 할 수 있다.
상술한 바와 같이 본 발명에 따르면, 하프늄 산화막의 제조방법에 있어서 일반적으로 알려진 유전율 보다 높은 유전율을 갖고 양호한 누설전류 특성을 갖는 하프늄 산화막을 제조할 수 있게 된다.
도 1은 하프늄 산화막의 두께증가에 따라 계산된 EOT 및 유전율을 나타낸 그래프이다.
도 2a 및 도 2b는 ALD법 및 CVD법을 각각 적용하여 형성된 하프늄 산화막의 XRD 패턴 을 나타낸 그래프이다.
도 3은 본발명의 일실시예에 의한 하프늄 산화막의 제조방법을 나타낸 흐름도이다.

Claims (11)

  1. 하지층 상에 결정화된 고유전율층을 형성하되, 상기 고유전율층은 하프늄 부유상태(HfxOy;Y=1, X＞0.5)가 되도록 형성하고,
    상기 결정화된 고유전율층 상에 상기 고유전율층의 결정구조를 따라 배향된 누설전류 방지층을 형성하는 것을 포함하는 하프늄 산화막의 제조방법.
  2. 제 1 항에 있어서,
    상기 고유전율층은 25 내지 120의 유전율을 갖는 것을 특징으로 하는 하프늄 산화막의 제조방법.
  3. 제 1 항에 있어서,
    상기 고유전율층은 CVD법을 적용하여 300Å 내지 1000Å의 두께로 형성하는 것을 특징으로 하는 하프늄 산화막의 제조방법.
  4. 제 1 항에 있어서,
    상기 고유전율층 및 상기 누설전류 방지층은 CVD법을 적용하여 형성하는 것을 특징으로 하는 하프늄 산화막의 제조방법.
  5. 제 1 항에 있어서,
    상기 고유전율층 및 상기 누설전류 방지층은 ALD법을 적용하여 형성하는 것을 특징으로 하는 하프늄 산화막의 제조방법.
  6. 제 1 항에 있어서,
    상기 고유전율층은 CVD법을 적용하여 형성하고 상기 누설전류 방지층은 ALD법을 적용하여 형성하는 것을 특징으로 하는 하프늄 산화막의 제조방법.
  7. 제 1 항에 있어서,
    상기 고유전율층을 형성하기 전에 상기 하지층의 표면을 수소 또는 질소를 포함한 분위기에서 플라즈마 처리하는 것을 더 포함하는 하프늄 산화막의 제조방법.
  8. 제 7 항에 있어서,
    상기 하지층은 캐패시터의 하부전극인 것을 특징으로 하는 하프늄 산화막의 제조방법.
  9. 제 1 항에 있어서,
    상기 고유전율층을 형성한 후에 수소를 포함한 플라즈마 분위기에서 상기 고유전율층을 열처리하는 것을 더 포함하는 하프늄 산화막의 제조방법.
  10. 제 1 항에 있어서,
    상기 누설전류 방지층을 형성하기 전에 상기 고유전율층을 오존 또는 산소를 포함한 플라즈마 분위기에서 300℃ 내지 500℃의 온도범위로 열처리하는 것을 더 포함하는 하프늄 산화막의 제조방법.
  11. 제 1 항에 있어서,
    상기 누설전류 방지층을 형성한 후에 상기 고유전율층 및 누설전류 방지층을 오존 또는 산소 플라즈마 분위기에서 300℃ 내지 500℃의 온도범위로 열처리하는 것을 더 포함하는 하프늄 산화막의 제조방법.
KR1020030069315A 2003-10-06 2003-10-06 하프늄 산화막의 제조방법 KR20050033323A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030069315A KR20050033323A (ko) 2003-10-06 2003-10-06 하프늄 산화막의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030069315A KR20050033323A (ko) 2003-10-06 2003-10-06 하프늄 산화막의 제조방법

Publications (1)

Publication Number Publication Date
KR20050033323A true KR20050033323A (ko) 2005-04-12

Family

ID=37237567

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030069315A KR20050033323A (ko) 2003-10-06 2003-10-06 하프늄 산화막의 제조방법

Country Status (1)

Country Link
KR (1) KR20050033323A (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100716655B1 (ko) * 2006-06-29 2007-05-09 주식회사 하이닉스반도체 지르코늄산화막과 탄탈륨산화막이 적층된 유전막 형성 방법및 그를 이용한 캐패시터의 제조 방법
KR100726338B1 (ko) 2005-08-18 2007-06-11 인하대학교 산학협력단 ZnO 박막의 후열처리 단계에서의 분위기 제어방법
US7964462B2 (en) 2007-11-13 2011-06-21 Samsung Electronics Co., Ltd. Method of manufacturing semiconductor device
US9048307B2 (en) 2011-06-20 2015-06-02 Samsung Electronics Co., Ltd. Method of manufacturing a semiconductor device having sequentially stacked high-k dielectric layers
KR20200088104A (ko) * 2019-01-14 2020-07-22 단국대학교 천안캠퍼스 산학협력단 누설전류를 차단한 유전체 박막의 제조방법

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100726338B1 (ko) 2005-08-18 2007-06-11 인하대학교 산학협력단 ZnO 박막의 후열처리 단계에서의 분위기 제어방법
KR100716655B1 (ko) * 2006-06-29 2007-05-09 주식회사 하이닉스반도체 지르코늄산화막과 탄탈륨산화막이 적층된 유전막 형성 방법및 그를 이용한 캐패시터의 제조 방법
US7735206B2 (en) 2006-06-29 2010-06-15 Hynix Semiconductor Inc. Method for forming a capacitor dielectric and method for manufacturing capacitor using the capacitor dielectric
US8256077B2 (en) 2006-06-29 2012-09-04 Hynix Semiconductor Inc. Method for forming a capacitor dielectric having tetragonal phase
US7964462B2 (en) 2007-11-13 2011-06-21 Samsung Electronics Co., Ltd. Method of manufacturing semiconductor device
US9048307B2 (en) 2011-06-20 2015-06-02 Samsung Electronics Co., Ltd. Method of manufacturing a semiconductor device having sequentially stacked high-k dielectric layers
KR20200088104A (ko) * 2019-01-14 2020-07-22 단국대학교 천안캠퍼스 산학협력단 누설전류를 차단한 유전체 박막의 제조방법

Similar Documents

Publication Publication Date Title
US7037862B2 (en) Dielectric layer forming method and devices formed therewith
US6627503B2 (en) Method of forming a multilayer dielectric stack
KR100555543B1 (ko) 원자층 증착법에 의한 고유전막 형성 방법 및 그고유전막을 갖는 커패시터의 제조 방법
KR100450681B1 (ko) 반도체 메모리 소자의 커패시터 및 그 제조 방법
KR100415538B1 (ko) 이중 유전막을 구비한 캐패시터 및 그 제조 방법
US6960538B2 (en) Composite dielectric forming methods and composite dielectrics
US6897106B2 (en) Capacitor of semiconductor memory device that has composite Al2O3/HfO2 dielectric layer and method of manufacturing the same
US20080118731A1 (en) Method of forming a structure having a high dielectric constant, a structure having a high dielectric constant, a capacitor including the structure, a method of forming the capacitor
KR20050101626A (ko) 감소된 불순물을 갖는 고유전막의 제조방법
KR100422565B1 (ko) 반도체 소자의 캐패시터 제조방법
JP2007519225A (ja) ハフニウムベースの高誘電率誘電体の原子層堆積
US20080138503A1 (en) Method For Forming Dielectric Film And Method For Forming Capacitor In Semiconductor Device Using The Same
US6713199B2 (en) Multilayer structure used especially as a material of high relative permittivity
KR100335775B1 (ko) 반도체 소자의 캐패시터 제조 방법
CN113658941A (zh) 一种hzo/ao/hzo纳米叠层薄膜及其制备方法和应用
KR100518560B1 (ko) 원자층 증착법을 이용한 박막 형성방법
KR102246261B1 (ko) 반도체 메모리 소자용 커패시터 및 이의 제조 방법
KR20050033323A (ko) 하프늄 산화막의 제조방법
KR100475116B1 (ko) 산화알루미늄/산화하프늄 복합유전막을 가지는 반도체메모리 소자의 커패시터 및 그 제조 방법
KR20010088207A (ko) 탄탈륨산화막-티타늄산화막 복합유전막 형성방법
KR100624927B1 (ko) 반도체 소자의 캐패시터 제조 방법
KR100670671B1 (ko) 반도체 소자의 하프늄 산화막 형성방법
KR20040070617A (ko) 반도체 메모리 소자 및 그 제조방법
KR20050076982A (ko) 고유전막을 갖는 캐패시터 제조방법
KR20050067521A (ko) ＬａＯＮ 막을 이용한 캐패시터 제조방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination