KR100965771B1 - 탄탈륨산화막을 구비한 유전막 제조 방법 및 그를 이용한캐패시터 제조 방법 - Google Patents

탄탈륨산화막을 구비한 유전막 제조 방법 및 그를 이용한캐패시터 제조 방법 Download PDF

Info

Publication number
KR100965771B1
KR100965771B1 KR1020070044309A KR20070044309A KR100965771B1 KR 100965771 B1 KR100965771 B1 KR 100965771B1 KR 1020070044309 A KR1020070044309 A KR 1020070044309A KR 20070044309 A KR20070044309 A KR 20070044309A KR 100965771 B1 KR100965771 B1 KR 100965771B1
Authority
KR
South Korea
Prior art keywords
oxide film
film
tantalum oxide
zirconium oxide
heat treatment
Prior art date
Application number
KR1020070044309A
Other languages
English (en)
Other versions
KR20080098913A (ko
Inventor
길덕신
염승진
이기정
송한상
김영대
김진혁
도관우
노재성
곽노정
손현철
김진웅
이덕원
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070044309A priority Critical patent/KR100965771B1/ko
Publication of KR20080098913A publication Critical patent/KR20080098913A/ko
Application granted granted Critical
Publication of KR100965771B1 publication Critical patent/KR100965771B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02183—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing tantalum, e.g. Ta2O5
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02189—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing zirconium, e.g. ZrO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Semiconductor Memories (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

본 발명은 탄탈륨산화막을 기판의 종류에 무관하게 유전율이 큰 결정면 방향으로 우선 배향시킬 수 있는 유전막 제조 방법 및 캐패시터 제조 방법을 제공하기 위한 것으로, 본 발명의 유전막 제조 방법은 결정질의 지르코늄산화막(50∼100Å)을 형성하는 단계; 상기 지르코늄산화막의 결정성 증가를 위해 제1열처리(350∼500℃에서 진행)를 진행하는 단계; 상기 열처리된 지르코늄산화막 상에 탄탈륨산화막(60∼100Å)을 형성하는 단계; 및 상기 탄탈륨산화막의 결정화를 위해 제2열처리(700∼1000℃)를 진행하는 단계를 포함하고, 상술한 본 발명은 (001) 결정면으로 우선 배향된 탄탈륨산화막이 육방정계 결정상과 (001) 우선 배향성에 기인한 50 이상의 높은 유전율을 가지므로 DRAM 캐패시터 유전막, 게이트절연막 그리고 RFID 캐패시터 유전막에 적용할 경우 (001) 우선 배향된 탄탈륨산화막의 높은 유전율을 이용할 수 있어 50nm 급 이하의 DRAM 소자 개발이 용이해진다.
유전막, 탄탈륨산화막, 결정상, 정방정계, 육방정계, 사방정계, 유전율

Description

탄탈륨산화막을 구비한 유전막 제조 방법 및 그를 이용한 캐패시터 제조 방법{METHOD FOR FABRICATING DIELECTRIC LAYER WITH TANTANLUM OXIDE AND METHOD FOR FABRICATING CAPACITOR USING THE SAME}
도 1은 종래기술에 따른 사방정계 결정상으로 결정화된 탄탈륨산화막의 X선 회절도.
도 2는 지르코늄산화막 위에 형성된 탄탈륨산화막을 후열처리한 후의 X선 회절 분석결과.
도 3a 내지 도 3d는 본 발명의 제1실시예에 따른 탄탈륨산화막 제조 방법을 도시한 도면.
도 4a 내지 도 4c는 본 발명의 제2실시예에 따른 탄탈륨산화막 제조 방법을 도시한 도면.
도 5는 지르코늄산화막의 두께에 따른 XRD(X-Ray Diffraction) 결과.
도 6은 증착온도에 따른 탄탈륨산화막의 결정화 온도를 비교한 도면.
도 7a는 결정화 되지 않은 40Å 두께의 ZrO2(비정질 ZrO2) 위에 형성된 Ta2O5 박막의 열처리 온도에 따른 결정화 거동을 나타낸 XRD(X-Ray Diffraction) 도면.
도 7b는 열처리를 통해 이미 결정화된 40Å ZrO2(결정질 ZrO2) 위에 형성된 Ta2O5 박막의 후열처리 온도에 따른 결정화 거동을 나타내는 XRD 도면.
도 8a 내지 도 8e는 본 발명의 제1실시예에 따른 탄탈륨산화막 제조 방법을 적용한 캐패시터의 제조 방법을 도시한 도면.
* 도면의 주요 부분에 대한 부호의 설명
21 : 기판 22, 22A : 지르코늄산화막
23 : 제1열처리 24, 24A : 탄탈륨산화막
25 : 제2열처리
본 발명은 반도체소자 제조 방법에 관한 것으로, 특히 유전막 제조 방법 및 그를 이용한 캐패시터 제조 방법에 관한 것이다.
일반적으로 탄탈륨산화막(예, Ta2O5)은 그 결정상이 사방정계(Orthorhombic) 또는 육방정계(Heaxagonal) 결정상을 갖는데 특별한 경우를 제외하고는 도 1에 도시된 바와 같이, 사방정계 결정상으로 형성되는 것이 일반적이다.
도 1은 종래기술에 따른 사방정계 결정상으로 결정화된 탄탈륨산화막의 X선 회절도이다.
도 1을 참조하면, 사방정계 결정상으로 결정화된 탄탈륨산화막에 대해 X선 회절 분석을 하면, (001), (100), (101), (002), (102)와 같은 결정면이 관찰되고, 특히 (001) 결정면의 피크(peak)가 가장 강하게 관찰됨을 알 수 있다.
유전 특성 측면에서 볼 때 육방정계 결정상이 사방정계 결정상에 비하여 유전율이 60 이상으로 매우 유리한 특성을 보이지만 (002) 결정면을 갖는 루테늄(Ru) 기판 위에서만 육방정계 결정상으로 형성되는 것이 일반적으로 알려져 있다. 또한 육방정계 결정상일지라도 특별한 방향으로 우선 배향될 경우 유전율이 100 이상으로 커질 수 있다는 보고는 있으나 이 경우 모두 루테늄막을 기판으로 사용한 경우이다.
종래에는 유전율이 큰 결정면 방향으로 우선 배향된 탄탈륨산화막을 루테늄막을 제외한 다른 기판 위에서 형성할 수 없어 유전율이 큰 탄탈륨산화막을 캐패시터의 유전막으로 적용하는 데는 한계가 있다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위해 안출한 것으로서, 탄탈륨산화막을 기판의 종류에 무관하게 유전율이 큰 결정면 방향으로 우선 배향시킬 수 있는 유전막 제조 방법을 제공하는데 그 목적이 있다.
또한, 본 발명의 다른 목적은 유전율이 큰 결정면 방향으로 우선 배향된 탄탈륨산화막을 구비하는 캐패시터 제조 방법을 제공하는데 있다.
상기 목적을 달성하기 위한 본 발명의 유전막 제조 방법은 결정질의 지르코늄산화막을 형성하는 단계; 상기 지르코늄산화막의 결정성 증가를 위해 제1열처리를 진행하는 단계; 상기 열처리된 지르코늄산화막 상에 탄탈륨산화막을 형성하는 단계; 및 상기 탄탈륨산화막의 결정화를 위해 제2열처리를 진행하는 단계를 포함하는 것을 특징으로 하고, 상기 제1열처리는 상기 제2열처리보다 열처리온도가 더 낮은 것을 특징으로 하며, 상기 제1열처리는 350∼500℃에서 진행하고, 상기 제2열처리는 700∼1000℃ 에서 진행하는 것을 특징으로 하며, 상기 지르코늄산화막은 50∼100Å 두께로 형성하는 것을 특징으로 하고, 상기 탄탈륨산화막은 60∼100Å두께로 형성하는 것을 특징으로 한다.
그리고, 본 발명의 캐패시터 제조 방법은 하부전극을 형성하는 단계; 상기 하부전극 상에 결정질의 지르코늄산화막을 형성하는 단계; 상기 지르코늄산화막의 결정성 증가를 위해 제1열처리를 진행하는 단계; 상기 열처리된 지르코늄산화막 상에 탄탈륨산화막을 형성하는 단계; 상기 탄탈륨산화막의 결정화를 위해 제2열처리를 진행하는 단계; 및 상기 열처리된 탄탈륨산화막 상에 상부전극을 형성하는 단계를 포함하는 것을 특징으로 하고, 상기 제1열처리는 상기 제2열처리보다 열처리온도가 더 낮은 것을 특징으로 하며, 상기 제1열처리는 350∼500℃에서 진행하고, 상기 제2열처리는 700∼1000℃ 에서 진행하는 것을 특징으로 하며, 상기 지르코늄산화막은 50∼100Å 두께로 형성하는 것을 특징으로 하고, 상기 탄탈륨산화막은 60∼100Å두께로 형성하는 것을 특징으로 한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
본 발명은 탄탈륨산화막이 유전율이 작은 사방정계 구조로 결정화되거나 또는 루테늄막과 같은 특별한 기판 위에서만 유전율이 큰 육방정계 구조로 결정화 되는 것을 해결하기 위한 것이며, 특히 탄탈륨산화막의 결정화 거동을 제어하기 위하여 탄탈륨산화막 증착 전에 정방정계(Tetragonal) 구조로 결정화된 완충막을 미리 형성한다. 여기서, 완충막은 탄탈륨산화막이 결정화될 때 우선 배향성을 제어하는 역할을 한다.
이와 같이, 정방정계 구조로 결정화된 완충막 상에 탄탈륨산화막을 형성하면, 탄탈륨산화막은 (001) 결정면 방향으로 우선 배향된 결정구조를 갖는다. 자세한 설명은 후술하기로 하며, 이하, 실시예에서 완충막은 정방정계 결정상으로 결정화된 지르코늄산화막을 이용하고, 탄탈륨산화막은 'Ta2O5'라 가정하고, 지르코늄산화막은 'ZrO2'라 가정한다.
도 2는 지르코늄산화막 위에 형성된 탄탈륨산화막을 후열처리한 후의 X선 회절 분석결과이다. 지르코늄산화막은 40Å 두께이고, 탄탈륨산화막은 80Å 두께이며, 지르코늄산화막은 결정질이다. 열처리 온도는 450℃, 550℃, 650℃, 750℃, 800℃으로 점차 증가시키면서 측정하였다.
도 2를 살펴보면, 열처리온도가 750℃ 이상(750℃, 800℃)인 경우 탄탈륨산 화막의 결정화가 이루어질 뿐만아니라 (001) 결정면 방향으로 우선 배향성이 강하게 나타나는 것을 볼 수 있다. 여기서, (001) 결정면은 육방정계 결정상이다. 그리고, (001) 결정면은 열처리 온도가 증가할수록 더욱 강하게 관찰된다. 참고로, (001) 결정면의 피크가 보이는 구간은 2-theta(θ)가 22.96°인 경우이다.
위와 같은 도 2에 따르면, 정방정계 결정상으로 결정화된 결정질 지르코늄산화막 상에서는 탄탈륨산화막이 육방정계 결정상으로 결정화되고, 특히나 (001) 결정면 방향으로 우선 배향됨을 알 수 있다.
따라서, 캐패시터에 적용할 경우, 전극 물질 위에서 바로 탄탈륨산화막을 증착하지 않고 지르코늄산화막을 먼저 형성한 후에 탄탈륨산화막을 증착하면, 전극의 종류에 관계없이 유전율이 큰 결정면 방향으로 우선 배향된 탄탈륨산화막을 증착할 수 있다.
탄탈륨산화막의 결정성 및 (001) 결정면 방향으로의 우선 배향성을 향상시키기 위해 본 발명은 다음과 같은 실시예들을 적용한다.
실시예들에서, 지르코늄산화막은 단원자증착법(Atomic Layer Deposition; ALD)을 이용하여 증착하고, 탄탈륨산화막은 단원자증착법을 이용하여 증착한다. 한편, 탄탈륨산화막은 단원자증착법외에도 스퍼터링법 또는 화학기상증착법을 이용하여 증착할 수도 있는데, 이들 증착법을 이용하여도 결정성 및 (001) 결정면 방향으로의 우선 배향성을 향상시킬 수 있다.
도 3a 내지 도 3d는 본 발명의 제1실시예에 따른 탄탈륨산화막 제조 방법을 도시한 도면이다.
도 3a에 도시된 바와 같이, 기판(21) 위에 일정 두께의 완충막을 증착한다. 이때, 완충막은 후속에 증착되는 탄탈륨산화막의 결정성 및 (001) 결정면 방향으로의 우선 배향성을 향상시키기 위한 목적으로 사용된다.
바람직하게, 완충막은 지르코늄산화막(ZrO2, 22)이며, 지르코늄산화막(22)은 단원자증착법(ALD)을 이용하여 증착한다. 단원자증착법 적용시 지르코늄산화막(22)의 두께는 연속적인 막 형태가 형성되도록 단위사이클당 적어도 10Å 이상의 두께로 제어한다. 이러한 두께 조절은 단원자증착법(ALD) 적용시 단위사이클의 횟수를 조절하므로써 가능하다.
지르코늄산화막(22)의 단원자증착법은, 지르코늄소스 주입 단계, 퍼지 단계, 반응가스 주입 단계 및 퍼지 단계로 이루어진 단위사이클을 반복 진행하여 50∼100Å 두께로 증착한다. 단위사이클에 대해 살펴보면, 지르코늄소스를 주입하여 지르코늄소스를 흡착시키고, 퍼지 단계를 통해 미반응하고 잔류하는 지르코늄소스를 제거하며, 반응가스를 주입하여 흡착된 지르코늄소스와의 반응을 통해 ZrO2 박막을 증착하고, 마지막으로 퍼지단계를 통해 미반응 반응가스 및 반응부산물을 제거한다. 위와 같은 단위사이클 진행시 기판 온도는 200∼350℃의 저온을 유지한다.
지르코늄산화막(22)의 단원자증착법 적용시, 지르코늄소스는 Zr(O-tBu)4, Zr[N(CH3)2]4, Zr[N(C2H5)(CH3)]4, Zr[N(C2H5)2]4, Zr(tmhd)4, Zr(OiC3H7)3(tmhd) 또는 Zr(OtBu)4 중에서 선택된 어느 하나를 사용한다.
반응가스는 흡착된 지르코늄 소스의 산화를 위한 산화원으로서, 이러한 반응가스는 H2O, O3 또는 산소 플라즈마(O2 Plasma) 중에서 선택된 어느 하나를 사용한다. 이때, 산화원으로 O3를 사용할 경우 O3의 농도를 150∼300g/m3으로 제어한다.
퍼지단계는 잔류 미반응 가스 또는 반응 부산물을 제거하는 단계로서, 진공 펌프를 이용하여 제거하거나, 또는 비활성 기체인 아르곤(Ar) 또는 질소(N2)를 반응 챔버내에 불어 넣어 제거한다.
위와 같이 일련의 방법에 의해 증착된 지르코늄산화막(22)은 그 두께가 50∼100Å이므로, 결정성을 갖는다. 후술하겠지만, 지르코늄산화막(22)은 두께의 얇고 두꺼움에 따라 결정질, 비정질로 구분할 수 있다.
도 3b에 도시된 바와 같이, 지르코늄산화막(도 3a의 22)의 결정성을 증가시키기 위해 제1열처리(23)를 진행한다. 이로써 정방정계 결정상의 지르코늄산화막(22A)이 형성되는데, 이는 제1열처리에 의해 지르코늄산화막(22)의 결정구조가 정방정계 결정상이 됨을 의미한다.
바람직하게, 지르코늄산화막의 결정화 증가를 위한 제1열처리(23)는 350∼500℃의 온도에서 진행한다. 이와 같은 온도에서 진행하는 제1열처리(23)에 의해 지르코늄산화막(22A)의 결정성이 정방정계 결정상으로 더욱 증가되는 것이다.
제1열처리(23)의 방법으로는 급속 열처리(Rapid Thermal Anneal) 방법 또는 노열처리(Furnace anneal) 방법을 사용한다. 제1열처리(23)는 분위기로 N2, Ar 또는 진공 중에서 선택된 어느 하나를 이용하여 진행한다.
전술한 바와 같은 제1열처리(23)에 의해 지르코늄산화막을 미리 결정화시키면, 후속에 증착되는 탄탈륨산화막의 결정화를 더욱 촉진시킬 수 있다. 또한, 제1열처리(23)에 의해 후술하는 제2실시예보다 지르코늄산화막의 결정성이 더욱 증가된다.
도 3c에 도시된 바와 같이, 지르코늄산화막(22A) 상에 탄탈륨산화막(Ta2O5, 24)을 증착하는데, 이때 탄탈륨산화막(24)은 지르코늄산화막 증착과 동일하게 단원자 증착법(ALD)에 의해 증착한다.
탄탈륨산화막(24)의 단원자증착법은, 탄탈륨 소스 주입 단계, 퍼지 단계, 반응가스 주입 단계 및 퍼지 단계로 이루어진 단위사이클을 반복 진행하여 60∼100Å두께로 증착한다. 단위사이클에 대해 설명하면, 탄탈륨소스를 주입하여 탄탈륨 소스를 흡착시키고, 퍼지 단계를 통해 미반응하고 잔류하는 탄탈륨소스를 제거하며, 반응가스를 주입하여 흡착된 탄탈륨소스와의 반응을 통해 Ta2O5 박막을 증착하고, 마지막으로 퍼지단계를 통해 미반응 반응가스 및 반응부산물을 제거한다. 위와 같은 단위사이클 진행시 기판 온도는 200∼450℃을 유지한다.
탄탈륨산화막(24)의 단원자증착법 적용시, 탄탈륨소스로는 Ta[N(CH3)2]5, Ta[N(C2H5)2]5, Ta(OC2H5)5, 또는 Ta(OCH3)5 중에서 선택된 어느 하나를 사용한다.
반응가스는 흡착된 탄탈륨 소스의 산화를 위한 산화원으로서, 이러한 반응가 스는 H2O, O3 또는 산소 플라즈마(O2 Plasma) 중에서 선택된 어느 하나를 사용한다. 이때, 산화원으로 O3를 사용할 경우 O3의 농도를 150∼300g/m3으로 제어한다.
퍼지단계는 잔류 미반응 가스 또는 반응 부산물을 제거하는 단계로서, 진공 펌프를 이용하여 제거하거나, 또는 비활성 기체인 아르곤(Ar) 또는 질소(N2)를 반응 챔버내에 불어 넣어 제거한다.
전술한 바와 같은 일련의 방법에 의해 탄탈륨산화막(24)을 증착하면, 정방정계 결정상의 지르코늄산화막(22A) 위에서 탄탈륨산화막(24)이 증착됨에 따라 탄탈륨산화막(24)은 (001) 결정면 방향으로 우선 배향된 구조를 갖는다.
도 3d에 도시된 바와 같이, 탄탈륨산화막(도 3c의 24)의 결정화를 위하여 적어도 600℃ 이상의 온도에서 제2열처리(25)를 진행한다. 이로써, 육방정계 결정상의 탄탈륨산화막(24A)이 형성된다.
제2열처리(25)의 방법으로는 급속 열처리(Rapid Thermal Anneal) 방법 또는 노열처리(Furnace anneal) 방법을 사용한다. 제2열처리(25)는 분위기로 N2, Ar 또는 진공 중에서 선택된 어느 하나를 이용하여 진행하며, 제2열처리(25) 진행시 온도는 급속열처리법을 사용할 경우 700∼1000℃로 유지한다.
도 4a 내지 도 4c는 본 발명의 제2실시예에 따른 탄탈륨산화막 제조 방법을 도시한 도면이다.
도 4a에 도시된 바와 같이, 기판(31) 위에 일정 두께의 완충막을 증착한다. 이때, 완충막은 후속에 증착되는 탄탈륨산화막의 결정성 및 (001) 결정면 방향으로의 우선 배향성을 향상시키기 위한 목적으로 사용된다.
바람직하게, 완충막은 지르코늄산화막(ZrO2, 32)이며, 지르코늄산화막(32)은 단원자증착법(ALD)을 이용하여 증착한다. 단원자증착법 적용시 지르코늄산화막(32)의 두께는 연속적인 막 형태가 형성되도록 단위사이클당 적어도 10Å 이상의 두께로 제어한다. 이러한 두께 조절은 단원자증착법(ALD) 적용시 단위사이클의 횟수를 조절하므로써 가능하다.
지르코늄산화막(32)의 단원자증착법은, 지르코늄소스 주입 단계, 퍼지 단계, 반응가스 주입 단계 및 퍼지 단계로 이루어진 단위사이클을 반복 진행하여 50∼100Å 두께로 증착한다. 단위사이클에 대해 살펴보면, 지르코늄소스를 주입하여 지르코늄소스를 흡착시키고, 퍼지 단계를 통해 미반응하고 잔류하는 지르코늄소스를 제거하며, 반응가스를 주입하여 흡착된 지르코늄소스와의 반응을 통해 ZrO2 박막을 증착하고, 마지막으로 퍼지단계를 통해 미반응 반응가스 및 반응부산물을 제거한다. 위와 같은 단위사이클 진행시 기판 온도는 200∼350℃의 저온을 유지한다.
지르코늄산화막(32)의 단원자증착법 적용시, 지르코늄소스는 Zr(O-tBu)4, Zr[N(CH3)2]4, Zr[N(C2H5)(CH3)]4, Zr[N(C2H5)2]4, Zr(tmhd)4, Zr(OiC3H7)3(tmhd) 또는 Zr(OtBu)4 중에서 선택된 어느 하나를 사용한다.
반응가스는 흡착된 지르코늄 소스의 산화를 위한 산화원으로서, 이러한 반응 가스는 H2O, O3 또는 산소 플라즈마(O2 Plasma) 중에서 선택된 어느 하나를 사용한다. 이때, 산화원으로 O3를 사용할 경우 O3의 농도를 150∼300g/m3으로 제어한다.
퍼지단계는 잔류 미반응 가스 또는 반응 부산물을 제거하는 단계로서, 진공 펌프를 이용하여 제거하거나, 또는 비활성 기체인 아르곤(Ar) 또는 질소(N2)를 반응 챔버내에 불어 넣어 제거한다.
위와 같이 일련의 방법에 의해 증착된 지르코늄산화막(32)은 그 두께가 50∼100Å이므로, 결정성을 갖는다. 후술하겠지만, 지르코늄산화막(32)은 두께의 얇고 두꺼움에 따라 결정질, 비정질로 구분할 수 있다.
도 4b에 도시된 바와 같이, 지르코늄산화막(32) 상에 탄탈륨산화막(Ta2O5, 33)을 증착하는데, 이때 탄탈륨산화막(33)은 지르코늄산화막(32) 증착과 동일하게 단원자 증착법(ALD)에 의해 증착한다.
탄탈륨산화막(33)의 단원자증착법은, 탄탈륨 소스 주입 단계, 퍼지 단계, 반응가스 주입 단계 및 퍼지 단계로 이루어진 단위사이클을 반복 진행하여 60∼100Å두께로 증착한다. 단위사이클에 대해 설명하면, 탄탈륨소스를 주입하여 탄탈륨 소스를 흡착시키고, 퍼지 단계를 통해 미반응하고 잔류하는 탄탈륨소스를 제거하며, 반응가스를 주입하여 흡착된 탄탈륨소스와의 반응을 통해 Ta2O5 박막을 증착하고, 마지막으로 퍼지단계를 통해 미반응 반응가스 및 반응부산물을 제거한다. 위와 같은 단위사이클 진행시 기판 온도는 200∼450℃을 유지한다.
탄탈륨산화막(33)의 단원자증착법 적용시, 탄탈륨소스로는 Ta[N(CH3)2]5, Ta[N(C2H5)2]5, Ta(OC2H5)5, 또는 Ta(OCH3)5 중에서 선택된 어느 하나를 사용한다.
반응가스는 흡착된 탄탈륨 소스의 산화를 위한 산화원으로서, 이러한 반응가스는 H2O, O3 또는 산소 플라즈마(O2 Plasma) 중에서 선택된 어느 하나를 사용한다. 이때, 산화원으로 O3를 사용할 경우 O3의 농도를 150∼300g/m3으로 제어한다.
퍼지단계는 잔류 미반응 가스 또는 반응 부산물을 제거하는 단계로서, 진공 펌프를 이용하여 제거하거나, 또는 비활성 기체인 아르곤(Ar) 또는 질소(N2)를 반응 챔버내에 불어 넣어 제거한다.
전술한 바와 같은 일련의 방법에 의해 탄탈륨산화막(33)을 증착하면, 결정질의 지르코늄산화막(32) 위에서 탄탈륨산화막(33)이 증착됨에 따라, 탄탈륨산화막(33)은 (001) 결정면 방향으로 우선 배향된 구조를 갖는다.
도 4c에 도시된 바와 같이, 마지막으로, 탄탈륨산화막(33)의 결정화를 위하여 적어도 600℃ 이상의 온도에서 열처리(34)를 진행한다. 이러한 열처리(34)에 의해 육방정계 결정상의 탄탈륨산화막(33A)이 형성된다.
열처리(34)의 방법으로는 급속 열처리(Rapid Thermal Anneal) 방법 또는 노열처리(Furnace anneal) 방법을 사용한다. 열처리(34)는 분위기로 N2, Ar 또는 진공 중에서 선택된 어느 하나를 이용하여 진행하며, 열처리(34)시 온도는 급속열처리법을 사용할 경우 700∼1000℃로 유지한다.
상술한 제1실시예 및 제2실시예에 따르면, 지르코늄산화막은 적어도 50Å 이상의 두께(50∼100Å)로 증착하고, 탄탈륨산화막은 적어도 60Å 이상의 두께(60∼100Å)로 증착한다. 이처럼, 두께를 조절하는 이유는 다음과 같다.
먼저, 지르코늄산화막은 그 두께가 50Å보다 얇을 경우, 충분히 결정화가 되지 않거나 비정질로 남아 있게 된다. 이렇게 되면, 상부의 탄탈륨산화막의 결정화 온도를 감소시키거나 또는 결정구조를 유전율이 큰 우선 배향된 구조로 만들 수 없게 된다. 따라서, 탄탈륨산화막의 유전율을 최대화시키기 위해서는 지르코늄산화막의 두께를 50Å 이상의 두께로 하여 정방정계 결정성을 최대화시켜야 한다.
도 5는 지르코늄산화막의 두께에 따른 XRD(X-Ray Diffraction) 결과이다. 증착두께는 증착 조건 중의 사이클수(15cyc, 20cyc, 30cyc, 40cyc, 50cyc, 70cyc, 90cyc, 120cyc)에 따른 것으로, 사이클수가 클수록 증착두께가 증가한다.
도 5에 도시된 바와 같이, 지르코늄산화막은 증착 두께가 증가함에 따라 결정성을 가짐을 알 수 있다. 일예로, 120cycle에서는 T(101), T(200)의 결정상이 나타나고 있다. 여기서, T는 정방정계(Tetragonal)의 결정상을 의미한다.
실험에 의하면, 지르코늄산화막은 40Å 이하는 비정질상태이고, 40∼50Å 두께는 비정질과 결정상이 혼합된 영역이며, 50Å 이상은 결정상만이 존재하게 된다.
다음으로, 탄탈륨산화막은 그 두께를 50Å 이하로 하는 경우에는 후속 열처리를 진행하더라도 결정화가 거의 이루어지지 않는다. 이는 열처리가 진행되더라도 여전히 비정질상으로 남아 있음을 의미하며, 비정질의 탄탈륨산화막은 결정화된 탄탈륨산화막보다 우선 배향성이 약하므로 유전율을 최대화하는데 한계가 있다. 즉, 비정질의 탄탈륨산화막은 유전율이 작다.
결과적으로, 탄탈륨산화막의 유전율을 최대화시키기 위해서는 지르코늄산화막의 두께를 50Å 이상의 두께로 하거나 또는 50Å 이상의 두께로 하면서 후속 열처리를 진행하므로써 결정성을 증가시켜 정방정계 결정성을 최대화시켜야 하며, 이러한 결정질의 지르코늄산화막 상에서는 (001) 결정면 방향으로 우선 배향된 탄탈륨산화막을 증착할 수가 있다.
탄탈륨산화막의 결정성을 향상시키기 위한 제3실시예로는, 탄탈륨산화막의 증착 온도를 조정하므로써 가능하다.
도 6은 증착온도에 따른 탄탈륨산화막의 결정화 온도를 비교한 도면이다.
도 6에 도시된 바와 같이, 증착 온도가 280℃에서 300℃로 증가할 경우 (001) 우선 배향성은 그대로 유지되면서도 결정화 온도가 750℃에서 700℃도로 감소된다. 즉, 280℃에서 증착된 탄탈륨산화막은 결정화가 750℃에서 발생하지만, 300℃에서 증착된 탄탈륨산화막은 결정화가 700℃에서 발생한다. 이로써, 300℃에서 증착된 탄탈륨산화막은 750℃ 온도에서도 (001) 결정면 방향으로 우선 배향됨을 알 수 있다.
결국, 탄탈륨산화막은 증착온도가 높으면 결정화 온도를 낮출 수 있고, 이로써 (001) 결정면 방향으로 우선 배향되기 위한 결정화 온도를 낮출 수 있다.
전술한 제1실시예 내지 제3실시예에 따르면, 탄탈륨산화막은 결정질의 지르 코늄산화막 위에서 형성될 때 결정성이 향상되고, 더불어 (001) 결정면 방향으로 우선 배향됨을 알 수 있다.
도 7a는 결정화 되지 않은 40Å 두께의 ZrO2(비정질 ZrO2) 위에 형성된 Ta2O5 박막의 열처리 온도에 따른 결정화 거동을 나타낸 XRD(X-Ray Diffraction) 도면이고, 도 7b는 열처리를 통해 이미 결정화된 40Å ZrO2(결정질 ZrO2) 위에 형성된 Ta2O5 박막의 후열처리 온도에 따른 결정화 거동을 나타내는 XRD 도면이다.
도 7a 및 도 7b에 도시된 바와 같이, 결정화된 40Å ZrO2 위에 형성된 Ta2O5 박막은 결정화 되지 않은 40Å ZrO2 위에 형성된 Ta2O5 박막에 비하여 결정화 온도가 50℃ 정도 낮은 특성을 보이는 것을 알 수 있다. 아울러, 두 조건의 Ta2O5 모두 (001) 결정면 방향으로 우선 배향된 박막의 특성을 잘 보여주고 있다.
도 8a 내지 도 8e는 본 발명의 제1실시예에 따른 탄탈륨산화막 제조 방법을 적용한 캐패시터의 제조 방법을 도시한 도면이다.
도 8a에 도시된 바와 같이, 하부전극(101)을 형성한다. 하부전극(101)은 평판, 오목형(Concave) 또는 원통형(Cylinder)의 모양을 갖는다. 그리고, 하부전극(101)은 인(P) 또는 비소(As)와 같은 불순물이 도핑된 폴리실리콘막, 티타늄질화막(TiN), 루테늄막(Ru), 루테늄산화막(RuO2), 백금막(Pt), 이리듐막(Ir), 이리듐산화막(IrO2), 하프늄질화막(HfN) 또는 지르코늄질화막(ZrN) 중에서 선택된 어느 하나 를 사용한다. 여기서, 루테늄산화막(RuO2)과 이리듐산화막(IrO2)은 캐패시터의 전극으로 사용되는 금속성 산화막으로 알려져 있다.
이와 같이, 하부전극(101)은 루테늄막외에 여러 물질이 가능한데, 이는 후속 탄탈륨산화막의 결정성 향상을 위해 지르코늄산화막을 완충막으로 도입하기 때문에 가능한 것이다.
다음으로, 하부전극(101) 상에 지르코늄산화막(102)을 증착한다. 이때, 지르코늄산화막(102)은 단원자증착법을 이용하여 50∼100Å 두께로 증착한다.
지르코늄산화막(102)의 단원자증착법은, 지르코늄소스 주입 단계, 퍼지 단계, 반응가스 주입 단계 및 퍼지 단계로 이루어진 단위사이클을 반복 진행하여 50∼100Å 두께로 증착한다. 단위사이클에 대해 살펴보면, 지르코늄소스를 주입하여 지르코늄소스를 흡착시키고, 퍼지 단계를 통해 미반응하고 잔류하는 지르코늄소스를 제거하며, 반응가스를 주입하여 흡착된 지르코늄소스와의 반응을 통해 ZrO2 박막을 증착하고, 마지막으로 퍼지단계를 통해 미반응 반응가스 및 반응부산물을 제거한다. 위와 같은 단위사이클 진행시 기판 온도는 200∼350℃의 저온을 유지한다.
지르코늄산화막(102)의 단원자증착법 적용시, 지르코늄소스는 Zr(O-tBu)4, Zr[N(CH3)2]4, Zr[N(C2H5)(CH3)]4, Zr[N(C2H5)2]4, Zr(tmhd)4, Zr(OiC3H7)3(tmhd) 또는 Zr(OtBu)4 중에서 선택된 어느 하나를 사용한다.
반응가스는 흡착된 지르코늄 소스의 산화를 위한 산화원으로서, 이러한 반응 가스는 H2O, O3 또는 산소 플라즈마(O2 Plasma) 중에서 선택된 어느 하나를 사용한다. 이때, 산화원으로 O3를 사용할 경우 O3의 농도를 150∼300g/m3으로 제어한다.
퍼지단계는 잔류 미반응 가스 또는 반응 부산물을 제거하는 단계로서, 진공 펌프를 이용하여 제거하거나, 또는 비활성 기체인 아르곤(Ar) 또는 질소(N2)를 반응 챔버내에 불어 넣어 제거한다.
전술한 바와 같은 방법에 의해 증착된 지르코늄산화막(102)은 그 두께가 50Å 이상이므로, 결정성을 갖는다.
도 8b에 도시된 바와 같이, 지르코늄산화막(102)의 결정성을 증가시키기 위하여 제1열처리(103)를 진행한다. 이로써 정방정계 결정상의 지르코늄산화막(102A)이 형성되는데, 이는 제1열처리(103)에 의해 지르코늄산화막(102)의 결정상이 정방정계 결정상이 됨을 의미한다.
바람직하게, 지르코늄산화막의 결정화 증가를 위한 제1열처리(103)는 350∼500℃의 온도에서 진행한다. 이러한 제1열처리(103)에 의해 지르코늄산화막의 결정성이 더욱 증가된다.
제1열처리(103)의 방법으로는 급속 열처리(Rapid Thermal Anneal) 방법 또는 노열처리(Furnace anneal) 방법을 사용한다. 제1열처리(23)는 분위기로 N2, Ar 또는 진공 중에서 선택된 어느 하나를 이용하여 진행한다.
전술한 바와 같은 제1열처리(103)에 의해 지르코늄산화막을 미리 결정화시키 면, 후속에 증착되는 탄탈륨산화막의 결정화를 촉진시킬 수 있다.
도 8c에 도시된 바와 같이, 탄탈륨산화막(104)을 60∼100Å 두께로 증착한다. 탄탈륨산화막(104)은 스퍼터링(Sputtering), 화학기상증착법(CVD) 또는 단원자 증착법(ALD) 중에서 선택된 어느 하나의 증착법을 이용하여 증착한다.
예컨대, 탄탈륨산화막(104)의 단원자증착법은, 탄탈륨 소스 주입 단계, 퍼지 단계, 반응가스 주입 단계 및 퍼지 단계로 이루어진 단위사이클을 반복 진행하여 60∼100Å두께로 증착한다. 단위사이클에 대해 설명하면, 탄탈륨소스를 주입하여 탄탈륨 소스를 흡착시키고, 퍼지 단계를 통해 미반응하고 잔류하는 탄탈륨소스를 제거하며, 반응가스를 주입하여 흡착된 탄탈륨소스와의 반응을 통해 Ta2O5 박막을 증착하고, 마지막으로 퍼지단계를 통해 미반응 반응가스 및 반응부산물을 제거한다. 위와 같은 단위사이클 진행시 기판 온도는 200∼450℃을 유지한다. 탄탈륨산화막(24)의 단원자증착법 적용시, 탄탈륨소스로는 Ta[N(CH3)2]5, Ta[N(C2H5)2]5, Ta(OC2H5)5, 또는 Ta(OCH3)5 중에서 선택된 어느 하나를 사용한다. 반응가스는 흡착된 탄탈륨 소스의 산화를 위한 산화원으로서, 이러한 반응가스는 H2O, O3 또는 산소 플라즈마(O2 Plasma) 중에서 선택된 어느 하나를 사용한다. 이때, 산화원으로 O3를 사용할 경우 O3의 농도를 150∼300g/m3으로 제어한다. 퍼지단계는 잔류 미반응 가스 또는 반응 부산물을 제거하는 단계로서, 진공 펌프를 이용하여 제거하거나, 또는 비활성 기체인 아르곤(Ar) 또는 질소(N2)를 반응 챔버내에 불어 넣어 제거한다.
한편, 탄탈륨산화막(104) 증착시 화학기상증착법(CVD)을 사용할 경우, 탄탈륨소스로는 Ta[N(CH3)2]5, Ta[N(C2H5)2]5, Ta(OC2H5)5, 또는 Ta(OCH3)5 중에서 선택된 어느 하나를 사용하고, 탄탈륨소스의 산화를 위한 산소원으로 H2O, O3 또는 산소 플라즈마를 사용하며, 이때 O3는 그 농도를 150∼300g/m3으로 제어한다.
전술한 바와 같이, 탄탈륨산화막(104)을 증착한 후에는, 도 8d에 도시된 바와 같이, 탄탈륨산화막(104)의 결정화를 위하여 적어도 600℃ 이상의 온도에서 제2열처리(105)를 진행한다. 이로써, 육방정계 결정상의 탄탈륨산화막(104A)이 형성된다.
제2열처리(105)의 방법으로는 급속 열처리(Rapid Thermal Anneal) 방법 또는 노열처리(Furnace anneal) 방법을 사용한다. 제2열처리(105)는 분위기로 N2, Ar 또는 진공 중에서 선택된 어느 하나를 이용하여 진행하며, 제2열처리(105) 진행시 온도는 급속열처리법을 사용할 경우 700∼1000℃로 유지한다.
다음으로, 도 8e에 도시된 바와 같이, 상부전극(106)을 형성한다. 이때, 상부전극(106)은 인(P) 또는 비소(As)와 같은 불순물이 도핑된 폴리실리콘막, 티타늄질화막(TiN), 루테늄막(Ru), 루테늄산화막(RuO2), 백금막(Pt), 이리듐막(Ir), 이리듐산화막(IrO2), 하프늄질화막(HfN), 지르코늄질화막(ZrN) 중에서 선택된 어느 하나 를 사용한다. 여기서, 루테늄산화막(RuO2)과 이리듐산화막(IrO2)은 캐패시터의 전극으로 사용되는 금속성 산화막으로 알려져 있다.
전술한 바에 따르면, 탄탈륨산화막(104) 증착이 정방정계 결정상의 지르코늄산화막(102A) 위에서 진행되므로, 탄탈륨산화막(104)은 유전율이 큰 (001) 결정면 방향으로 우선 배향된 결정구조를 갖게 되고, 결정화를 위한 제2열처리(105)에 의해 그 결정상이 육방정계 결정상이 된다.
결국, 제2열처리(105)까지 진행된 후 탄탈륨산화막(104A)은 육방정계 결정 상을 가지면서 (001) 결정면 방향으로 우선 배향되므로, 유전율이 50 이상으로 매우 증가된다.
지르코늄산화막의 경우 큐빅(Cubic)의 결정상일 때에 유전율이 23인데 반해, 정방정계 결정상의 지르코늄산화막(102A)은 유전율이 40으로 거의 2배에 가깝게 증가하게 된다. 따라서, 지르코늄산화막(102A)은 유전막으로도 작용하여 캐패시터의 누설전류특성을 더욱 좋게 하면서, 또한 큐빅 결정상보다 매우 높은 유전율을 얻을 수 있으므로, 탄탈륨산화막과 더불어 캐패시터의 정전용량을 증대시킨다.
탄탈륨산화막의 경우도 비정질일때 유전율이 20이나, 결정화됨에 따라 25∼50의 유전상수를 가지게 되고, 특히 본 발명의 실시예들과 같이 육방정계 및 (001) 결정면 방향으로 우선 배향된 결정구조를 가지면 유전율이 50 이상으로 증가되어 캐패시터에 적용할 경우 매우 큰 정전용량의 캐패시터를 얻을 수 있다.
도 8a 내지 도 8e는 본 발명의 제1실시예에 따른 탄탈륨산화막 제조 방법을 적용한 캐패시터의 제조 방법을 도시한 도면이나, 캐패시터의 제조 방법은 제2 및 제3실시예를 적용한 탄탈륨산화막 제조 방법을 적용할 수도 있다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상술한 본 발명은 (001) 결정면으로 우선 배향된 탄탈륨산화막은 육방정계 결정상과 (001) 우선 배향성에 기인한 50 이상의 높은 유전율을 가지므로 DRAM 캐패시터 유전막, 게이트절연막 그리고 RFID 캐패시터 유전막에 적용할 경우 (001) 우선 배향된 탄탈륨산화막의 높은 유전율을 이용할 수 있어 50nm 급 이하의 DRAM 소자 개발이 용이해진다.
또한, 지르코늄산화막과 같은 완충막을 미리 형성한 후 탄탈륨산화막을 증착하므로, 유전율이 큰 (001) 결정면 방향으로 우선 배향된 탄탈륨산화막을 루테늄막외에 다른 전극 위에서도 형성할 수 있게 되어 유전율이 50 이상으로 큰 탄탈륨산화막을 캐패시터의 유전막으로 적용할 수 있는 효과가 있다.

Claims (25)

  1. 결정질의 지르코늄산화막을 형성하는 단계;
    상기 지르코늄산화막의 결정성 증가를 위해 제1열처리를 진행하는 단계;
    상기 열처리된 지르코늄산화막 상에 탄탈륨산화막을 형성하는 단계; 및
    상기 탄탈륨산화막의 결정화를 위해 제2열처리를 진행하는 단계를 포함하고,
    상기 제1열처리는 350∼500℃에서 진행하고, 상기 제2열처리는 700∼1000℃ 에서 진행하는 유전막 제조 방법.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 제1항에 있어서,
    상기 지르코늄산화막은 적어도 50Å 이상의 두께로 형성하는 유전막 제조 방법.
  7. 제1항에 있어서,
    상기 지르코늄산화막은 50∼100Å 두께로 형성하는 유전막 제조 방법.
  8. 제1항에 있어서,
    상기 지르코늄산화막은 단원자증착법(ALD)으로 증착하는 유전막 제조 방법.
  9. 제1항에 있어서,
    상기 탄탈륨산화막은,
    단원자증착법(ALD), 스퍼터링법(Sputtering) 또는 화학기상증착법(CVD) 중에서 선택된 어느 하나의 증착법으로 증착하는 유전막 제조 방법.
  10. 제1항에 있어서,
    상기 탄탈륨산화막은, 적어도 60Å 이상의 두께로 형성하는 유전막 제조 방법.
  11. 제10항에 있어서,
    상기 탄탈륨산화막은, 60∼100Å두께로 형성하는 유전막 제조 방법.
  12. 제1항에 있어서,
    상기 지르코늄산화막은 정방정계 결정상이고, 상기 탄탈륨산화막은 육방정계 결정상이면서 (001) 결정면 방향으로 우선 배향된 유전막 제조 방법.
  13. 하부전극을 형성하는 단계;
    상기 하부전극 상에 결정질의 지르코늄산화막을 형성하는 단계;
    상기 지르코늄산화막의 결정성 증가를 위해 제1열처리를 진행하는 단계;
    상기 열처리된 지르코늄산화막 상에 탄탈륨산화막을 형성하는 단계;
    상기 탄탈륨산화막의 결정화를 위해 제2열처리를 진행하는 단계; 및
    상기 열처리된 탄탈륨산화막 상에 상부전극을 형성하는 단계를 포함하고,
    상기 제1열처리는 350∼500℃에서 진행하고, 상기 제2열처리는 700∼1000℃ 에서 진행하는 캐패시터 제조 방법.
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 제13항에 있어서,
    상기 지르코늄산화막은 적어도 50Å 이상의 두께로 형성하는 캐패시터 제조 방법.
  19. 제13항에 있어서,
    상기 지르코늄산화막은 50∼100Å 두께로 형성하는 캐패시터 제조 방법.
  20. 제13항에 있어서,
    상기 지르코늄산화막은 단원자증착법(ALD)으로 증착하는 캐패시터 제조 방법.
  21. 제13항에 있어서,
    상기 탄탈륨산화막은,
    단원자증착법(ALD), 스퍼터링법(Sputtering) 또는 화학기상증착법(CVD) 중에서 선택된 어느 하나의 증착법으로 증착하는 캐패시터 제조 방법.
  22. 제13항에 있어서,
    상기 탄탈륨산화막은, 적어도 60Å 이상의 두께로 형성하는 캐패시터 제조 방법.
  23. 제22항에 있어서,
    상기 탄탈륨산화막은, 60∼100Å두께로 형성하는 캐패시터 제조 방법.
  24. 제13항에 있어서,
    상기 지르코늄산화막은 정방정계 결정상이고, 상기 탄탈륨산화막은 육방정계 결정상이면서 (001) 결정면 방향으로 우선 배향된 캐패시터 제조 방법.
  25. 제13항에 있어서,
    상기 하부전극과 상부전극은,
    인(P) 또는 비소(As)와 같은 불순물이 도핑된 폴리실리콘막, 티타늄질화막(TiN), 루테늄막(Ru), 루테늄산화막(RuO2), 백금막(Pt), 이리듐막(Ir), 이리듐산화막(IrO2), 하프늄질화막(HfN) 또는 지르코늄질화막(ZrN) 중에서 선택된 어느 하나를 사용하는 캐패시터 제조 방법.
KR1020070044309A 2007-05-07 2007-05-07 탄탈륨산화막을 구비한 유전막 제조 방법 및 그를 이용한캐패시터 제조 방법 KR100965771B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070044309A KR100965771B1 (ko) 2007-05-07 2007-05-07 탄탈륨산화막을 구비한 유전막 제조 방법 및 그를 이용한캐패시터 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070044309A KR100965771B1 (ko) 2007-05-07 2007-05-07 탄탈륨산화막을 구비한 유전막 제조 방법 및 그를 이용한캐패시터 제조 방법

Publications (2)

Publication Number Publication Date
KR20080098913A KR20080098913A (ko) 2008-11-12
KR100965771B1 true KR100965771B1 (ko) 2010-06-24

Family

ID=40286132

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070044309A KR100965771B1 (ko) 2007-05-07 2007-05-07 탄탈륨산화막을 구비한 유전막 제조 방법 및 그를 이용한캐패시터 제조 방법

Country Status (1)

Country Link
KR (1) KR100965771B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10847603B2 (en) 2018-09-19 2020-11-24 Samsung Electronics Co., Ltd. Integrated circuit device and method of fabricating the same
US10892345B2 (en) 2017-07-07 2021-01-12 Samsung Electronics Co., Ltd. Semiconductor device
US11088240B2 (en) 2018-10-17 2021-08-10 Samsung Electronics Co., Ltd. Capacitor structure
KR20220130049A (ko) * 2020-10-19 2022-09-26 전남대학교산학협력단 양극산화 기반 다공성의 탄탈륨 질화물을 포함하는 광전극 및 이를 포함하는 물 분해 소자

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102009002060B4 (de) 2009-03-31 2023-08-03 Endress+Hauser Conducta Gmbh+Co. Kg Ionensensitiver Sensor mit Mehrfachschichtaufbau im sensitiven Bereich sowie Verfahren zur Herstellung eines solchen Sensors

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040102277A (ko) * 2003-05-27 2004-12-04 삼성전자주식회사 유전막 형성방법
KR100596505B1 (ko) 2004-09-08 2006-07-05 삼성전자주식회사 소잉/소팅 시스템
KR100716655B1 (ko) * 2006-06-29 2007-05-09 주식회사 하이닉스반도체 지르코늄산화막과 탄탈륨산화막이 적층된 유전막 형성 방법및 그를 이용한 캐패시터의 제조 방법
KR100716654B1 (ko) 2006-04-04 2007-05-09 주식회사 하이닉스반도체 정방정계 구조의 지르코늄산화막 형성 방법 및 그를 구비한캐패시터의 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040102277A (ko) * 2003-05-27 2004-12-04 삼성전자주식회사 유전막 형성방법
KR100596505B1 (ko) 2004-09-08 2006-07-05 삼성전자주식회사 소잉/소팅 시스템
KR100716654B1 (ko) 2006-04-04 2007-05-09 주식회사 하이닉스반도체 정방정계 구조의 지르코늄산화막 형성 방법 및 그를 구비한캐패시터의 제조 방법
KR100716655B1 (ko) * 2006-06-29 2007-05-09 주식회사 하이닉스반도체 지르코늄산화막과 탄탈륨산화막이 적층된 유전막 형성 방법및 그를 이용한 캐패시터의 제조 방법

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10892345B2 (en) 2017-07-07 2021-01-12 Samsung Electronics Co., Ltd. Semiconductor device
US11114541B2 (en) 2017-07-07 2021-09-07 Samsung Electronics Co., Ltd. Semiconductor device including capacitor
US11621339B2 (en) 2017-07-07 2023-04-04 Samsung Electronics Co., Ltd. Semiconductor device including capacitor
US11764283B2 (en) 2017-07-07 2023-09-19 Samsung Electronics Co., Ltd. Semiconductor device including capacitor
US10847603B2 (en) 2018-09-19 2020-11-24 Samsung Electronics Co., Ltd. Integrated circuit device and method of fabricating the same
US11088240B2 (en) 2018-10-17 2021-08-10 Samsung Electronics Co., Ltd. Capacitor structure
US11705483B2 (en) 2018-10-17 2023-07-18 Samsung Electronics Co., Ltd. Capacitor structure and semiconductor devices having the same
KR20220130049A (ko) * 2020-10-19 2022-09-26 전남대학교산학협력단 양극산화 기반 다공성의 탄탈륨 질화물을 포함하는 광전극 및 이를 포함하는 물 분해 소자
KR102511780B1 (ko) 2020-10-19 2023-03-21 전남대학교산학협력단 전기화학적 양극산화 및 질화에 의한 다공성의 탄탈륨 질화물을 포함하는 광전극의 제조방법

Also Published As

Publication number Publication date
KR20080098913A (ko) 2008-11-12

Similar Documents

Publication Publication Date Title
KR100716654B1 (ko) 정방정계 구조의 지르코늄산화막 형성 방법 및 그를 구비한캐패시터의 제조 방법
KR100705926B1 (ko) 반도체 소자의 캐패시터 제조방법
KR101123433B1 (ko) 고 유전률을 갖는 구조물을 형성하는 방법 및 고 유전률을 갖는 구조물
US5973911A (en) Ferroelectric thin-film capacitor
US8667654B2 (en) Method for manufacturing a polycrystalline dielectric layer
KR100722989B1 (ko) 캐패시터 및 그 제조 방법
US8945675B2 (en) Methods for forming conductive titanium oxide thin films
US6660535B2 (en) Method of forming haze- free BST films
US20020180045A1 (en) Deposition method for lead germanate ferroelectric structure with multi-layered electrode
KR100965771B1 (ko) 탄탈륨산화막을 구비한 유전막 제조 방법 및 그를 이용한캐패시터 제조 방법
US8420208B2 (en) High-k dielectric material and methods of forming the high-k dielectric material
KR101060740B1 (ko) 스트론튬과 티타늄이 함유된 유전막을 구비하는 캐패시터및 그 제조 방법
US20080123243A1 (en) Ferroelectric capacitor
CN116828971A (zh) 一种基于掺杂氮化铝薄膜的铁电二极管及其制备方法
KR100716642B1 (ko) 캐패시터의 유전막 및 그의 제조방법
KR20110060749A (ko) 캐패시터 및 그의 제조 방법
KR100475116B1 (ko) 산화알루미늄/산화하프늄 복합유전막을 가지는 반도체메모리 소자의 커패시터 및 그 제조 방법
US5976624A (en) Process for producing bismuth compounds, and bismuth compounds
KR100265846B1 (ko) 반도체소자의강유전체캐패시터제조방법
Song et al. Improvement of the electrical and interfacial propertie of TiN/ZrO2 by a modulated atomic layer deposition process with controlled O3 dosing
KR20080084434A (ko) Ｍⅰｍ 커패시터 및 이의 제조 방법
KR100464404B1 (ko) 반도체 장치의 제조 방법
KR100780650B1 (ko) 반도체 소자의 캐패시터 및 그 제조 방법
KR100844956B1 (ko) 지르코늄산화막과 니오븀산화막을 포함하는 유전막을구비한 반도체소자 및 그의 제조 방법
KR20070111640A (ko) 반도체 소자 및 그의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee