JP2007281407A - 正方晶系構造のジルコニウム酸化膜形成方法及びその膜を備えたキャパシタの製造方法 - Google Patents

正方晶系構造のジルコニウム酸化膜形成方法及びその膜を備えたキャパシタの製造方法 Download PDF

Info

Publication number
JP2007281407A
JP2007281407A JP2006180955A JP2006180955A JP2007281407A JP 2007281407 A JP2007281407 A JP 2007281407A JP 2006180955 A JP2006180955 A JP 2006180955A JP 2006180955 A JP2006180955 A JP 2006180955A JP 2007281407 A JP2007281407 A JP 2007281407A
Authority
JP
Japan
Prior art keywords
oxide film
zirconium oxide
forming
ozone
annealing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006180955A
Other languages
English (en)
Other versions
JP5038659B2 (ja
Inventor
Deok-Sin Kil
▲ドク▼ 信 吉
Kanso So
翰 相 宋
Seung-Jin Yeom
勝 珍 廉
Kizen Boku
基 善 朴
Saisei Ro
載 盛 盧
Jin-Hyock Kim
珍 赫 金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of JP2007281407A publication Critical patent/JP2007281407A/ja
Application granted granted Critical
Publication of JP5038659B2 publication Critical patent/JP5038659B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02189—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing zirconium, e.g. ZrO2
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/405—Oxides of refractory metals or yttrium
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/205—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3141—Deposition using atomic layer deposition techniques [ALD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31641—Deposition of Zirconium oxides, e.g. ZrO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02T—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO TRANSPORTATION
    • Y02T50/00—Aeronautics or air transport
    • Y02T50/60—Efficient propulsion technologies, e.g. for aircraft

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

【課題】高誘電率及び高温で安定な正方晶系構造のジルコニウム酸化膜の形成方法及びその膜を備えたキャパシタの製造方法を提供すること。
【解決手段】基板を配置した単原子蒸着用チャンバー内において、ジルコニウムソースの注入、パージ、酸化剤の注入及びパージを連続的に実施する単位サイクルを繰り返し行うか、又は、単原子蒸着用チャンバー内において、ジルコニウムソースの注入、パージ、酸化剤の注入及びパージを連続的に実施する第１サイクルと、前記酸化剤の注入（ＥＸＴＲＡ_Ｏ3）及びパージを連続的に実施する第２サイクルからなる単位サイクルを繰り返し行い、正方晶系のジルコニウム酸化膜を基板上に形成する製造方法であって、単原子蒸着工程の際、基板温度と、酸化剤の濃度及び酸化剤の露出条件とを調節する。
【選択図】図２

Description

本発明は、半導体製造技術に関し、特に、ジルコニウム酸化膜形成方法及びその膜を備えたキャパシタの製造方法に関する。
近年、６０ｎｍ級以下のＤＲＡＭ素子のキャパシタ用誘電膜として、ジルコニウム酸化膜（ＺｒＯ２）を採用するための研究が活発に行われている。ジルコニウム酸化膜を２５０℃以下の温度で単原子蒸着法（ＡＬＤ（Atomic Layer Deposition）法）により形成し、後続して熱処理を行えば、一般的に誘電率の低い単斜晶系（Monoclinic）構造や立方晶系（Cubic）構造が得られる。
ところが、高い誘電率を確保するためには、単斜晶系構造や立方晶系構造よりは、正方晶系（Tetragonal）構造が望ましいが、このような正方晶系構造の膜を得ることは非常に困難である。これは、正方晶系構造が単斜晶系構造及び立方晶系構造より高温において安定した構造であるためである。
本発明は、上記のような従来の技術の問題を解決するためになされたものであって、その目的は、高い誘電率及び高温で安定した構造を有する正方晶系構造を容易に形成できるジルコニウム酸化膜の形成方法及びその膜を備えたキャパシタの製造方法を提供することにある。
そこで、上記の目的を達成するために、本発明のジルコニウム酸化膜の形成方法は、基板を配置した単原子蒸着用チャンバー内において、ジルコニウムソースの注入、パージ、酸化剤の注入及びパージを連続的に１回実施する単位サイクルを繰り返し行いながら、正方晶系の結晶構造が前記基板上に形成されるように、前記基板の温度及び前記酸化剤の濃度を調節することを特徴とする。
また、本発明の別のジルコニウム酸化膜の形成方法は、基板を配置した単原子蒸着用チャンバー内において、ジルコニウムソースの注入、パージ、酸化剤注入及びパージを連続的に１回実施する第１のサイクルと、再度前記酸化剤の注入及びパージを連続的に１回実施する第２のサイクルとからなる単位サイクルを繰り返し行うことを特徴とする。望ましくは、前記基板の温度は、２５０℃〜３５０℃の範囲に調節され、前記酸化剤としてオゾンを使用し、該オゾンの濃度を１５０ｇ／ｍ３以上に制御する。
そして、本発明のキャパシタの製造方法は、下部電極を形成するステップと、前記下部電極上に単原子蒸着法によって正方晶系構造を有するジルコニウム酸化膜を形成するステップと、前記ジルコニウム酸化膜の正方晶系構造を向上させるための第１のアニーリングを行うステップと、前記ジルコニウム酸化膜上に上部電極を形成するステップと、前記ジルコニウム酸化膜の誘電特性を向上させるための第２のアニーリングを行うステップとを含むことを特徴とする。
前記ジルコニウム酸化膜を形成する前記ステップは、単原子蒸着用チャンバー内において、ジルコニウムソースの注入、パージ、酸化剤の注入及びパージを連続的に１回実施する単位サイクルを繰り返し行い、正方晶系の結晶構造が前記基板上に形成されるように、前記基板の温度及び前記酸化剤の濃度を調節するステップであることができる。また、前記ジルコニウム酸化膜を形成するステップは、単原子蒸着用チャンバー内において、ジルコニウムソースの注入、パージ、酸化剤の注入及びパージを連続的に１回実施する第１のサイクルと、再度前記酸化剤の注入及びパージを連続的に１回実施する第２のサイクルとからなる単位サイクルを繰り返し行うステップであってもよい。望ましくは、前記基板温度は、２５０℃〜３５０℃の範囲に調節され、前記酸化剤には、オゾンを使用し、該オゾンの濃度を１５０ｇ／ｍ３以上に制御する。また、望ましくは、前記第１のアニーリングには、急速熱処理法又は炉熱処理法を使用し、前記第１のアニーリングの際の雰囲気として、酸素、オゾン、又は酸素プラズマを使用する。また、望ましくは、前記第２のアニーリングは、窒素、アルゴン、又は真空の雰囲気で行われる。
本発明は、単原子蒸着の際、基板温度、オゾン濃度及びオゾンの露出時間を調節することによって正方晶系構造のジルコニウム酸化膜を形成する。これにより、誘電率が大きく、かつエネルギーバンドギャップが大きいジルコニウム酸化膜をキャパシタ用誘電膜として採用可能になり、５０ｎｍ以下の高集積ＤＲＡＭ素子を開発することができるという効果を奏する。
以下、添付した図面を参照し、本発明の好ましい実施の形態をさらに詳細に説明する。
本発明では、誘電率の大きい正方晶系構造のジルコニウム酸化膜を低温で形成するために、蒸着速度を十分に低く制御できる単原子蒸着法を採用する。単原子蒸着法は、蒸着速度が十分に低くて一般的な高温化学気相蒸着法（高温ＣＶＤ）と同様の効果を得ることができ、高温で安定した構造を形成するのに有利である。また、原子及び分子の反応表面における移動度を向上させるために、蒸着の際、反応ガスとしてオゾン（Ｏ３）を用い、オゾンの濃度及び露出時間を調整して正方晶系構造の成長を促進できるようにする。
図１は、本発明の第１の実施形態に係る単原子蒸着工程によりジルコニウム酸化膜を形成するためのガスフロー順序を示した図である。図１において、縦軸は各ガスを供給する割合（フロー率）であり、ガスが供給される状態をパルス波形で示している。
図１に示したように、ジルコニウム酸化膜の蒸着は、「ジルコニウムソースの注入、パージ、反応ガスの注入、パージ」を順次行う１回のサイクル（以下、単位サイクルと記す）を、所望の厚さの薄膜が得られるまで繰り返し行う単原子蒸着法により行う。すなわち、ジルコニウム酸化膜蒸着のための単位サイクルは、ジルコニウムソースを注入してジルコニウムソースを基板表面に吸着させ、吸着されずにチャンバー内部に残留するジルコニウムソースをチャンバー外部にパージ、即ち排出し、チャンバー内部に反応ガスを注入して、吸着されているジルコニウムソースと反応ガスとの反応を介して所望のジルコニウム酸化膜を形成した後、再度パージガスをフローさせ、チャンバー内部に残留する未反応ガスをチャンバー外部にパージする。
望ましくは、ジルコニウム酸化膜蒸着のための単位サイクルは、[Ｚｒ／パージ／Ｏ３／パージ]、すなわち、「ジルコニウムソース（‘Ｚｒ’と表記）の注入、パージ、オゾンの注入（‘Ｏ３’と表記）、パージ」を順次行う単位サイクル[Ｚｒ／パージ／Ｏ３／パージ]を、所望の厚さ（３０Å〜３００Åの範囲の厚さ）のジルコニウム酸化膜が得られるまで繰り返し行う単原子蒸着法により行う。そして、このようなジルコニウム酸化膜蒸着の際、基板温度は、２５０℃〜３５０℃の範囲に設定し、反応チャンバーの圧力は、０．１Ｔｏｒｒ〜１Ｔｏｒｒ（１３．３Ｐａ〜１３３Ｐａ）の範囲に設定する。
図１に示すように、Ｚｒ（Ｏ−ｔＢｕ）４、Ｚｒ［Ｎ（ＣＨ３）２］４、Ｚｒ［Ｎ（Ｃ２Ｈ５）（ＣＨ３）］４、Ｚｒ［Ｎ（Ｃ２Ｈ５）２］４、Ｚｒ（ｔｍｈｄ）４、Ｚｒ（ＯｉＣ３Ｈ７）３（ｔｍｈｄ）、及び、Ｚｒ（ＯｔＢｕ）４からなる群の中から選択されるいずれか１つのジルコニウムソース（図１において、‘Ｚｒ’と表記）をチャンバー内部に注入してジルコニウムソースを基板上に吸着させる。この時、ジルコニウムソースは、運搬ガスであるアルゴン（Ａｒ）ガスによりチャンバー内に注入されるが、アルゴン（Ａｒ）ガスの流量を１５０ｓｃｃｍ〜２５０ｓｃｃｍの範囲で０．１秒〜１０秒間フローさせる。
次に、チャンバー内部にパージガス（Ｎ２又はＡｒ）を注入し、基板上に吸着されずにチャンバー内部に残留するジルコニウムソースをチャンバー外部にパージする。この時、パージガスは、流量を２００ｓｃｃｍ〜４００ｓｃｃｍの範囲で３秒〜１０秒間フローさせる。
次に、チャンバー内部に反応ガス、すなわち、酸化剤（Ｏｘｉｄａｎｔ）の役割を果たすオゾンを注入し、基板上に吸着されたジルコニウムソース及びオゾンの反応を誘導してジルコニウム酸化膜を形成する。この時、反応ガスであるオゾンは、流量を０．１ｓｌｍ〜１ｓｌｍの範囲で１秒〜１０秒間フローさせる。
最後に、チャンバー内部にパージガス（Ｎ２又はＡｒ）を注入し、吸着されずにチャンバー内部に残留する未反応オゾン及び反応副生成物をチャンバー外部にパージする。この時、パージガスは、流量を５０ｓｃｃｍ〜２００ｓｃｃｍの範囲で３秒〜１０秒間フローさせる。
上記のように「ジルコニウムソースの注入、パージ、オゾンの注入、パージ」を順次行う単位サイクルを繰り返し行い、ジルコニウム酸化膜が３０Å〜３００Åの範囲の厚さに形成されるようにする。
上述したジルコニウム酸化膜の単原子蒸着工程の際、正方晶系構造を形成するために、基板温度又は工程温度を２５０℃〜３５０℃の範囲（特に、枚葉式装置の場合）にする。ここで、基板温度によってジルコニウム酸化膜の構造が異なるようになるが、これについては後述する。
そして、反応ガス又は酸化剤としては、オゾンの他に、オゾンプラズマ（Ｏ３ ｐｌａｓｍａ）又は酸素プラズマ（Ｏ２ｐｌａｓｍａ）を使用することもできる。
また、パージ方法としては、真空ポンプを用い、未反応ガス又は反応副生成物を除去する方法や、非活性気体であるアルゴン（Ａｒ）又は窒素（Ｎ２）を反応チャンバー内に吹き込んで除去する方法などを使用する。
なお、ジルコニウム酸化膜の単原子蒸着工程は、正方晶系構造の形成を促進するために、シングルウェーハタイプ（Single wafer type）の枚葉式装置やバッチタイプ（Batch type）の炉（Furnace）を使用して行う。
上記し、図１に示した第１の実施形態では、ジルコニウム酸化膜の正方晶系特性（Tetragonality）を向上させるために、基板温度又は工程温度、オゾンの濃度及びオゾンを供給するフィーディング時間（feeding time）を調節する。
例えば、基板温度は、２５０℃〜３５０℃の範囲に設定し、オゾンの濃度を１５０ｇ／ｍ３以上（望ましくは、１５０〜５００ｇ／ｍ３）に制御し、オゾンのフィーディング時間を１秒以上（１秒〜１０秒）に制御する。
図２は、本発明の第２の実施形態に係る単原子蒸着工程によりジルコニウム酸化膜を形成するためのガスフロー順序を示した図である。縦軸の意味は図１と同じである。第２の実施形態は、ジルコニウム酸化膜の正方晶系特性を一層向上させるために、上記した単位サイクルに、さらにオゾン（追加オゾンＥＸＴＲＡ＿Ｏ３とも記す）を注入するサイクル及びパージからなる追加サイクルを加える。
したがって、「ジルコニウムソースの注入、パージ、オゾンの注入、パージ、追加オゾンの注入、パージ」の順序の単位サイクル（[Ｚｒ／パージ／Ｏ３／パージ／Ｅｘｔｒａ＿Ｏ３／パージ]と記す）を実行する。このように、追加オゾンをさらに注入すると、蒸着されるジルコニウム酸化膜の正方晶系特性を一層向上させることができる。
望ましくは、追加オゾンを注入する際、反応ガスであるオゾンは、流量を０．１ｓｌｍ〜１ｓｌｍの範囲で１秒〜１０秒間注入するが、正方晶系特性を向上させるために、オゾンの濃度を１５０ｇ／ｍ３以上（１５０〜５００ｇ／ｍ３）に制御し、併せて、オゾンのフィーディング時間を１秒以上（１秒〜１０秒）に制御する。
前述したように、図１及び図２のガスフローによりジルコニウム酸化膜を蒸着した後は、ジルコニウム酸化膜の正方晶系特性を一層向上させるために、４００℃以上の温度で後続のアニーリング（Post Anneal）を行う。このようなアニーリングにより正方晶系特性がさらに強化、すなわち、結晶化がなされる。
望ましくは、後続のアニーリングには、急速熱処理法（Rapid Thermal Anneal）や炉熱処理法（Furnace anneal）を使用し、雰囲気ガスには、酸素、オゾン、又は酸素プラズマを使用する。例えば、炉熱処理法を利用するときには、６００℃〜８００℃の範囲の温度で、選択された雰囲気ガスを５ｓｃｃｍ〜５ｓｌｍの流量でフローさせながら行い、急速熱処理法を利用してアニーリングを行うときには、４００℃〜８００℃の温度範囲を有する常圧（７００Ｔｏｒｒ〜７６０Ｔｏｒｒ（９．３×１０４Ｐａ〜１．０×１０５Ｐａ））又は減圧（１Ｔｏｒｒ〜１００Ｔｏｒｒ（１．３×１０２Ｐａ〜１．３×１０４Ｐａ））のチャンバー内において、選択された雰囲気ガスを５ｓｃｃｍ〜５ｓｌｍの流量でフローさせながら行う。
本発明の第１の実施形態及び第２の実施形態によると、誘電率の大きい正方晶系構造のジルコニウム酸化膜を低温で形成するために、蒸着速度を非常に低く制御できる単原子蒸着法を採用し、単原子蒸着法を利用するため、蒸着速度が非常に低くて一般的な高温化学気相蒸着法と同様の効果を得ることができ、高温で安定した構造のジルコニウム酸化膜を形成することができる。また、原子及び分子の反応表面における移動度を向上させるために、蒸着の際、反応ガスとしてオゾンを用い、該オゾンの濃度及び露出時間を調整して正方晶系構造の成長を促進させることができるようにした。
つまり、本発明の実施形態では、正方晶系構造のジルコニウム酸化膜を得るために、基板温度、オゾンフィーディング時間、オゾンの濃度を制御し、併せて、単位サイクルに追加オゾンを注入する追加オゾン注入サイクルを導入した。
図３は、本発明の実施形態にしたがってジルコニウム酸化膜を蒸着するときの基板温度と蒸着されたジルコニウム酸化膜の膜厚との関係を示したグラフである。図３において、横軸は、基板温度（Substrate temperature、単位は℃）を示し、縦軸は、蒸着された厚さ（Thickness、単位はÅ）を示す。
図３に示したように、基板温度が２００℃〜３００℃の範囲の温度では蒸着率がほぼ一定であり、約５０Åの厚さに蒸着されていることが分かる。一方、図１、２に示した単位サイクルを複数回、例えば７０回程度行うと、基板温度が２７５℃以上で蒸着率をより増大させることが可能である。
図３から、単原子蒸着工程を利用した本発明の実施形態によって形成されるジルコニウム酸化膜は、基板温度が３００℃以下であれば、膜厚が薄く、即ち蒸着速度が非常に低いことが分かる。これは、低温で正方晶系構造が形成できることを意味する。
図４は、基板温度の変化によるジルコニウム酸化膜の結晶構造の変化を示したグラフであって、エックス線回折分析装置（X-Ray Diffraction）を用いて分析した結果である。図４において、図面の下方から基板温度が２５０℃、２７５℃、２８５℃と変化するときの結晶構造の変化を示している。
図４に示したように、基板温度２５０℃では、立方晶系相[Ｃ（１１１）]（図４ではキュービックと表記）が主な相を構成しているが、２７５℃、２８５℃と基板温度が増大すると、正方晶系構造[Ｔ（１０１）]の割合が増大することが分かる。これは、単原子蒸着工程で使用する基板温度の範囲内で基板温度を変化させることによってジルコニウム酸化膜の結晶構造を制御することが可能であるということを示している。
図３及び図４に示した実験結果によると、本発明の方法で形成したジルコニウム酸化膜は、単原子蒸着工程の際、基板温度を低く制御することにより正方晶系構造に形成することができるということが分かる。したがって、正方晶系構造に形成するためのジルコニウム酸化膜の単原子蒸着工程の際の基板温度は、２５０℃〜３５０℃の範囲の温度が好ましい。ここで、基板温度が３５０℃より高い場合には蒸着速度が非常に速くなり、高温における安定した構造を得ることができず、２５０℃より低い場合には、正方晶系構造を得ることができず、高い誘電率を確保し難い。
図５は、レシピー（ガスフローシーケンス）内で、本発明の第２の実施形態にしたがって形成したジルコニウム酸化膜と本発明の第１の実施形態にしたがって形成したジルコニウム酸化膜との結晶構造を比較して示したグラフである。図５に示したように、本発明の第２の実施形態にしたがって形成したジルコニウム酸化膜の場合、立方晶系相の他に、正方晶系相が存在することが分かる。
上記の２つの結果（図４及び図５）から分かるように、単原子蒸着工程によりジルコニウム酸化膜を形成するとき、基板温度及び反応ガスであるオゾンへの露出条件を制御することにより、常温では得ることが難しい、誘電特性面において優れた正方晶系構造のジルコニウム酸化膜を形成することが可能である。
上記の結果は、反応ガスであるオゾンの濃度を制御することによっても得ることが可能であり、オゾンの濃度及び露出条件の制御により正方晶系構造の形成を促進させることは、オゾンの他の反応ガス（例えば、オゾンプラズマ又は酸素プラズマ）を使用するときにも同様に得られる効果である。すなわち、反応ガスの濃度又は流量、及び反応ガスの露出条件を調節して正方晶系構造の形成を促進させることができる。
図６Ａは、本発明の第３の実施形態に係るジルコニウム酸化膜を誘電膜として採用したＭＩＭキャパシタの概略の構造を示した断面図であり、図６Ｂは、図６Ａのキャパシタの製造工程を示したフローチャートである。
図６Ｂに示したキャパシタ製造工程は、大きく、下部電極形成過程（Ｓ２０１）、単原子蒸着法によるジルコニウム酸化膜蒸着過程（Ｓ２０２）、後続アニーリング過程（Ｓ２０３）、上部電極形成過程（Ｓ２０４）、追加アニーリング過程（Ｓ２０５）の順序で行われる。
図６Ａ及び図６Ｂを参照し、キャパシタの製造方法を詳細に説明する。
まず、下部電極形成過程（Ｓ２０１）を行う。この時、下部電極１０１の形状は、平板状、コンケーブ状、又はシリンダー状の幾何学的形状を有し、下部電極１０１の物質としては、不純物がドーピングされたポリシリコン、ＴｉＮ、Ｒｕ、Ｐｔ、Ｉｒ、ＲｕＯ２、ＺｒＮ及びＨｆＮからなる群の中から選択されたいずれか１つの物質で形成し、この時、下部電極１０１として用いられる物質は、化学気相蒸着法（ＣＶＤ）、スパッタリング法、単原子蒸着法、又は電気メッキ法（Electric plating）を利用して蒸着する。
次に、単原子蒸着法によるジルコニウム酸化膜１０２形成過程（Ｓ２０２）を行う。すなわち、下部電極１０１上に図１又は図２の単位サイクルを用いてジルコニウム酸化膜１０２を形成する。この時、ジルコニウム酸化膜１０２は前述したように、単原子蒸着によって３０Å〜３００Åの範囲の厚さに形成する。
次いで、後続アニーリング過程（Ｓ２０３）を行うが、後続アニーリング過程（Ｓ２０３）は、ジルコニウム酸化膜１０２の結晶化のために、すなわち、正方晶系構造を一層向上させるために行うアニーリングである。望ましくは、後続アニーリング過程（Ｓ２０３）は、急速熱処理法や炉熱処理法を使用し、後続アニーリング過程（Ｓ２０３）を行うときの雰囲気は、酸素、オゾン、又は酸素プラズマを使用する。例えば、炉熱処理を利用するときは、６００℃〜８００℃の範囲の温度に設定された雰囲気ガスを５ｓｃｃｍ〜５ｓｌｍの流量でフローさせながら行い、急速熱処理法を利用してアニーリングを行うときは、４００℃〜８００℃の温度範囲を有する常圧（７００Ｔｏｒｒ〜７６０Ｔｏｒｒ（９．３×１０４Ｐａ〜１．０×１０５Ｐａ））又は減圧（１Ｔｏｒｒ〜１００Ｔｏｒｒ（１．３×１０２Ｐａ〜１．３×１０４Ｐａ））のチャンバー内に、選択された雰囲気ガスを５ｓｃｃｍ〜５ｓｌｍの流量でフローさせながら行う。
次に、上部電極１０３形成過程（Ｓ２０４）を行う。すなわち、後続アニーリング過程（Ｓ２０３）により結晶化されたジルコニウム酸化膜１０２上に上部電極１０３を形成する。この時、上部電極１０３は、不純物がドーピングされたポリシリコン、ＴｉＮ、Ｒｕ、Ｐｔ、Ｉｒ、ＲｕＯ２、ＺｒＮ及びＨｆＮからなる群の中から選択されたいずれか１つの物質で形成し、この時、上部電極１０３として用いられる物質は、化学気相蒸着法、スパッタリング法、単原子蒸着法、又は電気メッキ法の何れかの方法を利用して蒸着する。
次に、追加アニーリング過程（Ｓ２０５）を行う。すなわち、ジルコニウム酸化膜１０２の誘電特性、すなわち、電気的特性を向上させるために、上部電極１０３を形成した後、追加的にアニーリングを行う。この時、追加的に行うアニーリングは、窒素、アルゴン、又は真空雰囲気において急速熱処理法又は炉熱処理法で行う。
上述した図６Ａに示したキャパシタは、誘電膜としてジルコニウム酸化膜の単一膜を用いる場合を例に挙げたが、キャパシタの誘電膜は、ジルコニウム酸化膜の他に、Ａｌ２Ｏ３、ＴｉＯ２、Ｔａ２Ｏ５、ＨｆＯ２、及びＬａ２Ｏ３からなる群の中から選択されたいずれか１つの誘電膜をジルコニウム酸化膜と積層して使用することもできる。
図７は、単原子蒸着工程における基板温度の制御による、蒸着されたジルコニウム酸化膜を採用したＭＩＭ構造のキャパシタの誘電特性の変化を示したグラフである。
図７に示したように、基板温度を制御して正方晶系構造を形成することにより誘電容量（静電容量）が大きく増大したことが分かる。
詳細に説明すれば、基板温度が２５０℃であるときの誘電容量は、３７〜３９[ｆＦ／ｃｅｌｌ]の範囲の値を有するが、基板温度が２６５℃（図７において２６５＿１、２６５＿２で示した２つのサンプルを参照）、２７５℃（図７において２７５＿１、２７５＿２で示した２つのサンプルを参照）と増大するにつれて誘電容量が４１〜４３[ｆＦ／ｃｅｌｌ]、４３〜４６[ｆＦ／ｃｅｌｌ]と順次増大することが分かる。したがって、本発明の実施形態のように、単原子蒸着工程を利用し、基板温度を調節してジルコニウム酸化膜の結晶構造を正方晶系構造に形成し、この正方晶系構造のジルコニウム酸化膜をキャパシタの誘電膜として採用することによりキャパシタの誘電容量を顕著に増大させることができる。
そして、基板温度が増大するほどＥＯＴ（Effective Oxide Thickness）が次第に減少することが分かる。ここで、ＥＯＴが減少することは高集積素子において極めて重要な要素であり、ＥＯＴが小さいほど高い誘電容量を得ることができ、高集積素子への適用も可能である。ＥＯＴを比較すると、基板温度が２７５℃に増大することにより、ＥＯＴが９Åに小さくなることが分かる。したがって、本発明の実施形態によって形成される正方晶系構造のジルコニウム酸化膜をキャパシタの誘電膜に適用すれば、ＥＯＴを９Å程度と非常に低減することができる。
併せて、図７に示したように、所定電圧（＋１．０Ｖ、−１．０Ｖ）における誘電容量差異値ΔＣｓ（電圧が“＋１．０Ｖ”での誘電容量Ｃｓ（Ｃｓ＠＋１．０Ｖと記す）と電圧が“−１．０Ｖ”での誘電容量Ｃｓ（Ｃｓ＠−１．０Ｖと記す）との差）も基板温度が増大するほど、より増大することが分かる。
図８は、本発明の第２の実施形態にしたがって蒸着したジルコニウム酸化膜のエネルギーバンドギャップ（Energy band gap）Ｅｇと本発明の第１の実施形態にしたがって蒸着したジルコニウム酸化膜のエネルギーバンドギャップとを比較して示したグラフである。本発明の第２の実施形態にしたがって形成（Ｚｒ／Ｎ２／Ｏ３／Ｎ２／Ｏ３／Ｎ２）したジルコニウム酸化膜が、本発明の第１の実施形態にしたがって形成（Ｚｒ／Ｎ２／Ｏ３／Ｎ２）したジルコニウム酸化膜に比べてエネルギーバンドギャップがより増大することが分かる。すなわち、追加オゾン注入を採用した場合（Ｚｒ／Ｎ２／Ｏ３／Ｎ２／Ｏ３／Ｎ２）には、エネルギーバンドギャップが５．７５ｅＶ程度であるが、そうでない場合（Ｚｒ／Ｎ２／Ｏ３／Ｎ２）には、エネルギーバンドギャップが５．１５ｅＶ程度である。
つまり、図７及び図８に示した実験結果から分かるように、本発明によれば、単原子蒸着工程を利用して基板温度、オゾンの濃度及びオゾンの露出条件を調節することにより、誘電容量が大きく、かつエネルギーバンドギャップが大きい正方晶系構造のジルコニウム酸化膜を得ることができるため、このジルコニウム酸化膜をＤＲＡＭのキャパシタに適用する場合、５０ｎｍ以下のオーダーの高集積ＤＲＡＭ素子を開発することが容易である。
本発明は、上記の実施形態に限定されるものではなく、本発明に係る技術的思想から逸脱しない範囲内で様々な変更が可能であり、それらも本発明の技術的範囲に属する。
例えば、本発明の実施形態に係るジルコニウム酸化膜は、キャパシタの誘電膜としてだけではなく、ゲート酸化膜、ＲＦ素子の誘電膜、フラッシュメモリ素子のインターポリ酸化膜ＩＰＯ（Inter Poly Oxide）としても使用が可能である。
本発明の第１の実施形態に係る単原子蒸着工程によりジルコニウム酸化膜を形成するためのガスフロー順序を示した図である。 本発明の第２の実施形態に係る単原子蒸着工程によりジルコニウム酸化膜を形成するためのガスフロー順序を示した図である。 ジルコニウム酸化膜を蒸着するときの、基板温度と蒸着されたジルコニウム酸化膜の膜厚との関係を示したグラフである。 基板温度の変化によるジルコニウム酸化膜の結晶構造の変化を示したグラフである。 レシピー（ガスフローシーケンス）内で本発明の第２の実施形態にしたがって蒸着したジルコニウム酸化膜と第１の実施形態にしたがって蒸着したジルコニウム酸化膜との結晶構造を比較して示したグラフである。 本発明の第３の実施形態に係るジルコニウム酸化膜を誘電膜として採用したＭＩＭキャパシタの概略構造を示した断面図である。 図６Ａのキャパシタの製造工程を示したフローチャートである。 単原子蒸着工程における基板温度の制御による、蒸着されたジルコニウム酸化膜を採用したＭＩＭ構造のキャパシタの誘電特性の変化を示したグラフである。 本発明の第２の実施形態にしたがって蒸着したジルコニウム酸化膜のエネルギーバンドギャップと第１の実施形態にしたがって蒸着したジルコニウム酸化膜とを比較して示したグラフである。
符号の説明
１０１ 下部電極
１０２ 正方晶系構造のジルコニウム酸化膜
１０３ 上部電極

Claims (36)

  1. 基板を配置した単原子蒸着用チャンバー内において、ジルコニウムソースの注入、パージ、酸化剤の注入及びパージを連続的に１回実施する単位サイクルを繰り返し行いながら、正方晶系の結晶構造が前記基板上に形成されるように、前記基板の温度及び前記酸化剤の濃度を調節することを特徴とするジルコニウム酸化膜の形成方法。
  2. 前記基板の温度が、２５０℃〜３５０℃の範囲に調節されることを特徴とする請求項１に記載のジルコニウム酸化膜の形成方法。
  3. 前記酸化剤がオゾンであり、
    該オゾンの濃度を１５０ｇ／ｍ３以上に制御することを特徴とする請求項１に記載のジルコニウム酸化膜の形成方法。
  4. 前記オゾンのフィーディング時間を１秒以上に制御することを特徴とする請求項３に記載のジルコニウム酸化膜の形成方法。
  5. 前記ジルコニウムソースが、
    Ｚｒ（Ｏ−ｔＢｕ）４、Ｚｒ［Ｎ（ＣＨ３）２］４、Ｚｒ［Ｎ（Ｃ２Ｈ５）（ＣＨ３）］４、Ｚｒ［Ｎ（Ｃ２Ｈ５）２］４、Ｚｒ（ｔｍｈｄ）４、Ｚｒ（ＯｉＣ３Ｈ７）３（ｔｍｈｄ）、及び、Ｚｒ（ＯｔＢｕ）４からなる群の中から選択されるいずれか１つの物質であることを特徴とする請求項１に記載のジルコニウム酸化膜の形成方法。
  6. 前記酸化剤が、
    オゾンプラズマ又は酸素プラズマであることを特徴とする請求項１に記載のジルコニウム酸化膜の形成方法。
  7. 前記単原子蒸着用チャンバーが、
    シングルウェーハタイプの枚葉式装置又はバッチタイプの炉であることを特徴とする請求項１に記載のジルコニウム酸化膜の形成方法。
  8. 前記単位サイクルを繰り返し行った後、
    アニーリングを行うことを特徴とする請求項１に記載のジルコニウム酸化膜の形成方法。
  9. 前記アニーリングが、４００℃以上の温度で行われることを特徴とする請求項８に記載のジルコニウム酸化膜の形成方法。
  10. 前記アニーリングが、
    急速熱処理法又は炉熱処理法を用いて行われることを特徴とする請求項８に記載のジルコニウム酸化膜の形成方法。
  11. 前記アニーリングの際の雰囲気として、酸素、オゾン、又は酸素プラズマを使用することを特徴とする請求項８に記載のジルコニウム酸化膜の形成方法。
  12. 基板を配置した単原子蒸着用チャンバー内において、ジルコニウムソースの注入、パージ、酸化剤の注入及びパージを連続的に１回実施する第１のサイクルと、再度前記酸化剤の注入及びパージを連続的に１回実施する第２のサイクルとからなる単位サイクルを繰り返し行うことを特徴とするジルコニウム酸化膜の形成方法。
  13. 前記単原子蒸着用チャンバー内に設置された前記基板の温度が、２５０℃〜３５０℃の範囲に調節されることを特徴とする請求項１２に記載のジルコニウム酸化膜の形成方法。
  14. 前記第１のサイクル及び第２のサイクルにおいて、酸化剤としてオゾンを使用し、該オゾンの濃度を１５０ｇ／ｍ３以上に制御することを特徴とする請求項１２に記載のジルコニウム酸化膜の形成方法。
  15. 前記オゾンのフィーディング時間を１秒以上に制御することを特徴とする請求項１４に記載のジルコニウム酸化膜の形成方法。
  16. 前記ジルコニウムソースが、
    Ｚｒ（Ｏ−ｔＢｕ）４、Ｚｒ［Ｎ（ＣＨ３）２］４、Ｚｒ［Ｎ（Ｃ２Ｈ５）（ＣＨ３）］４、Ｚｒ［Ｎ（Ｃ２Ｈ５）２］４、Ｚｒ（ｔｍｈｄ）４、Ｚｒ（ＯｉＣ３Ｈ７）３（ｔｍｈｄ）、及び、Ｚｒ（ＯｔＢｕ）４からなる群の中から選択されるいずれか１つの物質であることを特徴とする請求項１２に記載のジルコニウム酸化膜の形成方法。
  17. 前記第１のサイクル及び第２のサイクルにおいて、酸化剤として、オゾンプラズマ又は酸素プラズマを使用することを特徴とする請求項１２に記載のジルコニウム酸化膜の形成方法。
  18. 前記単原子蒸着用チャンバーが、
    シングルウェーハタイプの枚葉式装置又はバッチタイプの炉であることを特徴とする請求項１２に記載のジルコニウム酸化膜の形成方法。
  19. 前記単位サイクルを繰り返し行った後、
    アニーリングを行うことを特徴とする請求項１２に記載のジルコニウム酸化膜の形成方法。
  20. 前記アニーリングが、４００℃以上の温度で行われることを特徴とする請求項１９に記載のジルコニウム酸化膜の形成方法。
  21. 前記アニーリングが、
    急速熱処理法又は炉熱処理法を用いて行われることを特徴とする請求項１９に記載のジルコニウム酸化膜の形成方法。
  22. 前記アニーリングの際の雰囲気として、酸素、オゾン、又は酸素プラズマを使用することを特徴とする請求項１９に記載のジルコニウム酸化膜の形成方法。
  23. 基板上に下部電極を形成するステップと、
    前記下部電極上に単原子蒸着法によって正方晶系構造を有するジルコニウム酸化膜を形成するステップと、
    前記ジルコニウム酸化膜の正方晶系構造を向上させるための第１のアニーリングを行うステップと、
    前記ジルコニウム酸化膜上に上部電極を形成するステップと、
    前記ジルコニウム酸化膜の誘電特性を向上させるための第２のアニーリングを行うステップと
    を含むことを特徴とするキャパシタの製造方法。
  24. 前記ジルコニウム酸化膜を形成する前記ステップが、
    単原子蒸着用チャンバー内において、ジルコニウムソースの注入、パージ、酸化剤の注入及びパージを連続的に１回実施する単位サイクルを繰り返し行い、正方晶系の結晶構造が前記基板上に形成されるように、前記基板の温度及び前記酸化剤の濃度を調節することを特徴とする請求項２３に記載のキャパシタの製造方法。
  25. 前記ジルコニウム酸化膜を形成する前記ステップが、
    単原子蒸着用チャンバー内において、ジルコニウムソースの注入、パージ、酸化剤の注入及びパージを連続的に１回実施する第１のサイクルと、再度前記酸化剤の注入及びパージを連続的に１回実施する第２のサイクルとからなる単位サイクルを繰り返し行うことを特徴とする請求項２３に記載のキャパシタの製造方法。
  26. 前記基板の温度が、２５０℃〜３５０℃の範囲に調節されることを特徴とする請求項２４又は２５に記載のキャパシタの製造方法。
  27. 前記酸化剤がオゾンであり、該オゾンの濃度を１５０ｇ／ｍ３以上に制御することを特徴とする請求項２４又は２５に記載のキャパシタの製造方法。
  28. 前記オゾンのフィーディング時間を１秒以上に制御することを特徴とする請求項２７に記載のキャパシタの製造方法。
  29. 前記ジルコニウムソースが、
    Ｚｒ（Ｏ−ｔＢｕ）４、Ｚｒ［Ｎ（ＣＨ３）２］４、Ｚｒ［Ｎ（Ｃ２Ｈ５）（ＣＨ３）］４、Ｚｒ［Ｎ（Ｃ２Ｈ５）２］４、Ｚｒ（ｔｍｈｄ）４、Ｚｒ（ＯｉＣ３Ｈ７）３（ｔｍｈｄ）、及び、Ｚｒ（ＯｔＢｕ）４からなる群の中から選択されるいずれか１つの物質を使用することを特徴とする請求項２４又は２５に記載のキャパシタの製造方法。
  30. 前記酸化剤として、
    オゾンプラズマ又は酸素プラズマを使用することを特徴とする請求項２４又は２５に記載のキャパシタの製造方法。
  31. 前記単原子蒸着用チャンバーが、
    シングルウェーハタイプの枚葉式装置又はバッチタイプの炉であることを特徴とする請求項２４又は２５に記載のキャパシタの製造方法。
  32. 前記第１のアニーリングが、４００℃以上の温度で行われることを特徴とする請求項２３に記載のキャパシタの製造方法。
  33. 前記第１のアニーリングが、
    急速熱処理法又は炉熱処理法を用いて行われることを特徴とする請求項２３に記載のキャパシタの製造方法。
  34. 前記第１のアニーリングの際の雰囲気として、酸素、オゾン、又は酸素プラズマを使用することを特徴とする請求項２３に記載のキャパシタの製造方法。
  35. 前記第２のアニーリングが、
    窒素、アルゴン、又は真空雰囲気で行われることを特徴とする請求項２３に記載のキャパシタの製造方法。
  36. 前記ジルコニウム酸化膜と、Ａｌ２Ｏ３、ＴｉＯ２、Ｔａ２Ｏ５、ＨｆＯ２及びＬａ２Ｏ３からなる群の中から選択されるいずれか１つの物質の誘電膜とを積層するステップをさらに含むことを特徴とする請求項２３に記載のキャパシタの製造方法。
JP2006180955A 2006-04-04 2006-06-30 正方晶系構造のジルコニウム酸化膜形成方法及びその膜を備えたキャパシタの製造方法 Expired - Fee Related JP5038659B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2006-0030665 2006-04-04
KR1020060030665A KR100716654B1 (ko) 2006-04-04 2006-04-04 정방정계 구조의 지르코늄산화막 형성 방법 및 그를 구비한캐패시터의 제조 방법

Publications (2)

Publication Number Publication Date
JP2007281407A true JP2007281407A (ja) 2007-10-25
JP5038659B2 JP5038659B2 (ja) 2012-10-03

Family

ID=38270322

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006180955A Expired - Fee Related JP5038659B2 (ja) 2006-04-04 2006-06-30 正方晶系構造のジルコニウム酸化膜形成方法及びその膜を備えたキャパシタの製造方法

Country Status (5)

Country Link
US (1) US7772132B2 (ja)
JP (1) JP5038659B2 (ja)
KR (1) KR100716654B1 (ja)
CN (1) CN101050522B (ja)
TW (1) TWI338331B (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008053326A (ja) * 2006-08-23 2008-03-06 Elpida Memory Inc 半導体装置の製造方法
JP2009076542A (ja) * 2007-09-19 2009-04-09 Tokyo Electron Ltd 成膜方法および成膜装置
JP2011210872A (ja) * 2010-03-29 2011-10-20 Tokyo Electron Ltd 成膜装置、成膜方法及び記憶媒体
US8288241B2 (en) 2010-09-27 2012-10-16 Elpida Memory, Inc. Semiconductor device, method of manufacturing the same and adsorption site blocking atomic layer deposition method
JP2014197636A (ja) * 2013-03-29 2014-10-16 東京エレクトロン株式会社 成膜方法および成膜装置

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100819002B1 (ko) * 2006-10-20 2008-04-02 삼성전자주식회사 비휘발성 메모리 소자 제조 방법
US20080211065A1 (en) * 2007-03-02 2008-09-04 Shrinivas Govindarajan Semiconductor devices and methods of manufacture thereof
KR100965771B1 (ko) 2007-05-07 2010-06-24 주식회사 하이닉스반도체 탄탈륨산화막을 구비한 유전막 제조 방법 및 그를 이용한캐패시터 제조 방법
US8159012B2 (en) 2007-09-28 2012-04-17 Samsung Electronics Co., Ltd. Semiconductor device including insulating layer of cubic system or tetragonal system
US8969188B2 (en) 2008-09-26 2015-03-03 Samsung Electronics Co., Ltd. Methods of fabricating semiconductor devices
US8530322B2 (en) * 2010-12-16 2013-09-10 Intermolecular, Inc. Method of forming stacked metal oxide layers
US10301159B2 (en) 2013-08-27 2019-05-28 Anthony V. Feola Beverage dispensing machine
WO2015031515A1 (en) 2013-08-27 2015-03-05 Feola Anthony V Frozen confection machine
US9425394B2 (en) * 2013-09-03 2016-08-23 Intermolecular, Inc. Doped oxide dielectrics for resistive random access memory cells
US9178006B2 (en) 2014-02-10 2015-11-03 Intermolecular, Inc. Methods to improve electrical performance of ZrO2 based high-K dielectric materials for DRAM applications
KR101569447B1 (ko) 2014-04-29 2015-11-16 (주)디엔에프 지르코늄 산화물 박막 형성용 전구체 화합물, 이의 제조방법 및 이를 이용한 박막의 제조방법
KR102322960B1 (ko) 2015-07-15 2021-11-05 삼성전자주식회사 반도체 소자 제조 방법
US10453913B2 (en) * 2017-04-26 2019-10-22 Samsung Electronics Co., Ltd. Capacitor, semiconductor device and methods of manufacturing the capacitor and the semiconductor device
KR102428322B1 (ko) * 2017-09-15 2022-08-03 삼성전자주식회사 커패시터의 제조 방법 및 반도체 소자
KR102466330B1 (ko) * 2017-04-26 2022-11-15 삼성전자주식회사 커패시터 및 그 제조 방법
CN112713081A (zh) * 2019-10-24 2021-04-27 夏泰鑫半导体(青岛)有限公司 半导体元件及其制备方法
CN111952267B (zh) * 2020-09-16 2024-03-15 大连达利凯普科技股份公司 一种提高单层电容器键合强度的制造工艺
US20220310776A1 (en) * 2021-03-23 2022-09-29 Applied Materials, Inc. Integrated platform for tin pvd and high-k ald for beol mim capacitor

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002075989A (ja) * 2000-06-30 2002-03-15 Hynix Semiconductor Inc ジルコニウム酸化膜の製造方法
JP2004022991A (ja) * 2002-06-19 2004-01-22 Tokyo Electron Ltd 半導体装置の製造方法
JP2005243921A (ja) * 2004-02-26 2005-09-08 Nec Electronics Corp 半導体装置及びその製造方法
JP2005328079A (ja) * 2005-07-11 2005-11-24 Nec Electronics Corp 半導体装置およびその製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6297539B1 (en) * 1999-07-19 2001-10-02 Sharp Laboratories Of America, Inc. Doped zirconia, or zirconia-like, dielectric film transistor structure and deposition method for same
US7087482B2 (en) * 2001-01-19 2006-08-08 Samsung Electronics Co., Ltd. Method of forming material using atomic layer deposition and method of forming capacitor of semiconductor device using the same
US6420279B1 (en) 2001-06-28 2002-07-16 Sharp Laboratories Of America, Inc. Methods of using atomic layer deposition to deposit a high dielectric constant material on a substrate
TW200408323A (en) 2002-08-18 2004-05-16 Asml Us Inc Atomic layer deposition of high k metal oxides
US6753224B1 (en) * 2002-12-19 2004-06-22 Taiwan Semiconductor Manufacturing Company Layer of high-k inter-poly dielectric
US6930059B2 (en) * 2003-02-27 2005-08-16 Sharp Laboratories Of America, Inc. Method for depositing a nanolaminate film by atomic layer deposition
JP3920235B2 (ja) 2003-03-24 2007-05-30 株式会社ルネサステクノロジ 半導体装置の製造方法
KR20050029339A (ko) * 2003-09-22 2005-03-28 삼성전자주식회사 원자층 증착법을 이용한 유전막 형성방법, 및 이를 이용한반도체 장치의 캐패시터 형성방법
US6989573B2 (en) * 2003-10-10 2006-01-24 Micron Technology, Inc. Lanthanide oxide/zirconium oxide atomic layer deposited nanolaminate gate dielectrics
KR20050050003A (ko) * 2003-11-24 2005-05-27 삼성전자주식회사 원자층증착 기술을 사용하여 탄소 불순물들을 함유하는유전막을 형성하는 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002075989A (ja) * 2000-06-30 2002-03-15 Hynix Semiconductor Inc ジルコニウム酸化膜の製造方法
JP2004022991A (ja) * 2002-06-19 2004-01-22 Tokyo Electron Ltd 半導体装置の製造方法
JP2005243921A (ja) * 2004-02-26 2005-09-08 Nec Electronics Corp 半導体装置及びその製造方法
JP2005328079A (ja) * 2005-07-11 2005-11-24 Nec Electronics Corp 半導体装置およびその製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008053326A (ja) * 2006-08-23 2008-03-06 Elpida Memory Inc 半導体装置の製造方法
US7576016B2 (en) 2006-08-23 2009-08-18 Elpida Memory, Inc. Process for manufacturing semiconductor device
JP2009076542A (ja) * 2007-09-19 2009-04-09 Tokyo Electron Ltd 成膜方法および成膜装置
JP2011210872A (ja) * 2010-03-29 2011-10-20 Tokyo Electron Ltd 成膜装置、成膜方法及び記憶媒体
US8288241B2 (en) 2010-09-27 2012-10-16 Elpida Memory, Inc. Semiconductor device, method of manufacturing the same and adsorption site blocking atomic layer deposition method
JP2014197636A (ja) * 2013-03-29 2014-10-16 東京エレクトロン株式会社 成膜方法および成膜装置

Also Published As

Publication number Publication date
CN101050522A (zh) 2007-10-10
TWI338331B (en) 2011-03-01
CN101050522B (zh) 2013-01-02
US20070232081A1 (en) 2007-10-04
KR100716654B1 (ko) 2007-05-09
US7772132B2 (en) 2010-08-10
JP5038659B2 (ja) 2012-10-03
TW200739733A (en) 2007-10-16

Similar Documents

Publication Publication Date Title
JP5038659B2 (ja) 正方晶系構造のジルコニウム酸化膜形成方法及びその膜を備えたキャパシタの製造方法
US7160817B2 (en) Dielectric material forming methods
KR100722989B1 (ko) 캐패시터 및 그 제조 방법
US8592294B2 (en) High temperature atomic layer deposition of dielectric oxides
JP5882075B2 (ja) キャパシタの製造方法、キャパシタ、およびそれに用いられる誘電体膜の形成方法
US7888726B2 (en) Capacitor for semiconductor device
US7735206B2 (en) Method for forming a capacitor dielectric and method for manufacturing capacitor using the capacitor dielectric
US7491654B2 (en) Method of forming a ZrO2 thin film using plasma enhanced atomic layer deposition and method of fabricating a capacitor of a semiconductor memory device having the thin film
KR20090038924A (ko) 지르코늄 치환된 티탄산바륨 게이트 유전체
TWI576916B (zh) Semiconductor device manufacturing method and substrate processing system
TW200834821A (en) Method of forming a structure having a high dielectric constant, a structure having a high dielectric constant, a capacitor including the structure, and method of forming the capacitor
US7425761B2 (en) Method of manufacturing a dielectric film in a capacitor
KR100965771B1 (ko) 탄탈륨산화막을 구비한 유전막 제조 방법 및 그를 이용한캐패시터 제조 방법
US20110014770A1 (en) Methods of forming a dielectric thin film of a semiconductor device and methods of manufacturing a capacitor having the same
KR100716642B1 (ko) 캐패시터의 유전막 및 그의 제조방법
KR100744026B1 (ko) 플래시 메모리 소자의 제조방법
KR20070023477A (ko) 바나듐이산화물 박막의 제조방법
US6989338B2 (en) Method for forming a multi-layered structure of a semiconductor device and methods for forming a capacitor and a gate insulation layer using the multi-layered structure
CN117881194A (zh) 一种HfO2基铁电电容器及其制备方法和应用
KR100832005B1 (ko) 캐패시터 및 그 제조 방법
KR20080102626A (ko) 캐패시터 및 그의 제조방법
KR20090111195A (ko) 결정화도움막을 구비하는 캐패시터 및 그 제조 방법
KR20090114960A (ko) 반도체 소자의 전극 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090402

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110707

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110712

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111012

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20111220

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120420

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20120427

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120612

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120706

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150713

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees