KR100832005B1 - 캐패시터 및 그 제조 방법 - Google Patents

캐패시터 및 그 제조 방법 Download PDF

Info

Publication number
KR100832005B1
KR100832005B1 KR1020060059326A KR20060059326A KR100832005B1 KR 100832005 B1 KR100832005 B1 KR 100832005B1 KR 1020060059326 A KR1020060059326 A KR 1020060059326A KR 20060059326 A KR20060059326 A KR 20060059326A KR 100832005 B1 KR100832005 B1 KR 100832005B1
Authority
KR
South Korea
Prior art keywords
oxide film
film
capacitor
niobium oxide
dielectric
Prior art date
Application number
KR1020060059326A
Other languages
English (en)
Other versions
KR20080001166A (ko
Inventor
길덕신
송한상
염승진
이기정
김진혁
노재성
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020060059326A priority Critical patent/KR100832005B1/ko
Publication of KR20080001166A publication Critical patent/KR20080001166A/ko
Application granted granted Critical
Publication of KR100832005B1 publication Critical patent/KR100832005B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H01L28/56—Capacitors with a dielectric comprising a perovskite structure material the dielectric comprising two or more layers, e.g. comprising buffer layers, seed layers, gradient layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Semiconductor Memories (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

본 발명은 유전율을 높이면서도 누설 전류 특성을 감소시키는데 적합한 캐패시터 및 캐패시터 제조 방법을 제공하기 위한 것으로, 이를 위한 본 발명의 캐패시터는 하부 전극; 상기 하부 전극 상의 제1결정질 니오븀산화막, 비정질 탄탈륨산화막 및 제2결정질 니오븀산화막의 순서로 적층된 유전막; 및 상기 유전막 상의 상부 전극을 포함하며, 이에 따라 본 발명은 결정질 니오븀산화막, 비정질 탄탈륨산화막, 결정질 니오븀산화막의 순서로 적층된 3중막 구조의 유전막을 캐패시터의 유전막으로 적용하므로서, 60㎚ 이하의 DRAM 유전막에 요구되는 6Å 이하의 등가산화막을 구현하여 밴드갭 에너지 측면에서 4.5eV 를 확보할 수 있는 효과가 있으며, 50∼60의 높은 유전율을 구현하면서도 누설 전류를 낮게 유지할 수 있는 효과가 있다.
탄탈륨산화막(Ta2O5), 니오븀산화막(Nb2O5), 결정질, 비정질, 캐패시터, 유전막

Description

캐패시터 및 그 제조 방법{CAPACITOR AND METHOD FOR MANUFACTURING THEREOF}
도 1은 탄탈륨산화막(Ta2O5)과 니오븀산화막(Nb2O5)의 온도에 따른 유전 상수를 나타낸 그래프.
도 2는 후열처리 온도에 따른 결정화 거동(Crystalline Phase)을 나타낸 모식도.
도 3은 결정질 니오븀산화막 사이에 비정질 탄탈륨산화막이 형성된 구조를 유전막으로 가지는 캐패시터 도면.
도 4는 본 발명의 일실시예에 따른 NbO2/Ta2O5/NbO2 구조의 구조를 가지는 유전막을 채용한 캐패시터의 제조 방법을 도시한 도면.
도 5는 본 발명의 일실시예에 따른 Nb2O5/Ta2O5/Nb2O5 유전막을 형성하기 위한 원자층증착법의 개략도를 나타낸 도면.
* 도면의 주요 부분에 대한 부호의 설명
31 : 하부 전극 32A : 결정질 니오븀산화막
33 : 비정질 탄탈륨산화막 34 : 유전막
35 : 상부 전극
본 발명은 반도체 제조 기술에 관한 것으로, 특히 유전 용량을 확보하면서 누설 전류를 낮게 제어할 수 있는 유전막을 구비한 캐패시터 및 그 제조 방법에 관한 것이다.
최근 60㎚ 이하의 반도체 소자를 위한 캐패시터의 유전막으로 알루미늄산화막(Al2O3), 하프늄산화막과 알루미늄산화막의 순서로 적층된 HfO2/Al2O3, 하프늄알루미늄산화막(HfAlO), 지르코늄산화막(ZrO2), 지르코늄산화막과 알루미늄산화막의 순서로 적층된 ZrO2/Al2O3 등의 박막에 대한 연구 및 실제 적용이 이루어지고 있다.
그러나, 이들 유전막으로는 60㎚ 이하의 DRAM 캐패시터에 요구되는 8Å 이하의 등가산화막(Equivalent Oxide Thickness, EOT)값을 확보하기는 매우 어려운 것으로 여겨지고 있다. 이는 적층되는 또는 혼합되는 하프늄산화막 및 지르코늄산화막의 유전율이 한계를 가지고 있기 때문이다.
따라서, 하프늄산화막 및 지르코늄산화막 보다 유전율이 큰 결정화된 유전막에 대한 연구가 이루어지고 있으나, 유전율이 큰 결정화된 유전막은 결정화됨에 따 라 결정립계를 따라 누설 전류(Leakage Current)가 급격하게 증가하여 현실적으로 적용이 어려운 문제가 있다. 즉, 유전율을 높이기 위해 유전막을 결정화시키면, 누설 특성이 저하되게 된다.
본 발명은 상기한 종래 기술의 문제점을 해결하기 위해 제안된 것으로, 유전율을 높이면서도 누설 전류 특성을 감소시키는데 적합한 유전막 및 이를 포함하는 캐패시터 제조 방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 특징적인 본 발명의 캐패시터의 유전막은 제1결정질 니오븀산화막, 비정질 탄탈륨산화막 및 제2결정질 니오븀산화막이 차례로 적층된 구조를 포함한다.
또한, 본 발명의 캐패시터의 유전막 제조 방법은 결정질의 제1니오븀산화막을 형성하는 단계, 상기 제1니오븀산화막 상에 비정질의 탄탈륨산화막을 형성하는 단계, 및 상기 비정질 탄탈륨산화막 상에 결정질의 제2니오븀산화막을 형성하는 단계를 포함한다.
또한, 본 발명의 캐패시터는 하부 전극, 상기 하부 전극 상에서 결정질의 제1니오븀산화막, 비정질의 탄탈륨산화막 및 결정질의 제2니오븀산화막의 순서로 적층된 유전막, 및 상기 유전막 상의 상부 전극을 포함한다.
또한, 본 발명의 캐패시터의 제조 방법은 하부 전극을 형성하는 단계, 상기 하부 전극 상에 결정질의 제1니오븀산화막, 비정질의 탄탈륨산화막 및 결정질의 제2니오븀산화막의 순서로 적층된 유전막을 형성하는 단계, 및 상기 유전막 상에 상부 전극을 형성하는 단계를 포함한다.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 1은 탄탈륨산화막(Ta2O5)과 니오븀산화막(Nb2O5)의 온도에 따른 유전 상수를 나타낸 그래프이다.
도 1을 참조하면, A는 탄탈륨산화막(Ta2O5), B는 니오븀산화막(Nb2O5), C는 탄탈륨산화막(Ta2O5)/니오븀산화막(Nb2O5)의 순서로 적층된 구조를 나타내는데, 물질막의 종류에 무관하게 온도가 증가할수록 유전 상수가 증가하는 것을 알 수 있다.
500℃ 이상의 온도를 기준으로 물질막의 종류에 따른 유전 상수를 알아보면, 탄탈륨산화막(A)의 유전 상수가 제일 낮고, 니오븀산화막(B)의 유전 상수가 제일 높은 것을 알 수 있다. 탄탈륨산화막과 니오븀산화막의 순서로 적층된 구조(C)는 500℃ 이하의 온도에서 유전 상수는 제일 크지만, 500℃ 이상의 온도에서 유전 상수는 탄탈륨산화막(A) 보다는 크고 니오븀산화막(B) 보다는 작은 것을 알 수 있다.
도 2는 후열처리 온도에 따른 결정화 거동(Crystalline Phase)을 나타낸 모 식도이다.
도 2를 참조하면, 450℃ 이하의 온도 범위를 가지는 (100)영역에서는 니오븀산화막(A)과 탄탈륨산화막(B) 두 물질 모두 비정질 상태(Amorphous)를 나타내고, 450∼700℃의 온도 범위를 가지는 (101)영역에서는 탄탈륨산화막(B)은 비정질 상태를 유지하되, 니오븀산화막(A)은 결정질 상태(Crystalline)를 유지한다. 700℃ 이상의 온도 범위를 가지는 (102)영역에서는 니오븀산화막(A)과 탄탈륨산화막(B) 두 물질 모두 결정질 상태인 것을 알 수 있다.
먼저, (100)영역은 니오븀산화막(A)과 탄탈륨산화막(B) 두 물질 모두 비정질 상태인데, 누설 전류 특성은 우수하지만 원하는 유전 특성을 확보할 수 없다.
계속해서, (102)영역은 니오븀산화막(A)과 탄탈륨산화막(B) 두 물질 모두 결정질 상태인데, 유전 특성은 우수하지만 누설 전류 특성을 확보할 수 없다.
반면에, (101)영역에서는 니오븀산화막(A)은 결정질이고 탄탈륨산화막(B)은 비정질 상태로 존재하므로, 탄탈륨산화막(B)의 비정질 특성에 의해 니오븀산화막(A)의 결정립계를 차단(blocking)한다. 따라서, 니오븀산화막(A)의 결정질에 의한 유전 특성을 확보하면서도 탄탈륨산화막(B)의 비정질에 의한 유전 특성을 이용하면서도 누설 전류를 낮게 유지할 수 있다.
따라서, 유전 특성을 확보하면서도 누설 전류를 낮게 제어한 (101)영역의 결정질 니오븀산화막(A)과 비정질 탄탈륨산화막(B)이 적층된 구조를 캐패시터의 유전막으로 사용하는 것이 가장 바람직함을 알 수 있다.
도 3은 결정질 니오븀산화막 사이에 비정질 탄탈륨산화막이 형성된 구조를 유전막으로 가지는 캐패시터 도면이다.
도 3을 참조하면, 하부 전극(31) 상에 결정질 니오븀산화막(32A) 사이에 비정질 탄탈륨산화막(33)이 형성된 NbO2/Ta2O5/NbO2 구조의 유전막(34)이 형성되고, 유전막(34) 상에 상부 전극(35)이 형성된 것을 알 수 있다. 이 때, 결정질 니오븀산화막(32A)은 30∼150Å, 비정질 탄탈륨산화막(33)은 5∼15Å 두께로 형성된다.
위와 같이, 결정질 니오븀산화막(32A), 비정질 탄탈륨산화막(33), 결정질 니오븀산화막(32A)의 순서로 적층된 3중막 구조의 유전막(34)을 캐패시터에 적용하여, 결정질 니오븀산화막(32A)을 통해 높은 유전율을 구현하여, 캐패시턴스를 획기적으로 향상시키고, 비정질 탄탈륨산화막(33)을 통해 누설 전류를 효과적으로 낮출 수 있다.
여기서, 탄탈륨산화막(33)은 비정질 상태이므로, 결정질 니오븀산화막(32A)의 결정립계를 효과적으로 차단(Blocking)하여, 누설 전류를 낮게 제어하는 것이 가능하다.
이하, 상기한 NbO2/Ta2O5/NbO2 구조의 유전막을 적용한 캐패시터 제조 방법을 알아보기로 한다.
도 4는 본 발명의 일실시예에 따른 NbO2/Ta2O5/NbO2 구조의 구조를 가지는 유전막을 채용한 캐패시터의 제조 방법을 도시한 도면이다.
제1단계(Step-1)에서, 하부 전극(31)을 형성한다. 하부 전극은 스퍼터링법(Sputtering), 화학기상증착법(Chemical Vapor Deposition) 및 원자층증착 법(Atomic Layer Deposition) 중에서 선택된 방법을 통해 형성한다. 하부 전극(31)은 도프드 폴리실리콘막(doped Poly-si), TiN막, Ru막, RuO2막, Pt막 Ir막, IrO2막, RuTiN막, HfN막 및 ZrN막으로 이루어진 그룹에서 선택된 어느 한 물질을 사용한다. 하부 전극의 구조는 콘케이브형(Concave type) 또는 실린더형(Cylinder type)으로 형성할 수 있다.
계속해서, 하부 전극(31) 상에 30∼150Å 두께의 니오븀산화막(32)을 형성한다. 니오븀산화막(32)은 원자층증착법, 화학기상증착법 및 스퍼터링법 중에서 선택된 방법으로 형성할 수 있으며, 본 발명의 실시예에서는 원자층증착법을 사용한다. 이 때, 니오븀산화막(32)의 결정성을 최대한 향상시키기 위하여 200∼400℃의 기판 온도를 유지한다. 이와 같은 온도 분위기에서 니오븀산화막(32)이 형성되므로, 니오븀산화막(32)은 비정질로 형성된다.
제2단계(Step-2)에서 열처리를 실시하여 비정질 니오븀산화막(32)을 결정화시켜 결정질 니오븀산화막(32A)을 형성한다. 비정질 니오븀산화막(32)은 450℃ 이하의 온도에서도 결정화되는 특성을 가지고 있다.
열처리는 퍼니스(Furnace) 또는 급속열처리(Rapid Thermal Process; RTP)를 실시한다. 급속열처리는 N2, Ar 및 진공분위기 중에서 선택된 분위기에서 450∼750℃의 온도 범위로 진행한다.
한편, 제1단계의 비정질 니오븀산화막(32) 증착시 충분히 결정화가 될 경우 열처리를 생략할 수도 있으며, 비정질 니오븀산화막(32)을 결정화하는 것 외에 박 막 내의 불순물을 제거할 목적으로 200∼450℃의 온도 범위에서 O3 또는 O2 플라즈마를 사용하여 어닐(Anneal)을 진행할 수 있다.
제3단계(Step-3)단계에서, 결정질 니오븀산화막(32A) 상에 탄탈륨산화막(33)을 형성한다. 탄탈륨산화막(33)은 원자층증착법, 화학기상증착법 및 스퍼터링법 중에서 선택된 방법을 사용하나, 본 발명의 실시예에서는 원자층증착법을 사용한다.
한편, 탄탈륨산화막(33)은, 결정질 니오븀산화막(32A)의 유전 특성을 유전율이 낮은 탄탈륨산화막(33)이 감소시키는 영향을 최소화하기 위하여 5∼15Å 두께로 조절하는데, 두께가 5Å 미만이면 상/하부의 결정질 니오븀산화막(32A)의 결정립계를 차단할 수 없으며, 15Å 초과되면 원하는 유전율을 확보할 수가 없다. 따라서, 탄탈륨산화막은 5∼15Å 두께로 형성하는 것이 바람직하다.
또한, 탄탈륨산화막(33)은 750℃ 이상의 온도 분위기에서는 결정화되므로, 750℃ 이하의 온도에서 형성한다. 따라서, 비정질 특성을 갖는 비정질 탄탈륨산화막(33)을 형성할 수 있다.
제4단계(Step-4)에서, 비정질 탄탈륨산화막(33) 상에 비정질 니오븀산화막(32)을 형성한다. 비정질 니오븀산화막(32) 형성 공정은 기형성된 비정질 니오븀산화막 형성 단계(제1단계)를 참조한다.
제5단계(Step-5)단계에서, 열처리를 실시하여 비정질 니오븀산화막(32)을 결정화시켜 결정질 니오븀산화막(32A)을 형성한다. 비정질 니오븀산화막(32)을 결정화하기 위한 공정 조건은 제2단계를 참조한다. 여기서, 비정질 니오븀산화막(32)을 결정화하기 위한 열처리시 750℃ 이상의 온도에서 열처리를 실시하게 되면, 하부의 비정질 탄탈륨산화막(33)이 결정화될 수 있으므로 750℃ 이하의 온도에서 열처리를 진행하는 것이 바람직하다.
제6단계(Step-6)에서, 결정질 니오븀산화막(32A) 상에 상부 전극(35)을 형성한다. 상부 전극(35)은 도프드 폴리실리콘막, TiN막, Ru막, RuO2막, Pt막 Ir막, IrO2막, RuTiN막, HfN막 및 ZrN막으로 이루어진 그룹에서 선택된 어느 한 물질로 형성한다.
상술한 도면을 통해, 결정질 니오븀산화막, 비정질 탄탈륨산화막, 결정질 니오븀산화막의 3중막 구조를 유전막으로 채용한 캐패시터의 제조 방법을 알아보았고, 이하 3중막 구조의 유전막의 형성 방법을 알아보기로 한다.
도 5는 본 발명의 일실시예에 따른 Nb2O5/Ta2O5/Nb2O5 유전막을 형성하기 위한 원자층증착법의 개략도를 나타낸 도면이다.
도 5를 참조하면, 니오븀산화막은, 니오븀 소스(Nb)를 흡착시키는 단계(1단계), 니오븀 소스(Nb) 중에서 미반응 니오븀 소스(Nb)를 제거하기 위한 퍼지(N2) 단계(2단계), 반응 가스(O3)를 공급하여 흡착된 니오븀 소스(Nb)와의 반응을 유도하기 위하여 원자층 단위의 니오븀산화막을 형성하는 단계(제3단계), 미반응 반응 가스 및 반응부산물을 제거하기 위한 퍼지 단계(제4단계)를 단위 사이클(1 cycle)로 하고, 이러한 단위 사이클을 소정 횟수 반복하여 형성한다.
먼저, 증착 챔버 내에 웨이퍼를 로딩시킨 다음, 니오븀 소스를 웨이퍼 상에 흡착시킨다. 니오븀 소스를 흡착시키는 단계는, NbCl5, NbI5, NbF5, Nb[N(CH3)2]5, Nb(NtBu)[C2H5)2]3, Nb[NC2H5)2]3, Nb[O(C2H5)4][OCH2CH2N(CH3)2], Nb(OC2H5)5 및 Nb(OCH3)5 로 이루어진 그룹 중에서 선택된 어느 한 물질을 전구체로 사용하고, 박막의 결정성을 극대화하기 위해 200∼400℃ 의 기판 온도를 유지한다.
니오븀 소스 중에서 미반응 니오븀 소스를 제거하기 위한 퍼지 단계를 진행한다. 증착 챔버 내에 퍼지 가스를 주입하여 웨이퍼의 표면에 형성된 니오븀층에 느슨하게 결합되거나 미반응 니오븀 소스를 제거하여 균일한 니오븀층을 형성한다. 퍼지 가스는 비활성 가스로서 N2 가스를 사용한다.
계속해서, 반응 가스 주입 단계로서, 증착 챔버 내에 반응 가스를 주입하여 기형성된 니오븀층과 반응 가스 간의 반응을 유도하여 니오븀산화막(Nb2O5)을 형성한다. 반응 가스는 H2O, O3 또는 O2 플라즈마를 사용한다.
다음으로, 퍼지 가스 주입 단계로서, 퍼지 가스는 비활성 가스로서 N2 가스를 사용하여, 미반응 반응 가스를 제거한다.
상기와 같은 원자층 증착 공정을 진행하여 30∼150Å 두께를 가지는 니오븀산화막(Nb2O5)을 형성한다. 한편, 이 때 형성된 니오븀산화막은 비정질이므로 열처리를 진행하여 결정질화한다.
열처리는, 퍼니스 또는 급속열처리로 진행하며 급속열처리시 N2, Ar 및 진공 분위기에서 선택된 분위기에서 450∼750℃의 온도로 진행한다. 열처리 후, 니오븀산화막은 비정질 상태에서 결정화 상태가 되므로 유전 특성을 향상시킬 수 있다.
계속해서, 결정질 니오븀산화막 상에 비정질 탄탈륨산화막을 형성한다. 비정질 탄탈륨산화막은, 탄탈륨 소스(Ta)를 흡착시키는 단계(제1단계), 탄탈륨(Ta) 소스 중에서 미반응 탄탈륨 소스(Ta)를 제거하기 위한 퍼지(N2) 단계(제2단계), 반응 가스(O3)를 공급하여 흡착된 탄탈륨 소스(Ta)와의 반응을 유도하기 위하여 원자층 단위의 탄탈륨산화막을 형성하는 단계(제3단계), 미반응 반응 가스 및 반응부산물을 제거하기 위한 퍼지(N2) 단계(제4단계)를 단위 사이클로 하고, 단위 사이클을 소정 횟수 반복하여 형성한다.
먼저, 탄탈륨 소스를 웨이퍼 상에 흡착시킨다. 탄탈륨 소스를 흡착시키는 단계는, TaCl5, TaI5, TaF5, Ta[N(CH3)2]5, Ta(NtBu)[(C2H5)2]3, Ta[N(C2H5)2]3, Ta[(OC2H5)4[OCH2CH2N(CH3)2], Ta(OC2H5)5 및 Ta(OCH3)5 로 이루어진 그룹 중에서 선택된 어느 한 물질을 전구체로 사용한다.
탄탈륨 소스 중에서 미반응 탄탈륨 소스를 제거하기 위한 퍼지 단계를 진행한다. 증착 챔버 내에 퍼지 가스를 주입하여 웨이퍼의 표면에 형성된 탄탈륨층에 느슨하게 결합되거나 미반응 탄탈륨 소스를 제거하여 균일한 탄탈륨층을 형성한다. 퍼지 가스는 비활성 가스로서 N2 가스를 사용한다.
계속해서, 반응 가스 주입 단계로서, 증착 챔버 내에 반응 가스를 주입하여 기형성된 탄탈륨층과 반응 가스 간의 반응을 유도하여 탄탈륨산화막을 형성한다. 반응 가스는, H2O, O3 및 O2 플라즈마 중에서 선택된 물질을 사용한다.
다음으로, 퍼지 가스 주입 단계로서, 퍼지 가스는 비활성 가스로 N2 가스를 사용하여, 미반응 반응 가스를 제거한다.
상기와 같은 원자층 증착 공정을 진행하여 5∼15Å 두께를 가지는 탄탈륨산화막(Ta2O5)을 형성한다. 이 때, 형성된 탄탈륨산화막은 비정질이므로 유전막의 누설 특성을 향상시킬 수 있다.
계속해서, 비정질 탄탈륨산화막 상에 결정질 니오븀산화막을 형성한다. 결정질 니오븀산화막을 형성하는 단계는 상기한 결정질 니오븀산화막 형성 공정과 동일하므로 자세한 설명은 생략한다. 다만, 비정질 니오븀산화막 형성 후 열처리를 실시하여 결정화하는 단계에서 750℃ 이상의 온도에서 열처리를 실시하게 되면, 하부의 비정질 탄탈륨산화막이 결정화될 수 있다. 따라서, 750℃ 이하의 온도에서 진행하는 것이 바람직하다.
이와 같이, 결정질 니오븀산화막, 비정질 탄탈륨산화막, 결정질 니오븀산화막이 적층된 구조의 3중막 구조의 유전막을 형성하여 캐패시터에 적용한다.
상술한 바와 같이, 육방정계(Hexagonal) 구조로 성장시킬 경우 유전율이 50∼60 정도로 클 뿐만 아니라 밴드-갭 에너지 측면에서 4.5eV 정도로 큰 탄탈륨산화 막과 니오븀산화막을 적층한 구조를 캐패시터의 유전막으로 사용한다. 탄탈륨산화막과 니오븀산화막은 격자 크기가 거의 같은 결정 구조가 같은 물질이다.
탄탈륨산화막은 750℃ 이상의 고온후열처리 온도에서 결정화가 이루어지고, 그 이하의 온도에서는 일반적으로 비정질 구조를 나타낸다. 그러나, 니오븀산화막은 450℃ 정도의 저온에서도 결정화가 되는 특성을 가지고 있다. 이들 물질을 단일 박막으로 사용할 경우 탄탈륨산화막은 750℃ 이상의 후열처리 없이는 유전율 확보가 어렵고 니오븀산화막은 결정화가 용이하여 60 이상의 유전율을 얻을 수 있으나 결정립계에 의해 누설 전류가 증가하는 문제가 있다.
따라서, 결정질 니오븀산화막, 비정질 탄탈륨산화막, 결정질 니오븀산화막의 3중막 구조를 캐패시터의 유전막으로 채용하면, 유전율이 높은 결정질 니오븀산화막의 결정립계(Grainboundary)를 비정질 탄탈륨산화막이 차단하게 되어 전자의 전기전도에 대한 에너지 장벽을 효과적으로 형성하게 되어 누설 전류 특성 또한 낮게 유지하는 것이 가능하다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상술한 본 발명은 결정질 니오븀산화막, 비정질 탄탈륨산화막, 결정질 니오븀산화막의 순서로 적층된 3중막 구조의 유전막을 캐패시터의 유전막으로 적용하므로서, 60㎚ 이하의 DRAM 유전막에 요구되는 6Å 이하의 등가산화막을 구현하여 밴드갭 에너지 측면에서 4.5eV 를 확보할 수 있는 효과가 있다.
또한, 50∼60의 높은 유전율을 구현하면서도 누설 전류를 낮게 유지할 수 있는 효과가 있다.

Claims (36)

  1. 결정질의 제1니오븀산화막, 비정질의 탄탈륨산화막 및 결정질의 제2니오븀산화막이 차례로 적층된 캐패시터의 유전막.
  2. 제1항에 있어서,
    상기 비정질의 탄탈륨산화막은,
    5∼15Å의 두께인 캐패시터의 유전막.
  3. 제1항에 있어서,
    상기 제1 및 제2 니오븀산화막은,
    30∼150Å의 두께인 캐패시터의 유전막.
  4. 결정질의 제1니오븀산화막을 형성하는 단계;
    상기 제1니오븀산화막 상에 비정질의 탄탈륨산화막을 형성하는 단계; 및
    상기 탄탈륨산화막 상에 결정질의 제2니오븀산화막을 형성하는 단계
    를 포함하는 캐패시터의 유전막 제조 방법.
  5. 제4항에 있어서,
    상기 비정질의 탄탈륨산화막은,
    5∼15Å의 두께로 형성하는 캐패시터의 유전막 제조 방법.
  6. 제5항에 있어서,
    상기 비정질의 탄탈륨산화막은,
    원자층증착법, 화학기상증착법 및 스퍼터링법 중에서 선택된 어느 한 방법으로 형성하는 캐패시터의 유전막 제조 방법.
  7. 제6항에 있어서,
    상기 원자층증착법은,
    200∼400℃의 온도 분위기에서 진행하는 캐패시터의 유전막 제조 방법.
  8. 제4항에 있어서,
    상기 제1 및 제2 니오븀산화막은,
    30∼150Å의 두께로 형성하는 캐패시터의 유전막 제조 방법.
  9. 제8항에 있어서,
    상기 제1 및 제2 니오븀산화막은,
    원자층증착법, 화학기상증착법 및 스퍼터링법 중에서 선택된 어느 한 방법으로 형성하는 캐패시터의 유전막 제조 방법.
  10. 제9항에 있어서,
    상기 원자층증착법은,
    200∼400℃의 온도 분위기에서 진행하는 캐패시터의 유전막 제조 방법.
  11. 제4항에 있어서,
    상기 제1 및 제2 니오븀산화막을 형성하는 단계 후,
    결정성을 향상시키기 위해 열처리를 실시하는 단계
    를 포함하는 캐패시터의 유전막 제조 방법.
  12. 제11항에 있어서,
    상기 열처리는,
    퍼니스 또는 급속열처리를 실시하는 캐패시터의 유전막 제조 방법.
  13. 제12항에 있어서,
    상기 급속열처리는,
    450∼750℃의 온도, N2, Ar 및 진공분위기에서 중에서 선택된 어느 한 분위기에서 진행하는 캐패시터의 유전막 제조 방법.
  14. 제4항에 있어서,
    상기 제1 및 제2 니오븀산화막을 형성하는 단계 후,
    상기 제1 및 제2 니오븀산화막 내의 불순물을 제거할 목적으로 200∼400℃의 온도 영역에서 O3 또는 O2 플라즈마를 이용하여 어닐을 진행하는 단계
    를 더 포함하는 캐패시터의 유전막 제조 방법.
  15. 하부 전극;
    상기 하부 전극 상에서 결정질의 제1니오븀산화막, 비정질의 탄탈륨산화막 및 결정질의 제2니오븀산화막의 순서로 적층된 유전막; 및
    상기 유전막 상의 상부 전극
    을 포함하는 캐패시터.
  16. 제15항에 있어서,
    상기 비정질의 탄탈륨산화막은,
    5∼15Å의 두께인 캐패시터.
  17. 제15항에 있어서,
    상기 제1 및 제2 니오븀산화막은,
    30∼150Å의 두께인 캐패시터.
  18. 제15항에 있어서,
    상기 하부 전극과 상기 상부 전극은,
    도프드 폴리실리콘막, TiN막, Ru막, RuO2막, Pt막 Ir막, IrO2막, RuTiN막, HfN막 및 ZrN막으로 이루어진 그룹에서 선택된 어느 한 물질로 형성된 캐패시터.
  19. 하부 전극을 형성하는 단계;
    상기 하부 전극 상에 결정질의 제1니오븀산화막, 비정질의 탄탈륨산화막 및 결정질의 제2니오븀산화막의 순서로 적층된 유전막을 형성하는 단계; 및
    상기 유전막 상에 상부 전극을 형성하는 단계
    를 포함하는 캐패시터의 제조 방법.
  20. 제19항에 있어서,
    상기 비정질의 탄탈륨산화막은,
    5∼15Å의 두께로 형성하는 캐패시터의 제조 방법.
  21. 제20항에 있어서,
    상기 비정질의 탄탈륨산화막은,
    원자층증착법, 화학기상증착법 및 스퍼터링법 중에서 선택된 어느 한 방법으로 형성하는 캐패시터의 제조 방법.
  22. 제21항에 있어서,
    상기 원자층증착법은,
    200∼400℃의 온도 분위기에서 진행하는 캐패시터의 제조 방법.
  23. 제19항에 있어서,
    상기 제1 및 제2 니오븀산화막은,
    30∼150Å의 두께로 형성하는 캐패시터의 제조 방법.
  24. 제23항에 있어서,
    상기 제1 및 제2 니오븀산화막은,
    원자층증착법, 화학기상증착법 및 스퍼터링법 중에서 선택된 어느 한 방법으로 형성하는 캐패시터의 제조 방법.
  25. 제24항에 있어서,
    상기 원자층증착법은,
    200∼400℃의 온도 분위기에서 진행하는 캐패시터의 제조 방법.
  26. 제25항에 있어서,
    상기 원자층증착법은,
    니오븀 소스를 흡착시키는 단계;
    상기 니오븀 소스 중에서 미반응 니오븀 소스를 제거하기 위한 퍼지 단계;
    반응 가스를 공급하여 상기 흡착된 니오븀 소스와의 반응을 유도하여 원자층 단위의 니오븀산화막을 형성하는 단계; 및
    미반응 반응 가스 및 반응부산물을 제거하기 위한 퍼지 단계를 단위 사이클로 하고, 상기 단위 사이클을 소정 횟수 반복하여 형성하는 캐패시터의 제조 방법.
  27. 제26항에 있어서,
    상기 니오븀 소스를 흡착시키는 단계는,
    NbCl5, NbI5, NbF5, Nb[N(CH3)2]5, Nb(NtBu)[C2H5)2]3, Nb[NC2H5)2]3, Nb[O(C2H5)4][OCH2CH2N(CH3)2], Nb(OC2H5)5 및 Nb(OCH3)5 로 이루어진 그룹 중에서 선택 된 어느 한 물질을 전구체로 사용하고, 200∼400℃ 의 기판 온도를 유지하는 캐패시터의 제조 방법.
  28. 제22항에 있어서,
    상기 비정질의 탄탈륨산화막은,
    탄탈륨 소스를 흡착시키는 단계;
    상기 탄탈륨 소스 중에서 미반응 탄탈륨 소스를 제거하기 위한 퍼지 단계;
    반응 가스를 공급하여 상기 흡착된 탄탈륨 소스와의 반응을 유도하여 원자층 단위의 탄탈륨산화막을 형성하는 단계; 및
    미반응 반응 가스 및 반응부산물을 제거하기 위한 퍼지 단계를 단위 사이클로 하고, 상기 단위 사이클을 소정 횟수 반복하여 형성하는 캐패시터의 제조 방법.
  29. 제28항에 있어서,
    상기 탄탈륨 소스를 흡착시키는 단계는,
    TaCl5, TaI5, TaF5, Ta[N(CH3)2]5, Ta(NtBu)[(C2H5)2]3, Ta[N(C2H5)2]3, Ta[(OC2H5)4[OCH2CH2N(CH3)2], Ta(OC2H5)5 및 Ta(OCH3)5 로 이루어진 그룹 중에서 선택된 어느 한 물질을 전구체로 사용하고, 200∼400℃의 기판 온도를 유지하는 캐패시 터의 제조 방법.
  30. 제26항 또는 제28항에 있어서,
    상기 퍼지 단계는,
    질소 가스를 사용하여 진행하는 캐패시터의 제조 방법.
  31. 제26항 또는 제28항에 있어서,
    상기 반응 가스는,
    H2O, O3 및 산소 플라즈마로 이루어진 그룹에서 선택된 어느 한 물질을 사용하는 캐패시터의 제조 방법.
  32. 제19항에 있어서,
    상기 제1 및 제2 니오븀산화막을 형성하는 단계 후,
    결정성을 향상시키기 위해 열처리를 실시하는 단계
    를 포함하는 캐패시터의 제조 방법.
  33. 제32항에 있어서,
    상기 열처리는,
    퍼니스 또는 급속열처리를 실시하는 캐패시터의 제조 방법.
  34. 제33항에 있어서,
    상기 급속열처리는,
    450∼750℃의 온도, N2, Ar 및 진공분위기에서 중에서 선택된 어느 한 분위기에서 진행하는 캐패시터의 제조 방법.
  35. 제19항에 있어서,
    상기 제1 및 제2 니오븀산화막을 형성하는 단계 후,
    상기 제1 및 제2 니오븀산화막 내의 불순물을 제거할 목적으로 200∼400℃의 온도 영역에서 O3 또는 O2 플라즈마를 이용하여 어닐을 진행하는 단계
    를 더 포함하는 캐패시터의 제조 방법.
  36. 제19항에 있어서,
    상기 하부 전극과 상기 상부 전극은,
    도프드 폴리실리콘막, TiN막, Ru막, RuO2막, Pt막 Ir막, IrO2막, RuTiN막, HfN막 및 ZrN막으로 이루어진 그룹에서 선택된 어느 한 물질로 형성하는 캐패시터의 제조 방법.
KR1020060059326A 2006-06-29 2006-06-29 캐패시터 및 그 제조 방법 KR100832005B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060059326A KR100832005B1 (ko) 2006-06-29 2006-06-29 캐패시터 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060059326A KR100832005B1 (ko) 2006-06-29 2006-06-29 캐패시터 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20080001166A KR20080001166A (ko) 2008-01-03
KR100832005B1 true KR100832005B1 (ko) 2008-05-26

Family

ID=39213223

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060059326A KR100832005B1 (ko) 2006-06-29 2006-06-29 캐패시터 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR100832005B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003243534A (ja) * 2002-02-14 2003-08-29 Hitachi Ltd 半導体装置
KR20040092436A (ko) * 2003-04-23 2004-11-03 가부시키가이샤 히타치세이사쿠쇼 반도체 장치 및 그 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003243534A (ja) * 2002-02-14 2003-08-29 Hitachi Ltd 半導体装置
KR20040092436A (ko) * 2003-04-23 2004-11-03 가부시키가이샤 히타치세이사쿠쇼 반도체 장치 및 그 제조 방법

Also Published As

Publication number Publication date
KR20080001166A (ko) 2008-01-03

Similar Documents

Publication Publication Date Title
KR100722989B1 (ko) 캐패시터 및 그 제조 방법
JP5038659B2 (ja) 正方晶系構造のジルコニウム酸化膜形成方法及びその膜を備えたキャパシタの製造方法
KR100555543B1 (ko) 원자층 증착법에 의한 고유전막 형성 방법 및 그고유전막을 갖는 커패시터의 제조 방법
KR100550641B1 (ko) 산화하프늄과 산화알루미늄이 혼합된 유전막 및 그 제조방법
KR101123433B1 (ko) 고 유전률을 갖는 구조물을 형성하는 방법 및 고 유전률을 갖는 구조물
KR100541179B1 (ko) 유전막 형성 장치 및 방법
US9831085B2 (en) Method of fabricating hafnium oxide layer and semiconductor device having the same
US20070228442A1 (en) Thin Film Capacitor, Method for Forming Same, and Computer Readable Recording Medium
KR100965771B1 (ko) 탄탈륨산화막을 구비한 유전막 제조 방법 및 그를 이용한캐패시터 제조 방법
CN113658941A (zh) 一种hzo/ao/hzo纳米叠层薄膜及其制备方法和应用
KR101060740B1 (ko) 스트론튬과 티타늄이 함유된 유전막을 구비하는 캐패시터및 그 제조 방법
KR102246261B1 (ko) 반도체 메모리 소자용 커패시터 및 이의 제조 방법
CN116828971A (zh) 一种基于掺杂氮化铝薄膜的铁电二极管及其制备方法
US6507060B2 (en) Silicon-based PT/PZT/PT sandwich structure and method for manufacturing the same
KR100832005B1 (ko) 캐패시터 및 그 제조 방법
KR100716642B1 (ko) 캐패시터의 유전막 및 그의 제조방법
KR100575092B1 (ko) 게이트 절연막의 형성 방법
TWI564960B (zh) 高介電常數介電層的製作方法
KR20110060749A (ko) 캐패시터 및 그의 제조 방법
KR100716643B1 (ko) 유전막의 제조 방법 및 이를 포함하는 캐패시터의 제조방법
KR100744026B1 (ko) 플래시 메모리 소자의 제조방법
KR100475116B1 (ko) 산화알루미늄/산화하프늄 복합유전막을 가지는 반도체메모리 소자의 커패시터 및 그 제조 방법
KR100780650B1 (ko) 반도체 소자의 캐패시터 및 그 제조 방법
KR100265846B1 (ko) 반도체소자의강유전체캐패시터제조방법
KR100844956B1 (ko) 지르코늄산화막과 니오븀산화막을 포함하는 유전막을구비한 반도체소자 및 그의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110429

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee