JP2004022991A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2004022991A
JP2004022991A JP2002178930A JP2002178930A JP2004022991A JP 2004022991 A JP2004022991 A JP 2004022991A JP 2002178930 A JP2002178930 A JP 2002178930A JP 2002178930 A JP2002178930 A JP 2002178930A JP 2004022991 A JP2004022991 A JP 2004022991A
Authority
JP
Japan
Prior art keywords
oxide film
film
metal oxide
semiconductor device
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002178930A
Other languages
English (en)
Other versions
JP4171250B2 (ja
Inventor
Hiroshi Jinriki
神力　博
Kazumi Kubo
久保　万身
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2002178930A priority Critical patent/JP4171250B2/ja
Priority to PCT/JP2003/007031 priority patent/WO2004001833A1/ja
Priority to KR1020047020553A priority patent/KR100636486B1/ko
Priority to CNB03814509XA priority patent/CN100388438C/zh
Priority to US10/457,450 priority patent/US6953731B2/en
Priority to TW092116648A priority patent/TWI233648B/zh
Publication of JP2004022991A publication Critical patent/JP2004022991A/ja
Application granted granted Critical
Publication of JP4171250B2 publication Critical patent/JP4171250B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0272—Deposition of sub-layers, e.g. to promote the adhesion of the main coating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/405—Oxides of refractory metals or yttrium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02356—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment to change the morphology of the insulating layer, e.g. transformation of an amorphous layer into a crystalline layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02142—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides
    • H01L21/02148—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides the material containing hafnium, e.g. HfSiOx or HfSiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02189—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing zirconium, e.g. ZrO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31608—Deposition of SiO2
    • H01L21/31612—Deposition of SiO2 on a silicon body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H01L28/56—Capacitors with a dielectric comprising a perovskite structure material the dielectric comprising two or more layers, e.g. comprising buffer layers, seed layers, gradient layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

【課題】高誘電体ゲート絶縁膜を形成する際に、シリコン基板との界面に形成されるベース酸化膜の増膜を抑制する。
【解決手段】Ｓｉと酸素を含む絶縁膜を形成されたシリコン酸化膜上に、有機金属原料を使った化学気相堆積法により、金属酸化物膜を、前記金属酸化膜が堆積直後の状態において結晶質となるように堆積する。
【選択図】　　　　　図７

Description

【０００１】
【発明の属する技術分野】
本発明は一般に半導体装置に係り、特に高誘電体膜を有する超微細化高速半導体装置の製造方法に関する。
【０００２】
今日の超高速高速半導体装置では、微細化プロセスの進歩とともに、０．１μｍ以下のゲート長が可能になりつつある。一般に微細化とともに半導体装置の動作速度は向上するが、このように非常に微細化された半導体装置では、ゲート絶縁膜の膜厚を、微細化によるゲート長の短縮に伴って、スケーリング則に従って減少させる必要がある。
【０００３】
しかしゲート長が０．１μｍ以下になると、ゲート絶縁膜の厚さも、ＳｉＯ２を使った場合、１〜２ｎｍ、あるいはそれ以下に設定する必要があるが、このように非常に薄いゲート絶縁膜ではトンネル電流が増大し、その結果ゲートリーク電流が増大する問題を回避することができない。
【０００４】
このような事情で従来より、比誘電率がＳｉＯ２膜のものよりもはるかに大きく、このため実際の膜厚が大きくてもＳｉＯ２膜に換算した場合の膜厚が小さいＴａ２Ｏ５やＡｌ２Ｏ３，ＺｒＯ２，ＨｆＯ２、さらにはＺｒＳｉＯ４あるいはＨｆＳｉＯ４のような高誘電体材料をゲート絶縁膜に対して適用することが提案されている。このような高誘電体材料を使うことにより、ゲート長が０．１μｍ以下と、非常に短い超高速半導体装置においても１０ｎｍ程度の物理的膜厚のゲート絶縁膜を使うことができ、トンネル効果によるゲートリーク電流を抑制することができる。
【０００５】
かかる高誘電体膜をゲート絶縁膜に使った半導体装置では、高誘電体膜を直接にＳｉ基板上に形成した方が、絶縁膜のＳｉＯ２換算実効膜厚を減少させるためには好ましいものの、このように高誘電体膜をＳｉ基板上に直接に形成した場合には、高誘電体膜から金属元素がＳｉ基板中に拡散してしまい、チャネル領域においてキャリアの散乱の問題が生じる。
【０００６】
チャネル領域中のキャリアモビリティーを向上させる観点からは、高誘電体ゲート酸化膜とＳｉ基板との間に、１ｎｍ以下、好ましくは０．８ｎｍ以下の厚さのきわめて薄いベース酸化膜を介在させるのが好ましい。前記ベース酸化膜は非常に薄い必要があり、厚さが厚いと高誘電体膜をゲート絶縁膜に使った効果が相殺される。
【０００７】
【従来の技術】
図１（Ａ）〜（Ｃ）は、従来提案されている高誘電体ゲート絶縁膜を有する半導体装置の製造工程を示す。
【０００８】
図１（Ａ）を参照するに、シリコン基板１１上には非常に薄い、好ましくは１ｎｍ以下の膜厚のＳｉＯ２膜よりなるベース酸化膜１２が、例えば紫外光励起酸素ラジカルを使ったラジカル酸化処理により形成され、図１（Ｂ）の工程において前記ベース酸化膜１２上にはＨｆＯ２やＺｒＯ２などの金属酸化膜１３が、原子層化学気相堆積（ＡＬＤ）法あるいは有機金属化学気相堆積（ＭＯＣＶＤ）法などにより、形成される。
【０００９】
図１（Ａ）の工程において前記ラジカル酸化処理は、例えば特開２００２−１００６２７号公報に記載の方法を使って行うことができる。シリコン基板の紫外光励起ラジカル酸化処理により、２〜３分子層に相当する膜厚のベース酸化膜を安定に、再現性良く形成することができる。また前記特開２００２−１００６２７号公報に記載の方法を使うと、このようにして形成された非常に薄いシリコン酸化膜中に窒素原子を導入し、前記ベース酸化膜１２をシリコン酸窒化膜とすることも可能である。
【００１０】
図１（Ｂ）の工程において、前記金属酸化膜１３の堆積は、特開２００２−１５１４８９号公報に記載のＡＬＤ法、あるいはＭＯＣＶＤ法を使って行うことができる。
【００１１】
ところで、前記金属酸化膜１３は高誘電体膜として形成されるが、前記金属酸化膜１３が高誘電体膜としての機能を発現するためには、ＳｉＯ２膜のような非晶質膜ではなく、結晶化している必要がある。このため、従来より図１（Ｃ）に示すように図１（Ｂ）の工程で得られた構造を熱処理し、金属酸化膜１３を結晶化させる工程が行われている。金属酸化膜１３は非晶質のベース酸化膜１２上に形成されているため、結晶化した場合、微結晶の集合よりなる多結晶体となり、このような結晶化した金属酸化膜１３が高速半導体装置の高誘電体ゲート絶縁膜として使われる。
【００１２】
【発明が解決しようとする課題】
ところで、先にも説明したように、このような高誘電体ゲート絶縁膜１３とシリコン基板１１との界面に形成されるベース酸化膜１２は可能な限り薄いことが要求される。前記ベース酸化膜１２の膜厚が増大した場合には、高誘電体ゲート絶縁膜１３を使った効果は相殺されてしまう。
【００１３】
一方、図１（Ｂ）の金属酸化膜１３の堆積工程では、特にＭＯＣＶＤ法を使った場合、酸素雰囲気中での処理となり、堆積時の基板温度が高い場合には、前記ベース酸化膜１２の膜厚が、基板の酸化により増大する可能性がある。また前記ベース酸化膜１２の膜厚は、図１（Ｃ）の結晶化熱処理の際にも増大してしまう。
【００１４】
さらに図１（Ｃ）の結晶化工程では、金属酸化膜１３の結晶化と共に、前記金属酸化膜１３中においては微結晶の粒成長が生じるが、膜１３中においてこのような粒成長が生じると、その下のベース酸化膜１２との界面が不規則あるいは不安定になり、ゲートリーク電流の増大等の問題が生じやすい。
【００１５】
そこで、本発明は上記の課題を解決した、新規で有用な半導体装置の製造方法を提供することを概括的課題とする。
【００１６】
本発明のより具体的な課題は、高誘電体ゲート絶縁膜を有する半導体装置の製造において、前記高誘電体ゲート絶縁膜の結晶化の際におけるベース酸化膜の増膜を回避できる製造方法を提供することにある。
【００１７】
本発明の他の課題は、高誘電体ゲート絶縁膜を有する半導体装置の製造において、前記高誘電体ゲート絶縁膜の結晶化の際に、前記高誘電体ゲート絶縁膜中における金属酸化物微結晶の粒成長を抑制できる製造方法を提供することにある。
【００１８】
本発明のさらなる課題は、高誘電体ゲート絶縁膜を有する半導体装置の製造において、前記高誘電体ゲート絶縁膜の膜厚を効果的に制御できる製造方法を提供することにある。
【００１９】
【課題を解決するための手段】
本発明は上記の課題を、
請求項１に記載したように、
シリコン基板上に、Ｓｉと酸素を含む絶縁膜を形成する工程と、
前記絶縁膜上に、有機金属原料を使った化学気相堆積法により、金属酸化物膜を堆積する工程とを含む半導体装置の製造方法において、
前記金属酸化膜を堆積する工程は、前記金属酸化膜が堆積直後の状態において結晶質となるように実行されることを特徴とする半導体装置の製造方法により、または
請求項２に記載したように、
前記金属酸化膜は、ＨｆあるいはＺｒのいずれかを含むことを特徴とする請求項１記載の半導体装置の製造方法により、または
請求項３に記載したように、
前記金属酸化膜を堆積する工程は、４００〜６００℃の基板温度で実行されることを特徴とする請求項１または２記載の半導体装置の製造方法により、または
請求項４に記載したように、
前記有機金属原料は、アミド基を含むことを特徴とする請求項１〜３のうち、いずれか一項記載の半導体装置の製造方法により、または
請求項５に記載したように、
前記有機金属原料は、Ｈｆ［Ｎ（Ｃ２Ｈ５）２］４，Ｈｆ［Ｎ（ＣＨ３）２］４，Ｚｒ［Ｎ（Ｃ２Ｈ５）２］４およびＺｒ［Ｎ（ＣＨ３）２］４よりなる群から選択されることを特徴とする請求項１〜４のうち、いずれか一項記載の半導体装置の製造方法により、または
請求項６に記載したように、
前記有機金属原料は、液体原料のバブリングにより供給されることを特徴とする請求項１〜５のうち、いずれか一項記載の半導体装置の製造方法により、または
請求項７に記載したように、
前記金属酸化膜を堆積する工程は、酸素を含む雰囲気中において実行されることを特徴とする請求項１〜６のうち、いずれか一項記載の半導体装置の製造方法により、または
請求項８に記載したように、
前記金属膜を堆積する工程は、８０％を超える酸素濃度雰囲気中において実行されることを特徴とする請求項１〜７のうち、いずれか一項記載の半導体装置の製造方法により、または
請求項９に記載したように、
前記金属酸化膜は、堆積直後の状態において１０ｎｍ以下の粒径の微結晶より構成されることを特徴とする請求項１〜８のうち、いずれか一項記載の半導体装置の製造方法により、または
請求項１０に記載したように、
さらに堆積した前記金属酸化膜を熱処理する工程を含み、前記金属酸化膜は、熱処理後の状態において１０ｎｍ以下の粒径の微結晶より構成されることを特徴とする請求項１〜９のうち、いずれか一項記載の半導体装置の製造方法により、または
請求項１１に記載したように、
前記金属酸化膜は、窒素を５原子％以下の範囲で含むことを特徴とする請求項１〜１０のうち、いずれか一項記載の半導体装置の製造方法により、解決する。
【００２０】
本発明によれば、高誘電体ゲート絶縁膜を構成する金属酸化膜が堆積直後においてすでに結晶質になるように形成されているが、本発明では前記金属酸化膜中における粒成長が抑制され、結晶化工程を行った後でも金属酸化物結晶の粒径は１０ｎｍを超えることがない。また、このような金属酸化膜の堆積を行っても、ベース酸化膜の実質的な増膜が生じることがない。特に本発明ではアミド基を含む有機金属原料を使う場合、前記金属酸化膜中において窒素が粒界に偏析し、こうして粒界に偏析した窒素は、粒界に沿った原子の移動を抑制すると考えられる。
【００２１】
【発明の実施の形態】
［第１実施例］
図２は、本発明で使われるＭＯＣＶＤ装置２０の構成を示す。
【００２２】
図２を参照するに、ＭＯＣＶＤ装置２０はポンプ２１により排気される反応容器２２を備え、前記反応容器２２中には被処理基板Ｗを保持する保持台２２Ａが設けられている。
【００２３】
図２のＭＯＣＶＤ装置２０には、酸素ガスを前記反応容器２２に供給するライン２２ａが設けられ、さらにバブラ２３Ａに保持されているＨｆ［Ｎ（Ｃ２Ｈ５）２］４などの液体有機金属原料を、気相原料コントローラ２２ｂおよびライン２２ｃを介して前記反応容器２２に供給する原料供給系Ｉが設けられている。さらに前記ＭＯＣＶＤ装置２０には、ボトル２３Ｂに保持されているＨｆ［Ｎ（Ｃ２Ｈ５）２］４などの液体有機金属原料を液体流量コントローラ２２ｄおよび気化器２２ｅを介して前記反応容器２２に供給する原料供給系ＩＩが設けられている。前記原料供給系Ｉと原料供給系ＩＩとは、バルブＶ１およびＶ２を切り替えることで切替られる。
【００２４】
図３は前記原料供給系Ｉの気相原料コントローラ２２ｂの構成を示す。
【００２５】
図３を参照するに、前記気相原料コントローラ２２ｂはＡｒガスを供給される質量流量コントローラ（以下、ＭＦＣと略記する）３１，３２を含み、前記ＭＦＣ３１は供給されたＡｒガスを、前記有機金属原料を保持したバブラ２３Ａに、キャリアガスとして供給する。
【００２６】
前記バブラ２３Ａでは有機金属原料の蒸気が形成され、形成された有機金属原料蒸気は、前記ＭＦＣ３２からのＡｒキャリアガスと共に、濃度センサ３３に供給される。
【００２７】
前記濃度センサ３３では、供給されたＡｒキャリアガスに対する有機金属原料の濃度を計測し、その結果を示す出力信号をコントロールユニット３４に供給する。一方、前記コントロールユニット３４は所定のプログラムに従って、前記濃度センサ３３の出力信号に応じた第１および第２の制御信号を形成し、これらをそれぞれ前記ＭＦＣ３１およびＭＦＣ３２に供給する。これにより、前記濃度センサ３３におけるキャリアガスに対する有機金属原料の濃度比が所定値に制御される。このように有機金属原料の濃度比が制御された気相原料ガスは、圧力計３５およびバルブ３６により所定の圧力に設定された後、前記ライン２２ｃを通って反応容器２２に供給される。
【００２８】
図４は、図２のＭＯＣＶＤ装置２０において、４８０℃の基板温度でのシリコン基板上へのＨｆＯ２膜の堆積を、Ｈｆ［Ｎ（Ｃ２Ｈ５）２］４を原料に使って行った場合について、堆積速度を、図２に示す原料供給系Ｉを使った場合と原料供給系ＩＩを使った場合とで比較して示す。
【００２９】
図４を参照するに、原料供給系ＩＩを使った場合には、堆積時の基板温度が増大するにつれて堆積速度も増大し、４８０℃の基板温度で堆積を行った場合には、毎分１００ｎｍのオーダーの非常に大きな堆積速度が得られていることがわかる。このような非常に大きな堆積速度では、膜厚が数十ｎｍの金属酸化膜を精度良く形成することは困難である。
【００３０】
これに対し、バブラ２３Ａを使う原料供給系Ｉを使った場合には、堆積時の基板温度が４８０℃でも堆積速度は毎分１ｎｍのオーダーであり、非常に薄い金属酸化膜を精度良く形成できることがわかる。
【００３１】
図５は、図２のＭＯＣＶＤ装置において原料供給系Ｉを使った場合の、前記反応容器５にライン２２ｃを介して供給される気相原料中のＨｆ［Ｎ（Ｃ２Ｈ５）２）４］分圧と基板上における堆積速度との関係を示す。ただし図５の関係は、基板温度を４８０℃に設定した場合についてのものである。
【００３２】
図５を参照するに、図２の原料供給系Ｉを使った場合、基板上におけるＨｆＯ２膜の堆積速度はＨｆ［Ｎ（Ｃ２Ｈ５）２）４］分圧が低減すると共に低下しており、図３に示す気相原料コントローラ２２ｂによりＨｆ［Ｎ（Ｃ２Ｈ５）２）４］分圧を制御することにより、被処理基板Ｗ上におけるＨｆＯ２膜の成膜速度を制御することが可能であるのがわかる。
【００３３】
図６は、このようにして形成されたＨｆＯ２膜のＸ線回折パターンを、堆積直後の状態（ａｓ−ｄｅｐｏｓｉｔｅｄ）について求めた結果を示す。図６にはまた、このようにして得られたＨｆＯ２膜に対して熱処理を窒素雰囲気中、５００〜７００℃の範囲の様々な温度で行った場合のＸ線回折パターンをも示してある。ただし図６の実験では、ＨＦ洗浄したシリコン基板表面に、先に説明したように特開２００２−１００６２７号公報に記載の方法でＳｉＯ２膜あるいはＳｉＯＮ膜よりなるベース酸化膜を約０．８ｎｍの膜厚に形成し、ＨｆＯ２膜の堆積を、このようにして形成したベース酸化膜上において行った。その際、ＨｆＯ２膜の堆積は、先にも説明したようにＨｆ［Ｎ（Ｃ２Ｈ５）２）４］を原料として使い、堆積時の基板温度を４８０℃に設定して行った。
【００３４】
図６を参照するに、堆積直後の状態においてもＨｆＯ２膜はＨｆ（１１１）の回折ピークを示しており、結晶化した状態にあることがわかる。
【００３５】
このようにして形成されたＨｆＯ２膜を、先に説明した図１（Ｃ）の工程に対応して熱処理した場合、Ｈｆ（１１１）の回折ピークは多少高くなり、結晶化が進行していることがわかるが、回折ピークの強度変化は顕著なものではなく、ＨｆＯ２膜の微構造は熱処理を行っても、余り変化はしていないものと考えられる。実際、膜中のＨｆＯ２結晶の粒径分布を測定した結果、４８０℃で堆積直後の状態では平均粒径は約４．７ｎｍであったものが、５００℃の熱処理後の状態で約８．５ｎｍ，６００℃の熱処理後で約７．５ｎｍ，７００℃の熱処理後で約６．３ｎｍであり、誤差を考えるとＨｆＯ２膜中において熱処理により粒径が１０ｎｍを超える粒成長はほとんど生じていないと考えられる。
【００３６】
図７（Ａ）は、ＨｆＯ２膜を堆積した直後の試料の断面を透過型電子顕微鏡で観察した結果を、また図７（Ｂ）はＨｆＯ２膜を窒素雰囲気中、７００℃で熱処理した場合の断面を、同様に透過型電子顕微鏡で観察した結果を示す。ただし図７（Ａ），（Ｂ）は同一のスケールで示されている。シリコン基板中においては個々のＳｉ原子が解像されているのがわかる。
【００３７】
図７（Ａ）を参照するに、ＨｆＯ２膜形成直後において、ＳｉＯ２ベース酸化膜は約１．３ｎｍの膜厚となっており、初期膜厚（０．８ｎｍ）に対して約０．５ｎｍの増膜が生じていることがわかる。
【００３８】
これに対し、図７（Ｂ）ではＳｉＯ２ベース酸化膜は約０．９ｎｍの膜厚となっており、図７（Ａ）の状態に対してさらに約０．１ｎｍの増膜が生じたことがわかる。
【００３９】
また図７（Ｃ）は、膜厚が０．８ｎｍのＳｉＯＮベース膜上にＨｆＯ２膜を４８０℃で形成し、さらにこれを窒素雰囲気中、５００℃で熱処理した場合の試料断面を示すが、この場合にはＳｉＯＮベース膜の増膜はほとんど生じていないことが確認された。
【００４０】
このように、本発明によればＨｆ［Ｎ（Ｃ２Ｈ５）２）４］を原料として使ったＭＯＣＶＤ法により、４８０℃の基板温度でＨｆＯ２膜を堆積した場合、堆積直後においても結晶化したＨｆＯ２膜が得られ、しかもこのようにして得られたＨｆＯ２膜を熱処理した場合、ＨｆＯ２結晶の実質的な粒成長が生じることがなく、またその下のベース酸化膜に実質的な増膜が生じることがない。
【００４１】
このような効果が得られる理由は現時点では十分には解明されていないが、原料中に含まれている窒素原子がＨｆＯ２膜中において粒界に偏析し、結晶粒界に沿った酸素原子やＨｆ原子の移動をピニングしている可能性が考えられる。この窒素原子の量は、０．５〜５原子％であることがわかっている。
【００４２】
図８は、このようにして４８０℃での堆積により得られたＨｆＯ２膜を使ってキャパシタを形成し、Ｃ−Ｖ特性を測定した結果を示す。ただし図８中には、比較のため、３５０℃で堆積したＨｆＯ２膜について同様にして求めたＣ−Ｖ特性をも示している。ただし４８０℃で前記ＨｆＯ２膜を堆積する場合は酸素濃度を８７％に設定しているのに対し、３５０℃で前記ＨｆＯ２膜を堆積する場合には、酸素濃度を５６％に設定している。
【００４３】
図８を参照するに、基板温度４８０℃、酸素濃度８７％の条件下で形成されたＨｆＯ２膜ではリーク電流の少ない優れたＣ−Ｖ特性が得られるのに対し、基板温度３５０℃、酸素濃度５６％の条件下で形成されたＨｆＯ２膜はリーク電流の多い好ましくない特性が得られる。これは膜中に含まれている不純物元素の濃度が両者で異なっているためと考えられる。
【００４４】
図９は、３５０〜４８０℃の範囲の様々な基板温度で堆積されたＨｆＯ２膜について、膜中の炭素濃度を求めた結果を示す。
【００４５】
図９を参照するに、酸素濃度が５６％の条件下で堆積したＨｆＯ２膜においては膜中の炭素濃度はいずれの基板温度においても１×１０３／ｃｍ３を超えているのに対し、酸素濃度が８４％の条件下で堆積したＨｆＯ２膜では、膜中の炭素濃度が特に４８０℃の基板温度で堆積した場合、１×１０２／ｃｍ３以下となっており、これが図８のＣ−Ｖ特性に貢献しているものと考えられる。これは、Ｈｆ［Ｎ（Ｃ２Ｈ５）２）４］原料からのＨｆＯ２膜の堆積の際に、堆積を高温・高酸素濃度条件下で行うことにより、膜中の残留炭素量が低減される効果を反映していると考えられる。
【００４６】
図１０は、３５０〜４８０℃の範囲の様々な基板温度で堆積されたＨｆＯ２膜について、膜中の窒素濃度を求めた結果を示す。
【００４７】
図１０を参照するに、酸素濃度が５６％の条件下で堆積したＨｆＯ２膜においては膜中の窒素濃度はいずれの基板温度においても１×１０３／ｃｍ３を超えているのに対し、酸素濃度が８４％の条件下で堆積したＨｆＯ２膜では、膜中の窒素濃度が特に４８０℃の基板温度で堆積した場合、１×１０２／ｃｍ３以下となっているのがわかる。これは構造式
【００４８】
【化１】
Figure 2004022991
を有するＨｆ［Ｎ（Ｃ２Ｈ５）２）４］原料中のＨｆ−Ｎ結合が熱により容易に切断される事情を、および前記Ｈｆ［Ｎ（Ｃ２Ｈ５）２）４］原料中に酸素が含まれていない事情を反映しているものと考えられる。
【００４９】
このように、本発明においては特にＨｆ［Ｎ（Ｃ２Ｈ５）２）４］のようなアミド基を含む有機金属化合物を原料として使うことにより、金属酸化膜の堆積を、結晶化した状態で膜の堆積が生じるような条件下で行った場合でも、金属酸化膜下のベース酸化膜の増膜が、金属酸化膜の堆積時および堆積した金属酸化膜の熱処理時のいずれにおいても効果的に抑制される。また金属酸化膜の熱処理の際にも膜中における結晶粒成長が抑制され、薄いベース酸化膜との界面のモフォロジーが安定化する。さらに堆積を高温、高酸素濃度条件下で行うことにより、膜中に含まれる不純物の濃度を最小化することが可能になる。
［第２実施例］
図１１（Ａ）〜（Ｃ）および図１２（Ｄ）〜（Ｅ）は、本発明の第２実施例による半導体装置の製造工程を示す。
【００５０】
図１１（Ａ）を参照するに、シリコン基板４１上には１ｎｍ以下の膜厚のＳｉＯ２膜あるいはＳｉＯＮ膜よりなるベース酸化膜４２が、例えば紫外光励起酸素ラジカルを使ったラジカル酸化処理を行うことにより、あるいは前記ラジカル酸化処理に引き続き、プラズマラジカル窒化処理を行うことにより形成され、図１（Ｂ）の工程において前記ベース酸化膜４２上にＨｆＯ２やＺｒＯ２などの金属酸化膜１３が、Ｈｆ［Ｎ（Ｃ２Ｈ５）２］４，Ｈｆ［Ｎ（ＣＨ３）２］４，Ｚｒ［Ｎ（Ｃ２Ｈ５）２］４およびＺｒ［Ｎ（ＣＨ３）２］４などの好ましくはアミド基を含む有機金属原料を使った有機金属化学気相堆積（ＭＯＣＶＤ）法により、前記金属酸化膜４３が結晶質状態で堆積するように４００〜６００℃の基板温度で、また８０％以上の酸素濃度の条件下で堆積される。
【００５１】
次に図１１（Ｃ）の工程においてこのようにして得られた構造は窒素雰囲気中、５００〜７００℃の温度で熱処理され、前記金属酸化膜４３が十分に結晶化される。その際、前記金属酸化膜４３は堆積直後の状態において既に結晶化しているため、また原料中の窒素原子が粒界に偏析しており、金属酸化膜４３中における結晶粒の成長が抑制され、また前記ベース酸化膜４２の残留酸素による増膜が抑制される。特に前記ベース酸化膜４２をＳｉＯＮ膜により形成しておけば、図１１（Ｂ），（Ｃ）の工程におけるベース酸化膜４２の増膜は実質的に回避される。
【００５２】
次に図１２（Ｄ）の工程において前記金属酸化膜４３上にポリシリコン膜４４が堆積され、さらに図１２（Ｅ）の工程においてこれをパターニングすることによりゲート電極４４Ａが形成される。さらに前記ゲート電極４４Ａをマスクにイオン注入を行うことにより、前記シリコン基板４１中、前記ゲート電極４４Ａの両側に拡散領域４１Ａ，４１Ｂが形成される。
【００５３】
本実施例によれば、ベース酸化膜４２および金属酸化膜４３よりなるゲート絶縁膜の膜厚を、ゲート長の短縮に対応して減少させることができ、非常に高速で動作する半導体装置を実現することが可能になる。
【００５４】
【発明の効果】
本発明によれば、高誘電体ゲート絶縁膜を構成する金属酸化膜が堆積直後においてすでに結晶質になるように形成されているが、本発明では前記金属酸化膜中における粒成長が抑制され、結晶化工程を行った後でも金属酸化物結晶の粒径は１０ｎｍを超えることがない。また、このような金属酸化膜の堆積を行っても、ベース酸化膜の実質的な増膜が生じることがない。特に本発明ではアミド基を含む有機金属原料を使う場合、前記金属酸化膜中において窒素が粒界に偏析し、こうして粒界に偏析した窒素は、粒界に沿った原子の移動を抑制すると考えられる。
【図面の簡単な説明】
【図１】（Ａ）〜（Ｃ）は、従来の高誘電率ゲート絶縁膜の形成工程を示す図である。
【図２】本発明の第１実施例において使われるＭＯＣＶＤ装置の構成を示す図である。
【図３】図２のＭＯＣＶＤ装置の一部を詳細に示す図である。
【図４】本発明第１実施例によるＨｆＯ２膜の堆積速度と基板温度との関係を示す図である。
【図５】本発明第１実施例によるＨｆＯ２膜の堆積速度と気相原料分圧との関係を示す図である。
【図６】本発明第１実施例により得られたＨｆＯ２膜のＸ線回折パターンを示す図である。
【図７】（Ａ）〜（Ｃ）は、本発明第１実施例により得られたＨｆＯ２膜を含む試料の断面ＴＥＭ像を示す図である。
【図８】本発明第１実施例により得られたＨｆＯ２膜のＣ−Ｖ特性を示す図である。
【図９】本発明第１実施例により得られたＨｆＯ２膜中の炭素濃度を示す図である。
【図１０】本発明第１実施例により得られたＨｆＯ２膜中の窒素濃度を示す図である。
【図１１】（Ａ）〜（Ｃ）は、本発明の第２実施例による半導体装置の製造工程を説明する図（その１）である。
【図１２】（Ｄ）〜（Ｅ）は、本発明の第２実施例による半導体装置の製造工程を説明する図（その２）である。
【符号の説明】
１１，４１　シリコン基板
１２，４２　ベース酸化膜
１３，４３　金属酸化膜
２０　ＭＯＣＶＤ装置
２１　ポンプ
２２　処理容器
２２Ａ　基板保持台
２３Ａ　バブラ
２３Ｂ　原料ボトル
２２ａ　酸素ガス供給ライン
２２ｂ　気相原料コントローラ
２２ｃ　気相原料供給ライン
２２ｄ　液体質量流量コントローラ
２２ｅ　気化器
３１，３２　質量流量コントローラ
３３　濃度センサ
３４　コントロールユニット
３５　圧力計
３６　バルブ
４１Ａ，４１Ｂ　拡散領域
４４　ポリシリコン膜
４４Ａ　ゲート電極

Claims (11)

  1. シリコン基板上に、Ｓｉと酸素を含む絶縁膜を形成する工程と、
    前記絶縁膜上に、有機金属原料を使った化学気相堆積法により、金属酸化物膜を堆積する工程とを含む半導体装置の製造方法において、
    前記金属酸化膜を堆積する工程は、前記金属酸化膜が堆積直後の状態において結晶質となるように実行されることを特徴とする半導体装置の製造方法。
  2. 前記金属酸化膜は、ＨｆあるいはＺｒのいずれかを含むことを特徴とする請求項１記載の半導体装置の製造方法。
  3. 前記金属酸化膜を堆積する工程は、４００〜６００℃の基板温度で実行されることを特徴とする請求項１または２記載の半導体装置の製造方法。
  4. 前記有機金属原料は、アミド基を含むことを特徴とする請求項１〜３のうち、いずれか一項記載の半導体装置の製造方法。
  5. 前記有機金属原料は、Ｈｆ［Ｎ（Ｃ２Ｈ５）２］４，Ｈｆ［Ｎ（ＣＨ３）２］４，Ｚｒ［Ｎ（Ｃ２Ｈ５）２］４およびＺｒ［Ｎ（ＣＨ３）２］４よりなる群から選択されることを特徴とする請求項１〜４のうち、いずれか一項記載の半導体装置の製造方法。
  6. 前記有機金属原料は、液体原料のバブリングにより供給されることを特徴とする請求項１〜５のうち、いずれか一項記載の半導体装置の製造方法。
  7. 前記金属酸化膜を堆積する工程は、酸素を含む雰囲気中において実行されることを特徴とする請求項１〜６のうち、いずれか一項記載の半導体装置の製造方法。
  8. 前記金属膜を堆積する工程は、８０％を超える酸素濃度雰囲気中において実行されることを特徴とする請求項１〜７のうち、いずれか一項記載の半導体装置の製造方法。
  9. 前記金属酸化膜は、堆積直後の状態において１０ｎｍ以下の粒径の微結晶より構成されることを特徴とする請求項１〜８のうち、いずれか一項記載の半導体装置の製造方法。
  10. さらに堆積した前記金属酸化膜を熱処理する工程を含み、前記金属酸化膜は、熱処理後の状態において１０ｎｍ以下の粒径の微結晶より構成されることを特徴とする請求項１〜９のうち、いずれか一項記載の半導体装置の製造方法。
  11. 前記金属酸化膜は、窒素を５原子％以下の範囲で含むことを特徴とする請求項１〜１０のうち、いずれか一項記載の半導体装置の製造方法。
JP2002178930A 2002-06-19 2002-06-19 半導体装置の製造方法 Expired - Fee Related JP4171250B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2002178930A JP4171250B2 (ja) 2002-06-19 2002-06-19 半導体装置の製造方法
PCT/JP2003/007031 WO2004001833A1 (ja) 2002-06-19 2003-06-03 半導体装置の製造方法
KR1020047020553A KR100636486B1 (ko) 2002-06-19 2003-06-03 반도체 장치의 게이트 절연막의 형성 방법 및 반도체 장치의 제조 방법
CNB03814509XA CN100388438C (zh) 2002-06-19 2003-06-03 半导体装置的制造方法
US10/457,450 US6953731B2 (en) 2002-06-19 2003-06-10 Fabrication process of a semiconductor device
TW092116648A TWI233648B (en) 2002-06-19 2003-06-19 Semiconductor device fabrication method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002178930A JP4171250B2 (ja) 2002-06-19 2002-06-19 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2004022991A true JP2004022991A (ja) 2004-01-22
JP4171250B2 JP4171250B2 (ja) 2008-10-22

Family

ID=29728212

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002178930A Expired - Fee Related JP4171250B2 (ja) 2002-06-19 2002-06-19 半導体装置の製造方法

Country Status (6)

Country Link
US (1) US6953731B2 (ja)
JP (1) JP4171250B2 (ja)
KR (1) KR100636486B1 (ja)
CN (1) CN100388438C (ja)
TW (1) TWI233648B (ja)
WO (1) WO2004001833A1 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006052424A (ja) * 2004-08-10 2006-02-23 Tokyo Electron Ltd 薄膜形成装置及び薄膜形成方法
WO2007023639A1 (ja) * 2005-08-25 2007-03-01 Tokyo Electron Limited 基板処理装置，基板処理装置の基板搬送方法，プログラム，プログラムを記録した記録媒体
JP2007281407A (ja) * 2006-04-04 2007-10-25 Hynix Semiconductor Inc 正方晶系構造のジルコニウム酸化膜形成方法及びその膜を備えたキャパシタの製造方法
US7754620B2 (en) 2005-03-30 2010-07-13 Tokyo Electron Limited Film formation method and recording medium
JP2019068091A (ja) * 2013-09-23 2019-04-25 株式会社半導体エネルギー研究所 半導体装置
US11889986B2 (en) 2010-12-09 2024-02-06 Endochoice, Inc. Flexible electronic circuit board for a multi-camera endoscope

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3973605B2 (ja) * 2002-07-10 2007-09-12 東京エレクトロン株式会社 成膜装置及びこれに使用する原料供給装置、成膜方法
WO2004088415A2 (en) 2003-03-28 2004-10-14 Advanced Technology Materials Inc. Photometrically modulated delivery of reagents
US7063097B2 (en) * 2003-03-28 2006-06-20 Advanced Technology Materials, Inc. In-situ gas blending and dilution system for delivery of dilute gas at a predetermined concentration
JP5245287B2 (ja) 2007-05-18 2013-07-24 ソニー株式会社 半導体装置の製造方法、薄膜トランジスタ基板の製造方法および表示装置の製造方法
DE102008006326A1 (de) * 2008-01-28 2009-07-30 Robert Bosch Gmbh Sensorelement eines Gassensors
JP5374980B2 (ja) * 2008-09-10 2013-12-25 ソニー株式会社 固体撮像装置
US9613870B2 (en) * 2015-06-30 2017-04-04 International Business Machines Corporation Gate stack formed with interrupted deposition processes and laser annealing
US11984506B2 (en) * 2020-06-25 2024-05-14 Intel Corporation Field effect transistor having a gate dielectric with a dipole layer and having a gate stressor layer
JP2023026115A (ja) * 2021-08-12 2023-02-24 キオクシア株式会社 半導体装置の製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1084919C (zh) * 1992-03-05 2002-05-15 纳幕尔杜邦公司 具有精细晶粒尺寸的高介电常数介电组合物
US6159855A (en) * 1998-04-28 2000-12-12 Micron Technology, Inc. Organometallic compound mixtures in chemical vapor deposition
EP1143501A4 (en) * 1998-12-16 2005-02-02 Tokyo Electron Ltd METHOD FOR PRODUCING A THIN LAYER
JP2001015739A (ja) * 1999-06-30 2001-01-19 Nec Corp ゲート絶縁膜とその製造方法
JP4731694B2 (ja) * 2000-07-21 2011-07-27 東京エレクトロン株式会社 半導体装置の製造方法および基板処理装置
JP4644359B2 (ja) * 2000-11-30 2011-03-02 ルネサスエレクトロニクス株式会社 成膜方法
US20020167005A1 (en) * 2001-05-11 2002-11-14 Motorola, Inc Semiconductor structure including low-leakage, high crystalline dielectric materials and methods of forming same
US6674138B1 (en) * 2001-12-31 2004-01-06 Advanced Micro Devices, Inc. Use of high-k dielectric materials in modified ONO structure for semiconductor devices
US6767795B2 (en) * 2002-01-17 2004-07-27 Micron Technology, Inc. Highly reliable amorphous high-k gate dielectric ZrOXNY

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006052424A (ja) * 2004-08-10 2006-02-23 Tokyo Electron Ltd 薄膜形成装置及び薄膜形成方法
US8518181B2 (en) 2004-08-10 2013-08-27 Tokyo Electron Limited Film forming apparatus and film forming method
US7754620B2 (en) 2005-03-30 2010-07-13 Tokyo Electron Limited Film formation method and recording medium
WO2007023639A1 (ja) * 2005-08-25 2007-03-01 Tokyo Electron Limited 基板処理装置，基板処理装置の基板搬送方法，プログラム，プログラムを記録した記録媒体
JP2007281407A (ja) * 2006-04-04 2007-10-25 Hynix Semiconductor Inc 正方晶系構造のジルコニウム酸化膜形成方法及びその膜を備えたキャパシタの製造方法
US11889986B2 (en) 2010-12-09 2024-02-06 Endochoice, Inc. Flexible electronic circuit board for a multi-camera endoscope
JP2019068091A (ja) * 2013-09-23 2019-04-25 株式会社半導体エネルギー研究所 半導体装置
JP2020025133A (ja) * 2013-09-23 2020-02-13 株式会社半導体エネルギー研究所 半導体装置
US10600918B2 (en) 2013-09-23 2020-03-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device

Also Published As

Publication number Publication date
WO2004001833A1 (ja) 2003-12-31
TW200408005A (en) 2004-05-16
JP4171250B2 (ja) 2008-10-22
US6953731B2 (en) 2005-10-11
KR100636486B1 (ko) 2006-10-18
KR20050007610A (ko) 2005-01-19
US20030236001A1 (en) 2003-12-25
TWI233648B (en) 2005-06-01
CN100388438C (zh) 2008-05-14
CN1663031A (zh) 2005-08-31

Similar Documents

Publication Publication Date Title
JP4102072B2 (ja) 半導体装置
JP4512098B2 (ja) 半導体装置の製造方法及び基板処理装置
TWI435376B (zh) 用於缺陷鈍化之高ｋ閘極堆疊的氟電漿處理
US7501349B2 (en) Sequential oxide removal using fluorine and hydrogen
EP1028458A2 (en) Chemical vapor deposition of silicate high dielectric constant materials
JP4171250B2 (ja) 半導体装置の製造方法
US7087495B2 (en) Method for manufacturing semiconductor device
JP2004529489A (ja) 高誘電率ゲート絶縁層の形成方法
JP2005536063A (ja) Ｈｉｇｈ−ｋ金属酸化物の原子層堆積
JP2007516599A (ja) ゲルマニウム上の堆積前の表面調製
US6866890B2 (en) Method of forming a dielectric film
JP2007528602A (ja) 高誘電率集積用のシリコンゲルマニウム表面層
TW201523733A (zh) 遮罩結構體之形成方法、成膜裝置及非暫時性記錄媒體
JP4224044B2 (ja) 半導体装置の製造方法
US7235440B2 (en) Formation of ultra-thin oxide layers by self-limiting interfacial oxidation
TWI329340B (en) Method for manufacturing semiconductor device
US7202186B2 (en) Method of forming uniform ultra-thin oxynitride layers
JP3665766B2 (ja) 半導体装置及びその製造方法
JP2004079753A (ja) 半導体装置の製造方法
JP2007073637A (ja) 成膜方法および半導体装置の製造方法
JP2005129819A (ja) 半導体装置の製造方法
WO2005013348A2 (en) Formation of ultra-thin oxide and oxynitride layers by self-limiting interfacial oxidation
JP2007116069A (ja) 金属シリケート膜の形成方法および半導体装置の製造方法
JP2010056582A (ja) 誘電体膜の形成方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060801

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060922

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080507

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080703

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080805

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080808

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110815

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140815

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees