JP2023026115A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2023026115A
JP2023026115A JP2021131790A JP2021131790A JP2023026115A JP 2023026115 A JP2023026115 A JP 2023026115A JP 2021131790 A JP2021131790 A JP 2021131790A JP 2021131790 A JP2021131790 A JP 2021131790A JP 2023026115 A JP2023026115 A JP 2023026115A
Authority
JP
Japan
Prior art keywords
film
thickness
oxide film
manufacturing
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021131790A
Other languages
English (en)
Inventor
雄太 齋藤
Yuta Saito
伸二 森
Shinji Mori
博幸 山下
Hiroyuki Yamashita
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Kioxia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kioxia Corp filed Critical Kioxia Corp
Priority to JP2021131790A priority Critical patent/JP2023026115A/ja
Priority to TW111101074A priority patent/TWI802214B/zh
Priority to CN202210087631.6A priority patent/CN115706007A/zh
Priority to US17/695,280 priority patent/US20230048781A1/en
Publication of JP2023026115A publication Critical patent/JP2023026115A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823462—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02186—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing titanium, e.g. TiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02189—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing zirconium, e.g. ZrO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02192—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing at least one rare earth metal element, e.g. oxides of lanthanides, scandium or yttrium

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Formation Of Insulating Films (AREA)
  • Bipolar Transistors (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

【課題】半導体層を低温で酸化して、厚い酸化膜を形成する半導体層を形成する半導体装置の製造方法を提供する。【解決手段】実施形態の半導体装置の製造方法は、シリコン（Ｓｉ）を含む半導体層の上に、金属元素及び酸素（Ｏ）を含み、第１の厚さを有する第１の膜を形成し、ラジカル酸化を用いて、半導体層と第１の膜との間に、シリコン（Ｓｉ）及び酸素（Ｏ）を含み、第１の厚さより厚い第２の厚さを有する第２の膜を形成する。【選択図】図１

Description

本発明の実施形態は、半導体装置の製造方法に関する。
半導体装置の製造において、半導体層を低温で酸化して、厚い酸化膜を形成する方法の実現が望まれる。
特許第４７１９１６６号公報
本発明が解決しようとする課題は、半導体層を低温で酸化して、厚い酸化膜を形成する半導体装置の製造方法を提供することにある。
実施形態の半導体装置の製造方法は、シリコン（Ｓｉ）を含む半導体層の上に、金属元素及び酸素（Ｏ）を含み、第１の厚さを有する第１の膜を形成し、ラジカル酸化を用いて、前記半導体層と前記第１の膜との間に、シリコン（Ｓｉ）及び酸素（Ｏ）を含み、前記第１の厚さより厚い第２の厚さを有する第２の膜を形成する。
第１の実施形態の半導体装置の製造方法の説明図。 第１の実施形態の半導体装置の製造方法の作用及び効果の説明図。 第２の実施形態の半導体装置の製造方法の説明図。 第２の実施形態の半導体装置の製造方法の作用及び効果の説明図。 第３の実施形態の半導体装置の製造方法で製造される半導体装置の模式断面図。 第３の実施形態の半導体装置の製造方法の説明図。 第３の実施形態の半導体装置の製造方法の変形例の説明図。 第４の実施形態の半導体装置の製造方法で製造される半導体装置の模式断面図。 第４の実施形態の半導体装置の製造方法の説明図。 第５の実施形態の半導体装置の製造方法で製造される半導体装置の模式断面図。 第５の実施形態の半導体装置の製造方法の説明図。 第６の実施形態の半導体装置の製造方法で製造される半導体装置の模式断面図。 第６の実施形態の半導体装置の製造方法の説明図。
以下、図面を参照しつつ本発明の実施形態を説明する。なお、以下の説明では、同一又は類似の部材などには同一の符号を付し、一度説明した部材などについては適宜その説明を省略する場合がある。
また、本明細書中、便宜上「上」、又は、「下」という用語を用いる場合がある。「上」、又は、「下」とは、例えば、図面内での相対的位置関係を示す用語である。「上」、又は、「下」という用語は、必ずしも、重力に対する位置関係を規定する用語ではない。
本明細書中の半導体装置を構成する部材の化学組成の定性分析及び定量分析は、例えば、二次イオン質量分析法（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ：ＳＩＭＳ）、エネルギー分散型Ｘ線分光法（Ｅｎｅｒｇｙ Ｄｉｓｐｅｒｓｉｖｅ Ｘ－ｒａｙ Ｓｐｅｃｔｒｏｓｃｏｐｙ：ＥＤＸ）により行うことが可能である。また、半導体装置を構成する部材の厚さ、部材間の距離等の測定には、例えば、透過型電子顕微鏡（Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ：ＴＥＭ）を用いることが可能である。
（第１の実施形態）
第１の実施形態の半導体装置の製造方法は、シリコン（Ｓｉ）を含む半導体層の上に、金属元素及び酸素（Ｏ）を含み、第１の厚さを有する第１の膜を形成し、ラジカル酸化を用いて、半導体層と第１の膜との間に、シリコン（Ｓｉ）及び酸素（Ｏ）を含み、第１の厚さより厚い第２の厚さを有する第２の膜を形成する。
図１（ａ）、図１（ｂ）、及び図１（ｃ）は、第１の実施形態の半導体装置の製造方法の説明図である。
最初に半導体層１０を準備する（図１（ａ））。半導体層１０は、シリコン（Ｓｉ）を含む。半導体層１０は、例えば、シリコン（Ｓｉ）を主成分とする。半導体層１０は、例えば、単結晶シリコン層又は多結晶シリコン層である。
半導体層１０は、単結晶シリコン層又は多結晶シリコン層に限定されない。半導体層１０は、例えば、シリコンジャーマナイド層又はシリコンカーバイド層であっても構わない。以下、半導体層１０が単結晶シリコン層である場合を例に説明する。
次に、半導体層１０の上に酸化アルミニウム膜１２を形成する（図１（ｂ））。酸化アルミニウム膜１２は、第１の膜の一例である。アルミニウム（Ａｌ）は金属元素の一例である。
酸化アルミニウム膜１２は、例えば、化学気相成長法（ＣＶＤ法）により形成する。酸化アルミニウム膜１２は、例えば、原子層堆積法（ＡＬＤ法）により形成する。
第１の膜は、金属元素及び酸素（Ｏ）を含む。第１の膜に含まれる金属元素は、例えば、アルミニウム（Ａｌ）、ハフニウム（Ｈｆ）、ジルコニウム（Ｚｒ）、ランタン（Ｌａ）、イットリウム（Ｙ）、チタン（Ｔｉ）、ニッケル（Ｎｉ）、亜鉛（Ｚｎ）、インジウム（Ｉｎ）、スズ（Ｓｎ）、ガリウム（Ｇａ）、及びタングステン（Ｗ）からなる群から選ばれる少なくとも一つの金属元素である。第１の膜は、例えば、上記金属元素及び酸素（Ｏ）を主成分とする。第１の膜は、例えば、金属酸化物膜である。第１の膜は、例えば、上記金属元素の酸化物膜である。
第１の膜は、例えば、酸化アルミニウム膜、酸化ハフニウム膜、酸化ジルコニウム膜、酸化ランタン膜、酸化イットリウム膜、酸化チタン膜、酸化ニッケル膜、酸化亜鉛膜、酸化インジウム膜、酸化スズ膜、酸化ガリウム膜、又は酸化タングステン膜である。
第１の膜は、例えば、絶縁膜、又は、半導体膜である。第１の膜は、例えば、非晶質膜である。第１の膜は、例えば、窒素（Ｎ）、炭素（Ｃ）、水素（Ｈ）、フッ素（Ｆ）、及び塩素（Ｃｌ）からなる群から選ばれる少なくとも一つの元素を含む。
第１の膜は、第１の厚さ（図１（ｂ）、図１（ｃ）中のｄ１）を有する。第１の厚さｄ１は、例えば、１ｎｍ以上５ｎｍ以下である。酸化アルミニウム膜１２の第１の厚さｄ１は、例えば、１ｎｍ以上５ｎｍ以下である。
第１の膜は、必ずしも酸化アルミニウム膜に限定されるものではない。以下、第１の膜が酸化アルミニウム膜である場合を例に説明する。
次に、ラジカル酸化を用いて、半導体層１０と酸化アルミニウム膜１２との間に、第１の厚さｄ１より厚い第２の厚さ（図１（ｃ）中のｄ２）を有する酸化シリコン膜１４を形成する（図１（ｃ））。ラジカル酸化により、半導体層１０が酸化されることにより、酸化シリコン膜１４が形成される。酸化シリコン膜１４は、第２の膜の一例である。
ラジカル酸化は、酸素ラジカル（ｏｘｙｇｅｎ ｒａｄｉｃａｌ）又はヒドロキシルラジカル（ｈｙｄｏｒｏｘｙｌ ｒａｄｉｃａｌ）を含む雰囲気中で行われる。ラジカル酸化は、例えば、酸素ガス、水素ガス、及び、アルゴンガスをプラズマ化した雰囲気中で行われる。ラジカル酸化は、例えば、水蒸気をプラズマ化した雰囲気中で行われる。
ラジカル酸化に用いられる酸素ラジカルやヒドロキシルラジカルを生成する方法は特に限定されるものではない。酸素ラジカルやヒドロキシルラジカルは、例えば、誘導結合プラズマ方式、マイクロ波プラズマ方式、電子サイクロトロン共鳴方式、ヘリコン波方式、又は、熱フィラメント方式を用いて生成される。
ラジカル酸化の雰囲気中には、例えば、水素（Ｈ）と酸素（Ｏ）が含まれる。ラジカル酸化の雰囲気中に含まれる水素（Ｈ）の、水素（Ｈ）と酸素（Ｏ）の和に対する原子比率（Ｈ／（Ｈ＋Ｏ））は、例えば、４０％以下である。ラジカル酸化の雰囲気中に含まれる水素（Ｈ）の、水素（Ｈ）と酸素（Ｏ）の和に対する原子比率（Ｈ／（Ｈ＋Ｏ））は、例えば、２％以上５％以下である。
ラジカル酸化の雰囲気中に含まれる水素（Ｈ）の、水素（Ｈ）と酸素（Ｏ）の和に対する原子比率（Ｈ／（Ｈ＋Ｏ））は、例えば、ラジカル酸化の雰囲気中に導入される水素ガス（Ｈ２）と酸素ガス（Ｏ２）の流量で調整される。ラジカル酸化の雰囲気中に導入される水素ガス（Ｈ２）の、水素ガス（Ｈ２）と酸素ガス（Ｏ２）の和に対するモル比率（Ｈ２／（Ｈ２＋Ｏ２））は、例えば、４０％以下である。ラジカル酸化の雰囲気中に導入される水素ガス（Ｈ２）の、水素ガス（Ｈ２）と酸素ガス（Ｏ２）の和に対するモル比率（Ｈ２／（Ｈ２＋Ｏ２））は、例えば、２％以上５％以下である。
ラジカル酸化の温度は、例えば、３００℃以上９００℃以下である。ラジカル酸化の圧力は、例えば、５０Ｐａ以上３０００Ｐａ以下である。
第２の膜は、シリコン（Ｓｉ）及び酸素（Ｏ）を含む。第２の膜は、例えば、シリコン（Ｓｉ）及び酸素（Ｏ）を主成分とする。
第２の膜は、第２の厚さ（図１（ｃ）中のｄ２）を有する。第２の厚さｄ２は、第１の膜の第１の厚さｄ１より厚い。第２の厚さｄ２は、例えば、第１の膜の第１の厚さｄ１の１０倍以上である。第２の厚さｄ２は、例えば、１０ｎｍ以上３００ｎｍ以下である。
酸化シリコン膜１４の第２の厚さｄ２は、酸化アルミニウム膜１２の第１の厚さｄ１より厚い。酸化シリコン膜１４の第２の厚さｄ２は、例えば、酸化アルミニウム膜１２の第１の厚さｄ１の１０倍以上である。酸化シリコン膜１４の第２の厚さｄ２は、例えば、１０ｎｍ以上３００ｎｍ以下である。
次に、第１の実施形態の半導体装置の製造方法の作用及び効果について説明する。
半導体装置の製造において、半導体層を低温で酸化して、厚い酸化膜を形成する方法の実現が望まれる。例えば、半導体層を低温で酸化することにより、半導体層に形成されたデバイスの特性劣化を抑制できる。
例えば、トランジスタを備えた半導体装置の製造において、トランジスタを形成した後に、高温の熱処理を加えると、熱処理により不純物が拡散したり、熱処理によりトランジスタを構成する材料が変質したりして、トランジスタの特性が劣化するおそれがある。トランジスタを形成した後の酸化膜の形成を、低温で行うことができれば、トランジスタの特性の劣化を抑制できる。
第１の実施形態の半導体装置の製造方法は、半導体層の酸化にラジカル酸化を用いる。ラジカル酸化を用いることで、例えば、熱酸化に比べ、低温で半導体層を酸化することが可能となる。
図２は、第１の実施形態の半導体装置の製造方法の作用及び効果の説明図である。図２は、半導体層をラジカル酸化により酸化して形成される酸化膜の膜厚を示す図である。
図２は、半導体層の上に第２の膜を形成した場合と、第２の膜を形成しなかった場合との、酸化膜厚を比較する図である。図２は、半導体層が単結晶シリコン層、第２の膜が酸化アルミニウム膜である場合を示す。図２は、酸化アルミニウム膜の膜厚が３ｎｍ、ラジカル酸化の温度が７００℃の場合を示す。
図２から明らかなように、半導体層１０の上に酸化アルミニウム膜１２を形成してラジカル酸化を行った場合には、酸化アルミニウム膜１２を形成しない場合と比べ、酸化膜厚が７倍以上となることが分かる。言い換えれば、半導体層１０の上に酸化アルミニウム膜１２を形成してラジカル酸化を行うことによって、大きな増速酸化が生じていることが分かる。
図２に示すような大きな増速酸化が生じるメカニズムは必ずしも明らかではない。しかし、シリコンを含む半導体層１０の上に、金属元素と酸素（Ｏ）が共存する膜が存在することで、酸化膜形成の活性化エネルギーが低下し、増速酸化が生じると考えられる。また、金属酸化物中の酸素欠損部が酸素ラジカルや水酸基ラジカルによって充填され、その後に金属酸化物中に侵入してきた酸素ラジカルや水酸基ラジカルによって金属酸化物中の酸素が吐き出され、増速酸化が生じると考えられる。
第１の実施形態の半導体装置の製造方法において、第１の膜は非晶質であることが好ましい。第１の膜が非晶質であることで、増速酸化の程度が大きくなる。
第１の実施形態の半導体装置の製造方法において、第１の膜の第１の厚さｄ１は、０．５ｎｍ以上であることが好ましく、１ｎｍ以上であることがより好ましい。第１の厚さｄ１が０．５ｎｍ以上であることで、増速酸化の程度が大きくなり、第１の厚さｄ１が１ｎｍ以上であることで、増速酸化の程度が更に大きくなる。
また、第１の実施形態の半導体装置の製造方法において、第１の膜の第１の厚さｄ１は５ｎｍ以下であることが好ましく、３ｎｍ以下であることがより好ましい。第１の厚さｄ１が５ｎｍ以下であることで、増速酸化の程度が大きくなる。また、第１の厚さｄ１が３ｎｍ以下であることで、増速酸化の程度が更に大きくなる。
第１の実施形態の半導体装置の製造方法において、ラジカル酸化の温度は、３００℃以上であることが好ましく、４００℃以上であることがより好ましく、５００℃以上であることが更に好ましい。ラジカル酸化の温度が高くなることにより増速酸化の程度が大きくなる。
第１の実施形態の半導体装置の製造方法において、ラジカル酸化の温度は、９００℃以下であることが好ましく、８００℃以下であることがより好ましく、７００℃以下であることが更に好ましい。ラジカル酸化の温度が低くなることにより、例えば、半導体層の上に形成されたデバイスの特性劣化が抑制できる。
第１の実施形態の半導体装置の製造方法において、第１の膜は、窒素（Ｎ）、炭素（Ｃ）、水素（Ｈ）、及び塩素（Ｃｌ）からなる群から選ばれる少なくとも一つの元素を含むことが好ましい。第１の膜が上記元素を含むことにより、第１の膜の結晶化が抑制され、増速酸化の程度が大きくなる。
第１の実施形態の半導体装置の製造方法において、ラジカル酸化の雰囲気中には、水素（Ｈ）と酸素（Ｏ）が含まれ、含まれる水素（Ｈ）の、水素（Ｈ）と酸素（Ｏ）の和に対する原子比率（Ｈ／（Ｈ＋Ｏ））は、４０％以下であることが好ましく、２％以上５％以下であることがより好ましい。原子比率（Ｈ／（Ｈ＋Ｏ））が上記範囲を充足することで、増速酸化の程度が大きくなる。
以上、第１の実施形態の半導体装置の製造方法によれば、半導体層を低温で酸化して、厚い酸化膜を形成することが可能である。
（第２の実施形態）
第２の実施形態の半導体装置の製造方法は、半導体層の上に第１の膜を形成する前に、半導体層の上にシリコン（Ｓｉ）、酸素（Ｏ）、及び窒素（Ｎ）を含む第３の膜を形成する点で、第１の実施形態の半導体装置の製造方法と異なる。以下、第１の実施形態と重複する内容については、一部記述を省略する場合がある。
図３（ａ）、図３（ｂ）、及び図３（ｃ）は、第２の実施形態の半導体装置の製造方法の説明図である。
最初に半導体層１０を準備する（図３（ａ））。半導体層１０は、シリコン（Ｓｉ）を含む。半導体層１０は、例えば、シリコン（Ｓｉ）を主成分とする。半導体層１０は、例えば、単結晶シリコン層又は多結晶シリコン層である。
次に、半導体層１０の上に酸窒化シリコン膜１６を形成する。酸窒化シリコン膜１６は、第３の膜の一例である。
酸窒化シリコン膜１６は、例えば、ＣＶＤ法により形成する。酸窒化シリコン膜１６は、例えば、ＡＬＤ法により形成する。
第３の膜は、シリコン（Ｓｉ）、酸素（Ｏ）、及び窒素（Ｎ）を含む。第３の膜は、例えば、シリコン（Ｓｉ）、酸素（Ｏ）、及び窒素（Ｎ）を主成分とする。
第３の膜の厚さは、例えば、１ｎｍ以上１０ｎｍ以下である。酸窒化シリコン膜１６の厚さは、例えば、１ｎｍ以上１０ｎｍ以下である。
次に、半導体層１０の上に酸化アルミニウム膜１２を形成する（図３（ｂ））。酸化アルミニウム膜１２は、第１の膜の一例である。
第１の膜は、金属元素及び酸素（Ｏ）を含む。第１の膜に含まれる金属元素は、例えば、アルミニウム（Ａｌ）、ハフニウム（Ｈｆ）、ジルコニウム（Ｚｒ）、ランタン（Ｌａ）、イットリウム（Ｙ）、チタン（Ｔｉ）、ニッケル（Ｎｉ）、亜鉛（Ｚｎ）、インジウム（Ｉｎ）、スズ（Ｓｎ）、ガリウム（Ｇａ）、及びタングステン（Ｗ）からなる群から選ばれる少なくとも一つの金属元素である。第１の膜は、例えば、上記金属元素、及び、酸素（Ｏ）を主成分とする。第１の膜は、例えば、金属酸化物膜である。
第１の膜は、第１の厚さ（図３（ｂ）、図３（ｃ）中のｄ１）を有する。第１の厚さｄ１は、例えば、１ｎｍ以上５ｎｍ以下である。酸化アルミニウム膜１２の第１の厚さｄ１は、例えば、１ｎｍ以上５ｎｍ以下である。
次に、ラジカル酸化により、半導体層１０と酸化アルミニウム膜１２との間に、第１の厚さｄ１より厚い第２の厚さ（図３（ｃ）中のｄ２）を有する酸化シリコン膜１４を形成する（図３（ｃ））。酸化シリコン膜１４は、半導体層１０と酸窒化シリコン膜１６との間に形成される。
ラジカル酸化により、半導体層１０が酸化されることにより、酸化シリコン膜１４が形成される。酸化シリコン膜１４は、第２の膜の一例である。
第２の膜は、シリコン（Ｓｉ）及び酸素（Ｏ）を含む。第２の膜は、例えば、シリコン（Ｓｉ）及び酸素（Ｏ）を主成分とする。
第２の膜は、第２の厚さ（図３（ｃ）中のｄ２）を有する。第２の厚さｄ２は、第１の膜の第１の厚さｄ１より厚い。第２の厚さｄ２は、例えば、第１の膜の第１の厚さｄ１の１０倍以上である。第２の厚さｄ２は、例えば、１０ｎｍ以上６００ｎｍ以下である。第２の厚さｄ２は、第３の膜の厚さよりも厚い。
酸化シリコン膜１４の第２の厚さｄ２は、酸化アルミニウム膜１２の第１の厚さｄ１より厚い。酸化シリコン膜１４の第２の厚さｄ２は、例えば、酸化アルミニウム膜１２の第１の厚さｄ１の１０倍以上である。酸化シリコン膜１４の第２の厚さｄ２は、例えば、１０ｎｍ以上６００ｎｍ以下である。第２の厚さｄ２は、酸窒化シリコン膜１６の厚さよりも厚い。
次に、第２の実施形態の半導体装置の製造方法の作用及び効果について説明する。
図４は、第２の実施形態の半導体装置の製造方法の作用及び効果の説明図である。図４は、半導体層をラジカル酸化により酸化して形成される酸化膜の膜厚を示す図である。
図４は、半導体層の上に第３の膜及び第２の膜を形成した場合、第２の膜のみを形成した場合と、第３の膜及び第２の膜を形成しなかった場合の、酸化膜厚を比較する図である。図４は、半導体層が単結晶シリコン層、第３の膜が酸窒化シリコン膜、第２の膜が酸化アルミニウム膜である場合を示す。図４は、酸窒化シリコン膜の膜厚が８ｎｍ、酸化アルミニウム膜の膜厚が３ｎｍ、ラジカル酸化の温度が７００℃の場合を示す。
図４から明らかなように、半導体層１０の上に酸窒化シリコン膜１６及び酸化アルミニウム膜１２を形成してラジカル酸化を行った場合には、酸窒化シリコン膜１６及び酸化アルミニウム膜１２を形成しない場合と比べ、酸化膜厚が２６倍以上となることが分かる。また、半導体層１０の上に酸窒化シリコン膜１６及び酸化アルミニウム膜１２を形成してラジカル酸化を行った場合には、酸化アルミニウム膜１２のみを形成してラジカル酸化を行った場合と比べ、酸化膜厚が３倍以上となることが分かる。半導体層１０の上に酸窒化シリコン膜１６及び酸化アルミニウム膜１２を形成してラジカル酸化を行うことによって、著しく大きな増速酸化が生じていることが分かる。
以上、第２の実施形態の半導体装置の製造方法によれば、半導体層を低温で酸化して、厚い酸化膜を形成することが可能である。
（第３の実施形態）
第３の実施形態の半導体装置の製造方法は、シリコン（Ｓｉ）を含み、第１の領域及び第２の領域を含む半導体層の少なくとも第１の領域の上に、第１の金属元素、及び酸素（Ｏ）を含み、第１の厚さを有する第１の膜を形成し、ラジカル酸化を用いて、第１の領域と第１の膜との間及び第２の領域の上に、シリコン（Ｓｉ）及び酸素（Ｏ）を含み、第１の領域の上の第２の厚さが第１の厚さより厚く、第２の領域の上の第３の厚さが第２の厚さよりも薄い第２の膜を形成する。第１の膜は、第１の領域の上に選択的に形成される。以下、第１の実施形態と重複する内容については、一部記述を省略する場合がある。
図５は、第３の実施形態の半導体装置の製造方法で製造される半導体装置の模式断面図である。半導体装置は、第１のトランジスタ１００及び第２のトランジスタ２００を備える。第１のトランジスタ１００及び第２のトランジスタ２００は、Ｍｅｔａｌ Ｏｘｉｄｅ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ（ＭＯＳＦＥＴ）である。
第１のトランジスタ１００は、半導体層１０、第１のゲート絶縁層１０１、及び第１のゲート電極１０２を含む。半導体層１０は、第１のｐ型半導体領域１０ａ、及びｎ型半導体領域１０ｘを含む。第１のゲート絶縁層１０１は、第１の下部膜１０１ａ及び第１の上部膜１０１ｂを含む。
半導体層１０は、例えば、単結晶シリコン層である。第１のｐ型半導体領域１０ａの第１のゲート電極１０２と対向する部分は、第１のトランジスタ１００のチャネル領域として機能する。ｎ型半導体領域１０ｘは、第１のトランジスタ１００のソース・ドレイン領域として機能する。
第１のゲート絶縁層１０１の第１の下部膜１０１ａは、シリコン（Ｓｉ）及び酸素（Ｏ）を含む。第１の下部膜１０１ａは、例えば、酸化シリコン膜である。第１のゲート絶縁層１０１の第１の上部膜１０１ｂは、第１の金属元素及び酸素（Ｏ）を含む。第１の上部膜１０１ｂは、例えば、酸化アルミニウム膜である。アルミニウム（Ａｌ）が第１の金属元素の一例である。
第１のゲート電極１０２は、導電体である。第１のゲート電極１０２は、例えば、ｐ型不純物又はｎ型不純物を含む多結晶シリコンである。
第２のトランジスタ２００は、半導体層１０、第２のゲート絶縁層２０１、及び第２のゲート電極２０２を含む。半導体層１０は、第２のｐ型半導体領域１０ｂ、及びｎ型半導体領域１０ｘを含む。
第２のｐ型半導体領域１０ｂの第２のゲート電極２０２と対向する部分は、第２のトランジスタ２００のチャネル領域として機能する。ｎ型半導体領域１０ｘは、第２のトランジスタ２００のソース・ドレイン領域として機能する。
第２のゲート絶縁層２０１は、シリコン（Ｓｉ）及び酸素（Ｏ）を含む。第２のゲート絶縁層２０１は、例えば、酸化シリコン膜である。
第２のゲート電極２０２は、導電体である。第２のゲート電極２０２は、例えば、ｐ型不純物又はｎ型不純物を含む多結晶シリコンである。
第１のトランジスタ１００の第１のゲート絶縁層１０１の厚さは、第２のトランジスタ２００の第２のゲート絶縁層２０１の厚さよりも厚い。
第１のトランジスタ１００の第１のゲート絶縁層１０１が、第２のトランジスタ２００の第２のゲート絶縁層２０１よりも厚いことで、例えば、第１のトランジスタ１００を第２のトランジスタ２００よりも高い駆動電圧で動作させることが可能となる。
図６（ａ）、図６（ｂ）、図６（ｃ）、及び図６（ｄ）は、第３の実施形態の半導体装置の製造方法の説明図である。
最初に半導体層１０を準備する（図６（ａ））。半導体層１０は、シリコン（Ｓｉ）を含む。半導体層１０は、例えば、シリコン（Ｓｉ）を主成分とする。半導体層１０は、例えば、単結晶シリコン層又は多結晶シリコン層である。
半導体層１０は、単結晶シリコン層又は多結晶シリコン層に限定されない。半導体層１０は、例えば、シリコンジャーマナイド層又はシリコンカーバイド層であっても構わない。以下、半導体層１０が単結晶シリコン層である場合を例に説明する。
半導体層１０は、第１のｐ型半導体領域１０ａ及び第２のｐ型半導体領域１０ｂを含む。
次に、半導体層１０の上に酸化アルミニウム膜１２を形成する（図６（ｂ））。酸化アルミニウム膜１２は、第１の膜の一例である。酸化アルミニウム膜１２の一部は、最終的に第１の上部膜１０１ｂとなる。アルミニウム（Ａｌ）は、第１の金属元素の一例である。
酸化アルミニウム膜１２は、例えば、ＣＶＤ法により形成する。酸化アルミニウム膜１２は、例えば、ＡＬＤ法により形成する。
第１の膜は、第１の金属元素及び酸素（Ｏ）を含む。第１の膜に含まれる第１の金属元素は、例えば、アルミニウム（Ａｌ）、ハフニウム（Ｈｆ）、ジルコニウム（Ｚｒ）、ランタン（Ｌａ）、イットリウム（Ｙ）、チタン（Ｔｉ）、ニッケル（Ｎｉ）、亜鉛（Ｚｎ）、インジウム（Ｉｎ）、スズ（Ｓｎ）、ガリウム（Ｇａ）、及びタングステン（Ｗ）からなる群から選ばれる少なくとも一つの金属元素である。第１の膜は、例えば、上記第１の金属元素、及び、酸素（Ｏ）を主成分とする。第１の膜は、例えば、金属酸化物膜である。第１の膜は、例えば、上記第１の金属元素の酸化物膜である。
第１の膜は、例えば、絶縁膜、又は、半導体膜である。第１の膜は、例えば、非晶質膜である。第１の膜は、例えば、窒素（Ｎ）、炭素（Ｃ）、水素（Ｈ）、及び塩素（Ｃｌ）からなる群から選ばれる少なくとも一つの元素を含む。
第１の膜は、第１の厚さ（図６（ｂ）のｄ１）を有する。第１の厚さｄ１は、例えば、１ｎｍ以上５ｎｍ以下である。酸化アルミニウム膜１２の第１の厚さｄ１は、例えば、１ｎｍ以上５ｎｍ以下である。
第１の膜は、必ずしも酸化アルミニウム膜に限定されるものではない。以下、第１の膜が酸化アルミニウム膜である場合を例に説明する。
次に、第２のｐ型半導体領域１０ｂの上の酸化アルミニウム膜１２を除去する（図６（ｃ））。第２のｐ型半導体領域１０ｂの上の酸化アルミニウム膜１２は、例えば、ウェットエッチング法を用いて除去する。第２のｐ型半導体領域１０ｂの上の酸化アルミニウム膜１２を除去することで、酸化アルミニウム膜１２は、第１のｐ型半導体領域１０ａの上に選択的に形成される。
次に、ラジカル酸化により、半導体層１０の上に酸化シリコン膜１４を形成する（図６（ｄ））。酸化シリコン膜１４は、第１のｐ型半導体領域１０ａの上に形成される。酸化シリコン膜１４は、第１のｐ型半導体領域１０ａと酸化アルミニウム膜１２との間に形成される。酸化シリコン膜１４は、第２のｐ型半導体領域１０ｂの上に形成される。
第１のｐ型半導体領域１０ａの上の酸化シリコン膜１４は、最終的に第１の下部膜１０１ａとなる。また、第２のｐ型半導体領域１０ｂの上の酸化シリコン膜１４は、最終的に第２のゲート絶縁層２０１となる。
第１のｐ型半導体領域１０ａと酸化アルミニウム膜１２との間の酸化シリコン膜１４の第２の厚さ（図６（ｄ）中のｄ２）は、酸化アルミニウム膜１２の第１の厚さｄ１より厚い。第２のｐ型半導体領域１０ｂの上の酸化シリコン膜１４の第３の厚さ（図６（ｄ）中のｄ３）は、酸化シリコン膜１４の第２の厚さｄ２より薄い。
ラジカル酸化により、半導体層１０が酸化されることにより、酸化シリコン膜１４が形成される。酸化シリコン膜１４は、第２の膜の一例である。
第１のｐ型半導体領域１０ａの上の酸化シリコン膜１４は、増速酸化により、第２のｐ型半導体領域１０ｂの上の酸化シリコン膜１４より厚くなる。
ラジカル酸化は、酸素ラジカル（ｏｘｙｇｅｎ ｒａｄｉｃａｌ）又はヒドロキシルラジカル（ｈｙｄｏｒｏｘｙｌ ｒａｄｉｃａｌ）を含む雰囲気中で行われる。ラジカル酸化は、例えば、酸素ガス、水素ガス、及び、アルゴンガスをプラズマ化した雰囲気中で行われる。ラジカル酸化は、例えば、水蒸気をプラズマ化した雰囲気中で行われる。
ラジカル酸化に用いられる酸素ラジカルやヒドロキシルラジカルを生成する方法は特に限定されるものではない。酸素ラジカルやヒドロキシルラジカルは、例えば、誘導結合プラズマ方式、マイクロ波プラズマ方式、電子サイクロトロン共鳴方式、ヘリコン波方式、又は、熱フィラメント方式を用いて生成される。
ラジカル酸化の雰囲気中には、例えば、水素（Ｈ）と酸素（Ｏ）が含まれる。ラジカル酸化の雰囲気中に含まれる水素（Ｈ）の、水素（Ｈ）と酸素（Ｏ）の和に対する原子比率（Ｈ／（Ｈ＋Ｏ））は、例えば、４０％以下である。ラジカル酸化の雰囲気中に含まれる水素（Ｈ）の、水素（Ｈ）と酸素（Ｏ）の和に対する原子比率（Ｈ／（Ｈ＋Ｏ））は、例えば、２％以上５％以下である。
ラジカル酸化の雰囲気中に含まれる水素（Ｈ）の、水素（Ｈ）と酸素（Ｏ）の和に対する原子比率（Ｈ／（Ｈ＋Ｏ））は、例えば、ラジカル酸化の雰囲気中に導入される水素ガス（Ｈ２）と酸素ガス（Ｏ２）の流量で調整される。ラジカル酸化の雰囲気中に導入される水素ガス（Ｈ２）の、水素ガス（Ｈ２）と酸素ガス（Ｏ２）の和に対するモル比率（Ｈ２／（Ｈ２＋Ｏ２））は、例えば、４０％以下である。ラジカル酸化の雰囲気中に導入される水素ガス（Ｈ２）の、水素ガス（Ｈ２）と酸素ガス（Ｏ２）の和に対するモル比率（Ｈ２／（Ｈ２＋Ｏ２））は、例えば、２％以上５％以下である。
ラジカル酸化の温度は、例えば、３００℃以上９００℃以下である。ラジカル酸化の圧力は、例えば、５０Ｐａ以上３０００Ｐａ以下である。
第２の膜は、シリコン（Ｓｉ）及び酸素（Ｏ）を含む。第２の膜は、例えば、シリコン（Ｓｉ）及び酸素（Ｏ）を主成分とする。
第１のｐ型半導体領域１０ａの上の第２の膜は、第２の厚さ（図６（ｄ）中のｄ２）を有する。第２のｐ型半導体領域１０ｂの上の第２の膜は、第３の厚さ（図６（ｄ）中のｄ３）を有する。
第２の厚さｄ２は、第１の膜の第１の厚さｄ１より厚い。第２の厚さｄ２は、例えば、第１の膜の第１の厚さｄ１の１０倍以上である。第２の厚さｄ２は、例えば、１０ｎｍ以上３００ｎｍ以下である。
酸化シリコン膜１４の第２の厚さｄ２は、酸化アルミニウム膜１２の第１の厚さｄ１より厚い。酸化シリコン膜１４の第２の厚さｄ２は、例えば、酸化アルミニウム膜１２の第１の厚さｄ１の１０倍以上である。酸化シリコン膜１４の第２の厚さｄ２は、例えば、１０ｎｍ以上３００ｎｍ以下である。
第２の厚さｄ２は、第３の厚さｄ３より厚い。第２の厚さｄ２は、例えば、第３の厚さｄ３の７倍以上である。
酸化シリコン膜１４の第２の厚さｄ２は、酸化シリコン膜１４の第３の厚さｄ３よりも厚い。酸化シリコン膜１４の第２の厚さｄ２は、例えば、酸化シリコン膜１４の第３の厚さｄ３の７倍以上である。
その後、公知のプロセス技術を用いて、第１のゲート電極１０２、第２のゲート電極２０２、及びｎ型半導体領域１０ｘを形成することで、図５に示した半導体装置が製造できる。第１のゲート電極１０２は、第１のｐ型半導体領域１０ａの上の酸化シリコン膜１４の上方に形成される。第２のゲート電極２０２は、第２のｐ型半導体領域１０ｂの上の酸化シリコン膜１４の上方に形成される。
（変形例）
第３の実施形態の半導体装置の製造方法の変形例は、第１の膜を形成する前に、第１の領域の上に、シリコン（Ｓｉ）、酸素（Ｏ）、及び窒素（Ｎ）を含む第３の膜を形成する点で、第３の実施形態の半導体装置の製造方法と異なる。
図７（ａ）、図７（ｂ）、図７（ｃ）、及び図７（ｄ）は、第３の実施形態の半導体装置の製造方法の変形例の説明図である。
最初に半導体層１０を準備する（図７（ａ））。半導体層１０は、第１のｐ型半導体領域１０ａ及び第２のｐ型半導体領域１０ｂを含む。
次に、半導体層１０の上に酸窒化シリコン膜１６を形成する。酸窒化シリコン膜１６は、第３の膜の一例である。次に、半導体層１０の上に酸化アルミニウム膜１２を形成する（図７（ｂ））。酸化アルミニウム膜１２は、第１の膜の一例である。
次に、第２のｐ型半導体領域１０ｂの上の酸窒化シリコン膜１６及び酸化アルミニウム膜１２を除去する（図７（ｃ））。第２のｐ型半導体領域１０ｂの上の酸窒化シリコン膜１６及び酸化アルミニウム膜１２は、例えば、ウェットエッチング法を用いて除去する。第２のｐ型半導体領域１０ｂの上の酸窒化シリコン膜１６及び酸化アルミニウム膜１２を除去することで、酸窒化シリコン膜１６及び酸化アルミニウム膜１２は、第１のｐ型半導体領域１０ａの上に選択的に形成される。
次に、ラジカル酸化により、半導体層１０の上に酸化シリコン膜１４を形成する（図７（ｄ））。酸化シリコン膜１４は、第１のｐ型半導体領域１０ａの上に形成される。酸化シリコン膜１４は、第２のｐ型半導体領域１０ｂの上に形成される。
ラジカル酸化により、半導体層１０が酸化されることにより、酸化シリコン膜１４が形成される。酸化シリコン膜１４は、第２の膜の一例である。
第１のｐ型半導体領域１０ａの上の酸化シリコン膜１４は、増速酸化により、第２のｐ型半導体領域１０ｂの上の酸化シリコン膜１４より厚くなる。特に、第１のｐ型半導体領域１０ａの上に酸窒化シリコン膜１６が設けられることにより、第３の実施形態の半導体装置の製造方法と比較して増速酸化が促進される。したがって、第３の実施形態の半導体装置の製造方法と比較して、第１のｐ型半導体領域１０ａの上の酸化シリコン膜１４の第２の厚さ（図７（ｂ）中のｄ２）を、第２のｐ型半導体領域１０ｂの上の酸化シリコン膜１４の第３の厚さ（図７（ｂ）中のｄ３）より厚くすることが容易となる。
その後、公知のプロセス技術を用いて、第１のゲート電極１０２、第２のゲート電極２０２、及びｎ型半導体領域１０ｘを形成することで、図５に示したと同様の半導体装置が製造できる。
以上、第３の実施形態の半導体装置の製造方法及びその変形例によれば、半導体層を低温で酸化して、半導体層の上に厚さの異なる酸化膜を形成することが可能である。
（第４の実施形態）
第４の実施形態の半導体装置の製造方法は、第１の膜を形成する前に、第１の領域の上に、シリコン（Ｓｉ）、酸素（Ｏ）、及び窒素（Ｎ）を含む第３の膜を形成する。以下、第３の実施形態と重複する内容については、一部記述を省略する場合がある。
図８は、第４の実施形態の半導体装置の製造方法で製造される半導体装置の模式断面図である。半導体装置は、第１のトランジスタ１００及び第２のトランジスタ２００を備える。第１のトランジスタ１００及び第２のトランジスタ２００は、ＭＯＳＦＥＴである。
第１のトランジスタ１００は、半導体層１０、第１のゲート絶縁層１０１、及び第１のゲート電極１０２を含む。半導体層１０は、第１のｐ型半導体領域１０ａ、及びｎ型半導体領域１０ｘを含む。第１のゲート絶縁層１０１は、第１の下部膜１０１ａ、中間膜１０１ｃ、及び第１の上部膜１０１ｂを含む。
第４の実施形態の第１のトランジスタ１００は、第１のゲート絶縁層１０１が中間膜１０１ｃを含む点で、第３の実施形態の第１のトランジスタ１００と異なる。
第１のゲート絶縁層１０１の第１の下部膜１０１ａは、シリコン（Ｓｉ）及び酸素（Ｏ）を含む。第１の下部膜１０１ａは、例えば、酸化シリコン膜である。第１のゲート絶縁層１０１の中間膜１０１ｃは、シリコン（Ｓｉ）、酸素（Ｏ）、及び窒素（Ｎ）を含む。中間膜１０１ｃは、例えば、酸窒化シリコン膜である。第１のゲート絶縁層１０１の第１の上部膜１０１ｂは、第１の金属元素及び酸素（Ｏ）を含む。第１の上部膜１０１ｂは、例えば、酸化アルミニウム膜である。
第２のトランジスタ２００は、半導体層１０、第２のゲート絶縁層２０１、及び第２のゲート電極２０２を含む。半導体層１０は、第２のｐ型半導体領域１０ｂ、及びｎ型半導体領域１０ｘを含む。第２のゲート絶縁層２０１は、第２の下部膜２０１ａ、及び第２の上部膜２０１ｂを含む。
第２のゲート絶縁層２０１は、シリコン（Ｓｉ）と酸素（Ｏ）を含む。第２のゲート絶縁層２０１の第２の下部膜２０１ａは、例えば、酸化シリコン膜である。第２のゲート絶縁層２０１の第２の上部膜２０１ｂは、第１の金属元素及び酸素（Ｏ）を含む。第２の上部膜２０１ｂは、例えば、酸化アルミニウム膜である。
第１のトランジスタ１００の第１のゲート絶縁層１０１の厚さは、第２のトランジスタ２００の第２のゲート絶縁層２０１の厚さよりも厚い。
図９（ａ）、図９（ｂ）、図９（ｃ）、及び図９（ｄ）は、第４の実施形態の半導体装置の製造方法の説明図である。
最初に半導体層１０を準備する（図９（ａ））。半導体層１０は、第１のｐ型半導体領域１０ａ及び第２のｐ型半導体領域１０ｂを含む。
次に、半導体層１０の上に酸窒化シリコン膜１６を形成する。酸窒化シリコン膜１６は、第３の膜の一例である。次に、第２のｐ型半導体領域１０ｂの上の酸窒化シリコン膜１６を除去する（図９（ｂ））。酸窒化シリコン膜１６は、第１のｐ型半導体領域１０ａの上に選択的に形成される。酸窒化シリコン膜１６は、最終的に中間膜１０１ｃとなる。
次に、半導体層１０の上に酸化アルミニウム膜１２を形成する（図９（ｃ））。酸化アルミニウム膜１２は、第１の膜の一例である。酸化アルミニウム膜１２の一部は、最終的に第１の上部膜１０１ｂとなる。酸化アルミニウム膜１２の別の一部は、最終的に第２の上部膜２０１ｂとなる。
次に、ラジカル酸化により、半導体層１０の上に酸化シリコン膜１４を形成する（図９（ｄ））。酸化シリコン膜１４は、第１のｐ型半導体領域１０ａの上に形成される。酸化シリコン膜１４は、第２のｐ型半導体領域１０ｂの上に形成される。
第１のｐ型半導体領域１０ａの上の酸化シリコン膜１４は、最終的に第１の下部膜１０１ａとなる。また、第２のｐ型半導体領域１０ｂの上の酸化シリコン膜１４は、最終的に第２の下部膜２０１ａとなる。
第１のｐ型半導体領域１０ａと酸化アルミニウム膜１２との間の酸化シリコン膜１４の第２の厚さ（図９（ｄ）中のｄ２）は、酸化アルミニウム膜１２の第１の厚さ（図９（ｃ）、図９（ｄ）中のｄ１）より厚い。第２のｐ型半導体領域１０ｂの上の酸化シリコン膜１４の第３の厚さ（図９（ｄ）中のｄ３）は、酸化シリコン膜１４の第２の厚さｄ２より薄い。
ラジカル酸化により、半導体層１０が酸化されることにより、酸化シリコン膜１４が形成される。酸化シリコン膜１４は、第２の膜の一例である。
第１のｐ型半導体領域１０ａの上の酸化シリコン膜１４は、増速酸化により、第２のｐ型半導体領域１０ｂの上の酸化シリコン膜１４より厚くなる。
その後、公知のプロセス技術を用いて、第１のゲート電極１０２、第２のゲート電極２０２、及びｎ型半導体領域１０ｘを形成することで、図８に示した半導体装置が製造できる。
以上、第４の実施形態の半導体装置の製造方法によれば、半導体層を低温で酸化して、半導体層の上に厚さの異なる酸化膜を形成することが可能である。
（第５の実施形態）
第５の実施形態の半導体装置の製造方法は、第１の膜を形成する前、又は、第１の膜を形成した後であって、第２の膜を形成する前に、第２の領域の上に、第１の金属元素と異なる第２の金属元素及び酸素（Ｏ）を含み、第４の厚さを有する第４の膜を形成し、第３の厚さは、第４の厚さよりも厚い点で、第３の実施形態の半導体装置の製造方法と異なる。以下、第３の実施形態と重複する内容については、一部記述を省略する場合がある。
図１０は、第５の実施形態の半導体装置の製造方法で製造される半導体装置の模式断面図である。半導体装置は、第１のトランジスタ１００及び第２のトランジスタ２００を備える。第１のトランジスタ１００及び第２のトランジスタ２００は、ＭＯＳＦＥＴである。
第１のトランジスタ１００は、半導体層１０、第１のゲート絶縁層１０１、及び第１のゲート電極１０２を含む。半導体層１０は、第１のｐ型半導体領域１０ａ、及びｎ型半導体領域１０ｘを含む。第１のゲート絶縁層１０１は、第１の下部膜１０１ａ、及び第１の上部膜１０１ｂを含む。
第１のゲート絶縁層１０１の第１の下部膜１０１ａは、シリコン（Ｓｉ）及び酸素（Ｏ）を含む。第１の下部膜１０１ａは、例えば、酸化シリコン膜である。第１の下部膜１０１ａは、例えば、酸化シリコン膜である。第１のゲート絶縁層１０１の第１の上部膜１０１ｂは、第１の金属元素及び酸素（Ｏ）を含む。第１の上部膜１０１ｂは、例えば、酸化アルミニウム膜である。アルミニウム（Ａｌ）が第１の金属元素の一例である。
第２のトランジスタ２００は、半導体層１０、第２のゲート絶縁層２０１、及び第２のゲート電極２０２を含む。半導体層１０は、第２のｐ型半導体領域１０ｂ、及びｎ型半導体領域１０ｘを含む。第２のゲート絶縁層２０１は、第２の下部膜２０１ａ、及び第２の上部膜２０１ｂを含む。
第５の実施形態の第２のトランジスタ２００は、第２のゲート絶縁層２０１が第２の下部膜２０１ａ、及び第２の上部膜２０１ｂを含む点で、第３の実施形態の第２のトランジスタ２００と異なる。
第２のゲート絶縁層２０１は、シリコン（Ｓｉ）及び酸素（Ｏ）を含む。第２のゲート絶縁層２０１の第２の下部膜２０１ａは、例えば、酸化シリコン膜である。第２のゲート絶縁層２０１の第２の上部膜２０１ｂは、第１の金属元素と異なる第２の金属元素、及び、酸素（Ｏ）を含む。第２の上部膜２０１ｂは、例えば、酸化ハフニウム膜である。ハフニウム（Ｈｆ）が第２の金属元素の一例である。
第１のトランジスタ１００の第１のゲート絶縁層１０１の厚さは、第２のトランジスタ２００の第２のゲート絶縁層２０１の厚さよりも厚い。
図１１（ａ）、図１１（ｂ）、図１１（ｃ）、及び図１１（ｄ）は、第５の実施形態の半導体装置の製造方法の説明図である。
最初に半導体層１０を準備する（図１１（ａ））。半導体層１０は、第１のｐ型半導体領域１０ａ及び第２のｐ型半導体領域１０ｂを含む。
次に、半導体層１０の第１のｐ型半導体領域１０ａの上に酸化アルミニウム膜１２を形成する（図１１（ｂ））。酸化アルミニウム膜１２は、第１の膜の一例である。酸化アルミニウム膜１２は、最終的に第１の上部膜１０１ｂとなる。アルミニウム（Ａｌ）が第１の金属元素の一例である。
第１の膜は第１の厚さ（図１１（ｂ）中のｄ１）を有する。酸化アルミニウム膜１２は、第１の厚さｄ１を有する。
次に、半導体層１０の第２のｐ型半導体領域１０ｂの上に酸化ハフニウム膜１８を形成する。酸化ハフニウム膜１８は、第４の膜の一例である。酸化ハフニウム膜１８は、第２のｐ型半導体領域１０ｂの上に選択的に形成される。酸化ハフニウム膜１８は、最終的に第２の上部膜２０１ｂとなる。
第４の膜は、第１の金属元素と異なる第２の金属元素、及び、酸素（Ｏ）を含む。ハフニウム（Ｈｆ）が第２の金属元素の一例である。
第４の膜は、第４の厚さ（図１１（ｃ）、図１１（ｄ）中のｄ４）を有する。酸化ハフニウム膜１８は、第４の厚さｄ４を有する。
なお、第１の膜を形成する前に第４の膜を形成しても構わない。例えば、酸化アルミニウム膜１２を形成する前に、酸化ハフニウム膜１８を形成することで、図１１（ｃ）に示す構造を製造しても構わない。
次に、ラジカル酸化により、半導体層１０の上に酸化シリコン膜１４を形成する（図１１（ｄ））。酸化シリコン膜１４は、第１のｐ型半導体領域１０ａの上に形成される。酸化シリコン膜１４は、第２のｐ型半導体領域１０ｂの上に形成される。
ラジカル酸化により、半導体層１０が酸化されることにより、酸化シリコン膜１４が形成される。酸化シリコン膜１４は、第２の膜の一例である。
第１のｐ型半導体領域１０ａの上の酸化シリコン膜１４は、最終的に第１の下部膜１０１ａとなる。また、第２のｐ型半導体領域１０ｂの上の酸化シリコン膜１４は、最終的に第２の下部膜２０１ａとなる。
第１のｐ型半導体領域１０ａと酸化アルミニウム膜１２との間の酸化シリコン膜１４の第２の厚さ（図１１（ｄ）中のｄ２）は、酸化アルミニウム膜１２の第１の厚さｄ１より厚い。第２のｐ型半導体領域１０ｂの上の酸化シリコン膜１４の第３の厚さ（図１１（ｄ）中のｄ３）は、酸化シリコン膜１４の第２の厚さｄ２より薄い。第２のｐ型半導体領域１０ｂの上の酸化シリコン膜１４の第３の厚さｄ３は、酸化ハフニウム膜１８の第４の厚さｄ４より厚い。
第１のｐ型半導体領域１０ａの上の酸化シリコン膜１４は、増速酸化により、第２のｐ型半導体領域１０ｂの上の酸化シリコン膜１４より厚くなる。
増速酸化の程度は、ラジカル酸化の前に半導体層１０の上に形成される膜に含まれる金属元素の種類によって異なる。例えば、膜がアルミニウム（Ａｌ）を含む場合、膜がハフニウム（Ｈｆ）を含む場合よりも増速酸化が促進される。また、例えば、膜がハフニウム（Ｈｆ）を含む場合、膜がジルコニウム（Ｚｒ）を含む場合よりも増速酸化が促進される。また、例えば、膜がジルコニウム（Ｚｒ）を含む場合、膜がチタン（Ｔｉ）を含む場合よりも増速酸化が促進される。
増速酸化の程度は、ラジカル酸化の前に半導体層１０の上に形成される膜の膜種によって異なる。例えば、膜が酸化アルミニウム膜の場合、膜が酸化ハフニウム膜の場合よりも増速酸化が促進される。また、例えば、膜が酸化ハフニウム膜の場合、膜が酸化ジルコニウム膜の場合よりも増速酸化が促進される。また、例えば、膜が酸化ジルコニウム膜の場合、膜が酸化チタン膜の場合よりも増速酸化が促進される。
第５の実施形態の半導体装置の製造方法では、第１の膜が酸化アルミニウム膜１２、第４の膜が酸化ハフニウム膜１８であることにより、第１のｐ型半導体領域１０ａの増速酸化が、第２のｐ型半導体領域１０ｂの増速酸化よりも促進される。したがって、第１のｐ型半導体領域１０ａの上の酸化シリコン膜１４は、第２のｐ型半導体領域１０ｂの上の酸化シリコン膜１４より厚くなる。
その後、公知のプロセス技術を用いて、第１のゲート電極１０２、第２のゲート電極２０２、及びｎ型半導体領域１０ｘを形成することで、図１０に示した半導体装置が製造できる。
以上、第５の実施形態の半導体装置の製造方法によれば、半導体層を低温で酸化して、半導体層の上に厚さの異なる酸化膜を形成することが可能である。
（第６の実施形態）
第６の実施形態の半導体装置の製造方法は、第２の領域の上にも第１の膜が形成され、第１の膜の第２の領域の上の厚さは、第１の膜の第１の領域の上の厚さと異なる点で、第３の実施形態の半導体装置の製造方法と異なる。以下、第３の実施形態と重複する内容については、一部記述を省略する場合がある。
図１２は、第６の実施形態の半導体装置の製造方法で製造される半導体装置の模式断面図である。半導体装置は、第１のトランジスタ１００及び第２のトランジスタ２００を備える。第１のトランジスタ１００及び第２のトランジスタ２００は、ＭＯＳＦＥＴである。
第１のトランジスタ１００は、半導体層１０、第１のゲート絶縁層１０１、及び第１のゲート電極１０２を含む。半導体層１０は、第１のｐ型半導体領域１０ａ、及びｎ型半導体領域１０ｘを含む。第１のゲート絶縁層１０１は、第１の下部膜１０１ａ、及び第１の上部膜１０１ｂを含む。
第１のゲート絶縁層１０１の第１の下部膜１０１ａは、シリコン（Ｓｉ）及び酸素（Ｏ）を含む。第１の下部膜１０１ａは、例えば、酸化シリコン膜である。第１の下部膜１０１ａは、例えば、酸化シリコン膜である。第１のゲート絶縁層１０１の第１の上部膜１０１ｂは、第１の金属元素及び酸素（Ｏ）を含む。第１の上部膜１０１ｂは、例えば、酸化アルミニウム膜である。アルミニウム（Ａｌ）が第１の金属元素の一例である。
第２のトランジスタ２００は、半導体層１０、第２のゲート絶縁層２０１、及び第２のゲート電極２０２を含む。半導体層１０は、第２のｐ型半導体領域１０ｂ、及びｎ型半導体領域１０ｘを含む。第２のゲート絶縁層２０１は、第２の下部膜２０１ａ、及び第２の上部膜２０１ｂを含む。
第６の実施形態の第２のトランジスタ２００は、第２のゲート絶縁層２０１が第２の下部膜２０１ａ、及び第２の上部膜２０１ｂを含む点で、第３の実施形態の第２のトランジスタ２００と異なる。
第２のゲート絶縁層２０１は、シリコン（Ｓｉ）及び酸素（Ｏ）を含む。第２のゲート絶縁層２０１の第２の下部膜２０１ａは、例えば、酸化シリコン膜である。第２のゲート絶縁層２０１の第２の上部膜２０１ｂは、第１の金属元素及び酸素（Ｏ）を含む。第２の上部膜２０１ｂは、例えば、酸化アルミニウム膜である。アルミニウム（Ａｌ）が第１の金属元素の一例である。
第１のトランジスタ１００の第１のゲート絶縁層１０１の厚さは、第２のトランジスタ２００の第２のゲート絶縁層２０１の厚さよりも厚い。第１のトランジスタ１００の第１の上部膜１０１ｂの厚さは、第２のトランジスタ２００の第２の上部膜２０１ｂの厚さと異なる。第１のトランジスタ１００の第１の上部膜１０１ｂの厚さは、第２のトランジスタ２００の第２の上部膜２０１ｂの厚さより薄い。
図１３（ａ）、図１３（ｂ）、図１３（ｃ）、及び図１３（ｄ）は、第６の実施形態の半導体装置の製造方法の説明図である。
最初に半導体層１０を準備する（図１３（ａ））。半導体層１０は、第１のｐ型半導体領域１０ａ及び第２のｐ型半導体領域１０ｂを含む。
次に、半導体層１０の第２のｐ型半導体領域１０ｂの上に酸化アルミニウム膜１２を選択的に形成する（図１３（ｂ））。
次に、半導体層１０の第１のｐ型半導体領域１０ａ及び第２のｐ型半導体領域１０ｂの上に酸化アルミニウム膜１２を形成する（図１３（ｃ））。結果的に、第２のｐ型半導体領域１０ｂの上の酸化アルミニウム膜１２の厚さ（図１３（ｂ）中のｄ１’）が、第１のｐ型半導体領域１０ａの上の酸化アルミニウム膜１２の厚さ（図１３（ｂ）中のｄ１）よりも厚くなる。
酸化アルミニウム膜１２は、第１の膜の一例である。第１のｐ型半導体領域１０ａの上の酸化アルミニウム膜１２は、最終的に第１の上部膜１０１ｂとなる。第２のｐ型半導体領域１０ｂの上の酸化アルミニウム膜１２は、最終的に第２の上部膜２０１ｂとなる。アルミニウム（Ａｌ）が第１の金属元素の一例である。
次に、ラジカル酸化により、半導体層１０の上に酸化シリコン膜１４を形成する（図１３（ｄ））。酸化シリコン膜１４は、第１のｐ型半導体領域１０ａの上に形成される。酸化シリコン膜１４は、第２のｐ型半導体領域１０ｂの上に形成される。
ラジカル酸化により、半導体層１０が酸化されることにより、酸化シリコン膜１４が形成される。酸化シリコン膜１４は、第２の膜の一例である。
第１のｐ型半導体領域１０ａの上の酸化シリコン膜１４は、最終的に第１の下部膜１０１ａとなる。また、第２のｐ型半導体領域１０ｂの上の酸化シリコン膜１４は、最終的に第２の下部膜２０１ａとなる。
第１のｐ型半導体領域１０ａと酸化アルミニウム膜１２との間の酸化シリコン膜１４の第２の厚さ（図１３（ｄ）中のｄ２）は、酸化アルミニウム膜１２の第１の厚さｄ１より厚い。第２のｐ型半導体領域１０ｂの上の酸化シリコン膜１４の第３の厚さ（図１３（ｄ）中のｄ３）は、酸化シリコン膜１４の第２の厚さｄ２より薄い。
第１のｐ型半導体領域１０ａの上の酸化シリコン膜１４は、増速酸化により、第２のｐ型半導体領域１０ｂの上の酸化シリコン膜１４より厚くなる。
増速酸化の程度は、半導体層１０の上に形成される第１の膜の厚さによって異なる。例えば、第１の膜が所定の厚さよりも厚くなると増速酸化が抑制される。この場合の所定の厚さは、例えば、５ｎｍである。また、例えば、第１の膜が所定の厚さよりも薄くなると増速酸化が抑制される。この場合の所定の厚さは、例えば、１ｎｍである。
第６の実施形態の半導体装置の製造方法によれば、第２のｐ型半導体領域１０ｂの上の酸化アルミニウム膜１２の厚さを、第１のｐ型半導体領域１０ａの上の酸化アルミニウム膜１２の厚さよりも厚くすることにより、増速酸化が抑制される。したがって、第１のｐ型半導体領域１０ａの上の酸化シリコン膜１４は、第２のｐ型半導体領域１０ｂの上の酸化シリコン膜１４より厚くなる。
その後、公知のプロセス技術を用いて、第１のゲート電極１０２、第２のゲート電極２０２、及びｎ型半導体領域１０ｘを形成することで、図１２に示した半導体装置が製造できる。
以上、第６の実施形態の半導体装置の製造方法によれば、半導体層を低温で酸化して、半導体層の上に厚さの異なる酸化膜を形成することが可能である。
第３ないし第６の実施形態では、異なる厚さのゲート絶縁層を形成する場合を例に説明したが、例えば、異なる厚さのキャパシタ絶縁層を形成する場合等、同一の半導体層の上に異なる厚さの酸化膜を形成するその他の場合にも、本発明の半導体装置の製造方法を適用することができる。
以上、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。例えば、一実施形態の構成要素を他の実施形態の構成要素と置き換え又は変更してもよい。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１０ 半導体層
１０ａ 第１のｐ型半導体領域（第１の領域）
１０ｂ 第２のｐ型半導体領域（第２の領域）
１２ 酸化アルミニウム膜（第１の膜）
１４ 酸化シリコン膜（第２の膜）
１６ 酸窒化シリコン膜（第３の膜）
１８ 酸化ハフニウム膜（第４の膜）
１０２ 第１のゲート電極
２０２ 第２のゲート電極
ｄ１ 第１の厚さ
ｄ２ 第２の厚さ
ｄ３ 第３の厚さ
ｄ４ 第４の厚さ

Claims (18)

  1. シリコン（Ｓｉ）を含む半導体層の上に、金属元素及び酸素（Ｏ）を含み、第１の厚さを有する第１の膜を形成し、
    ラジカル酸化を用いて、前記半導体層と前記第１の膜との間に、シリコン（Ｓｉ）及び酸素（Ｏ）を含み、前記第１の厚さより厚い第２の厚さを有する第２の膜を形成する半導体装置の製造方法。
  2. 前記第１の厚さは１ｎｍ以上５ｎｍ以下である請求項１記載の半導体装置の製造方法。
  3. 前記第２の厚さは前記第１の厚さの１０倍以上である請求項１記載の半導体装置の製造方法。
  4. 前記ラジカル酸化の温度は３００℃以上９００℃以下である請求項１記載の半導体装置の製造方法。
  5. 前記半導体層の上に前記第１の膜を形成する前に、前記半導体層の上にシリコン（Ｓｉ）、酸素（Ｏ）、及び窒素（Ｎ）を含む第３の膜を形成する請求項１記載の半導体装置の製造方法。
  6. 前記第１の膜は、窒素（Ｎ）、炭素（Ｃ）、水素（Ｈ）、フッ素（Ｆ）、及び塩素（Ｃｌ）からなる群から選ばれる少なくとも一つの元素を含む請求項１記載の半導体装置の製造方法。
  7. 前記ラジカル酸化の雰囲気中には水素（Ｈ）と酸素（Ｏ）が含まれ、水素（Ｈ）の、水素（Ｈ）と酸素（Ｏ）の和に対する原子比率（Ｈ／（Ｈ＋Ｏ））は、４０％以下である請求項１記載の半導体装置の製造方法。
  8. 前記ラジカル酸化の雰囲気中には水素（Ｈ）と酸素（Ｏ）が含まれ、水素（Ｈ）の、水素（Ｈ）と酸素（Ｏ）の和に対する原子比率（Ｈ／（Ｈ＋Ｏ））は、２％以上５％以下である請求項１記載の半導体装置の製造方法。
  9. 前記金属元素は、アルミニウム（Ａｌ）、ハフニウム（Ｈｆ）、ジルコニウム（Ｚｒ）、ランタン（Ｌａ）、イットリウム（Ｙ）、チタン（Ｔｉ）、ニッケル（Ｎｉ）、亜鉛（Ｚｎ）、インジウム（Ｉｎ）、スズ（Ｓｎ）、ガリウム（Ｇａ）、及びタングステン（Ｗ）からなる群から選ばれる少なくとも一つの金属元素である請求項１記載の半導体装置の製造方法。
  10. 前記半導体層は、単結晶シリコン層又は多結晶シリコン層である請求項１記載の半導体装置の製造方法。
  11. シリコン（Ｓｉ）を含み、第１の領域及び第２の領域を含む半導体層の少なくとも前記第１の領域の上に、第１の金属元素、及び酸素（Ｏ）を含み、第１の厚さを有する第１の膜を形成し、
    ラジカル酸化を用いて、前記第１の領域と前記第１の膜との間及び前記第２の領域の上に、シリコン（Ｓｉ）及び酸素（Ｏ）を含み、前記第１の領域の上の第２の厚さが前記第１の厚さより厚く、前記第２の領域の上の第３の厚さが前記第２の厚さよりも薄い第２の膜を形成する半導体装置の製造方法。
  12. 前記第１の膜は、前記第１の領域の上に選択的に形成される請求項１１記載の半導体装置の製造方法。
  13. 前記第１の膜を形成する前に、前記第１の領域の上にシリコン（Ｓｉ）、酸素（Ｏ）、及び窒素（Ｎ）を含む第３の膜を形成する請求項１１記載の半導体装置の製造方法。
  14. 前記第１の膜を形成する前、又は、前記第１の膜を形成した後であって、前記第２の膜を形成する前に、前記第２の領域の上に、前記第１の金属元素と異なる第２の金属元素及び酸素（Ｏ）を含み、第４の厚さを有する第４の膜を形成し、
    前記第３の厚さは、前記第４の厚さよりも厚い請求項１１記載の半導体装置の製造方法。
  15. 前記第１の膜の前記第２の領域の上の厚さは、前記第１の膜の前記第１の領域の上の厚さと異なる請求項１１記載の半導体装置の製造方法。
  16. 前記第１の領域の前記第２の膜の上方に第１のゲート電極を形成し、
    前記第２の領域の前記第２の膜の上方に第２のゲート電極を形成する請求項１１記載の半導体装置の製造方法。
  17. 前記第１の厚さは１ｎｍ以上５ｎｍ以下である請求項１１記載の半導体装置の製造方法。
  18. 前記第１の金属元素は、アルミニウム（Ａｌ）、ハフニウム（Ｈｆ）、ジルコニウム（Ｚｒ）、ランタン（Ｌａ）、イットリウム（Ｙ）、チタン（Ｔｉ）、ニッケル（Ｎｉ）、亜鉛（Ｚｎ）、インジウム（Ｉｎ）、スズ（Ｓｎ）、ガリウム（Ｇａ）、及びタングステン（Ｗ）からなる群から選ばれる少なくとも一つの金属元素である請求項１１記載の半導体装置の製造方法
JP2021131790A 2021-08-12 2021-08-12 半導体装置の製造方法 Pending JP2023026115A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2021131790A JP2023026115A (ja) 2021-08-12 2021-08-12 半導体装置の製造方法
TW111101074A TWI802214B (zh) 2021-08-12 2022-01-11 半導體裝置之製造方法
CN202210087631.6A CN115706007A (zh) 2021-08-12 2022-01-25 半导体装置的制造方法
US17/695,280 US20230048781A1 (en) 2021-08-12 2022-03-15 Method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021131790A JP2023026115A (ja) 2021-08-12 2021-08-12 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2023026115A true JP2023026115A (ja) 2023-02-24

Family

ID=85177443

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021131790A Pending JP2023026115A (ja) 2021-08-12 2021-08-12 半導体装置の製造方法

Country Status (4)

Country Link
US (1) US20230048781A1 (ja)
JP (1) JP2023026115A (ja)
CN (1) CN115706007A (ja)
TW (1) TWI802214B (ja)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU2002354103A1 (en) * 2001-12-07 2003-06-17 Tokyo Electron Limited Nitriding method for insulation film, semiconductor device and production method for semiconductor device, substrate treating device and substrate treating method
JP4171250B2 (ja) * 2002-06-19 2008-10-22 東京エレクトロン株式会社 半導体装置の製造方法
JP4112404B2 (ja) * 2003-03-13 2008-07-02 株式会社東芝 半導体装置の製造方法
US8012822B2 (en) * 2007-12-27 2011-09-06 Canon Kabushiki Kaisha Process for forming dielectric films
JP5829196B2 (ja) * 2011-10-28 2015-12-09 東京エレクトロン株式会社 シリコン酸化物膜の成膜方法

Also Published As

Publication number Publication date
CN115706007A (zh) 2023-02-17
TWI802214B (zh) 2023-05-11
US20230048781A1 (en) 2023-02-16
TW202307933A (zh) 2023-02-16

Similar Documents

Publication Publication Date Title
US8168547B2 (en) Manufacturing method of semiconductor device
JP5160089B2 (ja) ゲート電極として使用される遷移金属合金およびこれらの合金を取り入れた装置
US7772678B2 (en) Metallic compound thin film that contains high-k dielectric metal, nitrogen, and oxygen
JP4104834B2 (ja) Ｍｉｓ型電界効果トランジスタの製造方法
US6890807B2 (en) Method for making a semiconductor device having a metal gate electrode
KR101458956B1 (ko) 전자 소자 및 그 제조방법
JP2009059882A (ja) 半導体装置
US7402472B2 (en) Method of making a nitrided gate dielectric
JP2008078675A (ja) 高誘電率絶縁膜を有する半導体装置
US7601578B2 (en) Defect control in gate dielectrics
JP2009088440A (ja) 半導体装置及びその製造方法
US20140319616A1 (en) Method for producing a metal-gate mos transistor, in particular a pmos transistor, and corresponding integrated circuit
KR100729354B1 (ko) 유전막의 전기적 특성 향상을 위한 반도체 소자의 제조방법
JP2005317647A (ja) 半導体装置及びその製造方法
US8294201B2 (en) High-k gate dielectric and method of manufacture
JP5197986B2 (ja) 半導体装置の製造装置
JP2023026115A (ja) 半導体装置の製造方法
KR102532520B1 (ko) 문턱 전압이 제어된 반도체 소자 및 그 제조방법
JP4602214B2 (ja) 半導体装置およびその製造方法
TWI777179B (zh) 閘極介電層的製作方法
JP4607855B2 (ja) 半導体装置の製造方法
JP2014192382A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20240311