TWI777179B

TWI777179B - 閘極介電層的製作方法

Info

Publication number: TWI777179B
Application number: TW109120964A
Authority: TW
Inventors: 林怡婷; 黎尹芳; 李敻璘
Original assignee: 聯華電子股份有限公司
Priority date: 2020-06-20
Filing date: 2020-06-20
Publication date: 2022-09-11
Also published as: TW202201502A

Abstract

本發明提供一種閘極介電層的製作方法，包含首先提供一半導體基底，然後進行一電漿增強原子層沉積製程以形成一層二氧化矽層覆蓋並接觸半導體基底，然後形成一高介電常數材料層覆蓋並接觸二氧化矽層，最後進行一退火製程以修補高介電常數材料層，其中退火製程係在含有氧氣的環境下進行。

Description

閘極介電層的製作方法

本發明係關於一種閘極介電層的製作方法，特別是關於一種以電漿增強原子層沉積(Plasma Enhanced Atomic Layer Deposition, PEALD)製程形成閘極介電層的製作方法。

高介電材料在半導體工業的應用上，逐漸受到各方的重視。因為在半導體工業技術不斷的推進之下，半導體元件的尺寸縮小、積集度提昇。然而傳統使用作為閘極介電層的二氧化矽其厚度已接近極限，為了提昇元件可靠度及減少元件運作時從閘極介電層到電晶體通道之漏電，開始採用具有高介電常數的介電材料作為閘極介電層。

高介電材料在製作過程中往往會出現會點缺陷、空缺或雜質，這些缺陷會成為閘極介電層中高漏電流之表面，並且影響電子元件的效能。雖然業界已發展出補償的方式修復這些缺陷，然而缺陷修復之後，反而會造成閘極介電層增加了預定之外的厚度。

有鑑於此，本發明提供一種閘極介電層的製作方法，能夠有效控制閘極介電層的總厚度以解決前述問題。

本發明提供一種閘極介電層的製作方法，包含首先提供一半導體基底，然後進行一電漿增強原子層沉積製程以形成一層二氧化矽層覆蓋並接觸半導體基底，然後形成一高介電常數材料層覆蓋並接觸二氧化矽層，最後進行一退火製程以修補高介電常數材料的上表面，其中退火製程係在含有氧氣的環境下進行。

為讓本發明之上述目的、特徵及優點能更明顯易懂，下文特舉較佳實施方式，並配合所附圖式，作詳細說明如下。然而如下之較佳實施方式與圖式僅供參考與說明用，並非用來對本發明加以限制者。

第1圖至第3圖為根據本發明之一較佳實施例所繪示的一種閘極介電層的製作方法。

如第1圖所示，首先提供一半導體基底10，接著將半導體基底10送入一電漿反應室12，進行一電漿增強原子層沉積製程14以形成一層二氧化矽層16a覆蓋並接觸半導體基底10。二氧化矽層16a係由至少一次電漿增強原子層沉積製程14的循環(cycle)形成，詳細來說，電漿增強原子層沉積製程14的每一次循環包含步驟(a)、步驟(b)、步驟(c)和步驟(d)，步驟的先後順序按照步驟(a)、步驟(b)、步驟(c)至步驟(d)的順序進行，其中步驟(a)、步驟(b)、步驟(c)至步驟(d)依序說明如下：

步驟(a)：包含以氧氣和SAM24 (C₈ H₂₂ N₂ Si)作為前驅物通入電漿反應室12；

步驟(b)：包含將惰性氣體通入電漿反應室12，並使電漿反應室12保持抽氣狀態以去除多餘的氧氣和SAM24；

步驟(c)：包含啟動電漿使氧氣和SAM24反應形成二氧化矽層16a；

步驟(d)：包含將惰性氣體通入電漿反應室12，並使電漿反應室12保持抽氣狀態以去步驟(c)中產生的副產物。

根據本發明之較佳實施例，二氧化矽層16a的厚度較佳為12埃至13埃，此厚度可以利用四次電漿增強原子層沉積製程14的循環而形成。然而根據不同的產品需求，可以調整二氧化矽層16a的厚度，因此二氧化矽層16a的厚度不一定是在12埃至13埃之間，可以大於13埃或小於12埃，隨著二氧化矽層16a的厚度改變，電漿增強原子層沉積製程14的循環次數也可以隨之增加或減少。另外，因為電漿增強原子層沉積具有表面獨特自我侷限反應(self-limited)的特性，因此氧氣和SAM24只會和彼此反應而不會和半導體基底10反應，所以在形成二氧化矽層16a時，半導體基底10的表面不會被消耗。

如第2圖所示，將半導體基底10移出電漿反應室12，接著形成一高介電常數材料層18覆蓋並接觸二氧化矽層16a，高介電常數材料層18包含氧化鉿(HfO₂ )、氧化鋁、氧化鋯、氧化矽鉿(HfSiO₂ )、氧化鉭或是其它介電常數大於4的介電材料。高介電常數材料層18係利用一加熱型原子層沉積(Thermal Atomic Layer Deposition , thermal ALD)製程20形成，根據本發明之較佳實施例，高介電常數材料層18為氧化鉿並且氧化鉿的厚度較佳為20埃。但是根據不同的產品需求，可以調整高介電常數材料層18的材料和厚度，也就是說高介電常數材料層18可以選擇除了氧化鉿之外的材料或是在高介電常數材料中選擇多種不同材料互相堆疊。此外，高介電常數材料層18的厚度的可大於或小於20埃。

如第3圖所示，進行一退火製程22以修補高介電常數材料層18，在進行退火製程22時利用通入氧氣使得退火製程22在含有氧氣的環境下進行，退火製程22用於修補高介電常數材料層18，尤其是修補高介電常數材料層18的上表面，退火製程22時極少數的氧氣會穿過二氧化矽層16a和半導體基底10反應之後形成一層極薄的二氧化矽層24a，退火製程22較佳係在650度至800度下進行45至70秒。根據本發明之一實施例，二氧化矽層24a的厚度約為0.5埃。至此一閘極介電層26a業已完成。

第4圖至第6圖為根據本發明之一示範例所繪示的一種閘極介電層的製作方法，其中具有相同功能和位置的元件將延用第1圖至第3圖中的元件標號。

如第4圖所示，提供一半導體基底10，接著進行一爐管氧化製程28，藉由氧化半導體基底10在半導體基底10的表面上形成一層二氧化矽層16b，因為有部分的半導體基底10的表面和氧原子結合形成二氧化矽，所以半導體基底10的表面會下降，在第4圖中以虛線表示原來的半導體基底10之表面的位置，由第4圖中可知，爐管氧化製程28所形成的二氧化矽層16b部分位在原來的半導體基底10之表面之下，部分在位在原來的半導體基底10之表面之上。

如第5圖所示，形成一高介電常數材料層18覆蓋並接觸二氧化矽層16b，高介電常數材料層18包含氧化鉿(HfO₂ )、氧化鋁、氧化鋯、氧化矽鉿(HfSiO₂ )、氧化鉭或是其它介電常數大於4的介電材料。高介電常數材料層18係利用一加熱型原子層沉積製程20形成，根據本發明之較佳實施例，高介電常數材料層18為氧化鉿並且氧化鉿的厚度較佳為20埃，但不限於此。

如第6圖所示，進行一退火製程22以修補高介電常數材料層18，在進行退火製程22時利用通入氧氣修補高介電常數材料層18，退火製程22時部分的氧氣會穿過二氧化矽層16b和半導體基底10反應之後形成一層二氧化矽層24b。根據本發明之一實施例，二氧化矽層24b的厚度約為2埃。至此一閘極介電層26b業已完成。

由於爐管氧化製程28所形成的二氧化矽層16b中的孔洞比電漿增強原子層沉積製程14所形成的二氧化矽層16a中的孔洞大，因此在相同操作條件的退火製程22中，氧氣會較容易穿過爐管氧化製程28所形成的二氧化矽層16b進而和半導體基底10反應，但較不易穿過電漿增強原子層沉積製程14所形成的二氧化矽層16a，也就是說會有較多的氧氣穿過爐管氧化製程28形成二氧化矽層16b，較少的氧氣穿過電漿增強原子層沉積製程14形成二氧化矽層16a。所以利用電漿增強原子層沉積製程14所形成的二氧化矽層16a，在後續退火製程22中可以降低的穿過二氧化矽層16a的氧氣，進而減少半導體基底10表面在退火製程22中生長出另外的二氧化矽層24a。此外電漿增強原子層沉積製程14的形成的二氧化矽層16a因為原子層沉積有自我限制的特性，所以可以很準確的控制所形成的二氧化矽層16a的厚度。因此採用電漿增強原子層沉積製程14來形成二氧化矽層16a，最終可以精確控制閘極介電層26a的總厚度，使得後續製作的電晶體可以具有穏定的品質。

反觀利用爐管氧化製程28來製作二氧化矽層16b，在爐管氧化製程28時就會消耗掉一部分的半導體基底10表面來形成二氧化矽層16b，由於此處二氧化矽層16b之形成牽涉到半導體基底10表面的反應，因此所形成的二氧化矽層16b的厚度較難控制，再者在退火製程22時又有較多的氧氣會通過二氧化矽層16b，進而在半導體基底表面10形成較厚並且無法控制厚度的二氧化矽層24b，最後會使得閘極介電層26b的總厚度難以控制。

利用本發明較佳實施例所製作的閘極介電層26a適用於作為具有金屬閘極的電晶體的閘極介電層。第7圖為根據本發明之一較佳實施例所繪示的具有金屬閘極的電晶體。第8圖為根據本發明之另一較佳實施例所繪示的具有金屬閘極的電晶體。第7圖和第8圖中的電晶體皆是利用本發明較佳實施例的方式製作的閘極介電層26a。在第7圖和第8圖中具有相同功能和位置的元件，將延用第1圖至第3圖中的元件標號。

如第7圖所示，一電晶體100設置在半導體基底10上，半導體基底10可以為一平面基底或是一鰭狀結構，一閘極結構30設置在半導體基底10上，閘極結構30包含一金屬閘極32和一閘極介電層26a位在金屬閘極32下方並且接觸半導體基底10，二個側壁子34分別位在閘極結構30兩側，二個源極/汲極摻雜區36位在閘極結構30的兩側的半導體基底10中。一框線A標示出部分的閘極介電層26a和半導體基底10，框線A中的放大圖示即為第3圖中所示的閘極介電層26a和半導體基底10，請參閱前文獲得閘極介電層26a的材料和製作過程，在此不再贅述。

如第8圖所示，一電晶體200設置在半導體基底10上，半導體基底10可以為一平面基底或是一鰭狀結構，一閘極結構130設置在半導體基底10上，閘極結構130包含一金屬閘極132、一U型的功函數層138和一矩形的閘極介電層26a，閘極介電層26a接觸半導體基底10，U型的功函數層138位在金屬閘極132和閘極介電層26a之間，二個側壁子134分別位在閘極結構130兩側，二源極/汲極摻雜區136位在閘極結構130的兩側的半導體基底10中。一介電層140覆蓋半導體基底10並且介電層140的上表面和閘極結構130的上表面切齊。一框線B標示出部分的閘極介電層26a和半導體基底10，框線B中的放大圖示即為第3圖中所示的閘極介電層26a和半導體基底10，請參閱前文獲得閘極介電層的材料和製作過程，在此不再贅述。

金屬閘極32/132可以為鋁、鈦、鉭、鎢、鈮、鉬、銅、氮化鈦、碳化鈦、氮化鉭、鈦鎢、或鈦與氮化鈦(Ti/TiN)或其它金屬，源極/汲極摻雜區36/136可以為P型摻雜區或是N型摻雜區，側壁子34/134可以為氮化矽、氧化矽或其它絶緣材料。功函數層138可以為P型功函數材料，例如氮化鈦、碳化鈦、氮化鉭、碳化鉭、碳化鎢、或氮化鋁鈦。功函數層138也可以是N型功函數材料，例如鋁化鈦、鋁化鋯、鋁化鎢、鋁化鉭或鋁化鉿。半導體基底10包含一矽基底或是一矽覆絕緣(silicon on insulator, SOI)基底。以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。

10:半導體基底 12:電漿反應室 14:電漿增強原子層沉積製程 16a:二氧化矽層 16b:二氧化矽層 18:高介電常數材料層 20:加熱型原子層沉積製程 22:退火製程 24a:二氧化矽層 24b:二氧化矽層 26a:閘極介電層 26b:閘極介電層 28:爐管氧化製程 30:閘極結構 32:金屬閘極 34:側壁子 36:源極/汲極摻雜區 100:電晶體 130:閘極結構 132:金屬閘極 134:側壁子 136:源極/汲極摻雜區 138:功函數層 140:介電層 200:電晶體 A:框線 B:框線

第1圖至第3圖為根據本發明之一較佳實施例所繪示的一種閘極介電層的製作方法。第4圖至第6圖為根據本發明之一示範例所繪示的一種閘極介電層的製作方法。第7圖為根據本發明之一較佳實施例所繪示的具有金屬閘極的電晶體。第8圖為根據本發明之另一較佳實施例所繪示的具有金屬閘極的電晶體。

10:半導體基底

12:電漿反應室

14:電漿增強原子層沉積製程

16a:二氧化矽層

Claims

一種閘極介電層的製作方法，包含：提供一半導體基底；將該半導體基底放置入一反應室之後，進行一電漿增強原子層沉積(Plasma Enhanced Atomic Layer Deposition,PEALD)製程以形成一二氧化矽層覆蓋並接觸該半導體基底，其中該電漿增強原子層沉積製程的每一次循環(cycle)包含以下步驟，步驟先後順序按照步驟(a)、步驟(b)、步驟(c)至步驟(d)的順序進行：步驟(a)：包含以氧氣和SAM24(C₈H₂₂N₂Si)作為前驅物通入該反應室；步驟(b)：包含將惰性氣體通入該反應室，並使該反應室保持抽氣狀態以去除多餘的氧氣和SAM24；步驟(c)：包含啟動電漿使氧氣和SAM24反應形成該二氧化矽層；以及步驟(d)：包含將惰性氣體通入該反應室，並使該反應室保持抽氣狀態以去步驟(c)中產生的副產物；形成一高介電常數材料層覆蓋並接觸該二氧化矽層；進行一退火製程以修補該高介電常數材料層並且形成一第一二氧化矽層位於該二氧化矽層和該半導體基底之間，其中該退火製程係在含有氧氣的環境下進行；以及在該退火製程後成形成一金屬閘極覆蓋該高介電常數材料層、該氧化矽層和該第一二氧化矽層。
如請求項1所述之閘極介電層的製作方法，其中該二氧化矽層係利用四次該循環而形成。
如請求項1所述之閘極介電層的製作方法，其中該二氧化矽層的厚度為12埃至13埃。
如請求項1所述之閘極介電層的製作方法，其中該高介電常數材料層包含氧化鉿(HfO₂)、氧化鋁、氧化鋯、氧化矽鉿(HfSiO₂)或氧化鉭。
如請求項1所述之閘極介電層的製作方法，其中該高介電常數材料層的厚度為20埃。
如請求項1所述之閘極介電層的製作方法，其中該高介電常數材料層係利用一加熱型(thermal)原子層沉積製程形成。